KR850003479A - 반도체 집적 회로 - Google Patents
반도체 집적 회로 Download PDFInfo
- Publication number
- KR850003479A KR850003479A KR1019840006207A KR840006207A KR850003479A KR 850003479 A KR850003479 A KR 850003479A KR 1019840006207 A KR1019840006207 A KR 1019840006207A KR 840006207 A KR840006207 A KR 840006207A KR 850003479 A KR850003479 A KR 850003479A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- circuit
- output
- timing signal
- semiconductor integrated
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims 5
- 230000001934 delay Effects 0.000 claims 1
- 230000003111 delayed effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microcomputers (AREA)
- Information Transfer Systems (AREA)
- Dram (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 마이크로 컴퓨터에 적용하였을 때의 1실시예를 도시한 불록도. 제2도는 그 어드레스 신호와 데이터 신호를 출력하는 회로의 1실시예를 도시한 회로도. 제3도는 제2도의 불록 DL의 구체적 회로도.
Claims (4)
- 다음 사항으로 되는 반도체 집적 회로, 기준 타이밍 신호가 공급되는 제1외부단자, 상기 기준 타이밍 신호에 대해, 지연된 타이밍 신호를 출력하는 지연회로, 제2외부 단자, 내부 버스 라인 및 상기 버스라인 위의 신호를 받는 것에 의해 상기 제2외부 단자에 공급되어야 할 출력신호를 형성하는 출력 회로, 상기 출력 회로는 그 동작이 상기 지연 회로에서 출력되는 타이밍 신호에 의해서 제어되고, 이로 인해서 상기 출력 신호는, 상기 기준 타이밍 신호에 대해 지연된 타이밍에 있어서 변화된다.
- 특허청구의 범위 제1항의 반도체 집적 회로는, 또, 기준 주파수 신호를 분주하는 것에 의해서, 상기 기준 타이밍 신호를 형성하는 분주회로로로 되며, 상기 지연회로는 상기 기준 주파수 신호에 의해서 그것에 있어서의 지연 시간이 결정되는 디지털 지연회로로 된다.
- 특허청구의 범위 제1항의 반도체 집적 회로는 또, 마이크로 프로셋서로 되고, 상기 기준 타이밍 신호는, 상기 마이크로 프로셋서에서 출력되는 시스템 볼록 신호로 된다.
- 특허청구의 범위 제3항의 반도체 집적 회로에 있어서, 상기 출력 회로는 그 동작이 상기 지연 회로에서 출력되는 타이밍 신호에 의해서 제어되는 제어되는 어드레스 신호 출력 회로와, 그 동작이 상기 기준 타이밍 신호와 상기 지연 회로에서 출력되는 타이밍 신호와의 논리화 신호에 의해서 제어되는 데이터 신호 출력 회로로 된다.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58-190776 | 1983-10-14 | ||
JP58190776A JPS6083166A (ja) | 1983-10-14 | 1983-10-14 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR850003479A true KR850003479A (ko) | 1985-06-17 |
KR920010932B1 KR920010932B1 (ko) | 1992-12-24 |
Family
ID=16263534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019840006207A KR920010932B1 (ko) | 1983-10-14 | 1984-10-06 | 반도체 집적회로 장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4975593A (ko) |
JP (1) | JPS6083166A (ko) |
KR (1) | KR920010932B1 (ko) |
FR (1) | FR2553542B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100400477B1 (ko) * | 2001-12-17 | 2003-10-01 | 엘지전자 주식회사 | 클록신호 위상제어 회로장치 및 클록신호 위상제어방법 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2668215B2 (ja) * | 1987-08-28 | 1997-10-27 | セイコーエプソン株式会社 | マイクロコンピユータ |
US5239215A (en) * | 1988-05-16 | 1993-08-24 | Matsushita Electric Industrial Co., Ltd. | Large scale integrated circuit configured to eliminate clock signal skew effects |
JPH03111960A (ja) * | 1989-09-26 | 1991-05-13 | Mitsubishi Electric Corp | ワンチップマイクロコンピュータ |
US5225723A (en) * | 1990-05-24 | 1993-07-06 | Apple Computer, Inc. | Circuitry for the timing data output enable pulses |
US5341031A (en) * | 1990-08-27 | 1994-08-23 | Mitsubishi Denki Kabushiki Kaisha | Stable high speed clock generator |
ATE137038T1 (de) * | 1990-08-31 | 1996-05-15 | Advanced Micro Devices Inc | Übertragungssteuerungssystem für einen rechner und peripheriegeräte |
JP2740063B2 (ja) * | 1990-10-15 | 1998-04-15 | 株式会社東芝 | 半導体記憶装置 |
US5291070A (en) * | 1991-01-28 | 1994-03-01 | Advanced Micro Devices, Inc. | Microprocessor synchronous timing system |
US5369311A (en) * | 1992-03-06 | 1994-11-29 | Intel Corporation | Clock generator control circuit |
US5367645A (en) * | 1992-06-12 | 1994-11-22 | National Semiconductor Corporation | Modified interface for parallel access EPROM |
SE501190C2 (sv) * | 1993-04-28 | 1994-12-05 | Ellemtel Utvecklings Ab | Digitalt styrd kristalloscillator |
JP3904244B2 (ja) | 1993-09-17 | 2007-04-11 | 株式会社ルネサステクノロジ | シングル・チップ・データ処理装置 |
US6735683B2 (en) | 1994-09-14 | 2004-05-11 | Hitachi, Ltd. | Single-chip microcomputer with hierarchical internal bus structure having data and address signal lines coupling CPU with other processing elements |
US5678030A (en) * | 1995-02-28 | 1997-10-14 | Harris Corporation | Modification of timing in an emulator circuit and method |
US5802356A (en) * | 1996-11-13 | 1998-09-01 | Integrated Device Technology, Inc. | Configurable drive clock |
US20080283693A1 (en) * | 2007-05-15 | 2008-11-20 | Evans Michael J F | Propulsion apparatus and system |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4409671A (en) * | 1978-09-05 | 1983-10-11 | Motorola, Inc. | Data processor having single clock pin |
US4285063A (en) * | 1979-06-08 | 1981-08-18 | Sperry Corporation | Apparatus for providing evenly delayed digital signals |
US4293927A (en) * | 1979-12-12 | 1981-10-06 | Casio Computer Co., Ltd. | Power consumption control system for electronic digital data processing devices |
JPS56166530A (en) * | 1980-05-26 | 1981-12-21 | Toshiba Corp | Bus controlling circuit for information processor |
JPS57130135A (en) * | 1981-02-03 | 1982-08-12 | Matsushita Electric Ind Co Ltd | Timing control circuit |
JPS5920027A (ja) * | 1982-07-27 | 1984-02-01 | Toshiba Corp | 半導体装置 |
US4568841A (en) * | 1983-03-28 | 1986-02-04 | Digital Equipment Corporation | Flexible timing circuit |
-
1983
- 1983-10-14 JP JP58190776A patent/JPS6083166A/ja active Granted
-
1984
- 1984-09-07 FR FR848413755A patent/FR2553542B1/fr not_active Expired - Lifetime
- 1984-10-06 KR KR1019840006207A patent/KR920010932B1/ko not_active IP Right Cessation
-
1988
- 1988-10-11 US US07/255,255 patent/US4975593A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100400477B1 (ko) * | 2001-12-17 | 2003-10-01 | 엘지전자 주식회사 | 클록신호 위상제어 회로장치 및 클록신호 위상제어방법 |
Also Published As
Publication number | Publication date |
---|---|
US4975593A (en) | 1990-12-04 |
JPS6083166A (ja) | 1985-05-11 |
FR2553542B1 (fr) | 1991-12-27 |
JPH059835B2 (ko) | 1993-02-08 |
KR920010932B1 (ko) | 1992-12-24 |
FR2553542A1 (fr) | 1985-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR850003479A (ko) | 반도체 집적 회로 | |
KR900005264A (ko) | 클럭신호스위칭회로와 그 스위칭방법 | |
KR920010631A (ko) | 동기형 다이나믹 ram | |
KR890004502A (ko) | 신호 위상 정렬 회로 | |
KR870010444A (ko) | 데이터 프로세서 | |
KR900002552A (ko) | 출력회로 | |
KR910008964A (ko) | 분할비율이 변화될 수 있는 주파수 분할회로 | |
KR890007430A (ko) | 반도체 장치의 출력회로 | |
KR850008567A (ko) | 반도체 집적회로 | |
KR930005033A (ko) | 불휘발성 메모리회로 | |
KR890017702A (ko) | 반도체메모리 | |
KR970076821A (ko) | 래치회로 | |
KR0184464B1 (ko) | 동기형 반도체 메모리장치의 디코딩 회로 | |
KR840005634A (ko) | 클럭 재생회로 | |
KR970067359A (ko) | 메모리의 어드레스 천이 검출회로 | |
KR920008770A (ko) | 동기형 메모리 장치의 타이밍 제어회로 | |
KR850006817A (ko) | 위상동기회로 | |
KR970013691A (ko) | 주파수 변환 샘플링 시스템을 위한 클럭 생성기 | |
KR970027494A (ko) | 클럭의 위상차를 이용한 버스 조정 회로 | |
KR980007175A (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치의 데이터 정합 회로 | |
KR920017354A (ko) | 엣지 검출 기능을 갖는 펄스 발생회로 | |
KR920003722A (ko) | 교환시스템의 외부 프레임 동기회로 | |
KR930020843A (ko) | 클럭신호 선택회로 | |
KR960032883A (ko) | 자동 뮤팅 발생회로 | |
KR940017211A (ko) | 샘플 더블러 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20011218 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |