KR20100004058A - 전기 영동 표시 장치 및 전자 기기 - Google Patents

전기 영동 표시 장치 및 전자 기기 Download PDF

Info

Publication number
KR20100004058A
KR20100004058A KR1020090059633A KR20090059633A KR20100004058A KR 20100004058 A KR20100004058 A KR 20100004058A KR 1020090059633 A KR1020090059633 A KR 1020090059633A KR 20090059633 A KR20090059633 A KR 20090059633A KR 20100004058 A KR20100004058 A KR 20100004058A
Authority
KR
South Korea
Prior art keywords
pixel
pixel electrode
pixels
potential
electrode
Prior art date
Application number
KR1020090059633A
Other languages
English (en)
Inventor
데쯔로 무라야마
야스히로 시모다이라
히로시 마에다
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20100004058A publication Critical patent/KR20100004058A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/344—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on particles moving in a fluid or in a gas, e.g. electrophoretic devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1685—Operation of cells; Circuit arrangements affecting the entire cell
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/16757—Microcapsules
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Molecular Biology (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

윤곽이 매끄럽게 표현된 표시가 가능하며, 바람직하게는 리크 전류의 발생도 억제할 수 있는 전기 영동 표시 장치를 제공한다. 본 발명의 전기 영동 표시 장치는, 화소(40)에, 선택 트랜지스터(41)와, 래치 회로(70)와, 스위치 회로(80)와, 공통 전극(37)과 대향하여 배치된 제1 화소 전극(351) 및 제2 화소 전극(352)을 구비하고 있고, 스위치 회로(80)는, 래치 회로(70)의 출력 신호에 의해 제1 제어선(91)과 제1 화소 전극(351)의 도통을 제어하는 제1 트랜스미션 게이트 TG1과, 래치 회로(70)의 출력 신호에 의해 제2 제어선(92)과 제2 화소 전극(352)의 도통을 제어하는 제2 트랜스미션 게이트 TG2를 포함하는 구성이다.
리크 전류, 화소 전극, 트랜스미션 게이트, 스위치

Description

전기 영동 표시 장치 및 전자 기기{ELECTROPHORETIC DISPLAY DEVICE AND ELECTRONIC APPARATUS}
본 발명은, 전기 영동 표시 장치 및 전자 기기에 관한 것이다.
액티브 매트릭스형의 전기 영동 표시 장치로서, 화소 내에 스위칭용 트랜지스터와 메모리 회로(SRAM;Static Random Access Memory)를 구비한 것이 알려져 있다(특허 문헌 1 참조). 또한 본 출원인은, 메모리 회로에 부가하여 화소 내에 스위치 회로를 설치한 전기 영동 표시 장치를 제안하였다(특허 문헌 2 참조).
[특허 문헌 1] 일본 특허 공개 2003-84314호 공보
[특허 문헌 2] 일본 특허 공개 2008-268853호 공보
도 16의 (a)는, 특허 문헌 2에 기재된 구성을 구비한 전기 영동 표시 장치(500)에서의 화소(540)의 회로 구성도이고, 도 16의 (b)는 전기 영동 표시 장치(500)의 표시부(505)의 개략 단면도이다.
도 16의 (a)에 도시한 바와 같이, 화소(540)는, 선택 트랜지스터(41)와, 래 치 회로(70)와, 스위치 회로(580)와, 화소 전극(35)과, 전기 영동 소자(32)와, 공통 전극(37)을 구비하고 있다. 또한 화소(540)에는, 주사선(66)과, 데이터선(68)과, 고전위 전원선(50)과, 저전위 전원선(49)과, 제1 제어선(91)과, 제2 제어선(92)이 접속되어 있다.
도 16의 (b)에 도시한 바와 같이, 전기 영동 표시 장치(500)의 표시부(505)에는, 복수의 화소 전극(35A, 35B)이 배치되어 있고, 화소 전극(35A, 35B)의 쌍방과 대향하는 공통 전극(37) 사이에, 마이크로 캡슐(20)을 갖는 전기 영동 소자(32)가 협지되어 있다. 마이크로 캡슐(20)과 화소 전극(35A, 35B)은, 접착제층(33)을 개재하여 접착되어 있다.
또한, 도 16에 도시한 회로 소자나 전극, 전기 영동 소자 등의 상세에 대해서는, 후단의 실시 형태에서 도 2 등을 참조하여 상세하게 설명하고 있다.
특허 문헌 2에 기재된 전기 영동 표시 장치(500)에서는, 래치 회로(70)에 유지된 전압에 의해 스위치 회로(580)를 제어하고, 스위치 회로(580)를 통하여 2개의 제어선(91, 92) 중 어느 하나와 화소 전극(35)을 접속하고, 화소 전극(35)에 전위(S1 또는 S2)를 입력하는 구성이었다. 이러한 전기 영동 표시 장치(500)에 의하면, 제1 및 제2 제어선(91, 92)의 전위를 제어함으로써, 중간 계조의 표시나 표시부의 부분 재기입이 가능하고, 또한 화소간의 리크 전류를 저감할 수 있다고 하는 이점이 있었다.
그러나, 전기 영동 표시 장치의 한층 더한 고기능화, 저소비 전력화를 도모하는 데에는, 특허 문헌 2에 기재된 전기 영동 표시 장치에서도 이하의 (1)∼(3)에 나타내는 과제가 있었다.
(1) 전기 영동 표시 장치(500)에서는, 백 표시의 화소와 흑 표시의 화소의 경계를 명료하게 표시할 수 있지만, 화소의 배열 방향에 대하여 경사 방향으로 연장되는 직선이나 곡선을 표시한 경우에, 재기(계단 형상의 들쭉날쭉한 모양)가 눈에 띄게 시인된다고 하는 과제가 있었다. 이 점, 전기 영동 표시 장치(500)에서는, 후단의 (3)에서 상술하는 바와 같이, 표시부의 부분 재기입이 가능하기 때문에, 흑백의 경계부에 중간 계조의 표시 영역을 설정함으로써 안티에이리어스 처리를 행하는 것이 가능하였다. 그러나 이와 같은 구동 방법에서는, 중간 계조를 표시하기 위한 화상 데이터를 화소에 전송할 필요가 있기 때문에, 드라이버의 구동에 의한 소비 전류의 증대나, 표시가 완료될 때까지의 시간이 길어진다고 하는 문제가 있었다.
(2) 전기 영동 표시 장치(500)에 한하지 않고, 마이크로 캡슐 방식의 전기 영동 표시 장치에서는, 화소간 리크 전류에 의한 소비 전력의 상승이 문제로 되고 있었다. 구체적으로는, 도 16의 (b)에 도시한 바와 같이, 흑 표시의 화소(540A)와, 백 표시의 화소(540B)가 인접하여 배치되어 있으면, 하이 레벨 전위 VH(예를 들면 15V)인 화소 전극(35A)과, 로우 레벨 전위 VL(예를 들면 0V)인 화소 전극(35B) 사이에 가로 방향(기판면 방향)의 전계 E가 형성된다. 이 전계 E에 의해, 마이크로 캡슐과 화소 전극을 접착하고 있는 접착제층(33)의 약간의 수분의 영향에 의해 화소간 리크 전류가 발생하고 있었다. 그리고, 이러한 화소간 리크 전류에 의해 소비 전력이 커진다고 하는 과제가 있었다.
또한, 약간의 수분 등의 영향에 의해 리크 전류가 생긴다고 하는 것은, 화소 전극(35)과 접착제층(33) 사이에서 전기 화학적 반응이 발생할 가능성을 나타낸다. 즉, 화소 전극(35)의 신뢰성을 손상시키는 이온성 마이그레이션이나 부식이 발생하게 될 우려가 있었다. 화소 전극의 형성 재료에 금, 백금 등의 귀금속을 이용하면 신뢰성은 향상되지만, 귀금속을 이용하는 것은 코스트의 증대, 제조 공정의 복잡화를 초래하기 때문에, 신뢰성을 높이면서 제조 코스트를 억제하는 것이 곤란하였다.
　(3) 전기 영동 표시 장치(500)에서 부분 재기입 구동을 행하기 위해서는, 표시를 변화시키지 않는 화소(540)에서 화소 전극(35)과 접속되어 있는 제1 제어선(91) 또는 제2 제어선(92)을 하이 임피던스 상태로 한다.
　도 17 및 도 18은, 부분 재기입 구동에 관한 설명도이다. 도 17의 (a)는 전기 영동 표시 장치(500)에 구비된 표시부(505)의 평면 구조를 도시하는 설명도, 도 17의 (b)는 도 17의 (a)의 화소(540A∼540D)의 단면 구조를 도시하는 설명도이다. 도 18은, 도 17의 (a)의 화소(540A, 540E, 540F)의 회로 구성을 도시하는 설명도이다.
또한, 도 17 및 도 18에 도시하는 각 구성 요소에 대해서는, 후단의 실시 형태에서 상세하게 설명하고 있다. 또한, 부호에 붙인 「A」∼「F」의 첨자는, 복수의 화소(540)와 그들의 구성 요소를 서로 식별하기 위해서 붙인 것으로, 타의는 없다.
전기 영동 표시 장치(500)에서, 1개의 화소(540A)만을 재기입하는 경우에는, 도 17에 도시한 바와 같이, 재기입 대상의 화소(540A)의 화소 전극(35A)과 제1 제 어선(91)을 스위치 회로(580A)를 통하여 전기적으로 접속하고, 표시를 유지하는 화소(540B∼540D)의 화소 전극(35B∼35F)과 제2 제어선(92)을, 각각 스위치 회로(580B∼580F)를 통하여 전기적으로 접속한다. 그리고, 제1 제어선(91)에 하이 레벨 전위 VH(예를 들면 15V)를 공급하는 한편, 제2 제어선(92)을 하이 임피던스 상태로 하고, 공통 전극(37)에 로우 레벨 전위 VL(예를 들면 0V)을 입력한다.
그렇게 하면, 화소(540A)에서는, 하이 레벨 전위 VH의 화소 전극(35A)과, 로우 레벨 전위 VL의 공통 전극(37)의 전위차에 의해 전기 영동 소자(32)가 구동되어 흑 표시로 된다. 한편，그 밖의 화소(540B∼540F)에서는, 화소 전극(35B∼35F)이 하이 임피던스 상태이기 때문에 공통 전극(37)과의 사이에 전위차가 생기지 않아, 표시가 유지된다.
상기의 부분 재기입 구동에서는, 화소 전극(35B∼35F)이 하이 임피던스 상태로 된 화소(540B∼540F)의 표시는 변화하지 않을 것이지만, 실제로는 콘트라스트가 저하되게 된다고 하는 문제가 있었다.
앞의 (2)에 기재와 같이, 마이크로 캡슐 방식의 전기 영동 표시 장치에서는, 접착제층(33)을 통한 화소간 리크가 발생한다. 그 때문에, 도 17 및 도 18에 도시한 바와 같이, 부분 재기입 구동에서도 재기입 대상의 화소(540A)의 화소 전극(35A)과, 화소 전극(35A)에 인접하는 화소 전극(35B, 35E) 사이에 화소간 리크 전류 Lk가 발생한다. 이에 의해, 표시를 유지하는 화소(540B, 540E)의 화소 전극(35B, 35E)에 리크에 의한 전위가 입력된다.
그렇게 하면, 화소(540B∼540E)의 화소 전극(35B∼35F)은 제2 제어선(92)을 통하여 서로 전기적으로 접속되어 있기 때문에, 화소 전극(35B, 35E)의 전위가, 그들에 인접하는 다른 화소 전극(35C, 35F) 등에도 공급된다. 그리고, 이와 같이 화소 전극(35B∼35F)에 전위가 입력된 상태에서, 공통 전극(37)에 예를 들면 로우 레벨 전위 VL을 입력하여 화상 표시 동작을 행하면, 화소(540B∼540F)의 표시까지도 변화되게 되어, 표시부(505) 전체의 콘트라스트가 저하되게 된다.
본 발명은, 상기 종래 기술의 문제점을 감안하여 이루어진 것으로서, 윤곽이 매끄럽게 표현된 표시가 가능하고, 바람직하게는 리크 전류의 발생도 억제할 수 있는 전기 영동 표시 장치를 제공하는 것을 목적의 하나로 한다.
본 발명의 전기 영동 표시 장치는, 상기 과제를 해결하기 위해서, 전기 영동 입자를 포함하는 전기 영동 소자를 협지하여 대향하는 제1 기판 및 제2 기판과, 상기 전기 영동 소자를 포함하는 화소를 복수 구비한 표시부와, 상기 제2 기판의 상기 전기 영동 소자측에 형성된 공통 전극과, 상기 제1 기판 및 제2 기판 중 어느 하나에 형성된 제1 제어선 및 제2 제어선을 갖는 전기 영동 표시 장치로서, 상기 화소는, 화소 스위칭 소자와, 상기 화소 스위칭 소자에 접속된 메모리 회로와, 상기 메모리 회로에 접속된 스위치 회로와, 상기 스위치 회로에 접속되며, 상기 공통 전극과 대향하여 배치된 제1 화소 전극 및 제2 화소 전극을 구비하고 있고, 상기 스위치 회로는, 상기 메모리 회로의 출력 신호에 의해 상기 제1 제어선과 상기 제1 화소 전극의 도통을 제어하는 제1 스위치와, 상기 메모리 회로의 출력 신호에 의해 상기 제2 제어선과 상기 제2 화소 전극의 도통을 제어하는 제2 스위치를 포함하는 것을 특징으로 한다.
이 구성에 의하면, 화상 표시 동작에서, 제1 스위치를 통하여 제1 제어선에 접속된 제1 화소 전극의 전위와, 제2 스위치를 통하여 제2 제어선에 접속된 제2 화소 전극의 전위 중 적어도 한쪽을, 제1 또는 제2 스위치에 의해 전기적으로 절단된 하이 임피던스 상태로 할 수 있다.
화소 전극이 하이 임피던스 상태로 된 화소 내의 영역에서는, 원리상은 전기 영동 소자는 구동되지 않지만, 실제로는, 화소간 리크가 발생하기 때문에, 전위를 입력받은 화소 전극과의 사이에서 전하의 이동이 생긴다. 그렇게 하면, 하이 임피던스 상태로 된 제1 또는 제2 화소 전극의 전위는, 그 주위에 존재하는 전위를 입력받은 제1 또는 제2 화소 전극의 전위에 따른 전위로 된다.
예를 들면, 하이 임피던스 상태의 화소 전극의 주위에 하이 레벨 전위의 화소 전극이 많이 배치되어 있으면, 이 하이 임피던스 상태의 화소 전극의 전위는 하이 레벨 전위에 가까운 중간의 전위(하이 레벨 전위의 50∼100%)로 된다. 반대로 주위에 로우 레벨 전위의 화소 전극이 많이 배치되어 있으면, 이 하이 임피던스 상태의 화소 전극의 전위는 로우 레벨 전위에 가까운 중간의 전위(하이 레벨 전위의 0∼50%)로 된다.
그리고, 상기한 바와 같이 하이 임피던스 상태의 화소 전극이 하이 레벨 전위와 로우 레벨 전위의 중간의 전위로 되는 결과, 이러한 화소 전극 상의 전기 영동 소자는, 화소 전극의 전위에 따른 중간 계조로 표시된다. 예를 들면, 화소 전극의 전위가 하이 레벨 전위의 80% 정도이면, 그 화소 전극 상의 영역은 짙은 그레 이의 중간조 표시로 되고, 20% 정도이면, 그 화소 전극 상의 영역은 연한 그레이의 중간조 표시로 된다.
따라서, 본 발명에 따른 전기 영동 표시 장치에서는, 계조가 서로 다른 화소로 이루어지는 영역의 경계에서, 상기의 중간조 표시의 영역이 형성되기 때문에, 자연히 안티에이리어스 처리가 실시된 화상이 표시되게 된다. 따라서 본 발명에 따르면, 윤곽이 매끄럽게 표현된 표시를 얻을 수 있다.
상기 화소에, 상기 제1 및 제2 화소 전극이 각각 복수 설치되어 있는 것이 바람직하다.
이와 같은 구성으로 함으로써, 화소가 보다 많은 서브 화소로 분할되므로, 화상의 윤곽에서의 해상도가 실질적으로 향상되게 되어, 보다 고품위의 표시를 얻을 수 있다. 또한, 분할수를 많게 함으로써, 제1 화소 전극과 제2 화소 전극의 경계선 길이가 짧아지고, 또한, 전위가 서로 다른 화소 전극끼리의 거리가 길어지므로, 리크 전류를 저감할 수 있다.
상기 화소에, 동수의 복수의 상기 제1 및 제2 화소 전극이 설치되어 있는 것이 바람직하다.
이와 같은 구성으로 함으로써, 제1 화소 전극의 합계 면적과 제2 화소 전극의 합계 면적을 용이하게 동일하게 할 수 있으므로, 양자의 면적의 차이에 의해 화소마다 반사율이 상이하게 되는 것을 방지할 수 있다.
인접하는 2개의 상기 화소의 경계 부분에서, 한쪽의 상기 화소의 1개의 상기 제1 화소 전극과, 다른 쪽의 상기 화소의 1개의 상기 제2 화소 전극이 인접하여 배 치되어 있는 것이 바람직하다.
이와 같은 구성으로 하면, 계조가 상이한 화소의 경계에서 전위가 서로 다른 제1 화소 전극과 제2 화소 전극이 인접하여 배치되므로, 화상의 윤곽이 직선 형상인 부분에서 윤곽이 흐릿하게 되는 것을 방지할 수 있다.
인접하는 2개의 상기 화소의 경계 부분에서, 한쪽의 상기 화소의 1개의 상기 제1 화소 전극과, 다른 쪽의 상기 화소의 1개의 상기 제1 화소 전극이 인접하여 배치되어 있는 것이 보다 바람직하다.
이와 같은 구성으로 함으로써, 화상의 윤곽을 보다 매끄럽게 표현할 수 있게 된다. 또한, 부분 재기입 구동에서의 콘트라스트 저하의 문제도 생기지 않는 전기 영동 표시 장치로 할 수 있다.
상기 화소에, 상기 제1 및 제2 화소 전극이 각각 2개씩 설치되어 있고, 상기 제1 화소 전극과 상기 제2 화소 전극이, 상기 화소 내에서 번갈아 평면 배치되어 있는 것이 바람직하다.
이와 같은 구성으로 함으로써, 각각의 화소에서의 표시의 치우침을 방지할 수 있고, 또한, 하이 임피던스 상태의 화소 전극에 대한 전하의 유입도 균일하게 된다.
본 발명의 전기 영동 표시 장치는, 화상 표시 동작 시에, 동일한 상기 화소를 구성하는 상기 제1 및 제2 화소 전극 중 적어도 한쪽의 전극이, 하이 임피던스 상태로 되는 것을 특징으로 한다. 이와 같은 구성에 의해서도, 본 발명의 전기 영동 표시 장치를 특정할 수 있다.
다음으로, 본 발명의 전자 기기는, 상기의 전기 영동 표시 장치를 구비한 것을 특징으로 한다.
이 구성에 의하면, 윤곽이 매끄러운 고품위의 표시가 가능한 표시 수단을 구비한 전자 기기를 제공할 수 있다.
이하, 도면을 이용하여 본 발명의 일 실시 형태인 액티브 매트릭스 방식의 전기 영동 표시 장치에 대하여 설명한다.
또한, 본 실시 형태는, 본 발명의 일 양태를 나타내는 것으로, 본 발명을 한정하는 것은 아니며, 본 발명의 기술적 사상의 범위 내에서 임의로 변경 가능하다. 또한，이하의 도면에서는, 각 구성을 알기 쉽게 하기 위해서, 실제의 구조와는 축척이나 수 등을 상이하게 하여 표시하는 경우가 있다.
도 1은 실시 형태에 따른 전기 영동 표시 장치(100)의 개략 구성도이다.
전기 영동 표시 장치(100)는, 복수의 화소(40)가 매트릭스 형상으로 배열된 표시부(5)를 구비하고 있다. 표시부(5)의 주변에는, 주사선 구동 회로(61), 데이터선 구동 회로(62), 컨트롤러(제어부)(63), 및 공통 전원 변조 회로(64)가 배치되어 있다. 주사선 구동 회로(61), 데이터선 구동 회로(62), 및 공통 전원 변조 회로(64)는, 각각 컨트롤러(63)와 접속되어 있다. 컨트롤러(63)는, 상위 장치로부터 공급되는 화상 데이터나 동기 신호에 기초하여, 상기의 회로를 종합적으로 제어한다.
표시부(5)에는 주사선 구동 회로(61)로부터 연장되는 복수의 주사선(66)과, 데이터선 구동 회로(62)로부터 연장되는 복수의 데이터선(68)이 형성되어 있고, 이들의 교차 위치에 대응하여 화소(40)가 설치되어 있다.
주사선 구동 회로(61)는, m개의 주사선(66)(Y1, Y2, …, Ym)을 통하여 각각의 화소(40)에 접속되어 있고, 컨트롤러(63)의 제어 하에, 1행째부터 m행째까지의 주사선(66)을 순차적으로 선택한다. 주사선 구동 회로(61)는, 선택한 주사선(66)을 통하여, 화소(40)에 설치된 선택 트랜지스터(41)(도 2 참조)에 온 타이밍을 규정하는 선택 신호를 공급한다.
데이터선 구동 회로(62)는, n개의 데이터선(68)(X1, X2, …, Xn)을 통하여 각각의 화소(40)에 접속되어 있고, 컨트롤러(63)의 제어 하에, 화소(40)의 각각에 대응하는 1비트의 화소 데이터를 규정하는 화상 신호를 화소(40)에 공급한다.
또한, 본 실시 형태에서는, 화소 데이터 「0」을 규정하는 경우에는 로우 레벨(L)의 화상 신호를 화소(40)에 공급하고, 화소 데이터 「1」을 규정하는 경우에는 하이 레벨(H)의 화상 신호를 화소(40)에 공급하는 것으로 한다.
표시부(5)에는 또한, 공통 전원 변조 회로(64)로부터 연장되는 5개의 글로벌 배선(저전위 전원선(49), 고전위 전원선(50), 공통 전극 배선(55), 제1 제어선(91), 및 제2 제어선(92))이 설치되어 있고, 각각의 배선은 화소(40)와 접속되어 있다. 공통 전원 변조 회로(64)는, 컨트롤러(63)의 제어 하에, 상기의 배선의 각각에 공급할 각종 신호를 생성하는 한편, 이들 각 배선의 전기적인 접속 및 절단(하이 임피던스화)을 행한다.
도 2는 화소(40)의 회로 구성도이다.
화소(40)에는, 선택 트랜지스터(41)(화소 스위칭 소자)와, 래치 회로(메모리 회로)(70)와, 스위치 회로(80)와, 전기 영동 소자(32)와, 제1 화소 전극(351)과, 제2 화소 전극(352)과, 대향 전극으로서의 공통 전극(37)이 설치되어 있다. 이들 소자를 둘러싸도록, 주사선(66), 데이터선(68), 저전위 전원선(49), 고전위 전원선(50), 제1 제어선(91), 및 제2 제어선(92)이 배치되어 있다. 화소(40)는, 래치 회로(70)에 의해 화상 신호를 전위로서 유지하는 SRAM(Static Random Access Memory) 방식의 구성이다.
상기 소자 중, 선택 트랜지스터(41), 래치 회로(70), 스위치 회로(80), 제1 및 제2 화소 전극(351, 352)으로 구성되는 부분을 화소 회로라고도 부른다. 이 화소 회로 및 공통 전극(37)과, 제1 제어선(91), 제2 제어선(92)을 포함하는 글로벌 배선은, 주사선 구동 회로(61), 데이터선 구동 회로(62), 및 공통 전원 변조 회로(64)에 의해 구동된다.
선택 트랜지스터(41)는, N-MOS(Negative Metal Oxide Semiconductor) 트랜지스터로 이루어지는 화소 스위칭 소자이다. 선택 트랜지스터(41)의 게이트 단자는 주사선(66)에 접속되고, 소스 단자는 데이터선(68)에 접속되며, 드레인 단자는 래치 회로(70)의 데이터 입력 단자 N1에 접속되어 있다.
래치 회로(70)는, 전송 인버터(70t)와 귀환 인버터(70f)를 구비하고 있다. 전송 인버터(70t) 및 귀환 인버터(70f)는 모두 C-MOS 인버터이다. 전송 인버터(70t)와 귀환 인버터(70f)는, 서로의 입력 단자에 다른 쪽의 출력 단자가 접속된 루프 구조를 이루고 있으며, 각각의 인버터에는, 고전위 전원 단자 PH를 통하여 접 속된 고전위 전원선(50)으로부터 고전위의 전원 전압이 공급되고, 저전위 전원 단자 PL을 통하여 접속된 저전위 전원선(49)으로부터 저전위의 전원 전압이 공급된다.
전송 인버터(70t)는, 각각의 드레인 단자가 데이터 출력 단자 N2에 접속된 P-MOS(Positive Metal Oxide　Semiconductor) 트랜지스터(71)와 N-MOS 트랜지스터(72)를 갖고 있다. P-MOS 트랜지스터(71)의 소스 단자는 고전위 전원 단자 PH에 접속되고, N-MOS 트랜지스터(72)의 소스 단자는 저전위 전원 단자 PL에 접속되어 있다. P-MOS 트랜지스터(71) 및 N-MOS 트랜지스터(72)의 게이트 단자(전송 인버터(70t)의 입력 단자)는, 데이터 입력 단자 N1(귀환 인버터(70f)의 출력 단자)과 접속되어 있다.
귀환 인버터(70f)는, 각각의 드레인 단자가 데이터 입력 단자 N1에 접속된 P-MOS 트랜지스터(73)와 N-MOS 트랜지스터(74)를 갖고 있다. P-MOS 트랜지스터(73) 및 N-MOS 트랜지스터(74)의 게이트 단자(귀환 인버터(70f)의 입력 단자)는, 데이터 출력 단자 N2(전송 인버터(70t)의 출력 단자)와 접속되어 있다.
상기 구성의 래치 회로(70)에서, 하이 레벨(H)의 화상 신호(화소 데이터 「1」)가 기억되면, 래치 회로(70)의 데이터 출력 단자 N2로부터 로우 레벨(L)의 신호가 출력된다. 한편, 래치 회로(70)에 로우 레벨(L)의 화상 신호(화소 데이터 「0」)가 기억되면, 데이터 출력 단자 N2로부터 하이 레벨(H)의 신호가 출력된다.
래치 회로(70)의 데이터 입력 단자 N1 및 데이터 출력 단자 N2는, 스위치 회로(80)와 접속되어 있다. 또한 스위치 회로(80)는, 제1 및 제2 화소 전극(351, 352)과, 제1 및 제2 제어선(91, 92)에 각각 접속되어 있다. 스위치 회로(80)는, 제1 트랜스미션 게이트 TG1(제1 스위치)과, 제2 트랜스미션 게이트 TG2(제2 스위치)를 구비하여 구성되어 있다.
제1 트랜스미션 게이트 TG1은, P-MOS 트랜지스터(81)와 N-MOS 트랜지스터(82)로 이루어진다. P-MOS 트랜지스터(81) 및 N-MOS 트랜지스터(82)의 소스 단자는 제1 제어선(91)에 접속되고, P-MOS 트랜지스터(81) 및 N-MOS 트랜지스터(82)의 드레인 단자는 제1 화소 전극(351)에 접속되어 있다. P-MOS 트랜지스터(81)의 게이트 단자는, 래치 회로(70)의 데이터 입력 단자 N1에 접속되고, N-MOS 트랜지스터(82)의 게이트 단자는, 래치 회로(70)의 데이터 출력 단자 N2에 접속되어 있다.
제2 트랜스미션 게이트 TG2는, P-MOS 트랜지스터(83)와 N-MOS 트랜지스터(84)로 이루어진다. P-MOS 트랜지스터(83) 및 N-MOS 트랜지스터(84)의 소스 단자는 제2 제어선(92)에 접속되고, P-MOS 트랜지스터(83) 및 N-MOS 트랜지스터(84)의 드레인 단자는, 제2 화소 전극(352)에 접속되어 있다. P-MOS 트랜지스터(83)의 게이트 단자는, 래치 회로(70)의 데이터 출력 단자 N2에 접속되고, N-MOS 트랜지스터(84)의 게이트 단자는, 래치 회로(70)의 데이터 입력 단자 N1에 접속되어 있다.
여기서, 래치 회로(70)에 로우 레벨(L)의 화상 신호(화소 데이터 「0」)가 기억되고, 데이터 출력 단자 N2로부터 하이 레벨(H)의 신호가 출력된 경우, 제1 트랜스미션 게이트 TG1이 온 상태로 되어 제1 제어선(91)과 제1 화소 전극(351)이 전기적으로 접속되어, 제1 제어선(91)의 전위 S1이 제1 화소 전극(351)에 입력된다. 이 때, 제2 트랜스미션 게이트 TG2는, 래치 회로(70)의 출력 신호에 의해 오프 상 태로 되기 때문에, 제2 화소 전극(352)은 하이 임피던스 상태로 된다.
한편, 래치 회로(70)에 하이 레벨(H)의 화상 신호(화소 데이터 「1」)가 기억되고, 데이터 출력 단자 N2로부터 로우 레벨(L)의 신호가 출력된 경우, 제2 트랜스미션 게이트 TG2가 온 상태로 되어, 제2 제어선(92)의 전위 S2가 제2 화소 전극(352)에 입력된다. 이 때, 제1 트랜스미션 게이트 TG1은 오프 상태이며, 제1 화소 전극(351)은 하이 임피던스 상태로 된다.
이와 같이, 화소(40)에서는, 래치 회로(70)에 기억된 화상 신호에 기초하여, 제1 트랜스미션 게이트 TG1과 제2 트랜스미션 게이트 TG2가 배타적으로 동작하고, 제1 화소 전극(351)과 제2 화소 전극(352) 중 한쪽의 화소 전극만이 대응하는 제어선과 접속되고, 다른 쪽의 화소 전극은 하이 임피던스 상태로 된다.
도 3은, 표시부(5)에서의 제1 및 제2 화소 전극(351, 352)과, 주사선(66) 및 데이터선(68)의 평면 배치를 도시하는 도면이다. 도 4는, 도 3에 도시한 A-A'선을 따라 취한 위치에서의 전기 영동 표시 장치(100)의 부분 단면도이다.
도 3에 도시한 바와 같이, 표시부(5)에는, 복수의 화소(40)가 매트릭스 형상으로 배열되어 있고, 인접하는 화소(40)의 경계 영역에 주사선(66) 및 데이터선(68)이 연장되어 있다. 각각의 화소(40)에는, 2개의 제1 화소 전극(351)(351a, 351b)과, 2개의 제2 화소 전극(352)(352a, 352b)이, 번갈아 정방 배치되어 있다. 즉, 대략 정방 형상의 화소(40)의 평면 영역에서, 대략 정방 형상의 제1 화소 전극(351a)과 제1 화소 전극(351b)이 대각 위치에 배치되고, 제2 화소 전극(352a)과 제2 화소 전극(352b)이 다른 대각 위치에 배치되어 있다. 본 실시 형태의 경우, 표시부(5)에서 인접하는 화소(40)끼리에서, 동일한 종류의 화소 전극끼리(제1 화소 전극(351)끼리, 제2 화소 전극(352)끼리)가 인접하지 않도록 규칙적으로 배열되어 있다.
화소(40) 내에 배치된 제1 화소 전극(351a, 351b)은, 모두 도 2에 도시한 제1 트랜스미션 게이트 TG1에 접속되어 있다. 또한, 제2 화소 전극(352a, 352b)은, 모두 제2 트랜스미션 게이트 TG2에 접속되어 있다.
즉, 화소(40)는, 한쪽의 대각선 방향으로 배치된 2개의 제1 화소 전극(351a, 351b)에 각각 대응하는 2개의 제1 서브 화소와, 다른 쪽의 대각선 방향으로 배치된 2개의 제2 화소 전극(352a, 352b)에 각각 대응하는 2개의 제2 서브 화소를 갖는다.
도 4에 도시한 바와 같이, 전기 영동 표시 장치(100)는, 소자 기판(30)(제1 기판)과 대향 기판(31)(제2 기판) 사이에, 복수의 마이크로 캡슐(20)을 배열하여 이루어지는 전기 영동 소자(32)를 협지한 구성을 구비하고 있다. 표시부(5)에서, 소자 기판(30)의 전기 영동 소자(32)측에는, 제1 화소 전극(351a)(351)과 제2 화소 전극(352a)(352)이 교대로 배열되어 있고, 전기 영동 소자(32)는 접착제층(33)을 개재하여 제1 화소 전극(351) 및 제2 화소 전극(352)과 접착되어 있다.
소자 기판(30)은, 글래스나 플라스틱 등으로 이루어지는 기판이며, 화상 표시면과는 반대측에 배치되기 때문에 투명한 것이 아니어도 된다. 소자 기판(30) 위에는, 도 1이나 도 2에 도시한 주사선(66), 데이터선(68), 선택 트랜지스터(41), 래치 회로(70), 스위치 회로(80) 등을 포함하는 회로층(34)이 형성되어 있고, 회로층(34) 위에, 제1 및 제2 화소 전극(351, 352)이 형성되어 있다. 제1 및 제2 화소 전극(351, 352)은, Cu박 위에 니켈 도금과 금 도금을 이 순서로 적층한 것이나, Al, ITO(인듐 주석 산화물) 등에 의해 형성된다.
한편, 대향 기판(31)은 글래스나 플라스틱 등으로 이루어지는 기판이며, 화상 표시측에 배치되기 때문에 투명 기판으로 된다. 대향 기판(31)의 전기 영동 소자(32)측에는 복수의 화소 전극(351, 352)과 대향하는 평면 형상의 공통 전극(대향 전극)(37)이 형성되어 있고, 공통 전극(37) 위에 전기 영동 소자(32)가 설치되어 있다. 공통 전극(37)은, MgAg, ITO, IZO(인듐·아연 산화물) 등으로 형성된 투명전극이다.
또한, 전기 영동 소자(32)는, 미리 대향 기판(31)측에 형성되고, 접착제층(33)까지를 포함시킨 전기 영동 시트로서 취급되는 것이 일반적이다. 제조 공정에서, 전기 영동 시트는 접착제층(33)의 표면에 보호용의 박리 시트를 접착된 상태에서 취급된다. 그리고, 별도 제조된 소자 기판(30)(제1 및 제2 화소 전극(351, 352)이나 각종 회로 등이 형성되어 있음)에 대하여, 박리 시트를 벗겨낸 그 전기 영동 시트를 접착함으로써, 표시부(5)를 형성한다. 이 때문에, 접착제층(33)은 제1 및 제2 화소 전극(351, 352)측에만 존재하게 된다.
마이크로 캡슐(20)은, 예를 들면 50㎛ 정도의 입경을 갖고 있고, 내부에 분산매(21)와, 복수의 백색 입자(전기 영동 입자)(27)와, 복수의 흑색 입자(전기 영동 입자)(26)를 봉입한 구형상체이다. 마이크로 캡슐(20)은, 도 4에 도시한 바와 같이 공통 전극(37)과, 제1 및 제2 화소 전극(351, 352)에 협지되어 있다. 1개의 화소(40) 내에 복수의 마이크로 캡슐(20)이 포함되어 있어도 되고, 1개의 마이크로 캡슐(20)의 평면 영역 내에 복수의 화소(40)가 포함되어 있어도 된다.
마이크로 캡슐(20)의 외각부(벽막)는, 폴리메타크릴산메틸, 폴리메타크릴산에틸 등의 아크릴 수지, 우레아 수지, 아라비아껌 등의 투광성을 갖는 고분자 수지등을 이용하여 형성된다.
분산매(21)는, 백색 입자(27)과 흑색 입자(26)를 마이크로 캡슐(20) 내에 분산시키는 액체이다. 분산매(21)로서는, 물, 알코올계 용매(메탄올, 에탄올, 이소프로판올, 부탄올, 옥탄올, 메틸 셀루솔브 등), 에스테르류(아세트산에틸, 아세트산부틸 등), 케톤류(아세톤, 메틸에틸케톤, 메틸이소부틸케톤 등), 지방족 탄화수소(펜탄, 헥산, 옥탄 등), 지환식 탄화수소(시클로헥산, 메틸 시클로헥산 등), 방향족 탄화수소(벤젠, 톨루엔, 장쇄 알칼기를 갖는 벤젠류(크실렌, 헥실벤젠, 헵틸벤젠, 옥틸벤젠, 노닐벤젠, 데실벤젠, 운데실벤젠, 도데실벤젠, 트리데실벤젠, 테트라데실벤젠 등)), 할로겐화 탄화수소(염화메틸렌, 클로로포름, 사염화탄소, 1, 2-디클로로에탄 등), 카르복실산염 등을 예시할 수 있고，그 밖의 오일류이어도 된다. 이들 물질은 단독 또는 혼합물로서 이용할 수 있고, 또한 계면 활성제 등을 배합하여도 된다.
백색 입자(27)는, 예를 들면, 이산화티탄, 아연화, 삼산화 안티몬 등의 백색안료로 이루어지는 입자(고분자 혹은 콜로이드)이며, 예를 들면 마이너스로 대전되어 이용된다. 흑색 입자(26)는, 예를 들면, 아닐린 블랙, 카본블랙 등의 흑색 안료로 이루어지는 입자(고분자 혹은 콜로이드)이며, 예를 들면 플러스로 대전되어 이용된다.
이들 안료에는, 필요에 따라서, 전해질, 계면 활성제, 금속 비누, 수지, 고무, 오일, 바니시, 컴파운드 등의 입자로 이루어지는 하전 제어제, 티탄계 커플링제, 알루미늄계 커플링제, 실란계 커플링제 등의 분산제, 윤활제, 안정화제 등을 첨가할 수 있다.
또한, 흑색 입자(26) 및 백색 입자(27) 대신에, 예를 들면 적색, 녹색, 청색등의 안료를 이용하여도 된다. 이러한 구성에 의하면, 표시부(5)에 적색, 녹색, 청색 등을 표시할 수 있다.
다음으로, 도 5는 표시부(5)의 평면 구조를 도시하는 작용 설명도이다. 도 6은, 도 5에 도시한 B-B'선을 따라 취한 위치에서의 단면 구조를 화소 회로와 함께 도시하는 설명도이다.
또한, 도 5 및 도 6에서, 각 부의 부호의 첨자 「A」 「B」 「C」 「D」는, 그들 구성 요소가 화소(40A∼40D) 중 어디에 속하는 것인지를 명확하게 식별하기 위해서 붙인 것이다.
도 5에는, 표시부(5)에 배열된 화소(40) 중，2행 2열로 배치된 4개의 화소(40A∼40D)가 도시되어 있다. 화소(40A∼40D) 중，3개의 화소(40A∼40C)는 흑 표시, 화소(40D)는 백 표시되어 있다.
여기서, 화소(40)에서의 화상 표시 동작에 대하여, 도 6을 참조하면서 설명한다.
도 5에 도시한 표시 상태를 얻기 위해서는, 우선, 화소(40)의 래치 회로(70)에 화상 신호(화상 데이터)를 기억시킨다(화상 신호 입력 스텝). 도 6에 도시한 화소(40C, 40D)의 경우, 화소(40C)의 래치 회로(70C)에는, 선택 트랜지스터(41C)를 통하여 데이터선(68)으로부터 로우 레벨(L)의 화상 신호가 입력되어, 전위로서 기억된다. 화소(40D)의 래치 회로(70D)에는, 하이 레벨(H)의 화상 신호가 입력되어, 전위로서 기억된다.
또한, 화상 신호 입력 스텝에서는, 래치 회로(70C, 70D)에 화상 신호를 기입하고, 유지할 수 있는 전압으로 화소 회로를 동작시키면 된다. 따라서, 예를 들면, 화상 신호 입력 스텝에서의 화상 신호의 하이 레벨 전위를 2∼5V, 로우 레벨 전위를 0V로 하고, 고전위 전원선(50)의 전위 Vdd를 2∼5V, 저전위 전원선(49)의 전위 Vss를 0V로 한다.
래치 회로(70C, 70D)에 대하여 화상 신호를 기입하였다면, 전기 영동 소자(32)를 구동하여 화상을 표시시키는 동작을 실행한다(화상 표시 스텝).
이러한 스텝에서는, 제1 제어선(91) 및 제2 제어선(92)과 공통 전극(37)에, 화상 표시용의 전위를 공급한다. 구체적으로는, 제1 제어선(91)의 전위 S1이 하이 레벨 전위 VH(예를 들면 10∼15V)로 되고, 제2 제어선(92)의 전위 S2가 로우 레벨 전위 VL(예를 들면 0V)로 된다. 공통 전극(37)에는, 하이 레벨 전위 VH와 로우 레벨 전위 VL을 소정 주기로 반복하는 구형파 형상의 펄스가 입력된다.
또한, 제1 및 제2 화소 전극(351, 352)에 화상 표시용의 전위 VH, VL을 공급하기 위해서, 래치 회로(70C, 70D)의 전원 전압이 인상된다. 즉, 고전위 전원선(50)의 전위 Vdd가 하이 레벨 전위 VH로 인상되고, 저전위 전원선(49)의 전위 Vss는 로우 레벨 전위 VL로 된다.
로우 레벨(L)의 화상 신호를 유지하고 있는 래치 회로(70C)의 데이터 출력 단자 N2로부터는, 하이 레벨(H)의 전위(Vdd)가 출력되고, 데이터 입력 단자 N1로부터는 로우 레벨(L)의 전위(Vss)가 출력되고 있다. 이에 의해, 화소(40C)에서는, 제1 트랜스미션 게이트 TG1C가 온 상태로 되어 제1 화소 전극(351aC)(및 351bC)에 제1 제어선(91)의 전위 S1(하이 레벨 전위 VH)이 입력된다. 또한, 제2 트랜스미션 게이트 TG2C는 오프 상태이기 때문에, 제2 화소 전극(352aC)(및 352bC)은 하이 임피던스 상태로 된다.
그렇게 하면, 공통 전극(37)의 전위 Vcom이 로우 레벨 전위 VL인 기간에, 제1 화소 전극(351aC, 351bC)과 공통 전극(37) 사이에 전계가 형성되고, 이러한 전계에 의해 전기 영동 소자(32)가 구동된다. 이에 의해, 도 5의 (a)에 도시한 바와 같이, 제1 화소 전극(351aC, 351bC)에 대응하는 제1 서브 화소가 흑 표시된다. 또한, 화소(40A, 40B)도 상기와 마찬가지의 동작에 의해, 제1 화소 전극(351)에 대응하는 제1 서브 화소가 흑 표시된다.
한편, 화소(40D)에서는, 하이 레벨(H)의 화상 신호를 유지하고 있는 래치 회로(70D)의 데이터 출력 단자 N2로부터 로우 레벨(L)의 전위(Vss)가 출력되고, 데이터 입력 단자 N1로부터 하이 레벨(H)의 전위(Vdd)가 출력되어 있다. 이에 의해, 제2 트랜스미션 게이트 TG2D가 온 상태로 되어 제2 화소 전극(352aD)(및 352bD)에 제2 제어선(92)의 전위 S2(로우 레벨 전위 VL)가 입력된다. 또한, 제1 트랜스미션 게이트 TG1D는 오프 상태이기 때문에, 제1 화소 전극(351aD)(및 351bD)은 하이 임피던스 상태로 된다.
그렇게 하면, 공통 전극(37)의 전위 Vcom이 하이 레벨 전위 VH인 기간에, 제2 화소 전극(352aD, 352bD)과 공통 전극(37) 사이에 전계가 형성되고, 이러한 전계에 의해 전기 영동 소자(32)가 구동된다. 이에 의해, 도 5의 (a)에 도시한 바와 같이, 제2 화소 전극(352aD, 352bD)에 대응하는 제2 서브 화소가 백 표시된다.
이상의 동작에 의해, 도 5의 (a)에 도시한 바와 같이, 화소(40A∼40D)의 일부의 서브 화소를 흑 표시 또는 백 표시할 수 있다.
여기서, 각각의 화소(40A∼40D)에는, 전위가 입력된 제1 화소 전극(351) 또는 제2 화소 전극(352)과, 하이 임피던스 상태의 제1 화소 전극(351) 또는 제2 화소 전극(352)이 존재한다. 그리고, 마이크로 캡슐(20)과 제1 및 제2 화소 전극(351, 352)을 접착하고 있는 접착제층(33)에는, 마이크로 캡슐(20)에 인가하는 전압의 손실을 적게 하기 위해서, 그다지 저항이 높지 않은 접착제가 사용되고 있다. 그 때문에, 도 5의 (a)에 도시한 바와 같이, 전위가 입력된 제1 화소 전극(351) 또는 제2 화소 전극(352)과, 하이 임피던스 상태의 제1 화소 전극(351) 또는 제2 화소 전극(352) 사이에, 화소간 리크 전류 Lk가 발생한다.
구체적으로는, 화소(40C)의 제2 화소 전극(352aC)은, 전위 S1(하이 레벨 전위 VH)이 입력된 제1 화소 전극(351)(351bA, 351aC, 351bC)에 3방면이 둘러싸여져 있고, 그들 제1 화소 전극(351)으로부터 전하가 유입된다. 그 때문에, 하이 임피던스 상태의 제2 화소 전극(352aC)도, 하이 레벨 전위 VH에 가까운 고전위로 된다. 또한, 제2 화소 전극(352bC)도, 마찬가지로 화소간 리크에 의해 하이 레벨 전위 VH에 가까운 고전위로 된다. 이에 의해, 제2 화소 전극(352aC, 352bC)에 대응하는 제2 서브 화소에서도 전기 영동 소자(32)가 구동되어, 도 5의 (b)에 도시한 바와 같이, 제1 화소 전극(351aC, 351bC)에 대응하는 제1 서브 화소와 마찬가지로 흑 표시된다. 따라서, 화소(40C)를 구성하는 제1 및 제2 서브 화소는 모두 흑 표시되게 된다.
한편, 화소(40D)에서는, 제2 화소 전극(352aD, 352bD)이 로우 레벨 전위 VL이기 때문에, 하이 임피던스 상태의 제1 화소 전극(351aD, 351bD)으로부터, 인접하는 제2 화소 전극(352aD, 352bD)을 향하여 리크 전류가 흐른다. 그 때문에, 제1 화소 전극(351aD, 351bD)은, 로우 레벨 전위 VL에 가까운 저전위로 된다. 이에 의해, 제1 화소 전극(351aD, 351bD)에 대응하는 제1 서브 화소에서도 전기 영동 소자(32)가 구동되어, 도 5의 (b)에 도시한 바와 같이, 제2 화소 전극(352aD, 352bD)에 대응하는 제2 서브 화소와 마찬가지로 백 표시된다. 따라서, 화소(40D)를 구성하는 제1 및 제2 서브 화소는 모두 백 표시되게 된다.
또한, 하이 임피던스 상태의 제1 및 제2 화소 전극(351, 352)의 전위는, 그들에 인접하는 제1 및 제2 화소 전극(351, 352)의 전위에 따라서 상이한 전위로 된다. 예를 들면, 화소(40C)에서, 하이 레벨 전위 VH의 제1 화소 전극(351aC, 351bC)에만 둘러싸여진 제2 화소 전극(352bC)은, 하이 레벨 전위 VH와 거의 동등한 전위로 된다. 또한, 화소(40D)에서는, 로우 레벨 전위 VL의 제2 화소 전극(352aD, 352bD)에만 인접하고 있는 제1 화소 전극(351bD)의 전위가, 로우 레벨 전위 VL과 거의 동등한 전위로 된다.
따라서, 흑 표시의 화소(40)가 연속하는 영역에서는, 제1 서브 화소와 제2 서브 화소가 거의 동등한 반사율의 흑 표시로 되고, 백 표시의 화소(40)가 연속하는 영역에서는, 제1 서브 화소와 제2 서브 화소가 거의 동등한 반사율의 백 표시로 된다.
한편, 화소(40C)의 제1 화소 전극(351aC), 제2 화소 전극(352aC), 및 화소(40D)의 제1 화소 전극(351aD), 제2 화소 전극(352aD)가 속하는 행(위로부터 3행째)에서는, 하이 임피던스 상태의 제2 화소 전극(352aC)과 제1 화소 전극(351aD)이, 하이 레벨 전위 VH의 제1 화소 전극(351aC)과, 로우 레벨 전위 VL의 제2 화소 전극(352aD) 사이에 배치되어 있다. 이 경우, 제2 화소 전극(352aC)과 제1 화소 전극(351aD)의 전위는, 하이 레벨 전위 VH와 로우 레벨 전위 VL의 중간의 전위로 된다.
구체적으로는, 하이 레벨 전위 VH의 제1 화소 전극(351aC)과 인접하는 제2 화소 전극(352aC)은 비교적 높은 중간 전위가 되고, 로우 레벨 전위 VL의 제2 화소 전극(352aD)과 인접하는 제1 화소 전극(351aD)은 비교적 낮은 중간 전위로 된다. 따라서, 제2 화소 전극(352aC)에 대응하는 제2 서브 화소는 짙은 그레이의 중간조 표시로 되고, 제1 화소 전극(351aD)에 대응하는 제1 서브 화소는 연한 그레이의 중간조 표시로 된다.
다음으로, 도 7은 화상 데이터와, 화소의 전위 상태와, 표시 화상과의 대응 관계를 도시하는 설명도이다.
도 7의 (a)는, 표시부(5)에 전송되는 화상 데이터 D를, 표시부(5)에 대응시킨 매트릭스 형상의 배열(9행 6열)로 개념적으로 도시하는 도면이다. 도 7의 (a) 에서, 매트릭스 형상으로 배치된 정방 형상의 모눈이, 개개의 화소(40)에 입력되는 화소 데이터에 대응한다. 흑 표시에 대응하는 화소 데이터 Dp[0](로우 레벨의 화상 신호)는 검은 모눈, 백 표시에 대응하는 화소 데이터 Dp[1](하이 레벨의 화상 신호)는 흰 모눈으로서 표시하고 있다.
도 7의 (a)에 도시한 화상 데이터 D를 이용하여 전술한 화상 표시 동작을 실행하면, 표시부(5)에 배열된 제1 및 제2 화소 전극(351, 352)의 전위는, 도 7의 (b)에 도시한 바와 같은 상태로 된다. 도 7의 (b)에서는, 도 7의 (a)에 대응하는 양태(9행 6열)로 화소(40)가 배열되어 있다. 각각의 화소(40)에는, 2개의 제1 화소 전극(351)과, 2개의 제2 화소 전극(352)이, 번갈아 배치되어 있다.
도 7의 (b) 중, 검은 모눈은, 하이 레벨 전위 VH가 입력된 제1 화소 전극(351)에 대응하는 제1 서브 화소(흑 표시된 서브 화소)이다. 또한, 흰 모눈은, 로우 레벨 전위 VL이 입력된 제2 화소 전극(352)에 대응하는 제2 서브 화소(백 표시된 서브 화소)이다. 또한, 수치가 기입된 모눈은, 하이 임피던스 상태의 제1 및 제2 화소 전극(351, 352)에 대응하는 서브 화소이다. 또한, 모눈에 기입된 수치는, 그 서브 화소에 대응하는 제1 및 제2 화소 전극(351, 352)의 전위 레벨을 나타내는 것으로, 「100」이 하이 레벨 전위 VH, 「0」이 로우 레벨 전위 VL에 대응한다.
도 7의 (b)에 도시한 바와 같이, 표시부(5)에 배열된 제1 및 제2 화소 전극(351, 352)은, 입력된 화상 데이터 D(화소 데이터 Dp[0], Dp[1])의 분포에 따라서, 로우 레벨 전위 VL, 하이 레벨 전위 VH, 혹은 로우 레벨 전위 VL과 하이 레벨 전위 VH 사이의 전위로 된다. 예를 들면, 3방면이 흑 표시의 제1 서브 화소에 둘러싸여진 하이 임피던스 상태의 제2 서브 화소에서는, 그 제2 화소 전극(352)의 전위는 하이 레벨 전위 VH의 80% 정도로 된다. 반대로, 3방면이 백 표시의 제2 서브 화소에 둘러싸여진 하이 임피던스 상태의 제1 서브 화소에서는, 그 제1 화소 전극(351)의 전위는 하이 레벨 전위 VH의 20% 정도로 된다.
도 7의 (c)는, 도 7의 (a), (b)에 대응하는 표시부(5)의 표시 상태를 도시하는 도면이다.
도 7의 (c)에 도시한 바와 같이, 흑 표시의 화소(40)가 연속하여 배치된 도시 좌측 상측의 영역에서는, 제1 화소 전극(351)에만 제1 제어선(91)의 전위 S1이 입력되어 있음에도 불구하고, 제1 및 제2 서브 화소가 모두 흑 표시된다. 또한, 백 표시의 화소(40)가 연속하여 배치된 도시 우측 하측의 영역에서는, 제2 화소 전극(352)에만 제2 제어선(92)의 전위 S2가 입력되어 있음에도 불구하고, 제1 및 제2 서브 화소가 모두 백 표시된다.
그리고, 흑 표시된 화소(40)와 백 표시된 화소(40)가 인접하는 영역에서는, 도 7의 (b)에 도시한 바와 같이, 하이 임피던스 상태의 제1 및 제2 화소 전극(351, 352)의 전위가, 로우 레벨 전위 VL과 하이 레벨 전위 VH 사이의 전위로 되기 때문에, 화소 전극의 전위에 따른 농담의 그레이 표시로 된다. 이에 의해, 도 7의 (a)와 도 7의 (c)를 비교하면 명백해지는 바와 같이, 흑 표시의 화소(40)로 이루어지는 영역과 백 표시의 화소(40)로 이루어지는 영역의 경사 방향으로 연장되는 경계가 안티에이리어스 처리되어, 재기(계단 형상의 들쭉날쭉한 모양)가 완화된 매끄러 운 표시로 된다.
(제2 화소 배치)
상기 실시 형태에서는, 도 3에 도시한 바와 같이, 제1 및 제2 화소 전극(351, 352)이 동일한 양태로 배치된 화소(40)가 규칙적으로 배열되어 있는 경우(제1 화소 배치)에 대하여 설명하였지만, 본 발명에 따른 전기 영동 표시 장치에서는, 다른 화소 배치도 적용할 수 있다. 도 8은 전기 영동 표시 장치(100)에서의 제2 화소 배치를 도시하는 평면도이다.
도 8에는, 표시부(5)에 배열된 화소(40) 중，4개의 화소(40a∼40d)를 취출하여 도시하고 있다. 화소(40a∼40d)는, 모두 2개의 제1 화소 전극(351a, 351b)(제1 서브 화소)과, 2개의 제2 화소 전극(352a, 352b)(제2 서브 화소)을 번갈아 배치하고 있는 점에서는 공통된다. 그러나, 화소(40a, 40d)와, 화소(40b, 40c)에서는, 화소 내에서의 제1 화소 전극(351a, 351b), 및 제2 화소 전극(352a, 352b)의 배치가 상이하다.
구체적으로는, 화소(40a, 40d)에서는, 도시의 좌측 위와 우측 아래를 연결하는 방향을 따른 대각 위치에 제1 화소 전극(351a, 351b)이 배치되어 있는 것에 대하여, 화소(40b, 40c)에서는, 도시 우측 위와 좌측 아래를 연결하는 방향을 따른 대각 위치에, 제1 화소 전극(351a, 351b)이 배치되어 있다.
이에 의해, 인접하는 화소(40a)와 화소(40b)는, 화소 경계에서 되접혀진 배치로 되어 있어, 화소간의 경계에서 동일한 종류의 화소 전극끼리가 인접하도록 배치되어 있다. 즉, 화소(40a)의 제2 화소 전극(352a)과, 화소(40b)의 제2 화소 전 극(352a)이 인접하여 배치되고, 화소(40a)의 제1 화소 전극(351b)과 화소(40b)의 제1 화소 전극(351b)이 인접하여 배치되어 있다.
또한, 도시 상하 방향에서 인접하는 화소(40a)와 화소(40c)도 마찬가지의 배치 관계로 되어 있다. 즉, 화소(40a)의 제2 화소 전극(352b)과, 화소(40c)의 제2 화소 전극(352b)이 인접하여 배치되고, 화소(40a)의 제1 화소 전극(351b)과, 화소(40c)의 제1 화소 전극(351b)이 인접하여 배치되어 있다.
도 9는, 도 8에 도시한 화소 배치를 이용한 경우에서의, 화상 데이터와, 화소의 전위 상태와, 표시 화상과의 대응 관계를 도시하는 설명도로서, 앞의 도 7에 대응하는 도면이다.
도 9의 (a)에는, 도 7의 (a)와 마찬가지의 화상 데이터 D가 도시되어 있다. 도 9의 (a)에 도시한 화상 데이터 D를 이용하여 화상 표시 동작을 실행하면, 표시부(5)에 배열된 제1 및 제2 화소 전극(351, 352)의 전위는, 도 9의 (b)에 도시한 바와 같은 상태로 된다.
도 9의 (b)에서의 표시 방법은, 도 7의 (b)와 공통이다.
도 8에 도시한 화소 배치에서는, 화소(40)끼리의 경계 부분에서, 동일한 종류의 서브 화소가 인접하여 배치되어 있기 때문에, 도 9의 (b)에서, 화소 데이터 Dp[0]가 연속하는 영역에서는, 제1 화소 전극(351)에 대응하는 흑 표시의 제1 서브 화소(검은 모눈)끼리가 인접하여 배치되고, 화소 데이터 Dp[1]가 연속하는 영역에서는, 제2 화소 전극(352)에 대응하는 백 표시의 제2 서브 화소(흰 서브 화소)끼리가 인접하여 배치되어 있다.
그리고, 흑 표시의 화소(40)와 백 표시의 화소(40)가 인접하는 영역에서는, 흑 표시의 제1 서브 화소와, 백 표시의 제2 서브 화소가 인접하여 배치되는 일은 없고, 그들 서브 화소 사이에는, 화소 전극이 하이 임피던스 상태인 제1 또는 제2 서브 화소가 개재되어 있다.
도 9의 (c)는 도 9의 (a), (b)에 대응하는 표시부(5)의 표시 상태를 도시하는 도면이다.
도 9의 (c)에 도시한 바와 같이, 흑 표시의 화소(40)가 연속하여 배치된 도시 좌측 상측의 영역은, 제1 화소 전극(351)에만 제1 제어선(91)의 전위 S1이 입력되어 있음에도 불구하고, 제1 및 제2 서브 화소가 모두 흑 표시된다. 또한, 백 표시의 화소(40)가 연속하여 배치된 도시 우측 하측의 영역에서는, 제2 화소 전극(352)에만 제2 제어선(92)의 전위 S2가 입력되어 있음에도 불구하고, 제1 및 제2 서브 화소가 모두 백 표시된다.
그리고, 흑 표시된 화소(40)와 백 표시된 화소(40)가 인접하는 영역에서는, 도 9의 (b)에 도시한 바와 같이, 하이 임피던스 상태의 제1 및 제2 화소 전극(351, 352)의 전위가, 로우 레벨 전위 VL과 하이 레벨 전위 VH 사이의 전위로 되기 때문에, 화소 전극의 전위에 따른 농담의 그레이 표시로 된다. 이에 의해, 흑 표시의 화소(40)로 이루어지는 영역과 백 표시의 화소(40)로 이루어지는 영역의 경사 방향으로 연장되는 경계가 안티에이리어스 처리되어, 재기(계단 형상의 들쭉날쭉한 모양)가 완화된 매끄러운 표시로 된다.
이상에 설명한 제2 화소 배치의 경우에는, 앞서 기재한 바와 같이, 흑 표시 의 제1 서브 화소와 백 표시의 제2 서브 화소 사이에, 화소 전극이 하이 임피던스 상태인 제1 또는 제2 서브 화소가 반드시 개재된다. 그 때문에, 흑 표시와 백 표시의 경계 영역에, 반드시 중간 계조(그레이 표시)의 제1 또는 제2 서브 화소가 배치되게 된다. 따라서, 제1 화소 배치를 채용한 경우와 비교하여도, 재기가 눈에 띄지 않는 매끄러운 표시를 얻을 수 있다.
또한, 제2 화소 배치에서는, 흑 표시와 백 표시의 경계에 반드시 그레이 표시의 서브 화소가 배치되기 때문에, 화소 배열에 대하여 경사 방향으로 연장되는 윤곽의 표시 품질은 향상되지만, 그 한편, 화소 배열을 따른 방향(행 방향 및 열 방향)으로 연장되는 화상의 윤곽이 흐릿해지게 된다. 이 윤곽의 흐릿해짐은, 표시부(5)를 고정밀화함으로써 눈에 띄지 않게 되므로, 표시부(5)가 저해상도인 경우에는, 화상의 윤곽이 비교적 명확하게 표시되는 제1 화소 배치를 채용하고, 고해상도인 경우에는 제2 화소 배치를 채용하면 된다.
이와 같이, 본 실시 형태의 전기 영동 표시 장치(100)에 의하면, 표시부(5)에의 중간 계조의 화상 데이터의 전송 등을 실행하지 않고, 통상의 화상 표시 동작을 행하는 것만으로, 윤곽이 안티에이리어스 처리된 표시를 얻을 수 있다.
다음으로, 전기 영동 표시 장치(100)에서의 리크 전류에 대하여, 도 10을 참조하면서 설명한다.
도 10의 (a)는 도 3에 도시한 제1 화소 배치를 채용한 경우의 리크 전류의 설명도이다. 도 10의 (b)는 도 8에 도시한 제2 화소 배치를 채용한 경우의 리크 전류의 설명도이다. 도 10의 (c)는 도 17에 도시한 종래의 전기 영동 표시 장 치(500)에서의 리크 전류의 설명도이다.
우선, 도 10의 (c)에 도시한 종래의 전기 영동 표시 장치의 경우, 흑 표시의 화소(540a)와, 백 표시의 화소(540b)가 인접하고 있는 경우에, 화소(540a)의 화소 전극(35a)으로부터 화소(540b)의 화소 전극(35b)을 향하는 화소간 리크 전류 Lk(리크 전류)가 발생하는 것은, 앞서 설명한 바와 같다. 이 경우에, 화소간 리크 전류 Lk의 경로는 1개이며, 화소 전극(35a, 35b)과 마이크로 캡슐(20)을 접착하고 있는 접착제층(33)을 저항 Ro로 간주할 수 있다.
이에 대하여, 도 10의 (a)에 도시한 제1 화소 배치를 채용한 전기 영동 표시 장치(100)에서는, 화소(40a) 및 화소(40b)가, 각각 4개의 서브 화소로 분할되어 있다. 화소(40a)에서는, 제1 화소 전극(351a, 351b)에만 제1 제어선(91)의 전위 S1(하이 레벨 전위 VH)이 입력되어 있다. 화소(40b)에서는, 제2 화소 전극(352a, 352b)에만 제2 제어선(92)의 전위 S2(로우 레벨 전위 VL)가 입력되어 있다.
도 10의 (a)에 도시한 화소(40a)와 화소(40b)의 화소간 리크는, 각각의 화소가 서브 화소로 분할되어 있기 때문에，이하의 복수의 경로를 거치는 리크 전류로 된다.
(1) 화소(40a)의 제1 화소 전극(351b)으로부터 화소(40b)의 제2 화소 전극(352a)에의 화소간 리크
(2) 화소(40a)의 제1 화소 전극(351b)으로부터, 화소(40a)의 제2 화소 전극(352b)과 화소(40b)의 제1 화소 전극(351a)을 경유하여, 화소(40b)의 제2 화소 전극(352a)에 도달하는 화소간 리크
(3) 화소(40a)의 제1 화소 전극(351b)으로부터, 화소(40a)의 제2 화소 전극(352b)과 화소(40b)의 제1 화소 전극(351a)을 경유하여, 화소(40b)의 제2 화소 전극(352b)에 도달하는 화소간 리크
(4) 화소(40a)의 제1 화소 전극(351a)으로부터, 화소(40a)의 제2 화소 전극(352b)과 화소(40b)의 제1 화소 전극(351a)을 경유하여, 화소(40b)의 제2 화소 전극(352a)에 도달하는 화소간 리크
(5) 화소(40a)의 제1 화소 전극(351a)으로부터, 화소(40a)의 제2 화소 전극(352b)과 화소(40b)의 제1 화소 전극(351a)을 경유하여, 화소(40b)의 제2 화소 전극(352b)에 도달하는 화소간 리크
우선, 리크 경로 (1)에 대해서는, 전위가 서로 다른 화소 전극끼리가 인접하고 있지만, 화소(40a)의 제1 화소 전극(351b)(하이 레벨 전위 VH)과, 화소(40b)의 제2 화소 전극(352a)(로우 레벨 전위 VL)의 경계의 길이는, 도 10의 (c)의 화소 전극(35a, 35b)의 경계의 길이의 절반 이하이다. 이에 의해, 리크 전류의 경로가 좁아지게 되어, 그 만큼 리크 전류는 저하된다.
다음으로, 리크 경로 (2)∼(5)에서는, 하이 레벨 전위 VH인 화소(40a)의 제1 화소 전극(351a, 351b)으로부터, 로우 레벨 전위 VL인 화소(40b)의 제2 화소 전극(352a, 352b)에 도달하는 사이에, 하이 임피던스 상태인 화소(40a)의 제2 화소 전극(352b)과, 화소(40b)의 제1 화소 전극(351a)을 경유한다. 그렇게 하면, 화소 전극의 경계를 통과할 때마다 접착제층(33)의 저항 R이 부하되기 때문에, 리크 경로 전체에서의 저항이 커지게 되어, 로우 레벨 전위 VL인 화소(40b)의 제2 화소 전 극(352a, 352b)에 유입되는 리크 전류가 적어진다.
이와 같이, 본 발명에 따른 전기 영동 표시 장치(100)에서는, 화소(40)를 복수의 서브 화소로 분할한 것에 수반하여 화소간 리크 전류 Lk의 경로가 증가한다. 그러나 그 한편，1개의 리크 경로당의 전류량이 대폭 적어지기 때문에, 전체로서의 리크 전류량은, 도 10의 (c)에 도시한 종래의 구성보다도 적어지게 되어, 종래의 80% 정도로까지 저감된다. 따라서, 본 실시 형태의 전기 영동 표시 장치(100)에 의하면, 표시부(5)에서의 전력 소비를 억제할 수 있다.
다음으로, 도 10의 (b)에 도시한 제2 화소 배치의 경우에는, 이하와 같은 리크 경로로 된다.
(1) 화소(40a)의 제1 화소 전극(351b)으로부터, 화소(40b)의 제1 화소 전극(351b)을 경유하여 화소(40b)의 제2 화소 전극(352a)에 도달하는 화소간 리크
(2) 화소(40a)의 제1 화소 전극(351b)으로부터, 화소(40b)의 제1 화소 전극(351b)을 경유하여 화소(40b)의 제2 화소 전극(352b)에 도달하는 화소간 리크
(3) 화소(40a)의 제1 화소 전극(351b)으로부터, 화소(40a)의 제2 화소 전극(352b)을 경유하여, 화소(40b)의 제2 화소 전극(352b)에 도달하는 화소간 리크
(4) 화소(40a)의 제1 화소 전극(351a)으로부터, 화소(40a)의 제2 화소 전극(352b)을 경유하여, 화소(40b)의 제2 화소 전극(352b)에 도달하는 화소간 리크
이와 같이, 제2 화소 배치를 채용한 전기 영동 표시 장치(100)에서는, 리크 경로의 수 자체가 제1 화소 배치의 경우보다도 적어진다. 또한, 도 10의 (b)에 도시한 제2 화소 배치에서는, 하이 레벨 전위 VH인 화소(40a)의 제1 화소 전극(351a, 351b)과, 로우 레벨 전위 VL인 화소(40b)의 제2 화소 전극(352a, 352b)이 인접하지 않도록 배치되어 있다. 따라서, 리크 경로 (1)∼(4)는, 반드시, 화소 전극이 하이 임피던스 상태인 서브 화소를 경유하는 고저항의 경로로 된다.
이와 같이, 제2 화소 배치를 채용하면, 도 10의 (a)에 도시한 제1 화소 배치를 채용한 경우보다도 더욱 리크 전류를 저감할 수 있어, 종래의 70% 정도로까지 저감할 수 있다.
또한, 본 실시 형태의 전기 영동 표시 장치(100)에서는, 부분 재기입 구동 시의 콘트라스트 저하도 방지할 수 있다. 즉, 전술한 바와 같이, 제1 화소 배치, 제2 화소 배치 중 어느 것에서도, 종래의 전기 영동 표시 장치(500)에 비해 리크 전류는 작아지므로, 표시를 변화시키지 않는 화소(40)에 대한 전하의 공급이 저감된다. 따라서, 화면 전체의 콘트라스트가 변화되는 것을 억제할 수 있다.
또한, 제2 화소 배치를 채용하고 있는 경우에는, 부분 재기입 구동 시의 콘트라스트 저하를 보다 효과적으로 방지할 수 있다. 이하, 도 11 및 도 12를 참조하여 상세하게 설명한다.
도 11은 부분 재기입 구동 시의 표시부(5)의 전위 상태를 도시하는 설명도이다. 도 12는 콘트라스트 저하의 억제에 관한 작용 설명도이다.
도 11에는, 표시부(5)의 화소(40) 중，3행 2열로 배치된 6개의 화소(40a∼40f)가 도시되어 있다. 화소(40a∼40f) 중, 도시 좌측 상단에 위치하는 화소(40a)가 재기입 대상의 화소이고, 그 밖의 화소(40b∼40f)는 표시를 유지하는 화소이다.
도 11에 도시한 바와 같이, 재기입 대상의 화소(40a)에서는, 제1 화소 전 극(351a, 351b)에 제1 제어선(91)의 전위 S1(하이 레벨 전위 VH)이 입력되어 있고, 제2 화소 전극(352a, 352b)은 하이 임피던스 상태이다. 한편, 표시를 유지하는 화소(40b∼40f)에서는, 제1 화소 전극(351a, 351b), 및 제2 화소 전극(352a, 352b)의 쌍방이 하이 임피던스 상태이다. 그리고, 이러한 전위 상태에서, 공통 전극(37)에 로우 레벨 전위 VL(혹은 하이 레벨 전위 VH와 로우 레벨 전위 VL을 반복하는 펄스)을 입력함으로써, 화소(40a)만을 선택적으로 흑 표시시킬 수 있다.
도 11에 도시한 상태에서는, 화소(40a)의 제1 화소 전극(351a, 351b)에만 전위 S1(하이 레벨 전위 VH)이 입력되어 있기 때문에, 화소간 리크 전류 Lk는, 이들 제1 화소 전극(351a, 351b)과, 그들에 인접하는 제1 또는 제2 화소 전극 사이에서 발생한다.
도 11에 도시한 제2 화소 배치에서는, 화소(40)의 경계를 사이에 두고 제1 화소 전극(351)끼리, 제2 화소 전극(352)끼리가 배치되어 있다. 그렇게 하면, 제2 화소 배치에서는, 재기입 대상의 화소(40a) 내에서, 하이 레벨 전위 VH인 제1 화소 전극(351a, 351b)과 하이 임피던스 상태의 제2 화소 전극(352a, 352b)이 인접하는 것은 물론이지만, 화소(40a)의 제1 화소 전극(351b)에 인접하는 화소(40b)의 제1 화소 전극(351b), 및 화소(40c)의 제1 화소 전극(351b)도 하이 임피던스 상태로 된다.
여기서, 도 12에는, 상기의 화소간 리크 전류 Lk의 경로가 화소(40a∼40c)의 화소 회로와 함께 도시되어 있다.
도 12에 도시한 바와 같이, 화소간 리크 전류 Lk는, 화소(40a)의 제1 화소 전극(351b)으로부터, 각각 화소(40b)의 제1 화소 전극(351b), 화소(40c)의 제1 화소 전극(351b)을 향하여 흐른다. 그러나, 화소(40b) 및 화소(40c)에서는, 각각의 제1 화소 전극(351b)에 접속된 제1 트랜스미션 게이트 TG1b, TG1c가 오프 상태로 되어 있기 때문에, 제1 화소 전극(351b)에 유입된 전하는 제1 트랜스미션 게이트 TG1b, TG1c에 의해 차단되어, 글로벌 배선인 제1 제어선(91)에 유입되는 일은 없다.
이와 같이, 전기 영동 표시 장치(100)에서 제2 화소 배치를 채용하면, 재기입 대상의 화소(40a)로부터 인접하는 화소(40b, 40c)를 향하여 흐르는 리크 전류가, 글로벌 배선인 제1 제어선(91) 또는 제2 제어선(92)에 유입되는 일이 없어진다. 따라서, 부분 재기입 구동에서 표시를 유지하는 화소(40)의 콘트라스트가 변화되는 일이 없어져, 고화질의 표시를 얻을 수 있다.
또한, 상기 실시 형태에서는, 화소(40)를 4개의 서브 화소로 분할한 구성에 대하여 설명하였지만, 본 발명의 기술 범위는 구성에 한정되는 것은 아니다. 예를 들면, 화소(40)를 6분할(3개의 제1 서브 화소와 3개의 제2 서브 화소)하여도 되고, 9분할(4개 또는 5개의 제1 서브 화소와, 5개 또는 4개의 제2 서브 화소)하여도 된다. 분할수를 많게 할수록, 안티에이리어스 처리의 효과가 커지게 되어, 보다 매끄러운 표시를 얻을 수 있다.
또한, 화소(40)를 5개 이상으로 다분할하는 경우에서, 화소(40) 내에서의 제1 및 제2 서브 화소의 배열에 대해서는, 화소(40) 내에서 번갈아 배치하는 것이 바람직하지만, 이에 한하지 않고 임의의 배열을 채용할 수 있다.
또한, 화소(40)를 다분할하는 경우에, 도 3에 도시한 제1 화소 배치, 혹은 도 8에 도시한 제2 화소 배치를 채용할 때에는, 인접하는 화소(40)의 경계 부분에 면하는 제1 화소 전극(351)과 제2 화소 전극(352)의 배치에만 주목하면 된다. 즉, 제1 화소 배치를 채용하는 경우에는, 인접하는 화소(40)의 경계를 사이에 두고 제1 화소 전극(351)과 제2 화소 전극(352)을 배치하면 되고, 제2 화소 배치를 채용하는 경우에는, 인접하는 화소(40)의 경계를 사이에 두고 제1 화소 전극(351)끼리, 제2 화소 전극(352)끼리를 배치하면 된다. 화소(40)의 경계와 접하지 않는 제1 및 제2 화소 전극(351, 352)에 대해서는, 임의로 배치할 수 있다.
(전자 기기)
다음으로, 상기 각 실시 형태의 전기 영동 표시 장치(100)를, 전자 기기에 적용한 경우에 대하여 설명한다.
도 13은 손목 시계(1000)의 정면도이다. 손목 시계(1000)는, 시계 케이스(1002)와, 시계 케이스(1002)에 연결된 한 쌍의 밴드(1003)를 구비하고 있다.
시계 케이스(1002)의 정면에는, 상기 실시 형태의 전기 영동 표시 장치(100)로 이루어지는 표시부(1005)와, 초침(1021)과, 분침(1022)과, 시침(1023)이 설치되어 있다. 시계 케이스(1002)의 측면에는, 조작자로서의 용두(1010)와 조작 버튼(1011)이 설치되어 있다. 용두(1010)는, 케이스 내부에 설치되는 태엽축(도시 생략)에 연결되어 있으며, 태엽축과 일체로 되어 다단계(예를 들면 2단계)로 눌러 빼기 가능하고, 또한, 회전 가능하게 설치되어 있다. 표시부(1005)에서는, 배경으로 되는 화상, 날짜나 시간 등의 문자열, 혹은 초침, 분침, 시침 등을 표시할 수 있다.
도 14는 전자 페이퍼(1100)의 구성을 도시하는 사시도이다. 전자 페이퍼(1100)는, 상기 실시 형태의 전기 영동 표시 장치(100)를 표시 영역(1101)에 구비하고 있다. 전자 페이퍼(1100)는 가요성을 갖고, 종래의 종이와 마찬가지의 질감 및 유연성을 갖는 재기입 가능한 시트로 이루어지는 본체(1102)를 구비하여 구성되어 있다.
도 15는 전자 노트(1200)의 구성을 도시하는 사시도이다. 전자 노트(1200)는, 상기의 전자 페이퍼(1100)가 복수매 묶여져, 커버(1201) 사이에 끼워져 있는 것이다. 커버(1201)는, 예를 들면 외부의 장치로부터 보내어지는 표시 데이터를 입력하는 도시는 생략한 표시 데이터 입력 수단을 포함한다. 이에 의해, 그 표시 데이터에 따라서, 전자 페이퍼가 묶여진 상태 그대로, 표시 내용의 변경이나 갱신을 행할 수 있다.
이상의 손목 시계(1000), 전자 페이퍼(1100), 및 전자 노트(1200)에 의하면, 본 발명에 따른 전기 영동 표시 장치(100)가 채용되어 있으므로, 윤곽이 매끄러운 고품위의 표시가 가능하고, 또한 전력 절약화성도 우수한 표시부를 구비한 전자 기기로 된다.
또한, 상기의 전자 기기는, 본 발명에 따른 전자 기기를 예시하는 것으로서, 본 발명의 기술 범위를 한정하는 것은 아니다. 예를 들면, 휴대 전화, 휴대용 오디오 기기 등의 전자 기기의 표시부에도, 본 발명에 따른 전기 영동 표시 장치는 적절하게 이용할 수 있다.
도 1은 실시 형태에 따른 전기 영동 표시 장치의 개략 구성도.
도 2는 화소의 회로 구성도.
도 3은 화소 전극 등의 평면 배치(제1 화소 배치)를 도시하는 설명도.
도 4는 도 3에 도시하는 A-A'선을 따라 취한 부분 단면도.
도 5는 표시부의 평면 구조를 도시하는 작용 설명도.
도 6은 도 5에 도시하는 B-B'선을 따라 취한 단면 구조를 화소 회로와 함께 도시하는 설명도.
도 7은 화상 데이터와, 화소의 전위 상태와, 표시 화상과의 대응 관계를 도시하는 설명도.
도 8은 제2 화소 배치를 도시하는 평면도.
도 9는 화상 데이터와, 화소의 전위 상태와, 표시 화상과의 대응 관계를 도시하는 설명도.
도 10은 리크 전류의 설명도.
도 11은 부분 재기입 구동 시의 표시부의 전위 상태를 도시하는 설명도.
도 12는 콘트라스트 저하의 억제에 관한 작용 설명도.
도 13은 전자 기기의 일례인 손목 시계를 도시하는 도면.
도 14는 전자 기기의 일례인 전자 페이퍼를 도시하는 도면.
도 15는 전자 기기의 일례인 전자 노트를 도시하는 도면.
도 16은 종래의 전기 영동 표시 장치를 도시하는 도면.
도 17은 종래의 전기 영동 표시 장치에서의 부분 재기입 구동의 설명도.
도 18은 종래의 전기 영동 표시 장치에서의 콘트라스트 저하에 관한 설명도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 전기 영동 표시 장치
20 : 마이크로 캡슐
30 : 소자 기판(제1 기판)
31 : 대향 기판(제2 기판)
32 : 전기 영동 소자
33 : 접착제층
37 : 공통 전극
40, 40A, 40B, 40C, 40D, 40a, 40b, 40c, 40d, 40e, 40f : 화소
41 : 선택 트랜지스터(화소 스위칭 소자)
49 : 저전위 전원선
50 : 고전위 전원선
55 : 공통 전극 배선
61 : 주사선 구동 회로
62 : 데이터선 구동 회로
63 : 컨트롤러
64 : 공통 전원 변조 회로
66 : 주사선
68 : 데이터선
70, 70C, 70D : 래치 회로(메모리 회로)
91 : 제1 제어선
92 : 제2 제어선
351, 351a, 351b, 351aC, 351aD, 351bC, 351bD : 제1 화소 전극
352, 352a, 352b, 352aC, 352aD, 352bC, 352bD : 제2 화소 전극
TG1, TG1C, TG1D, TG1a, TG1b, TG1c : 제1 트랜스미션 게이트(제1 스위치)
TG2, TG2C, TG2D, TG2a, TG2b, TG2c : 제2 트랜스미션 게이트(제2 스위치)

Claims (8)

  1. 전기 영동 입자를 포함하는 전기 영동 소자를 협지하여 대향하는 제1 기판 및 제2 기판과, 상기 전기 영동 소자를 포함하는 화소를 복수 구비한 표시부와, 상기 제2 기판의 상기 전기 영동 소자측에 형성된 공통 전극과, 상기 제1 기판 및 제2 기판 중 어느 하나에 형성된 제1 제어선 및 제2 제어선을 갖는 전기 영동 표시 장치로서,
    상기 화소는, 화소 스위칭 소자와, 상기 화소 스위칭 소자에 접속된 메모리 회로와, 상기 메모리 회로에 접속된 스위치 회로와, 상기 스위치 회로에 접속되며, 상기 공통 전극과 대향하여 배치된 제1 화소 전극 및 제2 화소 전극을 구비하고 있고,
    상기 스위치 회로는, 상기 메모리 회로의 출력 신호에 의해 상기 제1 제어선과 상기 제1 화소 전극의 도통을 제어하는 제1 스위치와, 상기 메모리 회로의 출력 신호에 의해 상기 제2 제어선과 상기 제2 화소 전극의 도통을 제어하는 제2 스위치를 포함하는 것을 특징으로 하는 전기 영동 표시 장치.
  2. 제1항에 있어서,
    상기 화소에, 상기 제1 및 제2 화소 전극이 각각 복수 형성되어 있는 것을 특징으로 하는 전기 영동 표시 장치.
  3. 제1항에 있어서,
    상기 화소에, 동수의 복수의 상기 제1 및 제2 화소 전극이 형성되어 있는 것을 특징으로 하는 전기 영동 표시 장치.
  4. 제3항에 있어서,
    인접하는 2개의 상기 화소의 경계 부분에서, 한쪽의 상기 화소의 1개의 상기 제1 화소 전극과, 다른 쪽의 상기 화소의 1개의 상기 제2 화소 전극이 인접하여 배치되어 있는 것을 특징으로 하는 전기 영동 표시 장치.
  5. 제3항에 있어서,
    인접하는 2개의 상기 화소의 경계 부분에서, 한쪽의 상기 화소의 1개의 상기 제1 화소 전극과, 다른 쪽의 상기 화소의 1개의 상기 제1 화소 전극이 인접하여 배치되어 있는 것을 특징으로 하는 전기 영동 표시 장치.
  6. 제3항 내지 제5항 중 어느 한 항에 있어서,
    상기 화소에, 상기 제1 및 제2 화소 전극이 각각 2개씩 형성되어 있고,
    상기 제1 화소 전극과 상기 제2 화소 전극이, 상기 화소 내에서 번갈아 평면배치되어 있는 것을 특징으로 하는 전기 영동 표시 장치.
  7. 제1항에 있어서,
    화상 표시 동작 시에, 동일한 상기 화소를 구성하는 상기 제1 및 제2 화소 전극 중 적어도 한쪽의 전극이, 하이 임피던스 상태로 되는 것을 특징으로 하는 전기 영동 표시 장치.
  8. 제1항의 전기 영동 표시 장치를 구비한 것을 특징으로 하는 전자 기기.
KR1020090059633A 2008-07-02 2009-07-01 전기 영동 표시 장치 및 전자 기기 KR20100004058A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-173536 2008-07-02
JP2008173536A JP5200700B2 (ja) 2008-07-02 2008-07-02 電気泳動表示装置及び電子機器

Publications (1)

Publication Number Publication Date
KR20100004058A true KR20100004058A (ko) 2010-01-12

Family

ID=41463975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090059633A KR20100004058A (ko) 2008-07-02 2009-07-01 전기 영동 표시 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US8390565B2 (ko)
JP (1) JP5200700B2 (ko)
KR (1) KR20100004058A (ko)
CN (1) CN101620354A (ko)
TW (1) TW201003631A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010102299A (ja) * 2008-09-25 2010-05-06 Seiko Epson Corp 電気泳動表示装置及びその駆動方法並びに電子機器
JP5471759B2 (ja) * 2010-04-14 2014-04-16 セイコーエプソン株式会社 電気泳動表示装置、電気泳動表示装置の駆動方法及び電子機器
CN101813866B (zh) * 2010-04-22 2012-02-08 友达光电股份有限公司 电泳显示装置及其制作方法
WO2012002289A1 (ja) * 2010-07-01 2012-01-05 シャープ株式会社 液晶表示装置
JP5601469B2 (ja) * 2010-12-01 2014-10-08 セイコーエプソン株式会社 電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器
KR101811038B1 (ko) * 2011-03-24 2017-12-21 삼성디스플레이 주식회사 표시 장치 제조 방법 및 이를 이용한 표시 장치
JP5948730B2 (ja) * 2011-04-12 2016-07-06 セイコーエプソン株式会社 電気泳動表示装置の制御方法、電気泳動表示装置の制御装置、電気泳動表示装置、及び電子機器
JP5919639B2 (ja) * 2011-04-15 2016-05-18 セイコーエプソン株式会社 電気泳動表示装置の制御方法、電気泳動表示装置の制御装置、電気泳動表示装置、及び電子機器
US8878770B2 (en) * 2011-05-10 2014-11-04 Seiko Epson Corporation Control method of electro-optical device, controller of electro-optical device, electro-optical device, and electronic apparatus
JP5893449B2 (ja) 2012-03-09 2016-03-23 株式会社ジャパンディスプレイ 表示装置、および、電子機器
JP2013222090A (ja) * 2012-04-17 2013-10-28 Seiko Epson Corp 電気泳動表示装置用基材およびその製造方法、電気泳動表示装置およびその製造方法
WO2014054291A1 (ja) * 2012-10-04 2014-04-10 凸版印刷株式会社 反射型カラーディスプレイ
TWI533268B (zh) * 2013-11-15 2016-05-11 元太科技工業股份有限公司 彩色反射式顯示器以及其操作方法
CN105976788B (zh) * 2016-07-22 2018-11-06 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示面板和显示装置
CN106935202B (zh) * 2017-05-19 2019-01-18 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN111474800B (zh) * 2020-05-21 2024-01-19 京东方科技集团股份有限公司 阵列基板及其制备方法、电子纸显示装置及其驱动方法
CN114267301B (zh) * 2021-12-23 2022-11-25 北京奕斯伟计算技术股份有限公司 电子纸像素驱动电路和漏电流优化方法及装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5967592A (ja) * 1982-10-06 1984-04-17 セイコーインスツルメンツ株式会社 表示装置
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
JP3279238B2 (ja) * 1997-12-01 2002-04-30 株式会社日立製作所 液晶表示装置
WO2000008625A1 (fr) * 1998-08-04 2000-02-17 Seiko Epson Corporation Dispositif electro-optique et dispositif electronique
JP2001022315A (ja) * 1999-07-12 2001-01-26 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
JP3365357B2 (ja) * 1999-07-21 2003-01-08 日本電気株式会社 アクティブマトリクス型液晶表示装置
TW573165B (en) * 1999-12-24 2004-01-21 Sanyo Electric Co Display device
KR100338012B1 (ko) * 2000-07-27 2002-05-24 윤종용 스윙 공통 전극을 이용한 액정 표시 장치 및 이의 구동 방법
JP2002091397A (ja) * 2000-09-18 2002-03-27 Sanyo Electric Co Ltd 表示装置
JP3667257B2 (ja) * 2000-12-01 2005-07-06 キヤノン株式会社 電気泳動表示装置
KR20020081421A (ko) * 2001-01-12 2002-10-26 코닌클리케 필립스 일렉트로닉스 엔.브이. 능동 매트릭스 일렉트로크로믹 디스플레이 디바이스
TWI242085B (en) * 2001-03-29 2005-10-21 Sanyo Electric Co Display device
JP4115099B2 (ja) * 2001-03-29 2008-07-09 三洋電機株式会社 表示装置
JP4785300B2 (ja) 2001-09-07 2011-10-05 株式会社半導体エネルギー研究所 電気泳動型表示装置、表示装置、及び電子機器
KR20040091704A (ko) * 2002-03-13 2004-10-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 양면 디스플레이 디바이스
TWI338796B (en) * 2004-10-29 2011-03-11 Chimei Innolux Corp Multi-domain vertically alignmentliquid crystal display panel
JP4595700B2 (ja) * 2005-06-21 2010-12-08 エプソンイメージングデバイス株式会社 電気光学装置、駆動方法および電子機器
JP2008033241A (ja) * 2006-07-04 2008-02-14 Seiko Epson Corp 電気泳動装置、電気泳動装置の駆動方法、電子機器
CN101101426A (zh) * 2006-07-04 2008-01-09 精工爱普生株式会社 电泳装置、电泳装置的驱动方法、电子设备
TWI355632B (en) * 2006-09-26 2012-01-01 Au Optronics Corp The device for liquid crystal display with rgbw co
US8237653B2 (en) * 2007-03-29 2012-08-07 Seiko Epson Corporation Electrophoretic display device, method of driving electrophoretic device, and electronic apparatus
JP4623035B2 (ja) 2007-03-29 2011-02-02 セイコーエプソン株式会社 電気泳動表示装置、及び電子機器
JP2008249793A (ja) 2007-03-29 2008-10-16 Seiko Epson Corp 電気泳動表示装置、電気泳動表示装置の駆動方法及び電子機器

Also Published As

Publication number Publication date
US8390565B2 (en) 2013-03-05
JP5200700B2 (ja) 2013-06-05
CN101620354A (zh) 2010-01-06
TW201003631A (en) 2010-01-16
US20100001946A1 (en) 2010-01-07
JP2010014882A (ja) 2010-01-21

Similar Documents

Publication Publication Date Title
JP5200700B2 (ja) 電気泳動表示装置及び電子機器
KR101551981B1 (ko) 전기 영동 표시 장치의 구동 방법, 전기 영동 표시 장치 및전자 기기
KR101555714B1 (ko) 전기 영동 표시 장치의 구동 방법, 전기 영동 표시 장치 및전자 기기
JP5504567B2 (ja) 電気泳動表示装置の駆動方法、電気泳動表示装置、電子機器
JP5169251B2 (ja) 電気泳動表示装置の駆動方法、電気泳動表示装置、電子機器
US10901288B2 (en) Display device and driving method
JP5045976B2 (ja) 電気泳動表示装置及びその駆動方法
JP5287157B2 (ja) 電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器
KR20090082157A (ko) 전기 영동 표시 장치의 구동 방법, 전기 영동 표시 장치 및전자 기기
EP2133740A2 (en) Electrophoretic display device, electronic apparatus, and method of driving electrophoretic display device
EP2796924A1 (en) Drive method for electrophoretic display device, electrophoretic display device, electronic device, and electronic clock
JP5370087B2 (ja) 電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器
JP2009053639A (ja) 電気泳動表示装置とその駆動方法、及び電子機器
JP2009294593A (ja) 電気泳動表示装置及び電子機器、並びに電気泳動表示装置の駆動方法
JP5359840B2 (ja) 電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器
JP2011118216A (ja) 電気泳動表示装置とその駆動方法、及び電子機器
JP2011075999A (ja) 電気泳動表示装置及びその駆動方法並びに電子機器
JP5286973B2 (ja) 電気泳動表示装置とその駆動方法、及び電子機器
JP2010211049A (ja) 電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器
JP2010211048A (ja) 電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器
JP2011107249A (ja) 電気泳動装置の駆動方法、電気泳動装置、電子機器
CN106023902B (zh) 电光学显示装置、电子设备及驱动方法
JP5892271B2 (ja) 電気泳動表示装置の駆動方法、電気泳動表示装置、電子機器
JP2011076000A (ja) 電気泳動表示装置及びその駆動方法並びに電子機器
JP2009294571A (ja) 電気泳動表示装置及び電子機器

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid