JP5471759B2 - 電気泳動表示装置、電気泳動表示装置の駆動方法及び電子機器 - Google Patents

Description

本発明は、電気泳動表示装置、電気泳動表示装置の駆動方法及び電子機器に関する。

カラー電気泳動ディスプレイ（ElectroPhoretic Display）として、白、黒、カラーの３粒子系の電気泳動表示素子が提案されている。例えば、特許文献１や特許文献２において開示された電気泳動表示素子においては、液層分散媒が充填される充填部に、正に帯電した粒子（以下、正帯電粒子）、負に帯電した粒子（以下、負帯電粒子）及び正負いずれにも帯電していない粒子（以下、非帯電粒子）の３種類の粒子が含有されている。また、充填部の回路基板側には１画素につき２電極が設けられ、充填部を挟んで２電極に対向する側には共通電極が設けられている。このような構成により、例えば、２電極に正帯電粒子を引き付け、共通電極に負帯電粒子を引き付けることにより、白または黒の表示を行う。また、正帯電粒子を２電極のうちの一方に、負帯電粒子を他方に引き付けることで、共通電極側から非帯電粒子を視認できるようにすることでカラーの表示を行う。

特開２００９−９０９２号公報 特開２００９−９８３８２号公報

しかしながら、特許文献１及び特許文献２においては、複数の画素がマトリクス状に配置された表示部を備えた電気泳動表示装置及び、その駆動方法が開示されていない。しかし、画素スイッチング素子（走査線を選択し、データ線と画素とのスイッチングを行う素子）と、キャパシタとの組合せ（１Ｔ１Ｃ）を１画素当たりに２組（１Ｔ１Ｃ×２構造）設ける画素回路（画素が備えるメモリ回路）を用いて、３粒子系の電気泳動表示素子をマトリクス配置した電気泳動表示装置を構成する場合、次の問題点がある。

３粒子系の電気泳動表示素子をマトリクス配置した電気泳動表示装置を構成する場合、充足すべき要件は、回路基板側に設けられる２電極を別々の電位にすることができることにある。しかしながら、２電極を別々の電位とするためには、上記画素回路において、それぞれの電極に対応してデータ線から信号を個別に入力する必要があるから、データ転送回数が２回となる。また、キャパシタに充電した電荷は、選択トランジスタ（画素スイッチング素子）のオフリーク電流や、キャパシタ自身のリーク電流、電気泳動表示素子側へのリークなどにより徐々に失われていく。

そのため、所望のコントラストを得るために、数回データ線に信号を入力し、キャパシタに再充電を行う必要があるので、表示変更のための消費電流が大きくなるという問題がある。また、所望のコントラストを得るために必要なデータ転送回数が少なくとも２回だとすると、１画素につき２つのキャパシタが存在するので、データ転送の回数は４回に増加し、データ転送に要する消費電流が大きくなるという問題がある。

本発明は、上記問題点に鑑みなされた発明であって、３粒子系の電気泳動表示素子をマトリクス配置した電気泳動表示装置を提供するとともに、データ転送における消費電流を低減でき、データ転送に要する時間を短縮できる電気泳動表示装置を提供することを目的とする。

本発明の電気泳動表示装置は、上記課題を解決するために、第１の画素電極及び第２の画素電極と、前記第１の画素電極及び第２の画素電極と対向する共通電極と、前記第１の画素電極及び第２の画素電極と前記共通電極とで挟持され、正帯電粒子、負帯電粒子、及び非対電流粒子を含む電気泳動素子と、を備えた複数の画素を有する電気泳動表示装置であって、前記複数の画素の各々は、走査線と、データ線と、第１の制御線と、第２の制御線と、前記走査線、及び前記データ線に接続された画素スイッチング素子と、前記画素スイッチング素子に接続され、前記データ線及び前記画素スイッチング素子を介して入力される１ビットデータを記憶し、当該１ビットデータを示す出力信号を出力するメモリ回路と、前記第１の制御線及び前記第２の制御線と前記第１の画素電極及び前記第２の画素電極との間に設けられ、前記メモリ回路からの出力信号に基づいて前記第１の制御線と前記第１の画素電極との電気的な接続、及び前記第２の制御線と前記第２の画素電極との電気的な接続を行うスイッチ回路と、を有し、前記第１の制御線を介して前記第１の画素電極に供給する第１の駆動信号と、前記第２の制御線を介して前記第２の画素電極に供給する第２の駆動信号とを、供給する信号供給手段を具備する、ことを特徴とする。

この構成によれば、画像表示動作において、スイッチ回路を介して第１の制御線及び第２の制御線に、それぞれ第１の駆動信号及び第２の駆動信号を供給することで、第１の画素電極及び第２の画素電極の電位の各々の電位を、画素の色調に応じて任意の電位とすることができる。例えば、第１の画素電極及び第２の画素電極の電位を同じ電位とすることもできるので、正帯電粒子、負帯電粒子のいずれか一方を、第１の画素電極及び第２の画素電極に引き付けることが可能である。また、第１の画素電極及び第２の画素電極の電位を異なる電位とすることもできるので、正帯電粒子、負帯電粒子を、それぞれ別々に第１の画素電極または第２の画素電極に引き付けることが可能となる。これにより、３粒子系の電気泳動表示素子をマトリクス配置した電気泳動表示装置を提供することができる。

また、本発明の電気泳動表示装置において、前記データ線に前記１ビットデータを供給するデータ線駆動回路と、前記走査線に前記画素スイッチングのオンタイミングを規定する選択信号を供給する走査線駆動回路と、を具備し、データ転送期間において、前記データ線駆動回路によって各データ線に前記１ビットデータを供給し、前記走査線駆動回路によって順次選択した走査線に前記選択信号を供給することにより、各画素の前記メモリ回路に前記１ビットデータを記憶させ、表示期間において、前記信号供給手段によって前記第１の駆動信号及び前記第２の駆動信号を、それぞれ前記第１の制御線及び前記第２の制御線に供給する、ことが好ましい。

このように、各画素のメモリ回路にデータを記憶するデータ転送期間と、第１の画素電極及び第２の画素電極各々とそれぞれ接続された第１の制御線及び第２の制御線に、それぞれ第１の駆動信号及び第２の駆動信号を供給して画像を表示する表示期間と、を区別して設けることにより、表示期間における各画素の第１の電極及び第２の画素電極に同時に電位供給を行うことができるので、電気泳動素子に加える電界を高精度に制御することができ、色調表示の品質向上を図ることができる。

また、本発明の電気泳動表示装置において、前記データ転送期間において、前記データ線駆動回路及び前記走査線駆動回路によって、色調を変更する画素のメモリ回路に、前記第１の制御線と前記第１の画素電極とを電気的に接続し、かつ前記第２の制御線と前記第２の画素電極とを電気的に接続するための１ビットデータを記憶させ、色調を変更しない画素のメモリ回路に、前記１ビットデータの反転データを記憶させ、前記表示期間において、前記信号供給手段によって、前記第１の制御線及び第２の制御線に、前記色調を変更する画素の色調を規定する第１の駆動信号及び第２の駆動信号をそれぞれ供給する、ことが好ましい。

このような構成とすることで、複数の色調から形成されている画像を表示する場合、色調毎に上記データ転送期間及び表示期間を設けることで、電気泳動素子に加える電界を高精度に制御することができ、色調表示の品質向上を図ることができる。また、色調を変化させない画素を構成する電気泳動素子に加える電界を制御することができるので、所謂部分駆動も行うことができ、色調表示の品質向上を図ることができる。

また、本発明の電気泳動表示装置において、複数の色調から形成されている画像を表示する場合、前記データ転送期間において、前記データ線駆動回路及び前記走査線駆動回路によって、色調を変更する画素のメモリ回路に、前記第１の制御線と前記第１の画素電極とを電気的に接続し、かつ前記第２の制御線と前記第２の画素電極とを電気的に接続するための１ビットデータを記憶させ、色調を変更しない画素のメモリ回路に、該１ビットデータの反転データを記憶させる第１の動作を行い、前記表示期間において、前記信号供給手段によって、前記第１の制御線及び第２の制御線に、前記色調を変更する画素の色調を規定する第１の駆動信号及び第２の駆動信号をそれぞれ供給する第２の動作を行う、という前記第１の動作及び前記第２の動作からなる組合せ動作を、前記複数の色調の各々について行う、ことが好ましい。

このような組合せ動作を複数の色調の各々について行うことにより、白、黒、カラー表示等の複数の色調、例えば３つの色調から形成されている画像を表示することができる。
また、３つの色調から形成されている画像を表示する場合、データ転送は３回ですむので、データ転送における消費電流を低減できる電気泳動表示装置を提供することができる。

また、本発明の電気泳動表示装置において、前記複数の画素の各々は、正極側電源線と負極側電源線とを有し、前記メモリ回路は、正極側電源端子が前記正極側電源線に接続され、負極側電源端子が前記負極側電源線に接続された、１入力２出力のラッチ回路であり、前記スイッチ回路は、前記第１の画素電極と前記第１の制御線とを接続させる第１のトランスミッションゲートと、前記第２の画素電極と前記第２の制御線とを接続させる第２のトランスミッションゲートとを有し、前記第１のトランスミッションゲート及び前記第２のトランスミッションゲートは、前記ラッチ回路の前記２出力により、それぞれ前記第１の画素電極と前記第１の制御線、及び、前記第２の画素電極と前記第２の制御線、とを、同一期間導通または非導通し、前記信号供給手段は、前記正極側電源線、及び前記負極側電源線への電源電位の供給と、前記共通電極へのコモン電位の供給とを行う、ことが好ましい。

このように、メモリ回路としてラッチ回路を使用することにより、データ転送における消費電流を低減でき、データ転送に要する時間を短縮できる電気泳動表示装置を提供することができる。また、この構成によると、第１のトランスミッションゲート及び第２のトランスミッションゲートは、ラッチ回路の動作範囲内における電位を有する第１の駆動信号及び第２の駆動信号を、それぞれ第１の画素電極及び第２の画素電極に通過させる。これにより、ラッチ回路の動作範囲内で第１の駆動信号または第２の駆動信号の電位を任意に制御することで、第１の画素電極及び第２の画素電極に供給される電位を調整でき、多様な色調表現に対応することができる。

また、本発明の電気泳動表示装置において、前記電気泳動素子は、互いに色の異なる３種の粒子を含有する液相分散媒が充填された充填部を備え、前記３種の粒子は、それぞれ、非帯電粒子、正帯電粒子及び負帯電粒子である、ことが好ましい。
このように、電気泳動素子における電気泳動粒子を、互いに色の異なる非帯電粒子、正帯電粒子及び負帯電粒子としたことで、３粒子系の電気泳動表示素子をマトリクス配置した電気泳動表示装置を提供することができる。

また、本発明の電気泳動表示装置において、前記電気泳動素子は、互いに色の異なる２種の粒子を含有する液相分散媒が充填された充填部を備え、前記２種の粒子は、それぞれ、正帯電粒子及び負帯電粒子であり、前記液相分散媒の色は前記正帯電粒子及び前記負帯電粒子の色のいずれとも異なる、ことが好ましい。
このように、電気泳動素子における電気泳動粒子を、互いに色の異なる非帯電粒子、正帯電粒子及び負帯電粒子とし、液相分散媒の色を正帯電粒子及び負帯電粒子のいずれとも異なる色としたことで、２粒子系の電気泳動表示素子をマトリクス配置した電気泳動表示装置においてもカラー表示を行うことができる。

また、本発明の電気泳動表示装置において、前記表示期間において、前記第１の画素電極及び前記第２の画素電極のうちの一方の画素電極と前記共通電極との間に供給する電位の大きさまたは時間を制御することにより、前記正帯電粒子または前記負帯電粒子の前記共通電極からの離間距離を調整し、これにより、前記共通電極を介して視認する前記充填部内の色を変更する、ことが好ましい。
これにより、色の階調表示を表現することができ、表示特性を向上することができる。

本発明の電気泳動表示装置の駆動方法は、第１の画素電極及び第２の画素電極と、前記第１の画素電極及び第２の画素電極と対向する共通電極と、前記第１の画素電極及び第２の画素電極と前記共通電極とで挟持され、正帯電粒子、負帯電粒子、及び非対電流粒子を含む電気泳動素子と、を備えた複数の画素を有する電気泳動表示装置の駆動方法であって、前記複数の画素の各々に設けられたメモリ回路に１ビットデータを記憶する第１の工程と、第１の制御線及び第２の制御線と前記第１の画素電極及び第２の画素電極との間に設けられたスイッチ回路によって、前記メモリ回路に記憶された１ビットデータに基づいて前記第１の制御線と前記第１の画素電極とを電気的に接続し、かつ前記第２の制御線と前記第２の画素電極とを電気的に接続する第２の工程と、前記第１の制御線に対し前記第１の画素電極に供給する第１の駆動信号と、前記第２の制御線に対し前記第２の画素電極に供給する第２の駆動信号とを、供給する第３の工程と、を有することを特徴とする。

この構成によれば、画像表示動作において、スイッチ回路を介して第１の制御線及び第２の制御線に、それぞれ第１の駆動信号及び第２の駆動信号を供給することで、第１の画素電極及び第２の画素電極の電位の各々の電位を、画素の色調に応じて任意の電位とすることができる。例えば、第１の画素電極及び第２の画素電極の電位を同じ電位とすることもできるので、正帯電粒子、負帯電粒子のいずれか一方を、第１の画素電極及び第２の画素電極に引き付けることが可能とある。また、第１の画素電極及び第２の画素電極の電位を異なる電位とすることもできるので、正帯電粒子、負帯電粒子を、それぞれ別々に第１の画素電極または第２の画素電極に引き付けることが可能となる。これにより、３粒子系の電気泳動表示素子をマトリクス配置した電気泳動表示装置の駆動方法を提供することができる。

また、本発明の電気泳動表示装置の駆動方法において、複数の色調から形成されている画像を表示する場合、前記第１の工程、前記第２の工程及び前記第３の工程からなる組合せ工程を、前記複数の色調各々について行い、前記第１の工程においては、色調を変更する画素のメモリ回路に、前記第１の制御線と前記第１の画素電極とを電気的に接続し、かつ前記第２の制御線と前記第２の画素電極とを電気的に接続するための１ビットデータを記憶させ、色調を変更しない画素のメモリ回路に、該１ビットデータの反転データを記憶させる第１の動作を行い、前記第３の工程においては、前記第１の制御線及び第２の制御線に、前記色調を変更する画素の色調を規定する第１の駆動信号及び第２の駆動信号をそれぞれ供給する、ことが好ましい。

このような組合せ工程を複数の色調の各々について行うことにより、例えば白、黒、カラー表示等の複数の色調から形成されている画像を表示することができる電気泳動表示装置の駆動方法を提供することができる。また、３つの色調から形成されている画像を表示する場合、データ転送は３回ですむので、データ転送における消費電流を低減できる電気泳動表示装置の駆動方法を提供することができる。

本発明の電子機器は、先に記載の電気泳動表示装置を備えたことを特徴とする。これにより、複数の色調、例えば白、黒、カラー表示の３つの色調から形成されている画像を表示するに際して、データ転送回数を低減して、テータ転送期間における消費電力を抑えることのできる電気泳動表示装置を備えた電子機器を提供することができる。

本発明の一実施形態に係る電気泳動表示装置１００の構成図である。 図１に示した電気泳動表示装置１００における画素４０の回路構成図である。 図２に示した電気泳動素子３２の構成図である。 図２に示した電気泳動素子３２における黒表示を行う場合の動作説明図である。 図４に示した動作説明図の説明に用いるタイミングチャートである。 図２に示した電気泳動素子３２における白表示を行う場合の動作説明図である。 図６に示した動作説明図の説明に用いるタイミングチャートである。 図２に示した電気泳動素子３２における有彩色表示を行う場合の動作説明図である。 図８に示した動作説明図の説明に用いるタイミングチャートである。 図２に示した電気泳動素子３２において表示を変更させない場合の動作説明図である。 図１０に示した動作説明図の説明に用いるタイミングチャートである。 図１に電気泳動表示装置１００において３色表示を行う場合の動作説明に用いるフローチャートである。 図２に示した電気泳動素子３２における明度調整を行う場合の動作説明図である。 電子機器の一例である腕時計を示す図である。 電子機器の一例である電子ペーパーを示す図である。 電子機器の一例である電子ノートを示す図である。

以下、本発明に係る電気泳動表示装置、電気泳動表示装置の駆動方法及び電子機器の一
実施形態について図面を参照しながら説明する。
〔電気泳動表示装置〕
図１は、本発明の一実施形態に係る電気泳動表示装置１００の構成ブロック図である。この図１に示すように、電気泳動表示装置１００は、表示部５と、走査線駆動回路６１と、データ線駆動回路６２と、共通電源変調回路６４（信号供給手段）と、コントローラ６３とを備えている。

表示部５には、Ｙ軸方向に沿ってｍ個、Ｘ軸方向に沿ってｎ個のマトリクス状に複数の画素４０が形成されている。
走査線駆動回路６１は、表示部５をＸ軸方向に沿って延在するｍ本の走査線６６（Ｙ１、Ｙ２、…、Ｙｍ）を介して各画素４０に接続されている。走査線駆動回路６１は、コントローラ６３の制御の下、１行目からｍ行目までの走査線６６を順次選択し、後述する画素４０に形成された選択トランジスタ４１（画素スイッチング素子）のオンタイミングを規定する選択信号を、選択した走査線６６を介して各画素４０に供給する。
データ線駆動回路６２は、表示部５をＹ軸方向に沿って延在するｎ本のデータ線６８（Ｘ１、Ｘ２、…、Ｘｎ）を介して各画素４０に接続されている。データ線駆動回路６２は、コントローラ６３の制御の下、各画素４０の各々に対応する１ビットの画像データ（１ビットデータ）を規定する画像信号を、１列目からｎ列目までのデータ線６８を介して、各画素４０に供給する。
なお、本実施形態では、データ線駆動回路６２は、画像データ「０」を規定する場合はローレベル（Ｌレベル）の画像信号を供給し、また、画像データ「１」を規定する場合はハイレベル（Ｈレベル）の画像信号を供給するものとする。

共通電源変調回路６４は、第１の制御線９１、第２の制御線９２、高電位電源線５０（正極側電源線）、低電位電源線４９（負極側電源線）及び共通電極配線５５（コモン電位の給電線）を介して各画素４０に接続されている。共通電源変調回路６４は、コントローラ６３の制御の下、これら各配線の各々に供給すべき各種信号を生成する一方、これら各配線の電気的な接続及び切断（高インピーダンス化）を行う。
より具体的には、この共通電源変調回路６４は、後述する第１の画素電極３５１及び第２の画素電極３５２各々が、第１の制御線９１及び第２の制御線９２それぞれと接続された画素４０の色調を規定する第１の駆動信号及び第２の駆動信号を生成して、それぞれ第１の制御線９１及び第２の制御線９２に供給する。また、共通電源変調回路６４は、後述する画素４０に形成されたラッチ回路７０用の電源電位を生成して高電位電源線５０に供給し、グランドラインと低電位電源線４９とを電気的に接続または切断する。また、共通電源変調回路６４は、後述する画素４０に設けられた共通電極３７に供給すべきコモン電位を生成して共通電極配線５５に供給する。

コントローラ６３は、電気泳動表示装置１００の全体動作を制御するものであり、図示しない外部の上位制御装置から入力される画像信号や同期信号を基に、走査線駆動回路６１、データ線駆動回路６２及び共通電源変調回路６４を制御する。
続いて、図２を参照して画素４０の詳細な構成について説明する。

図２は、画素４０の回路構成図である。この図２に示すように、画素４０は、選択トランジスタ４１（画素スイッチング素子）と、ラッチ回路７０（メモリ回路）と、スイッチ回路８０と、画素電極（第１の画素電極３５１、第２の画素電極３５２）と、共通電極３７と、電気泳動素子３２とで構成される。画素４０は、ラッチ回路７０により画像信号を電位として保持するＳＲＡＭ（Static Random Access Memory）方式の構成である。

選択トランジスタ４１は、Ｎ−ＭＯＳ（Negative channel Metal Oxide Semiconductor）トランジスタからなる画素スイッチング素子である。選択トランジスタ４１のゲート端子は走査線６６に接続され、ソース端子はデータ線６８に接続され、ドレイン端子はラッチ回路７０のデータ入出力端子Ｎ１に接続されている。
ラッチ回路７０は、転送インバータ７０ｔと帰還インバータ７０ｆとを備えている。転送インバータ７０ｔ及び帰還インバータ７０ｆは、いずれもＣ−ＭＯＳインバータである。転送インバータ７０ｔと帰還インバータ７０ｆとは、互いの入力端子に他方の出力端子が接続されたループ構造を成しており、それぞれのインバータには、高電位電源端子ＰＨを介して接続された高電位電源線５０から高電位の電源電位が供給され、低電位電源端子ＰＬを介して接続された低電位電源線４９から低電位の電源電位が供給される。

転送インバータ７０ｔは、それぞれのドレイン端子をデータ出力端子Ｎ２に接続されたＰ−ＭＯＳトランジスタ７１（Positive channel Metal Oxide Semiconductor）とＮ−ＭＯＳトランジスタ７２とを有している。Ｐ−ＭＯＳトランジスタ７１のソース端子は高電位電源端子ＰＨに接続され、Ｎ−ＭＯＳトランジスタ７２のソース端子は低電位電源端子ＰＬに接続されている。Ｐ−ＭＯＳトランジスタ７１及びＮ−ＭＯＳトランジスタ７２のゲート端子（転送インバータ７０ｔの入力端子）は、データ入出力端子Ｎ１（帰還インバータ７０ｆの出力端子）と接続されている。

帰還インバータ７０ｆは、それぞれのドレイン端子をデータ入出力端子Ｎ１に接続されたＰ−ＭＯＳトランジスタ７３とＮ−ＭＯＳトランジスタ７４とを有している。Ｐ−ＭＯＳトランジスタ７３及びＮ−ＭＯＳトランジスタ７４のゲート端子（帰還インバータ７０ｆの入力端子）は、データ出力端子Ｎ２（転送インバータ７０ｔの出力端子）と接続されている。

上記１入力２出力構成のラッチ回路７０において、Ｈレベルの画像信号（画素データ「１」）が記憶されると、ラッチ回路７０はデータ出力端子Ｎ２からＬレベルの信号を出力し、データ入出力端子Ｎ１からＨレベルの信号を出力する。一方、ラッチ回路７０にＬレベルの画像信号（画素データ「０」）が記憶されると、ラッチ回路７０はデータ出力端子Ｎ２からＨレベルの信号を出力し、データ入出力端子Ｎ１からＬレベルの信号を出力する。

ラッチ回路７０のデータ入出力端子Ｎ１及びデータ出力端子Ｎ２は、スイッチ回路８０と接続されている。さらにスイッチ回路８０は、第１の画素電極３５１及び第２の画素電極３５２と、第１の制御線９１及び第２の制御線９２とにそれぞれ接続されている。スイッチ回路８０は、第１のトランスミッションゲートＴＧ１（第１のスイッチ）と、第２のトランスミッションゲートＴＧ２（第２のスイッチ）とを備えて構成されている。

第１のトランスミッションゲートＴＧ１は、Ｐ−ＭＯＳトランジスタ８１とＮ−ＭＯＳトランジスタ８２とからなる。Ｐ−ＭＯＳトランジスタ８１及びＮ−ＭＯＳトランジスタ８２のソース端子は第１の制御線９１に接続され、Ｐ−ＭＯＳトランジスタ８１及びＮ−ＭＯＳトランジスタ８２のドレイン端子は第１の画素電極３５１に接続されている。Ｐ−ＭＯＳトランジスタ８１のゲート端子は、ラッチ回路７０のデータ入出力端子Ｎ１に接続され、Ｎ−ＭＯＳトランジスタ８２のゲート端子は、ラッチ回路７０のデータ出力端子Ｎ２に接続されている。

第２のトランスミッションゲートＴＧ２は、Ｐ−ＭＯＳトランジスタ８３とＮ−ＭＯＳトランジスタ８４とからなる。Ｐ−ＭＯＳトランジスタ８３及びＮ−ＭＯＳトランジスタ８４のソース端子は第２の制御線９２に接続され、Ｐ−ＭＯＳトランジスタ８３及びＮ−ＭＯＳトランジスタ８４のドレイン端子は、第２の画素電極３５２に接続されている。
Ｐ−ＭＯＳトランジスタ８３のゲート端子は、第１のトランスミッションゲートＴＧ１のＰ−ＭＯＳトランジスタ８１と同じく、ラッチ回路７０のデータ入出力端子Ｎ１に接続される。
また、Ｎ−ＭＯＳトランジスタ８４のゲート端子は、第１のトランスミッションゲートＴＧ１のＮ−ＭＯＳトランジスタ８２と同じく、ラッチ回路７０のデータ出力端子Ｎ２に接続されている。

このように、第１のトランスミッションゲートＴＧ１及び第２のトランスミッションゲートＴＧ２において、同じ極性のトランジスタのゲート端子の接続先を同じにしたので、ラッチ回路７０に入力されるデータによって、画素電極と制御線の接続関係は次のようになる。

ラッチ回路７０にＬレベルの画像信号が記憶され、データ出力端子Ｎ２からＨレベルの信号が出力され、データ入出力端子Ｎ１からＬレベルの信号が出力された場合、第１のトランスミッションゲートＴＧ１がオン状態となって第１の制御線９１と第１の画素電極３５１とが電気的に接続される。また、第２のトランスミッションゲートＴＧ２もオン状態となり、第２の制御線９２と第２の画素電極３５２とが電気的に接続される。

一方、ラッチ回路７０にＨレベルの画像信号が記憶され、データ出力端子Ｎ２からＬレベルの信号が出力され、データ入出力端子Ｎ１からＨレベルの信号が出力された場合、第１のトランスミッションゲートＴＧ１はオフ状態となって、第１の画素電極３５１は電位が供給されないハイインピーダンス状態（Ｈｉ−Ｚ状態）となる。また、第２のトランスミッションゲートＴＧ２もオフ状態となって、第２の画素電極３５２もＨｉ−Ｚ状態となる。

このように、画素４０においては、ラッチ回路７０に記憶された画像信号に基づいて、第１のトランスミッションゲートＴＧ１と第２のトランスミッションゲートＴＧ２とが同時に導通または非導通の制御動作を行う。そのため、第１の画素電極３５１と第２の画素電極３５２との両方の画素電極がそれぞれ対応する制御線といずれも接続される状態となるか、両方の画素電極がＨｉ−Ｚ状態となるか、いずれか１つの状態になる。

図３は電気泳動表示装置１００の表示部５の部分断面図である。図３に示すように、電気泳動表示装置１００は、素子基板３０（第１基板）と対向基板３１（第２基板）との間に、電気泳動素子３２を挟持した構成を備えている。表示部５において、素子基板３０の電気泳動素子３２側には、第１の画素電極３５１と第２の画素電極３５２とが配列されており、電気泳動素子３２は接着剤層３３を介して第１の画素電極３５１及び第２の画素電極３５２と接着されている。第１の画素電極３５１、第２の画素電極３５２の平面視での配列は任意であるが、一例として、一方向に沿って第１の画素電極３５１、第２の画素電極３５２が交互に配列されるように配置することができる。

素子基板３０は、ガラスやプラスチック等からなる基板であり、画像表示面とは反対側に配置されるため透明なものでなくてもよい。素子基板３０上には、図１や図２に示した走査線６６、データ線６８、選択トランジスタ４１、ラッチ回路７０、スイッチ回路８０などを含む回路層３４が形成されており、回路層３４上に、第１の画素電極３５１及び第２の画素電極３５２が形成されている。第１の画素電極３５１及び第２の画素電極３５２は、Ｃｕ箔上にニッケルめっきと金めっきとをこの順で積層したものや、Ａｌ、ＩＴＯ（インジウム錫酸化物）などにより形成される。

一方、対向基板３１はガラスやプラスチック等からなる基板であり、画像表示側に配置されるため透明基板とされる。対向基板３１の電気泳動素子３２側には第１の画素電極３５１及び第２の画素電極３５２と対向する平面形状の共通電極３７が形成されており、共通電極３７上に電気泳動素子３２が設けられている。共通電極３７は、ＭｇＡｇ、ＩＴＯ、ＩＺＯ（インジウム・亜鉛酸化物）などから形成された透明電極である。

なお、電気泳動素子３２は、あらかじめ対向基板３１側に形成され、接着剤層３３までを含めた電気泳動シートとして取り扱われるのが一般的である。製造工程において、電気泳動シートは接着剤層３３の表面に保護用の剥離シートが貼り付けられた状態で取り扱われる。そして、別途製造された素子基板３０（第１の画素電極３５１及び第２の画素電極３５２や各種回路などが形成されている）に対して、剥離シートを剥がした当該電気泳動シートを貼り付けることによって、表示部５を形成する。このため、接着剤層３３は第１の画素電極３５１及び第２の画素電極３５２側のみに存在することになる。

電気泳動素子３２は、上面に凹部２７が規則的に形成された基体２３と、基体２３の上面に設けられ、凹部２７の上部開口を塞ぐように設けられた蓋部２４とを有している。このような、基体２３と蓋部２４とは、液密的に接合されている。凹部２７の内壁と蓋部２４とで形成された液密空間内には、３種の粒子Ａ〜Ｃが含有された液相分散媒２５（以下、単に「分散媒２５」と言う）が充填されている。以下、この液密空間を「充填部２６」と言う。蓋部２４の上面には、各凹部２７に対応するように、共通電極３７が設けられている。また、基体２３の下面には、各凹部２７に対応するように、上述の画素電極（第１の画素電極３５１及び第２の画素電極３５２）が設けられている。
本実施形態の電気泳動表示装置１００は、各充填部２６が、それぞれ１つの画素４０を構成しているものとする。なお、複数の画素は、互いに同様の構成であるため、以下では、１つの画素４０について代表して説明し、その他の画素については、その説明を省略する。

基体２３は、絶縁性と、分散媒２５の不透過性とを有している。このような基体２３の構成材料としては、特に限定されず、例えば、エポキシ系樹脂、アクリル系樹脂、ウレタン系樹脂、メラミン系樹脂、フェノール系樹脂等の各種樹脂材料や、シリカ、アルミナ、チタニア等の各種セラミックス材料等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。

蓋部２４は、実質的に無色透明であり、充填部２６の外部から充填部２６内を視認するための視認部としての機能を有している。なお、蓋部２４としては、充填部２６の外部から充填部２６内を視認することができれば、無色透明でなくてもよく、着色されていてもよい。このような蓋部２４は、絶縁性と、分散媒２５の不透過性とを有している。このような蓋部２４の構成材料としては、特に限定されず、例えば、ポリエチレン、ポリプロピレン、エチレン−酢酸ビニル共重合体等のポリオレフィン、変性ポリオレフィン、ポリアミド（例：ナイロン６、ナイロン６６）、スチレン系、ポリ塩化ビニル系、ポリウレタン系、ポリエステル系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうちの１種または２種以上を混合して用いることができる。
また、上述の通り、蓋部２４の上部に位置する共通電極３７は、透明電極であり、その上部に更に位置する対向基板３１も透明基板であるので、電気泳動表示装置１００の表示部５から、充填部２６内を視認することが可能である。
なお、蓋部２４の上面と基体２３の下面の離間距離、すなわち、共通電極３７と画素電極との離間距離は、特に限定されないが、１０〜５００μｍ程度であるのが好ましく、２０〜１００μｍ程度であるのがより好ましい。

次に、充填部２６に充填された分散媒２５について説明する。
分散媒２５は、実質的に無色透明であることが好ましい。このような分散媒２５としては、比較的高い絶縁性を有するものが好適に使用される。かかる分散媒２５としては、例えば、各種水（蒸留水、純水、イオン交換水等）、メタノール、エタノール、ブタノール等のアルコール類、メチルセロソルブ等のセロソルブ類、酢酸メチル、酢酸エチル等のエステル類、アセトン、メチルエチルケトン等のケトン類、ぺンタン等の脂肪族炭化水素類、シクロへキサン等の脂環式炭化水素類、ベンゼン、トルエンのような長鎖アルキル基を有するベンゼン類等の芳香族炭化水素類、塩化メチレン、クロロホルム等のハロゲン化炭化水素類、ピリジン、ピラジン等の芳香族複素環類、アセトニトリル、プロピオニトリル等のニトリル類、Ｎ，Ｎ−ジメチルホルムアミド等のアミド類、カルボン酸塩、流動パラフィンなどの鉱物油類、リノール酸、リノレン酸、オレイン酸等の植物油類、ジメチルシリコーンオイル、メチルフェニルシリコーンオイル、メチルハイドロジェンシリコーンオイル等のシリコーンオイル類、ハイドロフルオロエーテル等のフッ素系液体またはその他の各種油類等が挙げられ、これらを単独または混合物として用いることができる。

このような分散媒２５中には、上述の３種の粒子Ａ〜Ｃがそれぞれ含有されている。３種の粒子Ａ〜Ｃは、それぞれ分散媒２５中に含有されていればよいが、分散媒２５中に分散していることが好ましい。３種の粒子Ａ〜Ｃは、それぞれ、正に帯電した正帯電粒子Ａ、負に帯電した負帯電粒子Ｂ、及び実質的に帯電していない非帯電粒子Ｃである。
正帯電粒子Ａは、正電荷を有する粒子である。このため、３つの電極のうち、最も低い電位が供給されている電極に吸着（付着）するように、当該電極に向かって泳動する粒子である。
また、負帯電粒子Ｂは、負電荷を有する粒子である。このため、３つの電極のうち、最も高い電位が供給されている電極に吸着するように、当該電極に向かって泳動する粒子である。
また、非帯電粒子Ｃは、電荷を有さない粒子である。このため、非帯電粒子Ｃは、３つの電極（すなわち、共通電極３７、第１の画素電極３５１及び第２の画素電極３５２、以下同じ）の間に電位差が生じているか否かに関わらず、分散媒２５中に分散している粒子である。

このような正帯電粒子Ａ、負帯電粒子Ｂ、及び非帯電粒子Ｃは、互いに色が異なっている。正帯電粒子Ａ、負帯電粒子Ｂ、及び非帯電粒子Ｃの色としては、それぞれ、特に限定されず、黒色、白色またはこれらの中間色（灰色）などの無彩色や、赤色、青色、緑色などの有彩色のうちから、３色を任意に選択することができる。
また、粒子の種類（正帯電粒子Ａ、負帯電粒子Ｂ、非帯電粒子Ｃ）と粒子の色（黒色、白色、青色、赤色、黄色等）の組み合わせは、特に限定されない。例えば、正帯電粒子Ａが黒色の粒子、負帯電粒子Ｂが白色の粒子、非帯電粒子Ｃが黄色の粒子の組み合わせや、正帯電粒子Ａが青色の粒子、負帯電粒子Ｂが白色の粒子、非帯電粒子Ｃが黒色の粒子の組み合わせが挙げられる。

正帯電粒子Ａおよび負帯電粒子Ｂは、それぞれ、正電荷および負電荷を有していれば、いかなるものをも用いることができ、特に限定はされないが、顔料粒子、樹脂粒子、セラミックス粒子、金属粒子、金属酸化物粒子またはこれらの複合粒子のうちの少なくとも１種が好適に使用される。また、非帯電粒子Ｃの構成材料としては、電荷を有しないものを適宜選択すること以外は、正帯電粒子Ａおよび負帯電粒子Ｂと同様である。
顔料粒子を構成する顔料としては、例えば、アニリンブラック、カーボンブラック、チタンブラック等の黒色顔料、二酸化チタン、三酸化アンチモン、硫化亜鉛、亜鉛華等の白色顔料、モノアゾ、ジスアゾ、ポリアゾ等のアゾ系顔料、イソインドリノン、黄鉛、黄色酸化鉄、カドミウムイエロー、チタンイエロー等の黄色顔料、モノアゾ、ジスアゾ、ポリアゾ等のアゾ系顔料、キナクリドンレッド、クロムバーミリオン等の赤色顔料、フタロシアニンブルー、インダスレンブルー、紺青、群青、コバルトブルー等の青色顔料、フタロシアニングリーン等の緑色顔料等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。

また、樹脂粒子を構成する樹脂材料としては、例えば、アクリル系樹脂、ウレタン系樹脂、尿素系樹脂、エポキシ系樹脂、ロジン樹脂、ポリスチレン、ポリエステル、スチレンとアクリロニトリルを共重合したＡＳ樹脂等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。また、複合粒子としては、例えば、顔料粒子の表面を樹脂材料で被覆したもの、樹脂粒子の表面を顔料で被覆したもの、顔料と樹脂材料とを適当な組成比で混合した混合物で構成される粒子等が挙げられる。

以上のような構成の画素４０は、共通電極３７、第１の画素電極３５１及び第２の画素電極３５２への電位供給パターンを選択し、正帯電粒子Ａおよび負帯電粒子Ｂを、それぞれ、３つの電極のうちの何れかの電極に対応する部位に偏在させることができる。これにより、共通電極３７および蓋部２４を介して視認する充填部２６内の色を変更することができる。
以下、図４〜図９に基づいて、画素４０の白色、黒色、有彩色の表示動作について説明する。図４、６、８は、それぞれ画素４０の回路図であり、図５、７、９は、図４、６，８それぞれに対応するタイミングチャート図である。なお、本実施形態では、３つの粒子Ａ〜Ｃの色の組み合わせの一例として、正帯電粒子Ａを黒色とし、負帯電粒子Ｂを白色とし、非帯電粒子Ｃを有彩色（例えばイエロー）とした。また、３粒子の移動について説明するため、図３（ａ）に示した素子を簡略化して示した図３（ｂ）を素子の構造として、図５、７、９に示している。

（黒色表示）
画素４０の黒色表示動作について、図４の回路図、図５のタイミングチャートを用いて説明する。図５においては、電源オン期間を（１）、画像データ入力期間を（２−ａ）、黒色表示期間を（３−ａ）及び（４−ａ）、電源オフ期間を（５）で示している。本実施形態では、画像データをラッチ回路７０に記憶する期間（２−ａ）に相当する期間をデータ転送期間と、黒色表示期間（３−ａ）及び（４−ａ）の相当する期間を表示期間と称する。
図５には、走査線６６の電位、ラッチ回路７０のデータ出力端子Ｎ２の電位、第１の制御線９１の電位、第２の制御線９２の電位、第１の画素電極３５１の電位、第２の画素電極３５２の電位、及び共通電極３７の電位ＶＣＯＭと、を示している。なお、図５に示す具体的な電位（５Ｖ、１５Ｖ、０Ｖ等）は、説明を分かりやすくするために例示したに過ぎず、本発明の技術範囲を限定するものではない。

図５に示す電源オン期間（１）以前においては、第１の制御線９１、第２の制御線９２、第１の画素電極３５１、第２の画素電極３５２、及び共通電極３７は、いずれもＨｉ−Ｚ状態となっている。なお、画素４０に接続される走査線６６及び電源供給線（低電位電源線４９、高電位電源線５０）もＨｉ−Ｚ状態となっている。

電源オン期間（１）において、ラッチ回路７０に対して、図１の共通電源変調回路６４から、高電位電源線５０を介しておよそ５Ｖの電位を供給し、低電位電源線４９を介しておよそ０Ｖの電位を供給することで、ラッチ回路７０を駆動させる。また、走査線駆動回路６１は、走査線６６の電位を０Ｖとする。なお、ラッチ回路７０には、画像データがまだ入力されないので、データ出力端子Ｎ２の電位は０Ｖ、データ入出力端子Ｎ１の電位は５Ｖであるものとする。なお、データ出力端子Ｎ１及びＮ２の電位は、それぞれ０Ｖか５Ｖのいずれかで、互いに異なる電位となる。具体的には、出力端子Ｎ１が０Ｖの場合、出力端子Ｎ２は５Ｖとなる。ここで、出力端子Ｎ１，Ｎ２のうち高い方の電位をＬＶとする。

次に、データ転送期間（２−ａ）において、走査線駆動回路６１は、走査線６６の電位を（ＬＶ＋α）とし、選択トランジスタ４１をオンさせる。ここで、（ＬＶ＋α）は、データ線駆動回路６２がデータ線６８を介してラッチ回路にＨレベルの画像信号を転送する時に、ラッチ回路７０を反転させやすくするための電位であり、ラッチ回路に接続された高電位電源線の電位より高い、およそ７Ｖの電位である。
ここでは、データ線駆動回路６２は、図４に示すように、データ線６８を介してラッチ回路にＬレベルの画像信号（Ｌｏｗ）を転送する。これにより、ラッチ回路７０は、データ出力端子Ｎ２の電位を０Ｖから５Ｖへ、データ入出力端子Ｎ１の電位を５Ｖから０Ｖへと変化させる。なお、このとき、第１の制御線９１、第２の制御線９２、第１の画素電極３５１、第２の画素電極３５２、及び共通電極３７は、いずれもＨｉ−Ｚ状態となっている。

また、ラッチ回路７０は、接続される高電位電源線５０及び低電位電源線４９に電位が供給されている間、データ出力端子Ｎ２の電位及びデータ入出力端子Ｎ１の電位を維持するので、１つの色（ここでは黒色）を表示する際のデータ転送は１回で済ますことができる。そのため、画素スイッチング素子と、キャパシタとの組合せ（１Ｔ１Ｃ）で画素回路を構成する場合の様な複数回のデータ転送は不要となる。また、データ転送に伴う消費電流を削減できる。

この時点で、Ｌレベルの画像信号が記憶されたラッチ回路７０において、データ出力端子Ｎ２からは５ＶのＨレベル信号、データ入出力端子Ｎ１からは０ＶのＬレベル信号が出力されるため、第１のトランスミッションゲートＴＧ１及び第２のトランスミッションゲートＴＧ２のいずれもオン状態となる。しかし、第１の制御線９１の電位、第２の制御線９２は、いずれもＨｉ−Ｚ状態であるため、第１の画素電極３５１の電位、第２の画素電極３５２は、いずれもＨｉ−Ｚ状態である。つまり、データ転送期間では、電気泳動素子３２は動作しない。

以上のデータ転送期間が終了すると、次に表示期間（３−ａ）に移行する。この表示期間（３−ａ）において、共通電源変調回路６４は、ラッチ回路７０に、高電位電源線５０を介してハイレベル電位ＶＨを、低電位電源線４９を介してローレベル電位ＶＬを供給する。ここで、ハイレベル電位ＶＨは、画素４０において表示を行う際に第１の画素電極３５１、第２の画素電極３５２の電位、及び共通電極３７に供給される電位の最大電位であり、例えば図５においては１５Ｖである。また、ローレベル電位ＶＬは、画素４０において表示を行う際に第１の画素電極３５１、第２の画素電極３５２の電位、及び共通電極３７に供給される電位の最小電位であり、例えば図５においては０Ｖである。
これにより、続く表示期間（４−ａ）において、第１の制御線９１または第２の制御線９２にハイレベル電位ＶＨを供給すれば、データ出力端子Ｎ２の電位はハイレベル電位ＶＨ、データ入出力端子Ｎ１の電位はローレベル電位ＶＬであるので、第１のトランスミッションゲートＴＧ１及び第２のトランスミッションゲートＴＧ２は、第１の画素電極３５１及び第２の画素電極３５２の電位それぞれをハイレベル電位ＶＨとすることができる。また、高電位電源線５０の電位をデータ転送期間においては５Ｖと低い電位にしておき、データ表示期間にハイレベル電位ＶＨへと昇圧することで、ラッチ回路７０がデータを保持している期間におけるスタンバイ電流を低減できる。また、これによりデータ転送を低電圧で行うことができるので、消費電流を低減することができる。

続いて、表示期間（４−ａ）において、共通電源変調回路６４は、第１の制御線９１、第２の制御線９２、及び共通電極３７に、黒色表示用の電位を供給する。具体的には、共通電源変調回路６４は、図５に示すように、第１の制御線９１及び第２の制御線９２にハイレベル電位ＶＨ、共通電極３７にはローレベル電位ＶＬを供給する。
これにより、正帯電粒子Ａは、ローレベル電位ＶＬが供給された共通電極３７に電気的に吸着されるようにして、共通電極３７へ向かって泳動する。また、負帯電粒子Ｂは、ハイレベル電位ＶＨが供給された第１の画素電極３５１及び第２の画素電極３５２に電気的に吸着されるようにして、両画素電極へ向かって泳動する。
その結果、図４右上に示すように、正帯電粒子Ａが共通電極３７に対応する部位に偏在するとともに、負帯電粒子Ｂが第１の画素電極３５１及び第２の画素電極３５２に対応する部位に偏在する。この状態では、図３（ａ）に示した蓋部２４が正帯電粒子Ａで覆われているため、表示色として黒色が視認される。なお、このような画素４０では、３つの電極への電位供給を停止しても、正帯電粒子Ａおよび負帯電粒子Ｂは、それぞれ、電位供給が停止される直前の状態を維持する特性を有している。つまり、黒色表示状態となった後、図５に示す電源オフ期間（５）に移行して電位供給を停止しても黒色表示状態を維持することができる。このことは、後に述べる白色表示状態、有彩色表示状態等についても同様である。

（白色表示）
次に、白色を表示する動作について、図６の回路図、図７のタイミングチャートを用いて説明する。なお、ラッチ回路７０、第１のトランスミッションゲートＴＧ１及び第２のトランスミッションゲートＴＧ２の動作は、黒色表示の場合と同じ動作であるので、簡潔に説明し、異なる点について詳述する。
図７においては、図５に示したデータ転送期間（２−ａ）、表示期間（３−ａ）及び（４−ａ）を、それぞれ符号（２−ｂ）、（３−ｂ）及び（４−ｂ）で示しているが、このうち、データ転送期間（２−ｂ）及び表示期間（３−ｂ）における画素４０の動作は、黒色表示の場合と同じである。
すなわち、データ転送期間（２−ｂ）において、データ線駆動回路６２は、データ線６８を介してラッチ回路７０にＬレベルの画像信号を転送する。ラッチ回路７０はＬレベルの画像信号を記憶し、データ出力端子Ｎ２から５ＶのＨレベル信号を出力し、データ入出力端子Ｎ１から０ＶのＬレベル信号を出力する。これにより、ラッチ回路７０は、第１のトランスミッションゲートＴＧ１及び第２のトランスミッションゲートＴＧ２をオンさせる。また、表示期間（３−ｂ）においては、ラッチ回路７０は、データ出力端子Ｎ２の電位を５Ｖから１５Ｖへ変化させ、データ入出力端子Ｎ１の電位を０Ｖのまま維持する。

表示期間（４−ｂ）において、共通電源変調回路６４は、第１の制御線９１、第２の制御線９２、及び共通電極３７に、白色表示用の電位を供給する。具体的には、共通電源変調回路６４は、図７に示すように、第１の制御線９１及び第２の制御線９２にローレベル電位ＶＬ、共通電極３７にはハイレベル電位ＶＨを供給する。
これにより、負帯電粒子Ｂは、ハイレベル電位ＶＨが供給された共通電極３７に電気的に吸着されるようにして、共通電極３７へ向かって泳動する。また、正帯電粒子Ａは、ローレベル電位ＶＬが供給された第１の画素電極３５１及び第２の画素電極３５２に電気的に吸着されるようにして、両画素電極へ向かって泳動する。
その結果、図６右上に示すように、負帯電粒子Ｂが共通電極３７に対応する部位に偏在するとともに、正帯電粒子Ａが第１の画素電極３５１及び第２の画素電極３５２に対応する部位に偏在する。この状態では、図３（ａ）に示した蓋部２４が負帯電粒子Ｂで覆われているため、表示色として白色が視認される。

（有彩色表示）
次に、有彩色を表示する動作について、図８の回路図、図９のタイミングチャートを用いて説明する。なお、ラッチ回路７０、第１のトランスミッションゲートＴＧ１及び第２のトランスミッションゲートＴＧ２の動作は、上述した黒色表示及び白色表示の場合と同じ動作であるので、簡潔に説明し、異なる点について詳述する。
図９においては、図５に示したデータ転送期間（２−ａ）、表示期間（３−ａ）及び（４−ａ）を、それぞれ符号（２−ｃ）、（３−ｃ）及び（４−ｃ）で示しているが、このうち、データ転送期間（２−ｃ）及び表示期間（３−ｃ）における画素４０の動作は、黒色表示の場合と同じである。
すなわち、データ転送期間（２−ｃ）において、データ線駆動回路６２は、データ線６８を介してラッチ回路７０にＬレベルの画像信号を転送する。ラッチ回路７０はＬレベルの画像信号を記憶し、データ出力端子Ｎ２から５ＶのＨレベル信号を出力し、データ入出力端子Ｎ１から０ＶのＬレベル信号を出力する。これにより、ラッチ回路７０は、第１のトランスミッションゲートＴＧ１及び第２のトランスミッションゲートＴＧ２をオンさせる。また、表示期間（３−ｃ）においては、ラッチ回路７０はデータ出力端子Ｎ２の電位を５Ｖから１５Ｖへ変化させ、データ入出力端子Ｎ１の電位を０Ｖのまま維持する。

表示期間（４−ｃ）において、共通電源変調回路６４は、第１の制御線９１、第２の制御線９２、及び共通電極３７に、有彩色用の電位を供給する。具体的には、共通電源変調回路６４は、図９に示すように、第１の制御線９１にハイレベル電位ＶＨ，第２の制御線９２にローレベル電位ＶＬ、共通電極３７に７Ｖ（中間電位ＶＭ）を供給する。なお、中間電位ＶＭは、図８に示すようにローレベル電位ＶＬとハイレベル電位ＶＨとの中間の電位であり、ここではハイレベル電位ＶＨ（１５Ｖ）とローレベル電位ＶＬ（０Ｖ）のほぼ中間である電位７Ｖとしている。つまり、共通電極３７に中間電位ＶＭを供給して、共通電極３７側へ、いずれの帯電粒子も泳動しないようにしている。なお、共通電源変調回路６４は、共通電極配線５５を介して共通電極３７を、Ｈｉ−Ｚ状態としてもよい。なぜなら、第１の画素電極３５１と第２の画素電極３５２の間で電界を発生させれば、正帯電粒子Ａと負帯電粒子Ｂのいずれかを一方の電極へ、他を他方の電極に泳動させることができるからである。

これにより、正帯電粒子Ａは、ローレベル電位ＶＬが供給された第２の画素電極３５２に電気的に吸着されるようにして、第２の画素電極３５２へ向かって泳動する。また、負帯電粒子Ｂは、ハイレベル電位ＶＨが供給された第１の画素電極３５１に電気的に吸着されるようにして、第１の画素電極３５１へ向かって泳動する。
その結果、図８に示すように、正帯電粒子Ａが第２の画素電極３５２に対応する部位に偏在するとともに、負帯電粒子Ｂが第１の画素電極３５１に対応する部位に偏在する。すなわち、正帯電粒子Ａ及び負帯電粒子Ｂが、共に図３（ａ）に示した充填部２６の下面に偏在する。
一方、非帯電粒子Ｃは、前述したように、３つの電極間に電位差が生じているか否かに
関わらず、分散媒２５中に分散しているため、この状態では、分散媒２５中に分散する非帯電粒子Ｃが光を吸収・反射し、表示色として有彩色が蓋部２４を介して視認される。

（色表示を変更しない場合の動作）
以上、画素４０における、黒色表示、白色表示および有彩色表示の各動作について、それぞれ詳細に説明したが、画素４０における色の表示を変えない場合の動作について、次に説明する。この動作は、画素４０の画素回路の構成が、色の表示を変えたい画素にのみ、データ線駆動回路６２からＬレベルの画像信号を転送する構成をとっているため可能となるものである。
図１０は、画素４０の回路図であり、図１１は、図１０に対応するタイミングチャート図である。図１１において、電源オン期間（１）、電源オフ期間（５）における動作は、上述の黒色表示等の色表示における動作と同じであるので説明を省略し、データ転送期間（２−ｄ）、表示期間（３−ｄ）及び（４−ｄ）における動作について詳述する。

データ転送期間（２−ｄ）において、走査線駆動回路６１は、走査線６６の電位を（ＬＶ＋α）とし、選択トランジスタ４１をオンさせる。データ線駆動回路６２は、上述の黒色表示等の場合と異なり、図１０に示すように、データ線６８を介してラッチ回路にＨレベルの画像信号（Ｈｉｇｈ）を転送する。これにより、Ｈレベルの画像信号が記憶されたラッチ回路７０のデータ出力端子Ｎ２からは０ＶのＬレベル信号が、データ入出力端子Ｎ１からは５ＶのＨレベル信号が出力されるため、第１のトランスミッションゲートＴＧ１及び第２のトランスミッションゲートＴＧ２は、いずれもオフ状態となる。

続く表示期間（３−ｄ）において、共通電源変調回路６４は、高電位電源線５０を介してラッチ回路に、ハイレベル電位ＶＨを供給するが、ラッチ回路７０はＨレベルの画像信号を記憶しているので、データ出力端子Ｎ２の電位は０Ｖのまま維持され、データ入出力端子Ｎ１の電位は５Ｖから１５Ｖへ変化する。すなわち、第１のトランスミッションゲートＴＧ１及び第２のトランスミッションゲートＴＧ２のいずれにおいても、オフ状態が維持される。
これにより、続く表示期間（４−ｄ）において、第１の制御線９１または第２の制御線９２にいかなる電位が供給されようとも、第１の画素電極３５１及び第２の画素電極３５２はＨｉ−Ｚ状態にある。

続いて、表示期間（４−ｄ）において、共通電源変調回路６４は、第１の制御線９１、第２の制御線９２、及び共通電極３７に、例えば有彩色表示用の電位（図９と同じ供給電位）を供給する。しかし、上述の通り、第１のトランスミッションゲートＴＧ１及び第２のトランスミッションゲートＴＧ２は、オフしている。
そのため、第１の画素電極３５１、第２の画素電極３５２及び共通電極３７のうちの、任意の２電極間には電界は発生しないので、正帯電粒子Ａ及び負帯電粒子Ｂは、いずれの電極に向かっても泳動せず、以前の状態を維持することになる。ここで、以前の状態とは、例えば図３（ａ）に示した粒子Ａ〜Ｃの状態である。つまり、Ｈレベルの画像信号をラッチしたラッチ回路７０を有する画素４０は、図１０右上に示すように粒子の状態は変化しない。
なお、以前の粒子の状態が図４に示した状態であれば、すなわち、黒色表示における粒子の状態であれば、当該画素における黒色表示は維持される。また、以前の粒子の状態が図６に示した状態であれば、すなわち、白色表示における粒子の状態であれば、当該画素における白色表示は維持される。また、以前の粒子の状態が図８に示した状態であれば、すなわち、有彩色表示における粒子の状態であれば、当該画素における有彩色表示は維持される。このように、画素４０におけるラッチ回路７０が、Ｈレベルの画像信号を記憶した場合、以前の表示状態が維持されることとなる。

（複数の色調から形成されている画像表示）
次に、以上の各画素４０の基本的動作を踏まえて、電気泳動表示装置１００において複数の色調から形成されている画像表示を行う場合の動作について説明する。
以下では、１画面分が白、黒、有彩色の３色から形成された画像表示を行う場合を例示して、図１２を用いて説明する。
図１２は、表示動作を説明するためのフローチャートである。なお、図１２に示すステップ１〜１１において併記されているカッコ内の記号１、２−ａ、３−ａ、…等は、図５、図７、図９の説明に用いた記号と同一である。

まず、ステップ１において、画素４０を駆動する回路である走査線駆動回路６１、データ線駆動回路６２、コントローラ６３、共通電源変調回路６４の電源をオンする。共通電源変調回路６４は、コントローラ６３の制御の下、全画素４０へ、高電位電源線５０を介して５Ｖの電位を供給し、低電位電源線４９を介して０Ｖの電位を供給することで、全画素４０のラッチ回路７０を駆動させる。また、走査線駆動回路６１は、コントローラ６３の制御の下、全画素に接続されている走査線６６の電位を０Ｖとする。なお、ラッチ回路７０には、画像データがまだ入力されないので、各画素におけるデータ出力端子Ｎ２の電位は０Ｖであるものとする。また、粒子の状態は、図１０右上に示した粒子の状態にあるものとする。

ステップ２において、走査線駆動回路６１は、コントローラ６３の制御の下、１行目からｍ行目までの走査線６６を順次選択し、各画素４０に形成された選択トランジスタ４１のオンタイミングを規定する選択信号を、選択した走査線６６を介して各画素４０に供給する。また、データ線駆動回路６２は、コントローラ６３の制御の下、各画素４０の各々に対応する１ビットの画像データを規定する画像信号を、１列目からｎ列目までのデータ線６８を介して、各画素４０に供給する。
このステップ１において、データ線駆動回路６２は、黒色に変化させたい画素４０にのみＬレベルの画像信号を供給し、白色に変化させたい画素及び有彩色に変化させたい画素４０にはＨレベルの画像信号を供給する。

これにより、黒色表示を行いたい画素４０のラッチ回路７０にＬレベルの画像信号がラッチされるとともに、ラッチ回路７０のデータ出力端子Ｎ２の電位はＨレベル、データ入出力端子Ｎ１の電位はＬレベルとなる。すなわち、黒色表示を行いたい画素４０の第１のトランスミッションゲートＴＧ１及び第２のトランスミッションゲートＴＧ２がオンし、第１の制御線９１と第１の画素電極３５１、第２の制御線９２と第２の画素電極３５２がそれぞれ接続される。
一方、白色表示を行いたい画素４０及び有彩色表示を行いたい画素４０のラッチ回路７０には、Ｈレベルの画像信号がラッチされるので、ラッチ回路７０のデータ出力端子Ｎ２はＬレベル、データ入出力端子Ｎ１の電位はＨレベルとなる。すなわち、白色表示を行いたい画素４０及び有彩色表示を行いたい画素４０において、第１の制御線９１と第１の画素電極３５１、第２の制御線９２と第２の画素電極３５２は接続されない。

ステップ３において、共通電源変調回路６４は、コントローラ６３の制御の下、高電位電源線５０を介して各画素４０ラッチ回路７０に１５Ｖの電位を供給する。このとき、黒色表示を行いたい画素４０のラッチ回路７０のデータ出力端子Ｎ２の電位が１５Ｖとなり、データ入出力端子Ｎ１の電位は０Ｖとなる。一方、白色表示を行いたい画素４０及び有彩色表示を行いたい画素４０のデータ出力端子Ｎ２の電位は０Ｖのまま、データ入出力端子Ｎ１の電位が１５Ｖとなる。

ステップ４において、共通電源変調回路６４は、コントローラ６３の制御の下、第１の制御線９１、第２の制御線９２、及び共通電極３７に、黒色表示用の電位を供給する。具体的には、共通電源変調回路６４は、黒色表示の表示期間（４−ａ）で説明したように、第１の制御線９１及び第２の制御線９２にハイレベル電位ＶＨ、共通電極３７にはローレベル電位ＶＬを供給する。
これにより、黒色表示を行いたい画素４０においては、図４右上に示したように、正帯電粒子Ａが共通電極３７に対応する部位に偏在するとともに、負帯電粒子Ｂが第１の画素電極３５１及び第２の画素電極３５２に対応する部位に偏在する。
一方、白色表示を行いたい画素４０及び有彩色表示を行いたい画素４０においては、第１の画素電極３５１及び第２の画素電極３５２に電位が供給されず、図１０右上に示したように、正帯電粒子Ａ及び負帯電粒子Ｂは泳動しない。

続くステップ５において、データ線駆動回路６２は、白色に変化させたい画素４０にのみＬレベルの画像信号を供給し、ステップ４において黒色に変化させた画素４０及び有彩色に変化させたい画素４０には、Ｈレベルの画像信号を供給する。なお、データ転送に先立って、ラッチ回路７０の高電位側電位は、共通電源変調回路６４により５Ｖに戻されているものとする。
これにより、白色表示を行いたい画素４０において、第１の制御線９１と第１の画素電極３５１、第２の制御線９２と第２の画素電極３５２がそれぞれ接続される。
一方、黒色表示を行った画素４０及び有彩色表示を行いたい画素４０のラッチ回路７０において、第１の制御線９１と第１の画素電極３５１、第２の制御線９２と第２の画素電極３５２は接続されない。

ステップ６において、共通電源変調回路６４は、ステップ６と同様に、コントローラ６３の制御の下、高電位電源線５０を介して各画素４０ラッチ回路７０に１５Ｖの電位を供給する。このとき、白色表示を行いたい画素４０のラッチ回路７０のデータ出力端子Ｎ２の電位が１５Ｖとなり、データ入出力端子Ｎ１の電位は０Ｖとなる。一方、黒色表示を行った画素４０及び有彩色表示を行いたい画素４０のデータ出力端子Ｎ２の電位は０Ｖのまま、データ入出力端子Ｎ１の電位が１５Ｖとなる。

続くステップ７において、共通電源変調回路６４は、コントローラ６３の制御の下、第１の制御線９１、第２の制御線９２、及び共通電極３７に、白色表示用の電位を供給する。具体的には、共通電源変調回路６４は、白色表示の表示期間（４−ｂ）で説明したように、第１の制御線９１及び第２の制御線９２にローレベル電位ＶＬ、共通電極３７にハイレベル電位ＶＨを供給する。
これにより、白色表示を行いたい画素４０においては、図６右上に示したように、負帯電粒子Ｂが共通電極３７に対応する部位に偏在するとともに、正帯電粒子Ａが第１の画素電極３５１及び第２の画素電極３５２に対応する部位に偏在する。
一方、黒色表示を行った画素４０においては、第１の画素電極３５１及び第２の画素電極３５２に電位が供給されず、図４右上に示すように黒色表示が継続される。また、有彩色表示を行いたい画素４０においても、第１の画素電極３５１及び第２の画素電極３５２に電位が供給されず、図１０右上に示したように、正帯電粒子Ａ及び負帯電粒子Ｂは泳動しない。

ステップ８において、データ線駆動回路６２は、有彩色に変化させたい画素４０にのみＬレベルの画像信号を供給し、ステップ４において黒色に変化させた画素４０及びステップ７において白色に変化させた画素４０には、Ｈレベルの画像信号を供給する。なお、データ転送に先立って、ラッチ回路７０の高電位側電位は、共通電源変調回路６４により５Ｖに戻されているものとする。
これにより、有彩色表示を行いたい画素４０において、第１の制御線９１と第１の画素電極３５１、第２の制御線９２と第２の画素電極３５２がそれぞれ接続される。
一方、黒色に変化させた画素４０及びステップ５において白色に変化させた画素４０のラッチ回路７０において、第１の制御線９１と第１の画素電極３５１、第２の制御線９２と第２の画素電極３５２は接続されない。

ステップ９において、共通電源変調回路６４は、ステップ６と同様に、コントローラ６３の制御の下、高電位電源線５０を介して各画素４０ラッチ回路７０に１５Ｖの電位を供給する。このとき、有彩色表示を行いたい画素４０のラッチ回路７０のデータ出力端子Ｎ２の電位が１５Ｖとなり、データ入出力端子Ｎ１の電位が０Ｖとなる。一方、黒色に変化させた画素４０及びステップ５において白色に変化させた画素４０のデータ出力端子Ｎ２の電位は０Ｖのまま、データ入出力端子Ｎ１の電位が１５Ｖとなる。

続くステップ１０において、共通電源変調回路６４は、コントローラ６３の制御の下、第１の制御線９１、第２の制御線９２、及び共通電極３７に、有彩色表示用の電位を供給する。具体的には、共通電源変調回路６４は、有彩色表示の表示期間（４−ｃ）で説明したように、第１の制御線９１にハイレベル電位ＶＨ、第２の制御線９２にローレベル電位ＶＬ、共通電極３７に中間電位ＶＭを供給する。
これにより、有彩色表示を行いたい画素４０においては、図８右上に示したように、負帯電粒子Ｂが第１の画素電極３５１に対応する部位に偏在するとともに、正帯電粒子Ａが第２の画素電極３５２に対応する部位に偏在する。
一方、ステップ４で黒色に変化させた画素４０においては、第１の画素電極３５１及び第２の画素電極３５２に電位が供給されず、図４右上に示すように黒色表示が継続される。また、ステップ７６で白色に変化させた画素４０においても、第１の画素電極３５１及び第２の画素電極３５２に電位が供給されず、図６右上に示すように白色表示が継続される。

最後に、ステップ１１において、ステップ１において電源をオンした各回路の電源をオフする。
以上のように、白、黒、有彩色の各表示において、データ転送期間において、表示させたい画素にのみＬレベルの画像信号を転送し、ラッチ回路７０にＬレベルの画像信号を記憶させる。そして、続く表示期間において、第１の制御信号及び第２の制御信号により、各色ごとに第１の画素電極及び第２の画素電極に、その色の表示を示す電位を供給する構成としている。
これによって、３粒子系の電気泳動表示素子をマトリクス配置した電気泳動表示装置を提供することが可能となる。また、データ転送は表示させたい色の数である３回にできるので、データ転送における消費電流を低減でき、データ転送に要する時間を短縮できる電気泳動表示装置を提供することが可能となる。

（部分駆動）
また、各画素４０における表示動作、及び電気泳動表示装置１００における表示動作において説明したように、画素４０が備える画素回路においてはＬレベルの画像信号（画像データ）を転送した画素４０でのみ色調が切り替わる構成となっている。
そのため、全画素４０におけるいくつかの画素４０を、部分的に表示を切り替える所謂部分駆動にも対応することが可能である。
つまり、第１のデータ転送（上記ステップ２）においては、表示を切替え、かつ黒を表示したい画素４０にのみＬレベルの画像信号を転送し、黒色表示に切替える。このとき、表示を切替えない画素４０と、ステップ７及びステップ１０において白色か有彩色に表示を切り替えたい画素４０の第１の画素電極３５１及び第２の画素電極３５２は、Ｈｉ−Ｚ状態となるので、表示が切り替わらない。同様にステップ７及びステップ１０においても、表示を切替えない画素４０に対しては、Ｈレベルの画像信号を転送する。このように、３回のデータ転送において、いずれもＨレベルの画像信号を転送した画素４０の表示は切り替わらず、以前の表示を維持する部分駆動を行うことができる。

（明度調整）
また、上記説明において、第１の制御線９１、第２の制御線９２に供給する電位は、自由に、例えば、共通電極３７と同電位とすることもできる。また、第１の制御線９１、第２の制御線９２をＨｉ−Ｚ状態とすることもできる。これにより、上記ステップ１０における有彩色表示において、明度調整を行うことができる。この明度調整について、図１３を用いて説明する。上記ステップ１０において説明したように、ステップ１０において、共通電源変調回路６４は、第１の制御線９１にハイレベル電位ＶＨ、第２の制御線９２にローレベル電位ＶＬ、共通電極３７に中間電位ＶＭを供給する。これにより、有彩色を表示する画素４０は、図８右上の粒子の状態となる。
この状態において、例えば、図１３に示すように、第１の制御線９１に供給する電位をローレベル電位ＶＬ、第２の制御線９２をＨｉ−Ｚ状態とし、共通電極３７にハイレベル電位ＶＨを供給する。

これにより、共通電極３７と第１の画素電極３５１との間にのみ電界が発生するので、負帯電粒子Ｂは、共通電極３７に電気的に吸着されるようにして、第１の画素電極３５１から共通電極３７へ向かって泳動する。このような負帯電粒子Ｂの泳動に伴って、表示色は、有彩色から白色へと徐々に変化する。つまり、負帯電粒子Ｂが共通電極３７に近づくにつれて、有彩色の明度が高くなる。なお、前述したように、第２の画素電極３５２をＨｉ−Ｚ状態として電位供給を停止しても、正帯電粒子Ａは電位供給が停止される直前の状態に維持することができる。また、共通電極３７と第１の画素電極３５１との間の電界を、第１の制御線９１に供給する電位と共通電極３７に供給する電位のレベルや供給時間を制御することにより、有彩色の明度の高さを調整することができる。例えば、電位供給時間を制御し、共通電極３７と第１の画素電極３５１との中間地点付近に負帯電粒子Ｂが到達したときに、共通電極３７と第１の画素電極３５１への電位供給が停止されるようにすれば、図１３右上に示すような粒子の状態を維持することができ、有彩色と白色の中間色、すなわち有彩色表示（図８右上の粒子の状態）と比較して明度の高い有彩色を表示することができる。

また、明度の低い有彩色を表示する場合、第１の制御線９１をＨｉ−Ｚ状態とし、第２の制御線９２に供給する電位をハイレベル電位ＶＨ、共通電極３７にローレベル電位ＶＬを供給する。これにより、第２の画素電極３５２と共通電極３７との間に電界が発生するので、正帯電粒子Ａは、共通電極３７に電気的に吸着されるようにして、第２の画素電極３５２から共通電極３７へ向かって泳動する。このような正帯電粒子Ａの泳動に伴って、表示色は、有彩色から黒色へと徐々に変化する。つまり、正帯電粒子Ｂが共通電極３７に近づくにつれて、有彩色の明度が低くなる。例えば、明度を高くする場合と同様に、電位供給時間を制御し、共通電極３７と第２の画素電極３５２との中間地点付近に正帯電粒子Ａが到達したときに、共通電極３７と第２の画素電極３５２への電位供給が停止されるようにすれば、有彩色と黒色の中間色、すなわち有彩色表示状態（図８右上の粒子の状態）と比較して明度の低い有彩色を表示することができる。
このように、本実施形態の電気泳動表示装置１００は、明度の調節を精度よく行うことができる。

（電子機器）
次に、上記各実施形態の電気泳動表示装置１００を、電子機器に適用した場合について説明する。
図１４は、腕時計１０００の正面図である。腕時計１０００は、時計ケース１００２と、時計ケース１００２に連結された一対のバンド１００３とを備えている。
時計ケース１００２の正面には、上記実施形態の電気泳動表示装置１００からなる表示部１００５と、秒針１０２１と、分針１０２２と、時針１０２３とが設けられている。時計ケース１００２の側面には、操作子としての竜頭１０１０と操作ボタン１０１１とが設けられている。竜頭１０１０は、ケース内部に設けられる巻真（図示は省略）に連結されており、巻真と一体となって多段階（例えば２段階）で押し引き自在、かつ、回転自在に設けられている。表示部１００５では、背景となる画像、日付や時間などの文字列、あるいは秒針、分針、時針などを表示することができる。

図１５は、電子ペーパー１１００の構成を示す斜視図である。電子ペーパー１１００は、上記実施形態の電気泳動表示装置１００を表示領域１１０１に備えている。電子ペーパー１１００は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体１１０２を備えて構成されている。

図１６は、電子ノート１２００の構成を示す斜視図である。電子ノート１２００は、上記の電子ペーパー１１００が複数枚束ねられ、カバー１２０１に挟まれているものである。カバー１２０１は、例えば外部の装置から送られる表示データを入力する図示は省略の表示データ入力手段を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。

以上の腕時計１０００、電子ペーパー１１００、及び電子ノート１２００によれば、本発明に係る電気泳動表示装置１００が採用されているので、輪郭の滑らかな高品位の表示が可能であり、また省電力性にも優れた表示部を備えた電子機器となる。なお、上記の電子機器は、本発明に係る電子機器を例示するものであって、本発明の技術範囲を限定するものではない。例えば、携帯電話、携帯用オーディオ機器などの電子機器の表示部にも、本発明に係る電気泳動表示装置は好適に用いることができる。

また、前述した実施形態では、充填部を蓋部と基体に形成された凹部とで形成したものについて説明したが、これに限定されず、例えば、いわゆるマイクロカプセルを充填部として用いてもよい。
また、正帯電粒子Ａ、負帯電粒子Ｂ、及び非帯電粒子Ｃの３粒子を用いる場合について説明したが、３粒子に限られるものではなく、有彩色の分散媒２５内に正帯電粒子Ａ及び負帯電粒子Ｂの２粒子を配置することでも、本願発明も効果を奏することができる。第１及び第２の画素電極の間に電界を発生することで、正帯電粒子、負帯電粒子の一方は第１及び第２の画素電極のいずれか一方へ泳動し、他方の粒子は第１及び第２の画素電極の他方へ泳動し、有彩色の分散媒２５の色が蓋部２４を介して視認可能となるからである。

１００…電気泳動表示装置、２３…基体、２４…蓋部、２５…分散媒、２６…充填部、２７…凹部、３０…素子基板、３１…対向基板、３２…電気泳動素子、３３…接着剤層、３４…回路層、３７…共通電極、４０…画素、４１…選択トランジスタ、４９…低電位電源線、５０…高電位電源線、５５…共通電極配線、６１…走査線駆動回路、６２…データ線駆動回路、６３…コントローラ、６４…共通電源変調回路、６６…走査線、６８…データ線、７０…ラッチ回路、８０…スイッチ回路、９１…第１の制御線、９２…第２の制御線、３５１…第１の画素電極、３５２…第２の画素電極、ＴＧ１…第１のトランスミッションゲート、ＴＧ２…第２のトランスミッションゲート、７２，７４，８２，８４…Ｎ−ＭＯＳトランジスタ、７１，７３，８１，８３…Ｐ−ＭＯＳトランジスタ、７０ｆ，７０ｔ…インバータ、Ｎ１…データ入出力端子、Ｎ２…データ出力端子、ＶＨ…ハイレベル電位、ＶＬ…ローレベル電位

Claims (10)

1. 第１の画素電極及び第２の画素電極と、前記第１の画素電極及び第２の画素電極と対向する共通電極と、前記第１の画素電極及び第２の画素電極と前記共通電極とで挟持され、正帯電粒子、負帯電粒子、及び非対電流粒子を含む電気泳動素子と、を備えた複数の画素を有する電気泳動表示装置であって、
   前記複数の画素の各々は、
   走査線と、
   データ線と、
   第１の制御線と、
   第２の制御線と、
   前記走査線、及び前記データ線に接続された画素スイッチング素子と、
   前記画素スイッチング素子に接続され、前記データ線及び前記画素スイッチング素子を介して入力される１ビットデータを記憶し、当該１ビットデータを示す出力信号を出力するメモリ回路と、
   前記第１の制御線及び前記第２の制御線と前記第１の画素電極及び前記第２の画素電極との間に設けられ、前記メモリ回路からの出力信号に基づいて前記第１の制御線と前記第１の画素電極との電気的な接続、及び前記第２の制御線と前記第２の画素電極との電気的な接続を行うスイッチ回路と、
   を有し、
   前記第１の制御線を介して前記第１の画素電極に供給する第１の駆動信号と、前記第２の制御線を介して前記第２の画素電極に供給する第２の駆動信号とを、供給する信号供給手段を具備する、
   ことを特徴とする電気泳動表示装置。
2. 前記データ線に前記１ビットデータを供給するデータ線駆動回路と、
   前記走査線に前記画素スイッチングのオンタイミングを規定する選択信号を供給する走査線駆動回路と、
   を具備し、
   データ転送期間において、
   前記データ線駆動回路によって各データ線に前記１ビットデータを供給し、
   前記走査線駆動回路によって順次選択した走査線に前記選択信号を供給することにより、各画素の前記メモリ回路に前記１ビットデータを記憶させ、
   表示期間において、
   前記信号供給手段によって前記第１の駆動信号及び前記第２の駆動信号を、それぞれ前記第１の制御線及び前記第２の制御線に供給する、
   ことを特徴とする請求項１記載の電気泳動表示装置。
3. 前記データ転送期間において、
   前記データ線駆動回路及び前記走査線駆動回路によって、色調を変更する画素のメモリ回路に、前記第１の制御線と前記第１の画素電極とを電気的に接続し、かつ前記第２の制御線と前記第２の画素電極とを電気的に接続するための１ビットデータを記憶させ、色調を変更しない画素のメモリ回路に、前記１ビットデータの反転データを記憶させ、
   前記表示期間において、
   前記信号供給手段によって、前記第１の制御線及び第２の制御線に、前記色調を変更する画素の色調を規定する第１の駆動信号及び第２の駆動信号をそれぞれ供給する、
   ことを特徴とする請求項２記載の電気泳動表示装置。
4. 複数の色調から形成されている画像を表示する場合、
   前記データ転送期間において、
   前記データ線駆動回路及び前記走査線駆動回路によって、色調を変更する画素のメモリ回路に、前記第１の制御線と前記第１の画素電極とを電気的に接続し、かつ前記第２の制御線と前記第２の画素電極とを電気的に接続するための１ビットデータを記憶させ、色調を変更しない画素のメモリ回路に、該１ビットデータの反転データを記憶させる第１の動作を行い、
   前記表示期間において、
   前記信号供給手段によって、前記第１の制御線及び第２の制御線に、前記色調を変更する画素の色調を規定する第１の駆動信号及び第２の駆動信号をそれぞれ供給する第２の動作を行う、
   という前記第１の動作及び前記第２の動作からなる組合せ動作を、前記複数の色調の各々について行う、
   ことを特徴とする請求項２記載の電気泳動表示装置。
5. 前記複数の画素の各々は、
   正極側電源線と負極側電源線とを有し、
   前記メモリ回路は、正極側電源端子が前記正極側電源線に接続され、負極側電源端子が前記負極側電源線に接続された、１入力２出力のラッチ回路であり、
   前記スイッチ回路は、前記第１の画素電極と前記第１の制御線とを接続させる第１のトランスミッションゲートと、前記第２の画素電極と前記第２の制御線とを接続させる第２のトランスミッションゲートとを有し、前記第１のトランスミッションゲート及び前記第２のトランスミッションゲートは、前記ラッチ回路の前記２出力により、それぞれ前記第１の画素電極と前記第１の制御線、及び、前記第２の画素電極と前記第２の制御線、とを、同一期間導通または非導通し、
   前記信号供給手段は、前記正極側電源線、及び前記負極側電源線への電源電位の供給と、前記共通電極へのコモン電位の供給とを行う、
   ことを特徴とする請求項１から４のいずれか一項に記載の電気泳動表示装置。
6. 前記電気泳動素子は、互いに色の異なる３種の粒子を含有する液相分散媒が充填された充填部を備え、
   前記３種の粒子は、それぞれ、非帯電粒子、正帯電粒子及び負帯電粒子である、
   ことを特徴とする請求項５に記載の電気泳動表示装置。
7. 前記表示期間において、
   前記第１の画素電極及び前記第２の画素電極のうちの一方の画素電極と前記共通電極との間に供給する電位の大きさまたは時間を制御することにより、前記正帯電粒子または前記負帯電粒子の前記共通電極からの離間距離を調整し、これにより、前記共通電極を介して視認する前記充填部内の色を変更する請求項６に記載の電気泳動表示装置。
8. 第１の画素電極及び第２の画素電極と、前記第１の画素電極及び第２の画素電極と対向する共通電極と、前記第１の画素電極及び第２の画素電極と前記共通電極とで挟持され、正帯電粒子、負帯電粒子、及び非対電流粒子を含む電気泳動素子と、を備えた複数の画素を有する電気泳動表示装置の駆動方法であって、
   前記複数の画素の各々に設けられたメモリ回路に１ビットデータを記憶する第１の工程と、
   第１の制御線及び第２の制御線と前記第１の画素電極及び第２の画素電極との間に設けられたスイッチ回路によって、
   前記メモリ回路に記憶された１ビットデータに基づいて前記第１の制御線と前記第１の画素電極とを電気的に接続し、かつ前記第２の制御線と前記第２の画素電極とを電気的に接続する第２の工程と、
   前記第１の制御線に対し前記第１の画素電極に供給する第１の駆動信号と、前記第２の制御線に対し前記第２の画素電極に供給する第２の駆動信号とを、供給する第３の工程と、
   を有することを特徴とする電気泳動表示装置の駆動方法。
9. 複数の色調から形成されている画像を表示する場合、
   前記第１の工程、前記第２の工程及び前記第３の工程からなる組合せ工程を、前記複数の色調各々について行い、
   前記第１の工程においては、
   色調を変更する画素のメモリ回路に、前記第１の制御線と前記第１の画素電極とを電気的に接続し、かつ前記第２の制御線と前記第２の画素電極とを電気的に接続するための１ビットデータを記憶させ、色調を変更しない画素のメモリ回路に、該１ビットデータの反転データを記憶させる第１の動作を行い、
   前記第３の工程においては、
   前記第１の制御線及び第２の制御線に、前記色調を変更する画素の色調を規定する第１の駆動信号及び第２の駆動信号をそれぞれ供給する、
   ことを特徴とする請求項８記載の電気泳動表示装置の駆動方法。
10. 請求項１から７のいずれか一項に記載の電気泳動表示装置を具備することを特徴とする電子機器。

Images