JP2011075999A - 電気泳動表示装置及びその駆動方法並びに電子機器 - Google Patents

Abstract

【課題】電気泳動表示装置において、電気泳動素子の温度に応じて駆動電圧を高精度に補正し、且つ、装置の低コスト化及び小型化を図る。
【解決手段】電気泳動表示装置は、一対の第１基板（２８）及び第２基板（２９）と、第１及び第２基板間に挟持された電気泳動素子（２３）と、第１基板上に画素毎に設けられた画素電極（２１）と、第２基板上に画素電極に対向するように設けられた共通電極（２２）と、第１基板上に画素毎に設けられ、画素電極に電気的に接続された画素回路（２４、２５、１１０）と、画素回路を構成する少なくとも一のトランジスターのオフ時のリーク電流を検出し、画素電極及び共通電極間に画像データに応じて印加すべき駆動電圧を、リーク電流に基づいて推定される電気泳動素子の温度に適した電圧に補正する補正手段（２２１、２２２）とを備える。
【選択図】図７

Description

本発明は、電気泳動表示装置及びその駆動方法並びに電子機器に係る技術分野に関する。

この種の電気泳動表示装置は、表示領域に配列された複数の画素の各々において、画素電極及び共通電極間に挟持された電気泳動素子に、表示すべき階調に応じて駆動電圧を印加することにより、画像を表示する。このような電気泳動表示装置では、電気泳動素子の光学特性（例えば、光反射率）が温度により変化するため、例えばサーミスター等からなる温度センサーを設け、この温度センサーによって検出された温度に応じて、電気泳動素子に印加する駆動電圧を変更（或いは補正）する技術が知られている。

例えば特許文献１では、アクティブマトリクス型液晶表示装置において、画素トランジスターのオフ時の光によるリーク電流を検出するトランジスターを有効画素領域の近傍に配置する技術が開示されている。また、例えば特許文献２では、液晶表示装置において、液晶パネル内に液晶材料の温度を検出する半導体素子を形成する技術が開示されている。

特開２００５−３１１６４号公報 特開２０００−３３８５１８号公報

しかしながら、上述したような温度センサーを設ける技術によれば、（i）温度センサーを設ける分、製造コストが増大してしまったり、（ii）温度センサーを電気泳動素子の近傍に設けることが困難なため、電気泳動素子の温度を正確に検出することが困難になってしまったりするおそれがあるという技術的問題点がある。

本発明は、例えば上述した問題点に鑑みなされたものであり、電気泳動素子の温度に応じて駆動電圧を高精度に補正可能であり、且つ、装置の低コスト化及び小型化を図ることが可能な電気泳動表示装置及びその駆動方法並びに該電気泳動表示装置を備えた電子機器を提供することを課題とする。

本発明の電気泳動表示装置は上記課題を解決するために、複数の画素が配列された表示領域を有する電気泳動表示装置であって、一対の第１及び第２基板と、前記第１及び第２基板間に挟持された電気泳動素子と、前記第１基板上に前記画素毎に設けられた画素電極と、前記第２基板上に前記画素電極に対向するように設けられた共通電極と、前記第１基板上に前記画素毎に設けられ、前記画素電極に電気的に接続された画素回路と、前記画素回路を構成する少なくとも一のトランジスターのオフ時のリーク電流を検出し、前記画素電極及び前記共通電極間に画像データに応じて印加すべき駆動電圧を、前記リーク電流に基づいて推定される前記電気泳動素子の温度に適した電圧に補正する補正手段とを備える。

本発明の電気泳動表示装置によれば、その動作時には、第１基板に画素毎に設けられた画素電極と第２基板に複数の画素に共通して設けられた共通電極との間に挟持された電気泳動素子に、画像データに応じた駆動電圧が印加されることによって、複数の画素が配列された表示領域に画像が表示される。より具体的には、画素電極には画像データに基づく画像電位が画素回路を介して供給され、共通電極には所定電位が供給される。これにより、画素電極及び共通電極間に画像データに応じた駆動電圧が印加される。例えばマイクロカプセルである電気泳動素子の内部には、電気泳動粒子として、例えば、負に帯電された複数の白色粒子と正に帯電された複数の黒色粒子とが含まれている。画素電極及び共通電極間に印加される駆動電圧に応じて、負に帯電された複数の白色粒子及び正に帯電された複数の黒色粒子のうち一方が画素電極側に移動（即ち、泳動）し、他方が共通電極側に移動することにより、共通電極が設けられた第２基板側に画像が表示される。尚、電気泳動素子は、第１及び第２基板間に例えば樹脂からなるバインダーや接着剤によって固定される。

画素回路は、例えば、画素スイッチング用トランジスターや、該画素スイッチング用トランジスターと画素電極との間に電気的に接続され、画素スイッチング用トランジスターを介して供給される画像信号を保持することが可能に構成されたメモリー回路を有しており、少なくとも一のトランジスターを含んで構成される。尚、メモリー回路は、例えばＳＲＡＭ（Static Random Access Memory）等として構成され、複数のトランジスターを含んでなる。

本発明では特に、画素回路を構成する少なくとも一のトランジスターのオフ時のリーク電流を検出し、画素電極及び共通電極間に画像データに応じて印加すべき駆動電圧を、リーク電流に基づいて推定される電気泳動素子の温度に適した値に補正する補正手段を備える。補正手段は、例えば、画素電極及び共通電極間に印加すべき駆動電圧を、第１及び第２基板間に電気泳動素子が挟持されてなる電気泳動表示パネルに供給する駆動用ＩＣ（Integrated Circuit）の一部として構成される。ここで、画素回路は、第１基板上の表示領域における画素毎に設けられているので、画素回路を構成する少なくとも一のトランジスタの温度は、第１及び第２基板間における表示領域に設けられた電気泳動素子の温度と殆ど或いは実践上完全に同じであるとみなすことができる。よって、補正手段によって、画素回路を構成する少なくとも一のトランジスターのオフ時のリーク電流を検出することにより、該検出されたリーク電流に基づいて電気泳動素子の温度を高精度に推定することができる。更に、補正手段は、画素電極及び共通電極間に印加すべき駆動電圧を、リーク電流に基づいて推定される電気泳動素子の温度に適した電圧に補正する。言い換えれば、補正手段は、検出したリーク電流に基づいて電気泳動素子の温度を推定し、該推定した電気泳動素子の温度に適した駆動電圧が電気泳動素子に印加されるように、駆動電圧を補正する。例えば、補正手段は、電気泳動素子の温度に対する適切な駆動電圧として実験的に或いはシミュレーション等により予め定められた複数の電圧が規定されたテーブルを有しており、該複数の電圧の中から、リーク電流に基づいて推定される電気泳動素子の温度に適した電圧を選択する。よって、補正手段によって、電気泳動素子の温度に応じて駆動電圧を高精度に補正することができる。従って、高品位な表示を行うことが可能となる。加えて、本発明によれば、補正手段によって、画素回路を構成する少なくとも一のトランジスターのオフ時のリーク電流を検出することにより、電気泳動素子の温度を推定することができるので、例えば、第１基板上に、電気泳動素子の温度を検出するための温度センサーを新たに（即ち、画素回路と別個に）設ける必要がなく、当該電気泳動表示装置の低コスト化及び小型化を図ることができる。言い換えれば、本発明によれば、画素回路を構成する少なくとも一のトランジスターのオフ時のリーク電流を、電気泳動素子の温度を検出するための温度センサーとして利用するので、例えばサーミスター等からなる温度センサーを当該電気泳動表示装置に新たに設ける必要がなく、当該電気泳動表示装置の低コスト化及び小型化を実現することができる。

以上説明したように、本発明の電気泳動表示装置によれば、電気泳動素子の温度に応じて駆動電圧を高精度に補正可能であり、高品位な表示を行うことが可能である。更に、装置の低コスト化及び小型化を図ることが可能である。

本発明の電気泳動表示装置の一態様では、前記画素回路は、画素スイッチング用トランジスターと、前記画素電極及び前記画素スイッチング用トランジスター間に電気的に接続され、前記画素スイッチング用トランジスターを介して供給される画像信号を保持することが可能なメモリー回路とを有し、前記補正手段は、前記リーク電流として、前記メモリー回路を構成する少なくとも一のトランジスターのオフ時のリーク電流を検出する。

この態様によれば、例えばＳＲＡＭ等として構成され、複数のトランジスターを含んでなるメモリー回路を構成する少なくとも一のトランジスターのオフ時のリーク電流が、補正手段によって検出される。ここで、例えば、メモリー回路がＳＲＡＭとして構成される場合には、複数の画素の各々に１つずつ設けられた複数のメモリー回路には、画像信号を保持するための高電位電源電位が供給される高電位電源線、及び該高電位電源電位よりも低い低電位電源電位が供給される低電位電源線が共通して電気的に接続される。このため、複数のメモリー回路の各々を構成する少なくとも一のトランジスターのオフ時のリーク電流は、すべて低電位電源線に流れ込む。よって、複数のメモリー回路の各々における少なくとも一のトランジスターのオフ時のリーク電流を、低電位電源線においてそれらの総和として補正手段によって検出することができるので、電気泳動素子の温度を高精度に推定することができる。従って、補正手段によって、駆動電圧を、電気泳動素子の温度に応じて高精度に補正することができる。

上述した画素回路が画素スイッチング用トランジスター及びメモリー回路を有する態様では、前記補正手段は、前記リーク電流として、前記画素スイッチング用トランジスターのオフ時のリーク電流を検出してもよい。

この場合には、メモリー回路を構成するトランジスターに加えて、画素スイッチング用トランジスターのオフ時のリーク電流が補正手段によって検出される。よって、補正手段によって検出されるリーク電流の電流量を、例えばメモリー回路を構成する少なくとも一のトランジスターのオフ時のリーク電流のみが検出される場合と比較して大きくすることができるので、電気泳動素子の温度をより一層高精度に推定することができる。従って、補正手段によって、駆動電圧を、電気泳動素子の温度に応じてより一層高精度に補正することができる。

上述した画素回路が画素スイッチング用トランジスター及びメモリー回路を有する態様では、前記画素回路は、前記メモリー回路から出力される前記画像信号に基づく出力信号に応じて、第１及び第２の制御線のいずれかを前記画素電極に電気的に接続するスイッチ回路を有し、前記補正手段は、前記リーク電流として、前記スイッチ回路を構成する少なくとも一のトランジスターのオフ時のリーク電流を検出する。

この場合には、メモリー回路及び画素電極間にはスイッチ回路が設けられている。スイッチ回路は、メモリー回路から画像信号に基づいて出力される出力信号に応じて、互いに異なる電位を供給する第１及び第２の制御線のいずれかを画素電極に電気的に接続する。より具体的には、スイッチ回路は、例えば複数のトランジスターを含んでなり、画素電極に電気的に接続される制御線を、メモリー回路からの出力に応じて、第１の画素電位の供給する第１の制御線及び第１の電位とは異なる第２の画素電位を供給する第２の制御線間で切り替える。これにより、第１の制御線に電気的に接続された画素電極には、第１の制御線を介して第１の画素電位が供給され、第２の制御線に電気的に接続された画素電極には、第２の制御線を介して第２の画素電位が供給される。

ここで特に、スイッチ回路を構成する少なくとも一のトランジスターのオフ時のリーク電流が補正手段によって検出される。よって、補正手段によって、電気泳動素子の温度を高精度に推定することができ、駆動電圧を、電気泳動素子の温度に応じて高精度に補正することができる。

本発明の電気泳動表示装置の他の態様では、前記補正手段は、前記電気泳動素子に所定電圧を印加して、前記電気泳動素子に流れる素子電流を検出し、前記駆動電圧を、前記素子電流及び前記リーク電流に基づいて推定される前記電気泳動素子の温度に適した電圧に補正する。

この態様によれば、補正手段は、画素回路を構成する少なくとも一のトランジスターのオフ時のリーク電流に加えて、電気泳動素子に流れる素子電流を検出する。ここで、素子電流は、電気泳動素子を流れるので、その温度特性は、電気泳動素子の温度特性に殆ど或いは実践上完全に一致する。よって、補正手段によって、画素回路を構成する少なくとも一のトランジスターのオフ時のリーク電流に加えて、電気泳動素子に流れる素子電流を検出することにより、該検出されたリーク電流及び素子電流に基づいて、電気泳動素子の温度を高精度に推定することができる。従って、補正手段によって、駆動電圧を、電気泳動素子の温度に応じてより一層高精度に補正することが可能となる。

上述した補正手段が素子電流を検出する態様では、前記補正手段は、隣り合う前記画素電極間に電位差を生じさせることにより、前記電気泳動素子に前記所定電圧を印加してもよい。

この場合には、隣り合う画素電極間の電位差によって電気泳動素子に素子電流を発生させることができ、素子電流を確実に検出することができる。よって、電気泳動素子の温度をより一層高精度に推定することができる。

上述した補正手段が素子電流を測定する態様では、前記補正手段は、前記画素電極及び前記共通電極間に電位差を生じさせることにより、前記電気泳動素子に前記所定電圧を印加してもよい。

この場合には、画素電極及び共通電極間の電位差によって電気泳動素子に素子電流を発生させることができ、素子電流を確実に検出することができる。よって、電気泳動素子の温度をより一層高精度に推定することができる。

上述した補正手段が素子電流を測定する態様では、前記補正手段は、前記表示領域が分割されてなる複数の分割領域の各々に対して、互いに異なるタイミングで前記電気泳動素子に前記所定電圧を印加して、前記分割領域毎に前記素子電流を検出してもよい。

この場合には、電気泳動素子の温度を分割領域毎に推定することができる。よって、補正手段によって、分割領域毎に推定された温度に応じて、駆動電圧をより適切に補正することができる。

本発明に係る電気泳動表示装置の駆動方法は上記課題を解決するために、複数の画素が配列された表示領域を有する電気泳動表示装置であって、一対の第１及び第２基板と、前記第１及び第２基板間に挟持された電気泳動素子と、前記第１基板上に前記画素毎に設けられた画素電極と、前記第２基板上に前記画素電極に対向するように設けられた共通電極と、前記第１基板上に前記画素毎に設けられ、前記画素電極に電気的に接続された画素回路とを備えた電気泳動表示装置を駆動する電気泳動表示装置の駆動方法であって、前記画素回路を構成する少なくとも一のトランジスターのオフ時のリーク電流を検出する検出工程と、前記画素電極及び前記共通電極間に画像データに応じて印加すべき駆動電圧を、前記リーク電流に基づいて推定される前記電気泳動素子の温度に適した電圧に補正する補正工程とを含む。

本発明に係る電気泳動表示装置の駆動方法によれば、検出工程によって、画素回路を構成する少なくとも一のトランジスターのオフ時のリーク電流を検出する。よって、該リーク電流に基づいて、電気泳動素子の温度を高精度に推定することができる。更に、補正工程によって、画素電極及び前記共通電極間に画像データに応じて印加すべき駆動電圧を、検出工程によって検出されたリーク電流に基づいて推定される電気泳動素子の温度に適した電圧に補正する。よって、電気泳動素子の温度に応じて駆動電圧を高精度に補正することができる。従って、高品位な表示を行うことが可能となる。

尚、上述した本発明の電気泳動表示装置に係る各種態様と同様の各種態様を、本発明に係る電気泳動表示装置の駆動方法にも適宜適用可能である。

本発明の電子機器は上記課題を解決するために、上述した本発明の電気泳動表示装置（但し、その各種態様も含む）を備える。

本発明の電子機器によれば、上述した本発明の電気泳動表示装置を具備してなるので、高品位な表示を行うことが可能な、例えば、腕時計、電子ペーパー、電子ノート、携帯電話、携帯用オーディオ機器などの各種電子機器を実現できる。

本発明の作用及び他の利得は次に説明する発明を実施するための形態から明らかにされる。

第１実施形態に係る電気泳動表示パネルの全体構成を示すブロック図である。 第１実施形態に係る画素の電気的な構成を示す等価回路図である。 第１実施形態に係る電気泳動表示パネルの表示領域における部分断面図である。 マイクロカプセルの構成を示す模式図である。 第１実施形態に係る電気泳動表示装置の駆動回路の構成を示すブロック図である。 第１実施形態に係る温度検出回路の構成を示すブロック図である。 第１実施形態に係る電気泳動表示装置の駆動回路による駆動電圧の補正動作を説明するためのブロック図である。 第２実施形態に係る電気泳動表示装置の駆動回路による駆動電圧の補正動作を説明するためのブロック図である。 第３実施形態に係る電気泳動表示装置の駆動回路による駆動電圧の補正動作を説明するためのブロック図である。 第４実施形態に係る電気泳動表示装置の駆動回路による駆動電圧の補正動作を説明するためのブロック図である。 第４実施形態に係る電気泳動表示装置の駆動回路による駆動電圧の補正動作時の表示領域における表示画像の一例を示す模式図である。 第４実施形態の変形例に係る電気泳動表示装置の駆動回路による駆動電圧の補正動作時の表示領域における表示画像の一例を示す模式図である。 第４実施形態の変形例に係る、駆動電圧の補正動作時において、すべての画素が互いに同じ階調を表示する分割領域の互いに隣り合う画素の状態を説明するための模式図である。 第５実施形態に係る電気泳動表示装置の駆動回路による駆動電圧の補正動作を説明するためのブロック図である。 電気泳動表示装置を適用した電子機器の一例たる電子ペーパーの構成を示す斜視図である。 電気泳動表示装置を適用した適用した電子機器の一例たる電子ノートの構成を示す斜視図である。

以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気泳動表示装置の一例であるアクティブマトリクス駆動方式の電気泳動表示装置を例にとる。

＜第１実施形態＞
第１実施形態に係る電気泳動表示装置について、図１から図７を参照して説明する。

先ず、本実施形態に係る電気泳動表示装置が備える電気泳動表示パネルの全体構成について、図１及び図２を参照して説明する。

図１は、本実施形態に係る電気泳動表示パネルの全体構成を示すブロック図である。

図１において、本実施形態に係る電気泳動表示パネル１は、ｍ行×ｎ列分の画素２０がマトリクス状（二次元平面的）に配列された表示領域３ａを有している。表示領域３ａには、ｍ本の走査線４０（即ち、走査線Ｙ１、Ｙ２、…、Ｙｍ）と、ｎ本のデータ線５０（即ち、データ線Ｘ１、Ｘ２、…、Ｘｎ）とが互いに交差するように設けられている。具体的には、ｍ本の走査線４０は、行方向（即ち、Ｘ方向）に延在し、ｎ本のデータ線５０は、列方向（即ち、Ｙ方向）に延在している。ｍ本の走査線４０とｎ本のデータ線５０との交差に対応して画素２０が配置されている。

電気泳動表示パネル１は、走査線駆動回路６０及びデータ線駆動回路７０を備えている。

走査線駆動回路６０は、タイミング信号に基づいて、走査線Ｙ１、Ｙ２、…、Ｙｍの各々に走査信号をパルス的に順次供給する。データ線駆動回路７０は、タイミング信号に基づいて、データ線Ｘ１、Ｘ２、…、Ｘｎに画像信号を供給する。画像信号は、高電位レベル（以下「ハイレベル」という。例えば５Ｖ）又は低電位レベル（以下「ローレベル」という。例えば０Ｖ）の２値的なレベルをとる。

ここに、各画素２０は、高電位電源線９１、低電位電源線９２、共通電位線９３、第１の制御線９４及び第２の制御線９５に電気的に接続されている。高電位電源線９１、低電位電源線９２、共通電位線９３、第１の制御線９４及び第２の制御線９５は夫々、典型的には図１中に示すように行方向（Ｘ方向）に沿って配列する画素２０からなる画素列毎に、画素列に属する画素２０に共通に配線される。

図２は、画素の電気的な構成を示す等価回路図である。

図２において、画素２０は、画素スイッチング用トランジスター２４と、メモリー回路２５と、スイッチ回路１１０と、画素電極２１と、共通電極２２と、電気泳動素子２３とを備えている。尚、画素スイッチング用トランジスター２４、メモリー回路２５及びスイッチ回路１１０が、本発明に係る「画素回路」の一例を構成する。

画素スイッチング用トランジスター２４は、一例としてＮ型トランジスタで構成されている。画素スイッチング用トランジスター２４は、そのゲートが走査線４０に電気的に接続されており、そのソースがデータ線５０に電気的に接続されており、そのドレインがメモリー回路２５の入力端子Ｎ１に電気的に接続されている。画素スイッチング用トランジスター２４は、データ線駆動回路７０（図１参照）からデータ線５０を介して供給される画像信号を、走査線駆動回路６０（図１参照）から走査線４０を介してパルス的に供給される走査信号に応じたタイミングで、メモリー回路２５の入力端子Ｎ１に出力する。

メモリー回路２５は、インバータ回路２５ａ及び２５ｂを有しており、ＳＲＡＭとして構成されている。

インバータ回路２５ａ及び２５ｂは、互いの入力端子に他方の出力端子が電気的に接続されたループ構造を有している。即ち、インバータ回路２５ａの入力端子とインバータ回路２５ｂの出力端子とが互いに電気的に接続され、インバータ回路２５ｂの入力端子とインバータ回路２５ａの出力端子とが互いに電気的に接続されている。インバータ回路２５ａの入力端子が、メモリー回路２５の入力端子Ｎ１として構成されており、インバータ回路２５ａの出力端子が、メモリー回路２５の出力端子Ｎ２として構成されている。

インバータ回路２５ａは、Ｎ型トランジスター２５ａ１及びＰ型トランジスター２５ａ２を有している。Ｎ型トランジスター２５ａ１及びＰ型トランジスター２５ａ２のゲートは、メモリー回路２５の入力端子Ｎ１に電気的に接続されている。Ｎ型トランジスター２５ａ１のソースは、低電位電源電位Ｖｓｓが供給される低電位電源線９２に電気的に接続されている。Ｐ型トランジスター２５ａ２のソースは、高電位電源電位Ｖｄｄが供給される高電位電源線９１に電気的に接続されている。Ｎ型トランジスター２５ａ１及びＰ型トランジスター２５ａ２のドレインは、メモリー回路２５の出力端子Ｎ２に電気的に接続されている。

インバータ回路２５ｂは、Ｎ型トランジスター２５ｂ１及びＰ型トランジスター２５ｂ２を有している。Ｎ型トランジスター２５ｂ１及びＰ型トランジスター２５ｂ２のゲートは、メモリー回路２５の出力端子Ｎ２に電気的に接続されている。Ｎ型トランジスター２５ｂ１のソースは、低電位電源電位Ｖｓｓが供給される低電位電源線９２に電気的に接続されている。Ｐ型トランジスター２５ｂ２のソースは、高電位電源電位Ｖｄｄが供給される高電位電源線９１に電気的に接続されている。Ｎ型トランジスター２５ｂ１及びＰ型トランジスター２５ｂ２のドレインは、メモリー回路２５の入力端子Ｎ１に電気的に接続されている。

メモリー回路２５は、その入力端子Ｎ１にハイレベルの画像信号が入力されると、その出力端子Ｎ２から低電位電源電位Ｖｓｓを出力し、その入力端子Ｎ１にローレベルの画像信号が入力されると、その出力端子Ｎ２から高電位電源電位Ｖｄｄを出力する。即ち、メモリー回路２５は、入力された画像信号がハイレベルであるかローレベルであるかに応じて、低電位電源電位Ｖｓｓ又は高電位電源電位Ｖｄｄを出力する。言い換えれば、メモリー回路２５は、入力された画像信号を、低電位電源電位Ｖｓｓ又は高電位電源電位Ｖｄｄとして記憶可能に構成されている。

スイッチ回路１１０は、第１のトランスミッションゲート１１１及び第２のトランスミッションゲート１１２を備えている。

第１のトランスミッションゲート１１１は、Ｐ型トランジスター１１１ｐ及びＮ型トランジスター１１１ｎを備えている。Ｐ型トランジスター１１１ｐ及びＮ型トランジスター１１１ｎのソースは、第１の制御線９４に電気的に接続されている。Ｐ型トランジスター１１１ｐ及びＮ型トランジスター１１１ｎのドレインは、画素電極２１に電気的に接続されている。Ｐ型トランジスター１１１ｐのゲートは、メモリー回路２５の入力端子Ｎ１に電気的に接続されており、Ｎ型トランジスター１１１ｎのゲートは、メモリー回路２５の出力端子Ｎ２に電気的に接続されている。

第２のトランスミッションゲート１１２は、Ｐ型トランジスター１１２ｐ及びＮ型トランジスター１１２ｎを備えている。Ｐ型トランジスター１１２ｐ及びＮ型トランジスター１１２ｎのソースは、第２の制御線９５に電気的に接続されている。Ｐ型トランジスター１１２ｐ及びＮ型トランジスター１１２ｎのドレインは、画素電極２１に電気的に接続されている。Ｐ型トランジスター１１２ｐのゲートは、メモリー回路２５の出力端子Ｎ２に電気的に接続されており、Ｎ型トランジスター１１２ｎのゲートは、メモリー回路２５の入力端子Ｎ１に電気的に接続されている。

スイッチ回路１１０は、メモリー回路２５に入力される画像信号に応じて、第１の制御線９４及び第２の制御線９５のいずれか一方の制御線を択一的に選択して、その一方の制御線を画素電極２１に電気的に接続する。

具体的には、メモリー回路２５の入力端子Ｎ１にハイレベルの画像信号が入力されると、メモリー回路２５からＮ型トランジスター１１１ｎ及びＰ型トランジスター１１２ｐのゲートに低電位電源電位Ｖｓｓが出力されると共に、Ｐ型トランジスター１１１ｐ及びＮ型トランジスター１１２ｎのゲートに高電位電源電位Ｖｄｄが出力されることにより、第２のトランスミッションゲート１１２を構成するＰ型トランジスター１１２ｐ及びＮ型トランジスター１１２ｎのみがオン状態となり、第１のトランスミッションゲート１１１を構成するＰ型トランジスター１１１ｐ及びＮ型トランジスター１１１ｎはオフ状態となる。一方、メモリー回路２５の入力端子Ｎ１にローレベルの画像信号が入力されると、メモリー回路２５からＮ型トランジスター１１１ｎ及びＰ型トランジスター１１２ｐのゲートに高電位電源電位Ｖｄｄが出力されると共に、Ｐ型トランジスター１１１ｐ及びＮ型トランジスター１１２ｎのゲートに低電位電源電位Ｖｓｓが出力されることにより、第１のトランスミッションゲート１１１を構成するＰ型トランジスター１１１ｐ及びＮ型トランジスター１１１ｎのみがオン状態となり、第２のトランスミッションゲート１１２を構成するＰ型トランジスター１１２ｐ及びＮ型トランジスター１１２ｎはオフ状態となる。つまり、メモリー回路２５の入力端子Ｎ１にハイレベルの画像信号が入力された場合には、第２のトランスミッションゲート１１２のみがオン状態となり、一方、メモリー回路２５の入力端子Ｎ１にローレベルの画像信号が入力された場合には、第１のトランスミッションゲート１１１のみがオン状態となる。

複数の画素２０の各々の画素電極２１は、スイッチ回路１１０によって画像信号に応じて択一的に選択された第１の制御線９４又は第２の制御線９５に電気的に接続される。その際、複数の画素２０の各々の画素電極２１は、スイッチ９４ｓ又は９５ｓのオンオフ状態に応じて、第１の電位Ｓ１又は第２の電位Ｓ２が画素電位として供給される、或いはハイインピーダンス状態とされる。

より具体的には、ローレベルの画像信号が供給される画素２０については、第１のトランスミッションゲート１１１のみがオン状態となり、その画素２０の画素電極２１は、第１の制御線９４に電気的に接続され、スイッチ９４ｓのオンオフ状態に応じて第１の電位Ｓ１が供給され、又は、ハイインピーダンス状態とされる。一方、ハイレベルの画像信号が供給される画素２０については、第２のトランスミッションゲート１１２のみがオン状態となり、その画素２０の画素電極２１は、第２の制御線９５に電気的に接続され、スイッチ９５ｓのオンオフ状態に応じて第２の電位Ｓ２が供給され、又は、ハイインピーダンス状態とされる。

画素電極２１は、電気泳動素子２３を介して共通電極２２と互いに対向するように配置されている。共通電極２２は、共通電位Ｖｃｏｍが供給される共通電位線９３に電気的に接続されている。

電気泳動素子２３は、電気泳動粒子をそれぞれ含んでなる複数のマイクロカプセルから構成されている。

次に、本実施形態に係る電気泳動表示パネルの具体的な構成について、図３及び図４を参照して説明する。

図３は、本実施形態に係る電気泳動表示パネルの表示領域における部分断面図である。

図３において、電気泳動表示パネル１は、素子基板２８と対向基板２９との間に電気泳動素子２３が挟持される構成となっている。尚、本実施形態では、対向基板２９側に画像を表示することを前提として説明する。また、素子基板２８は本発明に係る「第１基板」の一例であり、対向基板２９は本発明に係る「第２基板」の一例である。

素子基板２８は、例えばガラスやプラスチック等からなる基板である。素子基板２８上には、ここでは図示を省略するが、図２を参照して上述した画素スイッチング用トランジスター２４、メモリー回路２５、スイッチ回路１１０、走査線４０、データ線５０、高電位電源線９１、低電位電源線９２、共通電位線９３、第１の制御線９４、第２の制御線９５等が作り込まれた積層構造が形成されている。この積層構造の上層側に複数の画素電極２１がマトリクス状に設けられている。

対向基板２９は、例えばガラスやプラスチック等からなる透明な基板である。対向基板２９における素子基板２８との対向面上には、共通電極２２が複数の画素電極９ａと対向してベタ状に形成されている。共通電極２２は、例えばマグネシウム銀（ＭｇＡｇ）、インジウム・スズ酸化物（ＩＴＯ）、インジウム・亜鉛酸化物（ＩＺＯ）等の透明導電材料から形成されている。

電気泳動素子２３は、電気泳動粒子をそれぞれ含んでなる複数のマイクロカプセル８０から構成されており、例えば樹脂等からなるバインダー３０及び接着層３１によって素子基板２８及び対向基板２９間で固定されている。尚、本実施形態に係る電気泳動表示パネル１は、製造プロセスにおいて、電気泳動素子２３が予め対向基板２９側にバインダー３０によって固定されてなる電気泳動シートが、別途製造された、画素電極２１等が形成された素子基板２８側に接着層３１によって接着されている。

マイクロカプセル８０は、画素電極２１及び共通電極２２間に挟持され、１つの画素２０内に（言い換えれば、１つの画素電極２１に対して）１つ又は複数配置されている。

図４は、マイクロカプセルの構成を示す模式図である。尚、図４では、マイクロカプセルの断面を模式的に示している。

図４において、マイクロカプセル８０は、被膜８５の内部に分散媒８１と、複数の白色粒子８２と、複数の黒色粒子８３とが封入されてなる。マイクロカプセル８０は、例えば、５０ｕｍ程度の粒径を有する球状に形成されている。

被膜８５は、マイクロカプセル８０の外殻として機能し、ポリメタクリル酸メチル、ポリメタクリル酸エチル等のアクリル樹脂、ユリア樹脂、アラビアゴム等の透光性を有する高分子樹脂から形成されている。

分散媒８１は、白色粒子８２及び黒色粒子８３をマイクロカプセル８０内（言い換えれば、被膜８５内）に分散させる媒質である。分散媒８１としては、水や、メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブ等のアルコール系溶媒、酢酸エチル、酢酸ブチル等の各種エステル類、アセトン、メチルエチルケトン、メチルイソブチルケトン等のケトン類、ペンタン、ヘキサン、オクタン等の脂肪族炭化水素、シクロヘキサン、メチルシクロヘキサン等の脂環式炭化水素、ベンゼン、トルエンや、キシレン、ヘキシルベンゼン、へブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼン等の長鎖アルキル基を有するベンゼン類等の芳香族炭化水素、塩化メチレン、クロロホルム、四塩化炭素、１、２−ジクロロエタン等のハロゲン化炭化水素、カルボン酸塩やその他の油類を単独で又は混合して用いることができる。また、分散媒８１には、界面活性剤が配合されてもよい。

白色粒子８２は、例えば、二酸化チタン、亜鉛華（酸化亜鉛）、三酸化アンチモン等の白色顔料からなる粒子（高分子或いはコロイド）であり、例えば負に帯電されている。

黒色粒子８３は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子（高分子或いはコロイド）であり、例えば正に帯電されている。

このため、白色粒子８２及び黒色粒子８３は、画素電極２１と共通電極２２との間の電位差によって発生する電場によって、分散媒８１中を移動することができる。

これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンド等の粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤等を添加することができる。

図３及び図４において、画素電極２１と共通電極２２との間に、相対的に共通電極２２の電位が高くなるように電圧が印加された場合には、正に帯電された黒色粒子８３はクーロン力によってマイクロカプセル８０内で画素電極２１側に引き寄せられると共に、負に帯電された白色粒子８２はクーロン力によってマイクロカプセル８０内で共通電極２２側に引き寄せられる。この結果、マイクロカプセル８０内の表示面側（即ち、共通電極２２側）に白色粒子８２が集まることで、表示領域３ａにこの白色粒子８２の色（即ち、白色）を表示することができる。逆に、画素電極２１と共通電極２２との間に、相対的に画素電極２１の電位が高くなるように電圧が印加された場合には、負に帯電された白色粒子８２がクーロン力によって画素電極２１側に引き寄せられると共に、正に帯電された黒色粒子８３はクーロン力によって共通電極２２側に引き寄せられる。この結果、マイクロカプセル８０の表示面側に黒色粒子８３が集まることで、表示領域３ａにこの黒色粒子８３の色（即ち、黒色）を表示することができる。

尚、画素電極２１及び共通電極２２間における白色粒子８２及び黒色粒子８３の分布状態によって、白色と黒色との中間階調である、ライトグレー、グレー、ダークグレー等の灰色を表示することも可能である。また、白色粒子８２、黒色粒子８３に用いる顔料を、例えば赤色、緑色、青色等の顔料に代えることによって、赤色、緑色、青色等を表示することができる。

次に、以上説明した電気泳動表示パネル１を駆動する駆動回路について、図５から図７を参照して説明する。尚、以下に説明する駆動回路は、電気泳動表示パネル１に走査線駆動回路６０、データ線駆動回路７０等と共に内蔵されて作り込まれてもよいし、例えば外部回路としてパネル外に設けられ電気泳動表示パネル１に実装されるようにしてもよい。また、走査線駆動回路６０及びデータ線駆動回路７０の少なくとも一方も外部回路として設けられ、電気泳動表示パネル１に実装されるようにしてもよい。

図５は、本実施形態に係る電気泳動表示パネルを駆動する駆動回路の構成を概略的に示すブロック図である。

図５において、本実施形態に係る電気泳動表示装置は、図１から図４を参照して上述した電気泳動表示パネル１と、駆動回路２００とを備えている。

駆動回路２００は、コントローラー２９０と、電源回路２１０と、駆動電圧制御部２２０とを備えており、駆動用ＩＣとして構成されている。

コントローラー２９０は、電気泳動表示パネル１の駆動制御を行い、走査線駆動回路６０及びデータ線駆動回路７０（図１参照）、並びに電源回路２１０及び駆動電圧制御部２２０の各々の動作を制御する。

電源回路２１０は、電気泳動表示パネル１を駆動するための各種電源を供給可能なように構成されている。電源回路２１０は、高電位電源線９１に高電位電源電位Ｖｄｄを供給すると共に低電位電源線９２に低電位電源電位Ｖｓｓを供給し、共通電位線９３に共通電位Ｖｃｏｍを供給し、第１の制御線９４に第１の電位Ｓ１、及び第２の制御線９５に第２の電位Ｓ２を夫々供給する。また、電源回路２１０は、走査線駆動回路６０やデータ線駆動回路７０等を駆動するための電源の供給も行う。

駆動電圧制御部２２０は、画素電極２１及び共通電極２２間に画像データに応じて印加すべき駆動電圧を制御する。

本実施形態では特に、駆動電圧制御部２２０は、温度検出回路２２１及び駆動電圧パラメーターテーブル２２２を有している。尚、温度検出回路２２１及び駆動電圧パラメータテーブル２２２が本発明に係る「補正手段」の一例を構成する。

図６は、本実施形態に係る温度検出回路の構成を示すブロック図である。

図６において、温度検出回路２２１は、電流検出回路２２１ａ及び信号処理回路２２１ｂを有している。

電流検出回路２２１ａは、低電位電源線９２に電気的に接続されており、低電位電源線９２に流れる電流を検出可能に構成されている。具体的には、電流検出回路２２１ａは、オペアンプ３１０と、抵抗３２１及び３２２と、シャント抵抗３２３とを含んでいる。オペアンプ３１０の一方の入力端子（即ち、＋入力端子）は、低電位電源線９２及びシャント抵抗３２３に電気的に接続されている。オペアンプ３１０の他方の入力端子（即ち、−入力端子）は、抵抗３２１及び３２２に電気的に接続されている。オペアンプ３１０の出力端子は、信号処理回路２２１ｂに電気的に接続されている。抵抗３２１のオペアンプ３１０に電気的に接続された一端側と異なる他端側は、接地電位（或いはグランド（ＧＮＤ）電位）に電気的に接続されている。抵抗３２２のオペアンプ３１０に電気的に接続された一端側と異なる他端側は、オペアンプ３１０の出力端に電気的に接続されている。シャント抵抗３２３のオペアンプ３１０に電気的に接続された一端側とは異なる他端側は、接地電位に電気的に接続されている。電流検出回路２２１ａは、低電位電源線９２から入力される電流Ｉｏｕｔがシャント抵抗３２３を流れることにより生じる電位をオペアンプ３１０によって増幅して電位Ｖｏｕｔとして信号処理回路２２１ｂに出力する。ここで、抵抗３２１及び３２２並びにシャント抵抗３２３の抵抗値をそれぞれ、Ｒ１、Ｒ２及びＲｓとすると、電位Ｖｏｕｔは、以下の式（１）で表される。

Ｖｏｕｔ＝Ｉｏｕｔ×Ｒｓ×（１＋Ｒ２／Ｒ１） ・・・（１）
信号処理回路２２１ｂは、後述する駆動電圧パラメーターテーブル２２２に予め規定された複数の電圧の中から駆動電圧（言い換えれば、画素電位の電位レベル、つまり、画素電極２１に画素電位として供給される第１の電位Ｓ１及び第２の電位Ｓ２の電位レベル）を、電流検出回路２２１ａから入力される電位Ｖｏｕｔに応じて選択する。

図５において、駆動電圧パラメーターテーブル２２２は、電気泳動素子２３の温度に対する適切な駆動電圧として実験的に或いはシミュレーション等により予め定められた複数の電圧（具体的には、複数の電圧波形）が規定されたテーブルである。

次に、上述のように構成された駆動回路２００による駆動電圧の補正動作について、図５及び図６に加えて図７を参照して説明する。

図７は、本実施形態に係る電気泳動表示装置の駆動回路による駆動電圧の補正動作を説明するためのブロック図である。

図７において、駆動回路２００は、駆動電圧を補正する際には、先ず、メモリー回路２５を構成する例えばトランジスター２５ａ１及び２５ｂ２のオフ時のリーク電流Ｉｏｕｔ１を、電流検出回路２２１ａによって検出する。より具体的には、先ず、各画素２０のメモリー回路２５にローレベル（Ｌ）の画像信号が供給されることにより、トランジスター２５ａ１及び２５ｂ２がオフ（ＯＦＦ）状態とされ、トランジスター２５ａ２及び２５ｂ１がオン（ＯＮ）状態とされる。これにより、高電位電源線９１側から低電位電源線９２側に向かって、オフ状態とされたトランジスター２５ａ１及び２５ｂ２を流れるリーク電流Ｉｏｕｔ１が発生する。駆動回路２００は、このように発生したリーク電流Ｉｏｕｔ１を電流検出回路２２１ａによって検出する。具体的には、電流検出回路２２１ａは、リーク電流Ｉｏｕｔ１がシャント抵抗３２３（図６参照）を流れることにより生じる電位をオペアンプ３１０によって増幅した電位としてリーク電流Ｉｏｕｔ１を検出する。

次に、駆動回路２００は、駆動電圧を、電流検出回路２２１ａによって検出したリーク電流Ｉｏｕｔ１に基づいて推定される電気泳動素子２３の温度に適した電圧に補正する。具体的には、駆動回路２００は、駆動電圧パラメーターテーブル２２２に電気泳動素子２３の温度に対する適切な駆動電圧として規定された複数の電圧の中から、検出したリーク電流Ｉｏｕｔ１に基づいて推定される電気泳動素子２３の温度に適した電圧を、信号処理回路２２１ｂによって選択する。

ここで、メモリー回路２５は、素子基板２８（図３参照）上の表示領域３ａにおける画素２０毎に設けられているので、メモリー回路２５を構成するトランジスター２５ａ１及び２５ｂ２（並びにトランジスター２５ａ２及び２５ｂ１）の温度は、素子基板２８及び対向基板２９間における表示領域３ａに設けられた電気泳動素子２３の温度と殆ど或いは実践上完全に同じであるとみなすことができる。よって、電流検出回路２２１ａによって、メモリー回路２５を構成するトランジスター２５ａ１及び２５ｂ２（或いはトランジスター２５ａ２及び２５ｂ１）のオフ時のリーク電流Ｉｏｕｔ１を検出することにより、該検出されたリーク電流Ｉｏｕｔ１に基づいて電気泳動素子２３の温度を高精度に推定することができる。従って、駆動電圧パラメーターテーブル２２２に規定された複数の電圧の中から、リーク電流Ｉｏｕｔ１に基づいて推定される電気泳動素子２３の温度に適した電圧を、信号処理回路２２１ｂによって選択することで、電気泳動素子２３の温度に応じて駆動電圧を高精度に補正することができる。従って、本実施形態に係る電気泳動表示装置によれば、高品位な表示を行うことが可能となる。

加えて、本実施形態に係る電気泳動表示装置によれば、駆動回路２００によって、各画素２０に設けられたメモリー回路２５を構成するトランジスターのオフ時のリーク電流Ｉｏｕｔを検出することにより、電気泳動素子２３の温度を推定することができるので、例えば、素子基板２８上に、電気泳動素子２３の温度を検出するための温度センサーを新たに設ける必要がなく、当該電気泳動表示装置の低コスト化及び小型化を図ることができる。言い換えれば、本実施形態に係る電気泳動表示装置によれば、メモリー回路２５を構成するトランジスター２５ａ１及び２５ｂ２（或いはトランジスター２５ａ２及び２５ｂ１）のオフ時のリーク電流Ｉｏｕｔ１を、電気泳動素子２３の温度を検出するための温度センサーとして利用するので、例えばサーミスター等からなる温度センサーを当該電気泳動表示装置に新たに設ける必要がなく、当該電気泳動表示装置の低コスト化及び小型化を実現することができる。

本実施形態では特に、複数の画素２０の各々に１つずつ設けられた複数のメモリー回路２５には、高電位電源線９１及び低電位電源線９２が共通して電気的に接続されている。このため、複数のメモリー回路２５の各々を構成するトランジスター２５ａ１及び２５ｂ２（或いはトランジスター２５ａ２及び２５ｂ１）のオフ時のリーク電流Ｉｏｕｔは、すべて低電位電源線９２に流れ込む。よって、複数のメモリー回路２５の各々におけるリーク電流Ｉｏｕｔ１を、低電位電源線９２においてそれらの総和として電流検出回路２２１ａによって検出することができるので、電気泳動素子２３の温度を高精度に推定することができる。

以上説明したように、本実施形態に係る電気泳動表示装置によれば、電気泳動素子２３の温度に応じて駆動電圧を高精度に補正可能であり、高品位な表示を行うことが可能である。更に、装置の低コスト化及び小型化を図ることが可能である。

＜第２実施形態＞
第２実施形態に係る電気泳動表示装置について、図８を参照して説明する。

図８は、第２実施形態に係る電気泳動表示装置の駆動回路による駆動電圧の補正動作を説明するためのブロック図である。尚、図８において、図１から図７に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。また、この点については、図９から図１４についても同様である。

図８において、第２実施形態に係る電気泳動表示装置は、第１実施形態における電流検出回路２２１ａ及び信号処理回路２２１ｂに代えて電流検出回路２２１ａ２及び信号処理回路２２１ｂ２を備える点で、上述した第１実施形態に係る電気泳動表示装置と異なり、その他の点については上述した第１実施形態に係る電気泳動表示装置と概ね同様に構成されている。

図８において、電流検出回路２２１ａ２は、第２の制御線９５に電気的に接続されており、第２の制御線９５に流れる電流を検出可能に構成されている。電流検出回路２２１ａ２は、図６を参照して上述した第１実施形態における電流検出回路２２１ａと概ね同様に構成されているが、オペアンプ３１０の＋入力端子に低電位電源線９２に代えて第２の制御線９５が電気的に接続されている点で、第１実施形態における電流検出回路２２１ａと異なる。

信号処理回路２２１ｂ２は、駆動電圧パラメーターテーブル２２２に予め規定された複数の電圧の中から駆動電圧を、電流検出回路２２１ａ２から入力される電位Ｖｏｕｔに応じて選択する。

図８において、駆動回路２００は、駆動電圧を補正する際には、先ず、スイッチ回路１１０を構成する例えばトランジスター１１２ｐ及び１１２ｎのオフ時のリーク電流Ｉｏｕｔ２を、電流検出回路２２１ａ２によって検出する。より具体的には、先ず、各画素２０のメモリー回路２５にローレベル（Ｌ）の画像信号が供給されることにより、スイッチ回路１１０の第１のトランスミッションゲート１１１を構成するトランジスター１１１ｐ及び１１１ｎがオン（ＯＮ）状態とされ、スイッチ回路１１０の第２のトランスミッションゲート１１２を構成するトランジスター１１２ｐ及び１１２ｎがオン（ＯＮ）状態とされる。この際、第１の制御線９４には、電源回路２１０から第１の電位Ｓ１としてハイレベルの電位が供給される。これにより、第１の制御線９４側から第２の制御線９５側に向かってオフ状態とされたトランジスター１１２ｐ及び１１２ｎを流れるリーク電流Ｉｏｕｔ２が発生する。駆動回路２００は、このように発生したリーク電流Ｉｏｕｔ２を電流検出回路２２１ａ２によって検出する。具体的には、電流検出回路２２１ａ２は、リーク電流Ｉｏｕｔ２がシャント抵抗３２３（図６参照）を流れることにより生じる電位をオペアンプ３１０によって増幅した電位としてリーク電流Ｉｏｕt２を検出する。

次に、駆動回路２００は、駆動電圧を、電流検出回路２２１ａ２によって検出したリーク電流Ｉｏｕｔ２に基づいて推定される電気泳動素子２３の温度に適した電圧に補正する。具体的には、駆動回路２００は、駆動電圧パラメーターテーブル２２２に電気泳動素子２３の温度に対する適切な駆動電圧として規定された複数の電圧の中から、検出したリーク電流Ｉｏｕｔ２に基づいて推定される電気泳動素子２３の温度に適した電圧を、信号処理回路２２１ｂ２によって選択する。

ここで、スイッチ回路１１０は、素子基板２８（図３参照）上の表示領域３ａにおける画素２０毎に設けられているので、スイッチ回路１１０を構成するトランジスター１１２ｐ及び１１２ｎ（並びにトランジスター１１１ｐ及び１１１ｎ）の温度は、素子基板２８及び対向基板２９間における表示領域３ａに設けられた電気泳動素子２３の温度と殆ど或いは実践上完全に同じであるとみなすことができる。よって、電流検出回路２２１ａ２によって、スイッチ回路１１０を構成するトランジスター１１２ｐ及び１１２ｎ（或いはトランジスター１１１ｐ及び１１１ｎ）のオフ時のリーク電流Ｉｏｕｔ２を検出することにより、該検出されたリーク電流Ｉｏｕｔ２に基づいて電気泳動素子２３の温度を高精度に推定することができる。従って、駆動電圧パラメーターテーブル２２２に規定された複数の電圧の中から、リーク電流Ｉｏｕｔ２に基づいて推定される電気泳動素子２３の温度に適した電圧を、信号処理回路２２１ｂ２によって選択することで、電気泳動素子２３の温度に応じて駆動電圧を高精度に補正することができる。従って、本実施形態に係る電気泳動表示装置によれば、高品位な表示を行うことが可能となる。

尚、電流検出回路２２１ａ２を、メモリー回路２５のリーク電流Ｉｏｕｔ１及びスイッチ回路１１０のリーク電流Ｉｏｕｔ２の両方を検出可能に構成し、信号処理回路２２１ｂ２を、駆動電圧パラメーターテーブル２２２に規定された複数の電圧の中から、リーク電流Ｉｏｕｔ１及びＩｏｕｔ２に基づいて推定される電気泳動素子２３の温度に適した電圧を、信号処理回路２２１ｂ２によって選択するように構成してもよい。この場合にも、電気泳動素子２３の温度に応じて駆動電圧を高精度に補正することができる。

＜第３実施形態＞
第３実施形態に係る電気泳動表示装置について、図９を参照して説明する。

図９は、第３実施形態に係る電気泳動表示装置の駆動回路による駆動電圧の補正動作を説明するためのブロック図である。

図９において、第３実施形態に係る電気泳動表示装置は、第１実施形態における電流検出回路２２１ａ及び信号処理回路２２１ｂに代えて電流検出回路２２１ａ３及び信号処理回路２２１ｂ３を備える点で、上述した第１実施形態に係る電気泳動表示装置と異なり、その他の点については上述した第１実施形態に係る電気泳動表示装置と概ね同様に構成されている。

図９において、電流検出回路２２１ａ３は、低電位電源線９２及びデータ線５０に電気的に接続可能に構成され、低電位電源線９２及びデータ線５０に流れる電流を検出可能に構成されている。電流検出回路２２１ａ３は、図６を参照して上述した第１実施形態における電流検出回路２２１ａと概ね同様に構成されているが、オペアンプ３１０の＋入力端子に低電位電源線９２に加えてデータ線５０が電気的に接続可能に構成されている点で、第１実施形態における電流検出回路２２１ａと異なる。

信号処理回路２２１ｂ３は、駆動電圧パラメーターテーブル２２２に予め規定された複数の電圧の中から駆動電圧を、電流検出回路２２１ａ３から入力される電位Ｖｏｕｔに応じて選択する。

図９において、駆動回路２００は、駆動電圧を補正する際には、先ず、メモリー回路２５を構成するトランジスター２５ａ２及び２５ｂ１のオフ時のリーク電流Ｉｏｕｔ１、及び画素スイッチング用トランジスター２４のオフ時のリーク電流Ｉｏｕｔ３を、電流検出回路２２１ａ３によって検出する。より具体的には、先ず、各画素２０のメモリー回路２５にデータ線５０を介してハイレベル（Ｈ）の画像信号が供給されることにより、トランジスター２５ａ２及び２５ｂ１がオフ（ＯＦＦ）状態とされ、トランジスター２５ａ１及び２５ｂ２がオン（ＯＮ）状態とされる。これにより、高電位電源線９１側から低電位電源線９２側に向かってオフ状態とされたトランジスター２５ａ１及び２５ｂ２を流れるリーク電流Ｉｏｕｔ１が発生する。一方、メモリー回路２５にデータ線５０を介してハイレベルの画像信号が供給された後には、駆動回路２００によって、画素スイッチング用トランジスター２４がオフ状態とされると共にデータ線５０がローレベル（Ｌ）の電位とされる。これによりハイレベルの画像信号が保持されたメモリ回路２５側からデータ線５０側に向かってオフ状態とされた画素スイッチング用トランジスター２４を流れるリーク電流Ｉｏｕｔ３が発生する。駆動回路２００は、このように発生したリーク電流Ｉｏｕｔ１及びＩｏｕｔ３を電流検出回路２２１ａ３によって検出する。具体的には、電流検出回路２２１ａ３は、リーク電流Ｉｏｕｔ１及びＩｏｕｔ３がシャント抵抗３２３（図６参照）を流れることにより生じる電位をオペアンプ３１０によって増幅した電位としてリーク電流Ｉｏｕｔ１及びＩｏｕｔ３の総和を検出する。

次に、駆動回路２００は、駆動電圧を、電流検出回路２２１ａ３によって検出したリーク電流Ｉｏｕｔ１及びＩｏｕｔ３に基づいて推定される電気泳動素子２３の温度に適した電圧に補正する。具体的には、駆動回路２００は、駆動電圧パラメーターテーブル２２２に電気泳動素子２３の温度に対する適切な駆動電圧として規定された複数の電圧の中から、検出したリーク電流Ｉｏｕｔ１及びＩｏｕｔ３に基づいて推定される電気泳動素子２３の温度に適した電圧を、信号処理回路２２１ｂ３によって選択する。

本実施形態によれば、メモリー回路２５のリーク電流Ｉｏｕｔ１に加えて画素スイッチング用トランジスター２４のリーク電流Ｉｏｕｔ３を検出するので、例えば、上述した第１実施形態のように、メモリー回路２５のリーク電流Ｉｏｕｔ１のみが検出される場合と比較して、検出するリーク電流の電流量を大きくすることができる。よって、電気泳動素子２３の温度をより一層高精度に推定することができ、駆動電圧を、電気泳動素子２３の温度に応じてより一層高精度に補正することができる。尚、画素スイッチング用トランジスター２４は、素子基板２８（図３参照）上の表示領域３ａにおける画素２０毎に設けられているので、画素スイッチング用トランジスター２４の温度は、素子基板２８及び対向基板２９間における表示領域３ａに設けられた電気泳動素子２３の温度と殆ど或いは実践上完全に同じであるとみなすことができる。

＜第４実施形態＞
第４実施形態に係る電気泳動表示装置について、図１０及び図１１を参照して説明する。

図１０は、第４実施形態に係る電気泳動表示装置の駆動回路による駆動電圧の補正動作を説明するためのブロック図である。

図１０において、第４実施形態に係る電気泳動表示装置は、第１実施形態における電流検出回路２２１ａ及び信号処理回路２２１ｂに代えて電流検出回路２２１ａ４及び信号処理回路２２１ｂ４を備える点で、上述した第１実施形態に係る電気泳動表示装置と異なり、その他の点については上述した第１実施形態に係る電気泳動表示装置と概ね同様に構成されている。

図１０において、電流検出回路２２１ａ４は、第２の制御線９５に電気的に接続されており、第２の制御線９５に流れる電流を検出可能に構成されている。電流検出回路２２１ａ４は、図６を参照して上述した第１実施形態における電流検出回路２２１ａと概ね同様に構成されているが、オペアンプ３１０の＋入力端子に低電位電源線９２に代えて第２の制御線９５が電気的に接続されている点で、第１実施形態における電流検出回路２２１ａと異なる。

信号処理回路２２１ｂ４は、駆動電圧パラメーターテーブル２２２に予め規定された複数の電圧の中から駆動電圧を、電流検出回路２２１ａ４から入力される電位Ｖｏｕｔに応じて選択する。

図１０において、駆動回路２００は、駆動電圧を補正する際には、互いに隣り合う画素２０の画素電極２１の電位が互いに異なるように、且つ、共通電極２２がハイインピーダンス（Ｈｉ−Ｚ）状態となるように、電気泳動表示パネル１を駆動する。

図１１は、本実施形態に係る電気泳動表示装置の駆動回路による駆動電圧の補正動作時の表示領域における表示画像の一例を示す模式図である。

即ち、図１１に示すように、駆動回路２００は、駆動電圧を補正する際には、互いに隣り合う画素２０において異なる階調が表示されるように（言い換えれば、表示領域３ａにおいて、黒色が表示される画素２０Ｂと白色が表示される画素２０Ｗとが交互に並ぶように）、且つ、共通電極２２がハイインピーダンス状態となるように、電気泳動表示パネル１を駆動する。

具体的には、図１０に示すように、駆動電圧の補正時には、黒色が表示される画素２０Ｂの画素電極２１Ｂは、メモリー回路２５からのローレベルの画像信号に応じて第１のトランスミッションゲート（ＴＧ１）１１１がオン状態とされると共に第２のトランスミッションゲート（ＴＧ２）１１２がオフ状態とされたスイッチ回路１１０Ｂを介して、第１の制御線９４から第１の電位Ｓ１として高電位ＶＨが供給されることにより、高電位ＶＨで一定とされる。一方、白色が表示される画素２０Ｗの画素電極２１Ｗは、メモリー回路２５からのハイレベルの画像信号に応じて第１のトランスミッションゲート（ＴＧ１）１１１がオフ状態とされると共に第２のトランスミッションゲート（ＴＧ２）１１２がオン状態とされたスイッチ回路１１０Ｗを介して、第２の制御線９５から第２の電位Ｓ２として低電位ＶＬが供給されることにより、低電位ＶＬで一定とされる。

このように、隣り合う画素電極２１のうち一方（即ち、画素電極２１Ｂ）が高電位ＶＬとされ、他方（即ち、画素電極２１Ｗ）が低電位ＶＬとされることで、隣り合う画素電極２１間の電位差によって電気泳動素子２３を流れる素子電流Ｉｏｕｔ４が発生する。素子電流Ｉｏｕｔ４は、高電位ＶＬとされた画素電極２１Ｂ側から低電位ＶＬとされた画素電極２１Ｗ側に向かって電気泳動素子２３を流れ、スイッチ回路１１０Ｗを介して第２の制御線９５に流れ込む。

他方で、スイッチ回路１１０Ｂでは、上述した第２実施形態と同様に、第１の制御線９４側から第２の制御線９５側に向かって、オフ状態とされたトランジスター１１２ｐ及び１１２ｎを流れるリーク電流Ｉｏｕｔ２Ｂが発生する。また、スイッチ回路１１０Ｗでは、上述した第２実施形態と同様に、第１の制御線９４側から第２の制御線９５側に向かって、オフ状態とされたトランジスター１１１ｐ及び１１１ｎを流れるリーク電流Ｉｏｕｔ２Ｗが発生する。リーク電流Ｉｏｕｔ２Ｂ及びＩｏｕｔ２Ｗは、第２の制御線９５に流れ込む。

駆動回路２００は、このように発生したリーク電流Ｉｏｕｔ２を電流検出回路２２１ａ４によって検出する。具体的には、電流検出回路２２１ａ４は、リーク電流Ｉｏｕｔ２Ｂ及びＩｏｕｔ２Ｗ並びに素子電流Ｉｏｕｔ４がシャント抵抗３２３（図６参照）を流れることにより生じる電位をオペアンプ３１０によって増幅した電位としてリーク電流Ｉｏｕｔ２Ｂ及びＩｏｕｔ２Ｗ並びに素子電流Ｉｏｕｔ４の総和を検出する。

次に、駆動回路２００は、駆動電圧を、電流検出回路２２１ａ４によって検出したリーク電流Ｉｏｕｔ２Ｂ及びＩｏｕｔ２Ｗ並びに素子電流Ｉｏｕｔ４に基づいて推定される電気泳動素子２３の温度に適した電圧に補正する。具体的には、駆動回路２００は、駆動電圧パラメーターテーブル２２２に電気泳動素子２３の温度に対する適切な駆動電圧として規定された複数の電圧の中から、検出したリーク電流Ｉｏｕｔ２Ｂ及びＩｏｕｔ２Ｗ並びに素子電流Ｉｏｕｔ４に基づいて推定される電気泳動素子２３の温度に適した電圧を、信号処理回路２２１ｂ４によって選択する。

本実施形態によれば、メモリー回路２５のリーク電流Ｉｏｕｔ２（即ち、リーク電流Ｉｏｕｔ２Ｂ及びＩｏｕｔ２Ｗ）に加えて、電気泳動素子２３を流れる素子電流Ｉｏｕｔ４を検出する。素子電流Ｉｏｕｔ４は、電気泳動素子２３を流れるので、その温度特性は、電気泳動素子２３の温度特性に殆ど或いは実践上完全に一致する。よって、本実施形態によれば、電気泳動素子２３の温度をより一層高精度に推定することができ、駆動電圧を、電気泳動素子２３の温度に応じてより一層高精度に補正することができる。

次に、本実施形態の変形例について、図１２及び図１３を参照して説明する。

図１２は、本実施形態の変形例に係る電気泳動表示装置の駆動回路による駆動電圧の補正動作時の表示領域における表示画像の一例を示す模式図である。

図１２に示すように、駆動回路２００は、駆動電圧を補正する際、表示領域３ａが分割されてなる複数（本実施形態では、４つ）の分割領域３ａ１、３ａ２、３ａ３及び３ａ４の各々に対して、互いに異なるタイミングで、互いに隣り合う画素２０において異なる階調が表示されるように（言い換えれば、黒色が表示される画素２０Ｂと白色が表示される画素２０Ｗとが交互に並ぶように）、且つ、共通電極２２がハイインピーダンス状態となるように、電気泳動表示パネル１を駆動してもよい。

例えば、駆動電圧を補正する際、駆動回路２００は、４つの分割領域３ａ１、３ａ２、３ａ３及び３ａ４のうち、先ず、一の分割領域３ａ１において、互いに隣り合う画素２０において異なる階調が表示されると共に、他の分割領域３ａ２、３ａ３及び３ａ４において、すべての画素２０が互いに同じ階調が表示されるように、且つ、共通電極２２がハイインピーダンス状態となるように、電気泳動表示パネル１を駆動する。これにより、一の分割領域３ａ１については、上述した本実施形態と同様に、リーク電流Ｉｏｕｔ２及び素子電流Ｉｏｕｔ４が発生して、第２の制御線９５に流れ込む。他方、他の分割領域３ａ２、３ａ３及び３ａ４については、素子電流Ｉｏｕｔ４は発生せず、スイッチ回路２５のリーク電流Ｉｏｕｔ２が発生し、第２の制御線９５に流れ込む。

図１３は、本実施形態の変形例に係る、駆動電圧の補正動作時において、すべての画素が互いに同じ階調を表示する分割領域の互いに隣り合う画素の状態を説明するための模式図である。

図１３に示すように、他の分割領域３ａ２、３ａ３及び３ａ４のすべての画素２０が互いに同じ階調を表示する場合（本変形例では、黒色を表示する場合）、他の分割領域３ａ２、３ａ３及び３ａ４のすべての画素２０について、画素電極２１は、メモリー回路２５からのローレベルの画像信号に応じて第１のトランスミッションゲート（ＴＧ１）１１１がオン状態とされると共に第２のトランスミッションゲート（ＴＧ２）１１２がオフ状態とされたスイッチ回路１１０を介して、第１の制御線９４から第１の電位Ｓ１として高電位ＶＨが供給されることにより、高電位ＶＨで一定とされる。この際、共通電極２２に共通電位線９３を介して共通電位Ｖｃｏｍとして低電位ＶＬが供給されることで、他の分割領域３ａ２、３ａ３及び３ａ４に黒色が表示され、その後、共通電極２２は、ハイインピーダンス状態とされる。よって、この場合、他の分割領域３ａ２、３ａ３及び３ａ４では、隣り合う画素電極２１の電位が同じであるので、素子電流Ｉｏｕｔ４は発生しない。他方、スイッチ回路２５を構成するオフ状態とされた第２のトランスミッションゲート１１２を流れるリーク電流Ｉｏｕｔ２が発生する。

図１３において、駆動回路２００は、一の分割領域３ａ１で発生して第２の制御線９５に流れ込むリーク電流Ｉｏｕｔ２及び素子電流Ｉｏｕｔ４と、他の分割領域３ａ２、３ａ３及び３ａ４で発生して第２の制御線９５に流れ込むリーク電流Ｉｏｕｔ２とを電流検出回路２２１ａ４によって検出する。具体的には、電流検出回路２２１ａ４は、一の分割領域３ａ１で発生したリーク電流Ｉｏｕｔ２及び素子電流Ｉｏｕｔ４と他の分割領域３ａ２、３ａ２及び３ａ３で発生したリーク電流Ｉｏｕｔ２とがシャント抵抗３２３（図６参照）を流れることにより生じる電位をオペアンプ３１０によって増幅した電位として、一の分割領域３ａ１で発生したリーク電流Ｉｏｕｔ２及び素子電流Ｉｏｕｔ４と他の分割領域３ａ２、３ａ２及び３ａ３で発生したリーク電流Ｉｏｕｔ２との総和を検出する。

次に、駆動回路２００は、４つの分割領域３ａ１、３ａ２、３ａ３及び３ａ４のうち、一の分割領域３ａ２において、互いに隣り合う画素２０において異なる階調が表示されると共に、他の分割領域３ａ１、３ａ３及び３ａ４において、すべての画素２０が互いに同じ階調が表示されるように、且つ、共通電極２２がハイインピーダンス状態となるように、電気泳動表示パネル１を駆動する。そして、駆動回路２００は、一の分割領域３ａ２で発生して第２の制御線９５に流れ込むリーク電流Ｉｏｕｔ２及び素子電流Ｉｏｕｔ４と、他の分割領域３ａ１、３ａ３及び３ａ４で発生して第２の制御線９５に流れ込むリーク電流Ｉｏｕｔ２とを電流検出回路２２１ａ４によって検出する。このような動作を、分割領域３ａ３及び３ａ４についても同様に繰り返すことにより、一の分割領域３ａ３及び３ａ４で発生するリーク電流Ｉｏｕｔ２及び素子電流Ｉｏｕｔ４を電流検出回路２２１ａ４によって検出する。

このように、本変形例では、分割領域３ａ１、３ａ２、３ａ３及び３ａ４の各々毎に、互いに異なるタイミングで素子電流Ｉｏｕｔ４を検出する。よって、電気泳動素子２３の温度を分割領域３ａ１、３ａ２、３ａ３及び３ａ４の各々毎に推定することができ、駆動電圧をより適切に補正することができる。

＜第５実施形態＞
第５実施形態に係る電気泳動表示装置について、図１４を参照して説明する。

図１４は、第５実施形態に係る電気泳動表示装置の駆動回路による駆動電圧の補正動作を説明するためのブロック図である。

図１４において、第５実施形態に係る電気泳動表示装置は、第１実施形態における電流検出回路２２１ａ及び信号処理回路２２１ｂに代えて電流検出回路２２１ａ５及び信号処理回路２２１ｂ５を備える点で、上述した第１実施形態に係る電気泳動表示装置と異なり、その他の点については上述した第１実施形態に係る電気泳動表示装置と概ね同様に構成されている。

図１４において、電流検出回路２２１ａ５は、共通電位線９３に電気的に接続可能に構成され、共通電位線９３に流れる電流を検出可能に構成されている。電流検出回路２２１ａ５は、図６を参照して上述した第１実施形態における電流検出回路２２１ａと概ね同様に構成されているが、オペアンプ３１０の＋入力端子に低電位電源線９２に代えて第２の制御線９５及び共通電位線９３が電気的に接続可能に構成されている点で、第１実施形態における電流検出回路２２１ａと異なる。

信号処理回路２２１ｂ５は、駆動電圧パラメーターテーブル２２２に予め規定された複数の電圧の中から駆動電圧を、電流検出回路２２１ａ５から入力される電位Ｖｏｕｔに応じて選択する。

図１４において、駆動回路２００は、駆動電圧を補正する際には、表示領域３ａのすべての画素２０において同じ階調が表示されるように（言い換えれば、例えば、表示領域３ａにおいて全黒画像（或いは全白画像）が表示されるように）、且つ、共通電極２２が低電位ＶＬとなるように、電気泳動表示パネル１を駆動する。

具体的には、駆動電圧の補正時には、各画素２０の画素電極２１は、メモリー回路２５からのローレベルの画像信号に応じて第１のトランスミッションゲート（ＴＧ１）１１１がオン状態とされると共に第２のトランスミッションゲート（ＴＧ２）１１２がオフ状態とされたスイッチ回路１１０を介して、第１の制御線９４から第１の電位Ｓ１として高電位ＶＨが供給されることにより、高電位ＶＨで一定とされる。一方、共通電極２２は、共通電位線９３を介して共通電位Ｖｃｏｍとして低電位ＶＬが供給される。

このように、画素電極２１が高電位ＶＨとされ、共通電極２２が低電位ＶＬとされることで、画素電極２１及び共通電極２２間の電位差によって電気泳動素子２３を流れる素子電流Ｉｏｕｔ５が発生する。素子電流Ｉｏｕｔ５は、高電位ＶＬとされた画素電極２１側から低電位ＶＬとされた共通電極２２側に向かって電気泳動素子２３を流れ、共通電位線９３に流れ込む。

他方で、スイッチ回路１１０では、上述した第２実施形態と同様に、第１の制御線９４側から第２の制御線９５側に向かって、オフ状態とされら第２のトランスミッションゲート１１２（即ち、オフ状態とされたトランジスター１１２ｐ及び１１２ｎ）を流れるリーク電流Ｉｏｕｔ２が発生する。リーク電流Ｉｏｕｔ２は、第２の制御線９５に流れ込む。

駆動回路２００は、このように発生した素子電流Ｉｏｕｔ５及びリーク電流Ｉｏｕｔ２を電流検出回路２２１ａ５によって検出する。具体的には、電流検出回路２２１ａ５は、素子電流Ｉｏｕｔ５及びリーク電流Ｉｏｕｔ２がシャント抵抗３２３（図６参照）を流れることにより生じる電位をオペアンプ３１０によって増幅した電位として素子電流Ｉｏｕｔ５及びリーク電流Ｉｏｕｔ２の総和を検出する。

次に、駆動回路２００は、駆動電圧を、電流検出回路２２１ａ５によって検出したリーク電流Ｉｏｕｔ２及び素子電流Ｉｏｕｔ５に基づいて推定される電気泳動素子２３の温度に適した電圧に補正する。具体的には、駆動回路２００は、駆動電圧パラメーターテーブル２２２に電気泳動素子２３の温度に対する適切な駆動電圧として規定された複数の電圧の中から、検出したリーク電流Ｉｏｕｔ２及び素子電流Ｉｏｕｔ５に基づいて推定される電気泳動素子２３の温度に適した電圧を、信号処理回路２２１ｂ５によって選択する。

本実施形態によれば、メモリー回路２５のリーク電流Ｉｏｕｔ２に加えて、電気泳動素子２３を流れる素子電流Ｉｏｕｔ５を検出する。素子電流Ｉｏｕｔ５は、電気泳動素子２３を流れるので、その温度特性は、電気泳動素子２３の温度特性に殆ど或いは実践上完全に一致する。よって、本実施形態によれば、電気泳動素子２３の温度をより一層高精度に推定することができ、駆動電圧を、電気泳動素子２３の温度に応じてより一層高精度に補正することができる。

＜電子機器＞
次に、上述した電気泳動表示装置を適用した電子機器について、図１５及び図１６を参照して説明する。以下では、上述した電気泳動表示装置を電子ペーパー及び電子ノートに適用した場合を例にとる。

図１５は、電子ペーパー１４００の構成を示す斜視図である。

図１５に示すように、電子ペーパー１４００は、上述した実施形態に係る電気泳動表示装置１を表示部１４０１として備えている。電子ペーパー１４００は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体１４０２を備えて構成されている。

図１６は、電子ノート１５００の構成を示す斜視図である。

図１６に示すように、電子ノート１５００は、図１５で示した電子ペーパー１４００が複数枚束ねられ、カバー１５０１に挟まれているものである。カバー１５０１は、例えば外部の装置から送られる表示データを入力するための表示データ入力手段（図示せず）を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。

上述した電子ペーパー１４００及び電子ノート１５００は、上述した実施形態に係る電気泳動表示装置を備えるので、高品質な画像表示を行うことが可能である。

本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気泳動表示装置、電気泳動表示装置の駆動方法及び該電気泳動表示装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。

２１…画素電極、２２…共通電極、２３…電気泳動素子、２４…画素スイッチング用トランジスター、２５…メモリー回路、２５ａ１、２５ａ２、２５ｂ１、２５ｂ２…トランジスター、２８…素子基板、２９…対向基板、６０…走査線駆動回路、７０…データ線駆動回路、８０…マイクロカプセル、９４、９５…制御線、１１０…スイッチ回路、１１１、１１２…トランスミッションゲート、１１１ｐ、１１１ｎ、１１２ｐ、１１２ｎ…トランジスター、２００…駆動回路、２１０…電源回路、２２０…駆動電圧制御部、２９０…コントローラー

Claims (10)

1. 複数の画素が配列された表示領域を有する電気泳動表示装置であって、
   一対の第１及び第２基板と、
   前記第１及び第２基板間に挟持された電気泳動素子と、
   前記第１基板上に前記画素毎に設けられた画素電極と、
   前記第２基板上に前記画素電極に対向するように設けられた共通電極と、
   前記第１基板上に前記画素毎に設けられ、前記画素電極に電気的に接続された画素回路と、
   前記画素回路を構成する少なくとも一のトランジスターのオフ時のリーク電流を検出し、前記画素電極及び前記共通電極間に画像データに応じて印加すべき駆動電圧を、前記リーク電流に基づいて推定される前記電気泳動素子の温度に適した電圧に補正する補正手段と
   を備えることを特徴とする電気泳動表示装置。
2. 前記画素回路は、
   画素スイッチング用トランジスターと、
   前記画素電極及び前記画素スイッチング用トランジスター間に電気的に接続され、前記画素スイッチング用トランジスターを介して供給される画像信号を保持することが可能なメモリー回路と
   を有し、
   前記補正手段は、前記リーク電流として、前記メモリー回路を構成する少なくとも一のトランジスターのオフ時のリーク電流を検出する
   ことを特徴とする請求項１に記載の電気泳動表示装置。
3. 前記補正手段は、前記リーク電流として、前記画素スイッチング用トランジスターのオフ時のリーク電流を検出することを特徴とする請求項２に記載の電気泳動表示装置。
4. 前記画素回路は、前記メモリー回路から出力される前記画像信号に基づく出力信号に応じて、第１及び第２の制御線のいずれかを前記画素電極に電気的に接続するスイッチ回路を有し、
   前記補正手段は、前記リーク電流として、前記スイッチ回路を構成する少なくとも一のトランジスターのオフ時のリーク電流を検出する
   ことを特徴とする請求項２又は３に記載の電気泳動表示装置。
5. 前記補正手段は、前記電気泳動素子に所定電圧を印加して、前記電気泳動素子に流れる素子電流を検出し、前記駆動電圧を、前記素子電流及び前記リーク電流に基づいて推定される前記電気泳動素子の温度に適した電圧に補正することを特徴とする請求項１から４のいずれか一項に記載の電気泳動表示装置。
6. 前記補正手段は、隣り合う前記画素電極間に電位差を生じさせることにより、前記電気泳動素子に前記所定電圧を印加することを特徴する請求項５に記載の電気泳動表示装置。
7. 前記補正手段は、前記画素電極及び前記共通電極間に電位差を生じさせることにより、前記電気泳動素子に前記所定電圧を印加することを特徴とする請求項５又は６に記載の電気泳動表示装置。
8. 前記補正手段は、前記表示領域が分割されてなる複数の分割領域の各々に対して、互いに異なるタイミングで前記電気泳動素子に前記所定電圧を印加して、前記分割領域毎に前記素子電流を検出することを特徴とする請求項５から７のいずれか一項に記載の電気泳動表示装置。
9. 複数の画素が配列された表示領域を有する電気泳動表示装置であって、一対の第１及び第２基板と、前記第１及び第２基板間に挟持された電気泳動素子と、前記第１基板上に前記画素毎に設けられた画素電極と、前記第２基板上に前記画素電極に対向するように設けられた共通電極と、前記第１基板上に前記画素毎に設けられ、前記画素電極に電気的に接続された画素回路とを備えた電気泳動表示装置を駆動する電気泳動表示装置の駆動方法であって、
   前記画素回路を構成する少なくとも一のトランジスターのオフ時のリーク電流を検出する検出工程と、
   前記画素電極及び前記共通電極間に画像データに応じて印加すべき駆動電圧を、前記リーク電流に基づいて推定される前記電気泳動素子の温度に適した電圧に補正する補正工程と
   を含むことを特徴とする電気泳動表示装置の駆動方法。
10. 請求項１から８のいずれか一項に記載の電気泳動表示装置を備えることを特徴とする電子機器。