JPS5967592A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS5967592A JPS5967592A JP17578282A JP17578282A JPS5967592A JP S5967592 A JPS5967592 A JP S5967592A JP 17578282 A JP17578282 A JP 17578282A JP 17578282 A JP17578282 A JP 17578282A JP S5967592 A JPS5967592 A JP S5967592A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display
- liquid crystal
- pixels
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、微細ドツト表示装置の構成、駆動方法、液晶
材料に関するものである。
材料に関するものである。
従来の表示装置全第１図に示す。液晶とＭＯ８ＦＩＴ了
レイ全組み合わせて構成さｎている。第１図に於て、単
位画素を構成するのは半導体層に形成さｎｆｃＭＯ８Ｎ
ＦＥＴ１、信号蓄積用コンデンサ２、及び液晶セル３で
ある。この基本的な動作を説明する。まずＭ ＯＳ Ｆ
ＦＦ Ｔ −ｑ Ｐチャンふルとし、ゲートラインｘ
ｉにゲート信号として負のパルス電圧を印加すると、Ｆ
ＥＴ１はオン状態となり、信号ラインｙｉに印加した画
像信号は、ＦＦ１Ｔ ｌ−ｉ通じてコンデンサ２に充電
される。負のパルスが消滅す匙ば、ＦＢＴｌはオフ状態
となりコンデンサ２に充電さｎた倍電圧は液晶セル及び
ＦＥＴのオフ抵抗を通じて放電さＣながら保持さｎ１液
晶に印加さ几つづける。そして、ゲート信号をｘｉから
Ｚ ＜＋２ 、、、と線順次に走査し、その位置に対応
した画像信号を信号ラインｙ’ｅ’Ｊ＠＋１．．．．、
に印加することにより全体の画像が衣示さｎる。このと
き対同電極は、ガラス等に全面に付けらｎた共通透明電
極で、第１図の４が共通電極端子である。そして、共通
電極は常にある電位に保たｎている。さて、このような
画像表示装置は、中間調を含む動画を表示する場合、す
なわちテレビ画像の表示などには最適であるが、静止画
の扛示などにはきわめて不適当であった。なぜならば、
１１「述したようにコンデンサ２に充電さｎた信号は液
晶セル３を通じて放電していくので、常に書込み動作を
行なわないとコンデンサの両端の電圧がどんどん下がっ
てしまい、液晶にかかる電圧が変化してしまう。従って
、静止画像を表示する場合でも常に省込み動作を行なう
必要があり、常に回路全体を動かしておくための電力が
必要である。例えば、２００×２００画緊の画面全毎秒
６０枚書込むためには、最大周波数として約２゜５ＭＨ
ｚが必要となり、かなり大きな電力を消費してしまう。
レイ全組み合わせて構成さｎている。第１図に於て、単
位画素を構成するのは半導体層に形成さｎｆｃＭＯ８Ｎ
ＦＥＴ１、信号蓄積用コンデンサ２、及び液晶セル３で
ある。この基本的な動作を説明する。まずＭ ＯＳ Ｆ
ＦＦ Ｔ −ｑ Ｐチャンふルとし、ゲートラインｘ
ｉにゲート信号として負のパルス電圧を印加すると、Ｆ
ＥＴ１はオン状態となり、信号ラインｙｉに印加した画
像信号は、ＦＦ１Ｔ ｌ−ｉ通じてコンデンサ２に充電
される。負のパルスが消滅す匙ば、ＦＢＴｌはオフ状態
となりコンデンサ２に充電さｎた倍電圧は液晶セル及び
ＦＥＴのオフ抵抗を通じて放電さＣながら保持さｎ１液
晶に印加さ几つづける。そして、ゲート信号をｘｉから
Ｚ ＜＋２ 、、、と線順次に走査し、その位置に対応
した画像信号を信号ラインｙ’ｅ’Ｊ＠＋１．．．．、
に印加することにより全体の画像が衣示さｎる。このと
き対同電極は、ガラス等に全面に付けらｎた共通透明電
極で、第１図の４が共通電極端子である。そして、共通
電極は常にある電位に保たｎている。さて、このような
画像表示装置は、中間調を含む動画を表示する場合、す
なわちテレビ画像の表示などには最適であるが、静止画
の扛示などにはきわめて不適当であった。なぜならば、
１１「述したようにコンデンサ２に充電さｎた信号は液
晶セル３を通じて放電していくので、常に書込み動作を
行なわないとコンデンサの両端の電圧がどんどん下がっ
てしまい、液晶にかかる電圧が変化してしまう。従って
、静止画像を表示する場合でも常に省込み動作を行なう
必要があり、常に回路全体を動かしておくための電力が
必要である。例えば、２００×２００画緊の画面全毎秒
６０枚書込むためには、最大周波数として約２゜５ＭＨ
ｚが必要となり、かなり大きな電力を消費してしまう。
尚、毎秒６０枚の画像ヲ畏込むというのは、液晶を又流
駆動してフリッカを生じさせないために必要な最低の値
である。さらに、コンデンサへの充電のため信号ライン
に電流を流す必要があり、このための消費電力の増大も
さけらｎない。また、動画表示時も応答が遅いという欠
点があった。
駆動してフリッカを生じさせないために必要な最低の値
である。さらに、コンデンサへの充電のため信号ライン
に電流を流す必要があり、このための消費電力の増大も
さけらｎない。また、動画表示時も応答が遅いという欠
点があった。
そこで、本発明は、静止画時の消費電力が少なく、動画
時は応答が速い表示装置を供することを目的とする。
時は応答が速い表示装置を供することを目的とする。
以下−面とともに本発明の説明をしていく。
第２図に本発明の表示装置を示す。一つの表示ドラ）’
２８７成するのは、半導体層に形成さｎたスイッチング
トランジスタ５、メモリーセル６、信号選択回路７、液
晶セル８である。そして、低周波数クロック源９と高周
波数クロック源１０を具備している。ここで、スイッチ
ングトランジスタ５はＭＯＳ）ランジスタで構成さｎる
。またメモリセル６はフリップフロップで構成、さｎ１
高い電圧レベルの信号を１１１、低い電圧レベルの信号
を１０″とすると、ｔ′１′の信号が入力さｎると出力
が”１”（またはｕＯ″′〕にセットさｎ１次に７０″
の信号が入力さするまで、ずっと前の状態を保持し、′
０”の信号が入力さｎると出力が０″（または１” ）
にセットさｎｌその状態が保持さｎる。さらに信号選択
回路７にはクロック源９の信号とクロック源１０の信号
が別々に入力さ几、メモリーセル６の出力全制御信号と
して、クロック源９の信号とクロック源１０の信号を選
択的に出力するというものである。そして信号選択回路
７の出力は画素電極８αと接続される。スイッチングト
ランジスタ５のソースは信号線ｖｉに接続さｎｌ ドレ
インはメモリセル６０入力端子に接続さｎる。さらに液
晶は、誘電率の異方性が周波数によって変化し、クロッ
ク源９０周波数ｆＬでは正（または負）の異方性を持ち
、クロック源１０の同波数ｆＩｌｌでは負（または正）
の異方性を持つ液晶である。いま、共通電極１１に電源
電圧の１／２の′電圧を印加し、メモリセル６の出力が
“１″′のとき信号選択回路７の出力がｆＬとなりメモ
リセル６の出力が′″０′のとき信号選択回路７の出力
がｆＨとなり、また周波数ｆＬのとき正の誘電率異方性
を持ち、周波数ｆＨのとき負の誘電率異方性を持つ液晶
音用いた場合を例にとって動作全説明する。まずゲート
ラインｘｉにゲート信号として負のパルスを印加すると
、スイッチングトランジスタＣ以下ｓ、’ｒｒと略す〕
５はオン状態となり信号ラインｙｉに印加さｎた画像信
号はＳ、Ｔｒ５ｆ通してメモリセル６に入力さし１メモ
リセル６の出力は、画像信号に応じて１′または“０１
にセットさ肚る。ゲート信号が消滅すｎば、１３、Ｔｒ
５はオフ状態となジ、メモリセル６は次に新らたな画像
信号が入力さｎるまで、ずつと１１”またはパ０″の画
像信号を保持しつづける。
２８７成するのは、半導体層に形成さｎたスイッチング
トランジスタ５、メモリーセル６、信号選択回路７、液
晶セル８である。そして、低周波数クロック源９と高周
波数クロック源１０を具備している。ここで、スイッチ
ングトランジスタ５はＭＯＳ）ランジスタで構成さｎる
。またメモリセル６はフリップフロップで構成、さｎ１
高い電圧レベルの信号を１１１、低い電圧レベルの信号
を１０″とすると、ｔ′１′の信号が入力さｎると出力
が”１”（またはｕＯ″′〕にセットさｎ１次に７０″
の信号が入力さするまで、ずっと前の状態を保持し、′
０”の信号が入力さｎると出力が０″（または１” ）
にセットさｎｌその状態が保持さｎる。さらに信号選択
回路７にはクロック源９の信号とクロック源１０の信号
が別々に入力さ几、メモリーセル６の出力全制御信号と
して、クロック源９の信号とクロック源１０の信号を選
択的に出力するというものである。そして信号選択回路
７の出力は画素電極８αと接続される。スイッチングト
ランジスタ５のソースは信号線ｖｉに接続さｎｌ ドレ
インはメモリセル６０入力端子に接続さｎる。さらに液
晶は、誘電率の異方性が周波数によって変化し、クロッ
ク源９０周波数ｆＬでは正（または負）の異方性を持ち
、クロック源１０の同波数ｆＩｌｌでは負（または正）
の異方性を持つ液晶である。いま、共通電極１１に電源
電圧の１／２の′電圧を印加し、メモリセル６の出力が
“１″′のとき信号選択回路７の出力がｆＬとなりメモ
リセル６の出力が′″０′のとき信号選択回路７の出力
がｆＨとなり、また周波数ｆＬのとき正の誘電率異方性
を持ち、周波数ｆＨのとき負の誘電率異方性を持つ液晶
音用いた場合を例にとって動作全説明する。まずゲート
ラインｘｉにゲート信号として負のパルスを印加すると
、スイッチングトランジスタＣ以下ｓ、’ｒｒと略す〕
５はオン状態となり信号ラインｙｉに印加さｎた画像信
号はＳ、Ｔｒ５ｆ通してメモリセル６に入力さし１メモ
リセル６の出力は、画像信号に応じて１′または“０１
にセットさ肚る。ゲート信号が消滅すｎば、１３、Ｔｒ
５はオフ状態となジ、メモリセル６は次に新らたな画像
信号が入力さｎるまで、ずつと１１”またはパ０″の画
像信号を保持しつづける。
従って、全ての画素は新らたな情報が沓込まｎるまでは
、どんな長い期間であっても、現在保持している画像情
報全保持しつづける。そして、メモリセルの出力が１″
の表示画素は、信号選択回路６の出力が周波数ｆＬのク
ロック１であるので共通電極の電圧を電源電圧の１／２
とすｎば共通電極の電圧と画素電極８αの信号は第３図
Ａ １２α。
、どんな長い期間であっても、現在保持している画像情
報全保持しつづける。そして、メモリセルの出力が１″
の表示画素は、信号選択回路６の出力が周波数ｆＬのク
ロック１であるので共通電極の電圧を電源電圧の１／２
とすｎば共通電極の電圧と画素電極８αの信号は第３図
Ａ １２α。
１２ ｂのようになυ、電源電圧全■とすると周波数ｆ
ｒ、の士■／２の電圧が印加さｔ１液晶分子の長手方間
が電界方間と一致するＣ以下、選択状態と記す）。一方
、メモリセルの出力が“０″の衣示画素は同様に信号選
択回路６の出力は周波数ｆＨのクロック２であるので第
３Ｂ図Ｉ２α、 １２ Ｃのよ、うになり、周波数ｆＥ
の±Ｖ ／ ２の電圧が印加さｎ１液晶分子の長手方向
は電界方向と直交するＣ以下、非選択状態と記す〕。従
って、静止画像を非常に少ない電力で表示することが可
能となる。
ｒ、の士■／２の電圧が印加さｔ１液晶分子の長手方間
が電界方間と一致するＣ以下、選択状態と記す）。一方
、メモリセルの出力が“０″の衣示画素は同様に信号選
択回路６の出力は周波数ｆＨのクロック２であるので第
３Ｂ図Ｉ２α、 １２ Ｃのよ、うになり、周波数ｆＥ
の±Ｖ ／ ２の電圧が印加さｎ１液晶分子の長手方向
は電界方向と直交するＣ以下、非選択状態と記す〕。従
って、静止画像を非常に少ない電力で表示することが可
能となる。
なぜならば、静止画像の場合、第４図に示す信号ライン
’Ｍ Ｚ ｅ Ｖ Ｚ ＋１ 、ｙ Ｚ＋２゜０．とゲ
ートラインπｉ 、 ｘ ｊ−１−１、ｘ ｉ＋２ ｍ
＋＋ｅの駆動回路１３ 、１４を全て停止してクロック
源９．１０のみ動かしておけば良いからであり、通常ク
ロック源９の周波数ｆＬは１００Ｈｚ程度、クロック源
１００周波数ｆＨは１０〜２０ Ｋ Ｈｚ程度であるの
で、例えば２００ｘ２００画素の場合、静止画表示時の
消費電力は従来の表示装置の百分の一程度になる。また
、コンデンサに信号を充電するという方式でなく、基本
的に電流を流さずにメモリセルの出力を制御するので、
信号ラインの駆動回路の能力を小さく説計することが可
能となる。また、信号は全てｕｌ”。
’Ｍ Ｚ ｅ Ｖ Ｚ ＋１ 、ｙ Ｚ＋２゜０．とゲ
ートラインπｉ 、 ｘ ｊ−１−１、ｘ ｉ＋２ ｍ
＋＋ｅの駆動回路１３ 、１４を全て停止してクロック
源９．１０のみ動かしておけば良いからであり、通常ク
ロック源９の周波数ｆＬは１００Ｈｚ程度、クロック源
１００周波数ｆＨは１０〜２０ Ｋ Ｈｚ程度であるの
で、例えば２００ｘ２００画素の場合、静止画表示時の
消費電力は従来の表示装置の百分の一程度になる。また
、コンデンサに信号を充電するという方式でなく、基本
的に電流を流さずにメモリセルの出力を制御するので、
信号ラインの駆動回路の能力を小さく説計することが可
能となる。また、信号は全てｕｌ”。
０′のデジタル信号であるから、周辺駆動回路と画像情
報処理回路を全てＣＭＯＳで構成することによフ、シス
テム全体としても大幅な消費電力の低減をはかることが
できる。さらに、異なる周波数の駆動信号により液晶の
選択、非選択を制御するので、応答速度が速くなる。
報処理回路を全てＣＭＯＳで構成することによフ、シス
テム全体としても大幅な消費電力の低減をはかることが
できる。さらに、異なる周波数の駆動信号により液晶の
選択、非選択を制御するので、応答速度が速くなる。
さて、いままで説明した表示画素は、ｕ１″。
パ０′の二階調表示であり、キャラクタ−、グラフィッ
クス表示には充分であるが中間調を次示できない。そこ
で、第５図に示すように前記表示画素を複数個組み合わ
せて一つの表示ドットヲ形成する。つまり、表示ドツト
１５が行列状にならんでおり、表示ドツト１５は前述の
表示画素と同構造の表示画素１６ｃ 、 １６ｂ、１６
ｃ 、 １．６ｄの４個で構成さｎている。表示画素１
ｉ 、１６Ｃ，１６ｄの面精は最も面積の小さい表示画
素１６αのそｎぞｆＬ２倍、４倍、８倍の大きさを持ち
、公比２の等比数列の関係にある。また第５図では表示
画素の順番は面精の小さいものから順にならんでいるが
、必ずしもそうである必要はない。そしてこの４個の表
示画素の組み合わせにより階調を表示するのである。
クス表示には充分であるが中間調を次示できない。そこ
で、第５図に示すように前記表示画素を複数個組み合わ
せて一つの表示ドットヲ形成する。つまり、表示ドツト
１５が行列状にならんでおり、表示ドツト１５は前述の
表示画素と同構造の表示画素１６ｃ 、 １６ｂ、１６
ｃ 、 １．６ｄの４個で構成さｎている。表示画素１
ｉ 、１６Ｃ，１６ｄの面精は最も面積の小さい表示画
素１６αのそｎぞｆＬ２倍、４倍、８倍の大きさを持ち
、公比２の等比数列の関係にある。また第５図では表示
画素の順番は面精の小さいものから順にならんでいるが
、必ずしもそうである必要はない。そしてこの４個の表
示画素の組み合わせにより階調を表示するのである。
すなわち４個の表示画素の選択、非選択を組み合わせる
ことにより、１６階調の表示が可能となるの・である。
ことにより、１６階調の表示が可能となるの・である。
また、一つの表示ドラトラ形成する表示画素の数はいく
つでも良く、表示画素の面積比が２０の系列を持ち、表
示画素数をｎとすｎば、２′ｎの階調表示が可能となる
のは当然である。但し、ｘ、ｆＬｉｌ−１Ｏを含む自然
数である。第６図は他の表示画素却入合わせ例であり、
表示画素１７α、１７ｂ、１７ｃ、１７ｄの面積比はや
はり１：２：４：８となり、第５図の例と同様に１６階
調の表示が可能となる。このように第２図に示す画素を
、第５図や第６図のように複数個組み合わせて一つの表
示ドツトとすることにより、中間調表示と大幅な消費電
力低減及び応答速度の同上を同時に達成することが可能
となる。
つでも良く、表示画素の面積比が２０の系列を持ち、表
示画素数をｎとすｎば、２′ｎの階調表示が可能となる
のは当然である。但し、ｘ、ｆＬｉｌ−１Ｏを含む自然
数である。第６図は他の表示画素却入合わせ例であり、
表示画素１７α、１７ｂ、１７ｃ、１７ｄの面積比はや
はり１：２：４：８となり、第５図の例と同様に１６階
調の表示が可能となる。このように第２図に示す画素を
、第５図や第６図のように複数個組み合わせて一つの表
示ドツトとすることにより、中間調表示と大幅な消費電
力低減及び応答速度の同上を同時に達成することが可能
となる。
第７図に本発明の表示装置の具体例を示す。メモリセル
用のフリップフロップとしてインバータ１８ 、１９
’ｉ用いて、インバータ１８ 、１９の入出力端子を互
いに接続し、インバータ１８の入力と５−Ｔｒ５を接続
する。信号選択回路としてはトランスミッションゲート
（以下ＴＧと略す）２０．２１ｉ用いて、前記インバー
タ１９の出力ｉ Ｔ Ｇ ２０のｎチャンネル側ゲート
及びＴＧ２１のＰチャンネル側ゲートにＶ続し、インバ
ータ１８の出力音Ｔ Ｇ ２０のＰチャンネル側ゲート
及びＴＧ２１のｎチャンネル側ゲートに接続する。そし
て、Ｔａ２Ｏ，２１の出力を互いに接続して画素電極８
αと接続し、Ｔａ２Ｏの入力端子は全画素共通に、低周
波数のクロック１ （ＯＬｌ）のラインと接続する。さ
らにＴＧ２１０入力端子は全画素共通に、高周波数のク
ロック２（ＯＬ２）のラインと接続する。このような構
成により、メモリセルの出力が１′１”のとき、っまク
ィンバータ１９の出力が１″、インバータ１８の出力が
１０′のとき、Ｔａ２Ｏがオン状態、ＴＧ２１がオフ状
態になるので、画素電極８αには第３図Ａの如く低周波
数のクロックが印加さし、同様にインバータ１９の出力
がｕ Ｏｍのときは、第３図Ｂの如く画素電極には高周
波数のクロックが印加さｎる。従って、第２図第３図で
説明したのと同じ動作をさせることができるのである。
用のフリップフロップとしてインバータ１８ 、１９
’ｉ用いて、インバータ１８ 、１９の入出力端子を互
いに接続し、インバータ１８の入力と５−Ｔｒ５を接続
する。信号選択回路としてはトランスミッションゲート
（以下ＴＧと略す）２０．２１ｉ用いて、前記インバー
タ１９の出力ｉ Ｔ Ｇ ２０のｎチャンネル側ゲート
及びＴＧ２１のＰチャンネル側ゲートにＶ続し、インバ
ータ１８の出力音Ｔ Ｇ ２０のＰチャンネル側ゲート
及びＴＧ２１のｎチャンネル側ゲートに接続する。そし
て、Ｔａ２Ｏ，２１の出力を互いに接続して画素電極８
αと接続し、Ｔａ２Ｏの入力端子は全画素共通に、低周
波数のクロック１ （ＯＬｌ）のラインと接続する。さ
らにＴＧ２１０入力端子は全画素共通に、高周波数のク
ロック２（ＯＬ２）のラインと接続する。このような構
成により、メモリセルの出力が１′１”のとき、っまク
ィンバータ１９の出力が１″、インバータ１８の出力が
１０′のとき、Ｔａ２Ｏがオン状態、ＴＧ２１がオフ状
態になるので、画素電極８αには第３図Ａの如く低周波
数のクロックが印加さし、同様にインバータ１９の出力
がｕ Ｏｍのときは、第３図Ｂの如く画素電極には高周
波数のクロックが印加さｎる。従って、第２図第３図で
説明したのと同じ動作をさせることができるのである。
第８区１に、本発明の表示装置の他の実施例を示す。Ｓ
−ＴγとしてＭＯＳ ）ランジスタ５ 及ヒ２２０２つ
を用いたものであり、５−Ｔｒ５はいままでの説明と同
様に一方の端子は信号ラインｙｉと接続さｎ１４ル方の
端子はインバータ１８の入力に接続さ牡る。一方、Ｓ、
Ｔｒ２２は、一方の端子は反転信号ラインｙｉと接続さ
ｎ１他方の端子はインバータ１９の入力に接続１さ扛る
。このような構成により、信号の経路が、Ｖ’とｓ、’
ｒｒ５、または１１ｉとＳ、Ｔｒ２２の二つの経路を持
つことになるので、信号ラインｙｉｎｕｊの欠陥あるい
はＳ。
−ＴγとしてＭＯＳ ）ランジスタ５ 及ヒ２２０２つ
を用いたものであり、５−Ｔｒ５はいままでの説明と同
様に一方の端子は信号ラインｙｉと接続さｎ１４ル方の
端子はインバータ１８の入力に接続さ牡る。一方、Ｓ、
Ｔｒ２２は、一方の端子は反転信号ラインｙｉと接続さ
ｎ１他方の端子はインバータ１９の入力に接続１さ扛る
。このような構成により、信号の経路が、Ｖ’とｓ、’
ｒｒ５、または１１ｉとＳ、Ｔｒ２２の二つの経路を持
つことになるので、信号ラインｙｉｎｕｊの欠陥あるい
はＳ。
Ｔτ５．２２の欠陥に対する信号経路の冗長度が２倍に
なり、表示装置の歩留りが大幅に同上する。
なり、表示装置の歩留りが大幅に同上する。
以上のような本発明の表示装置を用いることにより、応
答速度の同上と消費電力の低減を同時に満足する表示装
置が得らｎる。つまり、低い周波数ｆｔ、と高い周波数
ｆＨの二つの周波数で液晶分子の立上がり、立下がりを
制御するので応答速度が速くなる。そして、静止画表示
時は、１００Ｈ２程度の低周波クロック源と１０〜２ｆ
） Ｋ Ｈｚ程度の高周波クロック源を除いて周辺回路
を全て停止させることができるので大幅な消費電力の低
減が達成できる。また、静止画、動画を問わず交流ｍ動
が可能となるので、寿命、信頼性の点でも優した表示装
置が得ら几る。さらに、中間調を表示する場合でも液晶
にかかる電圧は中間的々ものではなく、液晶を充分選択
状態にするための信号と、液晶を充分選択状態にするた
めの信号のいず肚かであるので、中間的な電圧で駆動す
ることによって生する不具合、例えば視角依存性が大き
くなったり、応答速度が遅くなるということが全くなく
なる。従って、速い応答速度と低消費電力化、長寿命、
高信願性、そして自然な中間調を同時に達成することが
でき、本発明の工業的価値は大きい
答速度の同上と消費電力の低減を同時に満足する表示装
置が得らｎる。つまり、低い周波数ｆｔ、と高い周波数
ｆＨの二つの周波数で液晶分子の立上がり、立下がりを
制御するので応答速度が速くなる。そして、静止画表示
時は、１００Ｈ２程度の低周波クロック源と１０〜２ｆ
） Ｋ Ｈｚ程度の高周波クロック源を除いて周辺回路
を全て停止させることができるので大幅な消費電力の低
減が達成できる。また、静止画、動画を問わず交流ｍ動
が可能となるので、寿命、信頼性の点でも優した表示装
置が得ら几る。さらに、中間調を表示する場合でも液晶
にかかる電圧は中間的々ものではなく、液晶を充分選択
状態にするための信号と、液晶を充分選択状態にするた
めの信号のいず肚かであるので、中間的な電圧で駆動す
ることによって生する不具合、例えば視角依存性が大き
くなったり、応答速度が遅くなるということが全くなく
なる。従って、速い応答速度と低消費電力化、長寿命、
高信願性、そして自然な中間調を同時に達成することが
でき、本発明の工業的価値は大きい
第３図は従来の表示部Ｒを示す回路図、第２図は本発明
の表示装置を示す回路図、第３図は本発明の表示装置に
於ける液晶駆動重圧を示す説明図、第４図は表示部と駆
動回路を示すブロック図、第５図、第６図は表示画素と
表示ドラトラ示す平面図、第７図は本発明の実施例を示
す回路図、第８図は本発明の他の実施例を示す回路図で
ある。 ５．２２．、スイッチングトランジスタ６０．メモリー
セル ７゜。信号選択回路８、。液晶セル ８α００画
素電極 ９゜。低周波数クロック源 １０．。高周波数
クロック源１１゜。共通電極端子 Ｌ２ａ、。共通電極
端子１２６ 、１２ｃ、 、クロック波形 １３゜、信
号ライン！Ｅ動回路 １４．。ゲートライン、駆動回路
１５゜・表示ドツト １６５１１６６ ｇ １６ｃｅ
１６ｄｅ１７ａ 、 １７ｂ 、 １７ｃ、 １７ｄ、
、表示画素 １８ 、１９゜、インバータ ２０ 、
２１ 、。トランスミッションゲート。 以上 弔１図 ｋＪ−ソ胛 手２図 第３図 Ａ 第４図 弗、５図１（ 第７図 第３図
の表示装置を示す回路図、第３図は本発明の表示装置に
於ける液晶駆動重圧を示す説明図、第４図は表示部と駆
動回路を示すブロック図、第５図、第６図は表示画素と
表示ドラトラ示す平面図、第７図は本発明の実施例を示
す回路図、第８図は本発明の他の実施例を示す回路図で
ある。 ５．２２．、スイッチングトランジスタ６０．メモリー
セル ７゜。信号選択回路８、。液晶セル ８α００画
素電極 ９゜。低周波数クロック源 １０．。高周波数
クロック源１１゜。共通電極端子 Ｌ２ａ、。共通電極
端子１２６ 、１２ｃ、 、クロック波形 １３゜、信
号ライン！Ｅ動回路 １４．。ゲートライン、駆動回路
１５゜・表示ドツト １６５１１６６ ｇ １６ｃｅ
１６ｄｅ１７ａ 、 １７ｂ 、 １７ｃ、 １７ｄ、
、表示画素 １８ 、１９゜、インバータ ２０ 、
２１ 、。トランスミッションゲート。 以上 弔１図 ｋＪ−ソ胛 手２図 第３図 Ａ 第４図 弗、５図１（ 第７図 第３図
Claims (1)
- ガラス等の絶縁基板上に形成さｎた半導体層、または半
導体基板上に、行列状に画素が形成さｎＭｉ前記画素上
に液晶を介して設置さｎた透光性基板上の透明電極を対
同電極とした表示装置に於て、前記画素の１つに対して
少なくとも１ビツトの論理的記憶回路と、前記論理回路
の出力に応じて、比較的低周波数のクロック１または、
比較的高周波数のクロック２のいずｎかを選択するｆｃ
ぬの信号選択回路を、半導体層に形成し、前記液晶どし
て、誘電率の異方性が周波数によって変化し、ある周波
数ｆｃ以下では正又は負の異方性を持ち、ｆｃ以上では
負又は正の異方性を持つネマチイツク液晶を用いたこと
全特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17578282A JPS5967592A (ja) | 1982-10-06 | 1982-10-06 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17578282A JPS5967592A (ja) | 1982-10-06 | 1982-10-06 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5967592A true JPS5967592A (ja) | 1984-04-17 |
Family
ID=16002154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17578282A Pending JPS5967592A (ja) | 1982-10-06 | 1982-10-06 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5967592A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08194205A (ja) * | 1995-01-18 | 1996-07-30 | Toshiba Corp | アクティブマトリックス型表示装置 |
| JP2008268853A (ja) * | 2007-03-29 | 2008-11-06 | Seiko Epson Corp | 電気泳動表示装置とその駆動方法、及び電子機器 |
| JP2010014882A (ja) * | 2008-07-02 | 2010-01-21 | Seiko Epson Corp | 電気泳動表示装置及び電子機器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5078296A (ja) * | 1973-11-09 | 1975-06-26 | ||
| JPS54116197A (en) * | 1978-03-01 | 1979-09-10 | Seiko Epson Corp | Liquid crystal display unit |
| JPS5643695A (en) * | 1979-09-18 | 1981-04-22 | Suwa Seikosha Kk | Liquid crystal matrix display unit |
| JPS5664319A (en) * | 1979-10-30 | 1981-06-01 | Asahi Glass Co Ltd | Liquid crystal display element |
| JPS5692494A (en) * | 1979-12-26 | 1981-07-27 | Seiko Epson Corp | Liquid crystal display device for timepiece |
-
1982
- 1982-10-06 JP JP17578282A patent/JPS5967592A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5078296A (ja) * | 1973-11-09 | 1975-06-26 | ||
| JPS54116197A (en) * | 1978-03-01 | 1979-09-10 | Seiko Epson Corp | Liquid crystal display unit |
| JPS5643695A (en) * | 1979-09-18 | 1981-04-22 | Suwa Seikosha Kk | Liquid crystal matrix display unit |
| JPS5664319A (en) * | 1979-10-30 | 1981-06-01 | Asahi Glass Co Ltd | Liquid crystal display element |
| JPS5692494A (en) * | 1979-12-26 | 1981-07-27 | Seiko Epson Corp | Liquid crystal display device for timepiece |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08194205A (ja) * | 1995-01-18 | 1996-07-30 | Toshiba Corp | アクティブマトリックス型表示装置 |
| JP2008268853A (ja) * | 2007-03-29 | 2008-11-06 | Seiko Epson Corp | 電気泳動表示装置とその駆動方法、及び電子機器 |
| JP2010014882A (ja) * | 2008-07-02 | 2010-01-21 | Seiko Epson Corp | 電気泳動表示装置及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3630489B2 (ja) | 液晶表示装置 | |
| JP5646283B2 (ja) | ディスプレイ | |
| US5034735A (en) | Driving apparatus | |
| JP5019859B2 (ja) | 液晶装置および電子機器 | |
| JPS5823091A (ja) | 画像表示装置 | |
| TWI252457B (en) | Liquid crystal display device and portable terminal device comprising it | |
| US6940482B2 (en) | Electrooptic device and electronic apparatus | |
| JP3405579B2 (ja) | 液晶表示装置 | |
| JPS6064395A (ja) | アクティブパネル用集積回路基板 | |
| JP2005018088A (ja) | 液晶表示装置 | |
| JP2012088737A (ja) | 表示装置 | |
| JPH035724B2 (ja) | ||
| JP4115099B2 (ja) | 表示装置 | |
| US7095405B2 (en) | Output control circuit, driving circuit, electro-optic apparatus, and electronic instrument | |
| JP3818050B2 (ja) | 電気光学装置の駆動回路及び駆動方法 | |
| JPS58143389A (ja) | 画像表示装置 | |
| JPS5967592A (ja) | 表示装置 | |
| JPS58220185A (ja) | 表示素子 | |
| JPH0451835B2 (ja) | ||
| JP2000020033A (ja) | 液晶表示装置 | |
| JPS5965879A (ja) | アクテイブパネル用集積回路基板 | |
| JP2001188520A (ja) | 電気光学装置の駆動回路、電気光学装置及び電子機器 | |
| JP4963761B2 (ja) | 表示装置 | |
| JP4419394B2 (ja) | 電気光学パネルの駆動方法及び駆動回路、これを用いた電気光学パネル、並びに電子機器 | |
| JPH07199156A (ja) | 液晶表示装置 |