CN1551708B - 多层布线板 - Google Patents

多层布线板 Download PDF

Info

Publication number
CN1551708B
CN1551708B CN2004100446095A CN200410044609A CN1551708B CN 1551708 B CN1551708 B CN 1551708B CN 2004100446095 A CN2004100446095 A CN 2004100446095A CN 200410044609 A CN200410044609 A CN 200410044609A CN 1551708 B CN1551708 B CN 1551708B
Authority
CN
China
Prior art keywords
planar conductor
conductor layer
dielectric layer
filling vias
resin dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004100446095A
Other languages
English (en)
Other versions
CN1551708A (zh
Inventor
齐木一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN1551708A publication Critical patent/CN1551708A/zh
Application granted granted Critical
Publication of CN1551708B publication Critical patent/CN1551708B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种多层布线板包括：基板，第一平面导体层，第二平面导体层，树脂介电层，填充通孔和堆叠通孔结构。每个堆叠通孔结构设置在树脂介电层中，并且设计成使填充通孔以相互连接的方式基本同轴层叠。堆叠通孔结构的第一端部直接与第一平面导体层或第二平面导体层相连。堆叠通孔结构的第二端部没有直接与第一平面导体层或第二平面导体层相连。

Description

多层布线板
技术领域
本发明涉及一种多层布线板，具体涉及一种特征在于堆叠通孔结构的多层布线板。
背景技术
传统上已知的多层布线板设计成，通过树脂介电层中形成的通孔连接不同层的导体图案。特别是，近年来，例如为了减小布线板的尺寸，已经提出了多种具有堆叠通孔结构的多层布线板，其中在树脂介电层中多个填充通孔大体上同轴层叠(参照例如日本专利申请未审公开(特开平)No.2000-101243(例如图8))。
传统的多层布线板在特定类型的堆叠通孔结构中有破裂的倾向，导致可靠性下降。本发明者研究了该问题，发现发生破裂的堆叠通孔结构具有下面的共同特征：堆叠通孔结构的相对端直接与相应的平面导体层(所谓的整体图案)相连，其中平面导体层具有相对较大面积，并处于树脂介电层中和树脂介电层的外表面上。研究还发现当树脂介电层厚度随叠层填充通孔数量的增多而增大时，破裂的发生更加显著。
发明内容
鉴于以上所述，本发明的目的在于提供一种在填充通孔结构中不易于破裂，从而表现出极好可靠性的多层布线板。
本发明者进行了深入研究，试图解决上述问题，并得出下面的研究结果。易于破裂的堆叠通孔结构的特征在于，其相对端部由相应的平面导体层支撑，并且堆叠通孔结构除相对端部之外的部分位于树脂介电层中。通常，平面导体层和堆叠通孔结构由导电金属如铜制成，从而在垂直于多层布线板厚度方向的方向表现出相对较低的热膨胀系数(例如20ppm/℃或更小)。相反，树脂介电层在垂直于多层布线板厚度方向的方向具有相对较高的热膨胀系数(例如30ppm/℃或更大)。因此，当多层布线板遇到热冲击时，金属与树脂之间的热膨胀系数差导致在垂直于多层布线板厚度方向的方向产生应力。由于与平面导体层相比，树脂介电层膨胀或收缩得更大，弯曲应力横向施加在相对端部被相应平面导体层支撑的堆叠通孔结构上。结果，在填充通孔(filledvias)之间的连接处发生破裂。基于这些研究结果，本发明者进一步进行了深入研究，完成了本发明。
为了实现上述目的，本发明提供一种多层布线板，其包括具有第一主表面和第二主表面的基板；直接或间接设置在第一主表面和第二主表面的至少一方上面的第一平面导体层；相对于第一平面导体层间隔设置的第二平面导体层；设置在第一平面导体层与第二平面导体层之间的树脂介电层；形成在树脂介电层中的多个填充通孔；以及堆叠通孔结构，其设置在树脂介电层中，且包括基本同轴层叠且相互连接在一起的多个填充通孔。在多层布线板中，该堆叠通孔结构具有第一端部和第二端部；第一端部直接与第二平面导体层相连；第二端部通过未完全填充导体材料的保角通孔与第一平面导体层相连，该保角通孔设置在第一平面导体层与堆叠通孔结构的第二端部之间的树脂介电层中。
本发明提供另一种多层布线板，其包括具有第一主表面和第二主表面的基板；直接或间接设置在第一主表面和第二主表面的至少一方上面的第一平面导体层；相对于第一平面导体层间隔设置的第二平面导体层；设置在第一平面导体层与第二平面导体层之间的树脂介电层；形成在树脂介电层中的多个填充通孔；以及堆叠通孔结构，其设置在树脂介电层中，且包括基本同轴层叠且相互连接在一起的多个填充通孔。在该多层布线板中，该堆叠通孔结构具有第一端部和第二端部；第一端部直接与第二平面导体层相连；第二端部通过包含导体元件的保角通孔与第一平面导体层相连，该导体元件具有由一个所述树脂介电层的树脂填充的凹陷，所述保角通孔设置在第一平面导体层与堆叠通孔结构的第二端部之间的树脂介电层中。
在本发明所采用的结构中，仅堆叠通孔结构的第一端部直接与平面导体层相连，而第二端部没有直接与平面导体层相连。堆叠通孔结构以所谓的悬臂方式被平面导体层支撑。因此，即使弯曲应力横向施加在堆叠通孔结构上，与在相对端部支承的堆叠通孔结构相比，这种堆叠通孔结构也不易于受到弯曲应力的影响。从而，在堆叠通孔结构的填充通孔之间的连接处不易于发生破裂，因而本发明可提供一种具有极好可靠性的多层布线板。
可用作构成多层布线板一部分的基板的例子包括树脂基板、陶瓷基板和金属基板。考虑例如性能价格比，钻孔容易性和电导率，从这些基板中适当选择所使用的基板。
用于形成树脂基板的材料的例子包括EP树脂(环氧树酯)，PI树脂(聚酰亚胺树脂)，BT树脂(双马来酰亚胺-三嗪树脂)，PPE树脂(聚亚苯基醚树脂)，这些树脂与玻璃纤维(机织玻璃纤维或非机织玻璃纤维)的复合材料，这些树脂与有机纤维如聚酰胺纤维的复合材料，以及通过用热固性树脂如环氧树脂注入三维网络含氟树脂基材料如连续多孔PTFE形成的复合树脂-树脂材料。用于形成陶瓷基板的材料的例子包括氧化铝，氧化铍，氮化铝，氮化硼，金刚砂和低温烧结材料如玻璃陶瓷或结晶玻璃。金属基板的例子包括铜基板，铜合金基板，由非铜金属形成的基板，以及由铜合金之外的合金形成的基板。注意，构成多层布线板一部分的基板可以具有，例如在第一主表面与第二主表面之间贯通延伸的电镀通孔。
构成多层布线板一部分的第一平面导体层，直接或间接地设置在至少第一主表面或第二主表面上。第一平面导体层是具有相对较大面积的导体层，并且相当于例如上述电镀通孔的平台部分(land portion)或覆盖镀层部分(cover plating portion)，背景图案和电源用图案。对第一平面导体层的面积没有特别限制；不过，由于下述原因，当面积为0.1mm2或更大，特别是0.2mm2或更大时本发明的效果显著。0.1mm2或更大的面积使堆叠通孔结构相对端部支撑体的缺陷更加显著，并且助长了在填充通孔之间的连接处发生破裂的趋势，从而本发明的效果更加明显。
考虑例如导电率以及与树脂介电层的粘接适当选择形成第一平面导体层的材料和方法。用于形成第一平面导体层的金属的例子包括铜、铜合金、镍、镍合金、锡和锡合金。用于形成第一平面导体层的已知方法的例子包括相减法，半相减法和全相加法。这些处理的具体例子包括铜箔腐蚀，化学镀铜，镀铜，化学镀镍和电镀镍。并且，可以通过例如溅射或CVD形成金属层，并腐蚀所形成的金属层的步骤形成第一平面导体层。或者，可以通过印刷技术涂覆导电糊而形成第一平面导体层。
在垂直于布线板厚度方向的方向第一平面导体层的热膨胀系数没有特别限制；不过，由于下述原因，当热膨胀系数为20.0ppm/℃或更小时，本发明的效果显著。在垂直于布线板厚度方向的方向，当第一平面导体层与树脂介电层之间热膨胀系数存在较大差异时，如后面将要描述的，大弯曲应力施加在堆叠通孔结构上，从而本发明的效果更加显著。
此处，术语“热膨胀系数”表示在垂直于布线板厚度方向(Z方向)的方向(X或Y方向)的热膨胀系数(CTE)，表示在0℃到200℃温度下通过TMA(热机械分析仪)测得的数值。术语“TMA”也表示在例如JPCA-BU01中规定的热机械分析。
构成多层布线板一部分的第二平面导体层，经由树脂介电层设置在第一平面导体层的外侧。具体而言，当第一平面导体层设置在第一主表面上时，第二平面导体层处于基板的第一主表面侧，经由树脂介电层处于第一平面导体层外侧。在第一平面导体层设置在第二主表面上时，第二平面导体层处于基板的第二主表面侧，经由树脂介电层处于第一平面导体层外侧。第二平面导体层是具有相对较大面积的导体层，相当于例如用于安装电子部件如片状电容器的垫片。对于第二平面导体层的面积没有特别限制；不过由于下述原因，当面积为0.1mm2或更大，特别是0.2mm2或更大时，本发明的效果明显。0.1mm2或更大的面积，使相对端部处堆叠通孔结构支撑体的缺陷更加显著，助长了在填充通孔之间连接处发生破裂的趋势，从而本发明的效果更加明显。
依然考虑例如电导率以及与树脂介电层的粘接，适当选择形成第二平面导体层的材料和方法。用于形成第二平面导体层的金属的例子包括铜、铜合金、镍、镍合金、锡和锡合金。用于形成第二平面导体层的已知处理方法包括相减法，半相减法和全相加法。
对于第二平面导体层在垂直于布线板厚度方向的方向中的热膨胀系数没有特别限制；不过由于下述原因，当热膨胀系数为20.0ppm/℃或更小时，本发明的效果显著。在垂直于布线板厚度方向的方向，当第二平面导体层与树脂介电层之间热膨胀系数存在较大差异时，如后面将要描述的，大弯曲应力施加在堆叠通孔结构上，助长了在填充通孔之间连接处发生破裂的趋势，从而本发明的效果更加明显。
构成多层布线板一部分的树脂介电层，介于第一平面导体层与第二平面导体层之间，从而将它们彼此电绝缘。两个或多个树脂介电层层叠在基板一侧。
每个树脂介电层由例如热固性树脂形成。适宜的热固性树脂的例子包括EP树脂(环氧树脂)，PI树脂(聚酰亚胺树脂)，BT树脂(双马来酰亚胺-三嗪树脂)，酚醛树脂，二甲苯树脂，聚酯类树脂和含有硅的树脂。特别优选EP树脂，PI树脂和BT树脂。优选种类的环氧树脂为所谓的BT(双酚)类，PN(线型酚醛)类和CN(甲酚线型酚醛)类。特别优选主要包含BP型环氧树脂的环氧树脂。最优选BPA(双酚A)型或BPF(双酚F)型环氧树脂。
当介于第一平面导体层与第二平面导体层之间的树脂介电层的总厚度为40μm或更大时，本发明的效果明显。此外，当树脂介电层的总厚度为60μm或更大时，本发明的效果更加显著，当总厚度为90μm或更大时，效果越发明显，当总厚度为120μm或更大时，效果最为明显。横向施加在堆叠通孔结构上的弯曲应力随着树脂介电层总厚度的增大而增大，从而助长了在填充通孔之间连接处发生破裂的趋势。因此，本发明的效果更加明显。
对于垂直于布线板厚度方向的方向上树脂介电层的热膨胀系数没有特别限制。不过，当热膨胀系数为30.0ppm/℃或更大，特别是40.0ppm/℃或更大时，本发明的效果明显。而且，考虑到本发明的有效应用，在垂直于布线板厚度方向的方向上树脂介电层与第一或第二平面导体层之间的热膨胀系数差优选为10.0ppm/℃或更大，更优选20.0ppm/℃。这是因为当热膨胀系数差较大时，大的弯曲应力施加在堆叠通孔结构上，助长了在填充通孔之间的连接处发生破裂的趋势，从而本发明的效果更加明显。
构成多层布线板一部分的堆叠通孔结构，采取两个或多个填充通孔以相互连接的方式基本同轴层叠的形式。如下所述在树脂介电层中形成每个填充通孔：以填充通孔的上表面基本平坦的方式用导体(通常为通过电镀沉积的铜)填充通孔。另一填充通孔的底面与该填充通孔的基本平坦上表面相连。通过例如在树脂介电层中形成通孔；并通过以使得填充铜的上表面最终基本平坦的方式在该通孔内部进行铜电镀的步骤形成填充通孔。或者，在树脂介电层中形成通孔之后，在该通孔内部进行化学镀铜；用通过镀铜沉积的铜或者用导电糊填充所形成通孔中的凹陷，使填充导体的上表面最终基本平坦。
对于上述填充通孔的直径没有特别限制；不过由于下述原因，当直径小于85μm，特别是小于70μm时，本发明的效果明显。随着填充通孔直径的减小，堆叠通孔结构更加细长，从而更易于受到横向弯曲应力的影响，因此助长了在填充通孔之间连接处发生破裂的趋势。因此，本发明的效果更加明显。注意，表述“多个填充通孔基本同轴层叠”的含义是，以使得填充通孔之间的轴向失配量处于0μm到30μm范围内的方式层叠填充通孔。
本发明还提供另一种多层布线板，其包括具有第一主表面和第二主表面的基板；直接或间接设置在第一主表面和第二主表面的至少一方上面的第一平面导体层；相对于第一平面导体层间隔设置的第二平面导体层；介于第一平面导体层与第二平面导体层之间的树脂介电层；在树脂介电层中形成的多个填充通孔；设置于树脂介电层中的堆叠通孔结构，包括基本同轴层叠且相互连接在一起的多个填充通孔；以及在一个树脂介电层中形成的保角通孔(conformal via)，其具有面积小于第一和第二平面导体层的平台部分，所述保角通孔未被导体材料完全填充。在该多层布线板中，堆叠通孔结构具有第一端部和第二端部；该第一端部直接与第二平面导体层连接；该第二端部直接与保角通孔的平台部分连接；并且保角通孔的底面直接与第一平面导体层相连。
本发明提供另一种多层布线板，其包括具有第一主表面与第二主表面的基板；直接或间接设置在第一主表面和第二主表面的至少一方上面的第一平面导体层；相对于第一平面导体层间隔设置的第二平面导体层；介于第一平面导体层与第二平面导体层之间的树脂介电层；在树脂介电层中形成的填充通孔；设置于树脂介电层中的堆叠通孔结构，包括基本同轴层叠且相互连接在一起的多个填充通孔；以及在一个树脂介电层中形成的另外的填充通孔(direct-connection-avoidancefilled via)，其具有面积小于第一和第二平面导体层的导电平台部分和具有对填充通孔进行填充的主导体部分，所述平台从所述填充通孔的所述主导体部分沿侧边向外延伸。在该多层布线板中，堆叠通孔结构具有第一端部和第二端部；该第一端部直接与第二平面导体层连接；该第二端部直接与该另外的填充通孔的平台部分连接，从而使所述堆叠通孔结构的最底通孔的底面从侧边与所述主导体部分完全隔开；并且该另外的填充通孔的底面直接与第一平面导体层相连。
如上所述，根据本发明，仅堆叠通孔结构的第一端部直接与平面导体层相连，而堆叠通孔结构的第二端部通过保角通孔间接与另一平面导体层相连，或者与避免直接连接的填充通孔相连。换句话说，避免第二端部与平面导体层直接连接，从而平面导体层以所谓的悬臂方式支撑该堆叠通孔结构。因此，即使弯曲应力横向施加在堆叠通孔结构上，与在相对端部支撑堆叠通孔结构的情形相比，该堆叠通孔结构也不易于受到弯曲应力的影响。从而，在堆叠通孔结构的填充通孔之间的连接处不易于发生破裂，因此本发明可提供一种具有极好可靠性的多层布线板。
附图说明
图1是表示根据本发明一实施例的多层布线板的总体示意图；
图2是表示该实施例的多层布线板的示意平面图；
图3是表示该实施例多层布线板的主要部分的放大示意剖面图；
图4是表示该实施例多层布线板中的堆叠通孔结构的放大示意剖面图；
图5是表示填充通孔(去除树脂介电层之后观察)的剖面图，用于解释在本实施例多层布线板上进行的通孔剥离试验；
图6是表示填充通孔和剥离夹具的剖面图，用于解释通孔剥离试验；
图7是表示填充通孔(处于良好状态)的剖面图，用于说明通孔剥离试验；
图8是表示填充通孔(处于损坏状态)的剖面图，用于说明通孔剥离试验；
图9是表示在实施例和比较例上进行的通孔剥离试验的结果的表格；以及
图10是表示根据本发明另一实施例的多层布线板的主要部分的放大示意剖面图。
具体实施方式
下面将参照图1至9详细说明根据本发明一实施例构造的多层布线板11。
如图1至3所示，本实施例的多层布线板11具有大体矩形基板12作为芯部材料。基板12由BT树脂形成，并且厚度为大约600μm到800μm。如图3中所示，在基板12的上表面13(即第一主表面)上形成上叠加层(upper buildup layer)15，并且在基板12的下表面(即第二主表面)14上形成下叠加层16。在基板12中预定位置处通过贯通延伸上表面13与下表面14之间的基板12的方式形成若干直径为大约200μm到300μm的电镀通孔17。用含有铜填料的环氧树脂填充各电镀通孔17中的空腔，从而形成树脂填料体18。对电镀通孔17的相对端部区域镀铜，从而形成覆盖树脂填料体18的覆盖镀层部分19。在本实施例中，电镀通孔17的平台部分20和覆盖镀层部分19彼此齐平地形成，并且构成具有相对较大面积(0.1mm2或更大)的第一平面导体层。
将上叠加层15设计成，使树脂介电层21、41、61、81和未示出的导体层设置成交替层。下叠加层16设计成，使树脂介电层22、42、62和82以及未示出的导体层设置成交替层。
第一导体层形成在基板12的上表面13和下表面14的每一个之上。第一导体层的厚度为大约35μm，并由贴附于作为芯部材料的基板12的铜箔形成。构成第一平面导体层的平台部分20和覆盖镀层部分19，属于第一导体层。
第一树脂介电层21和22具有20μm或30μm的厚度，并且由含有无机填料的环氧树脂形成。处于基板12上表面13上的第一树脂介电层21的形成方式是使得其覆盖第一导体层。处于基板12下表面14上的第一树脂介电层22的形成方式是使得其覆盖第一导体层。
在第一树脂介电层21和22每一个之上由铜形成厚度为大约15μm的第二导体层(未示出)。在相应的第二导体层上由光敏环氧树脂形成厚度均为30μm的第二树脂介电层41和42。在第二树脂介电层41和42每一个之上由铜形成厚度为大约15μm的第三导体层(未示出)。在相应的第三导体层上由光敏环氧树脂形成厚度均为30μm的第三树脂介电层61和62。在第三树脂介电层61和62每一个之上由铜形成厚度为大约15μm的第四导体层(未示出)。在相应的第四导体层上由光敏环氧树脂形成厚度均为30μm的第四树脂介电层81和82。在第四树脂介电层81上由铜形成厚度均为大约15μm的垫片73和75(第五导体层)，并且在第四树脂介电层82上由铜形成厚度均为大约15μm的垫片94(第五导体层)。将未示出的阻焊剂涂覆至垫片73，75和94。
多个垫片75倒装式粘接到IC芯片97，并且在多层布线板11的基本中心部分的基板12的上表面13上成网格状(参见图1和2)。起第二平面导体层作用的垫片73，用于安装片状电容器91，并且围绕垫片75设置在基板12的上表面13一侧上(参见图1和2)。垫片94用于附加相应的引线插头92，并且设置在多层布线板11的基本整个区域上的基板12的下表面14一侧上。用于安装片状电容器的每个垫片73具有矩形形状，度量结果为0.3mm×0.7mm，且面积为大约0.21mm2。
利用铜电镀分别在第一树脂介电层21和22中形成保角通孔25和26(没有完全被铜镀层填充的通孔)，由此使通孔包含其中具有凹陷的导体(铜板)元件，凹陷内填充有对应树脂介电层的树脂，如图3所示。如后面将要描述，保角通孔25和26并非堆叠通孔结构35的组成部分。通过铜电镀分别在第二树脂介电层41和42中形成第一填充通孔31和32。通过铜电镀分别在第三树脂介电层61和62中形成第二填充通孔51和52。通过铜电镀分别在第四树脂介电层81和82中形成第三填充通孔71和72。注意，第一填充通孔31和32，第二填充通孔51和52，以及第三填充通孔71和72具有大约69μm的直径。
如图3和4中所示，在上叠加层15中，第一填充通孔31、第二填充通孔51和第三填充通孔71基本同轴层叠，并相互连接。结果，在上叠加层15中形成3层堆叠通孔结构35。在下叠加层16中，第一填充通孔32、第二填充通孔52和第三填充通孔72相互连接，但并非以基本同轴方式层叠。从而，在下叠加层16中没有形成堆叠通孔结构35。
如图4中所示，堆叠通孔结构35的第一端部36或外端，即第三填充通孔71的上表面直接与用于安装片状电容器的垫片73相连，即与第二平面导体层相连。堆叠通孔结构35的第二端37或内端，即第一填充通孔31的底面，并没有直接与第一平面导体层相连，而第一平面导体层由平台部分20和覆盖镀层部分19构成。换句话说，第二端37或第一填充通孔31的底面远离第一平面导体层设置，并且与保角通孔25的平台部分27相连。从而在本实施例中，可以认为堆叠通孔结构35的第二端37，通过保角通孔25间接地连接第一平面导体层。注意，保角通孔25与构成堆叠通孔结构35的第一、第二和第三填充通孔31、51和71并不同轴。保角通孔25的平台部分27的面积远小于0.1mm2；因此，平台部分27并非与本实施例中提及的第一平面导体层和第二平面导体层相应。
在本实施例中，在垂直于布线板厚度方向的方向上第一与第二平面导体层的热膨胀系数为大约17.0ppm/℃。相反，在垂直于布线板厚度方向的方向上树脂介电层21、41、61和81的热膨胀系数为大约55.0ppm/℃。从而，它们之间的热膨胀系数差为大约38.0ppm/℃。
下面将描述如此构成的多层布线板11的制造过程。
首先，制备双面铜包基板。通过将铜箔固定到基板相对两侧形成双面铜包基板。使用YAG激光器或二氧化碳气体激光器通过激光打孔在双面铜包基板预定位置处形成通孔。根据各种已知处理通过进行化学镀铜和铜电镀形成电镀通孔17。随后，用相应的树脂填料体18填充电镀通孔17。此外，进行镀铜，形成电镀通孔17的相应覆盖镀层部分19。固定至基板相对两侧的铜箔经过腐蚀，从而形成具有预定图案的第一导体层。具体而言，在进行化学镀铜之后进行曝光和显影，从而形成预定图案的抗镀层。在此状态下，进行铜电镀，同时使用化学铜镀层作为公共电极。然后，分解和去除抗蚀层。腐蚀掉化学铜镀层的不必要部分。
之后，将光敏环氧树脂涂覆至基板12的上表面13和下表面14，之后通过曝光和显影，从而形成第一树脂介电层21和22，其中在将要形成保角通孔25和26的位置处形成盲通孔。然后，根据已知方法(例如半相加法)进行铜电镀，从而将盲通孔形成为保角通孔25和26，并且在第一树脂介电层21和22的每一个之上形成第二导体层。
此后，将光敏环氧树脂涂覆至第一树脂介电层21和22，然后进行曝光和显影，从而形成第二树脂介电层41和42，其中在将要形成第一填充通孔31和32的位置处形成盲通孔。然后，根据已知方法进行铜电镀，从而将盲通孔形成为第一填充通孔31和32，并且在第二树脂介电层41和42每一个之上形成第三导体层。
之后，将光敏环氧树脂涂覆至第二树脂介电层41和42，然后进行曝光和显影，从而形成第三树脂介电层61和62，其中在将要形成第二填充通孔51和52的位置处形成盲通孔。然后，根据已知方法进行铜电镀，从而将盲通孔形成为第二填充通孔51和52，并在第三树脂介电层61和62每一个之上形成第四导体层。
此后，将光敏环氧树脂涂覆至第三树脂介电层61和62，然后进行曝光和显影，从而形成第四树脂介电层81和82，其中在将要形成第三填充通孔71和72的位置处形成孔。之后，按照已知方法进行铜电镀，从而将该孔形成为第三填充通孔71和72，并在第四树脂介电层81上形成垫片73和75(第五导体层)，并在第四树脂介电层82上形成垫片94(第五导体层)。这一步骤完成了由第一填充通孔31，第二填充通孔51和第三填充通孔71组成的本实施例的堆叠通孔结构35。
随后，在涂覆阻焊剂之后，相继对垫片73，75和94进行化学镀镍和化学镀金。此外，在用于倒装式接合的相应垫片75上形成焊料突起77。而且，引线插头92焊接到相应垫片94。结果，完成了所需多层布线板11的制造，其在相应的相对侧上形成有叠加层15和16。当IC芯片97，片状电容器91和其他部件安装到多层布线板11上时，进行有机封装。
下面将描述在上述多层布线板11上进行的通孔剥离试验的特殊方法，以及试验结果。
如下进行通孔剥离试验。首先，对多层布线板11施加100次从--55℃到125℃的热冲击。然后，通过例如RIE(反应性离子腐蚀)(参见图5)去除围绕填充通孔31、51和71的树脂介电层21，41，61和81。之后，通过使用剥离夹具101，从下面向上升起每个填充通孔31，51和71的平台部分(参见图6)。图7表示平台部分发生破裂，而且在通孔底部破裂之前就破裂的状态(良好状态)。图8表示通孔底部发生破裂，并且在平台部分破裂和断开之前就脱落的状态(损坏状态)。
如图4中所示构成的堆叠通孔结构35，其第一端部36直接与第二平面导体层相连，第二端部37没有直接与第一平面导体层相连，将该堆叠通孔结构35作为本实施例堆叠通孔结构的一个例子。相反，设计成使第一端部36直接与第二平面导体层相连，第二端部37直接与第一平面导体层相连的堆叠通孔结构，作为传统堆叠通孔结构的对比例。
通过上述方法在这两种样品上在三个位置处(即在第一填充通孔31处，在第二填充通孔51处和在第三填充通孔71处)进行通孔剥离试验。检查样品在第一通孔31，第二通孔51和第三通孔71中发生的破裂(即检查损坏状态发生的数量)。对于示例和比较例各检查1600个样品。图9的表格中表示出试验结果。
如图9的表格中所示，在实施例的样品中，所有第一填充通孔31，第二填充通孔51和第三填充通孔71都表现出良好状态；即不产生损坏状态。相反，在比较例的样品中，仅第三填充通孔71没有发生损坏状态，某些第一填充通孔31和第二填充通孔51发生损坏状态。与第二填充通孔51相比，第一填充通孔31倾向于以更高的概率发生损坏状态。从试验结果显然可以看出，本实施例的堆叠通孔结构35表现出极好的可靠性。
从而，本实施例产生如下所述的效果。
在本实施例中，仅堆叠通孔结构35的第一端部36直接与用作第二平面导体层的垫片73相连，而第二端部37没有直接与第一平面导体相连。换言之，堆叠通孔结构35以所谓的悬臂方式被第二平面导体层支撑。因此，即使弯曲应力横向施加在堆叠通孔结构35上，与由第一和第二平面导体层在相对两端支撑的堆叠通孔结构相比，堆叠通孔结构35也不易于受到弯曲应力的影响。从而，在第一通孔31与保角通孔25的平台部分27之间的连接处，在第一填充通孔31与第二填充通孔51之间的连接处，以及在第二填充通孔51与第三填充通孔71之间的连接处不可能发生破裂。从而，与传统多层布线板不同，多层布线板11表现出极好的可靠性。
本发明不限于上述实施例，在不偏离本发明范围的条件下可以进行适当变型。
-例如，上述实施例描述时提到三个填充通孔层叠的堆叠通孔结构35。不过，本发明可以应用于四个、五个、六个或更多填充通孔层叠的堆叠通孔结构。
-在上述实施例中，堆叠通孔结构35的第二端部37直接与保角通孔25的平台部分27相连，从而远离第一平面导体层设置。本发明不限于此。例如，第二端部37可以直接与保角通孔25除平台部分27以外具有相对较小面积的导体部分相连。
-在上述实施例中，堆叠通孔结构35的第二端部37与保角通孔25相连。不过，第二端部37可以与避免直接连接的填充通孔125相连(参见图10)，而避免直接连接的填充通孔125不是堆叠通孔结构35的构成部分。不过，在此情形中，正如上述实施例的情形，必须将堆叠通孔结构35和避免直接连接的填充通孔125设置成彼此不同轴。在图10中，堆叠通孔结构35的第二端部37直接与避免直接连接的填充通孔125的平台部分27相连，从而避免第二端部37与覆盖镀层部分19直接连接。如图10所示，平台27从填充通孔125的主要部分向外延伸出一定量并具有一定面积，从而使得堆叠通孔结构35的第二端部37连接至完全位于填充通孔125的主要部分外侧的平台27。位于基板12下表面14一侧的保角通孔26，可以改变为避免直接连接的填充通孔125。
实现上述实施例的技术思想列举如下。
(1)一种多层布线板，其包括具有第一主表面和第二主表面的基板；直接或间接设置在至少第一主表面或第二主表面上的第一平面导体层；相对于第一平面导体层设置在外侧的第二平面导体层；夹在第一平面导体层与第二平面导体层之间的树脂介电层；在树脂介电层中形成的填充通孔；设置在树脂介电层中的堆叠通孔结构，其由以相互连接方式基本同轴层叠的多个填充通孔组成；以及在树脂介电层中形成的通孔，其具有面积小于第一和第二平面导体层的平台部分，且并非堆叠通孔结构的组成部分。在该多层布线板中，堆叠通孔结构具有第一端部和第二端部；第一端部直接与第二平面导体层相连；第二端部直接与并非堆叠通孔结构构成部分的通孔的平台部分相连；并且并非堆叠通孔结构构成部分的通孔的底面直接与第一平面导体层相连。
(2)在上述(1)的多层布线板中，填充通孔的直径小于85μm。
(3)在上述(1)或(2)的多层布线板中，第二平面导体层为用于安装片状电容器的垫片。
(4)在上述(1)到(3)其中任何一个的多层布线板中，第一平面导体层和第二平面导体层具有0.1mm2或更大的面积。
(5)在上述(1)到(4)其中任何一个的多层布线板中，夹在第一平面导体层与第二平面导体层之间的树脂介电层的总厚度为60μm或更大。
(6)在上述(1)到(5)其中任何一个的多层布线板中，第一和第二平面导体层在垂直于布线板厚度方向的方向具有20.0ppm/℃或更小的热膨胀系数，并且树脂介电层在垂直于布线板厚度方向的方向具有30.0ppm/℃或更大的热膨胀系数。

Claims (4)

1.一种多层布线板，包括：
具有第一主表面和第二主表面的基板；
直接或间接设置在第一主表面和第二主表面的至少一方上面的第一平面导体层；
相对于第一平面导体层间隔设置的第二平面导体层；
夹在第一平面导体层与第二平面导体层之间的树脂介电层；
在树脂介电层中形成的多个填充通孔；以及
堆叠通孔结构，其设置在树脂介电层中，且包含同轴层叠且相互连接在一起的所述多个填充通孔；
该堆叠通孔结构具有第一端部和第二端部；第一端部直接与第二平面导体层相连；第二端部通过未完全填充导体材料的保角通孔与第一平面导体层相连，所述保角通孔设置在第一平面导体层与堆叠通孔结构的第二端部之间的树脂介电层中。
2.一种多层布线板，包括：
具有第一主表面和第二主表面的基板；
直接或间接设置在第一主表面和第二主表面的至少一方上面的第一平面导体层；
相对于第一平面导体层间隔设置的第二平面导体层；
夹在第一平面导体层与第二平面导体层之间的树脂介电层；
在树脂介电层中形成的多个填充通孔；以及
堆叠通孔结构，其设置在树脂介电层中，且包含同轴层叠并相互连接在一起的所述多个填充通孔；
该堆叠通孔结构具有第一端部和第二端部；第一端部直接与第二平面导体层相连；第二端部通过包含导体元件的保角通孔与第一平面导体层相连，该导体元件具有由一个所述树脂介电层的树脂填充的凹陷，所述保角通孔设置在第一平面导体层与堆叠通孔结构的第二端部之间的树脂介电层中。
3.一种多层布线板，包括：
具有第一主表面和第二主表面的基板；
直接或间接设置在第一主表面和第二主表面的至少一方上面的第一平面导体层；
相对于第一平面导体层间隔设置的第二平面导体层；
夹在第一平面导体层与第二平面导体层之间的树脂介电层；
在树脂介电层中形成的多个填充通孔；以及
堆叠通孔结构，其设置在树脂介电层中，且包含同轴层叠并相互连接在一起的所述多个填充通孔；和
保角通孔，其形成于一个所述树脂介电层中，并具有面积小于第一和第二平面导体层的平台部分，所述保角通孔未被导体材料完全填充；
该堆叠通孔结构具有第一端部和第二端部；第一端部直接与第二平面导体层相连；第二端部直接与保角通孔的平台部分相连；并且保角通孔的底面直接与第一平面导体层相连。
4.一种多层布线板，包括：
具有第一主表面和第二主表面的基板；
直接或间接设置在第一主表面和第二主表面的至少一方上面的第一平面导体层；
相对于第一平面导体层间隔设置的第二平面导体层；
夹在第一平面导体层与第二平面导体层之间的树脂介电层；
在树脂介电层中形成的多个填充通孔；
堆叠通孔结构，其设置在树脂介电层中，且包含同轴层叠并相互连接在一起的所述多个填充通孔，填充通孔的最底通孔包含底面；和
另外的填充通孔，其形成在一个所述树脂介电层中，并具有面积小于第一平面导体层和第二平面导体层的导电平台部分，和具有对填充通孔进行填充的主导体部分，所述平台由所述填充通孔的所述主导体部分沿两侧边向外延伸而形成；
该堆叠通孔结构具有第一端部和第二端部；第一端部直接与第二平面导体层相连；第二端部直接与该另外的填充通孔的平台部分相连，从而使所述堆叠通孔结构的最底通孔的底面从侧边与所述主导体部分完全隔开；并且该另外的填充通孔的底面直接与第一平面导体层相连。
CN2004100446095A 2003-05-16 2004-05-17 多层布线板 Expired - Fee Related CN1551708B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003139544 2003-05-16
JP139544/2003 2003-05-16
JP060910/2004 2004-03-04
JP2004060910A JP4203435B2 (ja) 2003-05-16 2004-03-04 多層樹脂配線基板

Publications (2)

Publication Number Publication Date
CN1551708A CN1551708A (zh) 2004-12-01
CN1551708B true CN1551708B (zh) 2010-11-03

Family

ID=34106334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100446095A Expired - Fee Related CN1551708B (zh) 2003-05-16 2004-05-17 多层布线板

Country Status (4)

Country Link
US (1) US7164085B2 (zh)
JP (1) JP4203435B2 (zh)
CN (1) CN1551708B (zh)
TW (1) TWI315656B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679004B2 (en) * 2004-03-03 2010-03-16 Shinko Electric Industries Co., Ltd. Circuit board manufacturing method and circuit board
JP2006294725A (ja) * 2005-04-07 2006-10-26 Fujikura Ltd 配線基板、多層配線基板およびそれらの製造方法
JP2006324568A (ja) * 2005-05-20 2006-11-30 Matsushita Electric Ind Co Ltd 多層モジュールとその製造方法
US20090046441A1 (en) * 2006-01-06 2009-02-19 Nec Corporation Wiring board for mounting semiconductor device, manufacturing method of the same, and wiring board assembly
EP1821587B1 (en) * 2006-02-20 2017-08-02 Denso Corporation Electronic component mounting structure
JP4668822B2 (ja) * 2006-03-24 2011-04-13 日本特殊陶業株式会社 配線基板の製造方法
JP4567647B2 (ja) * 2006-10-04 2010-10-20 日本特殊陶業株式会社 多層樹脂配線基板
US8669480B2 (en) * 2007-05-17 2014-03-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
JP2009135162A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
JP5362569B2 (ja) 2007-12-28 2013-12-11 イビデン株式会社 インターポーザー及びインターポーザーの製造方法
JP2009224617A (ja) * 2008-03-17 2009-10-01 Shinko Electric Ind Co Ltd 配線基板
KR100990576B1 (ko) * 2008-05-26 2010-10-29 삼성전기주식회사 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법
KR100990588B1 (ko) * 2008-05-27 2010-10-29 삼성전기주식회사 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
US9930775B2 (en) * 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
JP5367523B2 (ja) * 2009-09-25 2013-12-11 新光電気工業株式会社 配線基板及び配線基板の製造方法
US8716867B2 (en) 2010-05-12 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Forming interconnect structures using pre-ink-printed sheets
US8946904B2 (en) * 2010-08-27 2015-02-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Substrate vias for heat removal from semiconductor die
JP5772134B2 (ja) * 2011-03-26 2015-09-02 富士通株式会社 回路基板、その製造方法および半導体装置
US20130044448A1 (en) * 2011-08-18 2013-02-21 Biotronik Se & Co. Kg Method for Mounting a Component to an Electric Circuit Board, Electric Circuit Board and Electric Circuit Board Arrangement
US8969732B2 (en) * 2011-09-28 2015-03-03 Ibiden Co., Ltd. Printed wiring board
JP2013211518A (ja) * 2012-02-28 2013-10-10 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法
JP6021386B2 (ja) * 2012-03-30 2016-11-09 オリンパス株式会社 配線基板の製造方法、並びに半導体装置の製造方法
TWI451826B (zh) * 2012-05-28 2014-09-01 Zhen Ding Technology Co Ltd 多層電路板及其製作方法
KR102042033B1 (ko) * 2012-10-30 2019-11-08 엘지이노텍 주식회사 칩 실장형 인쇄회로기판 및 그 제조방법
JP5799973B2 (ja) * 2013-04-15 2015-10-28 株式会社村田製作所 セラミック多層配線基板およびこれを備えるモジュール
JPWO2015151809A1 (ja) * 2014-03-31 2017-04-13 株式会社村田製作所 積層配線基板およびこれを備えるプローブカード
CN106356355B (zh) * 2015-07-15 2020-06-26 恒劲科技股份有限公司 基板结构及其制作方法
CN112449514B (zh) * 2019-08-31 2022-12-20 鹏鼎控股(深圳)股份有限公司 多层线路板及其制作方法
KR20220056296A (ko) 2020-10-27 2022-05-06 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1140008A (zh) * 1994-12-01 1997-01-08 揖斐电株式会社 多层印刷电路板及其制造方法
CN1177901A (zh) * 1996-09-06 1998-04-01 松下电器产业株式会社 印制布线基板的制造方法和印制布线板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239448A (en) * 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
JP2000101243A (ja) 1998-09-17 2000-04-07 Ibiden Co Ltd 多層ビルドアップ配線板及び多層ビルドアップ配線板の製造方法
JP3223357B2 (ja) 1999-03-09 2001-10-29 日本特殊陶業株式会社 スルーホール充填用ペースト及びそれを用いた多層プリント配線板
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP2001267747A (ja) * 2000-03-22 2001-09-28 Nitto Denko Corp 多層回路基板の製造方法
JP2003023251A (ja) 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
JP2003023252A (ja) 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
KR100882664B1 (ko) * 2001-03-14 2009-02-06 이비덴 가부시키가이샤 다층 프린트 배선판
JP5191074B2 (ja) 2001-07-10 2013-04-24 イビデン株式会社 多層プリント配線板
US6768064B2 (en) * 2001-07-10 2004-07-27 Fujikura Ltd. Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1140008A (zh) * 1994-12-01 1997-01-08 揖斐电株式会社 多层印刷电路板及其制造方法
CN1177901A (zh) * 1996-09-06 1998-04-01 松下电器产业株式会社 印制布线基板的制造方法和印制布线板

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
CN 1140008 A,全文.
JP特开2001-308536A 2001.11.02
JP特开2002-100879A 2002.04.05
JP特开平9-8424A 1997.01.10

Also Published As

Publication number Publication date
JP4203435B2 (ja) 2009-01-07
CN1551708A (zh) 2004-12-01
US20050155791A1 (en) 2005-07-21
TW200501863A (en) 2005-01-01
US7164085B2 (en) 2007-01-16
JP2005005673A (ja) 2005-01-06
TWI315656B (en) 2009-10-01

Similar Documents

Publication Publication Date Title
CN1551708B (zh) 多层布线板
US5601678A (en) Method for providing electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
US8138609B2 (en) Semiconductor device and method of manufacturing semiconductor device
US7595454B2 (en) Method of making a circuitized substrate with enhanced circuitry and electrical assembly utilizing said substrate
JP5010737B2 (ja) プリント配線板
US20080093117A1 (en) Multilayer circuit board and manufacturing method thereof
CN105307382A (zh) 印刷电路板及其制造方法
US20040065960A1 (en) Electronic package with filled blinds vias
US20090071707A1 (en) Multilayer substrate with interconnection vias and method of manufacturing the same
JP2001060644A (ja) 多層相互接続構造および電子パッケージ
CN101409238A (zh) 无核层封装基板的制作方法
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
CN101364586B (zh) 封装基板结构
KR20140020114A (ko) 금속 방열기판 및 그 제조방법
US7629559B2 (en) Method of improving electrical connections in circuitized substrates
TWI450656B (zh) 電路板及其製作方法
JP4567647B2 (ja) 多層樹脂配線基板
CN103650652A (zh) 印刷电路板及其制造方法
JP5060998B2 (ja) 多層樹脂配線基板
CN100566516C (zh) 线路基板的导电盲孔的制作方法
KR100688697B1 (ko) 패키지 기판의 제조방법
JP2007150111A (ja) 配線基板
US20230343687A1 (en) Through Package Vertical Interconnect and Method of Making Same
CN101740403B (zh) 封装基板结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101103

Termination date: 20160517

CF01 Termination of patent right due to non-payment of annual fee