JPS60187038A - 多層配線構造 - Google Patents
多層配線構造Info
- Publication number
- JPS60187038A JPS60187038A JP4201984A JP4201984A JPS60187038A JP S60187038 A JPS60187038 A JP S60187038A JP 4201984 A JP4201984 A JP 4201984A JP 4201984 A JP4201984 A JP 4201984A JP S60187038 A JPS60187038 A JP S60187038A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- metal
- metal wiring
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明はクロストークを防止できる多層配線構造に関し
、特にバイポーラＬＳＩやＭＯ８ＬＳＩなどの多層配線
に適用して効果的な多層配線構造に関するものである。
、特にバイポーラＬＳＩやＭＯ８ＬＳＩなどの多層配線
に適用して効果的な多層配線構造に関するものである。
近年ＭＯ８ＬＳＩやバイポーラＬＳＩのようなＬＳＩで
は多層配線が行なわれている。たとえば第１図に示すよ
うに絶縁膜を施した半導体基板１上に形成した第１層金
属配線２上に層間絶縁膜３を形成し、その層間絶縁膜３
上に第２層金属配線４を形成している。このため、第１
層金属配線２と第２層金属配線４との間の眉間容量で、
上下の信号線層間すなわち第１層金属配線２と第２層金
属配線４との間にクロストークが存在し、ノイズが発生
したり誤動作が生じたりする。
は多層配線が行なわれている。たとえば第１図に示すよ
うに絶縁膜を施した半導体基板１上に形成した第１層金
属配線２上に層間絶縁膜３を形成し、その層間絶縁膜３
上に第２層金属配線４を形成している。このため、第１
層金属配線２と第２層金属配線４との間の眉間容量で、
上下の信号線層間すなわち第１層金属配線２と第２層金
属配線４との間にクロストークが存在し、ノイズが発生
したり誤動作が生じたりする。
そこで、クロストーク防止対策として第２図に示す如く
実線で示す第１層金属配置２と点線で示す第２層金属配
線４とをなるべく直交させるようにすることが考えられ
る。
実線で示す第１層金属配置２と点線で示す第２層金属配
線４とをなるべく直交させるようにすることが考えられ
る。
しかじな、がら、実際の配線のレイアウトにおいては、
第３図に示すように一部第１層金属配線２と第２層金属
配線４とが並行して配線される場合があり、このような
場合には、ＬＳＩの微細加工の進展に伴なう各信号線間
隔すなわち各層金属配線間隔の短縮と併せ前述したクロ
ストークがきわめて重大な問題となってきたことが本発
明者によって明らかにされた。
第３図に示すように一部第１層金属配線２と第２層金属
配線４とが並行して配線される場合があり、このような
場合には、ＬＳＩの微細加工の進展に伴なう各信号線間
隔すなわち各層金属配線間隔の短縮と併せ前述したクロ
ストークがきわめて重大な問題となってきたことが本発
明者によって明らかにされた。
本発明の目的はＬＳＩなどの多層配線におけるクロスト
ークを防止できる多層配線構造を提供することにある。
ークを防止できる多層配線構造を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。
を簡単に説明すれば下記のとおりである。
すなわち、２層以上の導電体の隣り合う眉間に一定電位
の導電体を配置することにより静電遮蔽を施し、前記隣
り合う層間のクロストーク防止を図るものである。
の導電体を配置することにより静電遮蔽を施し、前記隣
り合う層間のクロストーク防止を図るものである。
〔実施例１〕
第４図および第５図はそれぞれ本発明によるＬＳＩの多
層配線構造の第１実施例を示す要部平面図および第４図
の■−Ｖ線断面図である。
層配線構造の第１実施例を示す要部平面図および第４図
の■−Ｖ線断面図である。
これらの第４図および第５図から判るように、先ずその
表面に絶縁膜を施した半導体基板１１の全面に第１層目
の金属層たとえばＡｔ層を蒸着法により形成した後バタ
ーニングを行なって第１層金属配線１２を図示の如く形
成する。この後全面にたとえばりんシリケートガラス（
ＰＳＧ）の層間絶縁膜１３を形成する。その上に第２層
目の金属層たとえばｋＡ層１４を蒸着法で形成しパター
ニングする。この後再度全面にたとえばＰＳＧの層間絶
縁膜１５を形成し、更に第３層目の金属層たとえばＡｔ
層を蒸着法で形成し、この第３層目の金属層をパターニ
ングして第３層金属配線１６を形成する。そして前記第
２層目の金属層１４を接地電位に固定する。
表面に絶縁膜を施した半導体基板１１の全面に第１層目
の金属層たとえばＡｔ層を蒸着法により形成した後バタ
ーニングを行なって第１層金属配線１２を図示の如く形
成する。この後全面にたとえばりんシリケートガラス（
ＰＳＧ）の層間絶縁膜１３を形成する。その上に第２層
目の金属層たとえばｋＡ層１４を蒸着法で形成しパター
ニングする。この後再度全面にたとえばＰＳＧの層間絶
縁膜１５を形成し、更に第３層目の金属層たとえばＡｔ
層を蒸着法で形成し、この第３層目の金属層をパターニ
ングして第３層金属配線１６を形成する。そして前記第
２層目の金属層１４を接地電位に固定する。
このような構成にすると、信号は第１層金属配線１２と
第３層金属配線１６に供給される訳であるが、第２層目
の金属層１４を固定電位たとえば接地電位としたことに
より、第１層金属配線１２と第３層金属配線１６間は第
２層金属層１４により静電遮蔽されたことになり、第１
層金属配線１２と第３層金属配線１６間のストロークが
防止できる。従ってＬＳＩの回路動作に当ってクロスト
ークによるノイズの発生や誤動作がなくなる。
第３層金属配線１６に供給される訳であるが、第２層目
の金属層１４を固定電位たとえば接地電位としたことに
より、第１層金属配線１２と第３層金属配線１６間は第
２層金属層１４により静電遮蔽されたことになり、第１
層金属配線１２と第３層金属配線１６間のストロークが
防止できる。従ってＬＳＩの回路動作に当ってクロスト
ークによるノイズの発生や誤動作がなくなる。
〔実施例２〕
第４図、第５図の実施例１の如く、第１層金属配線１２
と第３層金属配線１６とを接続しない場合はこれでよい
が、一般には第１層金属配線１２と第３層金属配線１６
とを接続する必要が生じる。
と第３層金属配線１６とを接続しない場合はこれでよい
が、一般には第１層金属配線１２と第３層金属配線１６
とを接続する必要が生じる。
このような場合の実施例を第６図および第７図に示す。
第６図および第７図はそれぞれ本発明によるＬＳＩの多
層配線構造の第２実施例を示す要部平面図および第６図
の■−■線断面図であって、第４図および第５図と同じ
ものあるいは同じ機能を有するものには同符号を用いて
いる。
層配線構造の第２実施例を示す要部平面図および第６図
の■−■線断面図であって、第４図および第５図と同じ
ものあるいは同じ機能を有するものには同符号を用いて
いる。
第６図、第７図のＬＳＩの多ノー配線構造は次のように
して作られる。
して作られる。
すなわち、先ず第８図（ａ）に示すように、第１層目の
金属層たとえばＡｔ層を絶縁膜を施した半導体基板１１
の全面に蒸着法で形成した後、パターニングして第１層
金属配線１２を形成する。次に第８図（ｂ）に示す如く
全面にたとえばＰＳＧの層間絶縁膜１３を形成し、更に
その上に第２層目の金属層たとえばＡｔ層１４を蒸着法
で形成し、パターニングする。この際第１層金属配線１
２と第３層金属配線１６とを接続するための層間配線通
過孔１４ａを第８図（Ｃ）に示す如く形成する。次に再
度全面にたとえばＰＳＧの層間絶縁膜１５を第８図（ｄ
）に示す如く形成する。次に第８図（ｅ）に示すように
第１層金属配線１２と第３層金属配線１６とを接続する
ための層間配線の通過孔１７を反応性イオンエツチング
（ＲＩＥ）法により層間絶縁膜１３．１５をエツチング
除去することにより形成する。この場合、ＲＩＥ法を用
いるため、通過孔１７は急峻な段差形状に形成されるの
で多層配線に好適である。次にＰＶＤ蒸着法（真空蒸着
法やスパッタ法）により通過孔１７を含む全面に図示の
如く第３層目の金属層たとえばＡｔ層１６’を被着する
。このとき通過孔１７内に蒸着されるｋ１層１６′と第
１層金属配線１２とは蒸着により接続される。なお前記
ＰＶＤ蒸着法によらずＣＶＤ法によってもよい。この後
第８図（ｆ）に示すように第３層目の金属層１６′をパ
ターニングして第３層金属配線１６を形成する。これに
より第１層金属配線１２は眉間配線である金属層１６′
を介して第３層金属配線１６に接続されることになる。
金属層たとえばＡｔ層を絶縁膜を施した半導体基板１１
の全面に蒸着法で形成した後、パターニングして第１層
金属配線１２を形成する。次に第８図（ｂ）に示す如く
全面にたとえばＰＳＧの層間絶縁膜１３を形成し、更に
その上に第２層目の金属層たとえばＡｔ層１４を蒸着法
で形成し、パターニングする。この際第１層金属配線１
２と第３層金属配線１６とを接続するための層間配線通
過孔１４ａを第８図（Ｃ）に示す如く形成する。次に再
度全面にたとえばＰＳＧの層間絶縁膜１５を第８図（ｄ
）に示す如く形成する。次に第８図（ｅ）に示すように
第１層金属配線１２と第３層金属配線１６とを接続する
ための層間配線の通過孔１７を反応性イオンエツチング
（ＲＩＥ）法により層間絶縁膜１３．１５をエツチング
除去することにより形成する。この場合、ＲＩＥ法を用
いるため、通過孔１７は急峻な段差形状に形成されるの
で多層配線に好適である。次にＰＶＤ蒸着法（真空蒸着
法やスパッタ法）により通過孔１７を含む全面に図示の
如く第３層目の金属層たとえばＡｔ層１６’を被着する
。このとき通過孔１７内に蒸着されるｋ１層１６′と第
１層金属配線１２とは蒸着により接続される。なお前記
ＰＶＤ蒸着法によらずＣＶＤ法によってもよい。この後
第８図（ｆ）に示すように第３層目の金属層１６′をパ
ターニングして第３層金属配線１６を形成する。これに
より第１層金属配線１２は眉間配線である金属層１６′
を介して第３層金属配線１６に接続されることになる。
そして第２層目の金属層１４を接地電位に固定する。
このようにして構成された第６図、第７図の多層配線構
造の使用効果は前述した実施例１の場合と同様であるの
で省略する。
造の使用効果は前述した実施例１の場合と同様であるの
で省略する。
以上は第８図（ａ）〜（ｆ）の工程により第６図、第７
図の多層配線構造を構成した場合であるが、この第８図
の工程では同図（ｅ）に示す如く層間配線通過孔１７を
形成している。第１層金属配線１２と第３層金属配線１
６との間の層間距離が長くなると、前記層間配線通過孔
１７の深さも深くなるため、たとえばＰＶＤ蒸着法でそ
の通過孔１７内に十分に金属層１６′を充てんするに当
り精度よく蒸着することが難しい場合がある。このよう
な場合には、第９図に示す如く、第８図（ｆ）で示す層
間配線である金属層１６′に相当する部分を段階的に積
み重ね接続するようにして第６図、第７図のような多層
配線構造を構成すればよい。
図の多層配線構造を構成した場合であるが、この第８図
の工程では同図（ｅ）に示す如く層間配線通過孔１７を
形成している。第１層金属配線１２と第３層金属配線１
６との間の層間距離が長くなると、前記層間配線通過孔
１７の深さも深くなるため、たとえばＰＶＤ蒸着法でそ
の通過孔１７内に十分に金属層１６′を充てんするに当
り精度よく蒸着することが難しい場合がある。このよう
な場合には、第９図に示す如く、第８図（ｆ）で示す層
間配線である金属層１６′に相当する部分を段階的に積
み重ね接続するようにして第６図、第７図のような多層
配線構造を構成すればよい。
すなわち第９図の工程によると、同図（ａ）および（ｂ
）の工程迄は第８図（ａ）および（ｂ）の工程と同様で
あるが、第９図（ｂ）の工程で眉間絶縁膜１３を形成し
た後、同図（Ｃ）に示すようにＲＩＥ法で層間絶縁膜１
３をエツチングして先ず層間配線通過孔１８を形成する
。この後前述したＰＶＤ蒸着法（またはＣＶＤ法）によ
り通過孔１８を含む全面に第２層目の金属層たとえばｈ
ｔ層１４を被着形成する。
）の工程迄は第８図（ａ）および（ｂ）の工程と同様で
あるが、第９図（ｂ）の工程で眉間絶縁膜１３を形成し
た後、同図（Ｃ）に示すようにＲＩＥ法で層間絶縁膜１
３をエツチングして先ず層間配線通過孔１８を形成する
。この後前述したＰＶＤ蒸着法（またはＣＶＤ法）によ
り通過孔１８を含む全面に第２層目の金属層たとえばｈ
ｔ層１４を被着形成する。
次に同図（ｄ）に示す如く第２層目の金属層１４をパタ
ーニングすることにより眉間配線１４ｂと接地電位とな
るべき第２層目の金属層１４ｃとに分離する。このとき
第２層目の金属層１４ｃには第８図（Ｃ）と同様の層間
配線通過孔１４ａが形成されたことになる。次に全面に
たとえばＰＳＧの層間絶縁膜１５を第９図（ｅ）に示す
如く形成し、ＲＩＥ法でこの層間絶縁膜１５をエツチン
グして層間配線通過孔１９を同図（ｆ）に示すように層
間配線１４ｂの上面１４ｄ上に形成し、更に層間配線通
過孔１９を含む全面に第３層目の金属層たとえばｋ１層
１６′をＰＶＤ蒸着法（又はＣＶＤ法）により被着形成
する。このとき、層間配線通過孔１９内の金属層１６′
と層間配線１４ｂの上面１４ｄとが蒸着により接続され
る。次に同図（ｇ）に示す如く第３層目の金属層１６′
をパターニングすることにより前述した同様に第３層金
属配線１６を形成する。このようにして第１層金属配線
１２は層間配線である金属層１４ｂおよび１６′を介し
て第３層金属配線１６に接続されることになる。すなわ
ち第７図の層間配線である金属層１６′を金属層１４ｂ
と金属層１６′で代替したことになる。そして第２層目
の金属層１４ｃを接地′電位に固定する。
ーニングすることにより眉間配線１４ｂと接地電位とな
るべき第２層目の金属層１４ｃとに分離する。このとき
第２層目の金属層１４ｃには第８図（Ｃ）と同様の層間
配線通過孔１４ａが形成されたことになる。次に全面に
たとえばＰＳＧの層間絶縁膜１５を第９図（ｅ）に示す
如く形成し、ＲＩＥ法でこの層間絶縁膜１５をエツチン
グして層間配線通過孔１９を同図（ｆ）に示すように層
間配線１４ｂの上面１４ｄ上に形成し、更に層間配線通
過孔１９を含む全面に第３層目の金属層たとえばｋ１層
１６′をＰＶＤ蒸着法（又はＣＶＤ法）により被着形成
する。このとき、層間配線通過孔１９内の金属層１６′
と層間配線１４ｂの上面１４ｄとが蒸着により接続され
る。次に同図（ｇ）に示す如く第３層目の金属層１６′
をパターニングすることにより前述した同様に第３層金
属配線１６を形成する。このようにして第１層金属配線
１２は層間配線である金属層１４ｂおよび１６′を介し
て第３層金属配線１６に接続されることになる。すなわ
ち第７図の層間配線である金属層１６′を金属層１４ｂ
と金属層１６′で代替したことになる。そして第２層目
の金属層１４ｃを接地′電位に固定する。
このようにして第６図、第７図と同様の多層配線構造を
作ることができ、その作用効果も第６図。
作ることができ、その作用効果も第６図。
第７図と同様である。
並行して配置された２層以上の導電体（信号用金属配線
）の隣り合う層間に夫々一定電位の導電体を配置する（
介在させる）ことにより静電遮蔽を施し、前記隣り合う
眉間（各信号用金属配線間）のクロストークを防止でき
る。従ってクロストークによるノイズの発生や誤動作を
防止できる。
）の隣り合う層間に夫々一定電位の導電体を配置する（
介在させる）ことにより静電遮蔽を施し、前記隣り合う
眉間（各信号用金属配線間）のクロストークを防止でき
る。従ってクロストークによるノイズの発生や誤動作を
防止できる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば上記実施例で
は、第１層金属配線１２、第２層目の金属１４（１４ｃ
）、層間配線の金属層１４ｂ、第３層金属配線１６．金
属層（層間配線の金属層）１６′としてアルミニウム（
Ａｔ）の例を示したけれどもこれに限定されることなく
導電体であればよい。また層間絶縁膜１３．１５はＰＳ
Ｇに限らず、Ｓｉｎ、やスピンオングラス（ＳＯＧ）を
用いてもよい。また第７図の第２層目の金属層１４の形
成方法としてはべた塗りで形成することもできる。また
第２層金属層１４（第９図では１４ｃに相当する。）を
接地電位とした場合について言及したけれども本発明は
これに限定されることなく一定電位とすればよい。更に
上記実施例では２層配線（金属配線１２．１６）に適用
した場合について言及したけれども本発明はこれに限定
されることなく２層以上の多層配線に適用できる。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば上記実施例で
は、第１層金属配線１２、第２層目の金属１４（１４ｃ
）、層間配線の金属層１４ｂ、第３層金属配線１６．金
属層（層間配線の金属層）１６′としてアルミニウム（
Ａｔ）の例を示したけれどもこれに限定されることなく
導電体であればよい。また層間絶縁膜１３．１５はＰＳ
Ｇに限らず、Ｓｉｎ、やスピンオングラス（ＳＯＧ）を
用いてもよい。また第７図の第２層目の金属層１４の形
成方法としてはべた塗りで形成することもできる。また
第２層金属層１４（第９図では１４ｃに相当する。）を
接地電位とした場合について言及したけれども本発明は
これに限定されることなく一定電位とすればよい。更に
上記実施例では２層配線（金属配線１２．１６）に適用
した場合について言及したけれども本発明はこれに限定
されることなく２層以上の多層配線に適用できる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるバイポーラＬＳＩや
ＭＯ８ＬＳＩなどのＬＳＩの多層配線構造に適用した場
合について言及したが、本発明はこれに限定されるもの
ではなく半導体集積回路全般の多層配線構造その他一般
の多層配線構造に適用できる。
をその背景となった利用分野であるバイポーラＬＳＩや
ＭＯ８ＬＳＩなどのＬＳＩの多層配線構造に適用した場
合について言及したが、本発明はこれに限定されるもの
ではなく半導体集積回路全般の多層配線構造その他一般
の多層配線構造に適用できる。
第１図は従来のＬＳＩの多層配線構造の一例を示す要部
断面図、 第２図は従来のクロストーク防止対策を説明する配線の
レイアウトを示す説明図、 第３図はクロストークが発生する配線のレイアウトの一
例を示す説明図、 第４図および第５図は夫々本発明によるＬＳＩの多層配
線構造の第１実施例を示す要部平面図および第４図の■
−ｖ線断面図、 第６図および第７図は夫々本発明によるＬＳＩの多層配
線構造の第２実施例を示す要部平面図および第６図の■
−■線断面図、 第８図（ａ）〜（ｆ）は第６図および第７図の多層配線
構造の製造方法の一例を拡大して示す工程図、第９図（
ａ）〜（ｇ）は第６図および第７図の多層配線構造の製
造方法の他の例を拡大して示す工程図である。 １２・・・第１層金属配線、１４（１４ｃ）・・・第２
層目の金属層（接地電位）、１６・・・第３層金属配線
。 第 １ 図 第 ５ 図 第 ７ 口 笛 ８ 図 （ａ−）
断面図、 第２図は従来のクロストーク防止対策を説明する配線の
レイアウトを示す説明図、 第３図はクロストークが発生する配線のレイアウトの一
例を示す説明図、 第４図および第５図は夫々本発明によるＬＳＩの多層配
線構造の第１実施例を示す要部平面図および第４図の■
−ｖ線断面図、 第６図および第７図は夫々本発明によるＬＳＩの多層配
線構造の第２実施例を示す要部平面図および第６図の■
−■線断面図、 第８図（ａ）〜（ｆ）は第６図および第７図の多層配線
構造の製造方法の一例を拡大して示す工程図、第９図（
ａ）〜（ｇ）は第６図および第７図の多層配線構造の製
造方法の他の例を拡大して示す工程図である。 １２・・・第１層金属配線、１４（１４ｃ）・・・第２
層目の金属層（接地電位）、１６・・・第３層金属配線
。 第 １ 図 第 ５ 図 第 ７ 口 笛 ８ 図 （ａ−）
Claims (1)
- 【特許請求の範囲】 １、少なくとも２層以上の導電体を用いた多層配線構造
において、前記導電体の隣り合う層間に一定電位の導電
体を配置してなることを特徴とする多層配線構造。 ２、前記一定電位の導電体として接地電位の導電体を用
いてなる特許請求の範囲第１項記載の多層配線構造。 ３、ＬＳＩの多層配線に適用してなる特許請求の範囲第
１項記載の多層配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4201984A JPS60187038A (ja) | 1984-03-07 | 1984-03-07 | 多層配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4201984A JPS60187038A (ja) | 1984-03-07 | 1984-03-07 | 多層配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60187038A true JPS60187038A (ja) | 1985-09-24 |
Family
ID=12624455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4201984A Pending JPS60187038A (ja) | 1984-03-07 | 1984-03-07 | 多層配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60187038A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62126652A (ja) * | 1985-11-27 | 1987-06-08 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
| US4916502A (en) * | 1987-02-25 | 1990-04-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device to be coupled with a control circuit by a photocoupler |
| US5150189A (en) * | 1986-02-28 | 1992-09-22 | Canon Kabushiki Kaisha | Semiconductor apparatus |
| EP0837503A3 (en) * | 1996-10-16 | 1998-07-15 | Digital Equipment Corporation | Reference plane metallization on an integrated circuit |
| US5929528A (en) * | 1996-04-22 | 1999-07-27 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
-
1984
- 1984-03-07 JP JP4201984A patent/JPS60187038A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62126652A (ja) * | 1985-11-27 | 1987-06-08 | Nec Ic Microcomput Syst Ltd | 半導体装置 |
| US5150189A (en) * | 1986-02-28 | 1992-09-22 | Canon Kabushiki Kaisha | Semiconductor apparatus |
| US4916502A (en) * | 1987-02-25 | 1990-04-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device to be coupled with a control circuit by a photocoupler |
| US5929528A (en) * | 1996-04-22 | 1999-07-27 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US6069067A (en) * | 1996-04-22 | 2000-05-30 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device |
| EP0837503A3 (en) * | 1996-10-16 | 1998-07-15 | Digital Equipment Corporation | Reference plane metallization on an integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2964537B2 (ja) | 半導体装置およびその製造方法 | |
| US6255600B1 (en) | Electronic interconnection medium having offset electrical mesh plane | |
| US6650010B2 (en) | Unique feature design enabling structural integrity for advanced low K semiconductor chips | |
| JP3074713B2 (ja) | 半導体装置の製造方法 | |
| US6051491A (en) | Multilevel interconnection structure for integrated circuits and method of producing same | |
| JPS60187038A (ja) | 多層配線構造 | |
| KR20010088866A (ko) | 고밀도 내부연결 인쇄 배선기판의 응력 완화 방법에 따른퇴적된 박막 축적 층의 디멘션화를 위한 배선기판 형성방법 및 그 배선기판 | |
| US7790602B1 (en) | Method of forming a metal interconnect with capacitive structures that adjust the capacitance of the interconnect | |
| KR100772254B1 (ko) | 병렬 구조를 이용한 다층 메탈 배선의 구조 및 형성 방법 | |
| JPH04188753A (ja) | 多層配線半導体装置 | |
| JPS6079744A (ja) | 半導体装置 | |
| JP2001110893A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2873696B2 (ja) | 半導体装置 | |
| JPS59117236A (ja) | 半導体装置 | |
| JPH04320049A (ja) | 多層配線構造体およびその製造方法 | |
| JPH04373151A (ja) | 半導体装置 | |
| JPH0340449A (ja) | 集積回路を有する半導体装置 | |
| US20080012120A1 (en) | Multilayer wiring substrate and manufacturing method thereof | |
| JPH0282555A (ja) | 半導体装置 | |
| JPH04171845A (ja) | 配線構造およびその製法 | |
| JPH03263855A (ja) | 多層配線構造 | |
| JP2002324841A (ja) | 半導体装置および半導体設計支援装置 | |
| JPH01270248A (ja) | 半導体装置の製造方法 | |
| JPS63117446A (ja) | 半導体装置の製造方法 | |
| JP2002083867A (ja) | 半導体装置及びその製造方法 |