KR20030088872A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20030088872A
KR20030088872A KR10-2003-0029301A KR20030029301A KR20030088872A KR 20030088872 A KR20030088872 A KR 20030088872A KR 20030029301 A KR20030029301 A KR 20030029301A KR 20030088872 A KR20030088872 A KR 20030088872A
Authority
KR
South Korea
Prior art keywords
layer
active layer
light emitting
transistor
electrode
Prior art date
Application number
KR10-2003-0029301A
Other languages
English (en)
Other versions
KR100979923B1 (ko
Inventor
야마자키순페이
무라카미사토시
오사메미쓰아키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20030088872A publication Critical patent/KR20030088872A/ko
Application granted granted Critical
Publication of KR100979923B1 publication Critical patent/KR100979923B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명에 따른 표시장치는, 트랜지스터의 게이트전극 등과 데이터배선 또는 드레인전극 등의 사이에서 절연을 하는 평탄화층과, 그 평탄화층의 상면 또는 하면에 설치됨과 동시에 상기 평탄화층으로부터의 수분이나 탈가스 성분의 확산을 억제하는 장벽층을 구비한다. 이 표시장치는, 이들 평탄화층 및 장벽층의 위치관계를 고안함으로써 평탄화층에 미치는 플라즈마 손상을 감소하는데에 유효한 디바이스 구성을 사용한다. 또한, 화소전극의 구조로서 신규한 구조와의 조합에 의하여, 휘도의 향상 등의 효과도 제공할 수 있다.

Description

표시장치{DISPLAY DEVICE}
본 발명은, 반도체소자(대표적으로는, 트랜지스터)를 디바이스로서 사용한 표시장치, 특히 전계 발광 표시장치로 대표되는 발광장치에 관한 기술분야 및 그 표시장치를 화상표시부에 구비한 전자기기에 관한 기술분야에 관한 것이다.
최근, 기판 상에 트랜지스터(특히, 박막트랜지스터)를 집적화하여 된 액정표시장치나 전계 발광(Electro Luminescence) 표시장치의 개발이 진행되고 있다. 이것들의 표시장치는, 모두 유리기판 상에 박막형성기술을 사용하여 트랜지스터를 형성하고, 그 트랜지스터를 매트릭스형으로 배열된 각 화소에 배치하여, 화상표시를 하는 표시장치로서 기능하는 것을 특징으로 한다.
표시장치가 화상을 표시하는 영역(이하, 화소부라고 함)에 요구되는 사양은 여러 가지이지만, 우선 도트수가 많고 고선명인 것, 각 화소의 유효표시영역의 면적이 크고 밝은 화상표시가 가능한 것, 그리고, 화소부의 전역에 걸쳐서 점결함이나 선결함을 유인하는 불량이 없는 것 등을 들 수 있다. 이러한 사양들을 만족시키기 위해서는, 각 화소에 배치되는 트랜지스터의 성능이 좋을 뿐만 아니라, 안정된 프로세스로 수율이 좋게 트랜지스터를 형성할 수 있는 기술이 필요하다.
또한, 전계 발광 표시장치 중에서도 유기 전계 발광 표시장치는, 발광원이 되는 발광소자에 유기 화합물을 사용하기 때문에, 유기 화합물의 열화를 억제하기 위한 연구가 신뢰성을 확보하는데 있어서 가장 중요 과제가 된다. 즉, 신뢰성이 높은 표시장치를 얻기 위해서는, 제조 도중의 프로세스 상의 축적 손상에 의한 영향뿐만 아니라, 그 축적 손상에 기인하는 나중의 경시 열화에도 주의해야만 한다.
이상과 같은 개발상황 중에서, 본 출원인이 현재 상황에서 가장 걱정하고 있는 문제점은, 식각공정에 의한 플라즈마 손상이 절연막 등에 축적된 것에 의한 폐해, 예를 들면 트랜지스터의 임계전압의 변동 및 시프트 등이다.
본 발명은, 상술한 문제를 감안하여 이루어진 것으로, 표시장치의 제조공정에서의 플라즈마 손상의 영향을 감소하는데 유효한 디바이스 구성을 제공하는데 목적이 있다. 그리고, 본 발명은, 플라즈마 손상의 영향을 감소함으로써 트랜지스터의 임계전압의 변동을 억제하고, 균일한 표시특성(인접간 화소에서의 휘도 변동이나 열화의 정도가 작은 표시특성을 가리킴)의 표시장치를 제공하는데 다른 목적이 있다.
도 1은 표시장치의 디바이스 구성을 나타낸 평면도, 회로도 및 단면도,
도 2는 표시장치의 디바이스 구성을 나타낸 단면도,
도 3은 표시장치의 디바이스 구성을 나타낸 단면도,
도 4는 표시장치의 디바이스 구성을 나타낸 단면도,
도 5는 표시장치의 디바이스 구성을 나타낸 단면도,
도 6은 표시장치의 디바이스 구성을 나타낸 단면도,
도 7은 표시장치의 디바이스 구성을 나타낸
도 8은 표시장치의 디바이스 구성을 나타낸 단면도,
도 9는 표시장치의 디바이스 구성을 나타낸 평면도, 회로도 및 단면도,
도 10은 표시장치의 디바이스 구성을 나타낸 단면도,
도 11은 표시장치의 디바이스 구성을 나타낸 단면도,
도 13은 표시장치의 디바이스 구성을 나타낸 단면도,
도 14는 표시장치의 디바이스 구성을 나타낸 평면도, 회로도 및 단면도,
도 15는 표시장치의 디바이스 구성을 나타낸 단면도,
도 16은 표시장치의 디바이스 구성을 나타낸 단면도,
도 17은 표시장치의 디바이스 구성을 나타낸 단면도,
도 18은 표시장치의 디바이스 구성을 나타낸 단면도,
도 19는 표시장치의 디바이스 구성을 나타낸 평면도 및 회로도,
도 20은 표시장치의 디바이스 구성을 나타낸 단면도,
도 21은 표시장치의 디바이스 구성을 나타낸 단면도,
도 22는 표시장치의 디바이스 구성을 나타낸 단면도,
도 23은 표시장치의 디바이스 구성을 나타낸 단면도,
도 24는 화소전극의 구성을 나타낸 투과형 전자 현미경 사진,
도 25는 표시장치의 디바이스 구성을 나타낸 단면도,
도 26은 표시장치의 디바이스 구성을 나타낸 단면도,
도 27은 표시장치의 디바이스 구성을 나타낸 단면도,
도 28은 표시장치의 외관을 나타낸 평면도 및 단면도,
도 29는 전자기기의 일례를 도시한 도면.
*도면의 주요 부분에 대한 부호의 설명*
101 : 기판102 : 질화산화실리콘막
103 : 산화질화실리콘막104 : 소스영역
105 : 드레인영역106a∼106d : LDD 영역
107a, 107b : 채널형성영역108 : 게이트 절연막
109a, 109b, 110a, 110b : 게이트전극
111 : 절연층112 : 장벽층
113 : 평탄화층114 : 접속배선
115 : 구동용 TFT(155)의 소스영역 116 : 게이트배선
117, 151 : 게이트배선152 : 데이터배선
153 : 전원배선154 : 스위칭용 TFT
155 : 구동용 TFT156 : 용량부
157 : 발광소자158 : 화소전극
본 발명은, 상술한 문제를 해결하는데 유효한 디바이스 구성으로서, 이하의 구성을 포함하는 것을 특징으로 하는 표시장치이다. 이때, 여기서 발광소자란, 한 쌍의 전극(양극 및 음극) 사이에 발광체(발광층, 캐리어 주입층, 캐리어 수송층, 캐리어 저지층 외의 발광에 필요한 유기 화합물 또는 무기화합물을 적층하여 얻어진 적층체를 가리킴)를 설치한 소자를 말한다. 예를 들면, 전계 발광소자는, 발광소자의 범주에 해당한다.
(1) 기판면에 형성된 트랜지스터 및 그 트랜지스터에 전기적으로 접속된 발광소자를 포함하는 표시장치에 있어서,
상기 트랜지스터는, 반도체로 형성된 활성층, 그 활성층에 접하여 형성된 게이트 절연막, 그 게이트 절연막을 통해 상기 활성층에 대향하는 게이트전극, 상기 활성층 위쪽에 형성된 장벽층, 그 장벽층 상에 형성된 평탄화층 및 그 평탄화층 상에 형성된 드레인전극을 갖고,
상기 발광소자는, 상기 평탄화층 상에서 상기 드레인전극의 상면에 접하여 접속된 화소전극, 그 화소전극에 접하여 형성된 발광체 및 그 발광체를 통해 상기 화소전극에 대향하는 대향전극을 갖고,
상기 드레인전극은, 상기 게이트 절연막 및 상기 장벽층에 형성된 제 1 개구부 및 상기 평탄화층에 형성된 제 2 개구부를 통해 상기 활성층에 전기적으로 접속된 것을 특징으로 한다.
이때, 본 발명에서의 평탄화층은, 스퍼터링법, 플라즈마 CVD법, 감압 열CVD 법 또는 스핀 코팅법으로 형성되는 무기절연막이어도 유기수지막이어도 상관없다. 또한, 스퍼터링법, 플라즈마 CVD 법 또는 감압 열CVD 법으로 형성한 경우는, 그 표면을 연마(기계적, 화학적 또는 그 병용효과를 갖는 연마를 포함함)하여 사용하여도 된다. 상기 평탄화층을 사용함으로써, 평탄화층 상에 형성된 제 1 전극의 표면은, 평탄화될 수 있고, 발광소자(EL 소자)가 단락되는 것을 방지할 수 있다. 또한, 그 평탄화층 위에 장벽층을 설치함으로써, EL 소자로부터의 불순물 확산을 차단하여 TFT를 보호할 수 있고, 유기 절연막으로부터의 탈가스도 막을 수 있다. 또한, TFT의 활성층에 근접한 부분에 상기 장벽층을 형성함으로써, EL 소자로부터의 불순물 확산을 차단하여 효과적으로 TFT를 보호할 수 있다.
(2) 기판면에 형성된 트랜지스터 및 그 트랜지스터에 전기적으로 접속된 발광소자를 포함하는 표시장치에 있어서,
상기 트랜지스터는, 반도체로 형성된 활성층, 그 활성층에 접하여 형성된 게이트 절연막, 그 게이트 절연막을 통해 상기 활성층에 대향하는 게이트전극, 상기 활성층 위쪽에 형성된 평탄화층, 그 평탄화층 상에 형성된 장벽층 및 그 장벽층 상에 형성된 드레인전극을 갖고,
상기 발광소자는, 상기 평탄화층 상에서 상기 드레인전극의 상면에 접하여 접속된 화소전극, 그 화소전극에 접하여 형성된 발광체 및 그 발광체를 통해 상기 화소전극에 대향하는 대향전극을 갖고,
상기 드레인전극은, 상기 게이트 절연막 및 상기 장벽층에 형성된 제 1 개구부 및 상기 평탄화층에 형성된 제 2 개구부를 통해 상기 활성층에 전기적으로 접속되고,
상기 장벽층은, 상기 평탄화층의 상면 및 그 평탄화층에 형성된 제 2 개구부의 측면을 피복한 것을 특징으로 한다.
상기 (2)에 설명된 구성에 따르면, 장벽층을 형성하여 상기 평탄화층이 제 1 전극과 드레인전극을 식각할 때에 식각되는 것을 방지한다. 또한, 상기 장벽층에 의해 평탄화층을 피복함으로써, 상기 평탄화층으로부터 발광소자로의 불순물 확산을 피한다.
(3) 기판면에 형성된 트랜지스터 및 그 트랜지스터에 전기적으로 접속된 발광소자를 포함하는 표시장치에 있어서,
상기 트랜지스터는, 반도체로 형성된 활성층, 그 활성층에 접하여 형성된 게이트 절연막, 그 게이트 절연막을 통해 상기 활성층에 대향하는 게이트전극, 상기 활성층 위쪽에 형성된 평탄화층, 그 평탄화층 상에 형성된 장벽층 및 그 장벽층 상에 형성된 드레인전극을 갖고,
상기 발광소자는, 상기 평탄화층 상에서 상기 드레인전극의 상면에 접하여 접속된 화소전극, 그 화소전극에 접하여 형성된 발광체 및 그 발광체를 통해 상기 화소전극에 대향하는 대향전극을 갖고,
상기 드레인전극은, 상기 게이트 절연막, 상기 평탄화층 및 상기 장벽층에 형성된 개구부를 통해 상기 활성층에 전기적으로 접속되고,
상기 장벽층은, 상기 평탄화층의 상면을 피복한 것을 특징으로 한다.
상기 (3)에 설명된 구성에 따르면, 게이트 절연막, 평탄화층 및 장벽층에 형성된 개구부는, 동일한 마스크를 사용한 식각에 의해 형성되어, 상기 (1) 또는 (2)의 구성의 수보다 작은 마스크의 수로 형성될 수 있다.
(4) 기판면에 형성된 트랜지스터 및 그 트랜지스터에 전기적으로 접속된 발광소자를 포함하는 표시장치에 있어서,
상기 트랜지스터는, 반도체로 형성된 활성층, 그 활성층에 접하여 형성된 게이트 절연막, 그 게이트 절연막을 통해 상기 활성층에 대향하는 게이트전극, 상기 활성층 위쪽에 형성된 장벽층, 그 장벽층 상에 형성된 평탄화층 및 그 평탄화층 상에 형성된 드레인전극을 갖고,
상기 발광소자는, 상기 평탄화층 상에 있어 상기 드레인전극의 하면에 접하여 접속된 화소전극, 그 화소전극에 접하여 형성된 발광체 및 그 발광체를 통해 상기 화소전극에 대향하는 대향전극을 갖고,
상기 드레인전극은, 상기 게이트 절연막 및 상기 장벽층에 형성된 제 1 개구부 및 상기 평탄화층에 형성된 제 2 개구부를 통해 상기 활성층에 전기적으로 접속된 것을 특징으로 한다.
(5) 기판면에 형성된 트랜지스터 및 그 트랜지스터에 전기적으로 접속된 발광소자를 포함하는 표시장치에 있어서,
상기 트랜지스터는, 반도체로 형성된 활성층, 그 활성층에 접하여 형성된 게이트 절연막, 그 게이트 절연막을 통해 상기 활성층에 대향하는 게이트전극, 상기 활성층 위쪽에 형성된 평탄화층, 그 평탄화층 상에 형성된 장벽층 및 그 장벽층 상에 형성된 드레인전극을 갖고,
상기 발광소자는, 상기 평탄화층 상에서 상기 드레인전극의 하면에 접하여 접속된 화소전극, 그 화소전극에 접하여 형성된 발광체 및 그 발광체를 통해 상기 화소전극에 대향하는 대향전극을 갖고,
상기 드레인전극은, 상기 게이트 절연막 및 상기 장벽층에 형성된 제 1 개구부 및 상기 평탄화층에 형성된 제 2 개구부를 통해 상기 활성층에 전기적으로 접속되고,
상기 장벽층은, 상기 평탄화층의 상면 및 그 평탄화층에 형성된 제 2 개구부의 측면을 피복한 것을 특징으로 한다.
(6) 기판면에 형성된 트랜지스터 및 그 트랜지스터에 전기적으로 접속된 발광소자를 포함하는 표시장치에 있어서,
상기 트랜지스터는, 반도체로 형성된 활성층, 그 활성층에 접하여 형성된 게이트 절연막, 그 게이트 절연막을 통해 상기 활성층에 대향하는 게이트전극, 상기 활성층 위쪽에 형성된 평탄화층, 그 평탄화층 상에 형성된 장벽층 및 그 장벽층 상에 형성된 드레인전극을 갖고,
상기 발광소자는, 상기 평탄화층 상에서 상기 드레인전극의 하면에 접하여 접속된 화소전극, 그 화소전극에 접하여 형성된 발광체 및 그 발광체를 통해 상기 화소전극에 대향하는 대향전극을 갖고,
상기 드레인전극은, 상기 게이트 절연막, 상기 평탄화층 및 상기 장벽층에 형성된 개구부를 통해 상기 활성층에 전기적으로 접속되고,
상기 장벽층은, 상기 평탄화층의 상면을 피복한 것을 특징으로 한다.
상기 (4), (5) 및 (6)에 설명된 구성에 따르면, 상기 화소전극을 형성한 후, 상기 드레인전극이 형성되므로, 상기 구성들은, 드레인전극의 박막 두께가 두꺼울 경우에 유용하다. 드레인전극의 형성 후에 형성될 때, 화소전극은 드레인전극을 부분적으로 오버랩하는데 필요하다. 드레인전극의 박막 두께가 두꺼울 경우에, 화소전극에 계단형 파손 등의 임의의 커버리지 불량이 생길 우려가 있다.
(7) 기판면에 형성된 트랜지스터 및 그 트랜지스터에 전기적으로 접속된 발광소자를 포함하는 표시장치에 있어서,
상기 트랜지스터는, 반도체로 형성된 활성층, 그 활성층에 접하여 형성된 게이트 절연막, 그 게이트 절연막을 통해 상기 활성층에 대향하는 게이트전극, 상기 활성층 위쪽의 장벽층, 그 장벽층 상에 형성된 절연층, 그 절연층 상에 형성된 드레인전극 및 그 소스전극 또는 드레인전극 상에 형성된 평탄화층을 갖고,
상기 발광소자는, 상기 평탄화층 상에 설치되고, 그 평탄화층에 형성된 개구부를 통해 상기 드레인전극에 접속된 화소전극, 그 화소전극에 접하여 형성된 발광체 및 그 발광체를 통해 상기 화소전극에 대향하는 대향전극을 갖고,
상기 드레인전극은, 상기 게이트 절연막 및 상기 장벽층에 형성된 제 1 개구부 및 상기 절연층에 형성된 제 2 개구부를 통해 상기 활성층에 전기적으로 접속된 것을 특징으로 한다.
(8) 기판면에 형성된 트랜지스터 및 그 트랜지스터에 전기적으로 접속된 발광소자를 포함하는 표시장치에 있어서,
상기 트랜지스터는, 반도체로 형성된 활성층, 그 활성층에 접하여 형성된 게이트 절연막, 그 게이트 절연막을 통해 상기 활성층에 대향하는 게이트전극, 상기 활성층 위쪽에 형성된 절연층, 그 절연층 상에 형성된 장벽층, 그 장벽층 상에 형성된 드레인전극 및 그 드레인전극 상에 형성된 평탄화층을 갖고,
상기 발광소자는, 상기 평탄화층 상에 설치되고, 그 평탄화층에 형성된 개구부를 통해 상기 드레인전극에 접속된 화소전극, 그 화소전극에 접하여 형성된 발광체 및 그 발광체를 통해 상기 화소전극에 대향하는 대향전극을 갖고,
상기 드레인전극은, 상기 게이트 절연막 및 상기 장벽층에 형성된 제 1 개구부 및 상기 절연층에 형성된 제 2 개구부를 통해 상기 활성층에 전기적으로 접속되고,
상기 장벽층은, 상기 절연층의 상면 및 그 절연층에 형성된 제 2 개구부의 측면을 피복한 것을 특징으로 한다.
(9) 기판면에 형성된 트랜지스터 및 그 트랜지스터에 전기적으로 접속된 발광소자를 포함하는 표시장치에 있어서,
상기 트랜지스터는, 반도체로 형성된 활성층, 그 활성층에 접하여 형성된 게이트 절연막, 그 게이트 절연막을 통해 상기 활성층에 대향하는 게이트전극, 상기 활성층 위쪽에 형성된 절연층, 그 절연층 상에 형성된 장벽층, 그 장벽층 상에 형성된 드레인전극 및 그 드레인전극 상에 형성된 평탄화층을 갖고,
상기 발광소자는, 상기 평탄화층 상에 설치되고, 그 평탄화층에 형성된 개구부를 통하여 상기 드레인전극에 접속된 화소전극, 그 화소전극에 접하여 형성된 발광체 및 그 발광체를 통해서 상기 화소전극에 대향하는 대향전극을 갖고,
상기 드레인전극은, 상기 게이트 절연막, 상기 절연층 및 상기 장벽층에 형성된 개구부를 통해 상기 활성층에 전기적으로 접속되고,
상기 장벽층은, 상기 절연층의 상면을 피복한 것을 특징으로 한다.
상기 (7), (8) 및 (9)에 설명된 구성에 따르면, 화소전극은, 콘택홀을 통해 드레인전극과 접속되고 상기 평탄화층을 통해 다른 배선들과 절연되어, 화소전극의 영역이 커진다.
이때, 상기 (7)∼(9)에 나타낸 구성에서의 평탄화층의 상면은, 질화실리콘막으로 덮여도 된다. 특히, 평탄화층으로서 유기수지막을 사용하는 경우, 그 상면(개구부가 있는 경우는 그 내벽면을 포함함)을 질화실리콘막으로 덮음으로써, 유기수지막으로부터 발생하는 가스(성분가스 또는 수분을 포함함)의 발광소자측으로의 확산을 효과적으로 억제하는 것이 가능해지기 때문이다.
또한, 상기 화소전극의 단부(적어도 모서리 부분)는, 수지막으로 덮는 것이 바람직하다. 화소전극의 단부는, 전계 집중이 발생하기 쉽고, 또한 그 위에 형성되는 막의 피복율이 나쁘므로, 그 단부는 발광소자를 형성하는데 있어서 사용하지 않는 것이 바람직하기 때문이다. 이때, 이 수지막은, 비감광성 수지막이어도 되고 감광성 수지막이어도 되며, 감광성 수지막이면 포지티브형 및 네가티브형 중 어느 것을 사용하여도 된다.
(10) 기판면에 형성된 트랜지스터 및 그 트랜지스터에 전기적으로 접속된 발광소자를 포함하는 표시장치에 있어서,
상기 트랜지스터는, 반도체로 형성된 활성층, 그 활성층에 접하여 형성된 게이트 절연막, 그 게이트 절연막을 통해 상기 활성층에 대향하는 게이트전극, 상기 활성층 위쪽에 형성된 장벽층, 그 장벽층 상에 형성된 평탄화층 및 그 평탄화층 상에 형성된 드레인전극을 갖고,
상기 드레인전극은, 제 1 금속막 및 제 2 금속막의 적층 구조를 포함하는 적층전극임과 동시에 그 제 2 금속막의 일부가 제거되어 상기 제 1 금속막이 노출된 부분을 갖고,
상기 발광소자는, 상기 제 1 금속막이 노출된 부분, 그 제 1 금속막이 노출된 부분에 접하여 형성된 발광체 및 그 발광체를 통해 상기 제 1 금속막이 노출된 부분에 대향하는 대향전극을 갖고,
상기 드레인전극은, 상기 게이트 절연막 및 상기 장벽층에 형성된 제 1 개구부 및 상기 평탄화층에 형성된 제 2 개구부를 통해 상기 활성층에 전기적으로 접속된 것을 특징으로 한다.
(11) 기판면에 형성된 트랜지스터 및 그 트랜지스터에 전기적으로 접속된 발광소자를 포함하는 표시장치에 있어서,
상기 트랜지스터는, 반도체로 형성된 활성층, 그 활성층에 접하여 형성된 게이트 절연막, 그 게이트 절연막을 통해 상기 활성층에 대향하는 게이트전극, 상기 활성층 위쪽에 형성된 평탄화층, 그 평탄화층 상에 형성된 장벽층 및 그 장벽층 상에 형성된 드레인전극을 갖고,
상기 드레인전극은, 제 1 금속막 및 제 2 금속막의 적층 구조를 포함하는 적층전극임과 동시에 그 제 2 금속막의 일부가 제거되어 상기 제 1 금속막이 노출된 부분을 갖고,
상기 발광소자는, 상기 제 1 금속막이 노출된 부분, 그 제 1 금속막이 노출된 부분에 접하여 형성된 발광체 및 그 발광체를 통해 상기 제 1 금속막이 노출된 부분에 대향하는 대향전극을 갖고,
상기 장벽층은, 상기 평탄화층의 상면 및 그 절연층에 형성된 개구부의 측면을 피복한 것을 특징으로 한다.
(12) 기판면에 형성된 트랜지스터 및 그 트랜지스터에 전기적으로 접속된 발광소자를 포함하는 표시장치에 있어서,
상기 트랜지스터는, 반도체로 형성된 활성층, 그 활성층에 접하여 형성된 게이트 절연막, 그 게이트 절연막을 통해 상기 활성층에 대향하는 게이트전극, 상기 활성층 위쪽에 형성된 평탄화층, 그 평탄화층 상에 형성된 장벽층 및 그 장벽층 상에 형성된 드레인전극을 갖고,
상기 드레인전극은, 제 1 금속막 및 제 2 금속막의 적층 구조를 포함하는 적층전극임과 동시에 그 제 2 금속막의 일부가 제거되어 상기 제 1 금속막이 노출된 부분을 갖고,
상기 발광소자는, 상기 제 1 금속막이 노출된 부분, 그 제 1 금속막이 노출된 부분에 접하여 형성된 발광체 및 그 발광체를 통해 상기 제 1 금속막이 노출된 부분에 대향하는 대향전극을 갖고,
상기 소스전극 및 상기 드레인전극은, 상기 게이트 절연막, 상기 절연층 및상기 장벽층에 형성된 개구부를 통해 상기 활성층에 전기적으로 접속되고,
상기 장벽층은, 상기 평탄화층의 상면을 피복한 것을 특징으로 한다.
이때, (10)∼(12)에 나타낸 구성에서, 상기 제 2 금속막의 일부가 제거되어 상기 제 1 금속막이 노출된 부분에서의 상기 제 2 금속막의 단면과 그 제 2 금속막의 상면이 이루는 각은, 둔각이라면 좋다. 즉, 그 부분은, 제 2 금속막을 식각에 의해 제거하여 형성하지만, 그 식각 단면이 테이퍼 형상이 되도록 식각하는 것이 바람직하다는 의미이다. 이것은, 발광체의 내부에서 발생한 빛이 발광체내를 횡방향으로 전파하더라도 제 2 금속막의 단면이 테이퍼 형상이면, 그 단면에서 반사되어 효율적으로 추출할 수 있기 때문이다. (10)∼(12)에 나타낸 구성에서, 횡방향의 발광이 상기 적층전극의 계단부에 형성된 제 2 금속막의 경사에 의해 반사되거나 집광되어서, 특정 방향(상기 대향전극을 통과하는 광의 방향)으로 추출되는 발광 양이 증가한다. 또한, 그것을 위해서는, 상기 발광체의 막두께는, 상기 제 2 금속막의 막두께보다 얇은 것이 바람직하다.
또한, 상기 화소부에서의 상기 제 2 금속막의 일부가 제거되어 상기 제 1 금속막이 노출된 부분 이외의 부분은, 수지막으로 덮어지게 된다. 이것은, 이 수지막을 사용하여 제 2 금속막을 식각하기 때문에, 제 2 금속막의 일부(제거된 부분) 이외의 부분은 전부 그 수지막으로 덮어져 있는 것이다. 단, 수지막은 화소부에 있으면 충분하고, 반드시 화소부 이외의 부분(예를 들면, 구동회로부)에 남아 있을 필요는 없다. 또한, 외부회로로부터/외부회로로 신호를 송/수신하는 단자부는, 당연히 수지막을 제거하여 놓을 필요가 있다.
이때, 제 1 금속막으로서는, 티타늄막, 질화티타늄막 외의 발광소자의 양극으로서 기능할 수 있는 금속막을 사용하는 것이 바람직하고, 제 2 금속막으로서는, 알루미늄막(알루미늄 합금막 및 다른 원소가 첨가된 알루미늄막을 포함한다. 이하, 동일함)과 같이 반사율이 높은 금속막을 사용하는 것이 바람직하다. 여기서는, 제 1 금속막과 제 2 금속막의 2층 구조밖에 예시하지 않았지만, 또한 복수의 적층 구조이어도 된다.
이 발명들의 구성에서, 장벽층으로서 사용하는 질화실리콘막은, 가능한 한 치밀한 막인 것이 바람직하다. 치밀하면, 그 만큼 장벽성이 높아지고, 탈가스 성분의 확산방지효과가 높다. 예를 들면, 평탄화층으로서 유기수지막을 사용하는 경우, 거기에서의 성분가스나 수분이 트랜지스터측 또는 발광소자측으로 확산하는 것을 효과적으로 억제하는 것이 가능해진다.
또한, 평탄화층으로서 스핀코팅법에 의해 형성하는 무기절연막(대표적으로는, 스핀 온 유리막)을 사용하는 경우에도, 역시 성분가스 또는 수분의 확산을 억제하는데 대단히 효과적이다. 이때, SOG(스핀 온 유리)막으로서는, 유기계 SOG 막과 무기계 SOG 막이 있지만, 본 발명에 사용하는 것이라면 보다 탈가스가 적은 무기계 SOG막쪽이 바람직하다. 무기계 SOG 막으로서는, 스핀코팅법에 의해 형성하는 SiOx막, PSG(인 실리케이트 유리)막, BSG(붕소 실리케이트 유리)막 또는 BPSG(붕소인 실리케이트 유리)막이 바람직하다. 또한, 구체적인 SOG 막의 대표적인 예로서는, Tokyo Ohka Kogyo Co.,Ltd의 OCD 시리즈를 들 수 있다. 물론, 그 밖의 공지의 SOG 막을 사용하여도 된다.
또한, 본 발명의 표시장치는, 텔레비전, 디지털 카메라, 퍼스널 컴퓨터, 모바일 컴퓨터, 화상재생장치, 고글형 디스플레이, 비디오 카메라 및 휴대전화로 이루어진 군으로부터 선택된 적어도 하나에 포함되는 것을 특징으로 한다.
[발명의 실시예]
(실시예 1)
본 실시예는, 본 발명의 전계 발광 표시장치의 일례이다. 도 1a는 전계 발광 표시장치의 일 화소의 평면도(이때, 화소전극의 형성까지의 상태를 나타냄)이고, 도 1b는 그 회로도이고, 도 1c 및 도 1d는 각각 선 A-A' 또는 B-B'에서의 단면도에 해당하는 도면이다.
도 1a 및 도 1b에 나타낸 바와 같이, 전계 발광표시장치의 화소부는, 게이트배선(151), 데이터배선(152) 및 전원배선(정전압 또는 정전류를 공급하는 배선)(153)으로 둘러싸인 복수의 화소를 매트릭스 배치로 갖고, 각 화소에는 스위칭소자로서 기능하는 박막트랜지스터(TFT)(이하, 스위칭용 TFT이라고 함)(154), 발광소자를 발광시키기 위한 전류 또는 전압을 공급하는 수단으로서 기능하는 TFT(이하, 구동용 TFT이라고 함)(155), 용량부(156) 및 발광소자(157)가 형성된다. 발광소자(157)는, 여기서는 도시되어 있지 않지만, 화소전극(158)의 위쪽에 발광체를 설치함으로써 형성할 수 있다.
이때, 본 실시예에서, 스위칭용 TFT(154)으로서 멀티게이트구성의 n 채널형 TFT을 사용하고, 구동용 TFT(155)으로서 p 채널형 TFT을 사용하고 있지만, 발광장치의 화소구조는 이것으로 한정할 필요는 없고, 공지의 어떠한 구성에 대하여도 본 발명을 적용할 수 있다.
도 1c의 단면도에는, n 채널형 TFT(154) 및 용량부(156)가 도시되어 있다. 도면부호 101은 기판으로, 유리기판, 세라믹기판, 석영기판, 실리콘 기판 또는 플라스틱기판(플라스틱필름을 포함함)을 사용할 수 있다. 또한, 도면부호 102는 질화산화실리콘막, 103은 산화질화실리콘막으로, 적층하여 하지막으로서 기능시킨다. 물론, 이 재료들로 한정할 필요는 없다. 또한, 산화질화실리콘막(103)의 위에는, n 채널형 TFT(151)의 활성층이 설치되고, 그 활성층은, 소스영역(104), 드레인영역(105), LDD 영역(106a∼106d) 및 채널형성영역(107a, 107b)을 갖고, 소스영역(104)과 드레인영역(105)의 사이에, 2개의 채널형성영역 및 4개의 LDD 영역을 갖고 있다.
또한, n 채널형 TFT(154)의 활성층은, 게이트 절연막(108)에 덮이고, 그 위에 게이트전극(게이트전극층 109a, 109b) 및 또 다른 게이트전극(게이트전극층 110a, 110b)이 설치되어 있다. 게이트 절연막(108)은, 본 실시예에서는 산화질화실리콘막을 사용하지만, 비유전율이 높은 질화알루미늄막 등의 상술한 질화절연막을 사용하면, 소자의 점유면적을 작게 할 수 있기 때문에, 집적도의 향상에 효과적이다.
또한, 게이트전극층(109a 및 110a)으로서는 질화탄탈막을 사용하고, 또 다른 게이트전극(109b 및 110b)으로서는 텅스텐막을 사용한다. 이것들의 금속막은, 서로 선택비가 높기 때문에, 식각조건을 선택하는 것에 의해 이러한 구조로 하는 것이가능하다. 이 식각조건에 관해서는, 본 출원인에 의한 US 2001/0030322를 참조하면 된다.
또한, 게이트전극을 덮는 절연층(111)으로서 질화실리콘막 또는 질화산화실리콘막이 설치되고, 그 위에 장벽층(112)으로서 질화실리콘막이 설치된다. 이 질화실리콘막은, 스퍼터링 가스로서 질소 및 아르곤을 사용하고, 또한, 타깃으로서 실리콘을 사용한 고주파 스퍼터링법에 의해 형성된 것으로, 매우 치밀한 막질로 형성할 수 있어, 장벽층으로서 유용하다. 또한, 장벽층(112)상에는 평탄화층(113)으로서, 평탄화된 무기절연막이 설치된다. 본 실시예에서는, 평탄화된 무기절연막으로서, SOG(스핀 온 유리)막 또는 표면을 연마한 무기절연막을 사용한다.
이때, 게이트 절연막(108), 절연층(111) 및 장벽층(112)으로 이루어진 적층체에는, 소스영역(104) 위 및 드레인영역(105) 위에 제 1 개구부가 설치되고, 평탄화층(113)에는, 그 내부에 제 1 개구부가 수용되도록 제 2 개구부가 설치된다. 이러한 구조는, 제 1 개구부를 먼저 형성한 후, 제 1 개구부를 일단 평탄화층으로 매립하고, 그 위에 제 2 개구부를 형성하는 방법과, 평탄화층을 설치한 후, 제 2 개구부를 형성하고, 그 후, 새롭게 마스크를 사용하여 제 2 개구부 내에 제 1 개구부를 형성하는 방법 중 어느 방법을 선택하여도 된다. 하지만, 제 1 개구부의 형성에는 건식식각법을 사용하는 것이 바람직하기 때문에, 평탄화층(113)을 플라즈마에 노출시키는 것은 가능한 한 피하는 쪽이 좋고, 이점으로부터 상기 전자의 방법이 바람직하다고 말할 수 있다.
또한, 데이터 배선(151) 및 접속배선(드레인전극에 해당함)은, 제 1 개구부및 제 2 개구부를 통해 소스영역(104) 또는 드레인영역(105)에 접속된다. 접속배선 (114)은, 구동용 TFT(155)의 게이트에 접속되는 배선이다. 이들 데이터배선(152) 및 접속배선(114)은, 알루미늄 또는 구리라고 하는 저저항 금속을 주성분으로 하는 배선을 다른 금속막으로 낀 구조나 이 금속들의 합금막을 사용하여도 된다.
또한, 도면부호 115는 구동용 TFT(155)의 소스영역으로, 전원배선(153)이 접속된다. 또한, 전원배선(153)은, 구동용 TFT(155)의 게이트배선(116)에 절연층(111) 및 장벽층(112)을 통해 대향함과 동시에 저장용량(156a)을 형성하고 있다. 또한, 게이트배선(116)은, 반도체막(117)에 게이트 절연막(108)을 통해 대향함과 동시에 저장용량(156b)을 형성하고 있다. 이 반도체막(117)은, 전원배선(153)이 반도체막(118)에 접속되어 있기 때문에, 거기로부터 전하가 공급되어 전극으로서 기능한다. 이와 같이, 용량부(156)는, 저장용량 156a 및 156b를 병렬로 접속한 구성으로 되기 때문에, 대단히 작은 면적으로 대용량을 얻을 수 있다. 또한, 특히 저장용량(156a)은, 유전체로서 비유전율이 높은 질화실리콘막을 사용하고 있기 때문에, 큰 용량을 확보할 수 있다. 또한, 저장용량(156a)의 유전체는, 절연층(111) 및 장벽층(112)의 적층 구조로 이루어지기 때문에, 핀홀(pinhole)의 발생확률이 매우 낮고, 신뢰성이 높은 용량을 형성할 수 있다.
상술한 제 1 개구부 및 제 2 개구부를 형성하는 경우, 종래와 비교하여 포토리소그래피 공정에서 사용하는 마스크 수가 증가하지만, 그 마스크 수의 증가를 역으로 이용함으로써, 본 실시예에 나타낸 바와 같이, 새롭게 저장용량을 형성하는 것이 가능해진다. 이 점도 본 발명의 특징 중 하나이다. 이 특징은, 마스크 증가의단점을 충분히 보충하는 것으로, 결과적으로 산업 발달에 크게 기여하는 것이다. 예를 들면, 고선명 화상표시를 얻기 위해서는, 표시부에서 각 화소의 면적에 대하는 저장용량이 상대적인 점유면적을 감소시켜 개구율을 향상시키는 것이 필요하지만, 그 때문에, 저장용량의 증가는 매우 유용하다.
또한, 도 1d에서, 도면부호 119는 구동용 TFT(155)의 드레인영역으로, 드레인전극(120)에 접속된다. 그리고, 드레인전극(120)은, 화소전극(158)에 접속되어 화소를 구성한다. 본 실시예에서는, 화소전극(158)으로서 가시광에 대하여 투명한 산화물 도전막(대표적으로는, ITO막)을 사용하지만, 이것으로 한정되지 않는다. 또한, 드레인전극(120)의 형성 후에 화소전극(158)을 형성함으로써 화소전극(158)이 드레인전극(120)의 상면에 접하여 접속되는 구성이 된다.
이상의 화소구성을 갖는 전계 발광표시장치에 있어서, 실제로 발광소자(157)까지 형성한 예를 도 2에 나타낸다. 도 2a는, 도 2d에 나타낸 단면에 해당하는 도면으로, 화소전극(158)상에, EL 소자(157)를 형성한 상태를 보이고 있다. 이때, 도 2a에 나타낸 구조로 한 경우, 화소전극(158)은 발광소자(157)의 양극으로서 기능하는 전극이 된다.
이 화소전극(158)의 단부는, 도 2b에 나타낸 바와 같이, 감광성 유기수지막(121)으로 덮어지고, 그 감광성 유기수지막(121)은 각 화소를 짜맞추도록 격자형으로 설치되든지, 또는 행단위 또는 열단위로 스트라이프형으로 설치된다. 어쨌든간에 상술한 제 1 개구부 및 제 2 개구부의 위에 형성함으로써 오목부를 효율적으로 매립할 수 있어, 전체면도 평탄화할 수 있다. 이때, 감광성유기수지막(121)은, 포지티브형 또는 네가티브형이어도 된다. 또한, 공지의 레지스트 재료(크로머포어를 포함하는 고분자재료)를 사용하는 것도 가능하다.
또한, 도시되어 있지 않지만, 감광성 유기수지막(121)의 상면을 질화실리콘막으로 덮어 버리면, 감광성 유기수지막(121)로부터의 탈가스를 억제할 수 있다. 또한, 화소전극(158)상에서, 감광성 유기수지막(121)은 개구부가 설치되고, 그 개구부에서, 발광체(122)와 화소전극(158)이 접한다. 발광체(122)는, 발광층, 캐리어 주입층 또는 캐리어 수송층이라고 한 박막을 적층하여 구성하는 것이 일반적이지만, 발광이 확인된 모든 구성 및 재료를 사용할 수 있다. 예를 들면, 전자수송층 또는 정공 블록킹층으로서 실리콘을 포함하는 유기계 재료인 SAlq(Alq3의 3개의 배위자 중 하나를 트리페닐실란올 구조로 치환한 것)을 사용하는 것도 가능하다.
물론, 유기박막만으로 구성할 필요는 없고, 유기 박막과 무기 박막을 적층한 구조로 하여도 되고, 고분자 박막이어도 저분자 박막이어도 된다. 또한, 막형성법은, 고분자 박막을 사용하거나 저분자 박막을 사용하는지에 따라서 다르지만, 공지의 방법으로 막을 형성하여도 된다.
또한, 발광체(122) 상에는, 그 발광체(122)를 통해 상기 화소전극(158)에 대향하는 대향전극(본 실시예에서는 음극)(123)이 설치되고, 또한, 그 위에는 최종적인 패시베이션막(124)으로서 질화실리콘막이 설치된다. 이 패시베이션막(124)의 재료로서는, 상술한 장벽층(112)과 동일재료를 사용하면 좋다. 음극(124)은, 주기표의 1족 또는 2족에 속하는 원소를 포함하는 금속박막을 사용하면 좋지만, 알루미늄에 0.2∼1.5wt%(바람직하게는, 0.5∼1.0wt%)의 리튬을 첨가한 금속막이 전하 주입성 그 외의 점에서 바람직하다. 이때, 리튬은 확산함으로써 TFT의 동작에 해를 끼치는 것이 걱정되지만, 본 실시예는, 장벽층(112)으로 완전히 보호되어 있기 때문에, 리튬의 확산은 걱정할 필요가 없다.
도 2a 및 도 2b에 나타낸 구조로 한 경우, EL 소자로부터 방출된 광은, 화소전극(158)을 투과하여 기판(101)측으로부터 출사된다. 이때, 평탄화층(113)은 투광성이기 때문에, 발광소자로부터의 발광을 문제없이 투과할 수 있다.
이상과 같은 디바이스 구성을 포함하는 전계 발광 표시장치는, 플라즈마 손상의 영향이 감소됨으로써, 트랜지스터의 임계전압의 변동이 억제되어, 균일한 표시특성을 얻는 것이 가능해진다.
(실시예 2)
본 실시예는, 실시예 1에서 평탄화층과 장벽층의 위치를 반대로 한 디바이스 구성을 포함한 예이다. 그 밖의 구성은, 실시예 1과 마찬가지이므로 실시예 1의 설명을 참조하면 된다. 따라서, 본 실시예에서는, 실시예 1과 다른 점에만 착안하여 설명한다.
도 3a 및 도 3b는, 실시예 1에서의 도 2a 및 도 2b에 해당하는 도면으로, 일부 실시예 1과 같은 부호를 부여한다. 본 실시예의 경우, 절연층(111) 상에 평탄화층(301)이 설치되고, 그 평탄화층(301)에 제 2 개구부를 형성한 후, 평탄화층(301)의 상면 및 제 2 개구부의 측면(내벽면)을 덮도록 장벽층 302를 형성하고, 또한 제 2 개구부의 내부에서 게이트 절연막(108), 절연층(111) 및 장벽층 112를 식각하여 제 1 개구부를 형성하고 있다.
본 실시예의 구성으로 한 경우, 평탄화층(301)을 절연층(111) 및 장벽층(302)으로 완전히 감쌀 수 있어, 평탄화층(301)으로부터의 탈가스를 완전히 봉지하는 것이 가능하다. 즉, 발광소자측으로도 트랜지스터측으로도 탈가스 성분이 확산하지 않기 때문에, 경시 열화의 억제된 신뢰성이 높은 표시장치를 얻을 수 있다. 물론, 실시예 1과 마찬가지로, 플라즈마 손상의 영향이 감소되는 것에 의해 트랜지스터의 임계전압의 변동이 억제되어, 균일한 표시특성을 얻는 것이 가능해진다.
(실시예 3)
본 실시예는, 실시예 1에서 평탄화층과 장벽층의 위치를 반대로 한 디바이스 구성을 포함한 예이다. 그 밖의 구성은, 실시예 1과 동일하므로, 실시예 1의 설명을 참조하면 된다. 따라서, 본 실시예에서는, 실시예 1과 다른 점에만 착안하여 설명한다.
도 4a 및 도 4b는, 실시예 1에서의 도 2a 및 도 2b에 해당하는 도면으로, 일부 실시예 1과 같은 부호를 부여한다. 본 실시예의 경우, 절연층(111) 상에 평탄화층(401)이 설치되고, 그 평탄화층(401) 상에 장벽층(402)을 형성한 후, 장벽층(402), 평탄화층(401), 절연층(111) 및 게이트 절연막(108)을 식각하여 개구부를 형성하고 있다.
본 실시예의 구성으로 한 경우, 평탄화층(401)으로부터의 탈가스를 억제하는 것이 가능하다. 즉, 발광소자측 및 트랜지스터측으로의 탈가스성분의 확산을 억제함으로써 경시 열화가 억제된 신뢰성이 높은 표시장치를 얻을 수 있다. 물론, 실시예 1과 마찬가지로, 플라즈마 손상의 영향이 감소됨으로써 트랜지스터의 임계전압의 변동이 억제되어, 균일한 표시특성을 얻는 것이 가능해진다.
(실시예 4)
도 5a∼도 5c에 나타낸 본 실시예는, 각각 실시예 1∼3에 대응한 디바이스 구성에서, 화소전극(158)의 단부를 덮는 수지막으로서, 비감광성 유기수지막(501∼503)을 사용한 예이다. 그 밖의 구성은, 실시예 1∼3과 동일하므로, 실시예 1∼3의 설명을 참조하면 된다. 따라서, 본 실시예에서는, 실시예 1∼3과 다른 점에만 착안하여 설명한다.
감광성 유기수지막을 사용한 경우, 도 2b, 도 3b 및 도 4b에 도시한 것처럼, 상단부가 둥그스름해지고(곡률을 갖고), 발광체 및 대향전극 형성시의 피복율을 좋게 하는데 유용한 구성이기는 하지만, 본 발명은 이것으로 한정할 필요는 없고, 본 실시예에 나타낸 바와 같이, 비감광성 유기수지막을 사용하여도 문제는 없다. 또한, 화소전극(158)의 단부를 덮는 수지막의 상단부가 (곡률을 갖고) 만곡되면, 화소전극(158)의 표면을 세척하는 경우, 그 바닥부에 외부의 재료(먼지 등)가 남는 것을 방지할 수 있다.
이때, 본 실시예는, 실시예 1∼3의 구성을 일부 변경한 것이지만, 실시예 1∼3의 효과를 손상하지 않고, 마찬가지의 효과를 얻을 수 있다.
(실시예 5)
도 6a∼도 6c에 나타낸 본 실시예는, 각각 실시예 1∼3에 대응한 디바이스 구성에서, 박막트랜지스터의 활성층의 구성을 변경한 예이다. 그 밖의 구성은 실시예 1∼3과 동일하므로, 실시예 1∼3의 설명을 참조하면 된다. 따라서, 본 실시예에서는, 실시예 1∼3과 다른 점에만 착안하여 설명한다.
도 6a에서, 박막트랜지스터의 활성층은, 소스영역(601) 및 드레인영역(602)을 갖고, 그 사이에 4개의 LDD(Lightly doped drain) 영역과 2개의 채널형성영역(603, 604)을 갖는다. 4개의 LDD 영역은, 각각 2개의 LDD 영역의 조합으로 이루어져, LDD 영역 605a, 605b, LDD 영역 606a, 606b, LDD 영역 607a, 607b 및 LDD 영역 608a, 608b가 조합되어 LDD 영역으로서 기능한다.
예를 들면, LDD 영역 605a는 게이트전극과 겹치도록 형성되고, LDD 영역 605b는 게이트전극과 겹치지 않도록 형성되어 있다. 이 경우, LDD 영역 605a는 핫 캐리어 열화의 억제에 기여하고, LDD 영역 605b는 오프전류(또는 누설전류라고도 함)의 감소에 기여한다. 이것들의 특징은 공지이고, 본 출원인에 의한 US 2001/0055841을 참조하면 된다.
이때, 본 실시예는, 실시예 1∼3의 구성을 일부 변경한 것이지만, 실시예 1∼3의 효과를 손상하는 것이 아니라, 동일한 효과를 얻을 수 있다. 또한, 실시예 4와의 조합도 가능하다.
(실시예 6)
도 7a∼도 7c에 나타낸 본 실시예는, 각각 실시예 1∼3에 대응한 디바이스 구성에 있어서, 박막트랜지스터의 활성층 및 게이트전극의 구성을 변경한 예이다. 그 밖의 구성은, 실시예 1∼3과 동일하므로, 실시예 1∼3의 설명을 참조하면 된다. 따라서, 본 실시예에서는, 실시예 1∼3과 다른 점에만 착안하여 설명한다. 이때,도 7a∼도 7c의 활성층 및 게이트전극의 구성은 동일하므로 도 7a에 관해서만 설명한다.
도 7a에서, 박막트랜지스터의 활성층은, 소스영역(701), 드레인영역(702)을 갖고, 그 사이에 네 개의 LDD영역(703a∼703d)과 두개의 채널형성영역(704a, 704b)을 갖는다. 또한, LDD 영역(703a∼703d)은, 게이트전극(705, 706)의 형성 전에 형성되는 점에 특징이 있다. 이러한 순서로 형성함으로써, LDD 영역과 게이트전극의 중첩되는 상황을 트랜지스터 특성의 사양에 맞추어서 설계하는 것이 가능해져, 회로마다 활성층의 구성을 다르게 하는 것이 가능해진다. 이들의 특징은 공지이고, 본 출원인에 의한 USP 6,306,694를 참조하면 된다.
이때, 본 실시예는, 실시예 1∼3의 구성을 일부 변경한 것이지만, 실시예 1∼3의 효과를 손상하는 것이 아니라, 동일한 효과를 얻을 수 있다. 또한, 실시예 4, 5와의 조합도 가능하다.
(실시예 7)
도 8a∼도 8c에 나타낸 본 실시예는, 각각 실시예 1∼3에 대응한 디바이스 구성에 있어서, 발광소자의 구성을 변경한 예이다. 그 밖의 구성은, 실시예 1∼3과 동일하므로, 실시예 1∼3의 설명을 참조하면 된다. 따라서, 본 실시예에서는, 실시예 1∼3과 다른 점에만 착안하여 설명한다. 이때, 도 8a∼도 8c의 디바이스 구성(발광소자 이외의 구성)은 동일하므로 도 8a에 관해서만 설명한다.
도 8a에서, 화소전극(801)은 양극으로서 기능하는 금속막으로, 금, 백금, 티타늄, 질화티타늄 또는 텅스텐으로 구성된다. 화소전극(801)의 위에는, 실시예 1에서 설명한 바와 같이, 발광체(122), 음극으로서 기능하는 대향전극(123) 및 패시베이션막(124)이 설치된다.
이때, 본 실시예에서는 양극으로서 금속막을 사용한 예를 나타내고 있지만, 양극(801) 대신에 음극으로서 기능하는 금속막을 설치할 수도 있다. 음극으로서 기능하는 금속막으로서는, 알루미늄(주기표의 1족 또는 2족에 속하는 원소를 첨가한 것을 포함한다. 대표적으로는, 알루미늄과 리튬의 합금) 또는 마그네슘과 은의 합금을 사용하면 된다. 그 경우, 발광체(122)의 구조도 변경해야 하며, 발광체(122)상에는 양극으로서 기능하는 투명전극을 설치하지 않으면 안되지만, 어느 것이나 공지의 구조를 채용할 수 있다.
또한, 본 실시예에서는, 화소전극이 양극인 것을 감안하여 구동용 TFT의 극성을 p 채널형으로 하지만, 화소전극을 음극으로 하는 경우는, 구동용 TFT의 극성을 n 채널형으로 하는 것이 바람직하다.
이때, 본 실시예는, 실시예 1∼3의 구성을 일부 변경한 것이지만, 실시예 1∼3의 효과를 손상하는 것이 아니라, 동일한 효과를 얻을 수 있다. 또한, 실시예 4∼6과의 조합도 가능하다.
(실시예 8)
도 9a∼도 9d에 나타낸 본 실시예는, 실시예 1에 대응한 디바이스 구성에 있어서, 화소전극과 드레인전극의 접속구성을 변경한 예이다. 그 밖의 구성은, 실시예 1과 동일하므로, 실시예 1의 설명을 참조하면 된다. 따라서, 본 실시예에서는, 실시예 1과 다른 점에만 착안하여 설명한다.
도 9a에 나타낸 화소전극(901)은, 도 9d에 나타낸 바와 같이, 드레인전극(902)의 하면에 접하도록 접속되어 있다. 즉, 평탄화층(113)을 형성한 후, 화소전극(901)을 형성하고, 그 후, 화소전극(901)의 일부에 겹치도록 드레인전극(902)을 형성하면 된다. 이때, 이들 화소전극(901) 및 드레인전극(902)의 형성순서에 관해서는, 여러 가지 방법 중 2개의 방법이 있다.
우선, 첫째로, 평탄화층(113)을 형성한 후, 화소전극(901)을 형성하고, 그 후, 평탄화층(113)에 제 1 개구부 및 제 2 개구부를 형성하여, 드레인전극(902)을 형성하는 방법, 다음에 두 번째로, 평탄화층(113)에 제 1 개구부 및 제 2 개구부를 형성한 후, 화소전극(901), 드레인전극(902)의 순차로 형성하는 방법이 있다. 이들 순서는 실시자가 적절히 선택하여도 된다.
다음에, 발광소자(157)까지 형성한 경우의 도 9c 및 도 9d에 해당하는 단면도를 도 10a 및 도 10b에 나타낸다. 감광성 유기수지막(121), 발광체(122), 대향전극(123) 및 패시베이션막(124)의 재료 등은 실시예 1에서 설명한 것과 같다.
이때, 본 실시예는, 실시예 1의 구성을 일부 변경한 것이지만, 실시예 1의 효과를 손상하는 것이 아니라, 동일한 효과를 얻을 수 있다. 또한, 실시예 4∼7과 의 조합이 가능하다.
(실시예 9)
도 11a 및 도 11b에 나타낸 본 실시예는, 실시예 2에 대응한 디바이스 구성에 있어서, 화소전극과 드레인전극의 접속구성을 변경한 예이다. 그 밖의 구성은, 실시예 2와 동일하므로, 실시예 2의 설명을 참조하면 된다. 이때, 화소전극과 드레인전극과의 접속관계 및 형성순서에 관해서는, 실시예 8에서 설명한 내용과 동일하므로, 그 점에 관해서는 실시예 8을 참조하여도 된다.
이때, 본 실시예는, 실시예 2의 구성을 일부 변경한 것이지만, 실시예 2의 효과를 손상하는 것이 아니라, 동일한 효과를 얻을 수 있다. 또한, 실시예 4∼7과의 조합이 가능하다.
(실시예 10)
도 12a 및 도 12b에 나타낸 본 실시예는, 실시예 3에 대응한 디바이스 구성에 있어서, 화소전극과 드레인전극의 접속구성을 변경한 예이다. 그 밖의 구성은, 실시예 3과 동일하므로, 실시예 3의 설명을 참조하면 된다. 또한, 화소전극과 드레인전극과의 접속관계 및 형성순서에 관해서는, 실시예 8에서 설명한 내용과 동일하므로, 그 점에 관해서는 실시예 8을 참조하면 된다.
이때, 본 실시예는, 실시예 3의 구성을 일부 변경한 것이지만, 실시예 3의 효과를 손상하는 것이 아니라, 동일한 효과를 얻을 수 있다. 또한, 실시예 4∼7과의 조합이 가능하다.
(실시예 11)
도 13a∼도 13c에 나타낸 본 실시예는, 각각 실시예 8∼10에 대응한 디바이스 구성에 있어서, 발광소자의 구성을 변경한 예이다. 그 밖의 구성은, 실시예 8∼10과 동일하므로, 실시예 8∼10의 설명을 참조하면 된다. 따라서, 본 실시예에서는, 실시예 8∼10과 다른 점에만 착안하여 설명한다. 이때, 도 13a∼도 13c의 디바이스 구성(발광소자 이외의 구성)은 동일하므로 도 13a에 관해서만 설명한다.
도 13a에서, 화소전극(1301)은 양극으로서 기능하는 금속막으로, 금, 백금, 티타늄, 질화티타늄 또는 텅스텐으로 구성된다. 화소전극(1301)의 위에는, 실시예 1에서 설명한 바와 같이, 발광체(122), 음극으로서 기능하는 대향전극(123) 및 패시베이션막(124)이 설치된다.
이때, 본 실시예에서는 양극으로서 금속막을 사용한 예를 나타내었지만, 양극(1801) 대신에 음극으로서 기능하는 금속막을 설치할 수도 있다. 음극으로서 기능하는 금속막으로서는, 알루미늄(주기표 1 족 또는 2족에 속하는 원소를 첨가한 것을 포함한다. 대표적으로는, 알루미늄과 리튬의 합금) 또는 마그네슘과 은의 합금을 사용하면 된다. 그 경우, 발광체(122)의 구성도 변경해야 하고, 발광체(122) 상에는 양극으로서 기능하는 투명전극을 설치하지 않으면 안되지만, 어느 것이나 공지의 구성을 채용할 수 있다.
또한, 본 실시예에서는, 화소전극이 양극인 것을 감안하여 구동용 TFT의 극성을 p 채널형으로 하였지만, 화소전극을 음극으로 하는 경우는, 구동용 TFT의 극성을 n 채널형으로 하는 것이 바람직하다.
이때, 본 실시예는, 실시예 8∼10의 구성을 일부 변경한 것이지만, 실시예 8∼10의 효과를 손상하는 것이 아니라, 동일한 효과를 얻을 수 있다. 또한, 실시예 4∼6, 8∼10과의 조합이 가능하다.
(실시예 12)
도 14a∼도 14d에 나타낸 본 실시예는, 실시예 1에 대응한 디바이스 구성에 있어서, 화소전극과 드레인전극의 접속구성을 변경한 예이다. 그 밖의 구성은, 실시예 1과 동일하므로, 실시예 1의 설명을 참조하면 된다. 따라서, 본 실시예에서는, 실시예 1과 다른 점에만 착안하여 설명한다.
도 14a에 나타낸 바와 같이, 드레인전극(120) 및 전원배선(153) 상에 평탄화층(1401)을 설치하고, 그 평탄화층(1401)상에 화소전극(1402)을 설치한다. 즉, 화소전극(1402)은, 드레인영역(119)에 직접 접하는 것은 아니고, 드레인전극(120)을 통해 전기적으로 접속된다. 이때, 절연층(1403)은 무기절연막 또는 유기절연막이어도 된다. 물론, SOG막 등의 평탄화층을 절연층(1403)으로서 사용하면 보다 평탄성의 향상에 효과적이다.
다음에, 발광소자(157)까지 형성한 경우의 도 14c 및 도 14d에 해당하는 단면도를 도 15a 및 도 15b에 도시한다. 감광성 유기수지막(121), 발광체(122), 대향전극(123) 및 패시베이션막(124)의 재료 등은 실시예 1에서 설명한 것과 같다.
이때, 본 실시예는, 실시예 1의 구성을 일부 변경한 것이지만, 실시예 1의 효과를 손상하는 것이 아니라, 동일한 효과를 얻을 수 있다. 또한, 실시예 4∼7과의 조합이 가능하다.
(실시예 13)
도 16a 및 도 16b에 나타낸 본 실시예는, 실시예 2에 대응한 디바이스 구성에 있어서, 화소전극과 드레인전극의 접속구성을 변경한 예이다. 그 밖의 구성은, 실시예 2와 동일하므로, 실시예 2의 설명을 참조하면 된다. 또한, 화소전극과 드레인전극과의 접속관계 및 형성순서에 관해서는, 실시예 12에서 설명한 내용과 동일하기 때문에, 그 점에 관해서는 실시예 12를 참조하면 된다.
이때, 본 실시예는, 실시예 2의 구성을 일부 변경한 것이지만, 실시예 2의 효과를 손상하는 것이 아니라, 동일한 효과를 얻을 수 있다. 또한, 실시예 4∼7과의 조합도 가능하다.
(실시예 14)
도 17a 및 도 17b에 나타낸 본 실시예는, 실시예 3에 대응한 디바이스 구성에 있어서, 화소전극과 드레인전극의 접속구성을 변경한 예이다. 그 밖의 구성은, 실시예 3과 동일하므로, 실시예 3의 설명을 참조하면 된다. 또한, 화소전극과 드레인전극과의 접속관계 및 형성순서에 관해서는, 실시예 12에서 설명한 내용과 동일하므로, 그 점에 관해서는 실시예 12를 참조하면 된다.
이때, 본 실시예는, 실시예 3의 구성을 일부 변경한 것이지만, 실시예 3의 효과를 손상하는 것이 아니라, 동일한 효과를 얻을 수 있다. 또한, 실시예 4∼7과의 조합이 가능하다.
(실시예 15)
도 18a∼도 18c에 나타낸 본 실시예는, 각각 실시예 12∼14에 대응한 디바이스 구성에 있어서, 발광소자의 구성을 변경한 예이다. 그 밖의 구성은, 실시예 12∼14와 동일하므로, 실시예 12∼14의 설명을 참조하면 된다. 따라서, 본 실시예에서는, 실시예 12∼14와 다른 점에만 착안하여 설명한다. 이때, 도 18a∼도 18c의 디바이스 구성(발광소자이외의 구성)은 동일하므로 도 18a에 관해서만 설명한다.
도 18a에서, 화소전극(1801)은 양극으로서 기능하는 금속막으로, 금, 백금, 티타늄, 질화티타늄 또는 텅스텐으로 구성된다. 화소전극(1801)의 위에는, 실시예1에서 설명한 바와 같이, 발광체(122), 음극으로서 기능하는 대향전극(123) 및 패시베이션막(124)이 설치된다.
이때, 본 실시예에서는 양극으로서 금속막을 사용한 예를 나타내고 있지만, 양극(1801) 대신에 음극으로서 기능하는 금속막을 설치하는 것도 가능하다. 음극으로서 기능하는 금속막으로서는, 알루미늄(주기표의 1족 또는 2족에 속하는 원소를 첨가한 것을 포함한다. 대표적으로는, 알루미늄과 리튬의 합금) 또는 마그네슘과 은의 합금을 사용하여도 된다. 그 경우, 발광체(122)의 구성도 변경해야 하고, 발광체(122)상에는 양극으로서 기능하는 투명전극을 설치하지 않으면 안되지만, 어느 것이나 공지의 구성을 채용할 수 있다.
또한, 본 실시예에서는, 화소전극이 양극인 것을 감안하여 구동용 TFT의 극성을 p 채널형으로 하였지만, 화소전극을 음극으로 하는 경우는, 구동용 TFT의 극성을 n 채널형으로 하는 것이 바람직하다.
이때, 본 실시예는, 실시예 12∼14의 구성을 일부 변경한 것이지만, 실시예 12∼14의 효과를 손상하는 것이 아니라, 마찬가지의 효과를 얻을 수 있다. 또한, 실시예 4∼6, 12∼14와의 조합이 가능하다.
(실시예 16)
도 19a 및 도 19b에 나타낸 본 실시예는, 실시예 1에 대응한 디바이스 구성에 있어서, 화소전극의 구성을 변경한 예이다. 그 밖의 구성은, 실시예 1과 동일하므로, 실시예 1의 설명을 참조하면 된다. 따라서, 본 실시예에서는, 실시예 1과 다른 점에만 착안하여 설명한다.
우선, 도 19a에 나타낸 CAD 도면은, 본 실시예의 전극구조로 한 경우에 적용할 수 있는 화소 구조의 일례이다. 이 도 19a에 나타낸 CAD 도면을 나타낸 회로도를 도 19b에 나타낸다. 물론, 본 실시예는, 도 19a 및 도 19b에 나타낸 화소구성으로 한정되는 것이 아니다. 본 실시예에서는, 화소전극으로서 금속막을 사용하여, 기판과는 반대방향을 향하여 광을 추출하는 구성으로 하기 때문에, 화소전극의 아래에 어떠한 회로를 형성하여도 개구율(화소면적에 대하여 실효적인 표시영역이 차지하는 비율)을 손상시키지 않고, 개개의 화소의 기능을 다양화시키는 것이 가능하다. 이때, 도 19a 및 도 19b에 나타낸 화소의 구성은, 본 출원인에 의한 US특허출원번호 10/245,711호의 명세서에 기재되어 있고, 본 출원인의 발명에 의한 신규한 구성이다.
여기서, 디바이스 구성에 관해서 도 20a∼도 20c를 사용하여 구체적으로 설명한다. 이때, 박막트랜지스터의 구성에 관해서는, 실시예 1과 동일하기 때문에, 실시예 1의 설명을 참조하면 된다. 본 실시예는, 평탄화층(113)상에 설치한 데이터배선이나 드레인전극 등의 구성이 실시예 1과 다르다.
도 20a 및 도 20b에 나타낸 것처럼, 평탄화층(113) 상에는 티타늄막(11), 질화티타늄막(12) 및 알루미늄막(13)이 설치되고, 알루미늄막(13)의 일부가 식각에 의해 제거되어 질화티타늄막(12)이 노출되어 있다. 알루미늄막(13)의 식각은, 수지막(14)을 마스크로 하여서 하였지만, 이 수지막(14)은 그대로 실시예 1의 감광성 유기수지막(121)과 같은 역할을 다한다. 즉, 수지막(14)은, 질화티타늄막(12)이 노출된 부분이외의 부분을 덮어 설치된다. 또한, 질화티타늄막(12)이 노출된 부분에접하도록 발광체(15)가 설치되고, 그 위에 대향전극(16) 및 패시베이션막(17)이 설치된다.
도 20b에서 점선으로 둘러싼 영역(10)을 확대한 것이 도 20c이다. 도 20c에 나타낸 바와 같이, 알루미늄막(13)의 식각 단면은, 30∼60°(바람직하게는, 45°)의 각도를 갖는 테이퍼 형상으로 되어 있다. 즉, 알루미늄막의 단면과 그 알루미늄막의 상면이 이루는 각은 둔각으로 되어 있다. 이러한 구성으로 됨으로써, 발광체(15)에서 발생한 광은, 직접 추출되는 것(직접광)과, 질화티타늄막에서 반사한 후 추출되는 것(반사광)과, 발광체(15) 내부를 횡방향으로 전파한 뒤, 알루미늄막(13)의 단면에서 반사된 후 추출되는 것(반사광)의 세 개의 요소로 구성되어, 종래의 구성과 비교하여 추출 효율의 향상을 기대할 수 있다.
이때, 실제로 상술한 화소전극의 구성을 제조하였을 때의 단면 TEM(투과형 전자현미경)사진(도 24a) 및 그 모식도(도 24b)를 나타낸다. 알루미늄막이 테이퍼 형상으로 되어 있는 점, 질화티타늄막이 노출되어 있는 점을 확인할 수 있다.
또한, 본 실시예에서는, 반도체로 이루어진 드레인영역과의 오믹접촉이 가능해지도록 최하층을 티타늄막으로 하고, 양극으로서 기능할 수 있는 질화티타늄막(표면에 자외광 조사를 시행하여 놓으면 일함수가 증가하기 때문에 유효하다.)을 그 위에 설치하고, 또한 광 누설을 막는 반사전극으로서 알루미늄막을 설치한 3층구조로 하였지만, 이 구조로 한정되는 것이 아니라, 양극으로서 기능하는 제 1 금속막(본 실시예에서는 질화티타늄막에 해당함) 및 반사전극으로서 기능하는 제 2 금속막(본 실시예에서는 알루미늄막에 해당함)을 설치하면 충분하다.
이때, 본 실시예는, 실시예 1의 구성을 일부 변경한 것이지만, 실시예 1의 효과를 손상하는 것이 아니라, 동일한 효과를 얻을 수 있다. 또한, ITO 등의 산화물 도전막을 이용하지 않고, 데이터배선 등으로서 형성하는 금속막을 그대로 양극으로서 사용하게 되기 때문에, 공정 수를 감소시키는 것이 가능하다. 또한, 실시예 4∼6과 조합하거나, 실시예 15와의 조합(화소전극(1801)의 대체로서)이 가능하다.
(실시예 17)
도 21a 및 도 21b에 나타낸 본 실시예는, 실시예 4에 대응한 디바이스 구성에 있어서, 화소전극의 구성을 변경한 예이다. 그 밖의 구성은, 실시예 2와 동일하므로, 실시예 2의 설명을 참조하면 된다. 또한, 화소전극의 구성에 관해서는, 실시예 16에서 설명한 내용과 동일하기 때문에, 그 점에 관해서는 실시예 16을 참조하여도 된다.
이때, 본 실시예는, 실시예 2의 구성을 일부 변경한 것이지만, 실시예 2의 효과를 손상하는 것이 아니라, 동일한 효과를 얻을 수 있다. 또한, 실시예 4∼7, 15와의 조합이 가능하다.
(실시예 18)
도 22a 및 도 22b에 나타낸 본 실시예는, 실시예 3에 대응한 디바이스 구성에 있어서, 화소전극의 구성을 변경한 예이다. 그 밖의 구성은, 실시예 3과 동일하므로, 실시예 3의 설명을 참조하면 된다. 또한, 화소전극의 구성에 관해서는, 실시예 16에서 설명한 내용과 동일하므로, 그 점에 관해서는 실시예 16을 참조하면 된다.
이때, 본 실시예는, 실시예 3의 구성을 일부 변경한 것이지만, 실시예 3의 효과를 손상하는 것이 아니라, 동일한 효과를 얻을 수 있다. 또한, 실시예 4∼7, 15와의 조합이 가능하다.
(실시예 19)
본 실시예에서, 도 23a에 나타낸 구성은, 실시예 16의 구성의 변형예로, 구동용 TFT(21)의 절연층(22)을 덮도록 장벽층(23)이 설치되고, 그 위에 전원배선(24), 또한 전원배선(24)을 덮도록 평탄화층(25)이 설치된다. 절연층(22)의 막두께는, 0.3∼1㎛의 범위로부터 선택하면 된다. 그리고, 평탄화층(25)에 설치된 제 2 개구부 및 장벽층(23)보다 하층에 설치된 각 절연층에 설치된 제 1 개구부를 통해 화소전극과 구동용 TFT(21)가 전기적으로 접속된다. 화소전극의 구성 및 발광소자의 구성에 관해서는, 실시예 16의 설명을 참조하면 된다.
도 23b에 나타낸 구성은, 도 23a와는 다른 위치에 장벽층을 설치한 예로, 평탄화층(25)의 상면 및 제 2 개구부의 측면을 덮도록 설치되어 있는 점에 특징이 있다. 이러한 구성으로 하면, 평탄화층(25)을 절연층(22)과 장벽층(26)으로 밀봉할 수 있기 때문에, 탈가스에 의한 영향을 보다 억제할 수 있다.
도 23c에 나타낸 구성은, 도 23a와 도 23b를 조합한 구성에 관한 것으로, 평탄화층(25)의 하면에 접하도록 장벽층 23을 설치하고, 상면에 접하도록 장벽층 26을 설치한다. 이러한 구성으로 하면, 평탄화층(25)을 장벽층 23과 장벽층 26으로 밀봉할 수 있기 때문에, 탈가스에 의한 영향을 보다 억제할 수 있다.
이때, 본 실시예는, 실시예 16의 구성을 일부 변경한 것이지만, 실시예 16의효과를 손상하는 것이 아니라, 동일한 효과를 얻을 수 있다. 또한, 실시예 4∼7과의 조합이 가능하다.
(실시예 20)
본 실시예는, 실시예 2에 나타낸 구성에 있어서, 제 1 개구부의 지름을 제 2개구부의 지름보다도 크게 한 예이다. 즉, 절연층(111)을 형성한 후, 절연층(111) 및 게이트 절연막(108)을 식각하여 제 1 개구부를 형성하고, 그 위로부터 평탄화층(301)을 형성한다. 또한, 평탄화층(301)을 식각하여 제 1 개구부의 내측에 제 2 개구부를 형성하고 활성층(소스영역 104)을 노출시켜, 제 2 개구부를 덮도록 장벽층(302)을 형성한 후, 제 2 개구부의 저부에서의 장벽층(302)의 일부에 제 3 개구부를 형성한다. 따라서, 데이터배선(151)은 제 3 개구부를 통해 소스영역(104)과 접속되게 된다.
본 실시예의 구성으로 한 경우, 평탄화층(301)을 식각할 때에 에쳔트에 대하여 절연층(111) 및 게이트 절연막(108)이 노광되지 않는다. 특히, 평탄화층(301)으로서 SOG 막 등의 무기절연막을 사용하는 경우에, 절연층(111) 및 게이트 절연막(108)을 식각하지 않고 끝나기 때문에 유효한 구성이다. 또한, 평탄화층(301)으로서 SOG 막을 사용하는 경우는, 거기로부터의 수분방출에 의해 배선재료가 부식되는 현상(포이즌드 비아(poisoned via)라고 부름)의 발생을 막을 수 있다.
이때, 본 실시예는, 실시예 1뿐만 아니라 실시예 2∼11, 16∼18의 구성과의 조합이 가능하다.
(실시예 21)
본 실시예는, 드레인전극의 식각 단면의 형상을 실시예 9와 다르게 한 경우의 예이다. 즉, 도 26a 및 도 26b에 나타낸 바와 같이, 식각 단면이 역테이퍼 형상으로 된 것을 특징으로 한다. 도 26a에서, 도면부호 31은 드레인전극, 32는 인접 화소의 전원배선이다. 여기서, 도 26a에서 점선으로 둘러싸인 영역(33)의 확대도를 도 26b에 나타낸다.
도 26b에 나타낸 바와 같이, 발광체(122)로부터 발생한 빛은, 직접광과, 음극(123)에서 반사된 반사광과, 전원배선(32)에서 반사된 반사광으로 되어, 이들이 관측자에게 인식된다. 이와 같이 빛의 추출 효율을 높이는 것이 본 실시예의 효과이다.
이때, 본 실시예는, 실시예 9뿐만 아니라, 실시예 4∼6, 8, 10의 구성과의 조합이 가능하다.
(실시예 22)
본 실시예는, 화소전극의 구성을 실시예 2와 다른 것으로 한 예이다. 즉, 도 27a에 나타낸 바와 같이, 화소전극으로서 제 1 금속막(바람직하게는, 알루미늄막)(41) 및 제 2 금속막(바람직하게는, 질화티타늄막)(42)의 적층 전극을 형성하고, 그 단부를 덮도록 감광성 유기수지막(121)을 설치하고, 그 위에 산화물 도전막(바람직하게는, ITO막)(43)을 설치한다. 그 때문에, 최종적인 발광영역은, 산화물 도전막(43)과 발광체(122)가 접하고 있는 부분이다.
또한, 도 27b에 나타낸 구성은, 도 27a에서의 제 2 금속막(42)을 감광성 유기 수지막(121)의 형성 후에 설치하고, 산화물 도전막(43) 및 제 2 금속막(42)을 적층 형성한 예이다. 이 경우, 최종적인 발광영역은, 제 2 금속막(42)과 산화물 도전막(43)이 접하여 있는 영역이 되고, 화소내의 거의 전역을 발광영역으로서 사용할 수 있다.
이상과 같이 본 실시예에 의하면 화소면적을 유효하게 활용하는 것이 가능해지고, 개구율이 높고, 휘도가 밝은 표시가 가능해진다. 또한, 적은 소비전력으로 종래와 같은 휘도를 얻을 수 있기 때문에, 신뢰성이 높은 표시장치가 되는 것이 가능하다.
이때, 본 실시예는, 실시예 1∼3에 나타낸 디바이스 구성(화소전극 형성전까지의 구성)과의 조합이 가능하고, 또한, 실시예 4∼6의 구성과의 조합도 가능하다.
(실시예 23)
실시예 1∼22에 나타낸 박막트랜지스터의 구성은 모두 톱게이트 구조(구체적으로는 플레이너 구조)이지만, 각 실시예(실시예 6을 제외함)에서는 보텀 게이트구조(구체적으로는, 역스태거 구조)로 하는 것도 가능하다. 또한, 본 발명은 박막트랜지스터로 한정하지 않고, 실리콘 웰을 사용하여 형성된 MOS 구조의 트랜지스터에 적용하여도 된다.
(실시예 24)
실시예 1∼22에 나타낸 표시장치는, 모두 전계 발광표시장치를 예시하고 있지만, 디바이스 구성 자체(화소전극형성시점까지)는, 액정표시장치에 적용하는 경우에 관해서도 마찬가지이고, 액정표시장치, 전계 방출 표시장치 등의 표시장치에적용하여도 된다.
(실시예 25)
본 실시예에서는, 본 발명을 적용할 수 있는 전계 발광표시장치의 전체 구성에 관해서, 도 28a∼도 28d를 사용하여 설명한다. 도 28a는, 박막트랜지스터가 형성된 소자기판을 실링재에 의해서 밀봉함으로써 형성된 전계 발광표시장치의 평면도이고, 도 28b는 도 28a의 B-B'에서의 단면도, 도 28c는 도 28a의 A-A'에서의 단면도이다.
기판(201) 상에는, 화소부(표시부)(202), 그 화소부(202)를 둘러싸도록 설치된 데이터선 구동회로(203), 게이트선 구동회로(204a, 204b) 및 보호회로(205)가 배치되고, 이들을 둘러싸도록 하여 밀봉재(206)가 설치된다. 화소부(202)의 구성에 관해서는, 실시예 1∼23 및 그 설명을 참조하면 된다. 밀봉재(206)로서는, 유리재, 금속재(대표적으로는, 스테인레스재), 세라믹재 또는 플라스틱재(플라스틱필름도 포함한다)를 사용할 수 있지만, 실시예 1∼24에 도시한 바와 같이 절연막만으로 밀봉하는 것도 가능하다. 또한, EL 소자로부터의 빛의 방사방향에 따라서는, 투광성 재료를 사용할 필요가 있다.
이 밀봉재(206)는, 데이터선 구동회로(203), 게이트선 구동회로(204a, 204b) 및 보호회로(205)의 일부에 중첩시켜서 설치되어도 된다. 그리고, 그 밀봉재(206)을 사용하여 실링재(207)가 설치되고, 기판(201), 밀봉재(206) 및 실링재(207)에 의해서 밀폐공간(208)이 형성된다. 실링재(207)에는 미리 오목부 안에 흡습제(산화바륨 또는 산화칼슘 등)(209)가 설치되고, 상기 밀폐공간(208)의 내부에서, 수분이나 산소 등을 흡착하여 청정 분위기로 유지하여, EL 층의 열화를 억제하는 역할을 다 한다. 이 오목부는 미세한 메시(mesh) 형상의 커버재(210)로 덮여 있고, 그 커버재(210)는, 공기와 수분은 통과시키고, 흡습제(209)는 통과시키지 않는다. 이때, 밀폐공간(208)은, 질소 또는 아르곤등의 불활성 가스로 충전해 두면 좋고, 불활성이면 수지 또는 액체로 충전하는 것도 가능하다.
또한, 기판(201) 상에는, 데이터선 구동회로(203) 및 게이트선 구동회로(204a, 204b)에 신호를 전달하기 위한 입력단자부(211)가 설치되고, 그 입력단자부(211)로는 FPC(플렉시블 프린트 회로)(212)를 통해 비디오신호 등의 데이터신호가 전달된다. 입력단자부(211)의 단면은, 도 28b와 같이, 게이트배선 또는 데이터배선과 함께 형성된 배선 213 위에 산화물 도전막(214)을 적층한 구성의 입력배선과 FPC(212)측에 설치된 배선 215를, 도전체(216)를 분산시킨 수지(217)를 사용하여 전기적으로 접속하여 놓는다. 이때, 도전체(216)로서는, 구형의 고분자 화합물에 금 또는 은의 도금처리를 시행한 것을 사용하면 된다.
또한, 도 28c에서 점선으로 둘러싸인 영역(218)의 확대도를 도 28d에 나타낸다. 보호회로(205)는, 박막트랜지스터(219)와 콘덴서(220)를 조합하여 구성하면 좋고, 공지의 어떠한 구성을 사용하여도 된다. 본 발명은, 콘택홀의 개선과 동시에, 포토리소그래피 공정을 증가시키지 않고 용량형성이 가능한 점을 특징으로 하고, 본 실시예에서는, 그 특징을 이용하여 콘덴서(220)를 형성한 것이다. 이때, 박막트랜지스터(219) 및 콘덴서(220)의 구성에 관해서는, 실시예 1 및 그 설명을 참조하면 된다.
본 실시예에서, 보호회로(205)는 입력단자부(211)와 데이터선 구동회로(203)의 사이에 설치되고, 양자간에 돌발적인 펄스신호 등의 정전기가 들어갔을 때에, 그 펄스신호를 외부로 도피시키는 역할을 한다. 그 때, 우선 순간적으로 들어가는 고전압의 신호를 콘덴서(220)에 의해서 느리게 하여, 그 밖의 고전압을 박막트랜지스터나 박막다이오드를 사용하여 구성한 회로에 의해서 외부로 도피시킬 수 있다. 물론, 보호회로는, 다른 장소, 예를 들면 화소부(202)와 데이터선 구동회로(203)와의 사이나 화소부(202)와 게이트선 구동회로(204a, 204b) 사이 등에 설치하여도 상관없다.
이상과 같이, 본 실시예에서는, 본 발명을 실시하는데, 입력단자부에 설치된 정전기 대책 등의 보호회로에 사용되는 콘덴서를 동시 형성하는 예를 나타내고 있고, 실시예 1∼23의 어느 쪽의 구성과도 조합하여 실시하는 것이 가능하다.
(실시예 26)
본 발명의 표시장치를 표시부에 사용한 전자기기로서, 비디오 카메라, 디지털 카메라, 고글형 디스플레이(헤드 마운트 디스플레이), 네비게이션시스템, 음향재생장치(카오디오, 오디오 콤포넌트 등), 노트형 퍼스널 컴퓨터, 게임기기, 휴대정보단말(모바일 컴퓨터, 휴대전화, 휴대형 게임기 또는 전자서적 등), 기록매체를 구비한 화상재생장치(구체적으로는, Digital Versatile Disc(DVD)등의 기록매체를 재생하여, 그 화상을 표시할 수 있는 디스플레이를 구비한 장치)등을 들 수 있다. 그것들의 전자기기의 구체예를 도 29a∼도 29h에 나타낸다.
도 29a는 텔레비전으로, 케이싱(2001), 지지대(2002), 표시부(2003), 스피커부(2004), 비디오 입력단자(2005) 등을 포함한다. 본 발명은 표시부(2003)에 적용할 수 있다. 이때, 퍼스컴용, TV 방송수신용, 광고표시용 등의 모든 정보표시용의 텔레비전이 포함된다.
도 29b는 디지털 카메라로, 본체(2101), 표시부(2102), 화상 수신부(2103), 조작키(2104), 외부접속포트(2105), 셔터(2106) 등을 포함한다. 본 발명은, 표시부(2102)에 적용할 수 있다.
도 29c는 노트형 퍼스널 컴퓨터로, 본체(2201), 케이싱(2202), 표시부(2203), 키보드(2204), 외부접속포트(2205), 포인팅 마우스(2206) 등을 포함한다. 본 발명은, 표시부(2203)에 적용할 수 있다.
도 29d는 모바일 컴퓨터로, 본체(2301), 표시부(2302), 스위치(2303), 조작키(2304), 적외선포트(2305) 등을 포함한다. 본 발명은, 표시부(2302)에 적용할 수 있다.
도 29e는 기록매체를 구비한 휴대형 화상재생장치(구체적으로는, DVD 재생장치)로, 본체(2401), 케이싱(2402), 표시부 A(2403), 표시부 B(2404), 기록매체(DVD 등) 판독부(2405), 조작키(2406), 스피커부(2407) 등을 포함한다. 표시부 A(2403)는 주로 화상정보를 표시하고, 표시부 B(2404)는 주로 문자정보를 표시하지만, 본 발명은 표시부 A(2403) 및 표시부 B(2404)에 적용할 수 있다. 이때, 기록매체를 구비한 화상재생장치에는 가정용 게임기기 등도 포함된다.
도 29f는 고글형 디스플레이(헤드 마운트 디스플레이)로, 본체(2501), 표시부(2502), 암부(2503)를 포함한다. 본 발명은, 표시부(2502)에 적용할 수 있다.
도 29g는 비디오 카메라로, 본체(2601), 표시부(2602), 케이싱(2603), 외부접속포트(2604), 리모콘 수신부(2105), 화상 수신부(2606), 배터리(2607), 조작키(2609) 등을 포함한다. 본 발명은, 표시부(2602)에 적용할 수 있다.
도 29h는 휴대전화로, 본체(2701), 케이싱(2702), 표시부(2703), 음성입력부(2704), 음성출력부(2705), 조작키(2706), 외부접속포트(2707), 안테나(2708) 등을 포함한다. 본 발명은, 표시부(2703)에 적용할 수 있다. 이때, 표시부(2703)는 검은색 배경에 백색 문자를 표시함으로써 휴대전화의 소비전류를 억제할 수 있다.
이상과 같이 본 발명을 실시하여 얻어진 표시장치는, 모든 전자기기의 표시부로서 사용하여도 된다. 이때, 본 실시예의 전자기기에는, 실시예 1∼25에 나타낸 어느 구성을 가진 표시장치를 사용하여도 된다.
본 발명에 의한 디바이스 구성의 표시장치로 함으로써, 그 제조공정에서의 플라즈마 손상의 영향을 감소할 수 있고, 트랜지스터의 임계전압의 변동을 억제하여, 균일한 표시특성의 표시장치를 얻을 수 있다.

Claims (23)

  1. 기판 상에 형성된 트랜지스터 및 그 트랜지스터에 전기적으로 접속된 발광소자를 포함하는 표시장치에 있어서,
    상기 트랜지스터는,
    반도체로 이루어진 활성층과,
    그 활성층에 접하여 형성된 게이트 절연막과,
    상기 활성층에 인접하고 그 사이에 상기 게이트 절연막이 삽입된 게이트전극과,
    그 활성층 위쪽에 형성된 장벽층과,
    그 장벽층 상에 형성된 평탄화층과,
    그 평탄화층 상에 형성된 드레인전극을 갖고,
    상기 발광소자는,
    그 평탄화층 상에서 상기 드레인전극의 상면에 접한 화소전극과,
    그 화소전극에 접하여 형성된 발광체와,
    그 발광체를 통해 상기 화소전극에 대향하는 대향전극을 갖고,
    상기 드레인전극은, 상기 게이트 절연막 및 상기 장벽층에 형성된 제 1 개구부 및 상기 평탄화층에 형성된 제 2 개구부를 통해 상기 활성층에 전기적으로 접속된 것을 특징으로 하는 표시장치.
  2. 기판 상에 형성된 트랜지스터 및 그 트랜지스터에 전기적으로 접속된 발광소자를 포함하는 표시장치에 있어서,
    상기 트랜지스터는,
    반도체로 이루어진 활성층과,
    그 활성층에 접하여 형성된 게이트 절연막과,
    상기 활성층에 인접하고 그 사이에 상기 게이트 절연막이 삽입된 게이트전극과,
    상기 활성층 위쪽에 형성된 평탄화층과,
    그 평탄화층 상에 형성된 장벽층과,
    그 장벽층 상에 형성된 드레인전극을 갖고,
    상기 발광소자는,
    상기 평탄화층 상에서 상기 드레인전극의 상면에 접한 화소전극과,
    그 화소전극에 접하여 형성된 발광체와,
    그 발광체를 통해 상기 화소전극에 대향하는 대향전극을 갖고,
    상기 드레인전극은, 상기 게이트 절연막 및 상기 장벽층에 형성된 제 1 개구부 및 상기 평탄화층에 형성된 제 2 개구부를 통해 상기 활성층에 전기적으로 접속되고,
    상기 장벽층은, 상기 평탄화층의 상면 및 그 평탄화층에 형성된 제 2 개구부의 측면을 피복한 것을 특징으로 하는 표시장치.
  3. 기판 상에 형성된 트랜지스터 및 그 트랜지스터에 전기적으로 접속된 발광소자를포함하는 표시장치에 있어서,
    상기 트랜지스터는,
    반도체로 이루어진 활성층과,
    그 활성층에 접하여 형성된 게이트 절연막과,
    상기 활성층에 인접하고 그 사이에 상기 게이트 절연막이 삽입된 게이트전극과,
    상기 활성층 위쪽에 형성된 평탄화층과,
    그 평탄화층 상에 형성된 장벽층과,
    그 장벽층 상에 형성된 드레인전극을 갖고,
    상기 발광소자는,
    상기 평탄화층 상에서 상기 드레인전극의 상면에 접한 화소전극과,
    그 화소전극에 접하여 형성된 발광체와,
    그 발광체를 통해 상기 화소전극에 대향하는 대향전극을 갖고,
    상기 드레인전극은, 상기 게이트 절연막, 상기 평탄화층 및 상기 장벽층에 형성된 개구부를 통해 상기 활성층에 전기적으로 접속되고,
    상기 장벽층은, 상기 평탄화층의 상면을 피복한 것을 특징으로 하는 표시장치.
  4. 기판 상에 형성된 트랜지스터 및 그 트랜지스터에 전기적으로 접속된 발광소자를 포함하는 표시장치에 있어서,
    상기 트랜지스터는,
    반도체로 이루어진 활성층과,
    그 활성층에 접하여 형성된 게이트 절연막과,
    상기 활성층에 인접하고 그 사이에 상기 게이트 절연막이 삽입된 게이트전극과,
    상기 활성층 위쪽에 형성된 장벽층과,
    그 장벽층 상에 형성된 평탄화층과,
    그 평탄화층 상에 형성된 드레인전극을 갖고,
    상기 발광소자는,
    상기 평탄화층 상에서 상기 드레인전극의 하면에 접한 화소전극과,
    그 화소전극에 접하여 형성된 발광체와,
    그 발광체를 통해 상기 화소전극에 대향하는 대향전극을 갖고,
    상기 드레인전극은, 상기 게이트 절연막 및 상기 장벽층에 형성된 제 1 개구부 및 상기 평탄화층에 형성된 제 2 개구부를 통해 상기 활성층에 전기적으로 접속된 것을 특징으로 하는 표시장치.
  5. 기판 상에 형성된 트랜지스터 및 그 트랜지스터에 전기적으로 접속된 발광소자를 포함하는 표시장치에 있어서,
    상기 트랜지스터는,
    반도체로 이루어진 활성층과,
    그 활성층에 접하여 형성된 게이트 절연막과,
    상기 활성층에 인접하고 그 사이에 상기 게이트 절연막이 삽입된 게이트전극과,
    상기 활성층 위쪽에 형성된 평탄화층과,
    그 평탄화 상에 형성된 장벽층과,
    그 장벽층 상에 형성된 드레인전극을 갖고,
    상기 발광소자는,
    상기 평탄화층 상에서 상기 드레인전극의 하면에 접한 화소전극과,
    그 화소전극에 접하여 형성된 발광체와,
    그 발광체를 통해 상기 화소전극에 대향하는 대향전극을 갖고,
    상기 드레인전극은, 상기 게이트 절연막 및 상기 장벽층에 형성된 제 1 개구부 및 상기 평탄화층에 형성된 제 2 개구부를 통해 상기 활성층에 전기적으로 접속되고,
    상기 장벽층은, 상기 평탄화층의 상면 및 그 평탄화층에 형성된 제 2 개구부의 측면을 피복한 것을 특징으로 하는 표시장치.
  6. 기판 상에 형성된 트랜지스터 및 그 트랜지스터에 전기적으로 접속된 발광소자를 포함하는 표시장치에 있어서,
    상기 트랜지스터는,
    반도체로 이루어진 활성층과,
    그 활성층에 접하여 형성된 게이트 절연막과,
    상기 활성층에 인접하고 그 사이에 상기 게이트 절연막이 삽입된 게이트전극과,
    상기 활성층 위쪽에 형성된 평탄화층과,
    그 평탄화층 상에 형성된 장벽층과,
    그 장벽층 상에 형성된 드레인전극을 갖고,
    상기 발광소자는,
    상기 평탄화층 상에서 상기 드레인전극의 하면에 접한 화소전극과,
    그 화소전극에 접하여 형성된 발광체와,
    그 발광체를 통해 상기 화소전극에 대향하는 대향전극을 갖고,
    상기 드레인전극은, 상기 게이트 절연막, 상기 평탄화층 및 상기 장벽층에 형성된 개구부를 통해 상기 활성층에 전기적으로 접속되고,
    상기 장벽층은, 상기 평탄화층의 상면을 피복한 것을 특징으로 하는 표시장치.
  7. 기판 상에 형성된 트랜지스터 및 그 트랜지스터에 전기적으로 접속된 발광소자를 포함하는 표시장치에 있어서,
    상기 트랜지스터는,
    반도체로 이루어진 활성층과,
    그 활성층에 접하여 형성된 게이트 절연막과,
    상기 활성층에 인접하고 그 사이에 상기 게이트 절연막이 삽입된 게이트전극과,
    상기 활성층 위쪽에 형성된 장벽층과,
    그 장벽층 상에 형성된 절연층과,
    그 절연층 상에 형성된 드레인전극과,
    소스전극 또는 그 드레인전극 상에 형성된 평탄화층을 갖고,
    상기 발광소자는,
    상기 평탄화층 상에 형성되고, 그 평탄화층에 형성된 개구부를 통해 상기 드레인전극에 전기적으로 접속된 화소전극과,
    그 화소전극에 접하여 형성된 발광체와,
    그 발광체를 통해 상기 화소전극에 대향하는 대향전극을 갖고,
    상기 드레인전극은, 상기 게이트 절연막 및 상기 장벽층에 형성된 제 1 개구부 및 상기 절연층에 형성된 제 2 개구부를 통해 상기 활성층에 전기적으로 접속된 것을 특징으로 하는 표시장치.
  8. 기판 상에 형성된 트랜지스터 및 그 트랜지스터에 전기적으로 접속된 발광소자를 포함하는 표시장치에 있어서,
    상기 트랜지스터는,
    반도체로 이루어진 활성층과,
    그 활성층에 접하여 형성된 게이트 절연막과,
    상기 활성층에 인접하고 그 사이에 상기 게이트 절연막이 삽입된 게이트전극과,
    상기 활성층 위쪽에 형성된 절연층과,
    그 절연층 상에 형성된 장벽층과,
    그 장벽층 상에 형성된 드레인전극과,
    그 드레인전극 상에 형성된 평탄화층을 갖고,
    상기 발광소자는,
    상기 평탄화층 상에 형성되고, 그 평탄화층에 형성된 개구부를 통해 상기 드레인전극에 전기적으로 접속된 화소전극과,
    그 화소전극에 접하여 형성된 발광체와,
    그 발광체를 통해 상기 화소전극에 대향하는 대향전극을 갖고,
    상기 드레인전극은, 상기 게이트 절연막 및 상기 장벽층에 형성된 제 1 개구부 및 상기 절연층에 형성된 제 2 개구부를 통해 상기 활성층에 전기적으로 접속되고,
    상기 장벽층은, 상기 절연층의 상면 및 그 절연층에 형성된 제 2 개구부의 측면을 피복한 것을 특징으로 하는 표시장치.
  9. 기판 상에 형성된 트랜지스터 및 그 트랜지스터에 전기적으로 접속된 발광소자를 포함하는 표시장치에 있어서,
    상기 트랜지스터는,
    반도체로 이루어진 활성층과,
    그 활성층에 접하여 형성된 게이트 절연막과,
    상기 활성층에 인접하고 그 사이에 상기 게이트 절연막이 삽입된 게이트전극과,
    상기 활성층 위쪽에 형성된 절연층과,
    그 절연층 상에 형성된 장벽층과,
    그 장벽층 상에 형성된 드레인전극과,
    그 드레인전극 상에 형성된 평탄화층을 갖고,
    상기 발광소자는,
    상기 평탄화층 상에 형성되고, 그 평탄화층에 형성된 개구부를 통해 상기 드레인전극에 접속된 화소전극과,
    그 화소전극에 접하여 형성된 발광체와,
    그 발광체를 통해 상기 화소전극에 대향하는 대향전극을 갖고,
    상기 드레인전극은, 상기 게이트 절연막, 상기 절연층 및 상기 장벽층에 형성된 개구부를 통해 상기 활성층에 전기적으로 접속되고,
    상기 장벽층은, 상기 절연층의 상면을 피복한 것을 특징으로 하는 표시장치.
  10. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 평탄화층의 상면이 질화실리콘막으로 덮인 것을 특징으로 하는 표시장치.
  11. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 화소전극의 단부는, 수지막으로 덮인 것을 특징으로 하는 표시장치.
  12. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 화소전극은 산화물 도전막으로 이루어진 것을 특징으로 하는 표시장치.
  13. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 화소전극은 금속막으로 이루어진 것을 특징으로 하는 표시장치.
  14. 기판 상에 형성된 트랜지스터 및 그 트랜지스터에 전기적으로 접속된 발광소자를 포함하는 표시장치에 있어서,
    상기 트랜지스터는,
    반도체로 이루어진 활성층과,
    그 활성층에 접하여 형성된 게이트 절연막과,
    상기 활성층에 인접하고 그 사이에 상기 게이트 절연막이 삽입된 게이트전극과,
    상기 활성층 위쪽에 형성된 장벽층과,
    그 장벽층 상에 형성된 평탄화층과,
    그 평탄화층 상에 형성된 드레인전극을 갖고,
    상기 드레인전극은, 제 1 금속막 및 제 2 금속막의 적층 구조를 포함하는 적층전극임과 동시에 그 제 2 금속막의 일부가 제거되어 상기 제 1 금속막이 노출된 부분을갖고,
    상기 발광소자는,
    상기 제 1 금속막이 노출된 부분과,
    그 제 1 금속막이 노출된 부분에 접하여 형성된 발광체와,
    그 발광체를 통해 상기 제 1 금속막이 노출된 부분에 대향하는 대향전극을 갖고,
    상기 드레인전극은, 상기 게이트 절연막 및 상기 장벽층에 형성된 제 1 개구부 및 상기 평탄화층에 형성된 제 2 개구부를 통해 상기 활성층에 전기적으로 접속된 것을 특징으로 하는 표시장치.
  15. 기판 상에 형성된 트랜지스터 및 그 트랜지스터에 전기적으로 접속된 발광소자를 포함하는 표시장치에 있어서,
    상기 트랜지스터는,
    반도체로 이루어진 활성층과,
    그 활성층에 접하여 형성된 게이트 절연막과,
    상기 활성층에 인접하고 그 사이에 상기 게이트 절연막이 삽입된 게이트전극과,
    상기 활성층 위쪽에 형성된 평탄화층과,
    그 평탄화층 상에 형성된 장벽층과,
    그 장벽층 상에 형성된 드레인전극을 갖고,
    상기 드레인전극은, 제 1 금속막 및 제 2 금속막의 적층 구조를 포함하는 적층전극임과 동시에 그 제 2 금속막의 일부가 제거되어 상기 제 1 금속막이 노출된 부분을 갖고,
    상기 발광소자는,
    상기 제 1 금속막이 노출된 부분과,
    그 제 1 금속막이 노출된 부분에 접하여 형성된 발광체와,
    그 발광체를 통해 상기 제 1 금속막이 노출된 부분에 대향하는 대향전극을 갖고,
    상기 장벽층은, 상기 평탄화층의 상면 및 그 절연층에 형성된 개구부의 측면을 피복한 것을 특징으로 하는 표시장치.
  16. 기판 상에 형성된 트랜지스터 및 그 트랜지스터에 전기적으로 접속된 발광소자를 포함하는 표시장치에 있어서,
    상기 트랜지스터는,
    반도체로 이루어진 활성층과,
    그 활성층에 접하여 형성된 게이트 절연막과,
    상기 활성층에 인접하고 그 사이에 상기 게이트 절연막이 삽입된 게이트전극과,
    상기 활성층 위쪽에 형성된 평탄화층과,
    그 평탄화층 상에 형성된 장벽층과,
    그 장벽층 상에 형성된 드레인전극을 갖고,
    상기 드레인전극은, 제 1 금속막 및 제 2 금속막의 적층 구조를 포함하는 적층전극임과 동시에 그 제 2 금속막의 일부가 제거되어 상기 제 1 금속막이 노출된 부분을 갖고,
    상기 발광소자는,
    상기 제 1 금속막이 노출된 부분과,
    그 제 1 금속막이 노출된 부분에 접하여 형성된 발광체와,
    그 발광체를 통해 상기 제 1 금속막이 노출된 부분에 대향하는 대향전극을 갖고,
    상기 소스전극 및 상기 드레인전극은, 상기 게이트 절연막, 상기 절연층 및 상기 장벽층에 형성된 개구부를 통해 상기 활성층에 전기적으로 접속되고,
    상기 장벽층은 상기 평탄화층의 상면을 피복한 것을 특징으로 하는 표시장치.
  17. 제 14 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 제 2 금속막의 일부가 제거되어 상기 제 1 금속막이 노출된 부분에서의 상기 제 2 금속막의 단면과 그 제 2 금속막의 상면이 이루는 각은, 둔각인 것을 특징으로 하는 표시장치.
  18. 제 14 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 발광체의 막두께는, 상기 제 2 금속막의 막두께보다 얇은 것을 특징으로 하는 표시장치.
  19. 제 14 항 내지 제 16 항 중 어느 한 항에 있어서,
    화소부에서의 상기 제 2 금속막의 일부가 제거되어 상기 제 1 금속막이 노출된 부분이외의 부분은, 수지막으로 덮인 것을 특징으로 하는 표시장치.
  20. 제 1 항 내지 제 9 항과 제 14 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 장벽층은, 질화실리콘막인 것을 특징으로 하는 표시장치.
  21. 제 1 항 내지 제 9 항과 제 14 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 평탄화층은, 스핀코팅에 의해 형성된 무기절연막인 것을 특징으로 하는 표시장치.
  22. 제 1 항 내지 제 9 항과 제 14 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 평탄화층은, 연마에 의해 평탄화된 무기절연막인 것을 특징으로 하는 표시장치.
  23. 제 1 항 내지 제 9 항과 제 14 항 내지 제 16 항 중 어느 한 항에 있어서,
    텔레비전, 디지털 카메라, 퍼스널 컴퓨터, 모바일 컴퓨터, 화상재생장치, 고글형 디스플레이, 비디오 카메라 및 휴대전화로 이루어진 군으로부터 선택된 적어도 하나에 포함되는 것을 특징으로 하는 표시장치.
KR20030029301A 2002-05-13 2003-05-09 표시장치 KR100979923B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002137249 2002-05-13
JPJP-P-2002-00137249 2002-05-13

Publications (2)

Publication Number Publication Date
KR20030088872A true KR20030088872A (ko) 2003-11-20
KR100979923B1 KR100979923B1 (ko) 2010-09-03

Family

ID=29544866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20030029301A KR100979923B1 (ko) 2002-05-13 2003-05-09 표시장치

Country Status (5)

Country Link
US (10) US6960786B2 (ko)
JP (11) JP5005051B2 (ko)
KR (1) KR100979923B1 (ko)
CN (1) CN100445812C (ko)
TW (2) TWI269248B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611755B1 (ko) * 2004-06-04 2006-08-10 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조방법
US8278818B2 (en) 2004-06-04 2012-10-02 Samsung Mobile Display Co., Ltd. Electroluminescent display device and method of fabricating the same
KR20170123979A (ko) * 2016-04-29 2017-11-09 엘지디스플레이 주식회사 유기발광 표시장치

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753654B2 (en) 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7411215B2 (en) 2002-04-15 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
US7242021B2 (en) * 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
TWI269248B (en) 2002-05-13 2006-12-21 Semiconductor Energy Lab Display device
TWI263339B (en) * 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
TWI357616B (en) 2002-09-20 2012-02-01 Semiconductor Energy Lab Display device and manufacturing method thereof
US7452257B2 (en) * 2002-12-27 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a display device
JP4417027B2 (ja) * 2003-05-21 2010-02-17 株式会社半導体エネルギー研究所 発光装置
US7520790B2 (en) 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
KR100741966B1 (ko) * 2004-01-27 2007-07-23 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그의 제조방법
US8217396B2 (en) 2004-07-30 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device comprising electrode layer contacting wiring in the connection region and extending to pixel region
US7753751B2 (en) 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
US20060091397A1 (en) * 2004-11-04 2006-05-04 Kengo Akimoto Display device and method for manufacturing the same
US7563658B2 (en) * 2004-12-27 2009-07-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4341570B2 (ja) * 2005-03-25 2009-10-07 セイコーエプソン株式会社 電気光学装置及び電子機器
TWI460851B (zh) 2005-10-17 2014-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US8212953B2 (en) * 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI277216B (en) * 2006-02-16 2007-03-21 Au Optronics Corp Pixel structure and thin film transistor and fabrication methods thereof
US20070287209A1 (en) * 2006-04-28 2007-12-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting device
DE102007052167B4 (de) * 2007-10-31 2010-04-08 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement und Verfahren zum Einstellen der Höhe einer Gateelektrode in dem Halbleiterbauelement
JP2009117699A (ja) * 2007-11-08 2009-05-28 Shinko Electric Ind Co Ltd 半導体パッケージ用部品及び半導体パッケージ用部品の製造方法
US8766337B2 (en) * 2009-11-27 2014-07-01 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing the same
KR101182445B1 (ko) * 2010-04-01 2012-09-12 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조방법
KR101799034B1 (ko) * 2010-12-20 2017-11-20 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법
JP5927520B2 (ja) * 2011-11-16 2016-06-01 株式会社Ｊｏｌｅｄ 表示パネルの製造方法
KR101339000B1 (ko) * 2011-12-14 2013-12-09 엘지디스플레이 주식회사 유기전계발광 표시소자 및 그 제조방법
DE112013003606B4 (de) 2012-07-20 2022-03-24 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
KR102093060B1 (ko) 2012-07-20 2020-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
KR20140058745A (ko) * 2012-11-05 2014-05-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102132697B1 (ko) * 2013-12-05 2020-07-10 엘지디스플레이 주식회사 휘어진 디스플레이 장치
CN103676354B (zh) * 2013-12-06 2016-03-23 合肥京东方光电科技有限公司 电极结构及制备方法、阵列基板及制备方法和显示装置
KR20150137214A (ko) * 2014-05-28 2015-12-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
JP6364998B2 (ja) * 2014-06-23 2018-08-01 王子ホールディングス株式会社 有機発光ダイオード素子および有機薄膜太陽電池素子
TWI582968B (zh) * 2014-08-15 2017-05-11 群創光電股份有限公司 陣列基板結構及接觸結構
JP6412791B2 (ja) 2014-12-18 2018-10-24 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置
TWI560857B (en) * 2015-02-17 2016-12-01 Innolux Corp Thin film transistor substrate and display panel comprising the same
CN108292683A (zh) 2015-11-20 2018-07-17 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置以及包括该半导体装置的电子设备
CN105679765A (zh) * 2016-01-12 2016-06-15 武汉华星光电技术有限公司 Tft阵列基板结构
KR102606279B1 (ko) * 2016-04-04 2023-11-27 삼성디스플레이 주식회사 디스플레이 장치
CN206179906U (zh) * 2016-12-01 2017-05-17 京东方科技集团股份有限公司 一种显示装置
KR20180079503A (ko) * 2016-12-30 2018-07-11 삼성디스플레이 주식회사 도전 패턴 및 이를 구비하는 표시 장치
KR102392708B1 (ko) * 2017-09-25 2022-04-29 엘지디스플레이 주식회사 보조 전극을 포함하는 디스플레이 장치
JP6792577B2 (ja) * 2018-01-23 2020-11-25 双葉電子工業株式会社 発光装置
CN111564480B (zh) * 2020-05-21 2023-03-31 京东方科技集团股份有限公司 一种显示基板和显示装置
KR20220030361A (ko) 2020-08-28 2022-03-11 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조 방법

Family Cites Families (151)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4400319A (en) 1980-10-03 1983-08-23 Ciba-Geigy Corporation Monoazo pigments containing heterocycles, and high-molecular organic materials dyed therewith
JPH0756190B2 (ja) 1987-11-17 1995-06-14 清水建設株式会社 構造物の振動抑制装置
JPH01156725A (ja) 1987-12-15 1989-06-20 Seiko Epson Corp 表示装置
JPH01156725U (ko) 1988-04-15 1989-10-27
JPH0239541A (ja) 1988-07-29 1990-02-08 Ricoh Co Ltd 半導体装置
JPH02234134A (ja) 1989-03-07 1990-09-17 Nec Corp 液晶表示装置用アクティブマトリクス基板
US5946561A (en) * 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH0824104B2 (ja) * 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
US6562672B2 (en) * 1991-03-18 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
JP3071851B2 (ja) * 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
US6778231B1 (en) 1991-06-14 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical display device
US5414442A (en) * 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
US6975296B1 (en) 1991-06-14 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
CN1052568C (zh) * 1992-07-06 2000-05-17 株式会社半导体能源研究所 形成半导体器件的方法
EP0592063A3 (en) * 1992-09-14 1994-07-13 Toshiba Kk Active matrix liquid crystal display device
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JP3158749B2 (ja) * 1992-12-16 2001-04-23 ヤマハ株式会社 半導体装置
EP0603866B1 (en) 1992-12-25 2002-07-24 Sony Corporation Active matrix substrate
JP3383047B2 (ja) * 1992-12-25 2003-03-04 ソニー株式会社 アクティブマトリクス基板
JPH06296023A (ja) * 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3355181B2 (ja) 1993-02-10 2002-12-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6150692A (en) * 1993-07-13 2000-11-21 Sony Corporation Thin film semiconductor device for active matrix panel
JP3309509B2 (ja) * 1993-08-12 2002-07-29 セイコーエプソン株式会社 薄膜トランジスタを用いたアクティブマトリックス表示装置およびその製造方法
JPH07273191A (ja) 1994-03-28 1995-10-20 Toyota Motor Corp 半導体装置及びその製造方法
JP3240858B2 (ja) * 1994-10-19 2001-12-25 ソニー株式会社 カラー表示装置
JP2900229B2 (ja) * 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
JP3665095B2 (ja) 1995-01-27 2005-06-29 沖電気工業株式会社 パターン形成方法
JP3225772B2 (ja) * 1995-01-30 2001-11-05 株式会社日立製作所 液晶表示装置の製造方法
US6372534B1 (en) * 1995-06-06 2002-04-16 Lg. Philips Lcd Co., Ltd Method of making a TFT array with photo-imageable insulating layer over address lines
JPH09105952A (ja) 1995-10-11 1997-04-22 Toshiba Electron Eng Corp アクティブマトリクス型液晶表示装置
JPH09197390A (ja) * 1995-11-17 1997-07-31 Semiconductor Energy Lab Co Ltd 表示装置
US6800875B1 (en) 1995-11-17 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-luminescent display device with an organic leveling layer
TW439003B (en) 1995-11-17 2001-06-07 Semiconductor Energy Lab Display device
US6294799B1 (en) 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
JP4209477B2 (ja) * 1995-11-27 2009-01-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3383535B2 (ja) * 1995-12-14 2003-03-04 株式会社半導体エネルギー研究所 半導体装置
TW309633B (ko) 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
JPH09265110A (ja) 1996-03-28 1997-10-07 Toshiba Corp アクティブマトリックスパネル
US6037712A (en) * 1996-06-10 2000-03-14 Tdk Corporation Organic electroluminescence display device and producing method thereof
US6288764B1 (en) * 1996-06-25 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device or electronic device having liquid crystal display panel
JPH1039334A (ja) 1996-07-24 1998-02-13 Toshiba Corp アレイ基板および液晶表示装置
JPH1062810A (ja) 1996-08-19 1998-03-06 Sanyo Electric Co Ltd 半導体装置
JPH1066972A (ja) 1996-08-28 1998-03-10 Nomura Micro Sci Co Ltd 水処理用分離膜の洗浄回生方法
US7872728B1 (en) 1996-10-22 2011-01-18 Seiko Epson Corporation Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same
JP3541650B2 (ja) * 1996-10-22 2004-07-14 セイコーエプソン株式会社 液晶パネル用基板、液晶パネル、及びそれを用いた電子機器並びに投写型表示装置
EP1967899B1 (en) 1996-10-22 2013-01-23 Seiko Epson Corporation Reflective liquid crystal panel substrate
KR100225097B1 (ko) * 1996-10-29 1999-10-15 구자홍 액정표시장치 및 그 제조방법
JP3123450B2 (ja) * 1996-11-26 2001-01-09 日本電気株式会社 半導体装置およびその製造方法
JPH10229197A (ja) * 1997-02-17 1998-08-25 Sanyo Electric Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法
TW477907B (en) * 1997-03-07 2002-03-01 Toshiba Corp Array substrate, liquid crystal display device and their manufacturing method
JPH10307305A (ja) * 1997-03-07 1998-11-17 Toshiba Corp アレイ基板、液晶表示装置及びそれらの製造方法
JPH10268360A (ja) * 1997-03-26 1998-10-09 Semiconductor Energy Lab Co Ltd 表示装置
JP4302194B2 (ja) 1997-04-25 2009-07-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2869721B2 (ja) 1997-05-12 1999-03-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6069443A (en) * 1997-06-23 2000-05-30 Fed Corporation Passive matrix OLED display
JPH1068972A (ja) 1997-07-04 1998-03-10 Semiconductor Energy Lab Co Ltd 電気光学装置
JPH11102867A (ja) 1997-07-16 1999-04-13 Sony Corp 半導体薄膜の形成方法およびプラスチック基板
JP3156765B2 (ja) * 1997-08-29 2001-04-16 日本電気株式会社 半導体装置、および半導体装置の製造方法
TW381187B (en) 1997-09-25 2000-02-01 Toshiba Corp Substrate with conductive films and manufacturing method thereof
JPH11163368A (ja) * 1997-09-25 1999-06-18 Toshiba Corp 導電膜付き基板及びその製造方法
JP3679567B2 (ja) 1997-09-30 2005-08-03 三洋電機株式会社 薄膜トランジスタの製造方法
JP3599972B2 (ja) 1997-09-30 2004-12-08 三洋電機株式会社 薄膜トランジスタの製造方法
US6274516B1 (en) * 1997-10-27 2001-08-14 Canon Kabushiki Kaisha Process for manufacturing interlayer insulating film and display apparatus using this film and its manufacturing method
JP3980156B2 (ja) * 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
CN1267781C (zh) * 1998-03-19 2006-08-02 精工爱普生株式会社 采用开关元件的衬底、液晶和投影型显示装置及电子仪器
US6372558B1 (en) * 1998-08-18 2002-04-16 Sony Corporation Electrooptic device, driving substrate for electrooptic device, and method of manufacturing the device and substrate
JP2000111952A (ja) * 1998-10-07 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
JP2000155334A (ja) * 1998-11-20 2000-06-06 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
JP3424234B2 (ja) * 1998-11-30 2003-07-07 セイコーエプソン株式会社 電気光学装置及びその製造方法
US6593592B1 (en) 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
JP4514871B2 (ja) 1999-01-29 2010-07-28 株式会社半導体エネルギー研究所 半導体装置および電子機器
US7821065B2 (en) * 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
TW441112B (en) * 1999-03-16 2001-06-16 Sanyo Electric Co Method for making a thin film transistor
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
TW517260B (en) * 1999-05-15 2003-01-11 Semiconductor Energy Lab Semiconductor device and method for its fabrication
JP3826618B2 (ja) 1999-05-18 2006-09-27 ソニー株式会社 液晶表示装置
JP4197574B2 (ja) * 1999-05-20 2008-12-17 株式会社半導体エネルギー研究所 液晶表示装置
US6630977B1 (en) 1999-05-20 2003-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor formed around contact hole
US6466401B1 (en) * 1999-06-02 2002-10-15 Read-Rite Corporation Thin film write head with interlaced coil winding and method of fabrication
TW527735B (en) * 1999-06-04 2003-04-11 Semiconductor Energy Lab Electro-optical device
JP4627822B2 (ja) 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
JP4877675B2 (ja) 1999-06-28 2012-02-15 株式会社半導体エネルギー研究所 電気光学装置の作製方法
TW556357B (en) 1999-06-28 2003-10-01 Semiconductor Energy Lab Method of manufacturing an electro-optical device
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2001195016A (ja) 1999-10-29 2001-07-19 Semiconductor Energy Lab Co Ltd 電子装置
US6580094B1 (en) 1999-10-29 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device
US6384427B1 (en) * 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
JP2001175198A (ja) 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001177101A (ja) * 1999-12-20 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6573162B2 (en) * 1999-12-24 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and method of fabricating a semiconductor device
US20010053559A1 (en) * 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
US6639265B2 (en) * 2000-01-26 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
TW525305B (en) 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
JP4831873B2 (ja) * 2000-02-22 2011-12-07 株式会社半導体エネルギー研究所 自発光装置及びその作製方法
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2001318627A (ja) 2000-02-29 2001-11-16 Semiconductor Energy Lab Co Ltd 発光装置
JP2001249358A (ja) * 2000-03-03 2001-09-14 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法
JP4836339B2 (ja) 2000-03-06 2011-12-14 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
TW495854B (en) 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TWI226205B (en) * 2000-03-27 2005-01-01 Semiconductor Energy Lab Self-light emitting device and method of manufacturing the same
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP4731715B2 (ja) * 2000-04-19 2011-07-27 株式会社半導体エネルギー研究所 発光装置の作製方法
US6706544B2 (en) 2000-04-19 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and fabricating method thereof
JP4531923B2 (ja) * 2000-04-25 2010-08-25 株式会社半導体エネルギー研究所 半導体装置
TW531901B (en) * 2000-04-27 2003-05-11 Semiconductor Energy Lab Light emitting device
JP4916620B2 (ja) 2000-05-12 2012-04-18 株式会社半導体エネルギー研究所 液晶表示装置及び電気光学装置
US7804552B2 (en) 2000-05-12 2010-09-28 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with light shielding portion comprising laminated colored layers, electrical equipment having the same, portable telephone having the same
US6729922B2 (en) 2000-06-05 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Device for inspecting element substrates and method of inspection using this device
JP4741110B2 (ja) 2000-06-05 2011-08-03 株式会社半導体エネルギー研究所 検査装置、発光装置の作製方法
JP2002072963A (ja) 2000-06-12 2002-03-12 Semiconductor Energy Lab Co Ltd 発光モジュールおよびその駆動方法並びに光センサ
JP4581187B2 (ja) * 2000-06-13 2010-11-17 ソニー株式会社 表示装置の製造方法
JP2002118118A (ja) * 2000-07-10 2002-04-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6875674B2 (en) 2000-07-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorine concentration
JP2002040411A (ja) * 2000-07-26 2002-02-06 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法
JP3864678B2 (ja) 2000-07-28 2007-01-10 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
US6956324B2 (en) 2000-08-04 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
JP4566475B2 (ja) 2000-08-04 2010-10-20 株式会社半導体エネルギー研究所 発光装置の作製方法
TW522374B (en) 2000-08-08 2003-03-01 Semiconductor Energy Lab Electro-optical device and driving method of the same
JP3918412B2 (ja) * 2000-08-10 2007-05-23 ソニー株式会社 薄膜半導体装置及び液晶表示装置とこれらの製造方法
US6828950B2 (en) 2000-08-10 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
US6605826B2 (en) * 2000-08-18 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
US6822629B2 (en) 2000-08-18 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6739931B2 (en) * 2000-09-18 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the display device
US6774578B2 (en) 2000-09-19 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Self light emitting device and method of driving thereof
JP3743273B2 (ja) * 2000-09-27 2006-02-08 セイコーエプソン株式会社 電気光学装置の製造方法
JP4925528B2 (ja) 2000-09-29 2012-04-25 三洋電機株式会社 表示装置
JP2002110995A (ja) 2000-09-29 2002-04-12 Casio Comput Co Ltd アクティブマトリックス基板
US6599818B2 (en) 2000-10-10 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
US6664732B2 (en) * 2000-10-26 2003-12-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP4831874B2 (ja) * 2001-02-26 2011-12-07 株式会社半導体エネルギー研究所 発光装置及び電子機器
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
US6737653B2 (en) * 2001-03-12 2004-05-18 Lg. Philips Lcd Co., Ltd. X-ray detector and method of fabricating therefore
US6744198B2 (en) 2001-03-19 2004-06-01 Seiko Epson Corporation Method for manufacturing display device, display device, and electronic apparatus
JP2003017273A (ja) 2001-07-05 2003-01-17 Sony Corp 表示装置および表示装置の製造方法
JP4876341B2 (ja) * 2001-07-13 2012-02-15 日本電気株式会社 アクティブマトリクス基板及びその製造方法
JP4197647B2 (ja) * 2001-09-21 2008-12-17 株式会社半導体エネルギー研究所 表示装置及び半導体装置
CN100380673C (zh) * 2001-11-09 2008-04-09 株式会社半导体能源研究所 发光设备及其制造方法
US6724314B2 (en) * 2001-12-26 2004-04-20 Dew Engineering And Development Limited Automated passenger loading bridge
JP3481232B2 (ja) 2002-03-05 2003-12-22 三洋電機株式会社 有機エレクトロルミネッセンスパネルの製造方法
JP3989761B2 (ja) * 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7411215B2 (en) * 2002-04-15 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
US7579771B2 (en) 2002-04-23 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US7242021B2 (en) * 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
US7786496B2 (en) 2002-04-24 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
TWI269248B (en) * 2002-05-13 2006-12-21 Semiconductor Energy Lab Display device
TWI263339B (en) * 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
US7164155B2 (en) 2002-05-15 2007-01-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611755B1 (ko) * 2004-06-04 2006-08-10 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조방법
US8278818B2 (en) 2004-06-04 2012-10-02 Samsung Mobile Display Co., Ltd. Electroluminescent display device and method of fabricating the same
KR20170123979A (ko) * 2016-04-29 2017-11-09 엘지디스플레이 주식회사 유기발광 표시장치

Also Published As

Publication number Publication date
CN100445812C (zh) 2008-12-24
US9165991B2 (en) 2015-10-20
US20160086982A1 (en) 2016-03-24
JP5913516B2 (ja) 2016-04-27
JP5433726B2 (ja) 2014-03-05
US8927994B2 (en) 2015-01-06
US20030230764A1 (en) 2003-12-18
TWI272556B (en) 2007-02-01
JP5648140B2 (ja) 2015-01-07
JP2012230383A (ja) 2012-11-22
JP2013117735A (ja) 2013-06-13
US20130277709A1 (en) 2013-10-24
JP2014112686A (ja) 2014-06-19
JP2010166063A (ja) 2010-07-29
US8207537B2 (en) 2012-06-26
JP5376738B2 (ja) 2013-12-25
US8748895B2 (en) 2014-06-10
TWI269248B (en) 2006-12-21
US7989808B2 (en) 2011-08-02
JP2015019074A (ja) 2015-01-29
JP2014059574A (ja) 2014-04-03
US20090315032A1 (en) 2009-12-24
US7554116B2 (en) 2009-06-30
TW200632809A (en) 2006-09-16
US9966390B2 (en) 2018-05-08
US8471259B2 (en) 2013-06-25
CN1458812A (zh) 2003-11-26
US6960786B2 (en) 2005-11-01
JP2015065438A (ja) 2015-04-09
KR100979923B1 (ko) 2010-09-03
US20120261667A1 (en) 2012-10-18
JP5376734B2 (ja) 2013-12-25
US9508756B2 (en) 2016-11-29
JP2012124494A (ja) 2012-06-28
US20050218452A1 (en) 2005-10-06
TW200306511A (en) 2003-11-16
US20140191239A1 (en) 2014-07-10
JP2014078027A (ja) 2014-05-01
JP5636488B2 (ja) 2014-12-03
JP5005051B2 (ja) 2012-08-22
JP2014178698A (ja) 2014-09-25
US20110278578A1 (en) 2011-11-17
US20150108515A1 (en) 2015-04-23
US20170186780A1 (en) 2017-06-29
JP2014160823A (ja) 2014-09-04

Similar Documents

Publication Publication Date Title
KR100979923B1 (ko) 표시장치
JP2019117406A (ja) 表示装置及び液晶表示装置
JP4493931B2 (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180730

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190729

Year of fee payment: 10