JP3309509B2 - 薄膜トランジスタを用いたアクティブマトリックス表示装置およびその製造方法 - Google Patents
薄膜トランジスタを用いたアクティブマトリックス表示装置およびその製造方法Info
- Publication number
- JP3309509B2 JP3309509B2 JP20086293A JP20086293A JP3309509B2 JP 3309509 B2 JP3309509 B2 JP 3309509B2 JP 20086293 A JP20086293 A JP 20086293A JP 20086293 A JP20086293 A JP 20086293A JP 3309509 B2 JP3309509 B2 JP 3309509B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- film
- display device
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタを用
いたアクティブマトリクス表示装置およびその製造方法
に関する。
いたアクティブマトリクス表示装置およびその製造方法
に関する。
【０００２】
【従来の技術】薄膜トランジスタを用いたアクティブマ
トリックス表示装置は、近年ますます高精細化が進行し
ている。高精細で良好な表示品質のアクティブマトリッ
クス型液晶表示装置を得るためには、薄膜トランジスタ
の微細化と同時に薄膜トランジスタのソース配線、ゲー
ト配線を埋め込むことが有効である。配線を埋め込むた
めに有機薄膜を用いた例としては、有機薄膜にポリイミ
ド膜を用いた例として反射型アクティブマトリックス液
晶表示装置においては、特開昭５７−２０７７９や特公
平１−３５３５１などがある。また透過型アクティブマ
トリックス液晶表示装置においては、特開平２−２０７
２２２がある。有機薄膜としてポリイミド膜を用いる理
由は、ポリイミド膜の比誘電率が小さく、また厚く形成
することが容易であるため、アクティブマトリックス液
晶表示装置の層間絶縁膜として好適であるからである。
また反応性イオンエッチング（ＲＩＥ）などを用いてポ
リイミド膜に微細なコンタクトホールを形成することが
可能であるが、ポリイミド膜の膜厚が厚くなるとコンタ
クトホールのアスペクト比が大きくなり、良好なコンタ
クトを得ることが困難になる。また高精細な液晶表示装
置を達成するには、配線を埋め込むだけでなく、画素電
極の微細化も必要となるが、ポリイミド膜上の画素電極
の微細加工をＲＩＥで行うには、ポリイミド膜へのダメ
ージが問題となる。
トリックス表示装置は、近年ますます高精細化が進行し
ている。高精細で良好な表示品質のアクティブマトリッ
クス型液晶表示装置を得るためには、薄膜トランジスタ
の微細化と同時に薄膜トランジスタのソース配線、ゲー
ト配線を埋め込むことが有効である。配線を埋め込むた
めに有機薄膜を用いた例としては、有機薄膜にポリイミ
ド膜を用いた例として反射型アクティブマトリックス液
晶表示装置においては、特開昭５７−２０７７９や特公
平１−３５３５１などがある。また透過型アクティブマ
トリックス液晶表示装置においては、特開平２−２０７
２２２がある。有機薄膜としてポリイミド膜を用いる理
由は、ポリイミド膜の比誘電率が小さく、また厚く形成
することが容易であるため、アクティブマトリックス液
晶表示装置の層間絶縁膜として好適であるからである。
また反応性イオンエッチング（ＲＩＥ）などを用いてポ
リイミド膜に微細なコンタクトホールを形成することが
可能であるが、ポリイミド膜の膜厚が厚くなるとコンタ
クトホールのアスペクト比が大きくなり、良好なコンタ
クトを得ることが困難になる。また高精細な液晶表示装
置を達成するには、配線を埋め込むだけでなく、画素電
極の微細化も必要となるが、ポリイミド膜上の画素電極
の微細加工をＲＩＥで行うには、ポリイミド膜へのダメ
ージが問題となる。
【０００３】
【発明が解決しようとする課題】本発明は、薄膜トラン
ジスタを用いたアクティブマトリックス表示装置におい
て、層間絶縁膜にポリイミドなどの有機薄膜を用いた場
合に問題となる有機薄膜に形成される微細なコンタクト
ホールの形状を改善し、良好なコンタクト特性を得ると
同時に有機薄膜上の画素電極をＲＩＥなどにより微細加
工できる構造とした薄膜トランジスタ及び該薄膜トラン
ジスタの製造方法を提供するものである。
ジスタを用いたアクティブマトリックス表示装置におい
て、層間絶縁膜にポリイミドなどの有機薄膜を用いた場
合に問題となる有機薄膜に形成される微細なコンタクト
ホールの形状を改善し、良好なコンタクト特性を得ると
同時に有機薄膜上の画素電極をＲＩＥなどにより微細加
工できる構造とした薄膜トランジスタ及び該薄膜トラン
ジスタの製造方法を提供するものである。
【０００４】
【課題を解決するための手段】本発明の薄膜トランジス
タを用いたアクティブマトリックス表示装置は、前記の
薄膜トランジスタのゲート配線の上部に第一の層間絶縁
膜を介してソース配線が形成され、前記のソース配線の
上部に有機薄膜からなる第二の層間絶縁膜が形成され、
前記の第二の層間絶縁膜の上部に無機薄膜からなる第三
の層間絶縁膜が形成され、前記の第三の層間絶縁膜の上
部に画素電極が形成されており、前記の第三の層間絶縁
膜が等方的にエッチングされ、第三の層間絶縁膜をマス
クとして第二の層間絶縁膜が異方的にエッチングされた
コンタクトホールを用いて前記の画素電極と薄膜トラン
ジスタのドレイン部のコンタクトが為されていることを
特徴とする。 また、本発明の薄膜トランジスタを用いた
アクティブマトリックス表示装置の製造方法は、絶縁基
板ないしは絶縁膜上に多結晶シリコン層が形成されパタ
ーンニングされる工程と、次に前記の多結晶シリコン層
の上部にゲート絶縁膜が形成される工程と、次にゲート
電極が形成される工程と、前記のゲート電極上に第一の
層間絶縁膜が形成される工程と、次に薄膜トランジスタ
のソース・ドレイン部に反応性イオンエッチングを用い
て微細なコンタクトホールを開口する工程と、次にソー
ス配線を形成する工程と、次に前記のソース配線の上部
に有機薄膜からなる第二の層間絶縁膜および無機薄膜か
らなる第三の層間絶縁膜が形成される工程と、次に前記
の第三の層間絶縁膜を等方的にエッチングし、前記の第
三の層間絶縁膜をマスクとして第二の層間絶縁膜を異方
的にエッチングして薄膜トランジスタのドレイン部にコ
ンタクトホールを開口する工程と、次に薄膜トランジス
タのドレイン部に画素電極が堆積され、反応性イオンエ
ッチングを用いてパターンニングする工程とを少なくと
も有することを特徴とする。
タを用いたアクティブマトリックス表示装置は、前記の
薄膜トランジスタのゲート配線の上部に第一の層間絶縁
膜を介してソース配線が形成され、前記のソース配線の
上部に有機薄膜からなる第二の層間絶縁膜が形成され、
前記の第二の層間絶縁膜の上部に無機薄膜からなる第三
の層間絶縁膜が形成され、前記の第三の層間絶縁膜の上
部に画素電極が形成されており、前記の第三の層間絶縁
膜が等方的にエッチングされ、第三の層間絶縁膜をマス
クとして第二の層間絶縁膜が異方的にエッチングされた
コンタクトホールを用いて前記の画素電極と薄膜トラン
ジスタのドレイン部のコンタクトが為されていることを
特徴とする。 また、本発明の薄膜トランジスタを用いた
アクティブマトリックス表示装置の製造方法は、絶縁基
板ないしは絶縁膜上に多結晶シリコン層が形成されパタ
ーンニングされる工程と、次に前記の多結晶シリコン層
の上部にゲート絶縁膜が形成される工程と、次にゲート
電極が形成される工程と、前記のゲート電極上に第一の
層間絶縁膜が形成される工程と、次に薄膜トランジスタ
のソース・ドレイン部に反応性イオンエッチングを用い
て微細なコンタクトホールを開口する工程と、次にソー
ス配線を形成する工程と、次に前記のソース配線の上部
に有機薄膜からなる第二の層間絶縁膜および無機薄膜か
らなる第三の層間絶縁膜が形成される工程と、次に前記
の第三の層間絶縁膜を等方的にエッチングし、前記の第
三の層間絶縁膜をマスクとして第二の層間絶縁膜を異方
的にエッチングして薄膜トランジスタのドレイン部にコ
ンタクトホールを開口する工程と、次に薄膜トランジス
タのドレイン部に画素電極が堆積され、反応性イオンエ
ッチングを用いてパターンニングする工程とを少なくと
も有することを特徴とする。
【０００５】
【実施例】以下に、本発明の一実施例を図１、図２およ
び図３を用いて説明する。図１は本発明の薄膜トランジ
スタおよびその製造方法の一実施例の平面図である。図
１において、ゲート配線１およびソース配線２、画素電
極３は各々異なる平面に形成されており、画素電極３
は、ゲート配線１およびソース配線２と部分的に重なっ
ている。図２は図１におけるＡ−Ａ´部の断面を示した
図である。薄膜トランジスタのチャネルとなる多結晶シ
リコン膜４、ソース・ドレイン領域５、ゲート絶縁膜
６、ゲート絶縁膜上に形成されたゲート電極７、前記の
ゲート電極７上にシリコン酸化膜やシリコン窒化膜で形
成された第一の層間絶縁膜８、第一の層間絶縁膜８およ
びゲート絶縁膜６にＲＩＥを用いて形成された微細なコ
ンタクトホール９、Ａｌなどの金属を用いて形成された
ソース電極１０、第二の層間絶縁膜であるポリイミド膜
１１、シリコン酸化膜やシリコン窒化膜、酸化タンタル
などを用いて形成された第三の層間絶縁膜１２、ＲＩＥ
を用いて第二の層間絶縁膜１１および第三の層間絶縁膜
１２に開口された微細なコンタクトホール１３、インジ
ウム錫酸化物（ＩＴＯ）１４などで形成された画素電極
を示す。次に本発明の薄膜トランジスタおよびその製造
方法の一実施例を図３（ａ）から（ｄ）の工程図を用い
て説明する。先ず図３（ａ）に示すようにガラスや石英
などの透明な絶縁基板に多結晶シリコン膜４を５００Å
から１０００Å程度の厚さで堆積し、パターンニングす
る。前記の絶縁基板の純度が低く、重金属などが多結晶
シリコン膜に拡散する危険性がある場合には、多結晶シ
リコン膜４を堆積する前にシリコン酸化膜を絶縁基板上
に堆積すればよい。次にシリコン酸化膜を１２００Åの
厚さで堆積しゲート絶縁膜６を形成するか、あるいは前
記の多結晶シリコン膜４を熱酸化させてゲート絶縁膜を
形成する。次にゲート電極７を形成し、イオン注入法を
用いてソース・ドレイン領域５を形成する。前記ゲート
電極としては、燐を含む多結晶シリコンや、Ｃｒ、Ｔ
ａ、Ａｌなどの金属、ＭｏＳｉ2などの珪化物などが用
いられる。また前記ゲート電極の膜厚は特に限定され
ず、薄膜トランジスタのソース・ドレイン領域５に打ち
込まれる不純物イオンを阻止する為に十分な厚さであれ
ばよい。例えば、前記ゲート電極に多結晶シリコンを用
いた場合の膜厚は、３５００Å以上あれば、１００ｋｅ
Ｖで打ち込まれる燐イオンを十分阻止できる。次に図３
（ｂ）に示すように、シリコン酸化膜を５０００Åの厚
さで堆積し第一の層間絶縁膜８を形成する。ソース・ド
レイン領域にＲＩＥを用いて異方性のエッチング条件で
２×２μｍサイズの微細なコンタクトホール９を開口し
た後、Ａｌにてソース電極配線１０を行なう。前記の異
方性のエッチング条件の一例として、エッチングガスに
ＣＨＦ3を用い、ガス流量２０ｓｃｃｍ、反応圧力１０
Ｐａ、ｒｆ出力１ｋＷの条件を用いることができる。次
に図３（ｃ）に示すように第二の層間絶縁膜としてポリ
イミド膜１１を硬化後の膜厚で１μｍとなるようにスピ
ンコーターを用いて塗布し、３００℃で熱硬化させる。
ポリイミド膜は、液晶表示装置用に充分な透光性や耐薬
品性を保証できるものであれば、特に限定されない。次
にシリコン酸化膜を２０００Åの厚さでプラズマＣＶＤ
法やスパッタ等を用いて堆積し第三の層間絶縁膜１２を
形成する。前記のシリコン酸化膜はポリイミドの耐熱性
を考慮して、３００℃以下で形成することが好ましい。
また、前記のシリコン酸化膜以外には、シリコン窒化膜
や酸化タンタルを用いることが可能である。次にレジス
トをマスクとして、第三の層間絶縁膜１２にコンタクト
を開ける。前記の第三の層間絶縁膜１２のコンタクトエ
ッチングは、ＲＩＥなどを用いた場合にコンタクトにテ
ーパーがつく等方性のエッチング条件を用いるか、ＨＦ
を用いてのウェットエッチングを行う。次に図３（ｄ）
に示すように、第三の層間絶縁膜１２をマスクとして、
前記のポリイミド膜１１をＲＩＥを用いて異方性エッチ
ング条件でエッチングを行い、コンタクト１３を開口す
る。前記のポリイミド膜１１のエッチング条件の一例と
しては、エッチングガスにＯ2を用い、ガス流量２０ｓ
ｃｃｍ、反応圧力１３Ｐａ、ｒｆ出力１ｋＷの条件をも
ちいることができる。前記のポリイミド膜１１のエッチ
ングにおいて、第一の層間絶縁膜のコンタクトホール９
のエッジ部がイオン衝撃効果により面取りされるため、
コンタクト形状は更に改善される。最後にインジウム錫
酸化物（ＩＴＯ）１４を１６００Åの厚さとなるように
スパッタ法で堆積し、ＲＩＥを用いてパターンニングす
る。
び図３を用いて説明する。図１は本発明の薄膜トランジ
スタおよびその製造方法の一実施例の平面図である。図
１において、ゲート配線１およびソース配線２、画素電
極３は各々異なる平面に形成されており、画素電極３
は、ゲート配線１およびソース配線２と部分的に重なっ
ている。図２は図１におけるＡ−Ａ´部の断面を示した
図である。薄膜トランジスタのチャネルとなる多結晶シ
リコン膜４、ソース・ドレイン領域５、ゲート絶縁膜
６、ゲート絶縁膜上に形成されたゲート電極７、前記の
ゲート電極７上にシリコン酸化膜やシリコン窒化膜で形
成された第一の層間絶縁膜８、第一の層間絶縁膜８およ
びゲート絶縁膜６にＲＩＥを用いて形成された微細なコ
ンタクトホール９、Ａｌなどの金属を用いて形成された
ソース電極１０、第二の層間絶縁膜であるポリイミド膜
１１、シリコン酸化膜やシリコン窒化膜、酸化タンタル
などを用いて形成された第三の層間絶縁膜１２、ＲＩＥ
を用いて第二の層間絶縁膜１１および第三の層間絶縁膜
１２に開口された微細なコンタクトホール１３、インジ
ウム錫酸化物（ＩＴＯ）１４などで形成された画素電極
を示す。次に本発明の薄膜トランジスタおよびその製造
方法の一実施例を図３（ａ）から（ｄ）の工程図を用い
て説明する。先ず図３（ａ）に示すようにガラスや石英
などの透明な絶縁基板に多結晶シリコン膜４を５００Å
から１０００Å程度の厚さで堆積し、パターンニングす
る。前記の絶縁基板の純度が低く、重金属などが多結晶
シリコン膜に拡散する危険性がある場合には、多結晶シ
リコン膜４を堆積する前にシリコン酸化膜を絶縁基板上
に堆積すればよい。次にシリコン酸化膜を１２００Åの
厚さで堆積しゲート絶縁膜６を形成するか、あるいは前
記の多結晶シリコン膜４を熱酸化させてゲート絶縁膜を
形成する。次にゲート電極７を形成し、イオン注入法を
用いてソース・ドレイン領域５を形成する。前記ゲート
電極としては、燐を含む多結晶シリコンや、Ｃｒ、Ｔ
ａ、Ａｌなどの金属、ＭｏＳｉ2などの珪化物などが用
いられる。また前記ゲート電極の膜厚は特に限定され
ず、薄膜トランジスタのソース・ドレイン領域５に打ち
込まれる不純物イオンを阻止する為に十分な厚さであれ
ばよい。例えば、前記ゲート電極に多結晶シリコンを用
いた場合の膜厚は、３５００Å以上あれば、１００ｋｅ
Ｖで打ち込まれる燐イオンを十分阻止できる。次に図３
（ｂ）に示すように、シリコン酸化膜を５０００Åの厚
さで堆積し第一の層間絶縁膜８を形成する。ソース・ド
レイン領域にＲＩＥを用いて異方性のエッチング条件で
２×２μｍサイズの微細なコンタクトホール９を開口し
た後、Ａｌにてソース電極配線１０を行なう。前記の異
方性のエッチング条件の一例として、エッチングガスに
ＣＨＦ3を用い、ガス流量２０ｓｃｃｍ、反応圧力１０
Ｐａ、ｒｆ出力１ｋＷの条件を用いることができる。次
に図３（ｃ）に示すように第二の層間絶縁膜としてポリ
イミド膜１１を硬化後の膜厚で１μｍとなるようにスピ
ンコーターを用いて塗布し、３００℃で熱硬化させる。
ポリイミド膜は、液晶表示装置用に充分な透光性や耐薬
品性を保証できるものであれば、特に限定されない。次
にシリコン酸化膜を２０００Åの厚さでプラズマＣＶＤ
法やスパッタ等を用いて堆積し第三の層間絶縁膜１２を
形成する。前記のシリコン酸化膜はポリイミドの耐熱性
を考慮して、３００℃以下で形成することが好ましい。
また、前記のシリコン酸化膜以外には、シリコン窒化膜
や酸化タンタルを用いることが可能である。次にレジス
トをマスクとして、第三の層間絶縁膜１２にコンタクト
を開ける。前記の第三の層間絶縁膜１２のコンタクトエ
ッチングは、ＲＩＥなどを用いた場合にコンタクトにテ
ーパーがつく等方性のエッチング条件を用いるか、ＨＦ
を用いてのウェットエッチングを行う。次に図３（ｄ）
に示すように、第三の層間絶縁膜１２をマスクとして、
前記のポリイミド膜１１をＲＩＥを用いて異方性エッチ
ング条件でエッチングを行い、コンタクト１３を開口す
る。前記のポリイミド膜１１のエッチング条件の一例と
しては、エッチングガスにＯ2を用い、ガス流量２０ｓ
ｃｃｍ、反応圧力１３Ｐａ、ｒｆ出力１ｋＷの条件をも
ちいることができる。前記のポリイミド膜１１のエッチ
ングにおいて、第一の層間絶縁膜のコンタクトホール９
のエッジ部がイオン衝撃効果により面取りされるため、
コンタクト形状は更に改善される。最後にインジウム錫
酸化物（ＩＴＯ）１４を１６００Åの厚さとなるように
スパッタ法で堆積し、ＲＩＥを用いてパターンニングす
る。
【０００６】
【発明の効果】本発明により、以下の効果がある。
【０００７】（１）．ポリイミド膜に形成された微細な
コンタクトホールの形状が改善され、良好なコンタクト
特性を得ることが可能になった。
コンタクトホールの形状が改善され、良好なコンタクト
特性を得ることが可能になった。
【０００８】（２）．ポリイミド膜上に形成された画素
電極をＲＩＥを用いて微細加工することが容易になり、
高精細なアクティブマトリックス型表示装置が実現可能
となった。
電極をＲＩＥを用いて微細加工することが容易になり、
高精細なアクティブマトリックス型表示装置が実現可能
となった。
【図１】 本発明の一実施例を示す平面図である。
【図２】 図１におけるＡ−Ａ´部の断面を示す断面
図である。
図である。
【図３】 本発明の一実施例を示す工程図である。
１．ゲート配線 ２．ソース配線 ３．画素電極 ４．多結晶シリコン膜 ５．ソース・ドレイン領域 ６．ゲート絶縁膜 ７．ゲート電極 ８．第一の層間絶縁膜 ９．コンタクトホール １０．ソース電極配線 １１．ポリイミド膜 １２．第三の層間絶縁膜 １３．コンタクトホール １４．インジウム錫酸化物
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−173183（ＪＰ，Ａ) 特開 平５−150264（ＪＰ，Ａ) 特開 平２−234134（ＪＰ，Ａ) 特開 平４−366924（ＪＰ，Ａ) 特開 平６−104281（ＪＰ，Ａ) 特開 平２−278749（ＪＰ，Ａ) 特開 平２−7563（ＪＰ，Ａ) 特開 平５−114724（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/136 G02F 1/1333
Claims (4)
- 【請求項１】 薄膜トランジスタを用いたアクティブマ
トリックス表示装置において、前記の薄膜トランジスタ
のゲート配線の上部に第一の層間絶縁膜を介してソース
配線が形成され、前記のソース配線の上部に有機薄膜か
らなる第二の層間絶縁膜が形成され、前記の第二の層間
絶縁膜の上部に無機薄膜からなる第三の層間絶縁膜が形
成され、前記の第三の層間絶縁膜の上部に画素電極が形
成されており、前記の第三の層間絶縁膜が等方的にエッ
チングされ、第三の層間絶縁膜をマスクとして第二の層
間絶縁膜が異方的にエッチングされたコンタクトホール
を用いて前記の画素電極と薄膜トランジスタのドレイン
部のコンタクトが為されていることを特徴とするアクテ
ィブマトリックス表示装置。 - 【請求項２】 前記の第二の層間絶縁膜がポリイミド膜
であり、前記の第三の層間絶縁膜がシリコン酸化膜、シ
リコン窒化膜、または酸化タンタル膜であることを特徴
とする請求項１に記載のアクティブマトリックス表示装
置。 - 【請求項３】 薄膜トランジスタを用いたアクティブマ
トリックス表示装置の製造方法において、絶縁基板ない
しは絶縁膜上に多結晶シリコン層が形成されパターンニ
ングされる工程と、次に前記の多結晶シリコン層の上部
にゲート絶縁膜が形成される工程と、次にゲート電極が
形成される工程と、前記のゲート電極上に第一の層間絶
縁膜が形成される工程と、次に薄膜トランジスタのソー
ス・ドレイン部に反応性イオンエッチングを用いて微細
なコンタクトホールを開口する工程と、次にソース配線
を形成する工程と、次に前記のソース配線の上部に有機
薄膜からなる第二の層間絶縁膜および無機薄膜からなる
第三の層間絶縁膜が形成される工程と、次に前記の第三
の層間絶縁膜を等方的にエッチングし、前記の第三の層
間絶縁膜をマスクとして第二の層間絶縁膜を異方的にエ
ッチングして薄膜トランジスタのドレイン部にコンタク
トホールを開口する工程と、次に薄膜トランジスタのド
レイン部に画素電極が堆積され、反応性イオンエッチン
グを用いてパターンニングする工程とを少なくとも有す
ることを特徴とするアクティブマトリックス表示装置の
製造方法。 - 【請求項４】 前記の第二の層間絶縁膜がポリイミド膜
であり、前記の第三の層間絶縁膜がシリコン酸化膜、シ
リコン窒化膜、または酸化タンタル膜であることを特徴
とする請求項３に記載のアクティブマトリックス表示装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20086293A JP3309509B2 (ja) | 1993-08-12 | 1993-08-12 | 薄膜トランジスタを用いたアクティブマトリックス表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20086293A JP3309509B2 (ja) | 1993-08-12 | 1993-08-12 | 薄膜トランジスタを用いたアクティブマトリックス表示装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0756190A JPH0756190A (ja) | 1995-03-03 |
| JP3309509B2 true JP3309509B2 (ja) | 2002-07-29 |
Family
ID=16431466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20086293A Expired - Lifetime JP3309509B2 (ja) | 1993-08-12 | 1993-08-12 | 薄膜トランジスタを用いたアクティブマトリックス表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3309509B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11109406A (ja) * | 1997-09-30 | 1999-04-23 | Sanyo Electric Co Ltd | 表示装置とその製造方法 |
| EP1031873A3 (en) | 1999-02-23 | 2005-02-23 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| KR100317625B1 (ko) * | 1999-05-25 | 2001-12-22 | 구본준, 론 위라하디락사 | 박막트랜지스터의 제조방법 |
| KR100778834B1 (ko) * | 2000-02-21 | 2007-11-22 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 제조 방법 및 그를 이용한 액정표시소자제조방법 |
| JP2002237594A (ja) * | 2001-02-02 | 2002-08-23 | Internatl Business Mach Corp <Ibm> | 薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタを含むディスプレイ・デバイス |
| JP3989761B2 (ja) | 2002-04-09 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| JP4493931B2 (ja) * | 2002-05-13 | 2010-06-30 | 株式会社半導体エネルギー研究所 | 表示装置 |
| TWI269248B (en) * | 2002-05-13 | 2006-12-21 | Semiconductor Energy Lab | Display device |
| TWI288443B (en) | 2002-05-17 | 2007-10-11 | Semiconductor Energy Lab | SiN film, semiconductor device, and the manufacturing method thereof |
| US7256421B2 (en) | 2002-05-17 | 2007-08-14 | Semiconductor Energy Laboratory, Co., Ltd. | Display device having a structure for preventing the deterioration of a light emitting device |
| JP4627971B2 (ja) * | 2002-05-17 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4450834B2 (ja) * | 2004-08-24 | 2010-04-14 | シャープ株式会社 | アクティブマトリクス基板およびそれを備えた表示装置 |
| JP2005115392A (ja) * | 2004-11-05 | 2005-04-28 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型ｅｌ表示装置 |
-
1993
- 1993-08-12 JP JP20086293A patent/JP3309509B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0756190A (ja) | 1995-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4958205A (en) | Thin film transistor array and method of manufacturing the same | |
| US8558981B2 (en) | Display device and manufacturing method therefor | |
| JP3238020B2 (ja) | アクティブマトリクス表示装置の製造方法 | |
| JP3309509B2 (ja) | 薄膜トランジスタを用いたアクティブマトリックス表示装置およびその製造方法 | |
| JP3510681B2 (ja) | 薄膜トランジスタ・アセンブリを製造する方法 | |
| US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
| US5968850A (en) | Wiring using chromium nitride and methods of fabrication therefor, liquid crystal display panels using the same wiring and methods of fabrication therefor | |
| US6096572A (en) | Manufacturing method and semiconductor device with low contact resistance between transparent electrode and pad electrode | |
| US6757031B2 (en) | Metal contact structure and method for thin film transistor array in liquid crystal display | |
| JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
| US5831692A (en) | Stacked capacitor structures for liquid crystal displays and related methods | |
| KR20070009329A (ko) | 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법 | |
| US5008218A (en) | Method for fabricating a thin film transistor using a silicide as an etch mask | |
| JP3349356B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| US6291255B1 (en) | TFT process with high transmittance | |
| US20060180569A1 (en) | Method of manufacturing step contact window of flat display panel | |
| EP0936668B1 (en) | Method of producing thin film transistor | |
| JP2692914B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2881868B2 (ja) | 薄膜トランジスタ液晶ディスプレイの製造方法 | |
| JPH11135797A (ja) | 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法 | |
| JP3291069B2 (ja) | 半導体装置とその作製方法 | |
| KR100507281B1 (ko) | 액정표시장치의 비아홀 형성 방법 | |
| JP2776411B2 (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 | |
| JP2522014B2 (ja) | 透明電極の形成方法 | |
| JP2001005033A (ja) | 液晶表示装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080524 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120524 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130524 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140524 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |