JP3424234B2 - 電気光学装置及びその製造方法 - Google Patents
電気光学装置及びその製造方法Info
- Publication number
- JP3424234B2 JP3424234B2 JP56032699A JP56032699A JP3424234B2 JP 3424234 B2 JP3424234 B2 JP 3424234B2 JP 56032699 A JP56032699 A JP 56032699A JP 56032699 A JP56032699 A JP 56032699A JP 3424234 B2 JP3424234 B2 JP 3424234B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- forming
- contact hole
- storage capacitor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- 239000010408 film Substances 0.000 claims description 405
- 239000010410 layer Substances 0.000 claims description 360
- 238000003860 storage Methods 0.000 claims description 141
- 239000000758 substrate Substances 0.000 claims description 141
- 239000003990 capacitor Substances 0.000 claims description 123
- 239000004065 semiconductor Substances 0.000 claims description 114
- 239000011229 interlayer Substances 0.000 claims description 104
- 239000010409 thin film Substances 0.000 claims description 98
- 238000000034 method Methods 0.000 claims description 66
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 37
- 229920005591 polysilicon Polymers 0.000 claims description 37
- 239000003870 refractory metal Substances 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 claims description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 71
- 230000004888 barrier function Effects 0.000 description 68
- 230000008569 process Effects 0.000 description 34
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- 108091006146 Channels Proteins 0.000 description 18
- 238000005530 etching Methods 0.000 description 18
- 239000000463 material Substances 0.000 description 18
- 230000007547 defect Effects 0.000 description 15
- 238000001312 dry etching Methods 0.000 description 14
- 238000001039 wet etching Methods 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 239000012535 impurity Substances 0.000 description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 9
- 230000002411 adverse Effects 0.000 description 8
- 239000011651 chromium Substances 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 229910021332 silicide Inorganic materials 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 8
- 229910052804 chromium Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 239000003566 sealing material Substances 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 239000005368 silicate glass Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 230000002950 deficient Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052745 lead Inorganic materials 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910001092 metal group alloy Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000007888 film coating Substances 0.000 description 2
- 238000009501 film coating Methods 0.000 description 2
- 229910021478 group 5 element Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 101100214491 Solanum lycopersicum TFT3 gene Proteins 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000029553 photosynthesis Effects 0.000 description 1
- 238000010672 photosynthesis Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- -1 silicon ions Chemical class 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 125000003698 tetramethyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】
［技術分野］
本発明は、アクティブマトリクス駆動方式の電気光学
装置及びその製造方法の技術分野に属し、特に画素電極
と画素スイッチング用の薄膜トランジスタ（Thin Film
Transistor:以下適宜、TFTと称す）との間の電気的な導
通を良好にとるための導電層を備える電気光学装置及び
その製造方法の技術分野に属する。
装置及びその製造方法の技術分野に属し、特に画素電極
と画素スイッチング用の薄膜トランジスタ（Thin Film
Transistor:以下適宜、TFTと称す）との間の電気的な導
通を良好にとるための導電層を備える電気光学装置及び
その製造方法の技術分野に属する。
［背景技術］
従来、TFT駆動によるアクティブマトリクス駆動方式
の電気光学装置においては、縦横に夫々配列された多数
の走査線及びデータ線並びにこれらの各交点に対応して
多数のTFTがTFTアレイ基板上に設けられている。各TFT
は、走査線にゲート電極が接続され、データ線に半導体
層のソース領域が接続され、画素電極に半導体層のドレ
イン領域が接続されている。
の電気光学装置においては、縦横に夫々配列された多数
の走査線及びデータ線並びにこれらの各交点に対応して
多数のTFTがTFTアレイ基板上に設けられている。各TFT
は、走査線にゲート電極が接続され、データ線に半導体
層のソース領域が接続され、画素電極に半導体層のドレ
イン領域が接続されている。
このようなTFTのソース領域及びドレイン領域並びに
これらの間にあるチャネル領域は、TFTアレイ基板上に
形成された半導体層から構成される。画素電極は、積層
構造をなす走査線、容量線、データ線等の配線及びこれ
らを相互に電気的に絶縁するための複数の層間絶縁膜を
介して、半導体層のドレイン領域と接続される必要があ
る。ここで、TFTアレイ基板上に形成された半導体層の
上にゲートが設けられるトップゲート構造を有する正ス
タガ型又はコプラナー型のポリシリコンTFTの場合など
には特に、積層構造における半導体層から画素電極まで
の層間距離が例えば1000nm程度又はそれ以上に長いた
め、両者を電気的に接続するためのコンタクトホールを
開孔するのが困難となる。より具体的には、エッチング
を深く行うのにつれてエッチング精度が低下して、目標
とする半導体層を突き抜けて開孔してしまう可能性が出
て来るため、ドライエッチングのみで、このような深い
コンタクトホールを開孔することが極めて困難となる。
このため、ドライエッチングにウエットエッチングを組
み合わせて行ったりするが、すると今度はウエットエッ
チングによりコンタクトホールの径が大きくなってしま
い、限られた基板上領域において配線や電極を必要なだ
けレイアウトするのが困難となるのである。
これらの間にあるチャネル領域は、TFTアレイ基板上に
形成された半導体層から構成される。画素電極は、積層
構造をなす走査線、容量線、データ線等の配線及びこれ
らを相互に電気的に絶縁するための複数の層間絶縁膜を
介して、半導体層のドレイン領域と接続される必要があ
る。ここで、TFTアレイ基板上に形成された半導体層の
上にゲートが設けられるトップゲート構造を有する正ス
タガ型又はコプラナー型のポリシリコンTFTの場合など
には特に、積層構造における半導体層から画素電極まで
の層間距離が例えば1000nm程度又はそれ以上に長いた
め、両者を電気的に接続するためのコンタクトホールを
開孔するのが困難となる。より具体的には、エッチング
を深く行うのにつれてエッチング精度が低下して、目標
とする半導体層を突き抜けて開孔してしまう可能性が出
て来るため、ドライエッチングのみで、このような深い
コンタクトホールを開孔することが極めて困難となる。
このため、ドライエッチングにウエットエッチングを組
み合わせて行ったりするが、すると今度はウエットエッ
チングによりコンタクトホールの径が大きくなってしま
い、限られた基板上領域において配線や電極を必要なだ
けレイアウトするのが困難となるのである。
そこで最近は、走査線上に形成される層間絶縁膜に対
して、ソース領域に至るコンタクトホールを開孔してデ
ータ線とソース領域との電気的な接続をとる際に、ドレ
イン領域に至るコンタクトホールを開孔してこの層間絶
縁膜上にデータ線と同一層からなるバリア層と称される
中継用の導電層を形成しておき、その後、データ線及び
このバリア層上に形成された層間絶縁膜に対して、画素
電極からこのバリア層に至るコンタクトホールを開孔す
ることにより、画素電極とドレイン領域とを結ぶ技術が
開発されている。
して、ソース領域に至るコンタクトホールを開孔してデ
ータ線とソース領域との電気的な接続をとる際に、ドレ
イン領域に至るコンタクトホールを開孔してこの層間絶
縁膜上にデータ線と同一層からなるバリア層と称される
中継用の導電層を形成しておき、その後、データ線及び
このバリア層上に形成された層間絶縁膜に対して、画素
電極からこのバリア層に至るコンタクトホールを開孔す
ることにより、画素電極とドレイン領域とを結ぶ技術が
開発されている。
他方、上述のように構成された液晶装置等の電気光学
装置を３個用意し、夫々をＲ（赤）用、Ｇ（緑）用、Ｂ
（青）用のライトパルプとして用いた複板方式のカラー
プロジェクタが開発されている。この複板方式によれ
ば、例えば図20に示すように、３枚の電気光学装置500
R、500G及び500Bにより別々に光変調された３色光は、
プリズム502により一つの投射光に合成された後、スク
リーン上に投射される。このように、プリズム502で合
成すると、プリズム502で反射するＲ光及びＢ光と比べ
て、Ｇ光は、プリズム502で反射されない。即ち、光の
反転回数が一回だけＧ光について少なくなる。この現像
は、もちろんＧ光の代わりに、Ｒ光又はＢ光がプリズム
で反射されないように光学系を構成しても同じであり、
更に、プリズム502に代えてダイクロイックミラー等を
用いて３色光を合成した場合にも同様に起こる。従っ
て、このような場合、Ｇ用の電気光学装置500Gは、画像
信号が何等かの形で左右に反転され、電気光学装置500R
や500Bと比べて走査方向が逆転した駆動形式で使用さ
れ、逆転した画像が表示される。
装置を３個用意し、夫々をＲ（赤）用、Ｇ（緑）用、Ｂ
（青）用のライトパルプとして用いた複板方式のカラー
プロジェクタが開発されている。この複板方式によれ
ば、例えば図20に示すように、３枚の電気光学装置500
R、500G及び500Bにより別々に光変調された３色光は、
プリズム502により一つの投射光に合成された後、スク
リーン上に投射される。このように、プリズム502で合
成すると、プリズム502で反射するＲ光及びＢ光と比べ
て、Ｇ光は、プリズム502で反射されない。即ち、光の
反転回数が一回だけＧ光について少なくなる。この現像
は、もちろんＧ光の代わりに、Ｒ光又はＢ光がプリズム
で反射されないように光学系を構成しても同じであり、
更に、プリズム502に代えてダイクロイックミラー等を
用いて３色光を合成した場合にも同様に起こる。従っ
て、このような場合、Ｇ用の電気光学装置500Gは、画像
信号が何等かの形で左右に反転され、電気光学装置500R
や500Bと比べて走査方向が逆転した駆動形式で使用さ
れ、逆転した画像が表示される。
この種の電気光学装置においては、表示画像の高品位
化という一般的な要請が強く、このためには、画像表示
領域の高精細化或いは画素ピッチの微細化及び高画素開
口率化（即ち、各画素において、表示光が透過しない非
画素開口領域に対する、表示光が透過する画素開口領域
の比率を高めること）が極めて重要となる。
化という一般的な要請が強く、このためには、画像表示
領域の高精細化或いは画素ピッチの微細化及び高画素開
口率化（即ち、各画素において、表示光が透過しない非
画素開口領域に対する、表示光が透過する画素開口領域
の比率を高めること）が極めて重要となる。
しかしながら、画素ピッチの微細化が進むと、電極サ
イズや配線幅、更にコンタクトホール径などには製造技
術により本質的な微細化の限界があるため、相対的にこ
れらの配線や電極等が画像表示領域を占有する比率が高
まるため、画素開口率が低くなってしまうという問題点
がある。
イズや配線幅、更にコンタクトホール径などには製造技
術により本質的な微細化の限界があるため、相対的にこ
れらの配線や電極等が画像表示領域を占有する比率が高
まるため、画素開口率が低くなってしまうという問題点
がある。
更に、画素ピッチの微細化が進むと、薄膜トランジス
タ、データ線、走査線、容量線などを形成する各種の導
電層の膜厚やこれらの間に介在する層間絶縁膜の膜厚な
どにも、やはり製造技術により本質的な限界があるた
め、これらの配線や素子が形成された領域とそれ以外の
領域との間で、画素電極表面における段差が相対的に大
きくなってくる。このように段差が大きくなると、段差
のある配向膜上をラビング処理した場合に発生する液晶
のディスクリネーション領域は、拡大する。この結果、
各画素の開口領域の周りを通常格子状に囲む非開口領域
内に、このようなディスクリネーション領域が収まらな
くなるという問題点が生じる。或いは、このようなディ
スクリネーション領域を全て、対向基板上の遮光膜等に
より敢えて覆い隠すと、今度は各画素における開口領域
が非常に小さくなってしまうという問題点が生じる。
タ、データ線、走査線、容量線などを形成する各種の導
電層の膜厚やこれらの間に介在する層間絶縁膜の膜厚な
どにも、やはり製造技術により本質的な限界があるた
め、これらの配線や素子が形成された領域とそれ以外の
領域との間で、画素電極表面における段差が相対的に大
きくなってくる。このように段差が大きくなると、段差
のある配向膜上をラビング処理した場合に発生する液晶
のディスクリネーション領域は、拡大する。この結果、
各画素の開口領域の周りを通常格子状に囲む非開口領域
内に、このようなディスクリネーション領域が収まらな
くなるという問題点が生じる。或いは、このようなディ
スクリネーション領域を全て、対向基板上の遮光膜等に
より敢えて覆い隠すと、今度は各画素における開口領域
が非常に小さくなってしまうという問題点が生じる。
ここで特に本願発明者による実験及び研究によれば、
画素電極表面における段差がディスクリネーションを引
き起こす場所や程度は、ラビング処理の方向に大きく依
存している。例えば、TN（Twisted Nematic）液晶を用
いた場合、ラビング処理を走査線及びデータ線に沿って
行った場合に、対向基板側から見て右回りに回転するTN
液晶の場合では、画素電極表面の段差形状に応じて各画
素の開口領域内において右隅でディスクリネーションの
発生領域の度合いが大きくなったり、逆に左回りのTN液
晶を用いた場合に、画素電極表面の段差形状に応じて各
画素の開口領域内において左隅でディスクリネーション
の発生領域の度合いが大きくなったりするのである。こ
のように、各画素単位における画素電極表面の段差形状
に応じて指向性のあるディスクリネーションが発生して
しまうという問題点がある。特にこのような指向性のあ
るディスクリネーションは、単一の電気光学装置の場合
には視認できないような程度であっても、前述のように
３個の電気光学装置を用いて複板方式のカラープロジェ
クタを構成した場合に、視認できてしまう場合がある。
より具体的には、各画素におけるディスクリネーション
の発生領域の傾向が同じである２枚の電気光学装置（図
20における電気光学装置500R及び500B）と各画素におけ
るディスクリネーションの発生領域の傾向が逆転してい
る１枚の電気光学装置（図20における電気光学装置500
G）とで夫々変調された３色の光を一つに合成すると、
各画素におけるディスクリネーションの発生領域が局所
的に相互に増長されて、視覚上非常に目立つという現象
が生じる。特に画素ピッチを微細化した３枚の電気光学
装置を用いて複板方式のカラープロジェクタを構成する
場合には、当該電気光学装置における装置欠陥率が非常
に高くなってしまうという問題がある。或いは、特に画
素ピッチを微細化した３枚の電気光学装置を用いて複板
方式のカラープロジェクタを構成する場合には、画素電
極表面の段差に起因したディスクリネーションの発生に
よる画像劣化が激しく、高品位の画像表示を行うのが極
めて困難であるという問題がある。
画素電極表面における段差がディスクリネーションを引
き起こす場所や程度は、ラビング処理の方向に大きく依
存している。例えば、TN（Twisted Nematic）液晶を用
いた場合、ラビング処理を走査線及びデータ線に沿って
行った場合に、対向基板側から見て右回りに回転するTN
液晶の場合では、画素電極表面の段差形状に応じて各画
素の開口領域内において右隅でディスクリネーションの
発生領域の度合いが大きくなったり、逆に左回りのTN液
晶を用いた場合に、画素電極表面の段差形状に応じて各
画素の開口領域内において左隅でディスクリネーション
の発生領域の度合いが大きくなったりするのである。こ
のように、各画素単位における画素電極表面の段差形状
に応じて指向性のあるディスクリネーションが発生して
しまうという問題点がある。特にこのような指向性のあ
るディスクリネーションは、単一の電気光学装置の場合
には視認できないような程度であっても、前述のように
３個の電気光学装置を用いて複板方式のカラープロジェ
クタを構成した場合に、視認できてしまう場合がある。
より具体的には、各画素におけるディスクリネーション
の発生領域の傾向が同じである２枚の電気光学装置（図
20における電気光学装置500R及び500B）と各画素におけ
るディスクリネーションの発生領域の傾向が逆転してい
る１枚の電気光学装置（図20における電気光学装置500
G）とで夫々変調された３色の光を一つに合成すると、
各画素におけるディスクリネーションの発生領域が局所
的に相互に増長されて、視覚上非常に目立つという現象
が生じる。特に画素ピッチを微細化した３枚の電気光学
装置を用いて複板方式のカラープロジェクタを構成する
場合には、当該電気光学装置における装置欠陥率が非常
に高くなってしまうという問題がある。或いは、特に画
素ピッチを微細化した３枚の電気光学装置を用いて複板
方式のカラープロジェクタを構成する場合には、画素電
極表面の段差に起因したディスクリネーションの発生に
よる画像劣化が激しく、高品位の画像表示を行うのが極
めて困難であるという問題がある。
他方、前述したバリア層を用いる技術によれば、各画
素においてドレイン領域から画素電極への電気的な接続
をとるために、少なくとも２個のコンタクトホールを非
開口領域内に開孔せねばならないため、これらの２個の
コンタクトホールの存在に起因してその上方に位置する
画素電極表面の複数個所に窪みや凹凸が生じるという問
題点が生じる。そこで、各種の平坦化技術により、この
ような凹凸を取り除く対策も考えられるが、このような
対策では、製造プロセスの複雑化やコスト上昇を招き、
何より画素電極に直接接続され第２コンタクトホールに
対しては、他の層間絶縁膜や下地膜を平坦化したところ
で、その開孔内部及びその上にITO（Indium Tin Oxid
e）膜等から形成される画素電極表面における平坦化は
施せるものではない。その結果、複数のコンタクトホー
ルの存在に起因する画素電極表面の窪みや凹凸により、
前述のように液晶のディスクリネーションが各画素の特
定個所に生じてしまうか或いは各画素の開口領域を狭め
ねばならないという問題点が生じる。
素においてドレイン領域から画素電極への電気的な接続
をとるために、少なくとも２個のコンタクトホールを非
開口領域内に開孔せねばならないため、これらの２個の
コンタクトホールの存在に起因してその上方に位置する
画素電極表面の複数個所に窪みや凹凸が生じるという問
題点が生じる。そこで、各種の平坦化技術により、この
ような凹凸を取り除く対策も考えられるが、このような
対策では、製造プロセスの複雑化やコスト上昇を招き、
何より画素電極に直接接続され第２コンタクトホールに
対しては、他の層間絶縁膜や下地膜を平坦化したところ
で、その開孔内部及びその上にITO（Indium Tin Oxid
e）膜等から形成される画素電極表面における平坦化は
施せるものではない。その結果、複数のコンタクトホー
ルの存在に起因する画素電極表面の窪みや凹凸により、
前述のように液晶のディスクリネーションが各画素の特
定個所に生じてしまうか或いは各画素の開口領域を狭め
ねばならないという問題点が生じる。
本発明は上述の問題点に鑑みなされたものであり、画
素ピッチを微細化しても半導体層と画素電極とを導電層
を介して結ぶ複数のコンタクトホールの存在に起因する
画素電極表面における窪みや凹凸による悪影響を効率的
に低減しつつ、画素開口領域が高く、高品位の画素表示
が可能な電気光学装置及びその製造方法を提供すること
を課題とする。
素ピッチを微細化しても半導体層と画素電極とを導電層
を介して結ぶ複数のコンタクトホールの存在に起因する
画素電極表面における窪みや凹凸による悪影響を効率的
に低減しつつ、画素開口領域が高く、高品位の画素表示
が可能な電気光学装置及びその製造方法を提供すること
を課題とする。
［発明の開示］
本発明の電気光学装置は上記課題を解決するために、
基板に複数の走査線と、複数のデータ線と、前記走査線
とデータ線の交差に対応して配置された薄膜トランジス
タ及び画素電極と、前記薄膜トランジスタを構成する半
導体層と前記画素電極間に電気的に接続された少なくと
も１つの導電層とを有し、前記画素電極と前記導電層と
を電気的に接続するための第１コンタクトホールは、平
面的に見て相隣接する２本のデータ線に対してほぼ中央
位置に開孔されてなり、前記導電層と前記半導体層とを
電気的に接続するための前記導電層と前記半導体層との
間に介在する一対の第２コンタクトホールは、平面的に
見て、前記第１コンタクトホールを挟み、相隣接する２
本のデータ線に対してほぼ対称となるように開孔されて
いることを特徴とする。
基板に複数の走査線と、複数のデータ線と、前記走査線
とデータ線の交差に対応して配置された薄膜トランジス
タ及び画素電極と、前記薄膜トランジスタを構成する半
導体層と前記画素電極間に電気的に接続された少なくと
も１つの導電層とを有し、前記画素電極と前記導電層と
を電気的に接続するための第１コンタクトホールは、平
面的に見て相隣接する２本のデータ線に対してほぼ中央
位置に開孔されてなり、前記導電層と前記半導体層とを
電気的に接続するための前記導電層と前記半導体層との
間に介在する一対の第２コンタクトホールは、平面的に
見て、前記第１コンタクトホールを挟み、相隣接する２
本のデータ線に対してほぼ対称となるように開孔されて
いることを特徴とする。
また、本発明の電気光学装置は、基板に複数の走査線
と、複数のデータ線と、前記走査線とデータ線の交差に
対応して配置された薄膜トランジスタ及び画素電極と、
前記薄膜トランジスタを構成する半導体層と前記画素電
極間に電気的に接続された少なくとも１つの導電層と、
前記半導体層と同一膜からなる第１蓄積容量電極と、前
記薄膜トランジスタのゲート電極と同一膜からなる第２
蓄積容量電極と、前記半導体層より前記基板側に設けら
れ前記薄膜トランジスタのチャネル領域を覆う定電位配
線からなる遮光膜とを有し、前記画素電極と前記導電層
とを電気的に接続するための第１コンタクトホールは、
平面的に見て相隣接する２本のデータ線に対してほぼ対
称となるように開孔されてなり、前記第２蓄積容量電極
と前記遮光膜とを電気的に接続するための第３コンタク
トホールは、平面的に見て、前記データ線が形成される
領域に開孔されていることを特徴とする。
と、複数のデータ線と、前記走査線とデータ線の交差に
対応して配置された薄膜トランジスタ及び画素電極と、
前記薄膜トランジスタを構成する半導体層と前記画素電
極間に電気的に接続された少なくとも１つの導電層と、
前記半導体層と同一膜からなる第１蓄積容量電極と、前
記薄膜トランジスタのゲート電極と同一膜からなる第２
蓄積容量電極と、前記半導体層より前記基板側に設けら
れ前記薄膜トランジスタのチャネル領域を覆う定電位配
線からなる遮光膜とを有し、前記画素電極と前記導電層
とを電気的に接続するための第１コンタクトホールは、
平面的に見て相隣接する２本のデータ線に対してほぼ対
称となるように開孔されてなり、前記第２蓄積容量電極
と前記遮光膜とを電気的に接続するための第３コンタク
トホールは、平面的に見て、前記データ線が形成される
領域に開孔されていることを特徴とする。
また、本発明の電気光学装置は、基板に複数の走査線
と、複数のデータ線と、前記走査線とデータ線の交差に
対応して配置された薄膜トランジスタ及び画素電極と、
前記薄膜トランジスタを構成する半導体層と前記画素電
極間に電気的に接続された導電層と、前記画素電極に付
加する蓄積容量を有し、前記蓄積容量の第１蓄積容量電
極は、薄膜トランジスタの半導体層で形成され、平面的
に見て、前記データ線と重なる領域及び相隣接する２本
のデータ線間の前記走査線と横並びとなる領域に形成さ
れ、前記蓄積容量の第２蓄積容量電極は、前記薄膜トラ
ンジスタのゲート電極と同一膜でなり、平面的に見て、
前記第１蓄積容量の前記データ線と重なる領域及び前記
走査線と横並びとなる領域と重なる容量線からなり、前
記画素電極と前記導電層とを電気的に接続するための第
１コンタクトホールは、平面的に見て相隣接する２本の
データ線に対してほぼ中央位置に開孔されてなり、前記
導電層と前記半導体層とを電気的に接続するための前記
導電層と前記半導体層との間に介在する第２コンタクト
ホールは、平面的に見て、前記第１コンタクトホールと
重なるように開孔されていることを特徴とする。
と、複数のデータ線と、前記走査線とデータ線の交差に
対応して配置された薄膜トランジスタ及び画素電極と、
前記薄膜トランジスタを構成する半導体層と前記画素電
極間に電気的に接続された導電層と、前記画素電極に付
加する蓄積容量を有し、前記蓄積容量の第１蓄積容量電
極は、薄膜トランジスタの半導体層で形成され、平面的
に見て、前記データ線と重なる領域及び相隣接する２本
のデータ線間の前記走査線と横並びとなる領域に形成さ
れ、前記蓄積容量の第２蓄積容量電極は、前記薄膜トラ
ンジスタのゲート電極と同一膜でなり、平面的に見て、
前記第１蓄積容量の前記データ線と重なる領域及び前記
走査線と横並びとなる領域と重なる容量線からなり、前
記画素電極と前記導電層とを電気的に接続するための第
１コンタクトホールは、平面的に見て相隣接する２本の
データ線に対してほぼ中央位置に開孔されてなり、前記
導電層と前記半導体層とを電気的に接続するための前記
導電層と前記半導体層との間に介在する第２コンタクト
ホールは、平面的に見て、前記第１コンタクトホールと
重なるように開孔されていることを特徴とする。
また、本発明の電気光学装置の製造方法は、複数の走
査線と、複数のデータ線と、前記各走査線とデータ線の
交差に対応して配置された薄膜トランジスタ及び画素電
極と、前記薄膜トランジスタを構成する半導体層と前記
画素電極の間で電気的に接続された少なくとも１つの導
電層とを有する電気光学装置の製造方法であって、基板
に前記半導体層を形成する工程と、前記半導体層上に第
１絶縁薄膜を形成する工程と、前記第１絶縁薄膜上にゲ
ート電極を形成する工程と、前記ゲート電極上に第２絶
縁薄膜を形成する工程と、前記第２絶縁薄膜上に導電層
を形成する工程と、前記導電層上に第１層間絶縁膜を形
成する工程と、前記第１層間絶縁膜上に前記データ線を
形成する工程と、前記データ線上に第２層間絶縁膜を形
成する工程と、前記第２層間絶縁膜上に前記画素電極を
形成する工程とを有し、前記導電層と前記画素電極とを
電気的に接続するために、前記第２層間絶縁膜の相隣接
する２本の前記データ線に対してほぼ中央位置に前記第
１コンタクトホールを開孔する工程と、前記導電層と前
記半導体層とを電気的に接続するために、平面的に見
て、前記第１コンタクトホールを挟み、相隣接する２本
のデータ線に対してほぼ対称となるように前記導電層と
前記半導体層との間に介在する一対の第２コンタクトホ
ールを開孔する工程とを含むことを特徴とする。
査線と、複数のデータ線と、前記各走査線とデータ線の
交差に対応して配置された薄膜トランジスタ及び画素電
極と、前記薄膜トランジスタを構成する半導体層と前記
画素電極の間で電気的に接続された少なくとも１つの導
電層とを有する電気光学装置の製造方法であって、基板
に前記半導体層を形成する工程と、前記半導体層上に第
１絶縁薄膜を形成する工程と、前記第１絶縁薄膜上にゲ
ート電極を形成する工程と、前記ゲート電極上に第２絶
縁薄膜を形成する工程と、前記第２絶縁薄膜上に導電層
を形成する工程と、前記導電層上に第１層間絶縁膜を形
成する工程と、前記第１層間絶縁膜上に前記データ線を
形成する工程と、前記データ線上に第２層間絶縁膜を形
成する工程と、前記第２層間絶縁膜上に前記画素電極を
形成する工程とを有し、前記導電層と前記画素電極とを
電気的に接続するために、前記第２層間絶縁膜の相隣接
する２本の前記データ線に対してほぼ中央位置に前記第
１コンタクトホールを開孔する工程と、前記導電層と前
記半導体層とを電気的に接続するために、平面的に見
て、前記第１コンタクトホールを挟み、相隣接する２本
のデータ線に対してほぼ対称となるように前記導電層と
前記半導体層との間に介在する一対の第２コンタクトホ
ールを開孔する工程とを含むことを特徴とする。
また、本発明の電気光学装置の製造方法は、複数の走
査線と、複数のデータ線と、前記走査線とデータ線の交
差に対応して配置された薄膜トランジスタ及び画素電極
と、前記薄膜トランジスタを構成する半導体層と前記画
素電極との間で電気的に接続された少なくとも１つの導
電層とを有する電気光学装置の製造方法であって、基板
に前記薄膜トランジスタのチャネル領域を覆う定電位配
線からなる遮光膜を形成する工程と、前記遮光膜上に絶
縁膜を形成する工程と、前記絶縁膜上に第１蓄積容量電
極の領域を含む前記半導体層を形成する工程と、前記半
導体層上に絶縁薄膜を形成する工程と、前記絶縁薄膜上
にゲート電極及び前記第１蓄積容量電極の領域に重なる
第２蓄積容量電極を形成する工程と、前記ゲート電極及
び前記第２蓄積容量電極上に第１層間絶縁膜を形成する
工程と、前記第１層間絶縁膜上に前記導電層を形成する
工程と、前記導電層上に第２層間絶縁膜を形成する工程
と、前記第２層間絶縁膜上に前記画素電極を形成する工
程とを有し、前記導電層と前記画素電極とを電気的に接
続するために、前記第２層間絶縁膜の相隣接する２本の
前記データ線に対してほぼ対称となる位置に前記第１コ
ンタクトホールを開孔する工程と、前記第２蓄積容量電
極と前記遮光膜とを電気的に接続するために、平面的に
見て、前記データ線が形成される領域に第３コンタクト
ホールを開孔する工程とを含むことを特徴とする。
査線と、複数のデータ線と、前記走査線とデータ線の交
差に対応して配置された薄膜トランジスタ及び画素電極
と、前記薄膜トランジスタを構成する半導体層と前記画
素電極との間で電気的に接続された少なくとも１つの導
電層とを有する電気光学装置の製造方法であって、基板
に前記薄膜トランジスタのチャネル領域を覆う定電位配
線からなる遮光膜を形成する工程と、前記遮光膜上に絶
縁膜を形成する工程と、前記絶縁膜上に第１蓄積容量電
極の領域を含む前記半導体層を形成する工程と、前記半
導体層上に絶縁薄膜を形成する工程と、前記絶縁薄膜上
にゲート電極及び前記第１蓄積容量電極の領域に重なる
第２蓄積容量電極を形成する工程と、前記ゲート電極及
び前記第２蓄積容量電極上に第１層間絶縁膜を形成する
工程と、前記第１層間絶縁膜上に前記導電層を形成する
工程と、前記導電層上に第２層間絶縁膜を形成する工程
と、前記第２層間絶縁膜上に前記画素電極を形成する工
程とを有し、前記導電層と前記画素電極とを電気的に接
続するために、前記第２層間絶縁膜の相隣接する２本の
前記データ線に対してほぼ対称となる位置に前記第１コ
ンタクトホールを開孔する工程と、前記第２蓄積容量電
極と前記遮光膜とを電気的に接続するために、平面的に
見て、前記データ線が形成される領域に第３コンタクト
ホールを開孔する工程とを含むことを特徴とする。
また、本発明の電気光学装置の製造方法は、基板に複
数の走査線と、複数のデータ線と、前記走査線とデータ
線の交差に対応して配置された薄膜トランジスタ及び画
素電極と、前記薄膜トランジスタを構成する半導体層と
前記画素電極間に電気的に接続された導電層と、前記画
素電極に付加する蓄積容量を有する電気光学装置の製造
方法であって、基板に前記データ線と重なる領域及び相
隣接する２本のデータ線間の前記走査線と横並びとなる
領域に形成される第１蓄積容量電極を含む前記半導体層
を形成する工程と、前記半導体層上に第１絶縁薄膜を形
成する工程と、前記第１絶縁薄膜上にゲート電極を形成
する工程と、前記ゲート電極と同一膜で前記第１蓄積容
量の前記データ線と重なる領域及び前記走査線と横並び
となる領域と重なる第２蓄積容量電極を形成する工程
と、前記ゲート電極上に第２絶縁薄膜を形成する工程
と、前記第２絶縁薄膜上に導電層を形成する工程と、前
記導電層上に第１層間絶縁膜を形成する工程と、前記第
１層間絶縁膜上に前記データ線を形成する工程と、前記
データ線上に第２層間絶縁膜を形成する工程と、前記第
２層間絶縁膜上に前記画素電極を形成する工程とを有
し、前記導電層と前記画素電極とを電気的に接続するた
めに、前記第２層間絶縁膜の相隣接する２本の前記デー
タ線に対してほぼ中央位置に前記第１コンタクトホール
を開孔する工程と、前記導電層と前記半導体層とを電気
的に接続するために、平面的に見て、前記第１コンタク
トホールと重なるように第２コンタクトホールを開孔す
る工程とを含むことを特徴とする。
数の走査線と、複数のデータ線と、前記走査線とデータ
線の交差に対応して配置された薄膜トランジスタ及び画
素電極と、前記薄膜トランジスタを構成する半導体層と
前記画素電極間に電気的に接続された導電層と、前記画
素電極に付加する蓄積容量を有する電気光学装置の製造
方法であって、基板に前記データ線と重なる領域及び相
隣接する２本のデータ線間の前記走査線と横並びとなる
領域に形成される第１蓄積容量電極を含む前記半導体層
を形成する工程と、前記半導体層上に第１絶縁薄膜を形
成する工程と、前記第１絶縁薄膜上にゲート電極を形成
する工程と、前記ゲート電極と同一膜で前記第１蓄積容
量の前記データ線と重なる領域及び前記走査線と横並び
となる領域と重なる第２蓄積容量電極を形成する工程
と、前記ゲート電極上に第２絶縁薄膜を形成する工程
と、前記第２絶縁薄膜上に導電層を形成する工程と、前
記導電層上に第１層間絶縁膜を形成する工程と、前記第
１層間絶縁膜上に前記データ線を形成する工程と、前記
データ線上に第２層間絶縁膜を形成する工程と、前記第
２層間絶縁膜上に前記画素電極を形成する工程とを有
し、前記導電層と前記画素電極とを電気的に接続するた
めに、前記第２層間絶縁膜の相隣接する２本の前記デー
タ線に対してほぼ中央位置に前記第１コンタクトホール
を開孔する工程と、前記導電層と前記半導体層とを電気
的に接続するために、平面的に見て、前記第１コンタク
トホールと重なるように第２コンタクトホールを開孔す
る工程とを含むことを特徴とする。
本発明は、基板上に複数の走査線と、複数のデータ線
と、前記走査線とデータ線の交差に対応して配置された
薄膜トランジスタ及び画素電極と、前記薄膜トランジス
タを構成する半導体層と前記画素電極間に電気的に接続
された少なくとも１つの導電層とを有し、前記画素電極
と前記導電層とを電気的に接続するための第１コンタク
トホールは、平面的に見て相隣接する２本のデータ線に
対してほぼ対称となるように開孔されていることを特徴
とする。
と、前記走査線とデータ線の交差に対応して配置された
薄膜トランジスタ及び画素電極と、前記薄膜トランジス
タを構成する半導体層と前記画素電極間に電気的に接続
された少なくとも１つの導電層とを有し、前記画素電極
と前記導電層とを電気的に接続するための第１コンタク
トホールは、平面的に見て相隣接する２本のデータ線に
対してほぼ対称となるように開孔されていることを特徴
とする。
本発明のかかる構成によれば、第１コンタクトホール
は、相隣接する２本のデータ線に対してほぼ対称な位置
に開孔されている。ここに、相隣接するデータ線に対し
て対称な位置とは、例えば、第１コンタクトホールが１
個であれば２本のデータ線の中央位置であり、２個であ
れば２本のデータ線間の中央位置に対して線対称な２つ
の位置であるといったように、第２コンタクトホールの
個数に応じて様々な位置が考えられる。尚、このように
相隣接する２本のデータ線に対して対称な位置とは、各
画素の開口領域のデータ線に沿った方向の中心軸に対し
て線対称な位置に通常は一致するが各画素の開口領域が
正方形又は長方形等のデータ線に沿った方向の中心軸が
単純に定まらない場合もあり、両者は必ずしも同意義で
はない。ここで、第１コンタクトホールは、画素電極に
至るが故に、現在のこの種の画素電極を形成する技術に
よれば、画素電極表面において第１コンタクトホールに
対応する個所には、多かれ少なかれ何らかの窪みや凹凸
が生じてしまう。この窪みや凹凸が生じた個所は、例え
ば画素電極上に形成された配向膜に対してラビング処理
等を行った後の電気光学物質のディスクリネーションの
発生など、平坦な場合と異なり、電気光学物質に対し様
々な不良を引き起こす。しかるに本発明では、第１コン
タクトホールは、相隣接する２本のデータ線に対して対
称な位置に開孔されているので、第１コンタクトホール
に対応する画素電極表面の窪みや凹凸は、各画素毎に相
隣接する２本のデータ線に対して対称な位置に発生す
る。従って、例えば画素電極上に形成された配向膜に対
してラビング処理を右回り方向のTN液晶用に行った場合
と左回りのTN液晶用に行った場合とを考えると、このよ
うな画素電極表面の窪みや凹凸に起因した電気光学物質
の不良は、どちらの場合にも各画素に同様の傾向で発生
することになる。この結果、明視方向が異なる複数の電
気光学装置を組み合わせて複板方式のカラープロジェク
タ等用に使用する場合に、前述した従来例のように（図
20参照）、特定個所における不良が、組み合わせたこと
により増長される事態を妨げる。より一般には、各画素
単位で第１コンタクトホールに対応する画素電極表面の
窪みや凹凸が走査線に沿ったどちらの方向にも偏ってい
ないため、画像表示領域全体では、走査線に沿って指向
性を持つ表示むらが生じないので済むのである。このよ
うに、本発明におけるデータ線に対して対称な位置と
は、走査線に沿って指向性を持つ表示むらが実質的に生
じない程度に対称であれば足りる意味である。
は、相隣接する２本のデータ線に対してほぼ対称な位置
に開孔されている。ここに、相隣接するデータ線に対し
て対称な位置とは、例えば、第１コンタクトホールが１
個であれば２本のデータ線の中央位置であり、２個であ
れば２本のデータ線間の中央位置に対して線対称な２つ
の位置であるといったように、第２コンタクトホールの
個数に応じて様々な位置が考えられる。尚、このように
相隣接する２本のデータ線に対して対称な位置とは、各
画素の開口領域のデータ線に沿った方向の中心軸に対し
て線対称な位置に通常は一致するが各画素の開口領域が
正方形又は長方形等のデータ線に沿った方向の中心軸が
単純に定まらない場合もあり、両者は必ずしも同意義で
はない。ここで、第１コンタクトホールは、画素電極に
至るが故に、現在のこの種の画素電極を形成する技術に
よれば、画素電極表面において第１コンタクトホールに
対応する個所には、多かれ少なかれ何らかの窪みや凹凸
が生じてしまう。この窪みや凹凸が生じた個所は、例え
ば画素電極上に形成された配向膜に対してラビング処理
等を行った後の電気光学物質のディスクリネーションの
発生など、平坦な場合と異なり、電気光学物質に対し様
々な不良を引き起こす。しかるに本発明では、第１コン
タクトホールは、相隣接する２本のデータ線に対して対
称な位置に開孔されているので、第１コンタクトホール
に対応する画素電極表面の窪みや凹凸は、各画素毎に相
隣接する２本のデータ線に対して対称な位置に発生す
る。従って、例えば画素電極上に形成された配向膜に対
してラビング処理を右回り方向のTN液晶用に行った場合
と左回りのTN液晶用に行った場合とを考えると、このよ
うな画素電極表面の窪みや凹凸に起因した電気光学物質
の不良は、どちらの場合にも各画素に同様の傾向で発生
することになる。この結果、明視方向が異なる複数の電
気光学装置を組み合わせて複板方式のカラープロジェク
タ等用に使用する場合に、前述した従来例のように（図
20参照）、特定個所における不良が、組み合わせたこと
により増長される事態を妨げる。より一般には、各画素
単位で第１コンタクトホールに対応する画素電極表面の
窪みや凹凸が走査線に沿ったどちらの方向にも偏ってい
ないため、画像表示領域全体では、走査線に沿って指向
性を持つ表示むらが生じないので済むのである。このよ
うに、本発明におけるデータ線に対して対称な位置と
は、走査線に沿って指向性を持つ表示むらが実質的に生
じない程度に対称であれば足りる意味である。
本発明は、前記導電層と前記半導体層とを電気的に接
続するために前記導電層と前記半導体層との間に介在す
る第２コンタクトホールは、平面的に見て相隣接する２
本のデータ線に対してほぼ対称となるように開孔されて
いることを特徴とする。
続するために前記導電層と前記半導体層との間に介在す
る第２コンタクトホールは、平面的に見て相隣接する２
本のデータ線に対してほぼ対称となるように開孔されて
いることを特徴とする。
本発明のかかる構成によれば、半導体層のドレイン領
域と導電層とは第２コンタクトホールを介して電気的に
接続されている。このため、画素電極から半導体層のド
レイン領域まで一つのコンタクトホールを開孔する場合
と比較して、コンタクトホールの径を小さくできる。即
ち、コンタクトホールを深く開孔する程エッチング精度
は落ちるため、薄い半導体層における突き抜けを防止す
るために、コンタクトホールの径を小さくできるドライ
エッチングを途中で停止して、最終的にウエットエッチ
ングで半導体層まで開孔するように工程を組まねばなら
ない。このため、指向性のないウエットエッチングによ
りコンタクトホールの径が広がらざるを得ないのであ
る。これに対して本発明では、画素電極及び半導体層間
を２つの直列な第１及び第２コンタクトホールにより電
気的に接続すればよいので、各コンタクトホールをドラ
イエッチングにより開孔することが可能となるか、或い
は少なくともウエットエッチングにより開孔する距離を
短くすることが可能となる。この結果、第１及び第２コ
ンタクトホールの径を夫々小さくでき、第１コンタクト
ホールにおける導電層の表面に形成される窪みや凹凸も
小さくて済むので、その上方に位置する画素電極部分に
おける平坦化が促進される。更に、第１コンタクトホー
ルにおける画素電極の表面に形成される窪みや凹凸も小
さくて済むので、この画素電極部分における平坦化が促
進される。
域と導電層とは第２コンタクトホールを介して電気的に
接続されている。このため、画素電極から半導体層のド
レイン領域まで一つのコンタクトホールを開孔する場合
と比較して、コンタクトホールの径を小さくできる。即
ち、コンタクトホールを深く開孔する程エッチング精度
は落ちるため、薄い半導体層における突き抜けを防止す
るために、コンタクトホールの径を小さくできるドライ
エッチングを途中で停止して、最終的にウエットエッチ
ングで半導体層まで開孔するように工程を組まねばなら
ない。このため、指向性のないウエットエッチングによ
りコンタクトホールの径が広がらざるを得ないのであ
る。これに対して本発明では、画素電極及び半導体層間
を２つの直列な第１及び第２コンタクトホールにより電
気的に接続すればよいので、各コンタクトホールをドラ
イエッチングにより開孔することが可能となるか、或い
は少なくともウエットエッチングにより開孔する距離を
短くすることが可能となる。この結果、第１及び第２コ
ンタクトホールの径を夫々小さくでき、第１コンタクト
ホールにおける導電層の表面に形成される窪みや凹凸も
小さくて済むので、その上方に位置する画素電極部分に
おける平坦化が促進される。更に、第１コンタクトホー
ルにおける画素電極の表面に形成される窪みや凹凸も小
さくて済むので、この画素電極部分における平坦化が促
進される。
また、第２コンタクトホールは、各種の導電層や層間
絶縁膜を介して画素電極から比較的離れているため、第
１コンタクトホール程には画素電極表面の形状に対して
影響を及ぼさないが、装置仕様（要求される画像品位な
ど）や装置設計（第２コンタクトホールの位置や開口領
域からの距離など）等との関係から、第２コンタクトホ
ールに起因して画素電極に生じる窪みや凹凸などが電気
光学物質におけるディスクリネーションの発生等を引き
起こす場合も考えられる。また製造プロセス上、第２コ
ンタクトホールに対応する領域についての平坦化処理を
省略したい場合も考えられる。このような場合に、第２
コンタクトホールを、非開口領域内において相隣接する
２本のデータ線に対してほぼ対称な位置に開孔しておけ
ば、前述した第１コンタクトホールの場合と同様に、各
画素単位で第１コンタクトホールに対応する画素電極表
面の窪みや凹凸が走査線に沿ったどちらの方向にも偏っ
ていないため、画素表示領域全体では、走査線に沿って
指向性を持つ表示むらが生じないで済むのである。
絶縁膜を介して画素電極から比較的離れているため、第
１コンタクトホール程には画素電極表面の形状に対して
影響を及ぼさないが、装置仕様（要求される画像品位な
ど）や装置設計（第２コンタクトホールの位置や開口領
域からの距離など）等との関係から、第２コンタクトホ
ールに起因して画素電極に生じる窪みや凹凸などが電気
光学物質におけるディスクリネーションの発生等を引き
起こす場合も考えられる。また製造プロセス上、第２コ
ンタクトホールに対応する領域についての平坦化処理を
省略したい場合も考えられる。このような場合に、第２
コンタクトホールを、非開口領域内において相隣接する
２本のデータ線に対してほぼ対称な位置に開孔しておけ
ば、前述した第１コンタクトホールの場合と同様に、各
画素単位で第１コンタクトホールに対応する画素電極表
面の窪みや凹凸が走査線に沿ったどちらの方向にも偏っ
ていないため、画素表示領域全体では、走査線に沿って
指向性を持つ表示むらが生じないで済むのである。
本発明は、前記画素電極に付加する蓄積容量を有し、
前記走査線及び前記蓄積容量の一方の電極の上に、前記
導電層と、第１層間絶縁膜と、前記データ線と、第２層
間絶縁膜と、前記画素電極がこの順に積層されてなり、
前記導電層と前記画素電極とは前記第１及び第２層間絶
縁膜に開孔された前記第１コンタクトホールを介して電
気的に接続されてなることを特徴とする。
前記走査線及び前記蓄積容量の一方の電極の上に、前記
導電層と、第１層間絶縁膜と、前記データ線と、第２層
間絶縁膜と、前記画素電極がこの順に積層されてなり、
前記導電層と前記画素電極とは前記第１及び第２層間絶
縁膜に開孔された前記第１コンタクトホールを介して電
気的に接続されてなることを特徴とする。
本発明のかかる構成によれば、半導体層とデータ線と
の間に導電層を中継することにより、導電層と画素電極
とを第１コンタクトホールを介して電気的に接続可能で
ある。この際、第１コンタクトホールの位置は、データ
線が存在しない平面領域であれば任意の位置に設定でき
るので、設計自由度が増し有利である。
の間に導電層を中継することにより、導電層と画素電極
とを第１コンタクトホールを介して電気的に接続可能で
ある。この際、第１コンタクトホールの位置は、データ
線が存在しない平面領域であれば任意の位置に設定でき
るので、設計自由度が増し有利である。
本発明は、前記半導体層と同一膜からなる第１蓄積容
量電極と前記一方の電極である第２蓄積容量電極との間
に第１誘電体膜となる第１絶縁薄膜が介在されてなり、
前記第２蓄積容量電極と前記導電層の一部からなる第３
蓄積容量電極との間に第２誘電体膜となる第２絶縁薄膜
が介在されてなることを特徴とする。
量電極と前記一方の電極である第２蓄積容量電極との間
に第１誘電体膜となる第１絶縁薄膜が介在されてなり、
前記第２蓄積容量電極と前記導電層の一部からなる第３
蓄積容量電極との間に第２誘電体膜となる第２絶縁薄膜
が介在されてなることを特徴とする。
本発明のかかる構成によれば、半導体層と同一膜から
なる第１蓄積容量電極と前記一方の電極である第２蓄積
容量電極との間に第１絶縁薄膜を介在させ、第２蓄積容
量電極と前記導電層の一部からなる第３蓄積容量電極と
の間に第２絶縁薄膜が介在させているため、導電層を中
央にしてその上下に並列に接続された第１及び第２の蓄
積容量が形成される。このように限られた基板領域に立
体的に導電層を利用して蓄積容量を増大させることがで
きる。
なる第１蓄積容量電極と前記一方の電極である第２蓄積
容量電極との間に第１絶縁薄膜を介在させ、第２蓄積容
量電極と前記導電層の一部からなる第３蓄積容量電極と
の間に第２絶縁薄膜が介在させているため、導電層を中
央にしてその上下に並列に接続された第１及び第２の蓄
積容量が形成される。このように限られた基板領域に立
体的に導電層を利用して蓄積容量を増大させることがで
きる。
本発明は、前記画素電極に付加する蓄積容量を有し、
前記走査線及び前記蓄積容量の一方の電極の上に第１層
間絶縁膜と、前記データ線及び前記導電層と、第２層間
絶縁膜と、前記画素電極がこの順に積層されてなり、前
記導電層と前記画素電極とは前記第２層間絶縁膜に開孔
された前記第１コンタクトホールを介して電気的に接続
されてなることを特徴とする。
前記走査線及び前記蓄積容量の一方の電極の上に第１層
間絶縁膜と、前記データ線及び前記導電層と、第２層間
絶縁膜と、前記画素電極がこの順に積層されてなり、前
記導電層と前記画素電極とは前記第２層間絶縁膜に開孔
された前記第１コンタクトホールを介して電気的に接続
されてなることを特徴とする。
本発明のかかる構成によれば、半導体層とデータ線と
の間に導電層を中継することにより、導電層と画素電極
とを第１コンタクトホールを介して電気的に接続可能で
ある。この際、導電層と画素電極とを電気的に接続する
ための第１コンタクトホールの位置は、データ線が存在
しない平面領域であれば任意の位置に設定できるので、
設計自由度が増し有利である。また、導電層とデータ線
とを同時に形成することが可能であり、工程を増やすこ
となく導電層を形成することが可能である。更に、デー
タ線をAl膜で形成する場合、画素電極を形成するITO膜
との接続不良が発生する恐れがあるため、導電層を２層
以上に形成しても良い。
の間に導電層を中継することにより、導電層と画素電極
とを第１コンタクトホールを介して電気的に接続可能で
ある。この際、導電層と画素電極とを電気的に接続する
ための第１コンタクトホールの位置は、データ線が存在
しない平面領域であれば任意の位置に設定できるので、
設計自由度が増し有利である。また、導電層とデータ線
とを同時に形成することが可能であり、工程を増やすこ
となく導電層を形成することが可能である。更に、デー
タ線をAl膜で形成する場合、画素電極を形成するITO膜
との接続不良が発生する恐れがあるため、導電層を２層
以上に形成しても良い。
本発明は、前記画素電極に付加する蓄積容量を有し、
前記半導体層と同一膜からなる第１蓄積容量電極と前記
一方の電極である第２蓄積容量電極との間に第１誘電体
膜が介在されてなり、前記第２蓄積容量電極と前記導電
層からなる第３蓄積容量電極との間に第２誘電体となる
前記第１層間絶縁膜が介在されてなることを特徴とす
る。
前記半導体層と同一膜からなる第１蓄積容量電極と前記
一方の電極である第２蓄積容量電極との間に第１誘電体
膜が介在されてなり、前記第２蓄積容量電極と前記導電
層からなる第３蓄積容量電極との間に第２誘電体となる
前記第１層間絶縁膜が介在されてなることを特徴とす
る。
本発明のかかる構成によれば、半導体層と同一膜から
なる第１蓄積容量電極と前記一方の電極である第２蓄積
容量電極との間に第１誘電体膜が介在され、第２蓄積容
量電極と前記導電層の一部からなる第３蓄積容量電極と
の間に第２誘電体膜となる前記第１層間絶縁膜が介在さ
れているため、導電層を中央にしてその上下に並列に接
続された第１及び第２の蓄積容量が形成される。このよ
うに限られた基板領域に立体的に導電層を利用して蓄積
容量を増大させることができる。
なる第１蓄積容量電極と前記一方の電極である第２蓄積
容量電極との間に第１誘電体膜が介在され、第２蓄積容
量電極と前記導電層の一部からなる第３蓄積容量電極と
の間に第２誘電体膜となる前記第１層間絶縁膜が介在さ
れているため、導電層を中央にしてその上下に並列に接
続された第１及び第２の蓄積容量が形成される。このよ
うに限られた基板領域に立体的に導電層を利用して蓄積
容量を増大させることができる。
本発明は、前記走査線と前記第２蓄積容量電極は、平
面的に見てほぼ横並びに配置されてなり、前記半導体層
と前記導電層とを接続するための第２コンタクトホール
は、平面的に見て前記走査線及び第２蓄積容量電極の間
に開孔されていることを特徴とする。
面的に見てほぼ横並びに配置されてなり、前記半導体層
と前記導電層とを接続するための第２コンタクトホール
は、平面的に見て前記走査線及び第２蓄積容量電極の間
に開孔されていることを特徴とする。
本発明のかかる構成によれば、走査線及び第２蓄積容
量電極と半導体層のドレイン領域に電気的に接続された
導電層とのショートを防ぐことができる。即ち、第２コ
ンタクトホールは、半導体層に至るがゆえに、平面的に
見て走査線や第２蓄積容量電極と重なる位置に形成する
ことができないが、本発明では、第２コンタクトホール
は平面的に見て走査線及び第２蓄積容量電極の間に開孔
されているので、このような構成により上述のショート
の問題を防ぐことができ、且つ第２コンタクトホールの
存在に起因してその上方に層間絶縁膜を介して画素電極
表面に生じる窪みや凹凸を、走査線と容量線との間にあ
る中央寄りの領域に位置させることが可能となる。従っ
て、第２コンタクトホールの存在に起因して画素電極表
面に生じる窪みや凹凸は、画素開口領域から走査線や第
２蓄積容量電極の幅に応じて非開口領域内へ入り込んで
位置するので、たとえこのような窪みや凹凸に対する平
坦化処理を途中に介在する層間絶縁膜等に施さなくて
も、このような窪みや凹凸による悪影響が、開口領域に
及び難い構成とすることができる。
量電極と半導体層のドレイン領域に電気的に接続された
導電層とのショートを防ぐことができる。即ち、第２コ
ンタクトホールは、半導体層に至るがゆえに、平面的に
見て走査線や第２蓄積容量電極と重なる位置に形成する
ことができないが、本発明では、第２コンタクトホール
は平面的に見て走査線及び第２蓄積容量電極の間に開孔
されているので、このような構成により上述のショート
の問題を防ぐことができ、且つ第２コンタクトホールの
存在に起因してその上方に層間絶縁膜を介して画素電極
表面に生じる窪みや凹凸を、走査線と容量線との間にあ
る中央寄りの領域に位置させることが可能となる。従っ
て、第２コンタクトホールの存在に起因して画素電極表
面に生じる窪みや凹凸は、画素開口領域から走査線や第
２蓄積容量電極の幅に応じて非開口領域内へ入り込んで
位置するので、たとえこのような窪みや凹凸に対する平
坦化処理を途中に介在する層間絶縁膜等に施さなくて
も、このような窪みや凹凸による悪影響が、開口領域に
及び難い構成とすることができる。
本発明は、前記走査線と前記第２蓄積容量電極は、平
面的に見てほぼ横並びに配置されてなり、前記半導体層
と前記導電層とを電気的に接続するための前記第２コン
タクトホールは、平面的に見て前記第２蓄積容量電極の
画素の開口領域に近い位置に配置されていることを特徴
とする。
面的に見てほぼ横並びに配置されてなり、前記半導体層
と前記導電層とを電気的に接続するための前記第２コン
タクトホールは、平面的に見て前記第２蓄積容量電極の
画素の開口領域に近い位置に配置されていることを特徴
とする。
本発明のかかる構成によれば、第２コンタクトホール
は、平面的に見て第２蓄積容量電極の開口領域に接した
側に開孔されている。ここで、第２コンタクトホール
は、薄膜トランジスタの半導体層に至るが故に、平面的
に見て走査線や第２蓄積容量電極と異なる位置に形成す
ることはできない。即ち、これらが重なるのでは、第２
コンタクトホールにより、走査線や第２蓄積容量電極と
導電層とがショートしてしまうのである。しかるに本発
明では、第２コンタクトホールは、平面的に見て第２蓄
積容量電極の開口領域に接した側に開孔されているの
で、特に、電気光学装置として致命的な走査線と導電層
とがショートする可能性を極力低減できる。そして、第
２コンタクトホールは、第１コンタクトホールと異な
り、画素電極から複数の導電層や層間絶縁膜を介して離
れているので、第２コンタクトホールの存在に起因して
層間絶縁膜等を介して画素電極表面に生じる窪みや凹凸
は、本来小さくて済む。或いは、前述の如くほぼ必然的
に画素電極の表面に窪みや凹凸を引き起こすと共に平坦
化が極めて困難な第１コンタクトホールとは異なり、第
２コンタクトホールに起因した窪みや凹凸は、画素電極
との間に介在する層間絶縁膜により比較的容易に平坦化
可能である。従って、必要に応じて第２コンタクトホー
ルの上方における層間絶縁膜を適宜平坦化すれば、上記
の如き第２蓄積容量電極の開口領域に接した側という平
面的に各画素の開口領域に近い位置に第１コンタクトホ
ールを配置することにより、第２コンタクトホールの存
在に起因して走査線及び導電層間がショートしてしまう
可能性を低減可能となるのである。
は、平面的に見て第２蓄積容量電極の開口領域に接した
側に開孔されている。ここで、第２コンタクトホール
は、薄膜トランジスタの半導体層に至るが故に、平面的
に見て走査線や第２蓄積容量電極と異なる位置に形成す
ることはできない。即ち、これらが重なるのでは、第２
コンタクトホールにより、走査線や第２蓄積容量電極と
導電層とがショートしてしまうのである。しかるに本発
明では、第２コンタクトホールは、平面的に見て第２蓄
積容量電極の開口領域に接した側に開孔されているの
で、特に、電気光学装置として致命的な走査線と導電層
とがショートする可能性を極力低減できる。そして、第
２コンタクトホールは、第１コンタクトホールと異な
り、画素電極から複数の導電層や層間絶縁膜を介して離
れているので、第２コンタクトホールの存在に起因して
層間絶縁膜等を介して画素電極表面に生じる窪みや凹凸
は、本来小さくて済む。或いは、前述の如くほぼ必然的
に画素電極の表面に窪みや凹凸を引き起こすと共に平坦
化が極めて困難な第１コンタクトホールとは異なり、第
２コンタクトホールに起因した窪みや凹凸は、画素電極
との間に介在する層間絶縁膜により比較的容易に平坦化
可能である。従って、必要に応じて第２コンタクトホー
ルの上方における層間絶縁膜を適宜平坦化すれば、上記
の如き第２蓄積容量電極の開口領域に接した側という平
面的に各画素の開口領域に近い位置に第１コンタクトホ
ールを配置することにより、第２コンタクトホールの存
在に起因して走査線及び導電層間がショートしてしまう
可能性を低減可能となるのである。
本発明は、前記第１及び第２コンタクトホールのうち
少なくとも一方は、各画素毎に複数設けられている。
少なくとも一方は、各画素毎に複数設けられている。
本発明のかかる構成によれば、複数のコンタクトホー
ルを開孔することにより、同一の電気導電率を得るのに
必要な各コンタクトホールにおける径を小さくできる。
従って、各コンタクトホールに起因した画素電極表面に
おける窪みや凹凸を小さくできるので有利である。ま
た、複数のコンタクトホールにより、冗長構造を実現で
き装置欠陥率を低下できる。
ルを開孔することにより、同一の電気導電率を得るのに
必要な各コンタクトホールにおける径を小さくできる。
従って、各コンタクトホールに起因した画素電極表面に
おける窪みや凹凸を小さくできるので有利である。ま
た、複数のコンタクトホールにより、冗長構造を実現で
き装置欠陥率を低下できる。
本発明は、前記第１コンタクトホールは、平面的に見
て前記走査線と前記第２蓄積容量電極の幅方向のほぼ中
央部に開孔されている。
て前記走査線と前記第２蓄積容量電極の幅方向のほぼ中
央部に開孔されている。
本発明のかかる構成によれば、第１コンタクトホール
は、走査線に沿った領域内の幅方向のほぼ中央部に開孔
されているので、第１コンタクトホールの存在に起因し
て画素電極表面に生じる窪みや凹凸は、走査線に沿って
長手状に伸びる非開口領域のうち幅方向の中央部に位置
させることが可能となる。従って、第１コンタクトホー
ルの存在に起因する窪みや凹凸による悪影響が、開口領
域に及び難い構成とすることができる。このように、こ
の態様における中央部とは、第２コンタクトホールの存
在に起因する窪みや凹凸が開口領域に及ぼす悪影響を実
質的に低減可能なだけ、開口領域との境界から離れて非
開口領域内へ入り込んだ部分であれば足りる意味であ
る。
は、走査線に沿った領域内の幅方向のほぼ中央部に開孔
されているので、第１コンタクトホールの存在に起因し
て画素電極表面に生じる窪みや凹凸は、走査線に沿って
長手状に伸びる非開口領域のうち幅方向の中央部に位置
させることが可能となる。従って、第１コンタクトホー
ルの存在に起因する窪みや凹凸による悪影響が、開口領
域に及び難い構成とすることができる。このように、こ
の態様における中央部とは、第２コンタクトホールの存
在に起因する窪みや凹凸が開口領域に及ぼす悪影響を実
質的に低減可能なだけ、開口領域との境界から離れて非
開口領域内へ入り込んだ部分であれば足りる意味であ
る。
本発明は、前記第１コンタクトホールと前記第２コン
タクトホールとは平面的に見て少なくとも部分的に重な
るように配置されてなることを特徴とする。
タクトホールとは平面的に見て少なくとも部分的に重な
るように配置されてなることを特徴とする。
本発明のかかる構成によれば、第１コンタクトホール
と第２コンタクトホールを重ねて配置されるため、画素
の対称性を有することができる。また、コンタクトホー
ルによる凹凸を１個所にまとめることができるので、液
晶等の電気光学物質におけるディスクリネーションの発
生を低減することができる。
と第２コンタクトホールを重ねて配置されるため、画素
の対称性を有することができる。また、コンタクトホー
ルによる凹凸を１個所にまとめることができるので、液
晶等の電気光学物質におけるディスクリネーションの発
生を低減することができる。
本発明は、前記蓄積容量の一方の電極は所定の電位が
印加される容量線であることを特徴とする。
印加される容量線であることを特徴とする。
本発明のかかる構成によれば、容量線の電位を一定に
することができ、第２蓄積容量の電位を安定させること
ができる。
することができ、第２蓄積容量の電位を安定させること
ができる。
本発明は、前記導電層は、相隣接するデータ線間の中
心線に対してほぼ対称となるように設けられてなること
を特徴とする。
心線に対してほぼ対称となるように設けられてなること
を特徴とする。
本発明のかかる構成によれば、各画素の表面の窪みや
凹凸の偏りを避けることができるため、画像表示領域全
体で、表示むらの発生を防ぐことができる。
凹凸の偏りを避けることができるため、画像表示領域全
体で、表示むらの発生を防ぐことができる。
本発明は、前記基板及び前記第１及び第２層間絶縁膜
のうち少なくとも一つは、少なくとも前記データ線の一
部に対向する部分が凹状に窪んで形成されるか、あるい
は前記第１層間絶縁膜と第２層間絶縁膜のうちの少なく
とも一方を平坦化処理することにより、前記画素電極の
表面が平坦化されている。
のうち少なくとも一つは、少なくとも前記データ線の一
部に対向する部分が凹状に窪んで形成されるか、あるい
は前記第１層間絶縁膜と第２層間絶縁膜のうちの少なく
とも一方を平坦化処理することにより、前記画素電極の
表面が平坦化されている。
本発明のかかる構成によれば、データ線に重ねて薄膜
トランジスタ、走査線、第２蓄積容量電極等が形成され
る領域と他の領域との段差が低減される。このようにし
て第１及び第２層間絶縁膜のうち少なくとも一つは、例
えば、CMP（Chemical Mechanical Polishing）処理、ス
ピンコート処理、リフロー法等や有機SOG（Spin On Gla
ss）膜、無機SOG膜、ポリイミド膜等を利用して、第１
コンタクトホールに対向する箇所を含む画素電極に面す
る側の表面が平坦化されるか、あるいは、第１及び第２
層間絶縁膜のうち、少なくとも一つを凹状に窪ませるこ
とにより、画素電極の下地表面が平坦化されているの
で、画素電極をより一層平坦化でき、画素電極表面の窪
みや凹凸に起因する液晶等の電気光学物質におけるディ
スクリネーションの発生等が低減され、最終的には高品
位の画像表示が可能となる。
トランジスタ、走査線、第２蓄積容量電極等が形成され
る領域と他の領域との段差が低減される。このようにし
て第１及び第２層間絶縁膜のうち少なくとも一つは、例
えば、CMP（Chemical Mechanical Polishing）処理、ス
ピンコート処理、リフロー法等や有機SOG（Spin On Gla
ss）膜、無機SOG膜、ポリイミド膜等を利用して、第１
コンタクトホールに対向する箇所を含む画素電極に面す
る側の表面が平坦化されるか、あるいは、第１及び第２
層間絶縁膜のうち、少なくとも一つを凹状に窪ませるこ
とにより、画素電極の下地表面が平坦化されているの
で、画素電極をより一層平坦化でき、画素電極表面の窪
みや凹凸に起因する液晶等の電気光学物質におけるディ
スクリネーションの発生等が低減され、最終的には高品
位の画像表示が可能となる。
本発明は、前記導電層は、導電性の遮光膜からなる。
本発明のかかる構成によれば、導電性の遮光膜からな
る導電層により、各画素の開口領域を少なくとも部分的
に規定することが可能となる。このように例えば、基板
に対向して配置される対向基板に形成される遮光膜では
なく、TFTアレイ基板上に導電性の遮光膜の一部或いは
全部を設ける構成は、製造プロセスにおける基板と対向
基板との位置ずれによって画素開口率の低下を招かない
点で極めて有利である。
る導電層により、各画素の開口領域を少なくとも部分的
に規定することが可能となる。このように例えば、基板
に対向して配置される対向基板に形成される遮光膜では
なく、TFTアレイ基板上に導電性の遮光膜の一部或いは
全部を設ける構成は、製造プロセスにおける基板と対向
基板との位置ずれによって画素開口率の低下を招かない
点で極めて有利である。
この導電層が遮光膜からなる態様では、前記導電層
は、画素の開口領域の少なくとも一部を規定するように
構成してもよい。
は、画素の開口領域の少なくとも一部を規定するように
構成してもよい。
本発明のかかる構成によれば、導電層単独で、或いは
対向基板に形成された遮光膜等と共に、画素の開口領域
を規定することが可能となる。特に他方の基板に遮光膜
を形成しないで開口領域を規定すれば、製造プロセスに
おける工程を削減することが可能となると共に一対の基
板間のアライメントずれによる画素開口率の低下やばら
つきを防ぐことも可能となり有利である。
対向基板に形成された遮光膜等と共に、画素の開口領域
を規定することが可能となる。特に他方の基板に遮光膜
を形成しないで開口領域を規定すれば、製造プロセスに
おける工程を削減することが可能となると共に一対の基
板間のアライメントずれによる画素開口率の低下やばら
つきを防ぐことも可能となり有利である。
本発明は、前記導電層は、導電性のポリシリコン膜か
ら構成されている。
ら構成されている。
本発明のかかる構成によれば、導電性のポリシリコン
膜からなる導電層は、遮光膜としての機能は発揮しない
が、画素電極と半導体層のドレイン領域とを結ぶ中継機
能は十分に発揮し得る。この場合には特に、層間絶縁膜
との間で熱等によるストレスが発生しにくくなるので、
当該導電層及びその周辺におけるクラック防止に役立
つ。
膜からなる導電層は、遮光膜としての機能は発揮しない
が、画素電極と半導体層のドレイン領域とを結ぶ中継機
能は十分に発揮し得る。この場合には特に、層間絶縁膜
との間で熱等によるストレスが発生しにくくなるので、
当該導電層及びその周辺におけるクラック防止に役立
つ。
本発明は、導電層は、導電性のポリシリコン膜と高融
点金属との２層以上の積層膜からなる。
点金属との２層以上の積層膜からなる。
かかる構成によれば、導電性のポリシリコン膜からな
る導電層は、遮光膜としての機能は発揮しないが、蓄積
容量を増加させる機能及び中継機能は十分に発揮し得
る。また半導体層と導電層のポリシリコン膜を電気的に
接続する際に、同じポリシリコン膜で形成すると、コン
タクト抵抗を大幅に低減することができる。また、この
ような導電性のポリシリコン膜の上に高融点金属を積層
すれば、遮光膜としての機能を発揮するとともに、さら
に抵抗を下げることができる。
る導電層は、遮光膜としての機能は発揮しないが、蓄積
容量を増加させる機能及び中継機能は十分に発揮し得
る。また半導体層と導電層のポリシリコン膜を電気的に
接続する際に、同じポリシリコン膜で形成すると、コン
タクト抵抗を大幅に低減することができる。また、この
ような導電性のポリシリコン膜の上に高融点金属を積層
すれば、遮光膜としての機能を発揮するとともに、さら
に抵抗を下げることができる。
本発明の電気光学装置の製造方法は上記課題を解決す
るために、複数の走査線と、複数のデータ線と、前記各
走査線とデータ線の交差に対応して配置された薄膜トラ
ンジスタ及び画素電極と、前記薄膜トランジスタを構成
する半導体層と前記画素電極の間で電気的に接続された
少なくとも１つの導電層とを有する電気光学装置の製造
方法であって、基板上に前記半導体層を形成する工程
と、前記半導体層上に第１絶縁薄膜を形成する工程と、
前記第１絶縁薄膜上に前記走査線を形成する工程と、前
記走査線上に第２絶縁薄膜を形成する工程と、前記第２
絶縁薄膜上に前記導電層を形成する工程と、前記導電層
上に第１層間絶縁膜を形成する工程と、前記第１層間絶
縁膜上に前記データ線を形成する工程と、前記データ線
上に第２層間絶縁膜を形成する工程と、前記第２層間絶
縁膜の相隣接する２本の前記データ線に対してほぼ対称
な位置に前記第１コンタクトホールを開孔する工程と、
前記第１コンタクトホールを介して前記導電層に対して
電気的な接続がとれるように前記画素電極を形成する工
程とを含むことを特徴とする。
るために、複数の走査線と、複数のデータ線と、前記各
走査線とデータ線の交差に対応して配置された薄膜トラ
ンジスタ及び画素電極と、前記薄膜トランジスタを構成
する半導体層と前記画素電極の間で電気的に接続された
少なくとも１つの導電層とを有する電気光学装置の製造
方法であって、基板上に前記半導体層を形成する工程
と、前記半導体層上に第１絶縁薄膜を形成する工程と、
前記第１絶縁薄膜上に前記走査線を形成する工程と、前
記走査線上に第２絶縁薄膜を形成する工程と、前記第２
絶縁薄膜上に前記導電層を形成する工程と、前記導電層
上に第１層間絶縁膜を形成する工程と、前記第１層間絶
縁膜上に前記データ線を形成する工程と、前記データ線
上に第２層間絶縁膜を形成する工程と、前記第２層間絶
縁膜の相隣接する２本の前記データ線に対してほぼ対称
な位置に前記第１コンタクトホールを開孔する工程と、
前記第１コンタクトホールを介して前記導電層に対して
電気的な接続がとれるように前記画素電極を形成する工
程とを含むことを特徴とする。
本発明のかかる構成によれば、前述した本発明の第１
の電気光学装置を比較的少ない工程数で且つ比較的簡単
な各工程を用いて製造できる。
の電気光学装置を比較的少ない工程数で且つ比較的簡単
な各工程を用いて製造できる。
本発明は上記課題を解決するために、複数の走査線
と、複数のデータ線と、前記走査線とデータ線の交差に
対応して配置された薄膜トランジスタ及び画素電極と、
前記薄膜トランジスタを構成する半導体層と前記画素電
極との間で電気的に接続された少なくとも１つの導電層
とを有する電気光学装置の製造方法であって、基板にソ
ース領域、チャネル領域及び前記ドレイン領域を含む所
定パターンを持つ前記半導体層を形成する工程と、前記
半導体層上に絶縁薄膜を形成する工程と、前記絶縁薄膜
上に前記走査線を形成する工程と、前記走査線上に第１
層間絶縁膜を形成する工程と、前記第１層間絶縁膜上に
前記データ線と前記導電層とを形成する工程と、前記導
電層上に第２層間絶縁膜を形成する工程と、前記第２層
間絶縁膜の相隣接する２本の前記データ線に対してほぼ
対称的な位置に前記第１コンタクトホールを開孔する工
程と、前記第１コンタクトホールを介して前記導電層に
対して電気的な接続がとれるように前記画素電極を形成
する工程とを含むことを特徴とする。
と、複数のデータ線と、前記走査線とデータ線の交差に
対応して配置された薄膜トランジスタ及び画素電極と、
前記薄膜トランジスタを構成する半導体層と前記画素電
極との間で電気的に接続された少なくとも１つの導電層
とを有する電気光学装置の製造方法であって、基板にソ
ース領域、チャネル領域及び前記ドレイン領域を含む所
定パターンを持つ前記半導体層を形成する工程と、前記
半導体層上に絶縁薄膜を形成する工程と、前記絶縁薄膜
上に前記走査線を形成する工程と、前記走査線上に第１
層間絶縁膜を形成する工程と、前記第１層間絶縁膜上に
前記データ線と前記導電層とを形成する工程と、前記導
電層上に第２層間絶縁膜を形成する工程と、前記第２層
間絶縁膜の相隣接する２本の前記データ線に対してほぼ
対称的な位置に前記第１コンタクトホールを開孔する工
程と、前記第１コンタクトホールを介して前記導電層に
対して電気的な接続がとれるように前記画素電極を形成
する工程とを含むことを特徴とする。
本発明のかかる構成によれば、電気光学装置を比較的
少ない工程数で且つ比較的簡単な各工程を用いて製造で
きる。
少ない工程数で且つ比較的簡単な各工程を用いて製造で
きる。
本発明は、前記走査線を形成する工程において、前記
画素電極に付加するための蓄積容量の一方の電極を前記
走査線に沿って横並びに同一材料で同時に形成する工程
を有し、平面的に見て前記走査線と前記一方の電極の間
に第２コンタクトホールを開孔することを特徴とする。
画素電極に付加するための蓄積容量の一方の電極を前記
走査線に沿って横並びに同一材料で同時に形成する工程
を有し、平面的に見て前記走査線と前記一方の電極の間
に第２コンタクトホールを開孔することを特徴とする。
本発明のかかる構成によれば、電気光学装置を比較的
少ない工程数で且つ比較的簡単な各工程を用いて製造す
ることができる。
少ない工程数で且つ比較的簡単な各工程を用いて製造す
ることができる。
本発明のこのような作用及び他の利得は次に説明する
実施の形態から明らかにする。
実施の形態から明らかにする。
［図面の簡単な説明］
図１は、電気光学装置の第１実施形態である液晶装置
における画像表示領域を構成するマトリクス状の複数の
画素に設けられた各種素子、配線等の等価回路図であ
る。
における画像表示領域を構成するマトリクス状の複数の
画素に設けられた各種素子、配線等の等価回路図であ
る。
図２は、第１実施形態の液晶装置におけるデータ線、
走査線、画素電極、遮光膜等が形成されたTFTアレイ基
板の相隣接する複数の画素群の平面図である。
走査線、画素電極、遮光膜等が形成されたTFTアレイ基
板の相隣接する複数の画素群の平面図である。
図３は、図２のＡ−A'断面図である。
図４は、第１実施形態の液晶装置の製造プロセスを順
に追って示す工程図（その１）である。
に追って示す工程図（その１）である。
図５は、第１実施形態の液晶装置の製造プロセスを順
を追って示す工程図（その２）である。
を追って示す工程図（その２）である。
図６は、第１実施形態の液晶装置の製造プロセスを順
を追って示す工程図（その３）である。
を追って示す工程図（その３）である。
図７は、第１実施形態の液晶装置の製造プロセスを順
を追って示す工程図（その４）である。
を追って示す工程図（その４）である。
図８は、電気光学装置の第２実施形態である液晶装置
におけるデータ線、走査線、画素電極、遮光膜等が形成
されたTFTアレイ基板の相隣接する複数の画素群の平面
図である。
におけるデータ線、走査線、画素電極、遮光膜等が形成
されたTFTアレイ基板の相隣接する複数の画素群の平面
図である。
図９は、電気光学装置の第３実施形態におけるデータ
線、走査線、画素電極、遮光膜等が形成されたTFTアレ
イ基板の相隣接する複数の画素群の平面図である。
線、走査線、画素電極、遮光膜等が形成されたTFTアレ
イ基板の相隣接する複数の画素群の平面図である。
図10は、図９のＢ−B'断面図である。
図11は、電気光学装置の第４実施形態におけるコンタ
クトホールの各種の配置例を示す図式的平面図である。
クトホールの各種の配置例を示す図式的平面図である。
図12は、電気光学装置の第５実施形態である液晶装置
の平面図である。
の平面図である。
図13は、図12のＣ−C'断面図である。
図14は、電気光学装置の第６実施形態である液晶装置
の平面図である。
の平面図である。
図15は、図14のＤ−D'断面図である。
図16は、電気光学装置の第７実施形態である液晶装置
の断面図である。
の断面図である。
図17は、電気光学装置に第８実施形態である液晶装置
の断面図である。
の断面図である。
図18は、各実施形態の液晶装置におけるTFTアレイ基
板をその上に形成された各構成要素と共に対向基板の側
から見た平面図である。
板をその上に形成された各構成要素と共に対向基板の側
から見た平面図である。
図19は、図18のＨ−H'断面図である。
図20は、複板方式のカラープロジェクタにおける光合
成の原理を示す概念図である。
成の原理を示す概念図である。
［符号の説明］
1a…半導体層
1a'…チャネル領域
1b…低濃度ソース領域
1c…低濃度ドレイン領域
1d…高濃度ソース領域
1e…高濃度ドレイン領域
1f…第１蓄積容量電極
２…絶縁薄膜（第１誘電体膜）
3a…走査線
3b…容量線
４…第１層間絶縁膜
５…コンタクトホール
6a…データ線
6c…第１バリア層
７…第２層間絶縁膜
8a…コンタクトホール
8b…コンタクトホール
9a…画素電極
10…TFTアレイ基板
11a…第１遮光膜
12…下地絶縁膜
16…配向膜
20…対向基板
21…対向電極
22…配向膜
23…第２遮光膜
30…TFT
50……液晶層
70…蓄積容量
70a…第１蓄積容量
70b…第２蓄積容量
80…バリア層
81…第２誘電体膜
88a…コンタクトホール
88b…コンタクトホール
88c…コンタクトホール
90…第２バリア層
91…層間絶縁膜
［発明を実施するための最良の形態］
以下、本発明の実施の形態を図面に基づいて説明す
る。
る。
（電気光学装置の第１実施形態）
本発明による電気光学装置の第１実施形態である液晶
装置の構成について、図１から図３を参照して説明す
る。図１は、液晶装置の画像表示領域を構成するマトリ
クス状に形成された複数の画素における各種素子、配線
等の等価回路であり、図２は、データ線、走査線、画素
電極、遮光膜等が形成されたTFTアレイ基板の相隣接す
る複数の画素群の平面図であり、図３は、図２のＡ−A'
断面図である。尚、図３においては、各層や各部材を図
面上で認識可能な程度の大きさとするため、各層や各部
材毎に縮尺を異ならしめてある。
装置の構成について、図１から図３を参照して説明す
る。図１は、液晶装置の画像表示領域を構成するマトリ
クス状に形成された複数の画素における各種素子、配線
等の等価回路であり、図２は、データ線、走査線、画素
電極、遮光膜等が形成されたTFTアレイ基板の相隣接す
る複数の画素群の平面図であり、図３は、図２のＡ−A'
断面図である。尚、図３においては、各層や各部材を図
面上で認識可能な程度の大きさとするため、各層や各部
材毎に縮尺を異ならしめてある。
図１において、本実施形態における液晶装置の画像表
示領域を構成するマトリクス状に形成された複数の画素
は、画素電極9aを制御するためのTFT30がマトリクス状
に複数形成されており、画像信号が供給されるデータ線
6aが当該TFT30のソース領域に電気的に接続されてい
る。データ線6aに書き込む画像信号S1、S2、…、Snは、
この順に線順次に供給しても構わないし、相隣接する複
数のデータ線6a同士に対して、グループ毎に供給するよ
うにしても良い。また、TFT30のゲートに走査線3aが電
気的に接続されており、所定のタイミングで、走査線3a
にパルス的に走査信号G1、G2、…、Gmを、この順に線順
次で印加するように構成されている。画素電極9aは、TF
T30のドレイン領域に電気的に接続されており、スイッ
チング素子であるTFT30を一定期間だけそのスイッチを
閉じることにより、データ線6aから供給される画像信号
S1、S2、…、Snを所定のタイミングで書き込む。画素電
極9aを介して液晶に書き込まれた所定レベルの画像信号
S1、S2、…、Snは、対向基板（後述する）に形成された
対向電極（後述する）との間で一定期間保持される。液
晶は、印加される電圧レベルにより分子集合の配向や秩
序が変化することにより、光を変調し、階調表示を可能
にする。ノーマリーホワイトモードであれば、印加され
た電圧に応じて入射光がこの液晶部分を通過不可能とさ
れ、ノーマリーブラックモードであれば、印加された電
圧に応じて入射光がこの液晶部分を通過可能とされ、全
体として液晶装置からは画像信号に応じたコントラスト
を持つ光が出射する。ここで、保持された画像信号がリ
ークするのを防ぐために、画素電極9aと対向電極との間
に形成される液晶容量と並列に蓄積容量70を付加する。
例えば、画素電極9aの電圧は、ソース電圧が印加された
時間よりも３桁も長い時間だけ蓄積容量70により保持さ
れる。これにより、保持特性は更に改善され、コントラ
スト比の高い液晶装置が実現できる。
示領域を構成するマトリクス状に形成された複数の画素
は、画素電極9aを制御するためのTFT30がマトリクス状
に複数形成されており、画像信号が供給されるデータ線
6aが当該TFT30のソース領域に電気的に接続されてい
る。データ線6aに書き込む画像信号S1、S2、…、Snは、
この順に線順次に供給しても構わないし、相隣接する複
数のデータ線6a同士に対して、グループ毎に供給するよ
うにしても良い。また、TFT30のゲートに走査線3aが電
気的に接続されており、所定のタイミングで、走査線3a
にパルス的に走査信号G1、G2、…、Gmを、この順に線順
次で印加するように構成されている。画素電極9aは、TF
T30のドレイン領域に電気的に接続されており、スイッ
チング素子であるTFT30を一定期間だけそのスイッチを
閉じることにより、データ線6aから供給される画像信号
S1、S2、…、Snを所定のタイミングで書き込む。画素電
極9aを介して液晶に書き込まれた所定レベルの画像信号
S1、S2、…、Snは、対向基板（後述する）に形成された
対向電極（後述する）との間で一定期間保持される。液
晶は、印加される電圧レベルにより分子集合の配向や秩
序が変化することにより、光を変調し、階調表示を可能
にする。ノーマリーホワイトモードであれば、印加され
た電圧に応じて入射光がこの液晶部分を通過不可能とさ
れ、ノーマリーブラックモードであれば、印加された電
圧に応じて入射光がこの液晶部分を通過可能とされ、全
体として液晶装置からは画像信号に応じたコントラスト
を持つ光が出射する。ここで、保持された画像信号がリ
ークするのを防ぐために、画素電極9aと対向電極との間
に形成される液晶容量と並列に蓄積容量70を付加する。
例えば、画素電極9aの電圧は、ソース電圧が印加された
時間よりも３桁も長い時間だけ蓄積容量70により保持さ
れる。これにより、保持特性は更に改善され、コントラ
スト比の高い液晶装置が実現できる。
図２において、液晶装置のTFTアレイ基板上には、マ
トリクス状に複数の透明な画素電極9a（点線部9a'によ
り輪郭が示されている）が設けられており、画素電極9a
の縦横の境界に各々沿ってデータ線6a、走査線3a及び容
量線3bが設けられている。データ線6aは、コンタクトホ
ール５を介してポリシリコン膜等からなる半導体層1aの
うち後述のソース領域に電気的に接続されており、画素
電極9aは、図中右下がりの斜線で示した領域に夫々形成
されておりバッファとしての導電層（以下、バリア層と
称す）80を中継して、コンタクトホール8a並びにコンタ
クトホール8bを介して半導体層1aのうち後述のドレイン
領域に電気的に接続されている。また、半導体層1aのう
ちチャネル領域1a'に対向するように走査線3aが配置さ
れており、走査線3aのチャネル領域1a'に対向する部分
はゲート電極として機能する。このように、走査線3aと
データ線6aとの交差する個所には夫々、チャネル領域1
a'に走査線3aの一部がゲート電極として対向配置された
TFT30が設けられている。
トリクス状に複数の透明な画素電極9a（点線部9a'によ
り輪郭が示されている）が設けられており、画素電極9a
の縦横の境界に各々沿ってデータ線6a、走査線3a及び容
量線3bが設けられている。データ線6aは、コンタクトホ
ール５を介してポリシリコン膜等からなる半導体層1aの
うち後述のソース領域に電気的に接続されており、画素
電極9aは、図中右下がりの斜線で示した領域に夫々形成
されておりバッファとしての導電層（以下、バリア層と
称す）80を中継して、コンタクトホール8a並びにコンタ
クトホール8bを介して半導体層1aのうち後述のドレイン
領域に電気的に接続されている。また、半導体層1aのう
ちチャネル領域1a'に対向するように走査線3aが配置さ
れており、走査線3aのチャネル領域1a'に対向する部分
はゲート電極として機能する。このように、走査線3aと
データ線6aとの交差する個所には夫々、チャネル領域1
a'に走査線3aの一部がゲート電極として対向配置された
TFT30が設けられている。
容量線3bは、走査線3aに沿ってほぼ直線状に伸びる本
線部と、データ線6aと交差する箇所からデータ線6aに沿
って前段側（図中、上向き）に突出した突出部とを有す
る。
線部と、データ線6aと交差する箇所からデータ線6aに沿
って前段側（図中、上向き）に突出した突出部とを有す
る。
特に、島状のバリア層80は夫々、コンタクトホール8a
により半導体層1aのドレイン領域に電気的に接続されて
おり、コンタクトホール8bにより画素電極9aに電気的に
接続されており、ドレイン領域と画素電極9aとの間にお
ける導電層或いはバッファとして機能している。このバ
リア層80、コンタクトホール8a並びにコンタクトホール
8bについては後に詳述する。
により半導体層1aのドレイン領域に電気的に接続されて
おり、コンタクトホール8bにより画素電極9aに電気的に
接続されており、ドレイン領域と画素電極9aとの間にお
ける導電層或いはバッファとして機能している。このバ
リア層80、コンタクトホール8a並びにコンタクトホール
8bについては後に詳述する。
また、図中太線で示した領域には夫々、走査線3a、容
量線3b及びTFT30の下側を通るように、第１遮光膜11aを
設けてもよい。第１遮光膜11aは夫々、走査線3aに沿っ
て線状に形成されていると共に、データ線6aと交差する
箇所が図中下方に幅広に形成されており、この幅広の部
分により各TFTのチャネル領域1a'をTFTアレイ基板側か
ら見て夫々覆う位置に設けることにより、TFTアレイ基
板裏面からの光の照射を防止できる。
量線3b及びTFT30の下側を通るように、第１遮光膜11aを
設けてもよい。第１遮光膜11aは夫々、走査線3aに沿っ
て線状に形成されていると共に、データ線6aと交差する
箇所が図中下方に幅広に形成されており、この幅広の部
分により各TFTのチャネル領域1a'をTFTアレイ基板側か
ら見て夫々覆う位置に設けることにより、TFTアレイ基
板裏面からの光の照射を防止できる。
次に図３の断面図に示すように、液晶装置は、一方の
基板の一例を構成するTFTアレイ基板10と、これに対向
配置される他方の基板の一例を構成する対向基板20とを
備えている。TFTアレイ基板10は、例えば石英基板、ガ
ラス基板、シリコン基板からなり、対向基板20は、例え
ばガラス基板や石英基板からなる。TFTアレイ基板10に
は、画素電極9aが設けられており、その上側には、ラビ
ング処理等の所定の配向処理が施された配向膜16が設け
られている。画素電極9aは例えば、ITO膜などの透明導
電性薄膜からなる。また配向膜16は例えば、ポリイミド
薄膜などの有機薄膜からなる。
基板の一例を構成するTFTアレイ基板10と、これに対向
配置される他方の基板の一例を構成する対向基板20とを
備えている。TFTアレイ基板10は、例えば石英基板、ガ
ラス基板、シリコン基板からなり、対向基板20は、例え
ばガラス基板や石英基板からなる。TFTアレイ基板10に
は、画素電極9aが設けられており、その上側には、ラビ
ング処理等の所定の配向処理が施された配向膜16が設け
られている。画素電極9aは例えば、ITO膜などの透明導
電性薄膜からなる。また配向膜16は例えば、ポリイミド
薄膜などの有機薄膜からなる。
他方、対向基板20には、その前面に渡って対向電極21
が設けられており、その下側には、ラビング処理等の所
定の配向処理が施された配向膜22が設けられている。対
向電極21は例えば、ITO膜などの透明導電性薄膜からな
る。また配向膜22は、ポリイミド薄膜などの有機薄膜か
らなる。
が設けられており、その下側には、ラビング処理等の所
定の配向処理が施された配向膜22が設けられている。対
向電極21は例えば、ITO膜などの透明導電性薄膜からな
る。また配向膜22は、ポリイミド薄膜などの有機薄膜か
らなる。
TFTアレイ基板10には、各画素電極9aに隣接する位置
に、各画素電極9aをスイッチング制御する画素スイッチ
ング用TFT30が設けられている。
に、各画素電極9aをスイッチング制御する画素スイッチ
ング用TFT30が設けられている。
対向基板20には、更に図３に示すように、各画素の非
開口領域に、第２遮光膜23が設けられている。このた
め、対向基板20の側から入射光が画素スイッチング用TF
T30の半導体層1aのチャネル領域1a'や低濃度ソース領域
1b及び低濃度ドレイン領域1cに侵入することはない。更
に、第２遮光膜23は、コントラストの向上、カラーフィ
ルタを形成した場合における色材の混色防止などの機能
を有する。
開口領域に、第２遮光膜23が設けられている。このた
め、対向基板20の側から入射光が画素スイッチング用TF
T30の半導体層1aのチャネル領域1a'や低濃度ソース領域
1b及び低濃度ドレイン領域1cに侵入することはない。更
に、第２遮光膜23は、コントラストの向上、カラーフィ
ルタを形成した場合における色材の混色防止などの機能
を有する。
このように構成され、画素電極9aと対向電極21とが対
面するように配置されたTFTアレイ基板10と対向基板20
との間には、後述のシール材により囲まれた空間に電気
光学物質の一例である液晶が封入され、液晶層50が形成
される。液晶層50は、画素電極9aからの電界が印加され
ていない状態で配向膜16及び22により所定の配向状態を
とる。液晶層50は、例えば一種又は数種類のネマティッ
ク液晶を混合した液晶からなる。シール材は、TFTアレ
イ基板10及び対向基板20をそれらの周辺で貼り合わせる
ための、例えば光硬化性樹脂や熱硬化性樹脂からなる接
着剤であり、両基板間の距離を所定値とするためのグラ
スファイバー或いはガラスビーズ等のギャップ材が混入
されている。
面するように配置されたTFTアレイ基板10と対向基板20
との間には、後述のシール材により囲まれた空間に電気
光学物質の一例である液晶が封入され、液晶層50が形成
される。液晶層50は、画素電極9aからの電界が印加され
ていない状態で配向膜16及び22により所定の配向状態を
とる。液晶層50は、例えば一種又は数種類のネマティッ
ク液晶を混合した液晶からなる。シール材は、TFTアレ
イ基板10及び対向基板20をそれらの周辺で貼り合わせる
ための、例えば光硬化性樹脂や熱硬化性樹脂からなる接
着剤であり、両基板間の距離を所定値とするためのグラ
スファイバー或いはガラスビーズ等のギャップ材が混入
されている。
更に図３に示すように、画素スイッチング用TFT30に
各々対向する位置においてTFTアレイ基板10と各画素ス
イッチング用TFT30との間に、第１遮光膜11aを設けると
良い。第１遮光膜11aは、好ましくは不透明な高融点金
属であるTi（チタン）、Cr（クロム）、Ｗ（タングステ
ン）、Ta（タンタル）、Mo（モリブデン）及びPb（鉛）
のうちの少なくとも一つを含む、金属単体、合金、金属
シリサイド等から構成される。このような材料から構成
すれば、TFTアレイ基板10上の第１遮光膜11aの形成工程
の後に行われる画素スイッチング用TFT30の形成工程に
おける高温処理により、第１遮光膜11aが破壊されたり
溶融しないようにできる。第１遮光膜11aが形成されて
いるので、TFTアレイ基板10の側からの反射光（戻り
光）等が画素スイッチング用TFT30を構成する半導体層1
aのチャネル領域1a'や低濃度ソース領域1b及び低濃度ド
レイン領域1cに入射する事態を未然に防ぐことができ、
これに起因した光電流の発生により画素スイッチング用
TFT30の特性が変化したり、劣化することはない。
各々対向する位置においてTFTアレイ基板10と各画素ス
イッチング用TFT30との間に、第１遮光膜11aを設けると
良い。第１遮光膜11aは、好ましくは不透明な高融点金
属であるTi（チタン）、Cr（クロム）、Ｗ（タングステ
ン）、Ta（タンタル）、Mo（モリブデン）及びPb（鉛）
のうちの少なくとも一つを含む、金属単体、合金、金属
シリサイド等から構成される。このような材料から構成
すれば、TFTアレイ基板10上の第１遮光膜11aの形成工程
の後に行われる画素スイッチング用TFT30の形成工程に
おける高温処理により、第１遮光膜11aが破壊されたり
溶融しないようにできる。第１遮光膜11aが形成されて
いるので、TFTアレイ基板10の側からの反射光（戻り
光）等が画素スイッチング用TFT30を構成する半導体層1
aのチャネル領域1a'や低濃度ソース領域1b及び低濃度ド
レイン領域1cに入射する事態を未然に防ぐことができ、
これに起因した光電流の発生により画素スイッチング用
TFT30の特性が変化したり、劣化することはない。
尚、縞状に形成された第１遮光膜11aは、走査線3a下
に延設されて、定電位源又は大容量部分に電気的に接続
されてもよい。このように構成すれば、第１遮光膜11a
に対向配置される画素スイッチング用TFT30に対し第１
遮光膜11aの電位変動が悪影響を及ぼすことはない。こ
の場合、定電位源としては、当該液晶装置を駆動するた
めの周辺回路（例えば、走査線駆動回路、データ線駆動
回路等）に供給される負電源、正電源等の定電位源、接
地電源、対向電極21に供給される定電位源等が挙げられ
る。尚、第１遮光膜11aはデータ線6a及び走査線3aに沿
って格子状で形成しても良いし、少なくとも画素スイッ
チング用TFT30のチャネル領域1a'や低濃度ソース領域1b
及び低濃度ドレイン領域1cを覆うように島状に形成して
も良い。
に延設されて、定電位源又は大容量部分に電気的に接続
されてもよい。このように構成すれば、第１遮光膜11a
に対向配置される画素スイッチング用TFT30に対し第１
遮光膜11aの電位変動が悪影響を及ぼすことはない。こ
の場合、定電位源としては、当該液晶装置を駆動するた
めの周辺回路（例えば、走査線駆動回路、データ線駆動
回路等）に供給される負電源、正電源等の定電位源、接
地電源、対向電極21に供給される定電位源等が挙げられ
る。尚、第１遮光膜11aはデータ線6a及び走査線3aに沿
って格子状で形成しても良いし、少なくとも画素スイッ
チング用TFT30のチャネル領域1a'や低濃度ソース領域1b
及び低濃度ドレイン領域1cを覆うように島状に形成して
も良い。
更に、第１遮光膜11aと複数の画素スイッチング用TFT
30との間には、下地絶縁膜12が設けられている。下地絶
縁膜12は、画素スイッチング用TFT30を構成する半導体
層1aを第１遮光膜11aから電気的に絶縁するために設け
られるものである。更に、下地絶縁膜12は、TFTアレイ
基板10の全面に形成されることにより、画素スイッチン
グ用TFT30のための下地膜としての機能をも有する。即
ち、TFTアレイ基板10の表面の研磨時における荒れや、
洗浄後に残る汚れ等で画素スイッチング用TFT30の特性
の劣化等を防止する機能を有する。下地絶縁膜12は、例
えば、NSG（ノンドープトシリケートガラス）、PSG（リ
ンシリケートガラス）、BSG（ボロンシリケートガラ
ス）、BPSG（ボロンリンシリケートガラス）などの高絶
縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等か
らなる。下地絶縁膜12により、第１遮光膜11aが画素ス
イッチング用TFT30等を汚染する事態を未然に防ぐこと
もできる。
30との間には、下地絶縁膜12が設けられている。下地絶
縁膜12は、画素スイッチング用TFT30を構成する半導体
層1aを第１遮光膜11aから電気的に絶縁するために設け
られるものである。更に、下地絶縁膜12は、TFTアレイ
基板10の全面に形成されることにより、画素スイッチン
グ用TFT30のための下地膜としての機能をも有する。即
ち、TFTアレイ基板10の表面の研磨時における荒れや、
洗浄後に残る汚れ等で画素スイッチング用TFT30の特性
の劣化等を防止する機能を有する。下地絶縁膜12は、例
えば、NSG（ノンドープトシリケートガラス）、PSG（リ
ンシリケートガラス）、BSG（ボロンシリケートガラ
ス）、BPSG（ボロンリンシリケートガラス）などの高絶
縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等か
らなる。下地絶縁膜12により、第１遮光膜11aが画素ス
イッチング用TFT30等を汚染する事態を未然に防ぐこと
もできる。
本実施形態では、半導体層1aを高濃度ドレイン領域1e
から延設して第１蓄積容量電極1fとし、これに対向する
容量線3bの一部を第２蓄積容量電極とし、ゲート絶縁膜
として機能する絶縁薄膜２を走査線3aに対向する位置か
ら延設してこれらの電極間に挟持された第１誘電体膜と
することにより、第１蓄積容量70aが形成されている。
更に、この第２蓄積容量電極と対向するバリア層80の一
部を第３蓄積容量電極とし、これらの電極間に第２誘電
体膜81を設けることにより、第２蓄積容量70bが形成さ
れている。そして、これら第１及び第２蓄積容量70a及
び70bがコンタクトホール8aを介して並列接続されて蓄
積容量70が構成されている。特に第１蓄積容量70aを形
成する第１誘電体膜を含む絶縁薄膜２は、高温酸化によ
りポリシリコン膜上に形成されるTFT30のゲート絶縁膜
に他ならないので、薄く且つ高耐圧の絶縁膜とすること
ができ、第１蓄積容量70aは比較的小面積で大容量の蓄
積容量として構成できる。また、第２誘電体膜81も、第
１誘電体膜２と同様に或いは第１誘電体膜２よりも薄く
形成することができるので、図２に示したように相隣接
するデータ線6a間の領域を利用して、第２蓄積容量70b
は比較的小面積で大容量の蓄積容量として構成できる。
従って、これら第１蓄積容量70a及び第２蓄積容量70bか
ら立体的に構成される蓄積容量70は、データ線6a下の領
域及び走査線3aに沿って液晶のディスクリネーションが
発生する領域（即ち、容量線3bが形成された領域）とい
う画素開口領域を外れたスペースを有効に利用して、小
面積で大容量の蓄積容量を形成することができる。
から延設して第１蓄積容量電極1fとし、これに対向する
容量線3bの一部を第２蓄積容量電極とし、ゲート絶縁膜
として機能する絶縁薄膜２を走査線3aに対向する位置か
ら延設してこれらの電極間に挟持された第１誘電体膜と
することにより、第１蓄積容量70aが形成されている。
更に、この第２蓄積容量電極と対向するバリア層80の一
部を第３蓄積容量電極とし、これらの電極間に第２誘電
体膜81を設けることにより、第２蓄積容量70bが形成さ
れている。そして、これら第１及び第２蓄積容量70a及
び70bがコンタクトホール8aを介して並列接続されて蓄
積容量70が構成されている。特に第１蓄積容量70aを形
成する第１誘電体膜を含む絶縁薄膜２は、高温酸化によ
りポリシリコン膜上に形成されるTFT30のゲート絶縁膜
に他ならないので、薄く且つ高耐圧の絶縁膜とすること
ができ、第１蓄積容量70aは比較的小面積で大容量の蓄
積容量として構成できる。また、第２誘電体膜81も、第
１誘電体膜２と同様に或いは第１誘電体膜２よりも薄く
形成することができるので、図２に示したように相隣接
するデータ線6a間の領域を利用して、第２蓄積容量70b
は比較的小面積で大容量の蓄積容量として構成できる。
従って、これら第１蓄積容量70a及び第２蓄積容量70bか
ら立体的に構成される蓄積容量70は、データ線6a下の領
域及び走査線3aに沿って液晶のディスクリネーションが
発生する領域（即ち、容量線3bが形成された領域）とい
う画素開口領域を外れたスペースを有効に利用して、小
面積で大容量の蓄積容量を形成することができる。
このように第２蓄積容量70bを構成する第２誘電体膜8
1は、酸化シリコン膜、窒化シリコン膜等でもよいし、
多層膜から構成してもよい。一般に絶縁薄膜を形成する
のに用いられる各種の公知技術（減圧CVD法、プラズマC
VD法、熱酸化法、常圧CVD法、スパッタリング法、ECRプ
ラズマ法、リモートプラズマ法等）により、第２誘電体
膜81を形成可能である。第２誘電体膜81を薄く形成する
ことにより、コンタクトホール8aの径を更に小さく出来
るので、前述したコンタクトホール8aにおけるバリア層
80の窪みや凹凸が更に小さくて済み、その上方に位置す
る画素電極9aにおける平坦化が更に促進される。
1は、酸化シリコン膜、窒化シリコン膜等でもよいし、
多層膜から構成してもよい。一般に絶縁薄膜を形成する
のに用いられる各種の公知技術（減圧CVD法、プラズマC
VD法、熱酸化法、常圧CVD法、スパッタリング法、ECRプ
ラズマ法、リモートプラズマ法等）により、第２誘電体
膜81を形成可能である。第２誘電体膜81を薄く形成する
ことにより、コンタクトホール8aの径を更に小さく出来
るので、前述したコンタクトホール8aにおけるバリア層
80の窪みや凹凸が更に小さくて済み、その上方に位置す
る画素電極9aにおける平坦化が更に促進される。
図３において、画素スイッチング用TFT30は、LDD（Li
ghtly Doped Drain）構造を有しており、走査線3a、当
該走査線3aからの電界によりチャネルが形成される半導
体層1aのチャネル領域1a'、走査線3aと半導体層1aとを
絶縁する絶縁薄膜２、データ線6a、半導体層1aの低濃度
ソース領域1b及び低濃度ドレイン領域1c、半導体層1aの
高濃度ソース領域1d並びに高濃度ドレイン領域1eを備え
ている。高濃度ドレイン領域1eには、複数の画素電極9a
のうちの対応する一つがバリア層80を中継して接続され
ている。低濃度ソース領域1b及び高濃度ソース領域1d並
びに低濃度ドレイン領域1c及び高濃度ドレイン領域1eは
後述のように、半導体層1aに対し、ｎ型又はｐ型のチャ
ネルを形成するかに応じて所定濃度のｎ型用又はｐ型用
の不純物をドープすることにより形成されている。ｎ型
チャネルのTFTは、動作速度が速いという利点があり、
画素のスイッチング素子である画素スイッチング用TFT3
0として用いられることが多い。本実施形態では特にデ
ータ線6aは、Al（アルミニウム）膜等の低抵抗な金属膜
や金属シリサイド等の合金膜などの遮光性且つ導電性の
薄膜から構成されている。また、バリア層80及び第２誘
電体81の上には、高濃度ソース領域1dへ通じるコンタク
トホール５及びバリア層80へ通じるコンタクトホール8b
が各々形成された第１層間絶縁膜４が形成されている。
この高濃度ソース領域1dへのコンタクトホール５を介し
て、データ線6aは高濃度ソース領域1dに電気的に接続さ
れている。更に、データ線6a及び第１層間絶縁膜４の上
には、バリア層80へのコンタクトホール8bが形成された
第２層間絶縁膜７が形成されている。このコンタクトホ
ール8bを介して、画素電極9aはバリア層80に電気的に接
続されており、更にバリア層80を中継してコンタクトホ
ール8aを介して高濃度ドレイン領域1eに電気的に接続さ
れている。前述の画素電極9aは、このように構成された
第２層間絶縁膜７の上面に設けられている。
ghtly Doped Drain）構造を有しており、走査線3a、当
該走査線3aからの電界によりチャネルが形成される半導
体層1aのチャネル領域1a'、走査線3aと半導体層1aとを
絶縁する絶縁薄膜２、データ線6a、半導体層1aの低濃度
ソース領域1b及び低濃度ドレイン領域1c、半導体層1aの
高濃度ソース領域1d並びに高濃度ドレイン領域1eを備え
ている。高濃度ドレイン領域1eには、複数の画素電極9a
のうちの対応する一つがバリア層80を中継して接続され
ている。低濃度ソース領域1b及び高濃度ソース領域1d並
びに低濃度ドレイン領域1c及び高濃度ドレイン領域1eは
後述のように、半導体層1aに対し、ｎ型又はｐ型のチャ
ネルを形成するかに応じて所定濃度のｎ型用又はｐ型用
の不純物をドープすることにより形成されている。ｎ型
チャネルのTFTは、動作速度が速いという利点があり、
画素のスイッチング素子である画素スイッチング用TFT3
0として用いられることが多い。本実施形態では特にデ
ータ線6aは、Al（アルミニウム）膜等の低抵抗な金属膜
や金属シリサイド等の合金膜などの遮光性且つ導電性の
薄膜から構成されている。また、バリア層80及び第２誘
電体81の上には、高濃度ソース領域1dへ通じるコンタク
トホール５及びバリア層80へ通じるコンタクトホール8b
が各々形成された第１層間絶縁膜４が形成されている。
この高濃度ソース領域1dへのコンタクトホール５を介し
て、データ線6aは高濃度ソース領域1dに電気的に接続さ
れている。更に、データ線6a及び第１層間絶縁膜４の上
には、バリア層80へのコンタクトホール8bが形成された
第２層間絶縁膜７が形成されている。このコンタクトホ
ール8bを介して、画素電極9aはバリア層80に電気的に接
続されており、更にバリア層80を中継してコンタクトホ
ール8aを介して高濃度ドレイン領域1eに電気的に接続さ
れている。前述の画素電極9aは、このように構成された
第２層間絶縁膜７の上面に設けられている。
画素スイッチング用TFT30は、好ましくは上述のよう
にLDD構造を持つが、低濃度ソース領域1b及び低濃度ド
レイン領域1cに不純物イオンの打ち込みを行わないオフ
セット構造を持ってよいし、走査線3aの一部であるゲー
ト電極をマスクとして高濃度で不純物イオンを打ち込
み、自己整合的に高濃度ソース領域1d及び高濃度ドレイ
ン領域1eを形成するセルフアライン型のTFTであっても
よい。
にLDD構造を持つが、低濃度ソース領域1b及び低濃度ド
レイン領域1cに不純物イオンの打ち込みを行わないオフ
セット構造を持ってよいし、走査線3aの一部であるゲー
ト電極をマスクとして高濃度で不純物イオンを打ち込
み、自己整合的に高濃度ソース領域1d及び高濃度ドレイ
ン領域1eを形成するセルフアライン型のTFTであっても
よい。
また本実施形態では、画素スイッチング用TFT30の走
査線3aの一部からなるゲート電極を高濃度ソース領域1d
及び高濃度ドレイン領域1e間に１個のみ配置したシング
ルゲート構造としたが、これらの間に２個以上のゲート
電極を配置してもよい。この際、各々のゲート電極には
同一の信号が印加されるようにする。このようにデュア
ルゲート或いはトリプルゲート以上でTFTを構成すれ
ば、チャネルとソース−ドレイン領域接合部のリーク電
流を防止でき、オフ時の電流を低減することができる。
これらのゲート電極の少なくとも１個をLDD構造或いは
オフセット構造にすれば、更にオフ電流を低減でき、安
定したスイッチング素子を得ることができる。
査線3aの一部からなるゲート電極を高濃度ソース領域1d
及び高濃度ドレイン領域1e間に１個のみ配置したシング
ルゲート構造としたが、これらの間に２個以上のゲート
電極を配置してもよい。この際、各々のゲート電極には
同一の信号が印加されるようにする。このようにデュア
ルゲート或いはトリプルゲート以上でTFTを構成すれ
ば、チャネルとソース−ドレイン領域接合部のリーク電
流を防止でき、オフ時の電流を低減することができる。
これらのゲート電極の少なくとも１個をLDD構造或いは
オフセット構造にすれば、更にオフ電流を低減でき、安
定したスイッチング素子を得ることができる。
図２及び図３に示すように、本実施形態の液晶装置で
は、高濃度ドレイン領域1eと画素電極9aとをコンタクト
ホール8a及びコンタクトホール8bを介してバリア層80を
経由して電気的に接続するので、画素電極9aからドレイ
ン領域まで一つのコンタクトホールを開孔する場合と比
較して、コンタクトホール8a及びコンタクトホール8bの
径を夫々小さくできる。即ち、一つのコンタクトホール
を開孔する場合には、コンタクトホールを深く開孔する
程エッチング精度は落ちるため、例えば50nm程度の非常
に薄い半導体層1aにおける突き抜けを防止するために
は、コンタクトホールの径を小さくできるドライエッチ
ングを途中で停止して、最終的にウエットエッチングで
半導体層1aまで開孔するように工程を組まねばならな
い。或いは、ドライエッチングによる突き抜け防止用の
ポリシリコン膜を別途設けたりする必要が生じてしまう
のである。
は、高濃度ドレイン領域1eと画素電極9aとをコンタクト
ホール8a及びコンタクトホール8bを介してバリア層80を
経由して電気的に接続するので、画素電極9aからドレイ
ン領域まで一つのコンタクトホールを開孔する場合と比
較して、コンタクトホール8a及びコンタクトホール8bの
径を夫々小さくできる。即ち、一つのコンタクトホール
を開孔する場合には、コンタクトホールを深く開孔する
程エッチング精度は落ちるため、例えば50nm程度の非常
に薄い半導体層1aにおける突き抜けを防止するために
は、コンタクトホールの径を小さくできるドライエッチ
ングを途中で停止して、最終的にウエットエッチングで
半導体層1aまで開孔するように工程を組まねばならな
い。或いは、ドライエッチングによる突き抜け防止用の
ポリシリコン膜を別途設けたりする必要が生じてしまう
のである。
これに対して本実施形態では、画素電極9a及び高濃度
ドレイン領域1eを２つの直列なコンタクトホール8a及び
コンタクトホール8bにより電気的に接続すればよいの
で、これらコンタクトホール8a及びコンタクトホール8b
を夫々、ドライエッチングにより開孔することが可能と
なるのである。或いは、少なくともウエットエッチング
により開孔する距離を短くすることが可能となるのであ
る。但し、コンタクトホール8a及びコンタクトホール8b
に夫々、若干のテーパを付けるために、ドライエッチン
グ後に敢えて比較的短時間のウエットエッチングを行う
ようにしてもよい。
ドレイン領域1eを２つの直列なコンタクトホール8a及び
コンタクトホール8bにより電気的に接続すればよいの
で、これらコンタクトホール8a及びコンタクトホール8b
を夫々、ドライエッチングにより開孔することが可能と
なるのである。或いは、少なくともウエットエッチング
により開孔する距離を短くすることが可能となるのであ
る。但し、コンタクトホール8a及びコンタクトホール8b
に夫々、若干のテーパを付けるために、ドライエッチン
グ後に敢えて比較的短時間のウエットエッチングを行う
ようにしてもよい。
以上のように本実施形態によれば、コンタクトホール
8a及びコンタクトホール8bの径を夫々小さくでき、コン
タクトホール8aにおけるバリア層80の表面に形成される
窪みや凹凸も小さくて済むので、その上方に位置する画
素電極9aの部分における平坦化が、ある程度促進され
る。更に、第２コンタクトホール8bにおける画素電極9a
の表面に形成される窪みや凹凸も小さくて済むので、こ
の画素電極9aの部分における平坦化が、ある程度促進さ
れる。
8a及びコンタクトホール8bの径を夫々小さくでき、コン
タクトホール8aにおけるバリア層80の表面に形成される
窪みや凹凸も小さくて済むので、その上方に位置する画
素電極9aの部分における平坦化が、ある程度促進され
る。更に、第２コンタクトホール8bにおける画素電極9a
の表面に形成される窪みや凹凸も小さくて済むので、こ
の画素電極9aの部分における平坦化が、ある程度促進さ
れる。
本実施形態では特に、バリア層80は、導電性の遮光膜
からなる。従って、バリア層80により、各画素開口領域
を少なくとも部分的に規定することが可能となる。例え
ば、バリア層80は、第１遮光膜11aと同じく、不透明な
高融点金属であるTi、Cr、Ｗ、Ta、Mo及びPbのうちの少
なくとも一つを含む、金属単体、合金、金属シリサイド
等から構成される。これらの高融点金属と画素電極9aを
構成するITO膜とのコンタクト抵抗は低いため、コンタ
クトホール8bを介してバリア層80及び画素電極9a間で良
好に電気的な接続がとれる。バリア層80の膜厚は、例え
ば50nm以上500nm以下程度とするのが好ましい。50nm程
度の厚みがあれば、製造プロセスにおける第２コンタク
トホール8bの開孔時に突き抜ける可能性は低くなり、ま
た500nm程度であればバリア層80の存在に起因した画素
電極9aの表面の凹凸は問題とならないか或いは比較的容
易に平坦化可能だからである。ここで、データ線6aとバ
リア層80と第１遮光膜11aあるいは、データ線6aとバリ
ア層80等の遮光性を有する膜により画素開口部を規定す
ることが可能である。このような場合、対向基板20に第
２遮光膜23を形成しなくて済むため、工程を削減するこ
とが可能である。さらに、対向基板20とTFTアレイ基板1
0とのアライメントずれによる画素開口率の低下やばら
つきを防ぐことができる。また、対向基板20に第２遮光
膜23を設ける場合は、TFTアレイ基板10とのアライメン
トずれを考慮して大きめに形成するが上述のようにデー
タ線6a、バリア層80等のTFTアレイ基板10側に形成され
た遮光性の膜により画素開口部を規定するため、精度よ
く画素開口部を規定することができ、対向基板20に設け
た第２遮光膜23により画素開口部を決める場合に比べて
開口率を向上させることができる。
からなる。従って、バリア層80により、各画素開口領域
を少なくとも部分的に規定することが可能となる。例え
ば、バリア層80は、第１遮光膜11aと同じく、不透明な
高融点金属であるTi、Cr、Ｗ、Ta、Mo及びPbのうちの少
なくとも一つを含む、金属単体、合金、金属シリサイド
等から構成される。これらの高融点金属と画素電極9aを
構成するITO膜とのコンタクト抵抗は低いため、コンタ
クトホール8bを介してバリア層80及び画素電極9a間で良
好に電気的な接続がとれる。バリア層80の膜厚は、例え
ば50nm以上500nm以下程度とするのが好ましい。50nm程
度の厚みがあれば、製造プロセスにおける第２コンタク
トホール8bの開孔時に突き抜ける可能性は低くなり、ま
た500nm程度であればバリア層80の存在に起因した画素
電極9aの表面の凹凸は問題とならないか或いは比較的容
易に平坦化可能だからである。ここで、データ線6aとバ
リア層80と第１遮光膜11aあるいは、データ線6aとバリ
ア層80等の遮光性を有する膜により画素開口部を規定す
ることが可能である。このような場合、対向基板20に第
２遮光膜23を形成しなくて済むため、工程を削減するこ
とが可能である。さらに、対向基板20とTFTアレイ基板1
0とのアライメントずれによる画素開口率の低下やばら
つきを防ぐことができる。また、対向基板20に第２遮光
膜23を設ける場合は、TFTアレイ基板10とのアライメン
トずれを考慮して大きめに形成するが上述のようにデー
タ線6a、バリア層80等のTFTアレイ基板10側に形成され
た遮光性の膜により画素開口部を規定するため、精度よ
く画素開口部を規定することができ、対向基板20に設け
た第２遮光膜23により画素開口部を決める場合に比べて
開口率を向上させることができる。
尚、本実施形態では、バリア層80が導電性の遮光打か
らなるため様々な利点が得られるが、バリア層80を、高
融点金属膜ではなく、例えば、リン等をドープした低抵
抗な導電性のポリシリコン膜から構成してもよい。この
ように構成すれば、バリア層80は、遮光膜としての機能
は発揮しないが、蓄積容量70を増加させる機能及びバリ
ア層本来の中継機能は十分に発揮し得る。更に、第１層
間絶縁膜４との間で熱等によるストレスが発生し難くな
るので、バリア層80及びその周辺におけるクラック防止
に役立つ。また、バリア層80をポリシリコン膜の上に金
属膜を用いて２層以上の積層膜で形成してもよい。さら
に、２層のポリシリコン膜の間に金属膜を挟んで３層と
してもよい。このように、バリア層80と高濃度ドレイン
領域1eとを電気的に接続する際に、同じポリシリコン膜
で形成すると、コンタクト抵抗を大幅に低減することが
できる。他方、画素開口領域を規定するための遮光につ
いては、第１遮光膜11aや第２遮光膜23により別途行え
ばよい。
らなるため様々な利点が得られるが、バリア層80を、高
融点金属膜ではなく、例えば、リン等をドープした低抵
抗な導電性のポリシリコン膜から構成してもよい。この
ように構成すれば、バリア層80は、遮光膜としての機能
は発揮しないが、蓄積容量70を増加させる機能及びバリ
ア層本来の中継機能は十分に発揮し得る。更に、第１層
間絶縁膜４との間で熱等によるストレスが発生し難くな
るので、バリア層80及びその周辺におけるクラック防止
に役立つ。また、バリア層80をポリシリコン膜の上に金
属膜を用いて２層以上の積層膜で形成してもよい。さら
に、２層のポリシリコン膜の間に金属膜を挟んで３層と
してもよい。このように、バリア層80と高濃度ドレイン
領域1eとを電気的に接続する際に、同じポリシリコン膜
で形成すると、コンタクト抵抗を大幅に低減することが
できる。他方、画素開口領域を規定するための遮光につ
いては、第１遮光膜11aや第２遮光膜23により別途行え
ばよい。
本実施の形態では特に、コンタクトホール8bは、非開
口領域内において、相隣接する２本のデータ線6aに対し
てほぼ対称な位置に開孔されている。即ちコンタクトホ
ール8bは、平面的に見て２本のデータ線6aのほぼ中央位
置に開孔されている。ここで、コンタクトホール8bは、
画素電極9aに至るが故に、画素電極9aの表面においてコ
ンタクトホール8bに対応する個所には、多かれ少なかれ
何らかの窪みや凹凸が生じてしまう。この窪みや凹凸が
生じた個所は、画素電極9a上に形成された配向膜16に対
してラビング処理等を行った後の液晶のディスクリネー
ションの発生を引き起こす。しかるに本実施形態では、
コンタクトホール8bは、非開口領域内において相隣接す
る２本のデータ線6aに対してほぼ対称な位置に開孔され
ているので、コンタクトホール8bに対応する画素電極9a
の表面の窪みや凹凸は、各画素毎に相隣接する２本のデ
ータ線6aに対してほぼ対称な位置に発生する。従って、
配向膜16に対してラビング処理を対向基板20側から見て
右回りに回転するTN液晶用に行った場合と逆に左回りに
回転するTN液晶用に行った場合とを考えると、このよう
な画素電極9aの表面の窪みや凹凸に起因した液晶のディ
スクリネーションの発生は、どちらの場合にも各画素に
同様の傾向で発生させることができる。この結果、明視
方向の異なる複数の液晶装置と左シフト用の液晶装置と
を組み合わせて複板方式のカラープロジェクタ等用に使
用する場合に、特定個所における不良が組み合わせたこ
とにより増長される事態を妨げる。
口領域内において、相隣接する２本のデータ線6aに対し
てほぼ対称な位置に開孔されている。即ちコンタクトホ
ール8bは、平面的に見て２本のデータ線6aのほぼ中央位
置に開孔されている。ここで、コンタクトホール8bは、
画素電極9aに至るが故に、画素電極9aの表面においてコ
ンタクトホール8bに対応する個所には、多かれ少なかれ
何らかの窪みや凹凸が生じてしまう。この窪みや凹凸が
生じた個所は、画素電極9a上に形成された配向膜16に対
してラビング処理等を行った後の液晶のディスクリネー
ションの発生を引き起こす。しかるに本実施形態では、
コンタクトホール8bは、非開口領域内において相隣接す
る２本のデータ線6aに対してほぼ対称な位置に開孔され
ているので、コンタクトホール8bに対応する画素電極9a
の表面の窪みや凹凸は、各画素毎に相隣接する２本のデ
ータ線6aに対してほぼ対称な位置に発生する。従って、
配向膜16に対してラビング処理を対向基板20側から見て
右回りに回転するTN液晶用に行った場合と逆に左回りに
回転するTN液晶用に行った場合とを考えると、このよう
な画素電極9aの表面の窪みや凹凸に起因した液晶のディ
スクリネーションの発生は、どちらの場合にも各画素に
同様の傾向で発生させることができる。この結果、明視
方向の異なる複数の液晶装置と左シフト用の液晶装置と
を組み合わせて複板方式のカラープロジェクタ等用に使
用する場合に、特定個所における不良が組み合わせたこ
とにより増長される事態を妨げる。
更に本実施形態では特に、コンタクトホール8aも、非
開口領域内において相隣接する２本の前記データ線6aに
対してほぼ対称な位置に開孔されている。従って、コン
タクトホール8aは、層間絶縁膜等を介して画素電極9aか
ら比較的離れているめ、コンタクトホール8b程には画素
電極9aの表面の形状に対して影響を及ぼさないものの、
コンタクトホール8bの場合と同様に、各画素単位でコン
タクトホール8aに対応する画素電極9aの表面の窪みや凹
凸が走査線に沿ったどちらの方向にも偏っていないよう
にできる。
開口領域内において相隣接する２本の前記データ線6aに
対してほぼ対称な位置に開孔されている。従って、コン
タクトホール8aは、層間絶縁膜等を介して画素電極9aか
ら比較的離れているめ、コンタクトホール8b程には画素
電極9aの表面の形状に対して影響を及ぼさないものの、
コンタクトホール8bの場合と同様に、各画素単位でコン
タクトホール8aに対応する画素電極9aの表面の窪みや凹
凸が走査線に沿ったどちらの方向にも偏っていないよう
にできる。
尚、本実施形態ではバリア層80についても、非開口領
域内において相隣接する２本のデータ線6aに対してほぼ
対称な平面形状を有しているため、バリア層80の膜厚に
起因した画素電極9aにおける凹凸も、相隣接する２本の
データ線6aに対して対称となる。従ってどちらの方向か
らラビング処理を施しても、その悪影響が各画素毎に非
対称となることはない。また、バリア層80は各画素単位
毎に島状に形成されているため、バリア層80を形成する
膜の応力の影響を受けることがない。
域内において相隣接する２本のデータ線6aに対してほぼ
対称な平面形状を有しているため、バリア層80の膜厚に
起因した画素電極9aにおける凹凸も、相隣接する２本の
データ線6aに対して対称となる。従ってどちらの方向か
らラビング処理を施しても、その悪影響が各画素毎に非
対称となることはない。また、バリア層80は各画素単位
毎に島状に形成されているため、バリア層80を形成する
膜の応力の影響を受けることがない。
また、図２に示すように、走査線3aと容量線3bは、非
開口領域のうち走査線3aに沿った領域内において、平面
的に見て一本ずつ対をなしてほぼ横並びに配置されてお
り、コンタクトホール8aは、非開口領域のうち走査線3a
に沿った領域内において、走査線3a及び容量線3bの間に
開孔されている。従って、走査線3aや容量線3bと高濃度
ドレイン領域1eとがショートすることなく、しかもコン
タクトホール8aの存在に起因してその上方に第１層間絶
縁膜４及び第２層間絶縁膜７等を介して画素電極9aの表
面に生じる窪みや凹凸を、非開口領域のうち走査線3aと
容量線3bとの間にある中央寄りの領域に位置させること
が可能となる。従って、コンタクトホール8aの存在に起
因して画素電極9aの表面に生じる窪みや凹凸は、画素開
口領域から走査線3aや容量線3bの幅に応じて非開口領域
内へ入り込んで位置するので、例えこのような窪みや凹
凸に対する平坦化処理を途中に介在する第１層間絶縁膜
４及び第２層間絶縁膜７等に施さなくても、このような
窪みや凹凸による悪影響が、開口領域に及び難い構成と
することができる。尚、図２に示すように、本実施形態
では特に、コンタクトホール8aの存在により走査線3aや
容量線3bの縦幅が全体的に細くならないように、或いは
非開口領域の幅が不必要に増大しないように、容量線3b
の平面形状は、コンタクトホール8aやコンタクトホール
8bの形成領域に対応してくびれ込むようにすると、画素
開口率の低下を防ぐことができる。更に、走査線3aも容
量線3bと同様にその平面形状をコンタクトホール8aやコ
ンタクトホール8bの形成領域に対応してくびれ込むよう
にしても良い。また、コンタクトホール8bは、容量線3b
上に第２誘電体膜81を介してバリア層80を積層してある
場合には、容量線3b上に設けても良い。この場合には、
コンタクトホール8bの開孔領域にも蓄積容量を設けるこ
とができ有利である。
開口領域のうち走査線3aに沿った領域内において、平面
的に見て一本ずつ対をなしてほぼ横並びに配置されてお
り、コンタクトホール8aは、非開口領域のうち走査線3a
に沿った領域内において、走査線3a及び容量線3bの間に
開孔されている。従って、走査線3aや容量線3bと高濃度
ドレイン領域1eとがショートすることなく、しかもコン
タクトホール8aの存在に起因してその上方に第１層間絶
縁膜４及び第２層間絶縁膜７等を介して画素電極9aの表
面に生じる窪みや凹凸を、非開口領域のうち走査線3aと
容量線3bとの間にある中央寄りの領域に位置させること
が可能となる。従って、コンタクトホール8aの存在に起
因して画素電極9aの表面に生じる窪みや凹凸は、画素開
口領域から走査線3aや容量線3bの幅に応じて非開口領域
内へ入り込んで位置するので、例えこのような窪みや凹
凸に対する平坦化処理を途中に介在する第１層間絶縁膜
４及び第２層間絶縁膜７等に施さなくても、このような
窪みや凹凸による悪影響が、開口領域に及び難い構成と
することができる。尚、図２に示すように、本実施形態
では特に、コンタクトホール8aの存在により走査線3aや
容量線3bの縦幅が全体的に細くならないように、或いは
非開口領域の幅が不必要に増大しないように、容量線3b
の平面形状は、コンタクトホール8aやコンタクトホール
8bの形成領域に対応してくびれ込むようにすると、画素
開口率の低下を防ぐことができる。更に、走査線3aも容
量線3bと同様にその平面形状をコンタクトホール8aやコ
ンタクトホール8bの形成領域に対応してくびれ込むよう
にしても良い。また、コンタクトホール8bは、容量線3b
上に第２誘電体膜81を介してバリア層80を積層してある
場合には、容量線3b上に設けても良い。この場合には、
コンタクトホール8bの開孔領域にも蓄積容量を設けるこ
とができ有利である。
更にバリア層80は、データ線6aを構成するAl層よりも
下側に設けられているので、コンタクトホール8bの位置
は、データ線6aが存在しない平面領域であれば任意の位
置に設定できる。
下側に設けられているので、コンタクトホール8bの位置
は、データ線6aが存在しない平面領域であれば任意の位
置に設定できる。
更にまた、コンタクトホール8bは、平面的に見て非開
口領域のうち走査線3aに沿った領域内のデータ線6aに平
行な幅方向のほぼ中央部に開孔されている。よって、コ
ンタクトホール8bの存在に起因して画素電極9aの表面に
生じる窪みや凹凸は、平面的に見て走査線3aに沿って長
手状に伸びる非開口領域のうち幅方向のほぼ中央部に位
置させることが可能となる。従って、コンタクトホール
8bの存在に起因する窪みや凹凸による悪影響が、開口領
域に及び難い構成とすることができる。
口領域のうち走査線3aに沿った領域内のデータ線6aに平
行な幅方向のほぼ中央部に開孔されている。よって、コ
ンタクトホール8bの存在に起因して画素電極9aの表面に
生じる窪みや凹凸は、平面的に見て走査線3aに沿って長
手状に伸びる非開口領域のうち幅方向のほぼ中央部に位
置させることが可能となる。従って、コンタクトホール
8bの存在に起因する窪みや凹凸による悪影響が、開口領
域に及び難い構成とすることができる。
尚、コンタクトホール8a、コンタクトホール8b及びコ
ンタクトホール５の平面形状は、円形や四角形或いはそ
の他の多角形状等でもよいが、円形は特にコンタクトホ
ールの周囲の層間絶縁膜等におけるクラック防止に役立
つ。そして、良好に電気的な接続を得るために、ドライ
エッチング後にウエットエッチングを行って、これらの
コンタクトホールに夫々若干のテーパをつけることが好
ましい。
ンタクトホール５の平面形状は、円形や四角形或いはそ
の他の多角形状等でもよいが、円形は特にコンタクトホ
ールの周囲の層間絶縁膜等におけるクラック防止に役立
つ。そして、良好に電気的な接続を得るために、ドライ
エッチング後にウエットエッチングを行って、これらの
コンタクトホールに夫々若干のテーパをつけることが好
ましい。
以上説明したように第１実施形態の液晶装置によれ
ば、コンタクトホール8a並びにコンタクトホール8bの形
成位置を工夫することにより、各画素単位でコンタクト
ホール8bに対応する画素電極9aの表面の窪みや凹凸に起
因する不良傾向が安定するため、コンタクトホールの存
在により画像表示領域内の特定個所における不良が一定
限度を超えて顕在化して、表示画像の品位が劣化する事
態、或いは当該液晶装置全体が不良品となる事態を効率
的に防ぐことが可能となる。更に、コンタクトホール8a
の形成位置を工夫することにより装置欠陥が生じにくい
構成が得られる。加えて、コンタクトホール8bは、平面
的に見てデータ線6aが存在せず且つバリア層80が存在す
る領域であれば、任意の平面位置に開孔可能であるた
め、コンタクトホール8bを開孔する位置の自由度が格段
に高まるので、平面レイアウトに関する設計自由度が非
常に高まり、実用上大変便利である。
ば、コンタクトホール8a並びにコンタクトホール8bの形
成位置を工夫することにより、各画素単位でコンタクト
ホール8bに対応する画素電極9aの表面の窪みや凹凸に起
因する不良傾向が安定するため、コンタクトホールの存
在により画像表示領域内の特定個所における不良が一定
限度を超えて顕在化して、表示画像の品位が劣化する事
態、或いは当該液晶装置全体が不良品となる事態を効率
的に防ぐことが可能となる。更に、コンタクトホール8a
の形成位置を工夫することにより装置欠陥が生じにくい
構成が得られる。加えて、コンタクトホール8bは、平面
的に見てデータ線6aが存在せず且つバリア層80が存在す
る領域であれば、任意の平面位置に開孔可能であるた
め、コンタクトホール8bを開孔する位置の自由度が格段
に高まるので、平面レイアウトに関する設計自由度が非
常に高まり、実用上大変便利である。
（電気光学装置の第１実施形態における製造プロセス）
次に、以上のような構成を持つ実施形態における液晶
装置の製造プロセスについて、図４から図７を参照して
説明する。尚、図４から図７は各工程におけるTFTアレ
イ基板側の各層を、図３と同様に図２のＡ−A'断面に対
応させて示す工程図である。
装置の製造プロセスについて、図４から図７を参照して
説明する。尚、図４から図７は各工程におけるTFTアレ
イ基板側の各層を、図３と同様に図２のＡ−A'断面に対
応させて示す工程図である。
先ず図４の工程（１）に示すように、石英基板、ハー
ドガラス、シリコン基板等のTFTアレイ基板10を用意す
る。ここで、好ましくはN2（窒素）等の不活性ガス雰囲
気且つ約900〜1300℃の高温で熱処理し、後に実施され
る高温プロセスにおけるTFTアレイ基板10に生じる歪み
が少なくなるように前処理しておく。即ち、製造プロセ
スにおける最高温で高温処理される温度に合わせて、事
前にTFTアレイ基板10を同じ温度かそれ以上の温度で熱
処理しておく。そして、このように処理されたTFTアレ
イ基板10の全面に、Ti、Cr、Ｗ、Ta、Mo及びPb等の金属
や金属シリサイド等の金属合金膜を、スパッタリング等
により、100〜500nm程度の膜厚、好ましくは約200nmの
膜厚の遮光膜11を形成する。尚、遮光膜11上には、表面
反射を緩和するためにポリシリコン膜等の反射防止膜を
形成しても良い。
ドガラス、シリコン基板等のTFTアレイ基板10を用意す
る。ここで、好ましくはN2（窒素）等の不活性ガス雰囲
気且つ約900〜1300℃の高温で熱処理し、後に実施され
る高温プロセスにおけるTFTアレイ基板10に生じる歪み
が少なくなるように前処理しておく。即ち、製造プロセ
スにおける最高温で高温処理される温度に合わせて、事
前にTFTアレイ基板10を同じ温度かそれ以上の温度で熱
処理しておく。そして、このように処理されたTFTアレ
イ基板10の全面に、Ti、Cr、Ｗ、Ta、Mo及びPb等の金属
や金属シリサイド等の金属合金膜を、スパッタリング等
により、100〜500nm程度の膜厚、好ましくは約200nmの
膜厚の遮光膜11を形成する。尚、遮光膜11上には、表面
反射を緩和するためにポリシリコン膜等の反射防止膜を
形成しても良い。
次に工程（２）に示すように、該形成された遮光膜11
上にフォトリソグラフィ工程により第１遮光膜11aのパ
ターン（図２参照）に対応するレジストマスクを形成
し、該レジストマスクを介して遮光膜11に対しエッチン
グを行うことにより、第１遮光膜11aを形成する。
上にフォトリソグラフィ工程により第１遮光膜11aのパ
ターン（図２参照）に対応するレジストマスクを形成
し、該レジストマスクを介して遮光膜11に対しエッチン
グを行うことにより、第１遮光膜11aを形成する。
次に工程（３）に示すように、第１遮光膜11aの上
に、例えば、常圧又は減圧CVD法等によりTEOS（テトラ
・エチル・オルソ・シリケート）ガス、TEB（テトラ・
エチル・ボートレート）ガス、TMOP（テトラ・メチル・
オキシ・フォスレート）ガス等を用いて、NSG、PSG、BS
G、BPSGなどのシリケートガラス膜、窒化シリコン膜や
酸化シリコン膜等からなる下地絶縁膜12を形成する、こ
の下地絶縁膜12の膜厚は、例えば、約500〜2000nmとす
る。尚、TFTアレイ基板10の裏面からの戻り光が問題に
ならない場合は、第１遮光膜11aや下地絶縁膜12を形成
しなくても良い。
に、例えば、常圧又は減圧CVD法等によりTEOS（テトラ
・エチル・オルソ・シリケート）ガス、TEB（テトラ・
エチル・ボートレート）ガス、TMOP（テトラ・メチル・
オキシ・フォスレート）ガス等を用いて、NSG、PSG、BS
G、BPSGなどのシリケートガラス膜、窒化シリコン膜や
酸化シリコン膜等からなる下地絶縁膜12を形成する、こ
の下地絶縁膜12の膜厚は、例えば、約500〜2000nmとす
る。尚、TFTアレイ基板10の裏面からの戻り光が問題に
ならない場合は、第１遮光膜11aや下地絶縁膜12を形成
しなくても良い。
次に工程（４）に示すように、下地絶縁膜12の上に、
約450〜550℃、好ましくは約500℃の比較的低温環境中
で、流量約400〜600cc/minのモノシランガス、ジシラン
ガス等を用いた減圧CVD（例えば、圧力約20〜40PaのCV
D）により、アモルファスシリコン膜を形成する。その
後、窒素雰囲気中で、約600〜700℃にて約１〜10時間、
好ましくは、４〜６時間の熱処理を施すことにより、ポ
リシリコン膜１を約50〜200nmの厚さ、好ましくは約100
nmの厚さとなるまで固相成長させる。固相成長させる方
法としては、RTA（Rapid Thermal Anneal）を使った熱
処理でも良いし、エキシマレーザー等を用いたレーザー
熱処理でも良い。
約450〜550℃、好ましくは約500℃の比較的低温環境中
で、流量約400〜600cc/minのモノシランガス、ジシラン
ガス等を用いた減圧CVD（例えば、圧力約20〜40PaのCV
D）により、アモルファスシリコン膜を形成する。その
後、窒素雰囲気中で、約600〜700℃にて約１〜10時間、
好ましくは、４〜６時間の熱処理を施すことにより、ポ
リシリコン膜１を約50〜200nmの厚さ、好ましくは約100
nmの厚さとなるまで固相成長させる。固相成長させる方
法としては、RTA（Rapid Thermal Anneal）を使った熱
処理でも良いし、エキシマレーザー等を用いたレーザー
熱処理でも良い。
この際、図３に示した画素スイッチング用TFT30とし
て、ｎチャネル型の画素スイッチング用TFT30を作成す
る場合には、当該チャネル領域にSb（アンチモン）、As
（砒素）、Ｐ（リン）などのＶ族元素の不純物を僅かに
イオン注入等によりドープしても良い。また、画素スイ
ッチング用TFT30をｐチャネル型とする場合には、Ｂ
（ボロン）、Ga（ガリウム）、In（インジウム）などの
III族元素の不純物を僅かにイオン注入等によりドープ
しても良い。尚、アモルファスシリコン膜を経ないで、
減圧CVD法等によりポリシリコン膜１を直接形成しても
良い。或いは、減圧CVD法等により堆積したポリシリコ
ン膜にシリコンイオンを打ち込んで一旦非晶質化し、そ
の後熱処理等により再結晶化させてポリシリコン膜１を
形成しても良い。
て、ｎチャネル型の画素スイッチング用TFT30を作成す
る場合には、当該チャネル領域にSb（アンチモン）、As
（砒素）、Ｐ（リン）などのＶ族元素の不純物を僅かに
イオン注入等によりドープしても良い。また、画素スイ
ッチング用TFT30をｐチャネル型とする場合には、Ｂ
（ボロン）、Ga（ガリウム）、In（インジウム）などの
III族元素の不純物を僅かにイオン注入等によりドープ
しても良い。尚、アモルファスシリコン膜を経ないで、
減圧CVD法等によりポリシリコン膜１を直接形成しても
良い。或いは、減圧CVD法等により堆積したポリシリコ
ン膜にシリコンイオンを打ち込んで一旦非晶質化し、そ
の後熱処理等により再結晶化させてポリシリコン膜１を
形成しても良い。
次に工程（５）に示すように、フォトリソグラフィ工
程、エッチング工程等により、図２に示した如き所定パ
ターンを有する半導体層1aを形成する。
程、エッチング工程等により、図２に示した如き所定パ
ターンを有する半導体層1aを形成する。
次に工程（６）に示すように、画素スイッチング用TF
T30を構成する半導体層1aを約900〜1300℃の温度、好ま
しくは約1000℃の温度により熱酸化することにより、約
30nmの比較的薄い厚さの熱酸化シリコン膜2aを形成し、
更に工程（７）に示すように、減圧CVD法等により高温
酸化シリコン膜（HTO膜）や窒化シリコン膜からなる絶
縁膜2bを約50nmの比較的薄い厚さに堆積し、熱酸化シリ
コン膜2a及び絶縁膜2bを含む多層構造を持つ画素スイッ
チング用TFT30の絶縁薄膜２と共に蓄積容量形成用の第
１誘電体膜を形成する。この結果、半導体層1aの厚さ
は、約30〜150nmの厚さ、好ましくは約35〜50nmの厚さ
となり、絶縁薄膜（第１誘電体膜）２の厚さは、約20−
150nmの厚さ、好ましくは約30〜100nmの厚さとなる。こ
のように高温熱酸化時間を短くすることにより、特に８
インチ程度の大型基板を使用する場合に熱によるそりを
防止することができる。但し、ポリシリコン膜１を熱酸
化することのみにより、単一層構造を持つ絶縁薄膜２を
形成してもよい。
T30を構成する半導体層1aを約900〜1300℃の温度、好ま
しくは約1000℃の温度により熱酸化することにより、約
30nmの比較的薄い厚さの熱酸化シリコン膜2aを形成し、
更に工程（７）に示すように、減圧CVD法等により高温
酸化シリコン膜（HTO膜）や窒化シリコン膜からなる絶
縁膜2bを約50nmの比較的薄い厚さに堆積し、熱酸化シリ
コン膜2a及び絶縁膜2bを含む多層構造を持つ画素スイッ
チング用TFT30の絶縁薄膜２と共に蓄積容量形成用の第
１誘電体膜を形成する。この結果、半導体層1aの厚さ
は、約30〜150nmの厚さ、好ましくは約35〜50nmの厚さ
となり、絶縁薄膜（第１誘電体膜）２の厚さは、約20−
150nmの厚さ、好ましくは約30〜100nmの厚さとなる。こ
のように高温熱酸化時間を短くすることにより、特に８
インチ程度の大型基板を使用する場合に熱によるそりを
防止することができる。但し、ポリシリコン膜１を熱酸
化することのみにより、単一層構造を持つ絶縁薄膜２を
形成してもよい。
次に工程（８）に示すように、フォトリソグラフィ工
程、エッチング工程等によりレジスト層500を第１蓄積
容量電極1fとなる部分を除く半導体層1a上に形成した
後、例えばＰイオンをドーズ量約３×1012/cm2でドープ
して、第１蓄積容量電極1fを低抵抗化する。
程、エッチング工程等によりレジスト層500を第１蓄積
容量電極1fとなる部分を除く半導体層1a上に形成した
後、例えばＰイオンをドーズ量約３×1012/cm2でドープ
して、第１蓄積容量電極1fを低抵抗化する。
次に工程（９）に示すように、レジスト層500を除去
した後、減圧CVD法等によりポリシリコン膜３を堆積
し、更にＰを熱拡散し、ポリシリコン膜３を導電化す
る。又は、Ｐイオンをポリシリコン膜３の成膜と同時に
導入した低抵抗なポリシリコン膜を用いてもよい。ポリ
シリコン膜３の膜厚は、約100〜500nmの厚さ、好ましく
は約300nmに堆積する。
した後、減圧CVD法等によりポリシリコン膜３を堆積
し、更にＰを熱拡散し、ポリシリコン膜３を導電化す
る。又は、Ｐイオンをポリシリコン膜３の成膜と同時に
導入した低抵抗なポリシリコン膜を用いてもよい。ポリ
シリコン膜３の膜厚は、約100〜500nmの厚さ、好ましく
は約300nmに堆積する。
次に図５の工程（10）に示すように、レジストマスク
を用いたフォトリソグラフィ工程、エッチング工程等に
より、図２に示した如き所定パターンの走査線3aと共に
容量線3bを形成する。走査線3a及び容量線3bは、高融点
金属や金属シリサイド等の金属合金膜で形成しても良い
し、ポリシリコン膜等と組み合わせた多層配線としても
良い。
を用いたフォトリソグラフィ工程、エッチング工程等に
より、図２に示した如き所定パターンの走査線3aと共に
容量線3bを形成する。走査線3a及び容量線3bは、高融点
金属や金属シリサイド等の金属合金膜で形成しても良い
し、ポリシリコン膜等と組み合わせた多層配線としても
良い。
次に工程（11）に示すように、図３に示した画素スイ
ッチング用TFT30をLDD構造を持つｎチャネル型のTFTと
する場合、半導体層1aに、先ず低濃度ソース領域1b及び
低濃度ドレイン領域1cを形成するために、走査線3aの一
部からなるゲート電極をマスクとして、ＰなどのＶ族元
素の不純物を低濃度で例えば、Ｐイオンを１〜３×1013
/cm2のドーズ量にてドープする。これにより走査線3a下
の半導体層1aはチャネル領域1a'となる。
ッチング用TFT30をLDD構造を持つｎチャネル型のTFTと
する場合、半導体層1aに、先ず低濃度ソース領域1b及び
低濃度ドレイン領域1cを形成するために、走査線3aの一
部からなるゲート電極をマスクとして、ＰなどのＶ族元
素の不純物を低濃度で例えば、Ｐイオンを１〜３×1013
/cm2のドーズ量にてドープする。これにより走査線3a下
の半導体層1aはチャネル領域1a'となる。
次に工程（12）に示すように、画素スイッチング用TF
T30を構成する高濃度ソース領域1d及び高濃度ドレイン
領域1eを形成するために、走査線3aよりも幅の広いマス
クでレジスト層600を走査線3a上に形成した後、同じく
ＰなどのＶ族元素の不純物を高濃度で例えば、Ｐイオン
を１〜３×1015/cm2のドーズ量にてドープする。また、
画素スイッチング用TFT30をｐチャネル型とする場合、
半導体層1aに、低濃度ソース領域1b及び低濃度ドレイン
領域1c並びに高濃度ソース領域1d及び高濃度ドレイン領
域1eを形成するために、ＢなどのIII族元素の不純物を
用いてドープする。尚、例えば、低濃度のドープを行わ
ずに、オフセット構造のTFTとしてもよく、走査線3aを
マスクとして、Ｐイオン、Ｂイオン等を用いたイオン注
入技術によりセルフアライン型のTFTとしてもよい。こ
の不純物のドープにより容量線3b及び走査線3aは更に低
抵抗化される。
T30を構成する高濃度ソース領域1d及び高濃度ドレイン
領域1eを形成するために、走査線3aよりも幅の広いマス
クでレジスト層600を走査線3a上に形成した後、同じく
ＰなどのＶ族元素の不純物を高濃度で例えば、Ｐイオン
を１〜３×1015/cm2のドーズ量にてドープする。また、
画素スイッチング用TFT30をｐチャネル型とする場合、
半導体層1aに、低濃度ソース領域1b及び低濃度ドレイン
領域1c並びに高濃度ソース領域1d及び高濃度ドレイン領
域1eを形成するために、ＢなどのIII族元素の不純物を
用いてドープする。尚、例えば、低濃度のドープを行わ
ずに、オフセット構造のTFTとしてもよく、走査線3aを
マスクとして、Ｐイオン、Ｂイオン等を用いたイオン注
入技術によりセルフアライン型のTFTとしてもよい。こ
の不純物のドープにより容量線3b及び走査線3aは更に低
抵抗化される。
尚、これらのTFT30の素子形成工程と並行して、ｎチ
ャネル型TFT及びｐチャネル型TFTから構成される相補型
構造を持つデータ線駆動回路、走査線駆動回路等の周辺
回路をTFTアレイ基板10上の周辺部に形成してもよい。
このように、本実施形態において画素スイッチング用TF
T30を構成する半導体層1aをポリシリコン膜で形成すれ
ば、画素スイッチング用TFT30の形成時にほぼ同一工程
で、周辺回路を形成することができ、製造上有利であ
る。
ャネル型TFT及びｐチャネル型TFTから構成される相補型
構造を持つデータ線駆動回路、走査線駆動回路等の周辺
回路をTFTアレイ基板10上の周辺部に形成してもよい。
このように、本実施形態において画素スイッチング用TF
T30を構成する半導体層1aをポリシリコン膜で形成すれ
ば、画素スイッチング用TFT30の形成時にほぼ同一工程
で、周辺回路を形成することができ、製造上有利であ
る。
次に工程（13）に示すように、レジスト層600を除去
した後、容量線3b及び走査線3a並びに絶縁薄膜（第１誘
電体膜）２上に、減圧CVD法、プラズマCVD法等により高
温酸化シリコン膜（HTO膜）や窒化シリコン膜からなる
第２誘電体膜81を約200nm以下の比較的薄い厚さに堆積
する。但し、前述のように、第２誘電体膜81は、多層膜
から構成してもよいし、一般にTFTの絶縁薄膜を形成す
るのに用いられる各種の公知技術により、第２誘電体膜
81を形成可能である、第２誘電体81の場合には、第１層
間絶縁膜４の場合のように余り薄くするとデータ線6a及
び走査線3a間の寄生容量が大きくなってしまうことはな
く、またTFT30における絶縁薄膜２のように余り薄く形
成するとトンネル効果等の特異現象が発生することもな
い。また、第２誘電体膜81は、容量線の一部である第２
蓄積容量電極とバリア層80の一部である第３蓄積容量電
極との間の誘電体膜として機能する。そして、第２誘電
体膜81を薄くするほど、第２蓄積容量70bは大きくなる
ので、結局、膜はがれなどの欠陥が生じないことを条件
に、絶縁薄膜２よりも薄い50nm以下の厚みを持つ極薄い
絶縁膜となるように第２誘電体膜81を形成すると本実施
形態の効果を増大させることができる。
した後、容量線3b及び走査線3a並びに絶縁薄膜（第１誘
電体膜）２上に、減圧CVD法、プラズマCVD法等により高
温酸化シリコン膜（HTO膜）や窒化シリコン膜からなる
第２誘電体膜81を約200nm以下の比較的薄い厚さに堆積
する。但し、前述のように、第２誘電体膜81は、多層膜
から構成してもよいし、一般にTFTの絶縁薄膜を形成す
るのに用いられる各種の公知技術により、第２誘電体膜
81を形成可能である、第２誘電体81の場合には、第１層
間絶縁膜４の場合のように余り薄くするとデータ線6a及
び走査線3a間の寄生容量が大きくなってしまうことはな
く、またTFT30における絶縁薄膜２のように余り薄く形
成するとトンネル効果等の特異現象が発生することもな
い。また、第２誘電体膜81は、容量線の一部である第２
蓄積容量電極とバリア層80の一部である第３蓄積容量電
極との間の誘電体膜として機能する。そして、第２誘電
体膜81を薄くするほど、第２蓄積容量70bは大きくなる
ので、結局、膜はがれなどの欠陥が生じないことを条件
に、絶縁薄膜２よりも薄い50nm以下の厚みを持つ極薄い
絶縁膜となるように第２誘電体膜81を形成すると本実施
形態の効果を増大させることができる。
次に工程（14）に示すように、バリア層80と高濃度ド
レイン領域1eとを電気的に接続するためのコンタクトホ
ール8aを、反応性イオンエッチング、反応性イオンビー
ムエッチング等のドライエッチングにより形成する。こ
のようなドライエッチングは、指向性が高いため、小さ
な径のコンタクトホール8aを開孔可能である。或いは、
コンタクトホール8aが半導体層1aを突き抜けるのを防止
するのに有利なウエットエッチングを併用してもよい。
このウエットエッチングは、コンタクトホール8aに対
し、より良好に電気的な接続をとるためのテーパを付与
する観点からも有効である。
レイン領域1eとを電気的に接続するためのコンタクトホ
ール8aを、反応性イオンエッチング、反応性イオンビー
ムエッチング等のドライエッチングにより形成する。こ
のようなドライエッチングは、指向性が高いため、小さ
な径のコンタクトホール8aを開孔可能である。或いは、
コンタクトホール8aが半導体層1aを突き抜けるのを防止
するのに有利なウエットエッチングを併用してもよい。
このウエットエッチングは、コンタクトホール8aに対
し、より良好に電気的な接続をとるためのテーパを付与
する観点からも有効である。
次に工程（15）に示すように、第２誘電体膜81及びコ
ンタクトホール8aを介して覗く高濃度ドレイン領域1eの
全面に、Ti、Cr、Ｗ、Ta、Mo及びPb等の金属や金属シリ
サイド等の金属合金膜をスパッタリング等により成膜し
て、50〜500nm程度の膜厚の導電膜80'を形成する。50nm
程度の厚みがあれば、後にコンタクトホール8bを開孔す
る時に突き抜ける可能性は殆どない。尚、この導電膜8
0'上には、表面反射を緩和するためにポリシリコン膜等
の反射防止膜を形成しても良い。また、導電膜80'は応
力緩和のためポリシリコン膜等を用いても良い。この
際、下層に導電性のポリシリコン膜を用いて上層に金属
膜を用いて２層以上の積層された導電膜80'を形成して
もよい。このように、導電膜80'と高濃度ドレイン領域1
eとを電気的に接続する際に、同じポリシリコン膜で形
成すると、コンタクト抵抗を大幅に低減することができ
る。
ンタクトホール8aを介して覗く高濃度ドレイン領域1eの
全面に、Ti、Cr、Ｗ、Ta、Mo及びPb等の金属や金属シリ
サイド等の金属合金膜をスパッタリング等により成膜し
て、50〜500nm程度の膜厚の導電膜80'を形成する。50nm
程度の厚みがあれば、後にコンタクトホール8bを開孔す
る時に突き抜ける可能性は殆どない。尚、この導電膜8
0'上には、表面反射を緩和するためにポリシリコン膜等
の反射防止膜を形成しても良い。また、導電膜80'は応
力緩和のためポリシリコン膜等を用いても良い。この
際、下層に導電性のポリシリコン膜を用いて上層に金属
膜を用いて２層以上の積層された導電膜80'を形成して
もよい。このように、導電膜80'と高濃度ドレイン領域1
eとを電気的に接続する際に、同じポリシリコン膜で形
成すると、コンタクト抵抗を大幅に低減することができ
る。
次に図６の工程（16）に示すように、該形成された導
電膜80'上にフォトリソグラフィによりバリア層80のパ
ターン（図２参照）に対応するレジストマスクを形成
し、該レジストマスクを介して導電膜80'に対しエッチ
ングを行うことにより、第３蓄積容量電極を含むバリア
層80を形成する。
電膜80'上にフォトリソグラフィによりバリア層80のパ
ターン（図２参照）に対応するレジストマスクを形成
し、該レジストマスクを介して導電膜80'に対しエッチ
ングを行うことにより、第３蓄積容量電極を含むバリア
層80を形成する。
次に工程（17）に示すように、第２誘電体膜81及びバ
リア層80を覆うように、例えば、常圧又は減圧CVD法やT
EOSガス等を用いて、NSG、PSG、BSG、BPSGなどのシリケ
ートガラス膜、窒化シリコン膜や酸化シリコン膜等から
なる第１層間絶縁膜４を形成する。第１層間絶縁膜４の
膜厚は、約500〜1500nmが好ましい。第１層間絶縁膜４
の膜厚が500nm以上あれば、データ線6a及び走査線3a間
における寄生容量は余り又は殆ど問題とならない。
リア層80を覆うように、例えば、常圧又は減圧CVD法やT
EOSガス等を用いて、NSG、PSG、BSG、BPSGなどのシリケ
ートガラス膜、窒化シリコン膜や酸化シリコン膜等から
なる第１層間絶縁膜４を形成する。第１層間絶縁膜４の
膜厚は、約500〜1500nmが好ましい。第１層間絶縁膜４
の膜厚が500nm以上あれば、データ線6a及び走査線3a間
における寄生容量は余り又は殆ど問題とならない。
次に工程（18）の段階で、高濃度ソース領域1d及び高
濃度ドレイン領域1eを活性化するために約1000℃の熱処
理を20分程度行った後、データ線6aに対するコンタクト
ホール５を開孔する。また、走査線3aや容量線3bをTFT
アレイ基板10の周辺領域において図示しない配線と接続
するためのコンタクホールも、コンタクトホール５と同
一の工程により第１層間絶縁膜４に開孔することができ
る。
濃度ドレイン領域1eを活性化するために約1000℃の熱処
理を20分程度行った後、データ線6aに対するコンタクト
ホール５を開孔する。また、走査線3aや容量線3bをTFT
アレイ基板10の周辺領域において図示しない配線と接続
するためのコンタクホールも、コンタクトホール５と同
一の工程により第１層間絶縁膜４に開孔することができ
る。
次に、工程（19）に示すように、第１層間絶縁膜４の
上に、スパッタリング等により、遮光性のAl等の低抵抗
金属や金属シリサイド等を金属膜６として、約100〜500
nmの厚さ、好ましくは約300nmに堆積する。
上に、スパッタリング等により、遮光性のAl等の低抵抗
金属や金属シリサイド等を金属膜６として、約100〜500
nmの厚さ、好ましくは約300nmに堆積する。
次に工程（20）に示すように、フォトリソグラフィ工
程、エッチング工程等により、データ線6aを形成する。
程、エッチング工程等により、データ線6aを形成する。
次に図７の工程（21）に示すように、データ線6a上を
覆うように、例えば、常圧又は減圧CVD法やTEOSガス等
を用いて、NSG、PSG、BSG、BPSGなどのシリケートガラ
ス膜、窒化シリコン膜や酸化シリコン膜等からなる第２
層間絶縁膜７を形成する。第２層間絶縁膜７の膜厚は、
約500〜1500nmが好ましい。
覆うように、例えば、常圧又は減圧CVD法やTEOSガス等
を用いて、NSG、PSG、BSG、BPSGなどのシリケートガラ
ス膜、窒化シリコン膜や酸化シリコン膜等からなる第２
層間絶縁膜７を形成する。第２層間絶縁膜７の膜厚は、
約500〜1500nmが好ましい。
次に工程（22）に示すように、画素電極9aとバリア層
80とを電気的に接続するためのコンタクトホール8bを、
反応性イオンエッチング、反応性イオンビームエッチン
グ等のドライエッチングにより形成する。テーパー状に
するためにウェットエッチングを用いても良い。
80とを電気的に接続するためのコンタクトホール8bを、
反応性イオンエッチング、反応性イオンビームエッチン
グ等のドライエッチングにより形成する。テーパー状に
するためにウェットエッチングを用いても良い。
次に工程（23）に示すように、第２層間絶縁膜７の上
に、スパッタリング等により、ITO膜等の透明導電性薄
膜９を、約50〜200nmの厚さに堆積し、更に工程（24）
に示すように、フォトリソグラフィ工程、エッチング工
程等により、画素電極9aを形成する。尚、当該液晶装置
を反射型の液晶装置に用いる場合には、Al膜等の反射率
の高い不透明な材料から画素電極9aを形成してもよい。
に、スパッタリング等により、ITO膜等の透明導電性薄
膜９を、約50〜200nmの厚さに堆積し、更に工程（24）
に示すように、フォトリソグラフィ工程、エッチング工
程等により、画素電極9aを形成する。尚、当該液晶装置
を反射型の液晶装置に用いる場合には、Al膜等の反射率
の高い不透明な材料から画素電極9aを形成してもよい。
続いて、画素電極9aの上にポリイミド系の配向膜の塗
布液を塗布した後、所定のプレティルト角を持つように
且つ所定方向でラビング処理を施すこと等により、配向
膜16（図３参照）が形成される。
布液を塗布した後、所定のプレティルト角を持つように
且つ所定方向でラビング処理を施すこと等により、配向
膜16（図３参照）が形成される。
他方、図３に示した対向基板20については、ガラス基
板等が先ず用意され、第２遮光膜23及び後述する額縁と
しての第３遮光膜が、例えば金属クロムをスパッタリン
グした後、フォトリソグラフィ工程、エッチング工程を
経て形成される。尚、これらの第２及び第３遮光膜は、
Cr、Ni、Alなどの金属材料の他、カーボンやTiをフォト
レジストに分散した樹脂ブラックなどの材料から形成し
てもよい。尚、TFTアレイ基板10上で、データ線6a、バ
リア層80、第１遮光膜11a等で遮光領域を規定すれば、
対向基板20上の第２遮光膜23や第３遮光膜を省くことが
できる。
板等が先ず用意され、第２遮光膜23及び後述する額縁と
しての第３遮光膜が、例えば金属クロムをスパッタリン
グした後、フォトリソグラフィ工程、エッチング工程を
経て形成される。尚、これらの第２及び第３遮光膜は、
Cr、Ni、Alなどの金属材料の他、カーボンやTiをフォト
レジストに分散した樹脂ブラックなどの材料から形成し
てもよい。尚、TFTアレイ基板10上で、データ線6a、バ
リア層80、第１遮光膜11a等で遮光領域を規定すれば、
対向基板20上の第２遮光膜23や第３遮光膜を省くことが
できる。
その後、対向基板20の全面にスパッタリング等によ
り、ITO等の透明導電性膜を、約50〜200nmの厚さに堆積
することにより、対向電極21を形成する。更に、対向電
極21の全面にポリイミド系の配向膜の塗布液を塗布した
後、所定のプレティルト角を持つように且つ所定方向で
ラビング処理を施すこと等により、配向膜22（図３参
照）が形成される。
り、ITO等の透明導電性膜を、約50〜200nmの厚さに堆積
することにより、対向電極21を形成する。更に、対向電
極21の全面にポリイミド系の配向膜の塗布液を塗布した
後、所定のプレティルト角を持つように且つ所定方向で
ラビング処理を施すこと等により、配向膜22（図３参
照）が形成される。
最後に、上述のように各層が形成されたTFTアレイ基
板10と対向基板20とは、配向膜16及び22が対面するよう
に後述するシール材により貼り合わされ、真空吸引等に
より、両基板間の空間に、例えば複数種類のネマティッ
ク液晶を混合してなる液晶が吸引されて、所定層厚の液
晶層50が形成される。
板10と対向基板20とは、配向膜16及び22が対面するよう
に後述するシール材により貼り合わされ、真空吸引等に
より、両基板間の空間に、例えば複数種類のネマティッ
ク液晶を混合してなる液晶が吸引されて、所定層厚の液
晶層50が形成される。
以上説明したように本実施形態における製造プロセス
によれば、比較的少ない工程数で且つ比較的簡単な各工
程を用いて上述した第１実施形態の電気光学装置を製造
できる。
によれば、比較的少ない工程数で且つ比較的簡単な各工
程を用いて上述した第１実施形態の電気光学装置を製造
できる。
（電気光学装置の第２実施形態）
本発明による電気光学装置の第２実施形態である液晶
装置の構成について、図８を参照して説明する。図８
は、第２実施形態におけるデータ線、走査線、画素電
極、遮光膜等が形成されたTFTアレイ基板の相隣接する
複数の画素群の平面図である。尚、図８に示した第２実
施形態において図２に示した第１実施形態と同様の構成
要素については、同様の参照符号を付し、その説明は省
略する。
装置の構成について、図８を参照して説明する。図８
は、第２実施形態におけるデータ線、走査線、画素電
極、遮光膜等が形成されたTFTアレイ基板の相隣接する
複数の画素群の平面図である。尚、図８に示した第２実
施形態において図２に示した第１実施形態と同様の構成
要素については、同様の参照符号を付し、その説明は省
略する。
図８において、第２実施形態では第１実施形態とは異
なり、コンタクトホール8aは、非開口領域のうち走査線
3aに沿った領域内において、容量線3bの開口領域と接す
る側に開孔されている。その他の構成については第１実
施形態の場合と同様である。
なり、コンタクトホール8aは、非開口領域のうち走査線
3aに沿った領域内において、容量線3bの開口領域と接す
る側に開孔されている。その他の構成については第１実
施形態の場合と同様である。
ここで、コンタクトホール8aは、コンタクトホール8b
と異なり、３次元的に見て画素電極9a表面から複数の導
電層や層間絶縁膜を介して離れているので、コンタクト
ホール8aの存在に起因して画素電極9aの表面に生じる窪
みや凹凸は、本来小さくて済む。従って、本実施形態に
よれば、平面的に各画素の開口領域に近い位置にコンタ
クトホール8aを配置しつつ、走査線3aや容量線3bとバリ
ア層80とをショートしない配置が得られる。尚、図８に
示すように、本実施形態では特に、コンタクトホール8a
の存在により走査線3aや容量線3bの線幅が全体的に細く
ならないように、或いは非開口領域の幅が不必要に増大
しないように、容量線3bの平面形状は夫々、コンタクト
ホール8aの形成領域に対応してくびれ込むようにしても
良い。
と異なり、３次元的に見て画素電極9a表面から複数の導
電層や層間絶縁膜を介して離れているので、コンタクト
ホール8aの存在に起因して画素電極9aの表面に生じる窪
みや凹凸は、本来小さくて済む。従って、本実施形態に
よれば、平面的に各画素の開口領域に近い位置にコンタ
クトホール8aを配置しつつ、走査線3aや容量線3bとバリ
ア層80とをショートしない配置が得られる。尚、図８に
示すように、本実施形態では特に、コンタクトホール8a
の存在により走査線3aや容量線3bの線幅が全体的に細く
ならないように、或いは非開口領域の幅が不必要に増大
しないように、容量線3bの平面形状は夫々、コンタクト
ホール8aの形成領域に対応してくびれ込むようにしても
良い。
（電気光学装置の第３実施形態）
本発明による電気光学装置の第３実施形態である液晶
装置の構成について、図９及び図10を参照して説明す
る。図９は、第３実施形態におけるデータ線、走査線、
画素電極、遮光膜等が形成されたTFTアレイ基板の相隣
接する複数の画素群の平面図であり、図10は、そのＢ−
B'断面図である。また、図10においては、各層や各部材
を図面上で認識可能な程度の大きさとするため、各層や
各部材毎に縮尺を異ならしめてある。尚、図９及び図10
に示した第３実施形態において図２及び図３に示した第
１実施形態と同様の構成要素については、同様の参照符
号を付し、その説明は省略する。
装置の構成について、図９及び図10を参照して説明す
る。図９は、第３実施形態におけるデータ線、走査線、
画素電極、遮光膜等が形成されたTFTアレイ基板の相隣
接する複数の画素群の平面図であり、図10は、そのＢ−
B'断面図である。また、図10においては、各層や各部材
を図面上で認識可能な程度の大きさとするため、各層や
各部材毎に縮尺を異ならしめてある。尚、図９及び図10
に示した第３実施形態において図２及び図３に示した第
１実施形態と同様の構成要素については、同様の参照符
号を付し、その説明は省略する。
図９及び図10において、第３実施形態では、第１実施
形態におけるバリア層80の代りに、半導体層1aの高濃度
ドレイン領域1eにコンタクトホール88aを介して接続さ
れておりデータ線6aと同一層から構成された第１バリア
層6cと、画素電極9aにコンタクトホール88bを介して接
続された第２バリア層90とを備えている。そして、第１
バリア層6cと第２バリア層90とは、データ線6a及び第１
バリア層6c上に形成された層間絶縁膜91を介して対向配
置されており、この層間絶縁膜91に開孔されたコンタク
トホール88cを介して相互に電気的に接続されている。
その他の構成については第１実施形態の場合と同様であ
る。
形態におけるバリア層80の代りに、半導体層1aの高濃度
ドレイン領域1eにコンタクトホール88aを介して接続さ
れておりデータ線6aと同一層から構成された第１バリア
層6cと、画素電極9aにコンタクトホール88bを介して接
続された第２バリア層90とを備えている。そして、第１
バリア層6cと第２バリア層90とは、データ線6a及び第１
バリア層6c上に形成された層間絶縁膜91を介して対向配
置されており、この層間絶縁膜91に開孔されたコンタク
トホール88cを介して相互に電気的に接続されている。
その他の構成については第１実施形態の場合と同様であ
る。
第２バリア層90の材質としては、第１実施形態におけ
るバリア層80と同様のものが好適に用いられる。特に画
素電極9aがITO膜からなりデータ線6aがAl膜からなる場
合には、Ti、Cr、Ｗ、Mo、Ta等の高融点金属膜や金属シ
リサイド膜等から第２バリア層90を構成すれば、良好に
電気的な接続が実現できる。
るバリア層80と同様のものが好適に用いられる。特に画
素電極9aがITO膜からなりデータ線6aがAl膜からなる場
合には、Ti、Cr、Ｗ、Mo、Ta等の高融点金属膜や金属シ
リサイド膜等から第２バリア層90を構成すれば、良好に
電気的な接続が実現できる。
従って、第３実施形態によれば、第１バリア層6c及び
第２バリア層90を介して画素電極9aと高濃度ドレイン領
域1eとの電気的な接続をとることができる。また、第１
層間絶縁膜４を介して容量線3bと第１バリア層6cとが対
向配置される構造により蓄積容量を増大させることも可
能となる。更に、コンタクトホール88aの位置は、デー
タ線6aの存在しない平面領域における任意の位置に設定
でき、コンタクトホール88bの位置は、層間絶縁膜91上
の任意の位置に設定できるので、設計自由度が増し有利
である。
第２バリア層90を介して画素電極9aと高濃度ドレイン領
域1eとの電気的な接続をとることができる。また、第１
層間絶縁膜４を介して容量線3bと第１バリア層6cとが対
向配置される構造により蓄積容量を増大させることも可
能となる。更に、コンタクトホール88aの位置は、デー
タ線6aの存在しない平面領域における任意の位置に設定
でき、コンタクトホール88bの位置は、層間絶縁膜91上
の任意の位置に設定できるので、設計自由度が増し有利
である。
このようなデータ線6aと同一膜からなる第１バリア層
6cは、例えば、第１実施形態の製造プロセスにおける工
程（18）において、高濃度ドレイン領域1eに至るコンタ
クトホール88aを開孔し、工程（20）において、このコ
ンタクトホール88aの部分を含めて高濃度ドレイン領域1
eの上方に第１バリア層6cを形成すべきのパターンが残
るように、工程（19）で形成したAl膜に対してフォトエ
ッチングを施せばよい。更に層間絶縁膜91及び第２バリ
ア層90については、データ線6a及び第１バリア層6c上
に、第１実施形態における工程（13）から工程（16）と
同様のプロセスにより形成すればよい。
6cは、例えば、第１実施形態の製造プロセスにおける工
程（18）において、高濃度ドレイン領域1eに至るコンタ
クトホール88aを開孔し、工程（20）において、このコ
ンタクトホール88aの部分を含めて高濃度ドレイン領域1
eの上方に第１バリア層6cを形成すべきのパターンが残
るように、工程（19）で形成したAl膜に対してフォトエ
ッチングを施せばよい。更に層間絶縁膜91及び第２バリ
ア層90については、データ線6a及び第１バリア層6c上
に、第１実施形態における工程（13）から工程（16）と
同様のプロセスにより形成すればよい。
図９に示すように、本実施形態では、コンタクトホー
ル88aの存在により走査線3aや容量線3bの線幅が全体的
に細くならないように、或いは非開口領域の幅が不必要
に増大しないように、容量線3bの平面形状は夫々、コン
タクトホール88aの形成領域に対応してくびれ込むよう
にすると良い。
ル88aの存在により走査線3aや容量線3bの線幅が全体的
に細くならないように、或いは非開口領域の幅が不必要
に増大しないように、容量線3bの平面形状は夫々、コン
タクトホール88aの形成領域に対応してくびれ込むよう
にすると良い。
（電気光学装置の第４実施形態）
本発明による電気光学装置の第４実施形態である液晶
装置の構成について、図11を参照して説明する。
装置の構成について、図11を参照して説明する。
各実施形態において、コンタクトホール8aとコンタク
トホール8bとは、TFTアレイ基板10上における相異なっ
た平面位置に開孔されてもよいが、相重なってもよい。
特に、コンタクトホール8aに対応する領域が平坦化され
ていれば、後者のような構成でも問題は生じない。また
各実施形態において、コンタクトホール8a及びコンタク
トホール8bのうち少なくとも一方は、各画素毎に複数設
けられていてもよい。同一画素に対して複数のコンタク
トホール8a又はコンタクトホール8bを開孔すれば、同一
の電気導電率を得るのに必要な各コンタクトホールにお
ける径を小さくできるので、各コンタクトホールに起因
した画素電極9aの表面における窪みや凹凸を小さくでき
るので有利である。また、複数のコンタクトホールによ
り、冗長構造を実現でき装置欠陥率を低下できる。
トホール8bとは、TFTアレイ基板10上における相異なっ
た平面位置に開孔されてもよいが、相重なってもよい。
特に、コンタクトホール8aに対応する領域が平坦化され
ていれば、後者のような構成でも問題は生じない。また
各実施形態において、コンタクトホール8a及びコンタク
トホール8bのうち少なくとも一方は、各画素毎に複数設
けられていてもよい。同一画素に対して複数のコンタク
トホール8a又はコンタクトホール8bを開孔すれば、同一
の電気導電率を得るのに必要な各コンタクトホールにお
ける径を小さくできるので、各コンタクトホールに起因
した画素電極9aの表面における窪みや凹凸を小さくでき
るので有利である。また、複数のコンタクトホールによ
り、冗長構造を実現でき装置欠陥率を低下できる。
本第４実施形態は、第１及び第２実施形態に示す如き
コンタクトホール8a及びコンタクトホール8bの具体的な
配置例に係るものであり、その他の構成については、上
述した各実施形態のいずれかと同一であるので説明は省
略する。尚、図中斜線部は画素の非光透過領域（非開口
領域）である。
コンタクトホール8a及びコンタクトホール8bの具体的な
配置例に係るものであり、その他の構成については、上
述した各実施形態のいずれかと同一であるので説明は省
略する。尚、図中斜線部は画素の非光透過領域（非開口
領域）である。
即ち、図11（ａ）に示す配置例では、２個のコンタク
トホール8aと２個のコンタクトホール8bとが、相互に縦
方向に若干ずれた位置であって相隣接するデータ線6aに
対して対称な位置に夫々設けられている。
トホール8aと２個のコンタクトホール8bとが、相互に縦
方向に若干ずれた位置であって相隣接するデータ線6aに
対して対称な位置に夫々設けられている。
図11（ｂ）に示す配置例では、１個のコンタクトホー
ル8aと１個のコンタクトホール8bとが、相互に縦方向に
若干ずれた位置であって相隣接するデータ線6aに対して
対称な位置に夫々設けられている。
ル8aと１個のコンタクトホール8bとが、相互に縦方向に
若干ずれた位置であって相隣接するデータ線6aに対して
対称な位置に夫々設けられている。
図11（ｃ）に示す配置例では、１個の第１コンタクト
ホール8aと２個のコンタクトホール8bとが、縦方向にず
れていない位置であって相隣接するデータ線に対して対
称な位置に夫々設けられている。
ホール8aと２個のコンタクトホール8bとが、縦方向にず
れていない位置であって相隣接するデータ線に対して対
称な位置に夫々設けられている。
本第４実施形態においては、図11（ａ）から図11
（ｃ）に示した配置例以外にも、コンタクトホール8a及
びコンタクトホール8bの数及び配置について、上述した
相隣接する２本のデータ線に対して対称である条件を満
たす様々な種類の配置が可能である。尚、第３実施形態
におけるコンタクトホール88a、コンタクトホール88b及
びコンタクトホール88cに関しても本実施形態における
コンタクトホールの配置が適用できることは言うまでも
ない。
（ｃ）に示した配置例以外にも、コンタクトホール8a及
びコンタクトホール8bの数及び配置について、上述した
相隣接する２本のデータ線に対して対称である条件を満
たす様々な種類の配置が可能である。尚、第３実施形態
におけるコンタクトホール88a、コンタクトホール88b及
びコンタクトホール88cに関しても本実施形態における
コンタクトホールの配置が適用できることは言うまでも
ない。
（電気光学装置の第５実施形態）
本発明による電気光学装置の第５実施形態である液晶
装置の構成について、図12及び図13を参照して説明す
る。図12は、データ線、走査線、画素電極、遮光膜等が
形成されたTFTアレイ基板の相隣接する複数の画素群の
平面図であり、図13は、図12のＣ−C'断面図である。
尚、図12及び図13に示した第５実施形態において、第１
実施形態と同様な構成要素については、同様の参照符号
を付し、その説明は省略し、異なる部分のみ説明する。
また、図13においては、各層や各部材を図面上で認識可
能な程度の大きさとするため、各層や各部材毎に縮尺を
異ならしめてある。
装置の構成について、図12及び図13を参照して説明す
る。図12は、データ線、走査線、画素電極、遮光膜等が
形成されたTFTアレイ基板の相隣接する複数の画素群の
平面図であり、図13は、図12のＣ−C'断面図である。
尚、図12及び図13に示した第５実施形態において、第１
実施形態と同様な構成要素については、同様の参照符号
を付し、その説明は省略し、異なる部分のみ説明する。
また、図13においては、各層や各部材を図面上で認識可
能な程度の大きさとするため、各層や各部材毎に縮尺を
異ならしめてある。
図12に示されるように、第５実施形態は第１実施形態
とは異なり、１個のコンタクトホール8aを介して高濃度
ドレイン領域1eとバリア層80とが接続され、１個のコン
タクトホール8bを介してバリア層80と画素電極9aとが接
続されている。さらに、コンタクトホール8aとコンタク
トホール8bとは相互に重なるように、しかも相隣接する
データ線6aの間のほぼ中央に配置されている。このよう
に、本実施形態は第２誘電体膜81が蓄積容量を形成する
のに薄膜を用いているため、コンタクトホール8a及びコ
ンタクトホール8bを重ねて形成しても電気的な接続不良
にはならない。また、コンタクトホール8aとコンタクト
ホール8bとを平面的に重なるように１個所にまとめるこ
とで、画素は対称性を有することができる。しかも、コ
ンタクトホール8a上は、容量線3bを形成することができ
ないため、そのようなコンタクトホール8aに重ねてコン
タクトホール8bを形成すれば、容量線3bがコンタクトホ
ール8bに影響されることなく、また容量線3bの面積を減
らすのを防ぐことができる。また、コンタクトホールに
よる凹凸を１箇所にまとめることができるので、液晶の
ディスクリネーションの発生を低減することができる。
とは異なり、１個のコンタクトホール8aを介して高濃度
ドレイン領域1eとバリア層80とが接続され、１個のコン
タクトホール8bを介してバリア層80と画素電極9aとが接
続されている。さらに、コンタクトホール8aとコンタク
トホール8bとは相互に重なるように、しかも相隣接する
データ線6aの間のほぼ中央に配置されている。このよう
に、本実施形態は第２誘電体膜81が蓄積容量を形成する
のに薄膜を用いているため、コンタクトホール8a及びコ
ンタクトホール8bを重ねて形成しても電気的な接続不良
にはならない。また、コンタクトホール8aとコンタクト
ホール8bとを平面的に重なるように１個所にまとめるこ
とで、画素は対称性を有することができる。しかも、コ
ンタクトホール8a上は、容量線3bを形成することができ
ないため、そのようなコンタクトホール8aに重ねてコン
タクトホール8bを形成すれば、容量線3bがコンタクトホ
ール8bに影響されることなく、また容量線3bの面積を減
らすのを防ぐことができる。また、コンタクトホールに
よる凹凸を１箇所にまとめることができるので、液晶の
ディスクリネーションの発生を低減することができる。
（電気光学装置の第６実施形態）
本発明による電気光学装置の第６実施形態である液晶
装置の構成について、図14及び図15を参照して説明す
る。図14は、データ線、走査線、画素電極、遮光膜等が
形成されたTFTアレイ基板の相隣接する複数の画素群の
平面図であり、図15は、図14のＤ−D'断面図である。
尚、図14及び図15に示した第６実施形態において、図２
及び図３に示した第１実施形態と同様な構成要素につい
ては、同様の参照符号を付し、その説明を省略する。ま
た、図15においては、各層や各部材を図面上で認識可能
な程度の大きさとするため、各層や各部材毎に縮尺を異
ならしめてある。
装置の構成について、図14及び図15を参照して説明す
る。図14は、データ線、走査線、画素電極、遮光膜等が
形成されたTFTアレイ基板の相隣接する複数の画素群の
平面図であり、図15は、図14のＤ−D'断面図である。
尚、図14及び図15に示した第６実施形態において、図２
及び図３に示した第１実施形態と同様な構成要素につい
ては、同様の参照符号を付し、その説明を省略する。ま
た、図15においては、各層や各部材を図面上で認識可能
な程度の大きさとするため、各層や各部材毎に縮尺を異
ならしめてある。
図14及び図15において、第６実施形態では第１実施形
態とは異なり、第１遮光膜11bがTFTアレイ基板10側から
見て走査線3a、容量線3b及びデータ線6aを覆うように即
ち、各画素を囲む格子状の非開口領域の全域に設けられ
ている。更に、下地絶縁膜12には、容量線3bと第１遮光
膜11bとを電気的に接続するコンタクトホール15が設け
られている。容量線3b及び第１遮光膜11bは、基板周辺
領域において、定電位配線に接続されている。その他の
構成については第１実施形態の場合と同様である。
態とは異なり、第１遮光膜11bがTFTアレイ基板10側から
見て走査線3a、容量線3b及びデータ線6aを覆うように即
ち、各画素を囲む格子状の非開口領域の全域に設けられ
ている。更に、下地絶縁膜12には、容量線3bと第１遮光
膜11bとを電気的に接続するコンタクトホール15が設け
られている。容量線3b及び第１遮光膜11bは、基板周辺
領域において、定電位配線に接続されている。その他の
構成については第１実施形態の場合と同様である。
従って、第６実施形態によれば、第１遮光膜11bは、
画素開口領域を規定する機能と共に容量線3bの定電位配
線又は冗長配線としての機能を有するだけでなく、容量
線自体の抵抗を下げることができ、画質品位を向上させ
る。このように構成すれば、第１遮光膜11b単独で画素
開口領域を規定することが可能となる。更に、容量線3b
及び第１遮光膜11bの電位を同一の一定電位にでき、容
量線3bや第１遮光膜11bにおける電位揺れによる画像信
号やTFT30への悪影響を低減できる。また、第１遮光膜1
1bと半導体層1aの間に介在する下地絶縁膜12を誘電体膜
とし、更に蓄積容量を付加することができる。
画素開口領域を規定する機能と共に容量線3bの定電位配
線又は冗長配線としての機能を有するだけでなく、容量
線自体の抵抗を下げることができ、画質品位を向上させ
る。このように構成すれば、第１遮光膜11b単独で画素
開口領域を規定することが可能となる。更に、容量線3b
及び第１遮光膜11bの電位を同一の一定電位にでき、容
量線3bや第１遮光膜11bにおける電位揺れによる画像信
号やTFT30への悪影響を低減できる。また、第１遮光膜1
1bと半導体層1aの間に介在する下地絶縁膜12を誘電体膜
とし、更に蓄積容量を付加することができる。
また、第１遮光膜11bを容量線として代用すれば、走
査線3aと同一工程で形成される容量線3bは、各画素単位
毎に蓄積容量電極として島状に設けてもよい。このよう
に構成することで、画素開口率を向上させることが可能
となる。
査線3aと同一工程で形成される容量線3bは、各画素単位
毎に蓄積容量電極として島状に設けてもよい。このよう
に構成することで、画素開口率を向上させることが可能
となる。
尚、このような第１遮光膜11bは、第１実施形態にお
ける製造プロセス（図４〜図７）中、工程（２）におけ
るレジストマスクのパターンを変更すれば形成できる。
また、コンタクトホール15は、第１実施形態における製
造プロセス中、工程（８）と工程（９）の間に、反応性
イオンエッチング、反応性イオンビームエッチング等の
ドライエッチングにより開孔すればよい。
ける製造プロセス（図４〜図７）中、工程（２）におけ
るレジストマスクのパターンを変更すれば形成できる。
また、コンタクトホール15は、第１実施形態における製
造プロセス中、工程（８）と工程（９）の間に、反応性
イオンエッチング、反応性イオンビームエッチング等の
ドライエッチングにより開孔すればよい。
（電気光学装置の第７実施形態）
本発明による電気光学装置の第７実施形態である液晶
装置の構成について、図16を参照して説明する。図16
は、第６実施形態における図15の断面図に対応する第７
実施形態の断面図である。尚、図16に示した第１実施形
態において図15に示した第６実施形態と同様の構成要素
については、同様の参照符号を付し、その説明は省略す
る。また、図16においては、各層や各部材を図面上で認
識可能な程度の大きさとするため、各層や各部材毎に縮
尺を異ならしめてある。
装置の構成について、図16を参照して説明する。図16
は、第６実施形態における図15の断面図に対応する第７
実施形態の断面図である。尚、図16に示した第１実施形
態において図15に示した第６実施形態と同様の構成要素
については、同様の参照符号を付し、その説明は省略す
る。また、図16においては、各層や各部材を図面上で認
識可能な程度の大きさとするため、各層や各部材毎に縮
尺を異ならしめてある。
図16において、第７実施形態では第１実施形態とは異
なり、第２層間絶縁膜7'は、膜表面が平坦に形成されて
いる。この結果、第２層間絶縁膜7'を下地膜とする画素
電極9a及び配向膜16も平坦化されている。その他の構成
については第１実施形態の場合と同様である。
なり、第２層間絶縁膜7'は、膜表面が平坦に形成されて
いる。この結果、第２層間絶縁膜7'を下地膜とする画素
電極9a及び配向膜16も平坦化されている。その他の構成
については第１実施形態の場合と同様である。
従って、第７実施形態によれば、データ線６に重ねて
走査線3a、TFT30、容量線3b等が形成される領域の他の
領域に対する段差が低減される。このようにして画素電
極9aが平坦化されているので、当該平坦化の度合いに応
じて液晶層50のディスクリネーションの発生を低減でき
る。この結果、第７実施形態によれば、より高品位の画
像表示が可能となり、画素開口領域を広げることも可能
となる。
走査線3a、TFT30、容量線3b等が形成される領域の他の
領域に対する段差が低減される。このようにして画素電
極9aが平坦化されているので、当該平坦化の度合いに応
じて液晶層50のディスクリネーションの発生を低減でき
る。この結果、第７実施形態によれば、より高品位の画
像表示が可能となり、画素開口領域を広げることも可能
となる。
尚、このような第２層間絶縁膜7'の平坦化は、例え
ば、第１実施形態の製造プロセスにおける工程（21）の
際、CMP処理、スピンコート処理、リフロー法等により
行ったり、有機SOG膜、無機SOG膜、ポリイミド膜等を利
用して行えばよい。
ば、第１実施形態の製造プロセスにおける工程（21）の
際、CMP処理、スピンコート処理、リフロー法等により
行ったり、有機SOG膜、無機SOG膜、ポリイミド膜等を利
用して行えばよい。
（電気光学装置の第８実施形態）
本発明による電気光学装置の第８実施形態である液晶
装置の構成について、図17を参照して説明する。図17
は、第６実施形態における図15の断面図に対応する第８
実施形態の断面図である。尚、図17に示した第８実施形
態において図15に示した第６実施形態と同様の構成要素
については、同様の参照符号を付し、その説明は省略す
る。また、図17においては、各層や各部材を図面上で認
識可能な程度の大きさとするため、各層や各部材毎に縮
尺を異ならしめてある。
装置の構成について、図17を参照して説明する。図17
は、第６実施形態における図15の断面図に対応する第８
実施形態の断面図である。尚、図17に示した第８実施形
態において図15に示した第６実施形態と同様の構成要素
については、同様の参照符号を付し、その説明は省略す
る。また、図17においては、各層や各部材を図面上で認
識可能な程度の大きさとするため、各層や各部材毎に縮
尺を異ならしめてある。
図17において、第８実施形態では第１実施形態とは異
なり、TFTアレイ基板10'は、その上側表面が、データ線
6a、走査線3a及び容量線3bに対向する少なくとも一部分
が凹状に窪んで形成されている。この結果、TFTアレイ
基板10'上にこれらの配線や層間絶縁膜を介して形成さ
れる画素電極9a及び配向膜16も平坦化されている。その
他の構成については第１実施形態の場合と同様である。
なり、TFTアレイ基板10'は、その上側表面が、データ線
6a、走査線3a及び容量線3bに対向する少なくとも一部分
が凹状に窪んで形成されている。この結果、TFTアレイ
基板10'上にこれらの配線や層間絶縁膜を介して形成さ
れる画素電極9a及び配向膜16も平坦化されている。その
他の構成については第１実施形態の場合と同様である。
従って、第８実施形態によれば、データ線６に重ねて
走査線3a、TFT30、容量線3b等が形成される領域と形成
されない領域との段差が低減される。このようにして画
素電極9aが平坦化されているので、当該平坦化の度合い
に応じて液晶層50のディスクリネーションの発生を低減
できる。この結果、第７実施形態によれば、より高品位
の画像表示が可能となり、画素開口領域を広げることも
可能となる。
走査線3a、TFT30、容量線3b等が形成される領域と形成
されない領域との段差が低減される。このようにして画
素電極9aが平坦化されているので、当該平坦化の度合い
に応じて液晶層50のディスクリネーションの発生を低減
できる。この結果、第７実施形態によれば、より高品位
の画像表示が可能となり、画素開口領域を広げることも
可能となる。
尚、このようなTFTアレイ基板10'は、例えば、第１実
施形態の製造プロセスにおける工程（１）の前に、凹状
の窪みを形成すべき領域にエッチングを施せばよい。
施形態の製造プロセスにおける工程（１）の前に、凹状
の窪みを形成すべき領域にエッチングを施せばよい。
上述のように第７実施形態では、第３層間絶縁膜7'上
面を平坦化し、第８実施形態では、基板下面を凹状に形
成して最終的に画素電極を平坦化しているが、第１層間
絶縁膜４又は下地絶縁膜12を凹状に窪めて形成しても同
様の平坦化の効果が得られる。この場合、各層間絶縁膜
を凹状に形成する方法としては、各層間絶縁膜を二層構
造として、一層のみからなる薄い部分を凹状の窪み部分
として二層の厚い部分を凹状の土手部分とするように薄
膜形成及びエッチングを行なえばよい。或いは、各層間
絶縁膜を単一層構造として、エッチングにより凹状の窪
みを開孔するようにしてもよい。これらの場合、反応性
イオンエッチング、反応性イオンビームエッチング等の
ドライエッチングを用いると、設計寸法通りに凹状部分
を形成できる利点がある。一方、少なくともウエットエ
ッチングを単独で又はドライエッチングと組み合わせて
用いた場合には、凹状の窪みの側壁面をテーパー状に形
成できるため、後工程で凹状の窪み内に形成されるポリ
シリコン膜、レジスト等の側壁周囲への残留を低減でき
るので、歩留まりの低下を招かない利点が得られる。
面を平坦化し、第８実施形態では、基板下面を凹状に形
成して最終的に画素電極を平坦化しているが、第１層間
絶縁膜４又は下地絶縁膜12を凹状に窪めて形成しても同
様の平坦化の効果が得られる。この場合、各層間絶縁膜
を凹状に形成する方法としては、各層間絶縁膜を二層構
造として、一層のみからなる薄い部分を凹状の窪み部分
として二層の厚い部分を凹状の土手部分とするように薄
膜形成及びエッチングを行なえばよい。或いは、各層間
絶縁膜を単一層構造として、エッチングにより凹状の窪
みを開孔するようにしてもよい。これらの場合、反応性
イオンエッチング、反応性イオンビームエッチング等の
ドライエッチングを用いると、設計寸法通りに凹状部分
を形成できる利点がある。一方、少なくともウエットエ
ッチングを単独で又はドライエッチングと組み合わせて
用いた場合には、凹状の窪みの側壁面をテーパー状に形
成できるため、後工程で凹状の窪み内に形成されるポリ
シリコン膜、レジスト等の側壁周囲への残留を低減でき
るので、歩留まりの低下を招かない利点が得られる。
（電気光学装置の全体構成）
以上のように構成された各実施形態における電気光学
装置の一例である液晶装置の全体構成を図18及び図19を
参照して説明する。尚、図18は、TFTアレイ基板10をそ
の上に形成された各構成要素と共に対向基板20の側から
見た平面図であり、図19は、図18のＨ−H'断面図であ
る。
装置の一例である液晶装置の全体構成を図18及び図19を
参照して説明する。尚、図18は、TFTアレイ基板10をそ
の上に形成された各構成要素と共に対向基板20の側から
見た平面図であり、図19は、図18のＨ−H'断面図であ
る。
図18において、TFTアレイ基板10の上には、シール材5
2がその縁に沿って設けられており、その内側に並行し
て、例えば第２遮光膜23と同じ或いは異なる材料から成
る画像表示領域の周辺を規定する額縁としての第３遮光
膜53が設けられている。シール材52の外側の領域には、
データ線6aに画像信号を所定タイミングで供給すること
によりデータ線6aを駆動するデータ線駆動回路101及び
外部回路接続端子102がTFTアレイ基板10の一辺に沿って
設けられており、走査線3aに走査信号を所定タイミング
で供給することにより走査線3aを駆動する走査線駆動回
路104が、この一辺に隣接する２辺に沿って設けられて
いる。走査線3aに供給される走査信号遅延が問題になら
ないのならば、走査線駆動回路104は片側だけでも良い
ことは言うまでもない。また、データ線駆動回路101を
画像表示領域の辺に沿って両側に配列してもよい。例え
ば奇数列のデータ線6aは画像表示領域の一方の辺に沿っ
て配設されたデータ線駆動回路から画像信号を供給し、
偶数列のデータ線は前記画像表示領域の反対側の辺に沿
って配設されたデータ線駆動回路から画像信号を供給す
るようにしてもよい。この様にデータ線6aを櫛歯状に駆
動するようにすれば、データ線駆動回路の占有面積を拡
張することができるため、複雑な回路を構成することが
可能となる。更にTFTアレイ基板10の残る一辺には、画
像表示領域の両側に設けられた走査線駆動回路104間を
つなぐための複数の配線105が設けられている。また、
対向基板20のコーナー部の少なくとも１箇所において
は、TFTアレイ基板10と対向基板20との間で電気的導通
をとるための導通材106が設けられている。そして、図1
9に示すように、図18に示したシール材52とほぼ同じ輪
郭を持つ対向基板20が当該シール材52によりTFTアレイ
基板10に固着されている。尚、TFTアレイ基板10上に
は、これらのデータ線駆動回路101、走査線駆動回路104
等に加えて、複数のデータ線6aに画像信号を所定のタイ
ミングで印加するサンプリング回路、複数のデータ線6a
に所定電圧レベルのプリチャージ信号を画像信号に先行
して各々供給するプリチャージ回路、製造途中や出荷時
の当該液晶装置の品質、欠陥等を検査するための検査回
路等を形成してもよい。尚、本実施の形態によれば、対
向基板20上の第２遮光膜23はTFTアレイ基板10上の遮光
領域よりも小さく形成すれば良く、液晶装置の用途によ
り、容易に取り除くことができる。
2がその縁に沿って設けられており、その内側に並行し
て、例えば第２遮光膜23と同じ或いは異なる材料から成
る画像表示領域の周辺を規定する額縁としての第３遮光
膜53が設けられている。シール材52の外側の領域には、
データ線6aに画像信号を所定タイミングで供給すること
によりデータ線6aを駆動するデータ線駆動回路101及び
外部回路接続端子102がTFTアレイ基板10の一辺に沿って
設けられており、走査線3aに走査信号を所定タイミング
で供給することにより走査線3aを駆動する走査線駆動回
路104が、この一辺に隣接する２辺に沿って設けられて
いる。走査線3aに供給される走査信号遅延が問題になら
ないのならば、走査線駆動回路104は片側だけでも良い
ことは言うまでもない。また、データ線駆動回路101を
画像表示領域の辺に沿って両側に配列してもよい。例え
ば奇数列のデータ線6aは画像表示領域の一方の辺に沿っ
て配設されたデータ線駆動回路から画像信号を供給し、
偶数列のデータ線は前記画像表示領域の反対側の辺に沿
って配設されたデータ線駆動回路から画像信号を供給す
るようにしてもよい。この様にデータ線6aを櫛歯状に駆
動するようにすれば、データ線駆動回路の占有面積を拡
張することができるため、複雑な回路を構成することが
可能となる。更にTFTアレイ基板10の残る一辺には、画
像表示領域の両側に設けられた走査線駆動回路104間を
つなぐための複数の配線105が設けられている。また、
対向基板20のコーナー部の少なくとも１箇所において
は、TFTアレイ基板10と対向基板20との間で電気的導通
をとるための導通材106が設けられている。そして、図1
9に示すように、図18に示したシール材52とほぼ同じ輪
郭を持つ対向基板20が当該シール材52によりTFTアレイ
基板10に固着されている。尚、TFTアレイ基板10上に
は、これらのデータ線駆動回路101、走査線駆動回路104
等に加えて、複数のデータ線6aに画像信号を所定のタイ
ミングで印加するサンプリング回路、複数のデータ線6a
に所定電圧レベルのプリチャージ信号を画像信号に先行
して各々供給するプリチャージ回路、製造途中や出荷時
の当該液晶装置の品質、欠陥等を検査するための検査回
路等を形成してもよい。尚、本実施の形態によれば、対
向基板20上の第２遮光膜23はTFTアレイ基板10上の遮光
領域よりも小さく形成すれば良く、液晶装置の用途によ
り、容易に取り除くことができる。
以上図１から図19を参照して説明した各実施形態で
は、データ線駆動回路101及び走査線駆動回路104をTFT
アレイ基板10の上に設ける代わりに、例えばTAB（Tape
Automated bonding）基板上に実装された駆動用LSIに、
TFTアレイ基板10の周辺部に設けられた異方性導電フィ
ルムを介して電気的及び機械的に接続するようにしても
よい。また、対向基板20の投射光が入射する側及びTFT
アレイ基板10の出射光が出射する側には各々、例えば、
TN（Twisted Nematic）モード、VA（Vertically Aligne
d）モード、PDLC（Polymer Dispersed Liquid Crysta
l）モード等の動作モードや、ノーマリーホワイトモー
ド／ノーマリーブラックモードの別に応じて、偏光フィ
ルム、位相差フィルム、偏光板などが所定の方向で配置
される。
は、データ線駆動回路101及び走査線駆動回路104をTFT
アレイ基板10の上に設ける代わりに、例えばTAB（Tape
Automated bonding）基板上に実装された駆動用LSIに、
TFTアレイ基板10の周辺部に設けられた異方性導電フィ
ルムを介して電気的及び機械的に接続するようにしても
よい。また、対向基板20の投射光が入射する側及びTFT
アレイ基板10の出射光が出射する側には各々、例えば、
TN（Twisted Nematic）モード、VA（Vertically Aligne
d）モード、PDLC（Polymer Dispersed Liquid Crysta
l）モード等の動作モードや、ノーマリーホワイトモー
ド／ノーマリーブラックモードの別に応じて、偏光フィ
ルム、位相差フィルム、偏光板などが所定の方向で配置
される。
以上説明した各実施形態における電気光学装置は、カ
ラー表示のプロジェクタ等に適用されるため、３枚の電
気光学装置がRGB用のライトバルブとして各々用いら
れ、各ライトバルブには各々RGB色分解用のダイクロイ
ックミラーを介して分解された各色の光が投射光として
各々入射されることになる。従って、各実施形態では、
対向基板20に、カラーフィルタは設けられていない。し
かしながら、第２遮光膜23の形成されていない画素電極
9aに対向する所定領域にRGBのカラーフィルタをその保
護膜と共に、対向基板20上に形成してもよい。このよう
にすれば、プロジェクタ以外の直視型や反射型のカラー
液晶テレビなどに各実施形態における電気光学装置を適
用できる。更に、対向基板20上に１画素１個対応するよ
うにマイクロレンズを形成してもよい。あるいは、TFT
アレイ基板10上のRGBに対応する画素電極9a下にカラー
レジスト等でカラーフィルタ層を形成することも可能で
ある。このようにすれば、入射光の集光効率を向上する
ことで、明るい電気光学装置が実現できる。更にまた、
対向基板20上に、何層もの屈折率の相違する干渉層を堆
積することで、光の干渉を利用して、RGB色を作り出す
ダイクロイックフィルタを形成してもよい。このダイク
ロイックフィルタ付き対向基板によれば、より明るいカ
ラー電気光学装置が実現できる。
ラー表示のプロジェクタ等に適用されるため、３枚の電
気光学装置がRGB用のライトバルブとして各々用いら
れ、各ライトバルブには各々RGB色分解用のダイクロイ
ックミラーを介して分解された各色の光が投射光として
各々入射されることになる。従って、各実施形態では、
対向基板20に、カラーフィルタは設けられていない。し
かしながら、第２遮光膜23の形成されていない画素電極
9aに対向する所定領域にRGBのカラーフィルタをその保
護膜と共に、対向基板20上に形成してもよい。このよう
にすれば、プロジェクタ以外の直視型や反射型のカラー
液晶テレビなどに各実施形態における電気光学装置を適
用できる。更に、対向基板20上に１画素１個対応するよ
うにマイクロレンズを形成してもよい。あるいは、TFT
アレイ基板10上のRGBに対応する画素電極9a下にカラー
レジスト等でカラーフィルタ層を形成することも可能で
ある。このようにすれば、入射光の集光効率を向上する
ことで、明るい電気光学装置が実現できる。更にまた、
対向基板20上に、何層もの屈折率の相違する干渉層を堆
積することで、光の干渉を利用して、RGB色を作り出す
ダイクロイックフィルタを形成してもよい。このダイク
ロイックフィルタ付き対向基板によれば、より明るいカ
ラー電気光学装置が実現できる。
以上説明した各実施形態における電気光学装置では、
従来と同様に入射光を対向基板20の側から入射すること
としたが、第１遮光膜11aを設けているので、TFTアレイ
基板10の側から入射光を入射し、対向基板20の側から出
射するようにしても良い。即ち、このように電気光学装
置を液晶プロジェクタに取り付けても、半導体層1aのチ
ャネル領域1a'及び低濃度ソース領域1bや低濃度ドレイ
ン領域1cに光が入射することを防ぐことが出来、高画質
の画像を表示することが可能である。ここで、従来は、
TFTアレイ基板10の裏面側での反射を防止するために、
反射防止用のAR（Anti Reflection）被膜された偏光板
を別途配置したり、ARフィルムを貼り付ける必要があっ
たが、各実施形態では、TFTアレイ基板10の表面と半導
体層1aの少なくともチャネル領域1a'及び低濃度ソース
領域1bや低濃度ドレイン領域1cとの間に第１遮光膜11a
が形成されているため、このようなAR被膜された偏光板
やARフィルムを用いたり、TFTアレイ基板10そのものをA
R処理した基板を使用する必要が無くなる。従って、各
実施形態によれば、材料コストを削減でき、また偏光板
貼り付け時に、ごみ、傷等により、歩留まりを落とすこ
とがなく大変有利である。また、耐光性が優れているた
め、明るい光源を使用したり、偏光ビームスプリッタに
より偏光変換して、光利用効率を向上させても、光によ
るクロストーク等の画質劣化を生じない。
従来と同様に入射光を対向基板20の側から入射すること
としたが、第１遮光膜11aを設けているので、TFTアレイ
基板10の側から入射光を入射し、対向基板20の側から出
射するようにしても良い。即ち、このように電気光学装
置を液晶プロジェクタに取り付けても、半導体層1aのチ
ャネル領域1a'及び低濃度ソース領域1bや低濃度ドレイ
ン領域1cに光が入射することを防ぐことが出来、高画質
の画像を表示することが可能である。ここで、従来は、
TFTアレイ基板10の裏面側での反射を防止するために、
反射防止用のAR（Anti Reflection）被膜された偏光板
を別途配置したり、ARフィルムを貼り付ける必要があっ
たが、各実施形態では、TFTアレイ基板10の表面と半導
体層1aの少なくともチャネル領域1a'及び低濃度ソース
領域1bや低濃度ドレイン領域1cとの間に第１遮光膜11a
が形成されているため、このようなAR被膜された偏光板
やARフィルムを用いたり、TFTアレイ基板10そのものをA
R処理した基板を使用する必要が無くなる。従って、各
実施形態によれば、材料コストを削減でき、また偏光板
貼り付け時に、ごみ、傷等により、歩留まりを落とすこ
とがなく大変有利である。また、耐光性が優れているた
め、明るい光源を使用したり、偏光ビームスプリッタに
より偏光変換して、光利用効率を向上させても、光によ
るクロストーク等の画質劣化を生じない。
また、各画素に設けられるスイッチング素子として
は、正スタガ型又はコプラナー型のポリシリコンTFTで
あるとして説明したが、逆スタガ型のTFTやアモルファ
スシリコンTFT等の他の形式のTFTに対しても、各実施形
態は有効である。
は、正スタガ型又はコプラナー型のポリシリコンTFTで
あるとして説明したが、逆スタガ型のTFTやアモルファ
スシリコンTFT等の他の形式のTFTに対しても、各実施形
態は有効である。
［産業上の利用分野］
以上説明したように本発明の第１の電気光学装置によ
れば、第２コンタクトホールの形成位置を工夫すること
により各画素単位で第２コンタクトホールに対応する画
素電極表面の窪みや凹凸に起因する不良傾向が安定する
ため、コンタクトホールの存在により画像表示領域内の
特定個所における不良が一定限度を超えて顕在化して、
表示画像の品位が劣化する事態、或いは当該電気光学装
置全体が不良品となる事態を効率的に防ぐことが可能と
なる。また、第２の電気光学装置によれば、第１コンタ
クトホールの形成位置を工夫することにより各画素単位
で第１コンタクトホールに対応する画素電極表面の窪み
や凹凸の影響が各画素の開口領域に及び難いため、コン
タクトホールの存在により表示画像の品位が劣化する事
態、或いは当該電気光学装置全体が不良品となる事態を
効率的に防ぐことが可能となる。更に、第３の電気光学
装置によれば、第１コンタクトホールの形成位置を工夫
することにより装置欠陥が生じにくい構成が得られ、コ
ンタクトホールの存在により表示画像の品位が劣化する
事態、或いは当該電気光学装置全体が不良品となる事態
を効率的に防ぐことが可能となる。
れば、第２コンタクトホールの形成位置を工夫すること
により各画素単位で第２コンタクトホールに対応する画
素電極表面の窪みや凹凸に起因する不良傾向が安定する
ため、コンタクトホールの存在により画像表示領域内の
特定個所における不良が一定限度を超えて顕在化して、
表示画像の品位が劣化する事態、或いは当該電気光学装
置全体が不良品となる事態を効率的に防ぐことが可能と
なる。また、第２の電気光学装置によれば、第１コンタ
クトホールの形成位置を工夫することにより各画素単位
で第１コンタクトホールに対応する画素電極表面の窪み
や凹凸の影響が各画素の開口領域に及び難いため、コン
タクトホールの存在により表示画像の品位が劣化する事
態、或いは当該電気光学装置全体が不良品となる事態を
効率的に防ぐことが可能となる。更に、第３の電気光学
装置によれば、第１コンタクトホールの形成位置を工夫
することにより装置欠陥が生じにくい構成が得られ、コ
ンタクトホールの存在により表示画像の品位が劣化する
事態、或いは当該電気光学装置全体が不良品となる事態
を効率的に防ぐことが可能となる。
また、本発明の電気光学装置の製造方法によれば、比
較的少ない工程数で且つ比較的簡単な各工程を用いて製
造できる。
較的少ない工程数で且つ比較的簡単な各工程を用いて製
造できる。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平８−272529（ＪＰ，Ａ)
特開 平１−134345（ＪＰ，Ａ)
特開 平６−175158（ＪＰ，Ａ)
特開 平４−291240（ＪＰ，Ａ)
特開 平９−43639（ＪＰ，Ａ)
特開 平２−245739（ＪＰ，Ａ)
特開 平９−43640（ＪＰ，Ａ)
特開 平10−31235（ＪＰ，Ａ)
特開 昭63−121886（ＪＰ，Ａ)
特開 平３−185428（ＪＰ，Ａ)
特開 平９−146119（ＪＰ，Ａ)
特開 昭61−35564（ＪＰ，Ａ)
特開 平６−295924（ＪＰ，Ａ)
特開 平９−265114（ＪＰ，Ａ)
特開 平６−75244（ＪＰ，Ａ)
特開 平９−80483（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09F 9/30
G02F 1/1365
Claims (21)
- 【請求項１】基板に複数の走査線と、複数のデータ線
と、前記走査線とデータ線の交差に対応して配置された
薄膜トランジスタ及び画素電極と、前記薄膜トランジス
タを構成する半導体層と前記画素電極間に電気的に接続
された少なくとも１つの導電層とを有し、 前記画素電極と前記導電層とを電気的に接続するための
第１コンタクトホールは、平面的に見て相隣接する２本
のデータ線に対してほぼ中央位置に開孔されてなり、 前記導電層と前記半導体層とを電気的に接続するための
前記導電層と前記半導体層との間に介在する一対の第２
コンタクトホールは、平面的に見て、前記第１コンタク
トホールを挟み、相隣接する２本のデータ線に対してほ
ぼ対称となるように開孔されていることを特徴とする電
気光学装置。 - 【請求項２】前記画素電極に付加する蓄積容量を有し、
該蓄積容量は、前記半導体層と同一膜からなる第１蓄積
容量電極と、前記走査線と同一膜からなる第２蓄積容量
電極と、前記第１蓄積容量電極と前記第２蓄積容量電極
との間に介在された第１誘電体膜となる第１絶縁薄膜と
で構成されていることを特徴とする請求項１に記載の電
気光学装置。 - 【請求項３】前記画素電極に付加する蓄積容量は、さら
に、前記第２蓄積容量電極と、前記導電層の一部からな
る第３蓄積容量電極と、前記第２蓄積容量電極と前記第
３蓄積容量電極との間に介在された第２誘電体膜とで構
成されていることを特徴とする請求項２に記載の電気光
学装置。 - 【請求項４】前記走査線と前記第２蓄積容量電極は、平
面的に見てほぼ横並びに配置されてなり、前記半導体層
と前記導電層とを電気的に接続するための第２コンタク
トホールは、平面的に見て前記走査線及び第２蓄積容量
電極の間に開孔されていることを特徴とする請求項２ま
たは３に記載の電気光学装置。 - 【請求項５】前記走査線と前記第２蓄積容量電極は、平
面的に見てほぼ横並びに配置されてなり、前記半導体層
と前記導電層とを電気的に接続するための前記第２コン
タクトホールは、平面的に見て前記第２蓄積容量電極の
前記走査線と反対側に開孔されていることを特徴とする
請求項２または３に記載の電気光学装置。 - 【請求項６】前記第２蓄積容量電極は所定の電位が印加
される容量線であることを特徴とする請求項２から請求
項５のいずれか一項に記載の電気光学装置。 - 【請求項７】前記導電層は、前記第１コンタクトホール
で前記画素電極と電気的に接続される第１導電層と、前
記第２コンタクトホールで前記半導体層と電気的に接続
される第２導電層からなり、前記第１導電層と前記第２
導電層はコンタクトホールで電気的に接続されているこ
とを特徴とする請求項１に記載の電気光学装置。 - 【請求項８】基板に複数の走査線と、複数のデータ線
と、前記走査線とデータ線の交差に対応して配置された
薄膜トランジスタ及び画素電極と、前記薄膜トランジス
タを構成する半導体層と前記画素電極間に電気的に接続
された少なくとも１つの導電層と、前記半導体層と同一
膜からなる第１蓄積容量電極と、前記薄膜トランジスタ
のゲート電極と同一膜からなる第２蓄積容量電極と、前
記半導体層より前記基板側に設けられ前記薄膜トランジ
スタのチャネル領域を覆う定電位配線からなる遮光膜と
を有し、 前記画素電極と前記導電層とを電気的に接続するための
第１コンタクトホールは、平面的に見て相隣接する２本
のデータ線に対してほぼ対称となるように開孔されてな
り、 前記第２蓄積容量電極と前記遮光膜とを電気的に接続す
るための第３コンタクトホールは、平面的に見て、前記
データ線が形成される領域に開孔されていることを特徴
とする電気光学装置。 - 【請求項９】前記導電層と前記半導体層とを電気的に接
続するために前記導電層と前記半導体層との間に介在す
る第２コンタクトホールは、平面的に見て相隣接する２
本のデータ線に対してほぼ対称となるように開孔されて
いることを特徴とする請求項８に記載の電気光学装置。 - 【請求項１０】基板に複数の走査線と、複数のデータ線
と、前記走査線とデータ線の交差に対応して配置された
薄膜トランジスタ及び画素電極と、前記薄膜トランジス
タを構成する半導体層と前記画素電極間に電気的に接続
された導電層と、前記画素電極に付加する蓄積容量を有
し、 前記蓄積容量の第１蓄積容量電極は、薄膜トランジスタ
の半導体層で形成され、平面的に見て、前記データ線と
重なる領域及び相隣接する２本のデータ線間の前記走査
線と横並びとなる領域に形成され、前記蓄積容量の第２
蓄積容量電極は、前記薄膜トランジスタのゲート電極と
同一膜でなり、平面的に見て、前記第１蓄積容量の前記
データ線と重なる領域及び前記走査線と横並びとなる領
域と重なる容量線からなり、 前記画素電極と前記導電層とを電気的に接続するための
第１コンタクトホールは、平面的に見て相隣接する２本
のデータ線に対してほぼ中央位置に開孔されてなり、 前記導電層と前記半導体層とを電気的に接続するための
前記導電層と前記半導体層との間に介在する第２コンタ
クトホールは、平面的に見て、前記第１コンタクトホー
ルと重なるように開孔されていることを特徴とする電気
光学装置。 - 【請求項１１】前記導電層は、平面的に見て相隣接する
２本のデータ線間に位置する前記第２蓄積容量と重なる
ことを特徴とする請求項10に記載の電気光学装置。 - 【請求項１２】前記薄膜トランジスタのチャネル領域
は、前記走査線と前記データ線との交差する領域で形成
されていることを特徴とする請求項１から10のいずれか
一項に記載の電気光学装置。 - 【請求項１３】前記導電層は、相隣接するデータ線間の
中心線に対してほぼ対称となるように設けられてなるこ
とを特徴とする請求項１から12のいずれか一項に記載の
電気光学装置。 - 【請求項１４】前記導電層は、導電性の遮光膜からなる
ことを特徴とする請求項１から13のいずれか一項に記載
の電気光学装置。 - 【請求項１５】前記導電層は、画素の開口領域の少なく
とも一部を規定することを特徴とする請求項14に記載の
電気光学装置。 - 【請求項１６】前記導電層は、導電性のポリシリコン膜
から構成されていることを特徴とする請求項１から15の
いずれか一項に記載の電気光学装置。 - 【請求項１７】前記導電層は、導電性のポリシリコン膜
と高融点金属との２層以上の積層膜からなることを特徴
とする請求項１から16のいずれか一項に記載の電気光学
装置。 - 【請求項１８】前記データ線と前記画素電極間の層間絶
縁膜を平坦化処理することにより、前記画素電極の表面
が平坦化されていることを特徴とする請求項１から17の
いずれか一項に記載の電気光学装置。 - 【請求項１９】複数の走査線と、複数のデータ線と、前
記各走査線とデータ線の交差に対応して配置された薄膜
トランジスタ及び画素電極と、前記薄膜トランジスタを
構成する半導体層と前記画素電極の間で電気的に接続さ
れた少なくとも１つの導電層とを有する電気光学装置の
製造方法であって、 基板に前記半導体層を形成する工程と、前記半導体層上
に第１絶縁薄膜を形成する工程と、前記第１絶縁薄膜上
にゲート電極を形成する工程と、前記ゲート電極上に第
２絶縁薄膜を形成する工程と、前記第２絶縁薄膜上に導
電層を形成する工程と、前記導電層上に第１層間絶縁膜
を形成する工程と、前記第１層間絶縁膜上に前記データ
線を形成する工程と、前記データ線上に第２層間絶縁膜
を形成する工程と、前記第２層間絶縁膜上に前記画素電
極を形成する工程とを有し、 前記導電層と前記画素電極とを電気的に接続するため
に、前記第２層間絶縁膜の相隣接する２本の前記データ
線に対してほぼ中央位置に前記第１コンタクトホールを
開孔する工程と、 前記導電層と前記半導体層とを電気的に接続するため
に、平面的に見て、前記第１コンタクトホールを挟み、
相隣接する２本のデータ線に対してほぼ対称となるよう
に前記導電層と前記半導体層との間に介在する一対の第
２コンタクトホールを開孔する工程とを含むことを特徴
とする電気光学装置の製造方法。 - 【請求項２０】複数の走査線と、複数のデータ線と、前
記走査線とデータ線の交差に対応して配置された薄膜ト
ランジスタ及び画素電極と、前記薄膜トランジスタを構
成する半導体層と前記画素電極との間で電気的に接続さ
れた少なくとも１つの導電層とを有する電気光学装置の
製造方法であって、 基板に前記薄膜トランジスタのチャネル領域を覆う定電
位配線からなる遮光膜を形成する工程と、前記遮光膜上
に絶縁膜を形成する工程と、前記絶縁膜上に第１蓄積容
量電極の領域を含む前記半導体層を形成する工程と、前
記半導体層上に絶縁薄膜を形成する工程と、前記絶縁薄
膜上にゲート電極及び前記第１蓄積容量電極の領域に重
なる第２蓄積容量電極を形成する工程と、前記ゲート電
極及び前記第２蓄積容量電極上に第１層間絶縁膜を形成
する工程と、前記第１層間絶縁膜上に前記導電層を形成
する工程と、前記導電層上に第２層間絶縁膜を形成する
工程と、前記第２層間絶縁膜上に前記画素電極を形成す
る工程とを有し、 前記導電層と前記画素電極とを電気的に接続するため
に、前記第２層間絶縁膜の相隣接する２本の前記データ
線に対してほぼ対称となる位置に前記第１コンタクトホ
ールを開孔する工程と、 前記第２蓄積容量電極と前記遮光膜とを電気的に接続す
るために、平面的に見て、前記データ線が形成される領
域に第３コンタクトホールを開孔する工程とを含むこと
を特徴とする電気光学装置の製造方法。 - 【請求項２１】基板に複数の走査線と、複数のデータ線
と、前記走査線とデータ線の交差に対応して配置された
薄膜トランジスタ及び画素電極と、前記薄膜トランジス
タを構成する半導体層と前記画素電極間に電気的に接続
された導電層と、前記画素電極に付加する蓄積容量を有
する電気光学装置の製造方法であって、 基板に前記データ線と重なる領域及び相隣接する２本の
データ線間の前記走査線と横並びとなる領域に形成され
る第１蓄積容量電極を含む前記半導体層を形成する工程
と、前記半導体層上に第１絶縁薄膜を形成する工程と、
前記第１絶縁膜上にゲート電極を形成する工程と、前記
ゲート電極と同一膜で前記第１蓄積容量の前記データ線
と重なる領域及び前記走査線と横並びとなる領域と重な
る第２蓄積容量電極を形成する工程と、前記ゲート電極
上に第２絶縁薄膜を形成する工程と、前記第２絶縁薄膜
上に導電層を形成する工程と、前記導電層上に第１層間
絶縁膜を形成する工程と、前記第１層間絶縁膜上に前記
データ線を形成する工程と、前記データ線上に第２層間
絶縁膜を形成する工程と、前記第２層間絶縁膜上に前記
画素電極を形成する工程とを有し、 前記導電層と前記画素電極とを電気的に接続するため
に、前記第２層間絶縁膜の相隣接する２本の前記データ
線に対してほぼ中央位置に前記第１コンタクトホールを
開孔する工程と、 前記導電層と前記半導体層とを電気的に接続するため
に、平面的に見て、前記第１コンタクトホールと重なる
ように第２コンタクトホールを開孔する工程とを含むこ
とを特徴とする電気光学装置の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33961198 | 1998-11-30 | ||
| JP10-339611 | 1998-11-30 | ||
| PCT/JP1999/006719 WO2000033285A1 (en) | 1998-11-30 | 1999-11-30 | Electro-optical device and its manufacturing method |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000111220A Division JP4019600B2 (ja) | 1998-11-30 | 2000-04-12 | 電気光学装置及びプロジェクタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3424234B2 true JP3424234B2 (ja) | 2003-07-07 |
Family
ID=18329138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56032699A Expired - Fee Related JP3424234B2 (ja) | 1998-11-30 | 1999-11-30 | 電気光学装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6657230B1 (ja) |
| JP (1) | JP3424234B2 (ja) |
| WO (1) | WO2000033285A1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW495854B (en) * | 2000-03-06 | 2002-07-21 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| JP2002215063A (ja) * | 2001-01-19 | 2002-07-31 | Sony Corp | アクティブマトリクス型表示装置 |
| US7483001B2 (en) * | 2001-11-21 | 2009-01-27 | Seiko Epson Corporation | Active matrix substrate, electro-optical device, and electronic device |
| JP4101511B2 (ja) * | 2001-12-27 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
| JP3989761B2 (ja) | 2002-04-09 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| JP3989763B2 (ja) | 2002-04-15 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| US7411215B2 (en) * | 2002-04-15 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the same |
| US7242021B2 (en) * | 2002-04-23 | 2007-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display element using semiconductor device |
| TWI269248B (en) | 2002-05-13 | 2006-12-21 | Semiconductor Energy Lab | Display device |
| TWI263339B (en) * | 2002-05-15 | 2006-10-01 | Semiconductor Energy Lab | Light emitting device and method for manufacturing the same |
| JP4047626B2 (ja) * | 2002-05-16 | 2008-02-13 | 株式会社 日立ディスプレイズ | 画像表示装置 |
| US7256421B2 (en) | 2002-05-17 | 2007-08-14 | Semiconductor Energy Laboratory, Co., Ltd. | Display device having a structure for preventing the deterioration of a light emitting device |
| US7012583B2 (en) * | 2003-02-07 | 2006-03-14 | Shimadzu Corporation | Apparatus and method for testing pixels of flat panel display |
| US7190000B2 (en) * | 2003-08-11 | 2007-03-13 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| KR101232618B1 (ko) * | 2005-01-17 | 2013-02-13 | 삼성디스플레이 주식회사 | 어레이 기판, 이를 갖는 액정표시패널 및 액정표시장치 |
| DE102006060734B4 (de) * | 2006-06-30 | 2014-03-06 | Lg Display Co., Ltd. | Flüssigkristalldisplay und Verfahren zu dessen Herstellung |
| JP5564874B2 (ja) * | 2009-09-25 | 2014-08-06 | ソニー株式会社 | 固体撮像装置、及び電子機器 |
| TWI499849B (zh) | 2013-03-12 | 2015-09-11 | E Ink Holdings Inc | 畫素結構 |
| JP6692439B2 (ja) | 2015-10-13 | 2020-05-13 | アモルフィックス・インコーポレイテッド | アモルファス金属薄膜非線形抵抗 |
| CN105428369A (zh) * | 2015-11-04 | 2016-03-23 | 武汉华星光电技术有限公司 | 阵列基板行驱动结构及显示面板 |
| US10672898B2 (en) | 2016-07-07 | 2020-06-02 | Amorphyx, Incorporated | Amorphous metal hot electron transistor |
| CN111919302A (zh) | 2018-03-30 | 2020-11-10 | 非结晶公司 | 非晶金属薄膜晶体管 |
| CN115734657A (zh) * | 2021-08-25 | 2023-03-03 | 合肥京东方卓印科技有限公司 | 显示基板及其制作方法、显示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0667201A (ja) * | 1992-08-19 | 1994-03-11 | Seiko Epson Corp | 液晶表示装置の駆動方法 |
| JPH08160463A (ja) * | 1994-12-09 | 1996-06-21 | Sanyo Electric Co Ltd | 反射型液晶表示装置 |
| JP3307181B2 (ja) * | 1995-07-31 | 2002-07-24 | ソニー株式会社 | 透過型表示装置 |
| JPH1020298A (ja) * | 1996-07-03 | 1998-01-23 | Sharp Corp | 液晶表示装置 |
| JP3708637B2 (ja) | 1996-07-15 | 2005-10-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| TW479151B (en) * | 1996-10-16 | 2002-03-11 | Seiko Epson Corp | Substrate for liquid crystal device, the liquid crystal device and projection-type display |
| JP3188411B2 (ja) * | 1996-10-18 | 2001-07-16 | キヤノン株式会社 | 反射型液晶装置用画素電極基板、該画素電極基板を用いた液晶装置及び該液晶装置を用いた表示装置 |
| TW477907B (en) * | 1997-03-07 | 2002-03-01 | Toshiba Corp | Array substrate, liquid crystal display device and their manufacturing method |
| TWI250337B (en) | 1998-02-09 | 2006-03-01 | Seiko Epson Corp | An electro-optical apparatus and electronic appliances |
-
1999
- 1999-11-30 WO PCT/JP1999/006719 patent/WO2000033285A1/ja active Application Filing
- 1999-11-30 JP JP56032699A patent/JP3424234B2/ja not_active Expired - Fee Related
- 1999-11-30 US US09/600,701 patent/US6657230B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6657230B1 (en) | 2003-12-02 |
| WO2000033285A1 (en) | 2000-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3424234B2 (ja) | 電気光学装置及びその製造方法 | |
| KR100469109B1 (ko) | 전기 광학 장치 및 그 제조방법 및 전자기기 | |
| JP3753613B2 (ja) | 電気光学装置及びそれを用いたプロジェクタ | |
| JP3381718B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3731447B2 (ja) | 電気光学装置及びその製造方法 | |
| JP3711781B2 (ja) | 電気光学装置及びその製造方法 | |
| JP3687399B2 (ja) | 電気光学装置及びその製造方法 | |
| JP3743273B2 (ja) | 電気光学装置の製造方法 | |
| JP4019600B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP4023522B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP3799943B2 (ja) | 電気光学装置およびプロジェクタ | |
| JP2001265255A6 (ja) | 電気光学装置及びその製造方法 | |
| JP3783500B2 (ja) | 電気光学装置及び投射型表示装置 | |
| JP3969439B2 (ja) | 電気光学装置 | |
| JP3731368B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP3767221B2 (ja) | 電気光学装置及びその製造方法 | |
| JP2006053572A (ja) | 電気光学装置およびそれを用いた表示装置 | |
| JP3807230B2 (ja) | 電気光学装置及びプロジェクタ | |
| JP3904371B2 (ja) | 電気光学装置及び電子機器 | |
| JP3769389B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| JP3991567B2 (ja) | 電気光学装置及び電子機器 | |
| JP3767204B2 (ja) | 電気光学装置 | |
| JP3849342B2 (ja) | 電気光学装置の製造方法及び電気光学装置並びにプロジェクタ | |
| JP3788086B2 (ja) | 電気光学装置およびそれを用いた表示装置 | |
| JP3867027B2 (ja) | 電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080502 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140502 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |