JPH07273191A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH07273191A JPH07273191A JP5726794A JP5726794A JPH07273191A JP H07273191 A JPH07273191 A JP H07273191A JP 5726794 A JP5726794 A JP 5726794A JP 5726794 A JP5726794 A JP 5726794A JP H07273191 A JPH07273191 A JP H07273191A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- film
- water
- contact hole
- via contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 半導体装置にて、ビアコンタクトホール内へ
その側壁を構成する絶縁層から水分がしみださないよう
にすることにより、配線の腐食を防ぐこと。 【構成】 下部配線層13、絶縁層及び上部配線層22
を順次積層するように配置し、前記下部配線層13と前
記上部配線層22とを前記絶縁層に形成されたビアコン
タクトホール21を介して接続した半導体装置におい
て、前記絶縁層のビアコンタクトホール21側壁を含む
表面を心材用SOG膜16の表面を覆う耐透水性膜1
5、17、20により形成したことを特徴とする半導体
装置。
その側壁を構成する絶縁層から水分がしみださないよう
にすることにより、配線の腐食を防ぐこと。 【構成】 下部配線層13、絶縁層及び上部配線層22
を順次積層するように配置し、前記下部配線層13と前
記上部配線層22とを前記絶縁層に形成されたビアコン
タクトホール21を介して接続した半導体装置におい
て、前記絶縁層のビアコンタクトホール21側壁を含む
表面を心材用SOG膜16の表面を覆う耐透水性膜1
5、17、20により形成したことを特徴とする半導体
装置。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、特に、多層配線において上部配線層と下
部配線層を接続するためのビアコンタクトホールの耐水
性を向上させた半導体装置及びその製造方法に関するも
のである。
造方法に関し、特に、多層配線において上部配線層と下
部配線層を接続するためのビアコンタクトホールの耐水
性を向上させた半導体装置及びその製造方法に関するも
のである。
【0002】
【従来の技術】従来から半導体装置において、多層配線
が用いられている。図11〜図15はこの多層配線の上
部配線層と下部配線層とを連結するためのビアコンタク
トホールを有する半導体装置の製造方法を示す。まず、
図11に示すように、シリコン基板41の表面に酸化シ
リコン(SiO 2 )膜42を形成し、この酸化シリコン
膜42の上に下部アルミニウム配線層43を形成する。
次に、図12に示すように、下部アルミニウム配線層4
3及び酸化シリコン膜42を覆うように酸化シリコン膜
44を形成する。次に、図13に示すように、スピンコ
ート法により液状SOG膜45を酸化シリコン膜44上
に形成して、プラズマ化したガスに曝すことにより乾燥
・硬化させる。このSOG膜45は、その表面を平坦化
して、後述する上部アルミニウム配線層47のステップ
カバレッジを向上させるものである。更に、SOG膜4
5上に酸化シリコン膜46を形成する。
が用いられている。図11〜図15はこの多層配線の上
部配線層と下部配線層とを連結するためのビアコンタク
トホールを有する半導体装置の製造方法を示す。まず、
図11に示すように、シリコン基板41の表面に酸化シ
リコン(SiO 2 )膜42を形成し、この酸化シリコン
膜42の上に下部アルミニウム配線層43を形成する。
次に、図12に示すように、下部アルミニウム配線層4
3及び酸化シリコン膜42を覆うように酸化シリコン膜
44を形成する。次に、図13に示すように、スピンコ
ート法により液状SOG膜45を酸化シリコン膜44上
に形成して、プラズマ化したガスに曝すことにより乾燥
・硬化させる。このSOG膜45は、その表面を平坦化
して、後述する上部アルミニウム配線層47のステップ
カバレッジを向上させるものである。更に、SOG膜4
5上に酸化シリコン膜46を形成する。
【0003】次に、図14に示すように、エッチングに
より下部アルミニウム配線層43に達するビアコンタク
トホール51を形成する。次に、図15に示すように、
スパッタ法及びパターンニングにより上部アルミニウム
配線層47を形成し、同時に上部アルミニウム配線層4
7と下部アルミニウム配線層43を接続する接続部分5
1aをビアコンタクトホール51内に形成する。このよ
うにして、下部アルミニウム配線層43と上部アルミニ
ウム配線層47が接続部分51aにより接続される。
より下部アルミニウム配線層43に達するビアコンタク
トホール51を形成する。次に、図15に示すように、
スパッタ法及びパターンニングにより上部アルミニウム
配線層47を形成し、同時に上部アルミニウム配線層4
7と下部アルミニウム配線層43を接続する接続部分5
1aをビアコンタクトホール51内に形成する。このよ
うにして、下部アルミニウム配線層43と上部アルミニ
ウム配線層47が接続部分51aにより接続される。
【0004】
【発明が解決しようとする課題】しかし、上述の乾燥・
硬化工程によってもSOG膜45中の水分を完全に除去
することは困難であり、又SOG膜45は吸湿性が高い
ため、大気に触れると大気中の水分を吸収してしまうの
で、SOG膜45中には水分が残留している可能性が高
い。このため、ビアコンタクトホール51の側壁に露出
しているSOG膜45からビアコンタクトホール51内
に水分がしみだす可能性があり、その場合接続部分51
aが腐食するという欠点があった。したがって、本発明
の課題は、ビアコンタクトホールの側壁を形成する絶縁
層からビアコンタクトホール内に水分がしみださないよ
うにすることにより、上部配線層と下部配線層との接続
部分の腐食を防ぐことができる半導体装置及びその製造
方法を提供することである。
硬化工程によってもSOG膜45中の水分を完全に除去
することは困難であり、又SOG膜45は吸湿性が高い
ため、大気に触れると大気中の水分を吸収してしまうの
で、SOG膜45中には水分が残留している可能性が高
い。このため、ビアコンタクトホール51の側壁に露出
しているSOG膜45からビアコンタクトホール51内
に水分がしみだす可能性があり、その場合接続部分51
aが腐食するという欠点があった。したがって、本発明
の課題は、ビアコンタクトホールの側壁を形成する絶縁
層からビアコンタクトホール内に水分がしみださないよ
うにすることにより、上部配線層と下部配線層との接続
部分の腐食を防ぐことができる半導体装置及びその製造
方法を提供することである。
【0005】
【課題を解決するための手段】上記課題を解決するた
め、本発明の第1の構成は、下部配線層、絶縁層及び上
部配線層を順次積層するように配置し、前記下部配線層
と前記上部配線層とを前記絶縁層に形成されたビアコン
タクトホールを介して接続した半導体装置において、前
記絶縁層のビアコンタクトホール側壁を含む表面を心材
用SOG膜の表面を覆う耐透水性膜により形成したこと
である。更に、第2の発明の構成は、前記第1の発明の
構成において、耐透水性膜が窒化シリコン膜であること
である。
め、本発明の第1の構成は、下部配線層、絶縁層及び上
部配線層を順次積層するように配置し、前記下部配線層
と前記上部配線層とを前記絶縁層に形成されたビアコン
タクトホールを介して接続した半導体装置において、前
記絶縁層のビアコンタクトホール側壁を含む表面を心材
用SOG膜の表面を覆う耐透水性膜により形成したこと
である。更に、第2の発明の構成は、前記第1の発明の
構成において、耐透水性膜が窒化シリコン膜であること
である。
【0006】更に、第3の発明の構成は、基板の絶縁性
表面上に下部配線層を形成する第1工程と、この下部配
線層及び前記基板の絶縁性表面を覆うように第1耐透水
性膜を形成する第2工程と、この第1耐透水性膜を覆う
ようにSOG膜を形成する第3工程と、このSOG膜を
覆うように第2耐透水性膜を形成する第4工程と、所定
箇所の前記第1耐透水性膜、SOG膜及び第2耐透水性
膜を除去し、前記下部配線層に達する凹部を形成する第
5工程と、前記凹部の表面に第3耐透水性膜を形成する
第6工程と、前記第3耐透水性膜のうちSOG膜に隣接
する部分を残し、前記下部配線層へ通じるビアコンタク
トホールを形成する第7工程と、前記第2耐透水性膜上
の上部配線層及び前記ビアコンタクトホール中の前記上
部配線層及び前記下部配線層を接続する接続部分を形成
する第8工程とを具備することを特徴とする半導体装置
の製造方法である。
表面上に下部配線層を形成する第1工程と、この下部配
線層及び前記基板の絶縁性表面を覆うように第1耐透水
性膜を形成する第2工程と、この第1耐透水性膜を覆う
ようにSOG膜を形成する第3工程と、このSOG膜を
覆うように第2耐透水性膜を形成する第4工程と、所定
箇所の前記第1耐透水性膜、SOG膜及び第2耐透水性
膜を除去し、前記下部配線層に達する凹部を形成する第
5工程と、前記凹部の表面に第3耐透水性膜を形成する
第6工程と、前記第3耐透水性膜のうちSOG膜に隣接
する部分を残し、前記下部配線層へ通じるビアコンタク
トホールを形成する第7工程と、前記第2耐透水性膜上
の上部配線層及び前記ビアコンタクトホール中の前記上
部配線層及び前記下部配線層を接続する接続部分を形成
する第8工程とを具備することを特徴とする半導体装置
の製造方法である。
【0007】
【作用】上記第1の発明の構成により、上部配線層と下
部配線層との間に配置される絶縁層の表面(ビアコンタ
クトホールの側壁を含む)が心材用SOG膜の表面を覆
う耐透水性膜により形成されているので、心材用SOG
膜からビアコンタクトホール内に水分がしみださないよ
うにすることができる。このため、上部配線層と下部配
線層との接続部分の腐食を防ぐことができる。更に、第
2の発明の構成により、耐透水性膜が窒化シリコン膜で
あるので、前記SOG膜からビアコンタクトホールへの
水分のしみだしを確実に防ぐことができる。このため、
上部配線層と下部配線層との接続部分の腐食を確実に防
ぐことができる。更に、第3の発明の構成により、前記
第1の発明の構成に係わる半導体装置を製造することが
できるので、前記第1の発明の作用がある。更に、SO
G膜が形成された後に、SOG膜が水分を吸収しても問
題がないため、SOG膜の水分吸収を防ぐ特別な工程が
不要である。
部配線層との間に配置される絶縁層の表面(ビアコンタ
クトホールの側壁を含む)が心材用SOG膜の表面を覆
う耐透水性膜により形成されているので、心材用SOG
膜からビアコンタクトホール内に水分がしみださないよ
うにすることができる。このため、上部配線層と下部配
線層との接続部分の腐食を防ぐことができる。更に、第
2の発明の構成により、耐透水性膜が窒化シリコン膜で
あるので、前記SOG膜からビアコンタクトホールへの
水分のしみだしを確実に防ぐことができる。このため、
上部配線層と下部配線層との接続部分の腐食を確実に防
ぐことができる。更に、第3の発明の構成により、前記
第1の発明の構成に係わる半導体装置を製造することが
できるので、前記第1の発明の作用がある。更に、SO
G膜が形成された後に、SOG膜が水分を吸収しても問
題がないため、SOG膜の水分吸収を防ぐ特別な工程が
不要である。
【0008】
【実施例】以下本願発明の一実施例を図面を参照して説
明する。図1〜図8は、本発明の一実施例に係わる半導
体装置の製造方法を示す。まず、図1に示すように、ト
ランジスタ等が形成されているシリコン基板11の上に
酸化シリコン(SiO2 )膜12をCVD法又は熱酸化
により形成する。次に、酸化シリコン膜12の上にスパ
ッタによりアルミニウム層を形成し、所定箇所を除去す
ることにより、下部アルミニウム配線層13を形成す
る。次に、図2に示すように、酸化シリコン膜12及び
下部アルミニウム配線層13を覆うように、プラズマ酸
化シリコン膜14を酸化性ガスプラズマ中にて200n
mの膜厚に形成する。更に、プラズマ酸化シリコン膜1
4上に、プラズマ窒化シリコン膜15をプラズマ中で3
00nmの膜厚に形成する。更に、プラズマ酸化シリコ
ン膜15上にSOG膜をスピンコート法により塗布した
後加熱して形成する。このSOG膜16の表面16aは
平坦に形成される。次に、図3に示すように、SOG膜
16の表面16aに、プラズマ窒化シリコン膜17を3
00nmの膜厚に形成する。
明する。図1〜図8は、本発明の一実施例に係わる半導
体装置の製造方法を示す。まず、図1に示すように、ト
ランジスタ等が形成されているシリコン基板11の上に
酸化シリコン(SiO2 )膜12をCVD法又は熱酸化
により形成する。次に、酸化シリコン膜12の上にスパ
ッタによりアルミニウム層を形成し、所定箇所を除去す
ることにより、下部アルミニウム配線層13を形成す
る。次に、図2に示すように、酸化シリコン膜12及び
下部アルミニウム配線層13を覆うように、プラズマ酸
化シリコン膜14を酸化性ガスプラズマ中にて200n
mの膜厚に形成する。更に、プラズマ酸化シリコン膜1
4上に、プラズマ窒化シリコン膜15をプラズマ中で3
00nmの膜厚に形成する。更に、プラズマ酸化シリコ
ン膜15上にSOG膜をスピンコート法により塗布した
後加熱して形成する。このSOG膜16の表面16aは
平坦に形成される。次に、図3に示すように、SOG膜
16の表面16aに、プラズマ窒化シリコン膜17を3
00nmの膜厚に形成する。
【0009】なお、図9及び図10は、上述のプラズマ
窒化シリコン膜15、17の膜厚を決定する方法を示
す。図9に示すサンプルでは、シリコン基板31上にS
OG膜32及びプラズマ窒化シリコン膜33を順次積層
形成する。このサンプルを大気中に放置し、放置前と放
置後の両方にて、フーリエ変換赤外分光により水分の吸
収状態を測定する。図9は、プラズマ窒化シリコン膜3
3の膜厚を変化させたときの水分吸収の測定結果を示
す。この場合OH基に起因する吸収スペクトルを放置前
後で比較して評価している。この測定結果によって、吸
収スペクトル強度比が小さな値となるように、上述のプ
ラズマ窒化シリコン膜15、17の膜厚を300nmに
設定している。
窒化シリコン膜15、17の膜厚を決定する方法を示
す。図9に示すサンプルでは、シリコン基板31上にS
OG膜32及びプラズマ窒化シリコン膜33を順次積層
形成する。このサンプルを大気中に放置し、放置前と放
置後の両方にて、フーリエ変換赤外分光により水分の吸
収状態を測定する。図9は、プラズマ窒化シリコン膜3
3の膜厚を変化させたときの水分吸収の測定結果を示
す。この場合OH基に起因する吸収スペクトルを放置前
後で比較して評価している。この測定結果によって、吸
収スペクトル強度比が小さな値となるように、上述のプ
ラズマ窒化シリコン膜15、17の膜厚を300nmに
設定している。
【0010】次に、図4に示すように、プラズマ窒化シ
リコン膜17上に、ホトレジスト層18を形成し、ホト
リソグラフィによりホトレジスト層18のうち下部アル
ミニウム配線層13上の部分に開口部18aを形成す
る。次に、図5に示すように、ホトレジスト層18をマ
スクとして異方性ドライエッチングにより、開口部18
aから下部アルミニウム配線層13に達する凹部19を
形成する。その後ホトレジスト層18を除去する。次
に、図6に示すように、プラズマ窒化シリコン膜17及
び凹部19を覆うように、プラズマ窒化シリコン膜20
を形成する。次に、図7に示すように、異方性ドライエ
ッチングによりプラズマ窒化シリコン膜20を図示垂直
方向に下部アルミニウム配線層13が露出するまでエッ
チングする。次に、図8に示すように、スパッタ法及び
パターンニングにより上部アルミニウム配線層22及び
上部アルミニウム配線層22と下部アルミニウム配線層
13との接続部分23を同時に形成する。
リコン膜17上に、ホトレジスト層18を形成し、ホト
リソグラフィによりホトレジスト層18のうち下部アル
ミニウム配線層13上の部分に開口部18aを形成す
る。次に、図5に示すように、ホトレジスト層18をマ
スクとして異方性ドライエッチングにより、開口部18
aから下部アルミニウム配線層13に達する凹部19を
形成する。その後ホトレジスト層18を除去する。次
に、図6に示すように、プラズマ窒化シリコン膜17及
び凹部19を覆うように、プラズマ窒化シリコン膜20
を形成する。次に、図7に示すように、異方性ドライエ
ッチングによりプラズマ窒化シリコン膜20を図示垂直
方向に下部アルミニウム配線層13が露出するまでエッ
チングする。次に、図8に示すように、スパッタ法及び
パターンニングにより上部アルミニウム配線層22及び
上部アルミニウム配線層22と下部アルミニウム配線層
13との接続部分23を同時に形成する。
【0011】このようにして、図8に示すように、SO
G膜16を心材として、その表面をプラズマ窒化シリコ
ン膜15、17、20で覆った絶縁層に形成されたビア
コンタクトホール21を介して、下部アルミニウム配線
層13と上部アルミニウム配線層22が接続部分23に
より接続される半導体装置が形成される。この場合、ビ
アコンタクトホール21の側壁にSOG膜16が露出し
ていないので、SOG膜16からビアコンタクトホール
21内に水分がしみださない。このため、前記接続部分
23の腐食を防ぐことができる。
G膜16を心材として、その表面をプラズマ窒化シリコ
ン膜15、17、20で覆った絶縁層に形成されたビア
コンタクトホール21を介して、下部アルミニウム配線
層13と上部アルミニウム配線層22が接続部分23に
より接続される半導体装置が形成される。この場合、ビ
アコンタクトホール21の側壁にSOG膜16が露出し
ていないので、SOG膜16からビアコンタクトホール
21内に水分がしみださない。このため、前記接続部分
23の腐食を防ぐことができる。
【0012】
【発明の効果】以上詳細に説明したように、本発明の半
導体装置及びその製造方法により、上部配線層と下部配
線層との接続部分の腐食を防ぐことができる。このた
め、本発明に係わる半導体装置の信頼性を著しく向上さ
せることができる。更に、本発明に係わる半導体装置の
製造方法には、特別な工程が不要であるので、本発明に
係わる半導体装置の製造が容易である。
導体装置及びその製造方法により、上部配線層と下部配
線層との接続部分の腐食を防ぐことができる。このた
め、本発明に係わる半導体装置の信頼性を著しく向上さ
せることができる。更に、本発明に係わる半導体装置の
製造方法には、特別な工程が不要であるので、本発明に
係わる半導体装置の製造が容易である。
【図1】本発明の一実施例の製造方法を示す断面図であ
る。
る。
【図2】前記一実施例の製造方法を示す断面図であり、
図1の続きである。
図1の続きである。
【図3】前記一実施例の製造方法を示す断面図であり、
図2の続きである。
図2の続きである。
【図4】前記一実施例の製造方法を示す断面図であり、
図3の続きである。
図3の続きである。
【図5】前記一実施例の製造方法を示す断面図であり、
図4の続きである。
図4の続きである。
【図6】前記一実施例の製造方法を示す断面図であり、
図5の続きである。
図5の続きである。
【図7】前記一実施例の製造方法を示す断面図であり、
図6の続きである。
図6の続きである。
【図8】前記一実施例の製造方法を示す断面図であり、
図7の続きである。
図7の続きである。
【図9】サンプルの断面図である。
【図10】サンプルの水分吸収の測定結果を示すグラフ
である。
である。
【図11】従来例の製造方法を示す断面図である。
【図12】従来例の製造方法を示す断面図であり、図1
1の続きである。
1の続きである。
【図13】従来例の製造方法を示す断面図であり、図1
2の続きである。
2の続きである。
【図14】従来例の製造方法を示す断面図であり、図1
3の続きである。
3の続きである。
【図15】従来例の製造方法を示す断面図であり、図1
4の続きである。
4の続きである。
11 シリコン基板 13 下部アルミニウム配線層 15、17,20 プラズマ窒化シリコン膜 16 SOG膜 19 凹部 21 ビアコンタクトホール 22 上部アルミニウム配線層 23 接続部分
Claims (3)
- 【請求項1】 下部配線層、絶縁層及び上部配線層を順
次積層するように配置し、前記下部配線層と前記上部配
線層とを前記絶縁層に形成されたビアコンタクトホール
を介して接続した半導体装置において、 前記絶縁層のビアコンタクトホール側壁を含む表面を心
材用SOG膜の表面を覆う耐透水性膜により形成したこ
とを特徴とする半導体装置。 - 【請求項2】 耐透水性膜が窒化シリコン膜であること
を特徴とする請求項1記載の半導体装置。 - 【請求項3】 基板の絶縁性表面上に下部配線層を形成
する第1工程と、 この下部配線層及び前記基板の絶縁性表面を覆うように
第1耐透水性膜を形成する第2工程と、 この第1耐透水性膜を覆うようにSOG膜を形成する第
3工程と、 このSOG膜を覆うように第2耐透水性膜を形成する第
4工程と、 所定箇所の前記第1耐透水性膜、SOG膜及び第2耐透
水性膜を除去し、前記下部配線層に達する凹部を形成す
る第5工程と、 前記凹部の表面に第3耐透水性膜を形成する第6工程
と、 前記第3耐透水性膜のうちSOG膜に隣接する部分を残
し、前記下部配線層へ通じるビアコンタクトホールを形
成する第7工程と、 前記第2耐透水性膜上の上部配線層及び前記ビアコンタ
クトホール中の前記上部配線層及び前記下部配線層を接
続する接続部分を形成する第8工程とを具備することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5726794A JPH07273191A (ja) | 1994-03-28 | 1994-03-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5726794A JPH07273191A (ja) | 1994-03-28 | 1994-03-28 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07273191A true JPH07273191A (ja) | 1995-10-20 |
Family
ID=13050762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5726794A Pending JPH07273191A (ja) | 1994-03-28 | 1994-03-28 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07273191A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004046103A (ja) * | 2002-04-23 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
US6960786B2 (en) | 2002-05-13 | 2005-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US6992332B2 (en) | 2002-05-15 | 2006-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method for manufacturing the same |
US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US7148510B2 (en) | 2002-04-15 | 2006-12-12 | Semiconductor Energy Laboratory Co. Ltd. | Electronic apparatus having a protective circuit |
US7242021B2 (en) | 2002-04-23 | 2007-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display element using semiconductor device |
US8835271B2 (en) | 2002-04-09 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
US9366930B2 (en) | 2002-05-17 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device with capacitor elements |
-
1994
- 1994-03-28 JP JP5726794A patent/JPH07273191A/ja active Pending
Cited By (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10083995B2 (en) | 2002-04-09 | 2018-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
US8946718B2 (en) | 2002-04-09 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US10854642B2 (en) | 2002-04-09 | 2020-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US9666614B2 (en) | 2002-04-09 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
US10050065B2 (en) | 2002-04-09 | 2018-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US11101299B2 (en) | 2002-04-09 | 2021-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
US8835271B2 (en) | 2002-04-09 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
US9105727B2 (en) | 2002-04-09 | 2015-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US9406806B2 (en) | 2002-04-09 | 2016-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US10700106B2 (en) | 2002-04-09 | 2020-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US8946717B2 (en) | 2002-04-09 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
US7148510B2 (en) | 2002-04-15 | 2006-12-12 | Semiconductor Energy Laboratory Co. Ltd. | Electronic apparatus having a protective circuit |
JP2004046103A (ja) * | 2002-04-23 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
US7242021B2 (en) | 2002-04-23 | 2007-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display element using semiconductor device |
US7554116B2 (en) | 2002-05-13 | 2009-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US9508756B2 (en) | 2002-05-13 | 2016-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US9966390B2 (en) | 2002-05-13 | 2018-05-08 | Semicondutcor Energy Laboratory Co., LTD. | Display device |
US9165991B2 (en) | 2002-05-13 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US8927994B2 (en) | 2002-05-13 | 2015-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US6960786B2 (en) | 2002-05-13 | 2005-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US7723179B2 (en) | 2002-05-15 | 2010-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method for manufacturing the same |
US6992332B2 (en) | 2002-05-15 | 2006-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method for manufacturing the same |
US9366930B2 (en) | 2002-05-17 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device with capacitor elements |
US10133139B2 (en) | 2002-05-17 | 2018-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US10527903B2 (en) | 2002-05-17 | 2020-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
US11422423B2 (en) | 2002-05-17 | 2022-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6406995B1 (en) | Pattern-sensitive deposition for damascene processing | |
JPH0613470A (ja) | 半導体装置およびその製造方法 | |
KR930011432B1 (ko) | 접촉 홀의 형성방법 | |
JPH1187332A (ja) | 半導体装置及びその製造方法 | |
JPH07273191A (ja) | 半導体装置及びその製造方法 | |
JPH088209A (ja) | 半導体装置の製造のための除去されるポストの処理方法 | |
KR100452418B1 (ko) | 듀얼 대머신 공정 중에서 하부 배선층을 보호하는 방법 | |
US20080088322A1 (en) | Semiconductor device fabrication method and semiconductor device | |
US20080070415A1 (en) | Method for burying resist and method for manufacturing semiconductor device | |
US5506173A (en) | Process of fabricating a dielectric film for a semiconductor device | |
US6090694A (en) | Local interconnect patterning and contact formation | |
JP2003209167A (ja) | 半導体装置の製造方法および半導体装置 | |
JP3916195B2 (ja) | 銅の拡散を抑制した構造の半導体装置とその製造方法、及び拡散した銅の検出方法 | |
JPH05234991A (ja) | 半導体装置 | |
US7008870B2 (en) | Structure applied to a photolithographic process and method for fabricating a semiconductor device | |
JP3999940B2 (ja) | 半導体装置の製造方法 | |
KR100244293B1 (ko) | 반도체 소자의 제조 방법 | |
TW415004B (en) | Manufacture of low-k inter-metal dielectric layer | |
KR100194651B1 (ko) | 다층 레벨의 도체 배선 패턴을 갖는 반도체장치 제조방법 | |
JPH09171957A (ja) | 半導体装置の製造方法 | |
KR100671561B1 (ko) | 반도체 소자의 배선 형성방법 | |
JPS6118341B2 (ja) | ||
JPH08139189A (ja) | 半導体装置の製造方法 | |
JPH07115136A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH04326553A (ja) | 半導体装置の製造方法 |