JP4566475B2

JP4566475B2 - 発光装置の作製方法

Info

Publication number: JP4566475B2
Application number: JP2001236793A
Authority: JP
Inventors: 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2000-08-04
Filing date: 2001-08-03
Publication date: 2010-10-20
Anticipated expiration: 2021-08-03
Also published as: JP2002117971A

Description

【０００１】
【発明の属する技術分野】
本発明は、一対の電極（陽極および陰極）間に発光性材料からなる薄膜を挟んだ素子（以下、発光素子という）を有する装置（以下、発光装置という）に関する。特に、ＥＬ（Electro Luminescence）が得られる発光性材料からなる薄膜を用いた発光素子（以下、ＥＬ素子という）を有する発光装置に関する。
【０００２】
【従来の技術】
近年、ＥＬ素子を有する発光装置（以下、ＥＬ発光装置という）の開発が進んでいる。ＥＬ発光装置にはパッシブマトリクス型とアクティブマトリクス型があるが、どちらもＥＬ素子に電流を流すことによってＥＬが得られる発光性材料からなる薄膜（発光層）を発光させるという原理で動作する。
【０００３】
このようなＥＬ表示装置を利用したアプリケーションは様々なものが期待されているが、特にＥＬ表示装置の厚みが薄いこと、従って軽量化が可能であることにより携帯機器への利用が注目されている。そのため、フレキシブルなプラスチックフィルムの上に発光素子を形成することが試みられている。
【０００４】
プラスチックフィルムの耐熱性が低いためプロセスの最高温度を低くせざるを得ず、結果的にガラス基板上に形成する時ほど良好な電気特性のＴＦＴを形成できないのが現状である。そのため、プラスチックフィルムを用いた高性能な発光装置は実現されていない。
【０００５】
また、一般的なＥＬ素子の構造を図１８に示す。なお、ＥＬ素子は有機発光素子（ＯＬＥＤ：Organic Light Emitting Device）とも呼ばれる。図１８において、絶縁体１１の上には陽極１２、発光層１３および陰極１４が積層され、ＥＬ素子１０を形成している。このとき、一般的には電子の供給源である陰極１４には仕事関数の小さい金属電極が用いられ、正孔の供給源である陽極１２には仕事関数が大きく、且つ、可視光に対して透明な酸化物導電膜（代表的にはＩＴＯ膜）が用いられる。これは陰極１４となる金属電極が可視光に対して不透明であるため、陽極を可視光に対して透明にしなければ、発光層で生成された光（以下、ＥＬ光という）を観測できないからである。
【０００６】
この場合、ＥＬ光１５は陽極１２を直接透過して観測されるか、もしくは陰極１４で反射された後に陽極１２を透過して観測される。即ち、観測者１６は発光層１３が発光している画素において陽極１２を透過したＥＬ光１５を観測することができる。
【０００７】
しかしながら、発光していない画素では入射した外光（発光装置の外部の光）１７が陰極の裏面（発光層に接する側の面）で反射され、陰極の裏面が鏡のように作用して外部の景色が観測面（観測者側に向かう面）に映るといった問題があった。また、この問題を回避するために、ＥＬ発光装置の観測面に円偏光フィルムを貼り付け、観測面に外部の景色が映らないようにする工夫がなされているが、円偏光フィルムが非常に高価であるため、製造コストの増加を招くという問題があった。
【０００８】
【発明が解決しようとする課題】
本発明は、上記問題点を鑑みてなされたものであり、本発明は、フレキシブルなフィルム上に発光素子を形成して軽量化して安価なＥＬ発光装置を提供することを課題とする。さらに、それを表示部として有する安価な電気器具を提供することを課題とする。
【０００９】
また、円偏光フィルムを用いずにＥＬ発光装置の鏡面化を防ぐことを目的とし、それによりＥＬ発光装置の製造コストを低減して安価なＥＬ発光装置を提供することを課題とする。
【００１０】
【課題を解決するための手段】
本発明は、素子形成基板としてプラスチック基板を用いるのではなく、厚さの薄い金属基板を用い、フレキシブルな金属基板上に発光素子を形成して軽量化したＥＬ発光装置を得ることを特徴としている。
【００１１】
本明細書で開示する発明の構成は、
金属表面を有する基板上に絶縁膜と、該絶縁膜上に発光素子とを有し、
前記発光素子は、陽極、陰極、並びに前記陽極と前記陰極との間に挟まれたＥＬ材料とを備えたことを特徴とする発光装置である。なお、ＥＬ材料とは、有機化合物材料のうち、発光するものを指している。
【００１２】
また、他の発明の構成は、
金属表面を有する基板上に絶縁膜と、該絶縁膜上に発光素子とを有し、
前記発光素子は、陽極、陰極、並びに前記陽極と前記陰極との間に挟まれたＥＬ材料とを備え、前記陰極に接して、または絶縁膜もしくは導電膜を介して、遮光膜が設けられたことを特徴とする発光装置である。この遮光膜とは、可視光に対する吸収係数の高い材料からなる薄膜を用いることができる。代表的には金属粒子もしくはカーボン粒子を分散させた絶縁膜（好ましくは樹脂膜）、反射率の低い金属膜（好ましくはチタン膜、窒化チタン膜、クロム膜、モリブデン膜、タングステン膜、タンタル膜もしくは窒化タンタル膜）または半導体膜を用いることができる。
【００１３】
また、上記構成において、前記金属表面を有する基板は、耐熱性金属基板である。その耐熱性基板の厚さは２００μｍ未満、好ましくは５μｍ〜３０μｍであることを特徴としている。また、前記金属表面を有する基板の表面粗さの最大高さ（Ｒ_max）は、１μｍ以下である。また、前記金属表面を有する基板の表面に存在する凸部の曲率半径は、１μｍ以上であることを特徴としている。
【００１４】
また、上記構造を実現するため、本発明は、薄い金属基板の端部を曲げて、端部に曲率を持っている基板ホルダーに密着性よく真空中で固定した後、薄い金属基板上に発光素子を形成し、その後、基板ホルダーを分離することを特徴としている。
【００１５】
また、上記構造を実現するための発明の構成は、
金属表面を有する基板の端部を曲げて基板ホルダーと固定する工程と、
前記金属表面を有する基板上に絶縁膜を形成する工程と、
前記絶縁膜の上に発光素子を形成する工程と、
前記基板ホルダーを分離する工程と、
を有することを特徴とする発光装置の作製方法である。
【００１６】
また、前記固定する工程は真空中で行うことを特徴としている。また、前記固定する工程は室温〜４００℃で行うことを特徴としている。
【００１７】
また、前記基板ホルダーの端部は曲面を有していることを特徴としている。また、前記基板ホルダーは、前記金属表面を有する基板と同じ熱膨張係数を有することを特徴としている。また、前記金属表面を有する基板は、耐熱性金属基板であることを特徴としている。また、前記耐熱性金属基板の厚さは２００μｍ未満、好ましくは５μｍ〜３０μｍであることを特徴としている。また、前記基板ホルダーは、ステンレス、セラミックス、またはＡｌ₂Ｏ₃からなることを特徴としている。また、前記基板ホルダーの厚さは５００μｍ〜１０００μｍであることを特徴としている。
【００１８】
なお、上記耐熱性金属基板とは、耐熱性を有する金属材料、例えばＷ、Ｎｉ、またはステンレス等からなる基板を指す。
【００１９】
なお、本明細書中でのステンレスとは、クロムを約１２％以上含有する鋼（鉄と炭素の合金）を指しており、組成上、マルテンサイト系やフェライト系やオーステナイト系に大別できる。なお、Ｔｉ、Ｎｂ、Ｍｏ、Ｃｕ、Ｎｉ、またはＳｉから選ばれた一種または複数種を添加したステンレス鋼をも含む。
【００２０】
【発明の実施の形態】
本発明の実施形態について、以下に説明する。
【００２１】
まず、素子形成基板となる耐熱性を有する金属基板１０２と、基板ホルダー１０１とを用意する。金属基板１０２（金属表面を有する基板）としては、ステンレス基板を用意する。この基板１０２の厚さは２００μｍ未満、好ましくは１０μｍ〜３０μｍのものを用いる。また、基板ホルダー１０１としては、金属基板１０２よりも厚いステンレス基板を用意する。この基板１０１の厚さは５００μｍ〜１０００μｍのものを用いる。また、基板ホルダー１０１としては、セラミックスあるいはアルミナ（Ａｌ₂Ｏ₃）を用いることもできる。
【００２２】
次いで、図１（Ａ）に示すように端部に少なくとも曲面を持つ基板ホルダー１０１と金属基板１０２とを基板間に空気が入らないように固定し、さらに固定部１０３を用いて金属基板１０２の端部を固定し、密着性をより強固なものとする。こうして、固定した状態を図１（Ｂ）に示した。ここでは、固定部１０３を枠とし、基板ホルダー１０１をはめ込むようにして接着材を用いることなく金属基板１０２を基板ホルダー１０１に固定した。また、固定部をテープ状またはバンド状として金属基板の端部を基板ホルダーに固定してもよい。なお、金属基板１０２を基板ホルダー１０１に密着させて固定する工程は、室温〜４００℃、かつ真空中で行うことによって、両基板間に空気が入らないようにすることが好ましい。また、金属基板１０２に広げる力を加えながら基板ホルダーに被せ、必要があれば押し付けることで密着させてもよい。
【００２３】
また、固定後の金属基板における表面の凹凸の表面粗さの最大高さ（Ｒ_max）は、１μｍ以下と平坦なものとすることが好ましい。なお、この最大高さ（Ｒ_max）は、ＪＩＳＢ―０６０１によるものである。あるいは、固定後の金属基板における表面の凹凸の１ｍｍ平方当りの高低差が１μｍとなることが好ましい。
さらに、その凹凸の凸部の曲率半径は、１μｍ以上、好ましくは１０μｍ以上とする。また、金属基板における表面の平坦性を向上させる公知の技術、例えばＣＭＰ（ケミカルメカニカルポリッシング）と呼ばれる研磨工程を用いてもよい。
【００２４】
次いで、金属基板１０２上に下地絶縁膜を形成した後、その下地絶縁膜上に必要な素子を形成する。なお、簡略化のため下地絶縁膜の表面を平坦なものとして示しているが、実際には固定部と金属基板とが接触する部分に段差が生じる。素子形成基板がプラスチック基板であればプロセス温度が３５０℃以下とする必要があったが、本発明は、素子形成基板が金属基板であるので３５０℃以上の熱処理が可能である。なお、この素子形成工程の熱処理によって基板同士が分離しないように、基板ホルダーと金属基板との熱膨張係数を一致させることが好ましい。
ここでは、駆動回路１０４とＥＬ素子を有する画素部１０５を形成した例を示す。（図１（Ｃ））
【００２５】
また、図１（Ｃ）に示した基板ホルダーの端部における曲率半径ｒは、３００μｍ以上であり、３０ｃｍ以下とする。
【００２６】
次いで、固定基板１０６を第２接着層１０７で貼り合わせる。（図２（Ａ））なお、ここではＥＬ素子を外部からの水分や酸素等の侵入から保護するために固定基板１０６を用いたが、特に必要がなければ用いなくともよい。固定基板１０６としては、透光性を有する樹脂基板を用いればよく、片面もしくは両面に保護膜としてＤＬＣ膜を設けたものを用いてもよい。
【００２７】
次いで、裏面側から物理的手段、例えば、固定部１０３を除去することによって基板ホルダーを除去する。特に接着材を用いていないので分離しやすい。固定部を分離して基板ホルダーを分離する方法や、基板ホルダーと金属基板との間に対して流体（圧力が加えられた液体もしくは気体）を噴射することにより基板ホルダーを分離する方法を用いてもよい。ここでは、基板ホルダー及び金属基板の端部を切断することによって、基板ホルダーと金属基板を分離する。（図２（Ｂ））
【００２８】
そして、最終的には、薄い金属基板１０８である素子形成基板と樹脂基板である固定基板とで挟まれた発光装置が完成する。
【００２９】
なお、図１及び図２では、陰極と電気的に接続するＴＦＴ素子を示し、簡略化のために基板ホルダーの端部とＴＦＴ素子とをあまり離さずに図示したが、実際には十分距離を離したほうが好ましい。また、ここでは発光素子とは、ＴＦＴ素子を含めたものを総称している。なお、ＴＦＴ素子の活性層は、非晶質構造を有する半導体膜を用いることも可能だが、結晶構造を有する半導体膜、例えばポリシリコンを用いることが好ましい。
【００３０】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００３１】
【実施例】
［実施例１］
本実施例は、薄い金属基板である素子形成基板と樹脂基板である固定基板とで挟まれた発光装置の作製方法の一例を図１及び図２を用いて示す。ただし、本発明が本実施例に限定されないことはいうまでもない。
【００３２】
まず、基板ホルダー１０１としてステンレス基板（ＪＩＳＳＵＳ３０４またはＪＩＳＳＵＳ３１６）を用いる。そして、上記実施の形態に示した方法を用いて、基板ホルダー１０１と薄い金属基板（ＪＩＳＳＵＳ３０４またはＪＩＳＳＵＳ３１６）である素子形成基板１０２とを固定部１０３で固定した。（図１（Ｂ））
【００３３】
次いで、金属基板１０２上に下地絶縁膜を形成した後、その下地絶縁膜上に必要な素子を形成する。ここでは、駆動回路１０４とＥＬ素子を有する画素部１０５を形成した例を示す。（図１（Ｃ））
【００３４】
下地絶縁膜としては、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜（ＳｉＯx Ｎy ）、またはこれらの積層膜等を１００〜５００ｎｍの膜厚範囲で用いることができ、形成手段としては公知の成膜方法（熱ＣＶＤ法、プラズマＣＶＤ法、蒸着法、スパッタ法、減圧熱ＣＶＤ法等）を用いる。ここでは、膜組成において酸素元素より窒素元素を多く含む酸化窒化シリコン膜と、膜組成において窒素元素より酸素元素を多く含む酸化窒化シリコン膜を積層形成した。
【００３５】
次いで、下地絶縁膜上に半導体層を形成する。半導体層の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（Ｓｉ_XＧｅ_1-X（０＜Ｘ＜１））合金などで形成すると良い。形成手段としては公知の成膜方法（熱ＣＶＤ法、プラズマＣＶＤ法、蒸着法、スパッタ法、減圧熱ＣＶＤ法等）を用いることができ、結晶化方法も公知の方法（固相成長法、レーザー結晶化法、触媒元素を用いた固相成長法等）を用いることができる。本実施例では、低温で成膜が可能なスパッタ法を用いて非晶質シリコン膜を形成し、レーザー結晶化法により結晶質シリコン膜を形成した。レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ₄レーザーを用いることができる。
【００３６】
次いで、半導体層を覆うゲート絶縁膜を公知の方法（熱ＣＶＤ法、プラズマＣＶＤ法、蒸着法、スパッタ法、減圧熱ＣＶＤ法等）で形成する。本実施例では、プラズマＣＶＤ法を用いて酸化シリコン膜を形成した。
【００３７】
次いで、ゲート絶縁膜上に導電層を形成する。導電層は、導電膜を公知の手段（熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、またはスパッタ法等）により成膜した後、マスクを用いて所望の形状にパターニングして形成する。
【００３８】
次いで、イオン注入法またはイオンドーピング法を用い、半導体層にｎ型を付与する不純物元素またはｐ型を付与する不純物元素を適宜、添加してＬＤＤ領域やソース領域やドレイン領域を形成する不純物領域を形成する。
【００３９】
その後、公知の方法（熱ＣＶＤ法、プラズマＣＶＤ法、蒸着法、スパッタ法、減圧熱ＣＶＤ法等）により作製される窒化シリコン膜、窒化酸化シリコン膜、または酸化シリコン膜により層間絶縁膜を形成する。また、添加された不純物元素は活性化処理を行う。ここでは、レーザー光の照射を行った。レーザー光の照射に代えて、加熱処理で活性化を行ってもよい。
【００４０】
次いで、公知の技術を用いてソース領域またはドレイン領域に達するコンタクトホールを形成した後、ソース電極またはドレイン電極を形成しＴＦＴを得る。
【００４１】
次いで、公知の技術を用いて水素化処理を行い、全体を水素化してｎチャネル型ＴＦＴまたはｐチャネル型ＴＦＴが完成する。本実施例では比較的低温で行うことが可能な水素プラズマを用いて水素化処理を行った。
【００４２】
次いで、公知の方法（熱ＣＶＤ法、プラズマＣＶＤ法、蒸着法、スパッタ法、減圧熱ＣＶＤ法等）により作製される窒化シリコン膜、窒化酸化シリコン膜、または酸化シリコン膜により層間絶縁膜を形成する。次いで、公知の技術を用いて画素部のドレイン電極に達するコンタクトホールを形成した後、画素電極（陰極）を形成する。次いで、画素電極の両端にバンクを形成し、画素電極上にＥＬ層およびＥＬ素子の陽極を形成する。
【００４３】
次いで、画素部及び駆動回路に含まれる素子は全て絶縁膜で覆う。
【００４４】
次いで、素子形成基板に形成された素子を全て覆う絶縁膜と固定基板１０６とを第２接着層１０７で貼り合わせる。（図２（Ａ））なお、ここではＥＬ素子を外部からの水分や酸素等の侵入から保護するために固定基板１０６を用いたが、特に必要がなければ用いなくともよい。固定基板１０６としては、樹脂基板を用いればよく、片面もしくは両面に保護膜としてＤＬＣ膜を設けたものを用いてもよい。
【００４５】
次いで、裏面側から物理的手段、例えば、固定部１０３を除去することによって基板ホルダーを除去する。特に接着材を用いていないので分離しやすい。ここでは、基板ホルダー及び金属基板の端部を切断することによって、基板ホルダーと金属基板を分離する。（図２（Ｂ））
【００４６】
そして、最終的には、薄い金属基板である素子形成基板と樹脂基板である固定基板とで挟まれた発光装置が完成した。
【００４７】
［実施例２］
非晶質半導体膜の結晶化を助長する金属元素を用いて選択的に結晶質半導体膜を形成する方法を図３を用いて説明する。図３（Ａ）において、２００は前述の下地絶縁膜である。
【００４８】
まず、実施の形態に示した方法により、金属基板と基板ホルダーとを固定部で固定し、その上に下地絶縁膜２００を形成する。次いで、下地絶縁膜２００上に非晶質シリコン膜２０１を公知の方法で形成する。そして、非晶質シリコン膜２０１上に１５０ｎｍの厚さの酸化シリコン膜２０２を形成する。酸化シリコン膜の作製方法は限定されないが、例えば、オルトケイ酸テトラエチル（Tetraethyl Ortho Silicate：ＴＥＯＳ）とＯ₂とを混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ²で放電させ形成する。
【００４９】
次に、酸化シリコン膜２０２に開孔部２０３を形成し、重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル塩溶液を塗布する。これにより、ニッケル含有層２０４が形成され、ニッケル含有層２０４は開孔部２０３の底部のみで非晶質シリコン膜２０１と接触する。
【００５０】
結晶化は、加熱処理の温度５００〜６５０℃で４〜２４時間、例えば５７０℃にて１４時間の熱処理を行う。この場合、結晶化はニッケルが接した非晶質シリコン膜の部分が最初に結晶化し、そこから基板の表面と平行な方向に結晶化が進行する。こうして形成された結晶質シリコン膜２０５は棒状または針状の結晶が集合して成り、その各々の結晶は巨視的に見ればある特定の方向性をもって成長している。その後、酸化シリコン膜２０２を除去すれば結晶質シリコン膜２０５を得ることができる。
【００５１】
なお、本実施例は実施例１と組み合わせることが可能である。
【００５２】
［実施例３］
実施例２で説明する方法に従って作製される結晶質シリコン膜には結晶化において利用した金属元素が残存している。それは膜中において一様に分布していないにしても、平均的な濃度とすれば、１×１０¹⁹／ｃｍ³を越える濃度で残存している。勿論、このような状態でもＴＦＴをはじめ各種半導体装置のチャネル形成領域に用いることが可能であるが、より好ましくは、ゲッタリングにより当該金属元素を除去することが望ましい。
【００５３】
本実施例ではゲッタリング方法の一例を図４を用いて説明する。結晶質シリコン膜３０１の表面には、マスク用の酸化シリコン膜３０２が１５０ｎｍの厚さに形成され、開孔部３０３が設けられ結晶質シリコン膜が露出した領域が設けられている。実施例２に従う場合には、図３（Ａ）で示す酸化シリコン膜２０２をそのまま利用可能であり、図３（Ｂ）の工程の後からそのまま本実施例の工程に移行することもできる。そして、イオンドープ法によりリンを添加して、１×１０¹⁹〜１×１０²²／ｃｍ³の濃度のリン添加領域３０５を形成する。
【００５４】
そして、図４（Ｂ）に示すように、窒素雰囲気中で５５０〜８００℃、５〜２４時間、例えば６００℃にて１２時間の熱処理を行うと、リン添加領域３０５がゲッタリングサイトとして働き、結晶質シリコン膜３０１に残存していた触媒元素はリン添加領域３０５に偏析させることができる。
【００５５】
その後、図４（Ｃ）で示すようにマスク用の酸化シリコン膜３０２と、リンが添加領域３０５とをエッチングして除去することにより、結晶化の工程で使用した金属元素の濃度が１×１０¹⁷／ｃｍ³未満にまで低減された結晶質シリコン膜３０６を得ることができる。
【００５６】
なお、本実施例は実施例１または実施例２と組み合わせることが可能である。
【００５７】
［実施例４］
本実施例は、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路を作製する例であり、図５、図６を用いて説明する。
【００５８】
実施の形態に従って、固定部４０３で基板ホルダー４０１に固定した金属基板４０２上に下地絶縁膜４０４を形成した後、半導体層５０１、５０２を形成する。（図５（Ａ））
【００５９】
次いで、ゲート絶縁膜５０３と第１導電膜５０４と第２導電膜５０５を形成する。（図５（Ｂ））第１導電膜５０４及び第２導電膜５０５の材料としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。本実施例では、第１導電膜５０４を窒化タンタルまたはチタンで５０〜１００ｎｍの厚さに形成し、第２導電膜５０５をタングステンで１００〜３００ｎｍの厚さに形成する。
【００６０】
次に図５（Ｃ）に示すように、レジストによるマスク５０６を形成し、ゲート電極を形成するための第１のエッチング処理を行う。エッチング方法に限定はないが、好適にはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いる。エッチング用ガスにＣＦ₄とＣｌ₂を混合し、０．５〜２Ｐａ、好ましくは１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して行う。なお、基板側の電極面積サイズは、１２．５ｃｍ×１２．５ｃｍであり、コイル型の電極面積サイズ（ここではコイルの設けられた石英円板）は、直径２５ｃｍの円板である。基板側（試料ステージ）にも１００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ₄とＣｌ₂を混合した場合にはタングステン膜、窒化タンタル膜及びチタン膜の場合でも、それぞれ同程度の速度でエッチングすることができる。
【００６１】
上記エッチング条件では、レジストによるマスクの形状と、基板側に印加するバイアス電圧の効果により端部をテーパー形状とすることができる。テーパー部の角度は１５〜４５°となるようにする。また、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０ｎｍ程度エッチングされる。こうして、第１のエッチング処理により第１導電膜と第２導電膜から成る第１形状の導電層５０７、５０８（第１の導電層５０７ａ、５０８ａと第２導電層５０７ｂ、５０８ｂ）を形成する。５０９はゲート絶縁膜であり、第１の形状の導電層で覆われない領域は２０〜５０ｎｍ程度エッチングされ薄くなる。
【００６２】
そして、第１のドーピング処理を行いｎ型の不純物（ドナー）をドーピングする。（図５（Ｄ））その方法はイオンドープ法若しくはイオン注入法で行う。イオンドープ法の条件はドーズ量を１×１０¹³〜５×１０¹⁴／ｃｍ²として行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。この場合、第１形状の導電層５０７、５０８はドーピングする元素に対してマスクとなり、加速電圧を適宣調節（例えば、２０〜６０ｋｅＶ）して、ゲート絶縁膜５０９を通過した不純物元素により不純物領域（ｎ＋領域）５１０、５１１を形成する。例えば、不純物領域（ｎ＋領域）におけるリン（Ｐ）濃度は１×１０²⁰〜１×１０²¹／ｃｍ³の範囲となるようにする。
【００６３】
さらに図６（Ａ）に示すように第２のエッチング処理を行う。エッチングはＩＣＰエッチング法を用い、エッチングガスにＣＦ₄とＣｌ₂とＯ₂を混合して、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ電力(１３．５６ＭＨｚ)を供給してプラズマを生成する。基板側（試料ステージ）には５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。このような条件によりタングステン膜を異方性エッチングし、第１の導電層である窒化タンタル膜またはチタン膜を残存させるようにする。こうして、第２形状の導電層５１２、５１３（第１の導電膜５１２ａ、５１３ａと第２の導電膜５１２ｂ、５１３ｂ）を形成する。５１６はゲート絶縁膜であり、第２の形状の導電層５１２、５１３で覆われない領域はさらに２０〜５０ｎｍ程度エッチングされて膜厚が薄くなる。
【００６４】
そして、図６（Ｃ）に示すように第２のドーピング処理を行う。第１のドーピング処理よりもドーズ量を下げ高加速電圧の条件でｎ型の不純物（ドナー）をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０¹³／ｃｍ²のドーズ量で行い、図５（Ｄ）で半導体層に形成された第１の不純物領域の内側に不純物領域を形成する。ドーピングは、第２の導電膜５１２ｂ、５１３ｂを不純物元素に対するマスクとして用い、第１の導電膜５１２ａ、５１２ａの下側の領域に不純物元素が添加されるようにドーピングする。こうして、第１の導電膜５１２ａ、５１３ａと重なる不純物領域（ｎ−領域）５１４、５１５が形成される。この不純物領域は、第２の導電層５１２ａ、５１３ａがほぼ同じ膜厚で残存していることから、第２の導電層に沿った方向における濃度差は小さく、１×１０¹⁷〜１×１０¹⁹／ｃｍ³の濃度で形成する。
【００６５】
そして、図６（Ｂ）に示すように、第３のエッチング処理を行い、ゲート絶縁膜５１６のエッチング処理を行う。その結果、第２の導電膜もエッチングされ、端部が後退して小さくなり、第３形状の導電層５１７、５１８が形成される。図中で５１９は残存するゲート絶縁膜である。
【００６６】
そして、図６（Ｃ）に示すように、レジストによるマスク５２０を形成し、ｐチャネル型ＴＦＴを形成する半導体層５０１にｐ型の不純物（アクセプタ）をドーピングする。典型的にはボロン（Ｂ）を用いる。不純物領域（ｐ＋領域）５２１、５２２の不純物濃度は２×１０²⁰〜２×１０²¹／ｃｍ³となるようにし、含有するリン濃度の１．５〜３倍のボロンを添加して導電型を反転させる。
【００６７】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。第３形状の導電層５１７、５１８はゲート電極となる。その後、図６（Ｄ）に示すように、窒化シリコン膜または酸化窒化シリコン膜から成る保護絶縁膜５２３をプラズマＣＶＤ法で形成する。そして導電型の制御を目的としてそれぞれの半導体層に添加された不純物元素を活性化する工程を行う。
【００６８】
さらに、窒化シリコン膜５２４を形成し、水素化処理を行う。その結果、窒化シリコン膜５２４中の水素が半導体層中に拡散させることで水素化を達成することができる。
【００６９】
層間絶縁膜５２５は、ポリイミド、アクリルなどの有機絶縁物材料で形成する。勿論、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho silicate）を用いて形成される酸化シリコン膜を適用しても良いが、平坦性を高める観点からは前記有機物材料を用いることが望ましい。
【００７０】
次いで、コンタクトホールを形成し、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）などを用いて、ソース配線またはドレイン配線５２６〜５２８を形成する。
【００７１】
以上の工程で、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路を得ることができる。
【００７２】
ｐチャネル型ＴＦＴにはチャネル形成領域５３０、ソース領域またはドレイン領域として機能する不純物領域５２１、５２２を有している。
【００７３】
ｎチャネル型ＴＦＴにはチャネル形成領域５３１、第３形状の導電層から成るゲート電極５１８と重なる不純物領域５１５ａ（Gate Overlapped Drain：ＧＯＬＤ領域）、ゲート電極の外側に形成される不純物領域５１５ｂ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する不純物領域５１６を有している。
【００７４】
このようなＣＭＯＳ回路は、アクティブマトリクス型のＥＬ表示装置の駆動回路を形成することを可能とする。それ以外にも、このようなｎチャネル型ＴＦＴまたはｐチャネル型ＴＦＴは、画素部を形成するトランジスタに応用することができる。
【００７５】
このようなＣＭＯＳ回路を組み合わせることで基本論理回路を構成したり、さらに複雑なロジック回路（信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路など）をも構成することができ、さらにはメモリやマイクロプロセッサをも形成することが可能である。
【００７６】
また、本実施例は実施例１乃至３のいずれか一と自由に組み合わせることが可能である。
【００７７】
［実施例５］
ここでは、上記実施例４で得られるＴＦＴを用いてＥＬ（エレクトロルミネセンス）表示装置を作製した例について図７及び図８を用い、以下に説明する。
【００７８】
同一の絶縁体上に画素部とそれを駆動する駆動回路を有した発光装置の例（但し封止前の状態）を図７に示す。なお、駆動回路には基本単位となるＣＭＯＳ回路を示し、画素部には一つの画素を示す。このＣＭＯＳ回路は実施例４に従えば得ることができる。
【００７９】
図７において、６０１は基板ホルダー、６０３は固定部、６０２は素子形成基板（薄い金属基板）であり、その素子形成基板上に設けられた下地絶縁膜上にはｎチャネル型ＴＦＴとｐチャネル型ＴＦＴからなる駆動回路６０４、ｐチャネル型ＴＦＴからなるスイッチングＴＦＴおよびｎチャネル型ＴＦＴからなる電流制御ＴＦＴとが形成されている。また、本実施例では、ＴＦＴはすべてトップゲート型ＴＦＴで形成されている。
【００８０】
ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴの説明は実施例４を参照すれば良いので省略する。また、スイッチングＴＦＴはソース領域およびドレイン領域の間に二つのチャネル形成領域を有した構造（ダブルゲート構造）となっているｐチャネル型ＴＦＴである。なお、本実施例はダブルゲート構造に限定されることなく、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【００８１】
また、電流制御ＴＦＴのドレイン領域６０６の上には第２層間絶縁膜６０８が設けられる前に、第１層間絶縁膜６０７にコンタクトホールが設けられている。これは第２層間絶縁膜６０８にコンタクトホールを形成する際に、エッチング工程を簡単にするためである。第２層間絶縁膜６０８にはドレイン領域６０６に到達するようにコンタクトホールが形成され、ドレイン領域６０６に接続された画素電極６０９が設けられている。画素電極６０９はＥＬ素子の陰極として機能する電極であり、周期表の１族もしくは２族に属する元素を含む導電膜を用いて形成されている。本実施例では、リチウムとアルミニウムとの化合物からなる導電膜を用いる。
【００８２】
次に、６１３は画素電極６０９の端部を覆うように設けられた絶縁膜であり、本明細書中ではバンクと呼ぶ。バンク６１３は珪素を含む絶縁膜もしくは樹脂膜で形成すれば良い。樹脂膜を用いる場合、樹脂膜の比抵抗が１×１０⁶〜１×１０¹²Ωｍ（好ましくは１×１０⁸〜１×１０¹⁰Ωｍ）となるようにカーボン粒子もしくは金属粒子を添加すると、成膜時の絶縁破壊を抑えることができる。
【００８３】
また、ＥＬ素子６１０は画素電極（陰極）６０９、ＥＬ層６１１および陽極６１２からなる。陽極６１２は、仕事関数の大きい導電膜、代表的には酸化物導電膜が用いられる。酸化物導電膜としては、酸化インジウム、酸化スズ、酸化亜鉛もしくはそれらの化合物を用いれば良い。
【００８４】
なお、本明細書中では発光層（ＥＬ膜）に対して正孔注入層、正孔輸送層、正孔阻止層、電子輸送層、電子注入層もしくは電子阻止層を組み合わせた積層した層の総称をＥＬ層と定義する。但し、ＥＬ層にはＥＬ膜を単層で用いた場合も含むものとする。
【００８５】
また、発光層としては、低分子のＥＬ材料または高分子のＥＬ材料であれば特に限定されないが、例えば一重項励起により発光する発光材料からなる薄膜、あるいは三重項励起により発光する発光材料からなる薄膜を用いることができる。
【００８６】
なお、ここでは図示しないが陽極６１２を形成した後、ＥＬ素子６１０を完全に覆うようにしてパッシベーション膜を設けることは有効である。パッシベーション膜としては、炭素膜（代表的にはＤＬＣ膜）、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。
【００８７】
次いで、ＥＬ素子を保護するための封止（または封入）工程まで行った後、実施の形態および実施例１に示したように基板ホルダー６０１を分離した。その後のＥＬ表示装置について図８（Ａ）、（Ｂ）を用いて説明する。
【００８８】
図８（Ａ）は、ＥＬ素子の封止までを行った状態を示す上面図、図８（Ｂ）は図８（Ａ）をＡ−Ａ’で切断した断面図である。点線で示された７０１は画素部、７０２はソース側駆動回路、７０３はゲート側駆動回路である。また、７０４はカバー材、７０５は第１シール材、７０６は第２シール材である。
【００８９】
なお、７０８はソース側駆動回路７０２及びゲート側駆動回路７０３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）７０８からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。
【００９０】
次に、断面構造について図８（Ｂ）を用いて説明する。絶縁体７００（素子形成基板６０３に相当）の上方には画素部、ソース側駆動回路７０９が形成されており、画素部は電流制御ＴＦＴ７１０とそのドレインに電気的に接続された画素電極７１１を含む複数の画素により形成される。また、ソース側駆動回路７０９はｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを組み合わせたＣＭＯＳ回路を用いて形成される。
【００９１】
また、画素電極７１１の両端にはバンク７１２が形成され、画素電極７１１上にはＥＬ層７１３およびＥＬ素子の陽極７１４が形成される。陽極７１４は全画素に共通の配線としても機能し、接続配線７１５を経由してＦＰＣ７１６に電気的に接続されている。さらに、画素部及びソース側駆動回路７０９に含まれる素子は全てパッシベーション膜（図示しない）で覆われている。
【００９２】
また、第１シール材７０５によりカバー材７０４が貼り合わされている。なお、カバー材７０４とＥＬ素子との間隔を確保するためにスペーサを設けても良い。
そして、第１シール材７０５の内側には空隙７１７が形成されている。なお、第１シール材７０５は水分や酸素を透過しない材料であることが望ましい。さらに、空隙７１７の内部に吸湿効果をもつ物質や酸化防止効果をもつ物質を設けることは有効である。
【００９３】
なお、カバー材７０４の表面および裏面には保護膜として炭素膜（具体的にはダイヤモンドライクカーボン（ＤＬＣ）膜）を２〜３０ｎｍの厚さに設けると良い。このような炭素膜（ここでは図示しない）は、酸素および水の侵入を防ぐとともにカバー材７０４の表面を機械的に保護する役割をもつ。また、カバー材７０４には偏光板（代表的には円偏光板）を貼り付けても良い。
【００９４】
また、カバー材７０４を接着した後、第１シール材７０５の露呈面を覆うように第２シール材７０６を設けている。第２シール材７０６は第１シール材７０５と同じ材料を用いることができる。
【００９５】
以上のような構造でＥＬ素子を封入することにより、ＥＬ素子を外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高いＥＬ表示装置が得られる。
【００９６】
また、本実施例は実施例１と組み合わせることが可能である。
【００９７】
[実施例６]
本実施例では、実施例５で得られるＥＬ表示装置において、画素部のさらに詳細な上面構造を図９（Ａ）に、回路図を図９（Ｂ）に示す。図９（Ａ）及び図９（Ｂ）では共通の符号を用いるので互いに参照すれば良い。
【００９８】
スイッチング用ＴＦＴ８０２のソースはソース配線８１５に接続され、ドレインはドレイン配線８０５に接続される。また、ドレイン配線８０５は電流制御用ＴＦＴ８０６のゲート電極８０７に電気的に接続される。また、電流制御用ＴＦＴ８０６のソースは電流供給線８１６に電気的に接続され、ドレインはドレイン配線８１７に電気的に接続される。また、ドレイン配線８１７は点線で示される画素電極（陰極）８１８に電気的に接続される。
【００９９】
このとき、８１９で示される領域には保持容量が形成される。保持容量８１９は、電流供給線８１６と電気的に接続された半導体膜８２０、ゲート絶縁膜と同一層の絶縁膜（図示せず）及びゲート電極８０７との間で形成される。また、ゲート電極８０７、第１層間絶縁膜と同一の層（図示せず）及び電流供給線８１６で形成される容量も保持容量として用いることが可能である。
【０１００】
また、本実施例は実施例１または実施例５と組み合わせることが可能である。
【０１０１】
[実施例７]
本実施例では実施例５または実施例６に示したＥＬ表示装置の回路構成例を図１０に示す。なお、本実施例ではデジタル駆動を行うための回路構成を示す。本実施例では、ソース側駆動回路９０１、画素部９０６及びゲート側駆動回路９０７を有している。なお、本明細書中において、駆動回路とはソース側処理回路およびゲート側駆動回路を含めた総称である。
【０１０２】
ソース側駆動回路９０１は、シフトレジスタ９０２、ラッチ（Ａ）９０３、ラッチ（Ｂ）９０４、バッファ９０５を設けている。なお、アナログ駆動の場合はラッチ（Ａ）、（Ｂ）の代わりにサンプリング回路（トランスファゲート）を設ければ良い。また、ゲート側駆動回路９０７は、シフトレジスタ９０８、バッファ９０９を設けている。
【０１０３】
また、本実施例において、画素部９０６は複数の画素を含み、その複数の画素にＥＬ素子が設けられている。このとき、ＥＬ素子の陰極は電流制御ＴＦＴのドレインに電気的に接続されていることが好ましい。
【０１０４】
これらソース側駆動回路９０１およびゲート側駆動回路９０７は実施例２〜４で得られるｎチャネル型ＴＦＴまたはｐチャネル型ＴＦＴで形成されている。
【０１０５】
なお、図示していないが、画素部９０６を挟んでゲート側駆動回路９０７の反対側にさらにゲート側駆動回路を設けても良い。この場合、双方は同じ構造でゲート配線を共有しており、片方が壊れても残った方からゲート信号を送って画素部を正常に動作させるような構成とする。
【０１０６】
また、本実施例は実施例１、実施例５または実施例６と組み合わせることが可能である。
【０１０７】
[実施例８]
本実施例では、画素部及び駆動回路に使用するＴＦＴを全て逆スタガ型ＴＦＴで構成したＥＬ表示装置の例を図１１に示す。
【０１０８】
図１１において、１００１は基板ホルダー、１００２は金属基板、１００３は固定部であり、まず、実施の形態に従い、固定部１００３で基板ホルダー１００１に固定した金属基板１００２を用意する。次いで、金属基板上に下地絶縁膜を形成する。
【０１０９】
次いで、下地絶縁膜上に単層構造または積層構造を有するゲート配線（ゲート電極含む）１００４を形成する。ゲート配線１００４の形成手段としては熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、スパッタ法等を用いて１０〜１０００ｎｍ、好ましくは３０〜３００ｎｍの膜厚範囲の導電膜を形成した後、公知のパターニング技術で形成する。また、ゲート配線１００４の材料としては、導電性材料または半導体材料を主成分とする材料、例えばＴａ（タンタル）、Ｍｏ（モリブデン）、Ｔｉ（チタン）、Ｗ（タングステン）、クロム（Ｃｒ）等の高融点金属材料、これら金属材料とシリコンとの化合物であるシリサイド、Ｎ型又はＰ型の導電性を有するポリシリコン等の材料、低抵抗金属材料Ｃｕ（銅）、Ａｌ（アルミニウム）等を主成分とする材料層を少なくとも一層有する構造であれば特に限定されることなく用いることができる。
【０１１０】
次いで、ゲート絶縁膜１００５を形成する。
【０１１１】
次いで、非晶質半導体膜を成膜する。次いで、非晶質半導体膜のレーザー結晶化処理を行い、結晶質半導体膜を形成した後、得られた結晶質半導体膜を所望の形状にパターニングして半導体層を形成する。次いで、半導体層上に絶縁層１００６を形成する。この絶縁層１００６は不純物元素の添加工程時にチャネル形成領域を保護する。
【０１１２】
次いで、イオン注入法またはイオンドーピング法を用い、半導体層にｎ型を付与する不純物元素またはｐ型を付与する不純物元素を適宜、添加してＬＤＤ領域やソース領域やドレイン領域を形成する不純物領域を形成する。
【０１１３】
その後、スパッタ法により作製される窒化シリコン膜、窒化酸化シリコン膜、または酸化シリコン膜により層間絶縁膜を形成する。また、添加された不純物元素は活性化処理を行う。ここでは、レーザー光の照射を行った。レーザー光の照射に代えて、加熱処理で活性化を行ってもよい。
【０１１４】
次いで、公知の技術を用いてソース領域またはドレイン領域に達するコンタクトホールを形成した後、ソース電極またはドレイン電極を形成して逆スタガ型のＴＦＴを得る。
【０１１５】
次いで、公知の技術を用いて水素化処理を行い、全体を水素化してｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴが完成する。本実施例では比較的低温で行うことが可能な水素プラズマを用いて水素化処理を行った。
【０１１６】
次いで、スパッタ法により作製される窒化シリコン膜、窒化酸化シリコン膜、または酸化シリコン膜により第１層間絶縁膜１００７を形成する。次いで、公知の技術を用いて画素部のドレイン領域１０００に達するコンタクトホールを形成した後、第２層間絶縁膜１００８を形成する。次いで、公知の技術を用いて画素部のドレイン領域１０００に達するコンタクトホールを形成した後、画素電極１００９を形成する。次いで、画素電極の両端にバンク１０１０を形成し、画素電極上にＥＬ層１０１１およびＥＬ素子１０１２の陽極１０１３を形成する。
【０１１７】
図１６において、素子形成基板となる金属基板上にはＮチャネル型ＴＦＴ１０１４、Ｐチャネル型ＴＦＴ１０１５からなる駆動回路、Ｐチャネル型ＴＦＴからなるスイッチングＴＦＴ１０１６およびＮチャネル型ＴＦＴからなる電流制御ＴＦＴ１０１７が形成されている。また、本実施例では、ＴＦＴはすべて逆スタガ型ＴＦＴで形成されている。
【０１１８】
また、スイッチングＴＦＴ１０１６はソース領域およびドレイン領域の間に二つのチャネル形成領域を有した構造（ダブルゲート構造）となっている。なお、本実施例はダブルゲート構造に限定されることなく、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０１１９】
さらに、画素部及び駆動回路に含まれる素子は全てパッシベーション膜（図示しない）で覆うことが好ましい。
【０１２０】
以降の工程は、実施例１の工程に従って、基板ホルダー１００１を分離して、発光装置が完成する。
【０１２１】
なお、本実施例は、実施例１、実施例６、または実施例７と自由に組み合わせることが可能である。
【０１２２】
［実施例９］
本実施例では、円偏光フィルムを用いずにＥＬ発光装置の鏡面化を防ぐため、遮光膜を設けた例を図１２に示す。通常、ステンレス基板は反射率が低いため、鏡面化しにくいが、研磨等により基板表面を平坦化させた場合に鏡面化しやすい。
【０１２３】
基本的な構造は、第２層間絶縁膜（図７中の６０８）に代えて遮光膜１１０８を設けた点以外は実施例５と同一であり、詳細な説明はここでは省略する。
【０１２４】
図１２において、１１０２は基板ホルダー、１１０３は固定部、１１０１は素子形成基板（薄い金属基板）であり、その上にはｎチャネル型ＴＦＴとｐチャネル型ＴＦＴからなる駆動回路１１０４と、ｐチャネル型ＴＦＴからなるスイッチングＴＦＴおよびｎチャネル型ＴＦＴからなる電流制御ＴＦＴを配置した画素部１１０５が形成している。また、本実施例では、ＴＦＴはすべてトップゲート型ＴＦＴで形成されている。
【０１２５】
ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴの説明は実施例４を参照すれば良いので省略する。また、スイッチングＴＦＴはソース領域およびドレイン領域の間に二つのチャネル形成領域を有した構造（ダブルゲート構造）となっているｐチャネル型ＴＦＴである。なお、本実施例はダブルゲート構造に限定されることなく、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０１２６】
また、電流制御ＴＦＴのドレイン領域１１０６の上には遮光膜１１０８が設けられる前に、第１層間絶縁膜１１０７にコンタクトホールが設けられている。これは遮光膜１１０８にコンタクトホールを形成する際に、エッチング工程を簡単にするためである。遮光膜１１０８にはドレイン領域１１０６に到達するようにコンタクトホールが形成され、ドレイン領域１１０６に接続された画素電極が設けられている。画素電極はＥＬ素子の陰極として機能する電極であり、周期表の１族もしくは２族に属する元素を含む導電膜を用いて形成されている。本実施例では、リチウムとアルミニウムとの化合物からなる導電膜を用いる。
【０１２７】
遮光膜１１０８としては、可視光に対する吸収係数の高い材料からなる薄膜を用いることができる。代表的には金属粒子もしくはカーボン粒子を分散させた絶縁膜（好ましくは樹脂膜）、反射率の低い金属膜（好ましくはチタン膜、窒化チタン膜、クロム膜、モリブデン膜、タングステン膜、タンタル膜もしくは窒化タンタル膜）または半導体膜を用いることができる。ここでは、カーボン粒子を分散させた絶縁膜を用いた。
【０１２８】
また、遮光膜１１０８を成膜する際のＴＦＴの静電破壊を防ぐために、遮光膜１７の比抵抗が１×１０⁶〜１×１０¹²Ωｍ（好ましくは１×１０⁸〜１×１０¹⁰Ωｍ）となるように金属粒子もしくはカーボン粒子の添加量もしくは粒径を調節することは有効である。また、ここでは第１層間絶縁膜１１０７上に遮光膜１１０８を設けているが、遮光膜１１０８を可視光に対して透明な樹脂膜と積層して用いても良い。
【０１２９】
また、本実施例では、遮光膜を全面に形成した例を示したが、適宜パターニングを行って選択的に配置してもよい。なお、遮光膜の形成位置は特に限定されず、発光素子に接して形成してもよいし、絶縁膜もしくは導電膜を介して形成してもよい。
【０１３０】
こうして、図１２の状態を得た後、実施例１に従って得られる発光装置は、金属粒子もしくはカーボン粒子を分散させた絶縁膜からなる遮光膜１１０８の表面で外光がある程度、吸収されて反射光が低減されるため、外部の景色が観測面に映りにくい。従って、良好な画質を得ることができる。また、高価な円偏光フィルムを用いないため、安価な発光装置とすることができる。
【０１３１】
なお、本実施例は、実施例１乃至８のいずれか一と自由に組み合わせることが可能である。
【０１３２】
［実施例１０］
本実施例では、ＤＬＣ膜（具体的にはダイヤモンドライクカーボン膜）をパッシベーション膜として本発明に適用した例を図１４に示す。
【０１３３】
まず、実施例５に従って、ＥＬ層１４１６および陽極１４１７までを形成する。ここで陽極１４１７として亜鉛を含む酸化物導電膜、例えば、酸化亜鉛（ＺｎＯ）、または酸化亜鉛に酸化ガリウムを添加した酸化物導電膜、または酸化インジウムに２〜２０[％]の酸化亜鉛（ＺｎＯ）を含む酸化導電膜からなる透明導電膜を用いる。この陽極を覆うパッシベーション膜１４１８として膜厚２〜５０ｎｍのＤＬＣ膜を形成する。
【０１３４】
なお、ＤＬＣ膜の成膜はＥＣＲプラズマＣＶＤ法、ＲＦプラズマＣＶＤ法、μ波プラズマＣＶＤ法もしくはスパッタ法を用いればよい。ＤＬＣ膜の特徴としては、１５５０ｃｍ^-1くらいに非対称のピークを有し、１３００ｃｍ^-1くらいに肩をもつラマンスペクトル分布を有する。また、微小硬度計で測定した時に１５〜２５ＧＰａの硬度を示すという特徴をもつ。このような炭素膜は、酸素および水の侵入を防ぐとともに樹脂基板の表面を保護する役割を持つ。こうして、外部からの水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高いＥＬ発光装置が得られる。
【０１３５】
また、シール材１４０５によりカバー材１４０４が貼り合わされている。なお、カバー材１４０４とＥＬ素子との間隔を確保するために樹脂膜からなるスペーサを設けても良い。そして、シール材１４０５の内側の空間１４０７には窒素等の不活性気体が充填されている。なお、シール材１４０５としてはエポキシ系樹脂を用いるのが好ましい。また、シール材１４０５はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、空間１４０７の内部に吸湿効果をもつ物質や酸化を防止する効果をもつ物質を含有させても良い。
【０１３６】
また、ここではカバー材１４０４を構成するプラスチック基板の材料としてＦＲＰ（Fiberglass-Reinforced Plastics）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリルを用いることができる。
【０１３７】
また、シール材１４０５を用いてカバー材１４０４を接着した後、さらに側面（露呈面）またはカバー材を覆うようにＤＬＣ膜１４１９を設ける。ここで、外部入力端子（ＦＰＣ）が設けられる部分にＤＬＣ膜が成膜されないように注意することが必要である。マスクを用いてＤＬＣ膜が成膜されないようにしてもよいし、ＣＶＤ装置でマスキングテープとして用いるテフロン（登録商標）等のテープで外部入力端子部分を覆うことでＤＬＣ膜が成膜されないようにしてもよい。
【０１３８】
以上のような構造でＥＬ素子を空間１４０７に封入することにより、ＥＬ素子を外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置を得ることができる。
【０１３９】
なお、本実施例は、実施例１乃至９のいずれか一と自由に組み合わせることが可能である。
【０１４０】
［実施例１１］
本実施例では、実施例１０と異なり、陽極としてＩＴＯ（酸化インジウム酸化スズ合金）からなる透明導電膜を用いた場合の例を図１５（Ａ）に示す。
【０１４１】
まず、実施例５に従って、ＥＬ層および陽極までを形成する。ここで陽極としてＩＴＯ（酸化インジウム酸化スズ合金）からなる透明導電膜を用いた場合、ＤＬＣ膜を積層形成しにくい。そこで、本実施例では、有機樹脂膜からなるシール材をバッファとして形成した後、膜厚２〜５０ｎｍのＤＬＣ膜を用いる。なお、図１５（Ａ）に示すように基板１５００の裏面を含む全面にＤＬＣ膜１５０１を設ける。ただし、全面に限定されないことは言うまでもなく、シール材を用いて発光素子を完全に覆った後、少なくともＤＬＣ膜をシール材の表面（露呈面）に設ければよい。ここで、外部入力端子（ＦＰＣ）が設けられる部分にＤＬＣ膜が成膜されないように注意することが必要である。マスクを用いてＤＬＣ膜が成膜されないようにしてもよいし、ＣＶＤ装置でマスキングテープとして用いるテフロン（登録商標）等のテープで外部入力端子部分を覆うことでＤＬＣ膜が成膜されないようにしてもよい。
【０１４２】
こうして、陽極としてＩＴＯを用いてもＤＬＣ膜でパッシベーションすることができる。
【０１４３】
なお、本実施例は、実施例１乃至９のいずれか一と自由に組み合わせることが可能である。
【０１４４】
［実施例１２］
本実施例では、ＥＬ発光装置の端面にＤＬＣ膜を設ける例を図１５（Ｂ）に示す。
【０１４５】
固定基板を貼りつけた後、ＥＬ発光装置の端面は、固定基板を貼りつけるために用いたシール材が露出した構造となっている。
【０１４６】
本実施例では、このシール材を通過して外部からの水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐものである。そのため、端面にシール材１５１２を覆うＤＬＣ膜１５１１を形成する。
【０１４７】
また、図１５（Ｂ）に示したように、基板１５１０上に形成した発光素子をシール材１５１２で覆った後、第１のＤＬＣ膜１５１１で覆い、さらにカバー材１５１３を接着材１５１５で貼り合わせ、周縁部に第２のＤＬＣ膜１５１６を形成して接着材を覆う構成としてもよい。接着材１５１５の内側の空間１５１４には窒素等の不活性気体を充填すればよい。さらに、空間１５１４の内部に吸湿効果をもつ物質や酸化を防止する効果をもつ物質を含有させても良い。
【０１４８】
こうすることでさらに外部からの水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置が得られる。
【０１４９】
また、可視光に対して透明あるいは半透明な導電膜を画素電極に用いた場合、画素電極と接する絶縁膜、即ちＴＦＴを覆う絶縁膜として、可視光に対する吸収係数の高い材料からなる薄膜（遮光膜）を用いることが好ましい。代表的には金属粒子もしくはカーボン粒子を分散させた絶縁膜（好ましくは樹脂膜）が挙げられる。このような構成とした場合、外光は遮光膜に達した際に遮光膜に殆ど吸収され、反射光は問題とならない程度にまで低減されるので、高価な円偏光フィルムを用いなくともよい。
【０１５０】
なお、端面だけでなく全面を覆うようにＤＬＣ膜を形成してもよい。ただし、引き出し電極となる箇所に形成しないようにマスクを設けて形成することが必要である。
【０１５１】
また、本実施例では、基板ホルダーを除去した後、ＤＬＣ膜を形成した例を示したが、ＤＬＣ膜を形成した後、基板ホルダーを除去してもよい。
【０１５２】
なお、本実施例は、実施例１乃至１１のいずれか一と自由に組み合わせることが可能である。
【０１５３】
［実施例１３］
本実施例では、素子形成基板上に設けられた駆動回路上に乾燥材を配置する例を示す。
【０１５４】
実施例５に従って陽極を形成した後、乾燥材を駆動回路上に配置してから固定基板で封止する。駆動回路上に乾燥材を配置しても表示される画像には影響ない。
【０１５５】
乾燥材としては、粉体状の吸水性物質（例えば酸化バリウム）を他の素材と複合化させてフィルム状、または固体状として配置すればよい。あるいは、ある位置に粉体状の吸水性物質を水分透過性のシートで封止する方法を用いればよい。
【０１５６】
こうすることで、外部からの水分や酸素等のＥＬ層の酸化による劣化を防ぐことができる。従って、信頼性の高いＥＬ発光装置が得られる。
【０１５７】
なお、本実施例は、実施例１乃至１２のいずれか一と自由に組み合わせることが可能である。
【０１５８】
［実施例１４］
本実施例は実施例１３と異なり、画素部に配置されるバンク上またはバンクに吸水性物質を含ませる例である。
【０１５９】
実施例５に従い、画素電極を形成した後、バンクとなる材料層を形成する。この材料層には吸水性物質を含ませて乾燥材の役目を果たすようにする。または、バンク上に乾燥材を設けた積層構造とする。
【０１６０】
次いで、画素電極上にＥＬ層およびＥＬ素子の陽極を形成する。
【０１６１】
こうすることで、外部からの水分や酸素等のＥＬ層の酸化による劣化を防ぐことができる。従って、信頼性の高いＥＬ発光装置が得られる。
【０１６２】
なお、本実施例は、実施例１乃至１２のいずれか一と自由に組み合わせることが可能である。
【０１６３】
［実施例１５］
マスク数の低減された実施例５の作製方法を用いた場合、同一基板上に複雑な集積回路（メモリ、ＣＰＵ、Ｄ／Ａコンバータ等）を形成することが困難である。従って、メモリ、ＣＰＵ、Ｄ／Ａコンバータ等を備えたＩＣチップを、ＣＯＧ（chip on glass）方式やＴＡＢ（tape automated bonding）方式で実装する。本実施例では、ＩＣチップにメモリ回路を形成し、ＣＯＧ方式で実装する例を示す。
【０１６４】
図１３（Ａ）にＩＣチップ１２０９を実装したＥＬ表示装置の上面図を示す。
【０１６５】
点線で示された１２０１は画素部、１２０２はソース側駆動回路、１２０３はゲート側駆動回路、１２０９はＩＣチップである。また、１２０４は固定基板、１２０５は第１シール材、１２０６は第２シール材である。
【０１６６】
なお、１２０７はソース側駆動回路１２０２及びゲート側駆動回路１２０３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）１２０８からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。
【０１６７】
また、図１３（Ｂ）はＩＣチップを実装したＥＬ表示装置の断面の一部を示した図である。
【０１６８】
金属基板１３０１上にはＥＬ素子を含む画素部１３０２、引出線１３０６、接続配線及び入出力端子１２０７が設けられている。固定基板１３０３は第１シール材１３０４で金属基板１３０１と接着されている。
【０１６９】
また、接続配線及び入出力端子１２０７の一方の端にはＦＰＣ１２０８が異方性導電材で接着されている。異方性導電材は樹脂１３１５と表面にＡｕなどがメッキされた数十〜数百μm径の導電性粒子１３１４から成り、導電性粒子１３１４により接続配線及び入出力端子１２０７とＦＰＣ１２０８に形成された配線１３１３とが電気的に接続されている。ＩＣチップ１２０９も同様に異方性導電材で金属基板に接着され、樹脂１３１１中に混入された導電性粒子１３１０により、ＩＣチップ１２０９に設けられた入出力端子１３０９と引出線１３０６または接続配線及び入出力端子１２０７と電気的に接続されている。
【０１７０】
ＩＣチップの実装方法は図１３を基にした方法に限定されるものではなく、ここで説明した以外にも公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法を用いることが可能である。
【０１７１】
［実施例１６］
本発明を実施して形成された駆動回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本発明を実施できる。
【０１７２】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１６及び図１７に示す。
【０１７３】
図１６（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を表示部２００３に適用することができる。
【０１７４】
図１６（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２に適用することができる。
【０１７５】
図１６（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５に適用できる。
【０１７６】
図１６（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２に適用することができる。
【０１７７】
図１６（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（ＤｉｇｔｉａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２に適用することができる。
【０１７８】
図１６（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本発明を表示部２５０２に適用することができる。
【０１７９】
図１７（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６、画像入力部（ＣＣＤ、イメージセンサ等）２９０７等を含む。本発明を表示部２９０４に適用することができる。
【０１８０】
図１７（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３に適用することができる。
【０１８１】
図１７（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。ちなみに図１７（Ｃ）に示すディスプレイは中小型または大型のもの、例えば５〜２０インチの画面サイズのものである。また、このようなサイズの表示部を形成するためには、基板の一辺が１ｍのものを用い、多面取りを行って量産することが好ましい。
【０１８２】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。特に、本発明は、装置が小型である場合において有利であり、上記携帯情報端末の軽量化に有用である。また、本実施例の電子機器は実施例１〜１５のどのような組み合わせからなる構成を用いても実現することができる。
【０１８３】
【発明の効果】
本発明により金属基板からなるフレキシブルなフィルム上に発光素子を形成して軽量、かつ安価な発光装置を提供することができる。
【図面の簡単な説明】
【図１】基板ホルダーに基板を固定する工程を示す図。
【図２】作製工程を示す図。
【図３】結晶質半導体膜の作製方法を説明する図。
【図４】結晶質半導体膜の作製方法を説明する図。
【図５】ＣＭＯＳ回路を作製する工程を説明する図。
【図６】ＣＭＯＳ回路を作製する工程を説明する図。
【図７】ＥＬ表示装置の駆動回路及び画素部の断面構造図。
【図８】ＥＬ表示装置の上面図及び断面図。
【図９】ＥＬ表示装置の画素の上面図及び回路図。
【図１０】デジタル駆動のＥＬ表示装置の回路ブロック図。
【図１１】ＥＬ表示装置の駆動回路及び画素部の断面構造図。
【図１２】ＥＬ表示装置の駆動回路及び画素部の断面構造図。
【図１３】ＥＬ表示装置の上面図及び断面の一部を示す図。
【図１４】ＥＬ表示装置の上面図及び断面の一部を示す図。
【図１５】ＥＬ表示装置の断面の一部を示す図。
【図１６】電子機器の一例を示す図。
【図１７】電子機器の一例を示す図。
【図１８】従来例を示す図。

Claims

金属表面を有する基板の端部を曲げて基板ホルダーの端部に固定することにより、前記金属表面を有する基板を前記基板ホルダーに固定し、
前記金属表面を有する基板上に絶縁膜を形成し、
前記絶縁膜上に発光素子を形成し、
前記金属表面を有する基板の端部と前記基板ホルダーの端部を除去することにより、前記金属表面を有する基板を前記基板ホルダーから分離することを特徴とする発光装置の作製方法。
請求項１において、
前記金属表面を有する基板の端部を、真空中で前記基板ホルダーの端部に固定することを特徴とする発光装置の作製方法。
請求項１または請求項２において、
前記金属表面を有する基板を、室温〜４００℃で前記基板ホルダーに固定することを特徴とする発光装置の作製方法。
請求項１乃至請求項３のいずれか一項において、
前記基板ホルダーの端部は曲面を有していることを特徴とする発光装置の作製方法。
請求項１乃至請求項４のいずれか一項において、
前記金属表面を有する基板は、Ｗ、Ｎｉ、またはステンレスからなる基板であることを特徴とする発光装置の作製方法。
請求項１乃至請求項５のいずれか一項において、
前記金属表面を有する基板の厚さは５μｍ〜３０μｍであることを特徴とする発光装置の作製方法。
請求項１乃至請求項６のいずれか一項において、
前記基板ホルダーは、ステンレス、セラミックス、またはＡｌ_２Ｏ_３からなることを特徴とする発光装置の作製方法。
請求項１乃至請求項７のいずれか一項において、
前記基板ホルダーの厚さは５００μｍ〜１０００μｍであることを特徴とする発光装置の作製方法。