KR20010068612A - 반도체소자의 중첩도 검사방법 - Google Patents
반도체소자의 중첩도 검사방법 Download PDFInfo
- Publication number
- KR20010068612A KR20010068612A KR1020000000621A KR20000000621A KR20010068612A KR 20010068612 A KR20010068612 A KR 20010068612A KR 1020000000621 A KR1020000000621 A KR 1020000000621A KR 20000000621 A KR20000000621 A KR 20000000621A KR 20010068612 A KR20010068612 A KR 20010068612A
- Authority
- KR
- South Korea
- Prior art keywords
- margin
- pattern
- forming
- photoresist
- patterns
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 반도체소자의 중첩도 검사방법에 관한 것으로, 종래 반도체소자의 중첩도 검사방법은 감광막을 패터닝한 후 현미경검사를 통해 패터닝을 확인한 다음 정렬용 패턴을 정렬도 계측장치로 읽어들여 중첩도를 검사하므로 공정진행이 느려지는 문제점이 있었다. 따라서, 본 발명은 커패시터노드 및 더미패턴과 노드팬스를 형성하기위한 산화막 패터닝시, 이를 위해 사용하는 마스크를 수정하여 후속 습식각공정이 진행될 식각영역의 형성마진에 따라 다수의 작은 패턴을 동시에 형성하는 과정과; 상기 형성한 구조의 상부에 도전막을 형성하고, 그 상부에 산화막을 증착한 후 이를 상기 패턴상에 형성한 도전막의 상부가 드러나도록 에치백하고, 드러난 도전막을 에치백하여 커패시터노드, 더미패턴, 노드팬스 및 마진 확인용 패턴을 형성하는 과정과; 상기 형성한 구조 상부전면에 감광막을 형성하고 습식식각이 진행될 영역에 맞도록 패터닝하는 과정과; 상기 형성한 감광막패턴을 현미경을 이용하여 그 패터닝 상태를 검사하면서 상기 형성한 마진 확인용 패턴을 이용하여 상기 감광막패턴의 오픈영역 경계부분이 식각영역의 형성마진 내에 위치해 있는지 검사하는 과정으로 이루어지는 반도체소자의 중첩도 검사방법을 통해 현미경검사만으로 감광막의 패터닝과 그 하부층과의 중첩도를 알 수 있도록하여 중첩도를 확인하기위해서 정렬용 패턴을 정렬도 계측장치로 읽어들여 검사하는 과정을 생략할 수 있으므로 공정을 단축할 수 있는 효과가 있다.
Description
본 발명은 반도체소자의 중첩도 검사방법에 관한 것으로, 특히 커패시터 하부전극 형성과정에서 중첩 마진 확인용 패턴을 형성함으로써 사진식각공정 후 라무키(LAMU key)를 이용한 하부층과의 중첩도 검사를 생략하고 현미경을 통한 패터닝검사만으로 중첩도 확인을 가능하게 하여 공정을 단순화 하기에 적당하도록 한 반도체소자의 중첩도 검사방법에 관한 것이다.
종래 반도체소자의 중첩도 검사방법의 일실시예를 도면을 참고하여 설명하면 다음과 같다.
먼저, 도 1은 종래 반도체소자의 평면도로서, 도시한 바와 같이 다수의 커패시터노드(CN1)가 일정하게 배치되어 있고, 광학근접효과를 고려하여 커패시터노드(CN1)의 외곽을 둘러싸도록 더미패턴(DP1)이 배치 된다.
그리고, 상기 각 패턴사이를 채우고 있는 산화막을 습식각하면서 그 식각액이 전파되는 것을 방지하기 위해 상기 커패시터노드(CN1) 및 더미패턴(DP1)의 외곽을 둘러싸도록 노드팬스(NF1)가 배치되고, 그 외부에 습식식각 영역을 설정하기위한 감광막패턴과 그 하부층과의 중첩을 확인하기위한 라무키(Lkey1)가 배치된다.
상기 라무키(Lkey1)는 반도체소자를 제조함에 있어서 사진식각공정 후 중첩도를 검사하기위하여 사용되는 정렬용 패턴(Align Key)의 일종으로 반도체소자의 외곽부분에 다수개가 존재한다.
상기와 같은 구조물의 상부에 감광막을 형성한 후 습식식각이 진행될 부위를 정의하고 그 부분을 패터닝하여 오픈 하는데, 상기 도면에 도시한 오픈영역(OA1)이 기준이 된다.
도 2는 상기 도 1의 PL1단면 일부를 도시한 것으로서, 도시한 바와 같이 소자가 형성된 반도체기판(1)의 상부에 커패시터노드(CN1_1,CN1_2), 더미패턴(DP1), 노드팬스(NF1)가 이격되어 형성되어 있으며 그 내부 및 외부는 산화막(2)으로 되어 있다.
그리고, 더미패턴(DP1)의 일부와 노드팬스(NF1)의 상부에 감광막패턴(3)이 위치한다.
상기와 같이 감광막패턴은 노드팬스(NF1) 상부에 형성되어 습식식각으로부터 노드팬스(NF1)를 보호하고, 커패시터노드(CN1)의 상부는 오픈되도록 형성되어야 습식식각시 모든 커패시터노드(CN1)의 내부 및 외부에 존재하는 산화막(2)을 제거할 수 있으므로 감광막패턴(3)과 그 하부층과의 중첩도를 확인해야 한다.
즉, 감광막패턴의 오픈영역 경계부분이 위치할 수 있는 마진은 더미패턴(DP1) 위치가 기준이 된다.
상기와 같은 일련의 공정을 셀산화막제거공정(Cell Oxide Remove;COR)이라 하며, 종래에는 모든 사진식각공정에서 감광막 패터닝을 위한 노광 후에 패터닝 확인을 위한 현미경검사를 진행하고, 그 후에 중첩도 확인을 위한 검사를 진행한다.
상기한 바와 같은 종래 반도체소자의 중첩도 검사방법은 감광막을 패터닝한후 현미경검사를 통해 패터닝을 확인한 다음 정렬용 패턴을 정렬도 계측장치로 읽어들여 중첩도를 검사하므로 공정진행이 느려지는 문제점이 있었다.
본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 현미경검사만으로 감광막의 패터닝과 그 하부층과의 중첩도를 알 수 있도록하여 공정을 단축할 수 있는 반도체소자의 중첩도 검사방법을 제공하는데 있다.
도 1은 종래 반도체소자의 평면도.
도 2는 종래 반도체소자의 단면도.
도 3은 본 발명 일실시예의 평면도.
도 4는 도 3의 일부를 확대한 확대도.
*** 도면의 주요부분에 대한 부호의 설명 ***
P1 : 제 1마진 확인용 패턴 P2 : 제 2마진 확인용 패턴
CN2 : 커패시터노드 DP2 : 더미패턴
NF2 : 노드팬스 OA2 : 감광막 오픈영역
Lkey2 : 라무키
상기한 바와 같은 본 발명의 목적을 달성하기 위한 반도체소자의 중첩도 검사방법은 커패시터노드 및 더미패턴과 노드팬스를 형성하기위한 산화막 패터닝시, 이를 위해 사용하는 마스크를 수정하여 후속 습식각공정이 진행될 식각영역의 형성마진에 따라 다수의 작은 패턴을 동시에 형성하는 과정과; 상기 형성한 구조의 상부에 도전막을 형성하고, 그 상부에 산화막을 증착한 후 이를 상기 패턴상에 형성한 도전막의 상부가 드러나도록 에치백하고, 드러난 도전막을 에치백하여 커패시터노드, 더미패턴, 노드팬스 및 마진 확인용 패턴을 형성하는 과정과; 상기 형성한 구조 상부전면에 감광막을 형성하고 습식식각이 진행될 영역에 맞도록 패터닝하는 과정과; 상기 형성한 감광막패턴을 현미경을 이용하여 그 패터닝 상태를 검사하면서 상기 형성한 마진 확인용 패턴을 이용하여 상기 감광막패턴의 오픈영역 경계부분이 식각영역의 형성마진 내에 위치해 있는지 검사하는 과정으로 이루어지는 것을 특징으로한다.
상기한 바와 같은 본 발명에의한 반도체소자의 중첩도 검사방법의 일실시예를도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 도 3은 본 발명 일실시예의 평면도로서, 도시한 바와 같이 다수의 커패시터노드(CN2)가 일정하게 배치되어 있고, 광학근접효과를 고려하여 커패시터노드(CN2)의 외곽을 둘러싸도록 더미패턴(DP2)이 배치 된다.
그리고, 상기 더미패턴(DP2)과 커패시터노드(CN2) 사이에 습식식각 영역을 정의하기위한 감광막패턴의 오픈영역 경계가 위치할 수 있는 가장 안쪽 마진임을 나타내는 제 1마진 확인용 패턴(P1)이 배치되고, 상기 더미패턴(DP2)과 노드팬스(NP2) 사이에 습식식각 영역을 정의하기위한 감광막패턴의 오픈영역 경계가 위치할 수 있는 가장 바깥쪽 마진임을 나타내는 제 2마진 확인용 패턴(P2)이 배치된다.
그리고, 상기 각 패턴사이를 채우고 있는 산화막을 습식각하면서 그 식각액이 전파되는 것을 방지하기 위해서 상기 커패시터노드(CN2) 및 더미패턴(DP2)의 외곽을 둘러싸도록 노드팬스(NF2)가 배치된다.
상기와 같은 구조물의 상부에 감광막을 형성한 후 습식식각이 진행될 부위를 정의하고 그 부분을 패터닝하여 오픈하는데, 도시한 오픈영역(OA2)이 기준이 된다.
도 4는 상기 도3의 일부를 확대한 확대도로서, 도시한 바와 같이 습식식각을 위한 감광막 오픈영역(OA2)을 기준으로 감광막패턴의 오픈영역 경계가 위치할 수 있는 내측 한계선(MLin)과 외측 한계선(MLout)을 정할 수 있고, 그에 따른 마진은 일 방향으로 Mga가 되고, 다른 방향으로 Mgb가 된다.
상기 마진의 내측 한계선(MLin)이 서로 만나는 지점에 감광막패턴의 오픈영역 경계가 위치할 수 있는 가장 안쪽의 마진임을 나타내는 제 1마진 확인용 패턴(P1)을형성하고, 외측 한계선(MLout)이 서로 만나는 지점에 감광막패턴의 오픈영역 경계가 위치할 수 있는 가장 바깥쪽의 마진임을 나타내는 제 2마진 확인용 패턴(P2)을 형성하면 2개의 마진 확인용 패턴(P1,P2)으로 형성된 감광막패턴이 마진 내에 위치했는지 판단할 수 있다.
상기 마진 확인용 패턴(P1,P2)은 상기 커패시터노드(CN2), 더미패턴(DP2), 노드팬스(NF2)와 동시에 형성되는데, 커패시터노드(CN2) 및 더미패턴(DP2)과 노드팬스(NF2)를 형성하기위한 산화막 패터닝시 이때 사용하는 마스크를 수정하여 후속 습식각공정이 진행될 식각영역의 형성을 위한 마진에 따라 감광막패턴의 오픈영역 경계가 위치할 수 있는 가장 안쪽 한계선(MLin)의 교차점과 가장 바깥쪽 한계선(MLout)의 교차점에 작은 패턴을 같이 형성한다.
그 다음, 상기 형성한 구조의 상부에 도전막을 형성하고, 그 상부에 산화막을 증착한 후 상기 패턴상에 형성한 도전막의 상부가 드러나도록 에치백하고, 드러난 도전막을 에치백하여 커패시터노드(CN2), 더미패턴(DP2), 노드팬스(NF2) 및 마진 확인용 패턴(P1,P2)을 형성한다.
상기와 같이 형성한 구조에서 셀산화막제거공정을 진행하면, 상기 웨이퍼 상부전면에 감광막을 형성하고 습식식각이 진행될 영역이 오픈되도록 패터닝하여 습식식각을 할 준비를 한다.
그리고, 상기와 같이 형성한 감광막패턴이 정상적으로 정확한 위치에 형성되었는지를 검사하는데, 주사전자현미경(Scanning Electron Microscope;SEM)을 통해 상기 형성한 감광막패턴을 검사하면서 상기 형성한 마진 확인용 패턴을 이용하여 상기 감광막패턴이 식각영역의 형성마진 내에 위치해 있는지 검사한다.
상기한 바와 같은 본 발명 반도체소자의 중첩도 검사방법은 마진 확인용 패턴을 형성함으로써 현미경검사만으로 감광막의 패터닝과 그 하부층과의 중첩도를 알 수 있도록하여 중첩도를 확인하기위해서 정렬용 패턴을 정렬도 계측장치로 읽어들여 검사하는 과정을 생략할 수 있으므로 공정을 단축할 수 있는 효과가 있다.
Claims (2)
- 커패시터노드 및 더미패턴과 노드팬스를 형성하기위한 산화막 패터닝시, 이를 위해 사용하는 마스크를 수정하여 후속 습식각공정이 진행될 식각영역의 형성마진에 따라 다수의 작은 패턴을 동시에 형성하는 과정과; 상기 형성한 구조의 상부에 도전막을 형성하고, 그 상부에 산화막을 증착한 후 이를 상기 패턴상에 형성한 도전막의 상부가 드러나도록 에치백하고, 드러난 도전막을 에치백하여 커패시터노드, 더미패턴, 노드팬스 및 마진 확인용 패턴을 형성하는 과정과; 상기 형성한 구조 상부전면에 감광막을 형성하고 습식식각이 진행될 영역에 맞도록 패터닝하는 과정과; 상기 형성한 감광막패턴을 현미경을 이용하여 그 패터닝 상태를 검사하면서 상기 형성한 마진 확인용 패턴을 이용하여 상기 감광막패턴의 오픈영역 경계부분이 식각영역의 형성마진 내에 위치해 있는지 검사하는 과정으로 이루어지는 것을 특징으로 하는 반도체소자의 중첩도 검사방법.
- 제 1항에 있어서, 습식식각을 위한 식각영역을 기준으로 감광막패턴의 오픈영역 경계가 위치할 수 있는 내측 한계선과 외측 한계선을 정하고, 그중 내측 한계선이 서로 만나는 지점에 감광막패턴의 오픈영역 경계가 위치할 수 있는 가장 안쪽의 마진임을 나타내는 제 1마진 확인용 패턴을 형성하고, 외측 한계선이 서로 만나는 지점에 감광막패턴의 오픈영역 경계가 위치할 수 있는 가장 바깥쪽의 마진임을 나타내는 제 2마진 확인용 패턴을 형성하여 2개의 마진 확인용 패턴으로 형성된 감광막패턴이 마진 내에 위치했는지 판단하는 것을 특징으로하는 반도체소자의 중첩도 검사방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000000621A KR100680936B1 (ko) | 2000-01-07 | 2000-01-07 | 반도체소자의 중첩도 검사방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000000621A KR100680936B1 (ko) | 2000-01-07 | 2000-01-07 | 반도체소자의 중첩도 검사방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010068612A true KR20010068612A (ko) | 2001-07-23 |
KR100680936B1 KR100680936B1 (ko) | 2007-02-08 |
Family
ID=19636943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000000621A KR100680936B1 (ko) | 2000-01-07 | 2000-01-07 | 반도체소자의 중첩도 검사방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100680936B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160029426A (ko) * | 2014-09-05 | 2016-03-15 | 삼성전자주식회사 | 셀 컨택의 쉬프트값 산출 방법 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960007621B1 (ko) * | 1992-12-17 | 1996-06-07 | 현대전자산업 주식회사 | 반도체 소자의 중첩 오차 보정방법 |
KR970010666B1 (ko) * | 1993-12-27 | 1997-06-30 | 현대전자산업 주식회사 | 반도체 소자의 패턴 중첩오차 측정방법 |
KR100379536B1 (ko) * | 1994-05-17 | 2003-06-18 | 주식회사 하이닉스반도체 | 반도체장치제조시의정렬도측정을위한오버레이패턴구조 |
JPH09330965A (ja) * | 1996-06-12 | 1997-12-22 | Sony Corp | 半導体の検査装置 |
KR19990016224A (ko) * | 1997-08-13 | 1999-03-05 | 윤종용 | 플레이트 전극 하부에 더미 비트라인을 갖는 반도체 장치의제조방법 |
JPH1197645A (ja) * | 1997-09-19 | 1999-04-09 | Nec Corp | 半導体記憶装置 |
-
2000
- 2000-01-07 KR KR1020000000621A patent/KR100680936B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160029426A (ko) * | 2014-09-05 | 2016-03-15 | 삼성전자주식회사 | 셀 컨택의 쉬프트값 산출 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100680936B1 (ko) | 2007-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100520240B1 (ko) | 포토레지스트 패턴 및 그의 형성방법 | |
KR0180266B1 (ko) | 반도체 장치의 제조방법 | |
US7432605B2 (en) | Overlay mark, method for forming the same and application thereof | |
KR100680936B1 (ko) | 반도체소자의 중첩도 검사방법 | |
KR20110001804A (ko) | 오버레이 버니어 패턴을 이용한 하부 단차 변화 측정 방법 | |
US8031329B2 (en) | Overlay mark, and fabrication and application of the same | |
KR100271125B1 (ko) | 정렬마크를 갖는 마스크 및 이를 이용한 마스크간 정렬도 측정방법 | |
US5928820A (en) | Method for measuring pattern line width during manufacture of a semiconductor device | |
KR20100089503A (ko) | 반도체 소자 패턴 및 이를 이용한 패턴 선폭 측정 방법 | |
KR20070061038A (ko) | 반도체 장치의 제조 방법, 웨이퍼 및 웨이퍼의 제조 방법 | |
JP3776176B2 (ja) | フォトリソグラフィー工程におけるデフォーカス検出方法 | |
KR100339414B1 (ko) | 반도체 파워 라인 분석용 패드의 형성 방법 | |
KR100672781B1 (ko) | 결함패턴 검출을 위한 테스트 패턴 및 그를 이용한 결함패턴 검출 방법 | |
KR20000012913A (ko) | 반도체장치의 비트라인 컨택 검사방법 | |
KR100261178B1 (ko) | 파인드타겟 감도향상방법 | |
KR100204413B1 (ko) | 마스크 결함 체크용 웨이퍼 및 그 제조방법 | |
JPS62193249A (ja) | 半導体装置の製造方法 | |
KR20030056013A (ko) | 반도체 소자의 인터라인 프로빙 방법 | |
KR20040092554A (ko) | 반도체소자 | |
JPS623944B2 (ko) | ||
KR100687398B1 (ko) | 반도체 장치의 오버레이 측정 방법 | |
KR20000003610A (ko) | 반도체소자의 정렬마크 형성방법 | |
JPS63287953A (ja) | フオトマスク | |
KR0168353B1 (ko) | 넌패턴 웨이퍼의 검사방법 | |
KR20010008513A (ko) | 반도체 소자의 테스트 패턴 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |