KR100261178B1 - 파인드타겟 감도향상방법 - Google Patents
파인드타겟 감도향상방법 Download PDFInfo
- Publication number
- KR100261178B1 KR100261178B1 KR1019980004197A KR19980004197A KR100261178B1 KR 100261178 B1 KR100261178 B1 KR 100261178B1 KR 1019980004197 A KR1019980004197 A KR 1019980004197A KR 19980004197 A KR19980004197 A KR 19980004197A KR 100261178 B1 KR100261178 B1 KR 100261178B1
- Authority
- KR
- South Korea
- Prior art keywords
- target point
- pin target
- wafer
- sensitivity
- scribe lane
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 웨이퍼상에 칩 설계후 테스트를 위한 파인드타겟의 감도를 향상시키기 위한 파인드타겟 감도향상방법을 제공하기 위한 것으로써, 칩영역 주변에 스크라이브 래인을 갖는 웨이퍼에 있어서, 상기 스크라이브 래인에 상기 칩영역의 소자형성 공정과 테스트장비의 파인드타겟용 포인트 형성공정을 동시에 진행하고 상기 파인드타겟용 포인트가 어떠한 막에 의해서도 덮히지 않도록 식각공정을 통해 오픈시키는 것을 특징으로 한다.
Description
본 발명은 반도체소자의 테스트시 칩 공정상에서 파인드 타겟용 포인트를 첨가하여 웨이퍼 테스트를 위해 웨이퍼를 프로브(Probe)장비에 셋팅시키는 과정에서 파인트 타겟의 감도를 향상시켜 테스트시간의 단축과 테스트 비용을 절감시키는데 적당한 파인드 타겟의 감도 개선방법에 관한 것이다.
이하, 종래 웨이퍼 테스트방법을 설명하기로 한다.
통상, 반도체소자 제조공정은 크게 SIL(Silicon Die Oxidation)공정과, MP(Mechanical Protection)공정으로 구분할 수 있다.
SIL공정은 웨이퍼에 각종 소자들을 형성하는 공정으로써 소자판매를 위해 패키징(packaging)하는 전까지의 과정을 말한다.
MP공정은 완성된 소자를 판매할 목적으로 소자보호를 위해 패키징하는 과정을 말한다.
이와같이 이루어지는 반도체소자 제조공정중에서 엔지니어는 SIL공정이 끝나고 나면, 칩 설계가 의도대로 이루어졌는지를 테스트하여야 한다.
즉, SIL공정이 완료된 후, 웨이퍼 테스트를 위해 테스트장비가 검지할 수 있도록 임의로 타겟 포인트를 설정하여 준다.
그리고 표시된 웨이퍼를 테스트장비에 넣으면 테스트장비는 표시지점을 검출하여 칩이 엔지니어가 의도한대로 설계되었는지를 확인하는 테스트과정을 거치게 된다.
일반적으로 SIL공정은 소자형성을 위해 각종 절연물, 반도체층 등의 증착 및 선택적 식각공정이 이루어진다.
따라서, 웨이퍼는 전체적으로 단차를 갖게되는데 웨이퍼 테스트시 엔지니어는 단차가 많이 발생된 부분에 테스트장비가 검지할 수 있도록 표시를 한다.
이와같이, SIL공정이 완료되면 엔지니어가 웨이퍼 테스트를 위해 임의로 테스트장비가 검지할 수 있는 타겟 포인트를 선정하여 테스트를 수행한다.
그러나 상기와 같은 종래 웨이퍼 테스트방법은 다음과 같은 문제점이 있었다.
SIL공정에서 테스트를 수행하고, MP공정이 완료된 다음 다시 테스트를 하게 되는데 SIL공정에서와 MP공정에서의 레벨차이로 인하여 SIL테스트시 사용한 테스트장비를 그대로 MP공정에서 적용할 수가 없다.
즉, SIL공정에서는 웨이퍼가 단차를 갖게 되어 단차가 심한 부분에 타겟 포인트를 선정하여 주면 되었으나 MP공정을 수행하고 나면 웨이퍼의 전역에 걸쳐 거의 단차가 발생하지 않으므로 SIL공정에서 테스트에 사용했던 장비가 MP공정에서는 타겟 포인트를 검지하는데 어려움이 따른다.
따라서, MP공정에서 테스트하기 위해서는 타겟 포인트를 다시 설정해 주어야 하는 번거로움이 있었다.
본 발명은 상기한 문제점을 해결하기 위해 안출한 것으로 소자형성 공정중에 스크라이브 래인(Scribe lane)상에 타겟 포인트를 형성하여 SIL공정에서나 MP공정에서도 항상 오픈되어 있어 테스트장비가 손쉽게 검지할 수 있도록하여 테스트시간 및 테스트비용을 절감시킬 수 있는 파인드타겟 감도향상방법을 제공하는데 그 목적이 있다.
도 1은 본 발명의 파인드타겟 감도향상방법을 설명하기 위한 웨이퍼의 레이아웃도
도 2a 내지 2d는 본 발명에 따른 파인드타겟용 포인트 형성방법을 설명하기 위한 공정도
도면의 주요부분에 대한 부호의 설명
11 : 칩영역 12 : 스크라이브 래인영역
13 : 파인드타겟용 포인트 14 : 얼라인먼트 키이
상기의 목적을 달성하기 위한 본 발명의 파인드타겟 감도향상방법은 칩영역 주변에 스크라이브 래인을 갖는 웨이퍼에 있어서, 상기 스크라이브 래인에 상기 칩영역의 소자형성 공정과 테스트장비의 파인드타겟용 포인트 형성공정을 동시에 진행하고 상기 파인드타겟용 포인트가 어떠한 막에 의해서도 덮히지 않도록 식각공정을 통해 오픈시키는 것을 특징으로 한다.
이하, 본 발명의 파인드타겟 감도향상방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 파인드타겟 감도향상방법을 설명하기 위한 웨이퍼의 레이아웃도이다.
도 1에 도시한 바와 같이, 칩영역(11)주변의 스크라이브 래인(scribe lane)영역(12)에 파인드타겟용 포인트(13)를 형성한다.
이때, 파인드타겟용 포인트(13)는 칩영역(11)의 모서리부근에서 형성하며 모서리부근에서 서로 대칭되도록 한다.
여기서, 미설명부호 "14"는 얼라인먼트 키이(alignment key)이다.
이와같은 파인드타겟용 포인트 형성방법을 보다 상세히 설명하면 다음과 같다.
도 2a 내지 2d는 본 발명에 다른 파인드타겟용 포인트 형성방법을 설명하기 위한 공정도로써, 도 1의 I-I'선에 따른 단면도이다.
참고적으로 파인드타겟용 포인트 형성공정은 칩영역에 형성하는 소자형성공정(도면에 도시하지 않음)과 동시에 이루어진다.
도 2a에 도시한 바와 같이, 스크라이브 래인(scribe lane)(또는 웨이퍼)(12)상에 파인드타겟용 포인트(13)를 형성한다.
여기서, 상기 파인드타겟용 포인트(13)형성은 다음과 같다.
파인드타겟용 포인트(13)는 칩영역(11)에 형성하는 소자의 게이트전극 형성공정과 동일하게 진행된다.
즉, 웨이퍼상에 절연막(13a)을 형성하고, 절연막(13a)상에 게이트전극용 폴리실리콘층을 형성한 후, 선택적 식각공정을 통해 패터닝하고, 패터닝된 폴리실리콘층 양측에 사이드월(13b)을 형성하면 칩영역(11)의 게이트전극(도면에 도시되지 않음)이 형성된다.
이때, 웨이퍼의 스크라이브 래인(12)영역에는 칩영역(11)에 형성된 게이트전극과 동일한 파인드타겟용 포인트(13)가 형성된다.
이후, 도 2b에 도시한 바와 같이, 파인드타겟용 포인트(13)를 포함한 웨이퍼(12)전면에 제 1 절연막(21)으로써 실리콘산화막, 제 2 절연막(22)으로써 실리콘질화막을 차례로 증착한다.
제 2 절연막(11)상에 포토레지스트(23)를 도포한 후, 노광 및 현상공정으로 상기 파인트타겟용 포인트(13)상측의 제 2 절연막(22)이 노출되도록 패터닝한다.
패터닝된 포토레지스트(23)를 마스크로 이용한 식각공정으로 도 2c에 도시한 바와 같이, 제 2, 제 1 절연막(22,21)을 차례로 제거한다.
여기서, 상기 포토레지스트(23)를 패터닝할 때, 파인드타겟용 포인트(13)양측에 충분한 여유가 있도록 패터닝하여 제 2, 제 1 절연막(22,21)식각시에 파인드타겟용 포인트(13)양측의 제 1, 제 2 절연막(21,22)도 소정부분 제거되도록 한다.
이는 이후에 계속되는 공정상의 여유도를 확보하기 위한 것이다.
이어, 이후에 계속되는 공정에 있어서도 파인드타겟용 포인트(13)는 어떠한 막에 의해서도 덮히지 않도록 노출시킨다.
도 2d는 SIL공정이 완료된 상태의 파인드타겟용 포인트(13)를 도시하였다.
도 2d에 도시한 바와 같이, 파인드타겟용 포인트(13)는 SIL공정이 완료된 상태에서도 어떠한 막(25,26,27)으로도 덮히지 않고 오픈된다.
이와 같이, SIL공정을 완료한 후, MP공정을 수행하게 되는데 MP공정은 전술한 바와 같이, 소자를 외부로부터 보호하기 위해 패키징(packaging)하는 공정으로써, 상기 MP공정을 모두 완료한 이후에도 파인드타겟용 포인트(13)는 어떠한 막에 의해서도 덮히지 않도록 사진식각 공정을 이용하여 오픈(open)시킨다.
이상 상술한 바와 같이, 본 발명의 파인드타겟 감도향상방법은 다음과 같은 효과가 있다.
칩영역의 소자형성공정상에서 파인드타겟용 포인트를 동시에 형성함으로써 SIL공정과 MP공정에 따른 단차변화와 관계없이 테스트장비에 의한 테스트시 요구되는 파인드타겟의 감도를 향상시킨다.
그리고 SIL공정과 MP공정에 관계없이 테스트할 수 있기 때문에 SIL공정 완료후 테스트하던 셋-업(set-up)화일을 MP공정이 완료된 이후에 테스트할 때에도 그대로 사용할 수 있으므로 테스트시간을 절약하고, 테스트비용을 절감시킨다.
Claims (5)
- 칩영역 주변에 스크라이브 래인을 갖는 웨이퍼에 있어서,상기 스크라이브 래인에 상기 칩영역의 소자형성 공정과 테스트장비의 파인드타겟용 포인트 형성공정을 동시에 진행하고 상기 파인드타겟용 포인트가 어떠한 막에 의해서도 덮히지 않도록 식각공정을 통해 오픈시키는 것을 특징으로 하는 파인드타겟 감도향상방법.
- 제 1 항에 있어서,상기 파인드타겟용 포인트는 소자형성공정인 SIL공정과, 패키징공정인 MP공정이 완료된 상태에서도 항상 오픈되는 것을 특징으로 하는 파인드타겟 감도향상방법.
- 제 1 항에 있어서,상기 파인드타겟용 포인트는 칩영역의 게이트전극 형성시 상기 스크라이브 래인영역에 해당하는 웨이퍼상에 상기 게이트전극과 동일하게 형성하는 것을 특징으로 하는 파인드타겟 감도향상방법.
- 제 1 항에 있어서,상기 파인드타겟용 포인트는 상기 칩영역의 모서리부근에서 서로 대칭되도록 형성하는 것을 특징으로 하는 파인드타겟 감도향상방법.
- 제 3 항에 있어서,상기 게이트상에 형성된 모든 막을 사진식각 공정으로 제거함에 있어서, 상기 게이트양측의 웨이퍼가 소정부분 노출되도록 여유있게 제거하는 것을 특징으로 하는 파인드타겟 감도향상방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980004197A KR100261178B1 (ko) | 1998-02-12 | 1998-02-12 | 파인드타겟 감도향상방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980004197A KR100261178B1 (ko) | 1998-02-12 | 1998-02-12 | 파인드타겟 감도향상방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990069752A KR19990069752A (ko) | 1999-09-06 |
| KR100261178B1 true KR100261178B1 (ko) | 2000-07-01 |
Family
ID=19532944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980004197A KR100261178B1 (ko) | 1998-02-12 | 1998-02-12 | 파인드타겟 감도향상방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100261178B1 (ko) |
-
1998
- 1998-02-12 KR KR1019980004197A patent/KR100261178B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990069752A (ko) | 1999-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6815308B2 (en) | Use of a dual-tone resist to form photomasks including alignment mark protection, intermediate semiconductor device structures and bulk semiconductor device substrates | |
| TWI655674B (zh) | 使用極紫外線光微影技術形成積體電路結構之方法及相關積體電路結構 | |
| US20070161245A1 (en) | Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach | |
| US6562525B2 (en) | Photo mask to be used for photolithography, method of inspecting pattern defect, and method of manufacturing semiconductor device through use of the mask | |
| CN108630660B (zh) | 半导体结构及其形成方法 | |
| US6249036B1 (en) | Stepper alignment mark formation with dual field oxide process | |
| KR100261178B1 (ko) | 파인드타겟 감도향상방법 | |
| US20040033689A1 (en) | Method for defining a dummy pattern around an alignment mark on a wafer | |
| JP3587712B2 (ja) | 保護ダミーパターンを有する半導体製造用アライメントマーク構造 | |
| KR100827472B1 (ko) | 반도체 포토리소그래피 공정의 오버레이 마크 및 형성 방법 | |
| KR20000012913A (ko) | 반도체장치의 비트라인 컨택 검사방법 | |
| KR100339414B1 (ko) | 반도체 파워 라인 분석용 패드의 형성 방법 | |
| KR100244296B1 (ko) | 반도체소자의 제조방법. | |
| KR100537423B1 (ko) | 반도체 소자의 패드 오픈 방법 | |
| KR100267775B1 (ko) | 반도체소자의 제조방법 | |
| KR0172553B1 (ko) | 반도체 소자 제조방법 | |
| KR100195279B1 (ko) | Teg용 전극 패드 | |
| KR100232216B1 (ko) | 정렬도 측정용 오버레이 패턴을 이용한 커패시터의 제조방법 | |
| KR100663005B1 (ko) | 반도체 소자의 콘택홀 검사 방법 | |
| KR100299516B1 (ko) | 반도체 소자의 오버레이 측정 패턴 형성방법 | |
| JPH0245909A (ja) | 半導体装置の製造方法 | |
| KR20010094211A (ko) | 켈빈형 저항측정방법을 이용한 반도체장치의 패턴평가방법 | |
| KR20050047298A (ko) | 반도체 소자의 패드부 구조 및 그 제조 방법 | |
| JPH01162371A (ja) | 寸法測定パターンを有する半導体集積回路装置の製造方法 | |
| KR20000066607A (ko) | 레지스트 필링 방지 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090327 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |