KR970010666B1 - 반도체 소자의 패턴 중첩오차 측정방법 - Google Patents
반도체 소자의 패턴 중첩오차 측정방법 Download PDFInfo
- Publication number
- KR970010666B1 KR970010666B1 KR1019930029789A KR930029789A KR970010666B1 KR 970010666 B1 KR970010666 B1 KR 970010666B1 KR 1019930029789 A KR1019930029789 A KR 1019930029789A KR 930029789 A KR930029789 A KR 930029789A KR 970010666 B1 KR970010666 B1 KR 970010666B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- measurement
- error
- overlap
- patterns
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
내용없음
Description
제1도는 종래의 패턴 중첩오차를 측정하는 방법을 설명하기 위해 도시한 2개의 중첩측정마크 패턴의 평면도.
제2도는 본 발명에 의한 패턴 중접오차를 측정하는 방법을 설명하기 위해 도시한 다층간 중첩측정마크 패턴의 평면도.
제3도는 본 발명의 일실시예를 도시한 반도체 소자의 평면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 바깥쪽 박스 2 : 안쪽 박스
11 : 제1패턴 바깥쪽 박스 12 : 제2패턴 바깥쪽 박스
13 : 제3패턴 안쪽 박스 21 : 폴리 3 콘택
22 :버퍼 마스크 23 : 폴리 3
본 발명은 반도체 소자의 패턴 중첩오차 측정방법에 관한 것으로, 특히 반도체 제조시 다수 형성된 패턴간의 중첩오차를 중첩측정장치(Overlay Measurement Mechanism)로 측정함에 있어, 다층을 이루는 제1패턴, 제2패턴 및 제3패턴을 형성하여 이들을 중첩마크로 하여 패턴간의 중첩오차를 한번에 측정할 수 있는 반도체 소자의 패턴 중첩오차 측정방법에 관한 것이다.
일반적으로, 반도체 제조공정시 형성되는 패턴 상호간의 중첩도를 측정할 때 중첩측정장치를 사용한다.
종래의 패턴 상호간 중첩측정방법은 한개의 패턴 중첩측정마크(Ovalay Measurement Mark)에 다른층의 패턴 중첩측정 마크를 일부 혹은 주변에 형성하여 이들 두 패턴마크 상호간의 이격거리를 재어 정확히 두측방향 즉, X축과 Y축으로의 벗어난 크기를 측정하였다.
제1도는 종래의 패턴 중첩오차를 측정하는 방법을 설명하기 위해 도시한 2개의 중첩측정마크 패턴의 평면도로서, 먼저 바깥쪽 박스(1)를 형성한 후 다음 공정으로 안쪽 박스(2)를 형성하여 중첩측정장치로 중첩 오차를 측정한다.
이때, 바깥쪽 박스(1)는 예를들어 도전층 패턴이고, 안쪽 박스(2)는 측정마크 패턴으로 포토래지스트 패턴이 되는 마스크로서, 이들 두 패턴을 중첩측정마크로 한다.
중첩측정방법은 X축의 중첩도로 두 패턴(1, 2) 사이의 거리 a와 a'를 측정한 뒤 이 두값의 차 a-a'를 X축의 중첩오차로 하고, 마찬가지로 Y축의 중첩도로 두 패턴(1, 2) 사이의 거리 b와 b'를 측정한 뒤 이 두값의 차 b-b'를 Y축의 중첩오차로 한다.
상기 방법은 두 패턴간의 중첩도(중첩오차도) 밖에 측정할 수 밖에 없다. 즉, 두개 이상의 패턴 중첩도를 측정하고자 할때는 별도로 측정마크를 형성하여 각각의 두개 패턴들 상호간의 중첩오차를 측정하여야 하기 때문에 중첩도를 측정할 패턴수에 따라 여러번 측정을 하여야 한다. 그리고 각 패턴층간의 중첩오차를 측정하기 위한 측정마크 제작과 별도의 곳에 이들 측정마크 패턴들을 위치시켜야 하므로 여유공간이 필요하며, 이와같이 다수 패턴의 중첩오차를 측정하기 위해서는 중첩측정장치의 측정프로그램을 별도로 준비해야 하는 번거로움이 있다.
따라서, 본 발명은 다수 층간의 패턴 중첩도를 측정하고자 할 때 종래의 두 층간의 중접측정마크를 다수의 중첩측정마크를 포함하는 패턴을 가지고 한번에 이들 다층간의 중첩오차를 측정할 수 있도록 하며, 또한 반도체 제조공정시 나타날 수 있는 패턴층으로써 두측(X축, Y축)중 어느 한 쪽이 다른쪽 보다 중첩도 오차 마진이 충분히 크거나, 또는 한쪽축의 패턴 중첩오차 정밀도가 매우 높은 경우 이축의 패턴 중첩오차 측정을 제외할 수 있는 패턴층의 중첩도 측정에 유용하게 사용되도록 하는 반도체 소자의 패턴 중첩오차 측정방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 패턴 중첩오차 측정방법은 다층을 이루는 제1패턴(11), 제2패턴(12) 및 제3패턴(13)을 형성하여 이들을 중첩마크로 하여 중첩측정장치로서 각 패턴간의 측정오차를 측정하는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제2도는 본 발명에 의한 반도체 소자의 패턴 중첩오차를 측정하는 방법을 설명하기 위해 도시한 다층간 중첩측정마크 패턴의 평면도이고, 제3도는 본 발명의 다층간 중첩측정마크가 필요한 반도체 소자의 패턴형태를 일실시예로 도시한 평면도이다.
제2도를 참조하여, 먼저 제1바깥쪽 박스(11)를 X축에 형성하고, 이후 제2패턴 바깥쪽 박스(12)를 Y축에 형성하며, 최종적으로 제3패턴 안쪽 박스(13)를 형성하여 중첩측정장치로 중첩오차를 측정한다.
상기 제1패턴 바깥쪽 박스(11)와 제2패턴 바깥쪽 박스(12)를 공정단계에 따라 형성한 뒤 이들 두 패턴과의 중첩오차를 측정하고자 하는 패턴인 제3패턴 안쪽 박스(13)를 형성하는데, 이때 제1 및 2패턴 바깥쪽 박스(11 및 l2)는 도전층 패턴이고, 제3패턴 안쪽 박스(13)는 포토래지스트 패턴이 되는 측정 마크 패턴이다.
한편, 상기 제3패턴 안쪽 박스(13)가 포토래지스트 패턴이 되는 것이 아니라 도전층 패턴일 경우 제1 및 2패턴 바깥쪽 박스(11 및 12)중 어느 하나가 포토레지스트 패턴이 되는 측정 마크 패턴으로 형성할 수 있다.
중첩측정장치의 측정도를 높이기 위하여 제1패턴 바깥쪽 박스(11)와 제2패턴 바깥쪽 박스(12) 간격이 0.5∼2㎛ 정도로 이격 거리를 둔 45℃경사 패턴 및 어느 한쪽 방향으로 0° 또는 90°치우친 패턴 형태를 이루게 한다.
제3도는 디램(DRAM) 공정중 64M DRAM급 이상에서 나타나는 폴리 3 콘택(21), 버퍼 마스크(22) 및 폴리 3(23)의 중첩 패턴을 본 발명의 실시예로 나타낸 것이다. 이를 제2도와 함께 중첩오차 측정방법을 설명하면 다음과 같다.
상기 폴리 3 콘택(21)을 제1패턴 바깥쪽 박스(11)로, 상기 버퍼 마스크(22)를 제2패턴 바깥쪽 박스(12)로, 상기 폴리 3(23)을 제3패턴 안쪽 박스(13)로 적용할 경우, 최종 패턴인 폴리 3(23)과 버퍼 마스크(22) 사이의 중첩오차는 Y측의 중첩크기 Y1의 마진 확보가 중요하기 때문에 제2도에서 Y축에 중첩마크패턴(12)을 형성하고 X축의 중첩마크패턴(11)을 제외시키고, 폴리 3(23)과 폴리 3 콘택(21) 사이의 중첩오차는 X축의 중첩크기 X1의 마진 확보가 중요하기 때문에 제2도에서 X축에 중첩마크패턴(11)을 형성하고 Y축의 중첩 마크패턴(12)을 제외시킨다.
이와같이 제1패턴 바깥쪽 박스(11) 즉 폴리 3 콘택(21)을 먼저 형성하고, 그후 제2패턴 바깥쪽 박스(12) 즉 버퍼 마스크(22)를 Y축에 형성하여 최종 제3패턴 안쪽 박스(13) 즉 폴리 3(23)을 형성시켜 중첩측정장치로 측정한다.
결국 한번의 중첩측정에 의하여 다층간의 중요 중첩오차를 측정할 수 있다.
상술한 바에 의하면 본 발명은 중요도가 높은 측정오차마크를 형성하여 측정시간 및 패턴형성 여유공간을 줄일 수 있으며, 중첩측정장치에 의해서 쉽게 다층간의 중첩오차를 측정한 뒤에 중첩정도를 비교하기 쉽고, 다층간 중첩도 측정을 간소화시키므로써 생산공정을 단축시킬 수 있다.
Claims (6)
- 반도체 소자의 패턴 중첩오차 측정방법에 있어서, 다층을 이루는 쟤1패턴(11), 제2패턴(12) 및 제3패턴(13)을 형성하여 이들을 중첩마크로 하여 중첩측정장치로서 각 패턴간의 측정오차를 측정하는 것을 특징으로 하는 반도체 소자의 패턴 중첩오차 측정방법.
- 제1항에 있어서, 상기 제1패턴(11)을 형성한 후 제2패턴(12)을 형성하고, 이들 두 패턴과 중첩오차를 측정하고자 하는 패턴으로 제3패턴(13)을 형성하는 것을 특징으로 하는 반도체 소자의 패턴 중첩오차 측정방법.
- 제1항 또는 제2항에 있어서, 상기 제1 및 2패턴(11 및 12)은 도전층 패턴이고, 상기 제3패턴(13)은 포토레지스트 패턴이 되는 측정마크 패턴인 것을 특징으로 하는 반도체 소자의 패턴 중첩오차 측정방법.
- 제1항 또는 제2항에 있어서, 상기 제3패턴(13)이 도전층 패턴이고, 상기 제1 및 2패턴(11 및 12)중 다른 하나가 포토레지스트 패턴이 되는 측정마크 패턴인 것을 특징으로 하는 반도체 소자의 패턴 중첩오차 측정 방법.
- 제1항 또는 제2항에 있어서, 상기 제1 및 2패턴(11 및 12)은 바깥쪽 박스를 이루고, 상기 제3패턴(13)은 안쪽 박스를 이루는 마크패턴인 것을 특징으로 하는 반도체 소자의 패턴 중첩오차 측정방법.
- 제5항에 있어서, 상기 제1 및 2패턴(11 및 12)이 인접하는 부분은 0.5∼2㎛ 정도로 이격 거리를 둔 45°경사 패턴을 이루거나 어느 한쪽 방향으로 0°또는 90°치우친 패턴인 것을 특징으로 하는 반도체 소자의 패턴 중첩오차 측정방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930029789A KR970010666B1 (ko) | 1993-12-27 | 1993-12-27 | 반도체 소자의 패턴 중첩오차 측정방법 |
CN94120777A CN1055787C (zh) | 1993-12-27 | 1994-12-27 | 在多层图形间测量重叠误差的重叠测量标记和方法 |
JP6325103A JP2963855B2 (ja) | 1993-12-27 | 1994-12-27 | 半導体素子の重畳測定マーク及びこれを用いた半導体素子の多重パターン間の重畳誤差測定方法 |
US08/364,047 US5498500A (en) | 1993-12-27 | 1994-12-27 | Overlay measurement mark and method of measuring an overlay error between multi patterns in a semiconductor device using the measurement mark |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930029789A KR970010666B1 (ko) | 1993-12-27 | 1993-12-27 | 반도체 소자의 패턴 중첩오차 측정방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950021313A KR950021313A (ko) | 1995-07-26 |
KR970010666B1 true KR970010666B1 (ko) | 1997-06-30 |
Family
ID=19372791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930029789A KR970010666B1 (ko) | 1993-12-27 | 1993-12-27 | 반도체 소자의 패턴 중첩오차 측정방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5498500A (ko) |
JP (1) | JP2963855B2 (ko) |
KR (1) | KR970010666B1 (ko) |
CN (1) | CN1055787C (ko) |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0168772B1 (ko) * | 1994-03-10 | 1999-02-01 | 김주용 | 포토마스크 및 그를 이용한 반도체 장치 제조 방법 |
US5699282A (en) * | 1994-04-28 | 1997-12-16 | The United States Of America As Represented By The Secretary Of Commerce | Methods and test structures for measuring overlay in multilayer devices |
US5601957A (en) | 1994-06-16 | 1997-02-11 | Nikon Corporation | Micro devices manufacturing method comprising the use of a second pattern overlying an alignment mark to reduce flattening |
KR0170909B1 (ko) * | 1995-09-27 | 1999-03-30 | 김주용 | 반도체 소자의 오버레이 검사방법 |
KR0156422B1 (ko) * | 1995-10-05 | 1999-02-01 | 김광호 | 반도체장치 제조용 레티클 |
US5631112A (en) * | 1995-11-16 | 1997-05-20 | Vanguard International Semiconductor Corporation | Multiple exposure method for photo-exposing photosensitive layers upon high step height topography substrate layers |
JPH09166416A (ja) * | 1995-12-13 | 1997-06-24 | Mitsubishi Electric Corp | レチクルパターンの相対的位置ずれ量計測方法およびレチクルパターンの相対的位置ずれ量計測装置 |
KR0164078B1 (ko) * | 1995-12-29 | 1998-12-15 | 김주용 | 노광 에너지와 포커스를 모니터 하는 오버레이 마크 |
KR0172801B1 (ko) * | 1996-06-24 | 1999-03-20 | 김주용 | 공정 마진 테스트용 포토 마스크와 테스트 방법 |
KR19980030438A (ko) * | 1996-10-29 | 1998-07-25 | 김영환 | 반도체 버어니어 구조 및 그것을 이용한 오버레이 정확도 측정방법 |
US6077756A (en) * | 1998-04-24 | 2000-06-20 | Vanguard International Semiconductor | Overlay target pattern and algorithm for layer-to-layer overlay metrology for semiconductor processing |
US6042972A (en) * | 1998-06-17 | 2000-03-28 | Siemens Aktiengesellschaft | Phase shift mask having multiple alignment indications and method of manufacture |
US6228705B1 (en) * | 1999-02-03 | 2001-05-08 | International Business Machines Corporation | Overlay process for fabricating a semiconductor device |
JP3371852B2 (ja) | 1999-07-09 | 2003-01-27 | 日本電気株式会社 | レチクル |
US6395432B1 (en) | 1999-08-02 | 2002-05-28 | Micron Technology, Inc. | Methods of determining processing alignment in the forming of phase shift regions |
US6251745B1 (en) * | 1999-08-18 | 2001-06-26 | Taiwan Semiconductor Manufacturing Company | Two-dimensional scaling method for determining the overlay error and overlay process window for integrated circuits |
US6362491B1 (en) | 1999-10-01 | 2002-03-26 | Taiwan Semiconductor Manufacturing Company | Method of overlay measurement in both X and Y directions for photo stitch process |
US7200459B1 (en) * | 2000-01-04 | 2007-04-03 | Advanced Micro Devices, Inc. | Method for determining optimal photolithography overlay targets based on process performance and yield in microelectronic fabrication |
KR100680936B1 (ko) * | 2000-01-07 | 2007-02-08 | 주식회사 하이닉스반도체 | 반도체소자의 중첩도 검사방법 |
US7095885B1 (en) * | 2000-03-01 | 2006-08-22 | Micron Technology, Inc. | Method for measuring registration of overlapping material layers of an integrated circuit |
US6727989B1 (en) | 2000-06-20 | 2004-04-27 | Infineon Technologies Ag | Enhanced overlay measurement marks for overlay alignment and exposure tool condition control |
JP2002025882A (ja) * | 2000-06-30 | 2002-01-25 | Hitachi Electronics Eng Co Ltd | パターンの重ね合わせ誤差測定装置および方法 |
US6218200B1 (en) * | 2000-07-14 | 2001-04-17 | Motorola, Inc. | Multi-layer registration control for photolithography processes |
US6436595B1 (en) | 2001-02-08 | 2002-08-20 | International Business Machines Corporation | Method of aligning lithographically printed product layers using non-zero overlay targets |
US6486956B2 (en) * | 2001-03-23 | 2002-11-26 | Micron Technology, Inc. | Reducing asymmetrically deposited film induced registration error |
US6694498B2 (en) | 2001-12-13 | 2004-02-17 | Internationl Business Machines Corporation | Feed-forward lithographic overlay offset method and system |
US7175951B1 (en) | 2002-04-19 | 2007-02-13 | Taiwan Semiconductor Manufacturing Company | Two mask in-situ overlay checking method |
KR100899387B1 (ko) * | 2002-12-28 | 2009-05-27 | 주식회사 하이닉스반도체 | 반도체 소자의 오버레이 마크 및 그 제조 방법 |
DE10345524B4 (de) * | 2003-09-30 | 2005-10-13 | Infineon Technologies Ag | Verfahren zur Bestimmung eines relativen Versatzes zweier strukturierter Schaltungsmuster auf einem Halbleiterwafer mittels eines Rasterelektronenmikroskops |
US7160654B2 (en) * | 2003-12-02 | 2007-01-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of the adjustable matching map system in lithography |
US7333173B2 (en) * | 2004-04-06 | 2008-02-19 | Taiwan Semiconductor Manufacturing Company | Method to simplify twin stage scanner OVL machine matching |
KR100714280B1 (ko) * | 2006-04-27 | 2007-05-02 | 삼성전자주식회사 | 오버레이 계측설비 및 그를 이용한 오버레이 계측방법 |
KR100741989B1 (ko) * | 2006-06-23 | 2007-07-23 | 삼성전자주식회사 | 오버레이 마크 및 이를 이용한 오버레이 측정 방법 |
US9927718B2 (en) * | 2010-08-03 | 2018-03-27 | Kla-Tencor Corporation | Multi-layer overlay metrology target and complimentary overlay metrology measurement systems |
CN102543956B (zh) * | 2010-12-08 | 2016-07-06 | 无锡华润上华科技有限公司 | 多层套刻标记 |
NL2009294A (en) | 2011-08-30 | 2013-03-04 | Asml Netherlands Bv | Method and apparatus for determining an overlay error. |
US8908181B2 (en) * | 2012-06-28 | 2014-12-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Overlay mark and method of measuring the same |
US9081287B2 (en) | 2012-12-20 | 2015-07-14 | Kla-Tencor Corporation | Methods of measuring overlay errors in area-imaging e-beam lithography |
US9530199B1 (en) * | 2015-07-13 | 2016-12-27 | Applied Materials Israel Ltd | Technique for measuring overlay between layers of a multilayer structure |
CN107037692B (zh) * | 2016-02-03 | 2019-03-22 | 中芯国际集成电路制造(上海)有限公司 | 掩膜组件及对准量测方法 |
CN107305321A (zh) * | 2016-04-21 | 2017-10-31 | 中芯国际集成电路制造(上海)有限公司 | 一种检验光刻对准精度的方法 |
JP6730851B2 (ja) * | 2016-06-01 | 2020-07-29 | キヤノン株式会社 | 決定方法、形成方法、プログラム、および物品の製造方法 |
US9786569B1 (en) * | 2016-10-26 | 2017-10-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Overlay measurement and compensation in semiconductor fabrication |
CN108628107A (zh) * | 2018-04-13 | 2018-10-09 | 上海华力集成电路制造有限公司 | 套刻误差测量方法及套刻标记 |
KR102440758B1 (ko) * | 2021-08-17 | 2022-09-06 | (주)오로스 테크놀로지 | 오버레이 마크 및 이를 이용한 오버레이 측정방법 및 반도체 소자의 제조방법 |
TWI809830B (zh) * | 2022-02-16 | 2023-07-21 | 南亞科技股份有限公司 | 在半導體製造期間確定一疊對誤差的方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4883359A (en) * | 1984-02-28 | 1989-11-28 | Canon Kabushiki Kaisha | Alignment method and pattern forming method using the same |
JPH0260120A (ja) * | 1988-08-25 | 1990-02-28 | Mitsubishi Electric Corp | 重ね合せ精度評価方法 |
JP2812620B2 (ja) * | 1992-09-28 | 1998-10-22 | シャープ株式会社 | 電子写真感光体 |
-
1993
- 1993-12-27 KR KR1019930029789A patent/KR970010666B1/ko not_active IP Right Cessation
-
1994
- 1994-12-27 US US08/364,047 patent/US5498500A/en not_active Expired - Lifetime
- 1994-12-27 CN CN94120777A patent/CN1055787C/zh not_active Expired - Fee Related
- 1994-12-27 JP JP6325103A patent/JP2963855B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR950021313A (ko) | 1995-07-26 |
CN1055787C (zh) | 2000-08-23 |
CN1109215A (zh) | 1995-09-27 |
US5498500A (en) | 1996-03-12 |
JPH0831897A (ja) | 1996-02-02 |
JP2963855B2 (ja) | 1999-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970010666B1 (ko) | 반도체 소자의 패턴 중첩오차 측정방법 | |
JPS57112021A (en) | Manufacture of semiconductor device | |
US6498401B2 (en) | Alignment mark set and method of measuring alignment accuracy | |
JPH08274004A (ja) | 半導体装置 | |
KR102019538B1 (ko) | 웨이퍼 좌표계와 직교하지 않는 방향을 따라서 형성된 패턴 층용 오버레이 마크 및 이를 이용한 오버레이 측정방법 및 반도체 디바이스 제조방법 | |
JPS5968928A (ja) | 半導体装置の製造方法 | |
KR100663347B1 (ko) | 중첩도 측정마크를 갖는 반도체소자 및 그 형성방법 | |
JP2002025888A (ja) | アライメントマークおよびその形成方法、並びに半導体装置の製造方法 | |
KR100217898B1 (ko) | 포토마스크 | |
US6767672B2 (en) | Method for forming a phase-shifting mask for semiconductor device manufacture | |
KR20010005118A (ko) | 반도체 소자의 중첩마크 및 얼라인 키 형성방법 | |
KR20020046286A (ko) | 반도체 장치의 오버레이 측정 방법 | |
KR100542692B1 (ko) | 중첩오차 측정마크 | |
KR102617622B1 (ko) | 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법 | |
KR960007621B1 (ko) | 반도체 소자의 중첩 오차 보정방법 | |
KR100220238B1 (ko) | 반도체 소자의 층간 중첩도 측정용 포토마스크 형성방법 | |
KR19990034619U (ko) | 반도체 제조용 포토마스크 | |
KR100242991B1 (ko) | 반도체 웨이퍼의 오버레이 얼라인 키 | |
KR0170892B1 (ko) | 중첩도 측정마크 및 그 제조방법 | |
KR20000000593A (ko) | 반도체소자의 중첩마크 형성방법 | |
KR0146240B1 (ko) | 패턴 중첩도 측정마크 제조방법 | |
KR100608385B1 (ko) | 반도체 소자 제조용 중첩도 측정 패턴 | |
KR20000045355A (ko) | 반도체 소자의 중첩마크 | |
JPH0534106Y2 (ko) | ||
KR19980055901A (ko) | 중첩 버니어 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110825 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20120824 Year of fee payment: 16 |
|
EXPY | Expiration of term |