KR970010666B1 - 반도체 소자의 패턴 중첩오차 측정방법 - Google Patents

Abstract

내용없음

Description

반도체 소자의 패턴 중첩오차 측정방법

제1도는 종래의 패턴 중첩오차를 측정하는 방법을 설명하기 위해 도시한 2개의 중첩측정마크 패턴의 평면도.

제2도는 본 발명에 의한 패턴 중접오차를 측정하는 방법을 설명하기 위해 도시한 다층간 중첩측정마크 패턴의 평면도.

제3도는 본 발명의 일실시예를 도시한 반도체 소자의 평면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 바깥쪽 박스 2 : 안쪽 박스

11 : 제1패턴 바깥쪽 박스 12 : 제2패턴 바깥쪽 박스

13 : 제3패턴 안쪽 박스 21 : 폴리 3 콘택

22 :버퍼 마스크 23 : 폴리 3

본 발명은 반도체 소자의 패턴 중첩오차 측정방법에 관한 것으로, 특히 반도체 제조시 다수 형성된 패턴간의 중첩오차를 중첩측정장치(Overlay Measurement Mechanism)로 측정함에 있어, 다층을 이루는 제1패턴, 제2패턴 및 제3패턴을 형성하여 이들을 중첩마크로 하여 패턴간의 중첩오차를 한번에 측정할 수 있는 반도체 소자의 패턴 중첩오차 측정방법에 관한 것이다.

일반적으로, 반도체 제조공정시 형성되는 패턴 상호간의 중첩도를 측정할 때 중첩측정장치를 사용한다.

종래의 패턴 상호간 중첩측정방법은 한개의 패턴 중첩측정마크(Ovalay Measurement Mark)에 다른층의 패턴 중첩측정 마크를 일부 혹은 주변에 형성하여 이들 두 패턴마크 상호간의 이격거리를 재어 정확히 두측방향 즉, X축과 Y축으로의 벗어난 크기를 측정하였다.

제1도는 종래의 패턴 중첩오차를 측정하는 방법을 설명하기 위해 도시한 2개의 중첩측정마크 패턴의 평면도로서, 먼저 바깥쪽 박스(1)를 형성한 후 다음 공정으로 안쪽 박스(2)를 형성하여 중첩측정장치로 중첩 오차를 측정한다.

이때, 바깥쪽 박스(1)는 예를들어 도전층 패턴이고, 안쪽 박스(2)는 측정마크 패턴으로 포토래지스트 패턴이 되는 마스크로서, 이들 두 패턴을 중첩측정마크로 한다.

중첩측정방법은 X축의 중첩도로 두 패턴(1, 2) 사이의 거리 a와 a'를 측정한 뒤 이 두값의 차 a-a'를 X축의 중첩오차로 하고, 마찬가지로 Y축의 중첩도로 두 패턴(1, 2) 사이의 거리 b와 b'를 측정한 뒤 이 두값의 차 b-b'를 Y축의 중첩오차로 한다.

상기 방법은 두 패턴간의 중첩도(중첩오차도) 밖에 측정할 수 밖에 없다. 즉, 두개 이상의 패턴 중첩도를 측정하고자 할때는 별도로 측정마크를 형성하여 각각의 두개 패턴들 상호간의 중첩오차를 측정하여야 하기 때문에 중첩도를 측정할 패턴수에 따라 여러번 측정을 하여야 한다. 그리고 각 패턴층간의 중첩오차를 측정하기 위한 측정마크 제작과 별도의 곳에 이들 측정마크 패턴들을 위치시켜야 하므로 여유공간이 필요하며, 이와같이 다수 패턴의 중첩오차를 측정하기 위해서는 중첩측정장치의 측정프로그램을 별도로 준비해야 하는 번거로움이 있다.

따라서, 본 발명은 다수 층간의 패턴 중첩도를 측정하고자 할 때 종래의 두 층간의 중접측정마크를 다수의 중첩측정마크를 포함하는 패턴을 가지고 한번에 이들 다층간의 중첩오차를 측정할 수 있도록 하며, 또한 반도체 제조공정시 나타날 수 있는 패턴층으로써 두측(X축, Y축)중 어느 한 쪽이 다른쪽 보다 중첩도 오차 마진이 충분히 크거나, 또는 한쪽축의 패턴 중첩오차 정밀도가 매우 높은 경우 이축의 패턴 중첩오차 측정을 제외할 수 있는 패턴층의 중첩도 측정에 유용하게 사용되도록 하는 반도체 소자의 패턴 중첩오차 측정방법을 제공함에 그 목적이 있다.

이러한 목적을 달성하기 위한 본 발명의 패턴 중첩오차 측정방법은 다층을 이루는 제1패턴(11), 제2패턴(12) 및 제3패턴(13)을 형성하여 이들을 중첩마크로 하여 중첩측정장치로서 각 패턴간의 측정오차를 측정하는 것을 특징으로 한다.

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.

제2도는 본 발명에 의한 반도체 소자의 패턴 중첩오차를 측정하는 방법을 설명하기 위해 도시한 다층간 중첩측정마크 패턴의 평면도이고, 제3도는 본 발명의 다층간 중첩측정마크가 필요한 반도체 소자의 패턴형태를 일실시예로 도시한 평면도이다.

제2도를 참조하여, 먼저 제1바깥쪽 박스(11)를 X축에 형성하고, 이후 제2패턴 바깥쪽 박스(12)를 Y축에 형성하며, 최종적으로 제3패턴 안쪽 박스(13)를 형성하여 중첩측정장치로 중첩오차를 측정한다.

상기 제1패턴 바깥쪽 박스(11)와 제2패턴 바깥쪽 박스(12)를 공정단계에 따라 형성한 뒤 이들 두 패턴과의 중첩오차를 측정하고자 하는 패턴인 제3패턴 안쪽 박스(13)를 형성하는데, 이때 제1 및 2패턴 바깥쪽 박스(11 및 l2)는 도전층 패턴이고, 제3패턴 안쪽 박스(13)는 포토래지스트 패턴이 되는 측정 마크 패턴이다.

한편, 상기 제3패턴 안쪽 박스(13)가 포토래지스트 패턴이 되는 것이 아니라 도전층 패턴일 경우 제1 및 2패턴 바깥쪽 박스(11 및 12)중 어느 하나가 포토레지스트 패턴이 되는 측정 마크 패턴으로 형성할 수 있다.

중첩측정장치의 측정도를 높이기 위하여 제1패턴 바깥쪽 박스(11)와 제2패턴 바깥쪽 박스(12) 간격이 0.5∼2㎛ 정도로 이격 거리를 둔 45℃경사 패턴 및 어느 한쪽 방향으로 0° 또는 90°치우친 패턴 형태를 이루게 한다.

제3도는 디램(DRAM) 공정중 64M DRAM급 이상에서 나타나는 폴리 3 콘택(21), 버퍼 마스크(22) 및 폴리 3(23)의 중첩 패턴을 본 발명의 실시예로 나타낸 것이다. 이를 제2도와 함께 중첩오차 측정방법을 설명하면 다음과 같다.

상기 폴리 3 콘택(21)을 제1패턴 바깥쪽 박스(11)로, 상기 버퍼 마스크(22)를 제2패턴 바깥쪽 박스(12)로, 상기 폴리 3(23)을 제3패턴 안쪽 박스(13)로 적용할 경우, 최종 패턴인 폴리 3(23)과 버퍼 마스크(22) 사이의 중첩오차는 Y측의 중첩크기 Y1의 마진 확보가 중요하기 때문에 제2도에서 Y축에 중첩마크패턴(12)을 형성하고 X축의 중첩마크패턴(11)을 제외시키고, 폴리 3(23)과 폴리 3 콘택(21) 사이의 중첩오차는 X축의 중첩크기 X1의 마진 확보가 중요하기 때문에 제2도에서 X축에 중첩마크패턴(11)을 형성하고 Y축의 중첩 마크패턴(12)을 제외시킨다.

이와같이 제1패턴 바깥쪽 박스(11) 즉 폴리 3 콘택(21)을 먼저 형성하고, 그후 제2패턴 바깥쪽 박스(12) 즉 버퍼 마스크(22)를 Y축에 형성하여 최종 제3패턴 안쪽 박스(13) 즉 폴리 3(23)을 형성시켜 중첩측정장치로 측정한다.

결국 한번의 중첩측정에 의하여 다층간의 중요 중첩오차를 측정할 수 있다.

상술한 바에 의하면 본 발명은 중요도가 높은 측정오차마크를 형성하여 측정시간 및 패턴형성 여유공간을 줄일 수 있으며, 중첩측정장치에 의해서 쉽게 다층간의 중첩오차를 측정한 뒤에 중첩정도를 비교하기 쉽고, 다층간 중첩도 측정을 간소화시키므로써 생산공정을 단축시킬 수 있다.

Claims (6)

1. 반도체 소자의 패턴 중첩오차 측정방법에 있어서, 다층을 이루는 쟤1패턴(11), 제2패턴(12) 및 제3패턴(13)을 형성하여 이들을 중첩마크로 하여 중첩측정장치로서 각 패턴간의 측정오차를 측정하는 것을 특징으로 하는 반도체 소자의 패턴 중첩오차 측정방법.
2. 제1항에 있어서, 상기 제1패턴(11)을 형성한 후 제2패턴(12)을 형성하고, 이들 두 패턴과 중첩오차를 측정하고자 하는 패턴으로 제3패턴(13)을 형성하는 것을 특징으로 하는 반도체 소자의 패턴 중첩오차 측정방법.
3. 제1항 또는 제2항에 있어서, 상기 제1 및 2패턴(11 및 12)은 도전층 패턴이고, 상기 제3패턴(13)은 포토레지스트 패턴이 되는 측정마크 패턴인 것을 특징으로 하는 반도체 소자의 패턴 중첩오차 측정방법.
4. 제1항 또는 제2항에 있어서, 상기 제3패턴(13)이 도전층 패턴이고, 상기 제1 및 2패턴(11 및 12)중 다른 하나가 포토레지스트 패턴이 되는 측정마크 패턴인 것을 특징으로 하는 반도체 소자의 패턴 중첩오차 측정 방법.
5. 제1항 또는 제2항에 있어서, 상기 제1 및 2패턴(11 및 12)은 바깥쪽 박스를 이루고, 상기 제3패턴(13)은 안쪽 박스를 이루는 마크패턴인 것을 특징으로 하는 반도체 소자의 패턴 중첩오차 측정방법.
6. 제5항에 있어서, 상기 제1 및 2패턴(11 및 12)이 인접하는 부분은 0.5∼2㎛ 정도로 이격 거리를 둔 45°경사 패턴을 이루거나 어느 한쪽 방향으로 0°또는 90°치우친 패턴인 것을 특징으로 하는 반도체 소자의 패턴 중첩오차 측정방법.