JPH09330965A - 半導体の検査装置 - Google Patents
半導体の検査装置Info
- Publication number
- JPH09330965A JPH09330965A JP15052496A JP15052496A JPH09330965A JP H09330965 A JPH09330965 A JP H09330965A JP 15052496 A JP15052496 A JP 15052496A JP 15052496 A JP15052496 A JP 15052496A JP H09330965 A JPH09330965 A JP H09330965A
- Authority
- JP
- Japan
- Prior art keywords
- overlay
- line width
- accuracy
- overlay accuracy
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 シリコン基板に形成される重ね合わせ精度測
定用パターンの計測結果のみから重ね合わせの良否を判
定するのではなく、実際に形成されているターゲットレ
イヤの線幅、重ね合わせレイヤの線幅を考慮して重ね合
わせの良否を判定し得る半導体の検査装置を提供するこ
と。 【解決手段】 電子顕微鏡で測定し転送されてきた各半
導体チップのＡｌ線２の線幅Ｗ1 、コンタクトホール４
の線幅Ｗ2 を記憶し、重ね合わせ精度測定機で重ね合わ
せ精度測定用パターン７を計測した時の重ね合わせ精度
（Ｐ1 −Ｐ2 ）から次式の余裕度αを求め、 α＝｛（Ｗ1 ／２）−（Ｗ2 ／２）｝−（Ｐ1 −Ｐ2 ） α≧０の場合は重ね合わせが良、α＜０の場合は重ね合
わせ不良と判定し、露光１ショットの領域１２毎の余裕
度αの大きさをＣＲＴの画面上に四段の濃度の画像とし
て表示する。
定用パターンの計測結果のみから重ね合わせの良否を判
定するのではなく、実際に形成されているターゲットレ
イヤの線幅、重ね合わせレイヤの線幅を考慮して重ね合
わせの良否を判定し得る半導体の検査装置を提供するこ
と。 【解決手段】 電子顕微鏡で測定し転送されてきた各半
導体チップのＡｌ線２の線幅Ｗ1 、コンタクトホール４
の線幅Ｗ2 を記憶し、重ね合わせ精度測定機で重ね合わ
せ精度測定用パターン７を計測した時の重ね合わせ精度
（Ｐ1 −Ｐ2 ）から次式の余裕度αを求め、 α＝｛（Ｗ1 ／２）−（Ｗ2 ／２）｝−（Ｐ1 −Ｐ2 ） α≧０の場合は重ね合わせが良、α＜０の場合は重ね合
わせ不良と判定し、露光１ショットの領域１２毎の余裕
度αの大きさをＣＲＴの画面上に四段の濃度の画像とし
て表示する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体の製造過程に
おける、ターゲットレイヤ（第１プリント）と重ね合わ
せレイヤ（第２プリント）との重ね合わせの良否を判定
するための半導体の検査装置に関するものである。
おける、ターゲットレイヤ（第１プリント）と重ね合わ
せレイヤ（第２プリント）との重ね合わせの良否を判定
するための半導体の検査装置に関するものである。
【０００２】
【従来の技術】半導体装置（以降、半導体と略）は集積
度を向上させるために積層構造とされ、場合によっては
２０層もの回路パターンが積層されており、更には回路
幅は１μｍ前後に狭くされている。従って、半導体の製
造に際しては、ターゲットレイヤ（第１プリント）と、
これに重ね合わせる重ね合わせレイヤ（第２プリント）
との重ね合わせ精度の維持が技術面での重要な課題とな
っている。
度を向上させるために積層構造とされ、場合によっては
２０層もの回路パターンが積層されており、更には回路
幅は１μｍ前後に狭くされている。従って、半導体の製
造に際しては、ターゲットレイヤ（第１プリント）と、
これに重ね合わせる重ね合わせレイヤ（第２プリント）
との重ね合わせ精度の維持が技術面での重要な課題とな
っている。
【０００３】図１は最も単純な例を示し、シリコン基板
上に形成される酸化シリコン絶縁膜１中の回路としての
アルミニウム（Ａｌ）線２に対してコンタクトホールを
設ける場合の、フォトレジスト３にフォトリソグラフィ
技術で形成されたホール４（以降、コンタクトホール４
と称する）の位置関係を示す図であり、図１のＡは断面
図、図１のＢは平面図である。すなわち、図１はＡｌ配
線パターンにコンタクトホールのフォトレジストパター
ンを重ね合わせて形成された回路パターン１０の一部で
ある。Ａｌ線２の線幅、コンタクトホール４の線幅やそ
の重ね合わせに対し、設計段階では例えば次のような値
が設定される。 Ａｌ線２の線幅、Ｗ1 ＝１．２μｍ±０．１μｍ コンタクトホール４の線幅、Ｗ2 ＝０．７μｍ±０．１
μｍ 重ね合わせ精度、（Ｐ1 −Ｐ2 ）＝０．１５μｍ なお、重ね合わせ精度（Ｐ1 −Ｐ2 ）は後述する図４に
おいて、アルミニウムボックス８の内法の中点の座標の
Ｐ1 と、フォトレジスト９の中点の座標Ｐ2 との位置ず
れである。
上に形成される酸化シリコン絶縁膜１中の回路としての
アルミニウム（Ａｌ）線２に対してコンタクトホールを
設ける場合の、フォトレジスト３にフォトリソグラフィ
技術で形成されたホール４（以降、コンタクトホール４
と称する）の位置関係を示す図であり、図１のＡは断面
図、図１のＢは平面図である。すなわち、図１はＡｌ配
線パターンにコンタクトホールのフォトレジストパター
ンを重ね合わせて形成された回路パターン１０の一部で
ある。Ａｌ線２の線幅、コンタクトホール４の線幅やそ
の重ね合わせに対し、設計段階では例えば次のような値
が設定される。 Ａｌ線２の線幅、Ｗ1 ＝１．２μｍ±０．１μｍ コンタクトホール４の線幅、Ｗ2 ＝０．７μｍ±０．１
μｍ 重ね合わせ精度、（Ｐ1 −Ｐ2 ）＝０．１５μｍ なお、重ね合わせ精度（Ｐ1 −Ｐ2 ）は後述する図４に
おいて、アルミニウムボックス８の内法の中点の座標の
Ｐ1 と、フォトレジスト９の中点の座標Ｐ2 との位置ず
れである。
【０００４】回路パターン１０のＡｌ線２やコンタクト
ホール４などは微細であり重ね合わせ精度を光学的に測
定できないので、光学的に測定可能な大きさの重ね合わ
せ精度測定用パターンが回路パターン１０とは別に設け
られる。図２はフォトリソグラフィ技術で露光されたシ
リコン基板１１を概念的に示す平面図であり、各格子窓
は露光の１ショットの領域１２を示すが、そのなかの符
号Ｌを付した５個の１ショットの領域１２には重ね合わ
せ精度測定用パターンが設けられており、重ね合わせ精
度が５点計測される。図３はそのなかの１ショットの領
域１２の拡大平面図である。すなわち、コンタクトホー
ル４を設けるべき４個の半導体チップ５と、通常９０〜
１１０μｍ幅を有するスクライブライン６と、その中に
形成される一辺の大きさ数１０μｍの重ね合わせ精度測
定用パターン７を示している。なお、半導体チップ５内
に回路パターン１０の一部を示したがこれは理解を助け
るために極めて拡大されている。
ホール４などは微細であり重ね合わせ精度を光学的に測
定できないので、光学的に測定可能な大きさの重ね合わ
せ精度測定用パターンが回路パターン１０とは別に設け
られる。図２はフォトリソグラフィ技術で露光されたシ
リコン基板１１を概念的に示す平面図であり、各格子窓
は露光の１ショットの領域１２を示すが、そのなかの符
号Ｌを付した５個の１ショットの領域１２には重ね合わ
せ精度測定用パターンが設けられており、重ね合わせ精
度が５点計測される。図３はそのなかの１ショットの領
域１２の拡大平面図である。すなわち、コンタクトホー
ル４を設けるべき４個の半導体チップ５と、通常９０〜
１１０μｍ幅を有するスクライブライン６と、その中に
形成される一辺の大きさ数１０μｍの重ね合わせ精度測
定用パターン７を示している。なお、半導体チップ５内
に回路パターン１０の一部を示したがこれは理解を助け
るために極めて拡大されている。
【０００５】図４は、その重ね合わせ精度測定用パター
ン７の拡大図であり、図４のＡは断面図、図４のＢは平
面図である。シリコン基板１１上の酸化シリコン絶縁膜
１中のＡｌボックス８の中央部に位置して酸化シリコン
絶縁膜１上にフォトレジスト９がフォトレジスト３と同
時に重ね合わせて形成される。そして、Ａｌボックス８
の内法の中点Ｐ1 の座標と、フォトレジスト９の外法の
中点Ｐ2 の座標との位置ずれが上記の５個のショットの
領域１２について、例えばＣＣＤ（電荷結合素子）を用
いて光学的に計測され、次式によって重ね合わせ精度
（Ｐ1 −Ｐ2 ）が求められている。 重ね合わせ精度＝（５個の重ね合わせ精度の平均値の絶
対値）＋３σ そして重ね合わせ精度が規格外のものはフォトレジスト
を剥離し、再生工程へ回されている。
ン７の拡大図であり、図４のＡは断面図、図４のＢは平
面図である。シリコン基板１１上の酸化シリコン絶縁膜
１中のＡｌボックス８の中央部に位置して酸化シリコン
絶縁膜１上にフォトレジスト９がフォトレジスト３と同
時に重ね合わせて形成される。そして、Ａｌボックス８
の内法の中点Ｐ1 の座標と、フォトレジスト９の外法の
中点Ｐ2 の座標との位置ずれが上記の５個のショットの
領域１２について、例えばＣＣＤ（電荷結合素子）を用
いて光学的に計測され、次式によって重ね合わせ精度
（Ｐ1 −Ｐ2 ）が求められている。 重ね合わせ精度＝（５個の重ね合わせ精度の平均値の絶
対値）＋３σ そして重ね合わせ精度が規格外のものはフォトレジスト
を剥離し、再生工程へ回されている。
【０００６】
【発明が解決しようとする課題】従来の半導体の製造に
おいては、重ね合わせ精度が規格外のシリコン基板はフ
ォトレジストを剥離し、再度フォトリソグラフィを行っ
ているが、その再生作業は全体の製造コストを増大させ
ている。
おいては、重ね合わせ精度が規格外のシリコン基板はフ
ォトレジストを剥離し、再度フォトリソグラフィを行っ
ているが、その再生作業は全体の製造コストを増大させ
ている。
【０００７】しかし、上述した設計値を援用して、例え
ばＡｌ線２の仕上がり線幅Ｗ1 が許容範囲内で最大の
１．３μｍ、コンタクトホール４の仕上がり線幅Ｗ2 が
許容範囲内で最小の０．６μｍに形成された場合には、
両者の差は０．７μｍであるから、片側０．３５μｍ＝
｛（１．３／２）−（０．７／２）｝μｍとなり、計測
された重ね合わせ精度（Ｐ1 −Ｐ2 ）が仮に規格外の
０．１６μｍであったとしても、Ａｌ線２とコンタクト
ホール４とは充分に重なり合うことになる。また逆に、
Ｗ1 が許容範囲内で最小の１．１μｍ、Ｗ2 が許容範囲
内で最大の０．８μｍに形成された場合には、片側で
｛（１．１／２）−（０．８／２）｝μｍ＝０．１５μ
ｍとなるが、当然のことながら計測される重ね合わせ精
度（Ｐ1 −Ｐ2）が設計値通りの０．１５μｍである限
り、重ね合わせは十分に保証される。
ばＡｌ線２の仕上がり線幅Ｗ1 が許容範囲内で最大の
１．３μｍ、コンタクトホール４の仕上がり線幅Ｗ2 が
許容範囲内で最小の０．６μｍに形成された場合には、
両者の差は０．７μｍであるから、片側０．３５μｍ＝
｛（１．３／２）−（０．７／２）｝μｍとなり、計測
された重ね合わせ精度（Ｐ1 −Ｐ2 ）が仮に規格外の
０．１６μｍであったとしても、Ａｌ線２とコンタクト
ホール４とは充分に重なり合うことになる。また逆に、
Ｗ1 が許容範囲内で最小の１．１μｍ、Ｗ2 が許容範囲
内で最大の０．８μｍに形成された場合には、片側で
｛（１．１／２）−（０．８／２）｝μｍ＝０．１５μ
ｍとなるが、当然のことながら計測される重ね合わせ精
度（Ｐ1 −Ｐ2）が設計値通りの０．１５μｍである限
り、重ね合わせは十分に保証される。
【０００８】従って、本発明は単に重ね合わせ精度測定
用パターンを計測して得られる重ね合わせ精度のみによ
って重ね合わせの良否を判定するのではなく、形成され
たＡｌ線２の線幅Ｗ1 およびコンタクトホール４の線幅
Ｗ2 を考慮して重ね合わせの良否の判定を行い得る半導
体の検査装置を提供することを課題とする。
用パターンを計測して得られる重ね合わせ精度のみによ
って重ね合わせの良否を判定するのではなく、形成され
たＡｌ線２の線幅Ｗ1 およびコンタクトホール４の線幅
Ｗ2 を考慮して重ね合わせの良否の判定を行い得る半導
体の検査装置を提供することを課題とする。
【０００９】
【課題を解決するための手段】本発明の半導体の検査装
置は、重ね合わせ精度測定パターンを計測して重ね合わ
せ精度を求める精度測定手段と、あらかじめ測長された
ターゲットレイヤの線幅および重ね合わせレイヤの線幅
が入力されて記憶され、計測された重ね合わせ精度と、
記憶されたターゲットレイヤの線幅および重ね合わせレ
イヤの線幅とを総合して重ね合わせの良否の判定を行な
う精度判定手段とが設けられている。
置は、重ね合わせ精度測定パターンを計測して重ね合わ
せ精度を求める精度測定手段と、あらかじめ測長された
ターゲットレイヤの線幅および重ね合わせレイヤの線幅
が入力されて記憶され、計測された重ね合わせ精度と、
記憶されたターゲットレイヤの線幅および重ね合わせレ
イヤの線幅とを総合して重ね合わせの良否の判定を行な
う精度判定手段とが設けられている。
【００１０】このような半導体の検査装置を使用するこ
とにより、従来では重ね合わせ精度測定用パターンの計
測結果のみで重ね合わせ精度が規格外と判定される半導
体も実際の重ね合わせに即して重ね合わせの良否を判定
することができる。
とにより、従来では重ね合わせ精度測定用パターンの計
測結果のみで重ね合わせ精度が規格外と判定される半導
体も実際の重ね合わせに即して重ね合わせの良否を判定
することができる。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態による
半導体の検査装置について説明する。
半導体の検査装置について説明する。
【００１２】本実施の形態による半導体の検査装置によ
る重ね合わせの検査は図１、図４を参照して、次のよう
に行われる。 （１）測長機能を備えた電子顕微鏡等によって先の工程
のエッチング後の仕上りのＡｌ線２の線幅Ｗ1 がシリコ
ン基板１１内の各半導体チップ５についてあらかじめ測
長され、これらが許容範囲内にある場合には、測長値は
ＬＡＮ（ローカル・エリア・ネットワーク）等によって
重ね合わせ精度測定機と一体的なコンピュータに転送さ
れ記憶される。更には、その後のフォトリソグラフィ技
術によって形成されるフォトレジスト３のコンタクトホ
ール４の線幅Ｗ2 が同じく電子顕微鏡を用い各露光１シ
ョット１２内の半導体チップ５について測定されて、重
ね合わせ精度測定機と一体的なコンピュータへ転送され
記憶される。 （２）重ね合わせ測定機によって、重ね合わせ精度測定
用パターン７を計測し、Ａｌボックス８の内法の中点Ｐ
1 の座標と、フォトレジスト９の外法の中点Ｐ2の座標
の位置ずれから、重ね合わせ精度（Ｐ1 −Ｐ2 ）が求め
られる。この重ね合わせ精度は上記の５個の重ね合わせ
精度測定用パターンについて行われ、次式によって求め
られる。 重ね合わせ精度＝（５個の重ね合わせ精度の平均値の絶
対値）＋３σ （３）次いで、コンピュータによって重ね合わせの良否
の判定が行われる。すなわち、（Ｗ1 ／２）−（Ｗ2 ／
２）＞（Ｐ1 −Ｐ2 ）であれば重ね合わせに余裕があり
（Ｗ1 ／２）−（Ｗ2 ／２）＝（Ｐ1 −Ｐ2 ）であれば
重ね合わせに余裕がなく（Ｗ1 ／２）−（Ｗ2 ／２）＜
（Ｐ1 −Ｐ2 ）であれば重ね合わせは規格外となるが、
コンピュータはシリコン基板１１内の各露光１ショット
の領域１２について次式で示される余裕度αを求める。 α＝｛（Ｗ1 ／２）−（Ｗ2 ／２）｝−（Ｐ1 −Ｐ2 ） そして、α≧０の場合、重ね合わせは良と判定し、α＜
０の場合、重ね合わせは不良と判定する。これらの結果
は例えばＣＲＴに表示される。すなわちαの値が大きい
ほど重ね合わせは余裕度が大きいことになるが、露光１
ショットの領域１２毎の余裕度が図５に示すようにＣＲ
Ｔに白〜黒の４段階の濃度の画像として表示される。こ
れによって、規格外の露光１ショットの領域１２があっ
たとしても、これがシリコン基板１１のエッジにかかっ
ているものである場合と、エッジ内にあるものである場
合があり、重ね合わせ精度の相対的な比較も可能であ
る。 （４）また、Ａｌ線２の線幅Ｗ1 、コンタクトホール４
の線幅Ｗ2 の測長や、重ね合わせ精度（Ｐ1 −Ｐ2 ）の
計測においては０．０１μｍ〜０．０２μｍ程度の測定
誤差を生ずるが、この測定誤差に起因する不良を防止す
るために、測定の再現性を考慮した補正項βを減じて、
（α−β）の正負を判定基準としてもよい。
る重ね合わせの検査は図１、図４を参照して、次のよう
に行われる。 （１）測長機能を備えた電子顕微鏡等によって先の工程
のエッチング後の仕上りのＡｌ線２の線幅Ｗ1 がシリコ
ン基板１１内の各半導体チップ５についてあらかじめ測
長され、これらが許容範囲内にある場合には、測長値は
ＬＡＮ（ローカル・エリア・ネットワーク）等によって
重ね合わせ精度測定機と一体的なコンピュータに転送さ
れ記憶される。更には、その後のフォトリソグラフィ技
術によって形成されるフォトレジスト３のコンタクトホ
ール４の線幅Ｗ2 が同じく電子顕微鏡を用い各露光１シ
ョット１２内の半導体チップ５について測定されて、重
ね合わせ精度測定機と一体的なコンピュータへ転送され
記憶される。 （２）重ね合わせ測定機によって、重ね合わせ精度測定
用パターン７を計測し、Ａｌボックス８の内法の中点Ｐ
1 の座標と、フォトレジスト９の外法の中点Ｐ2の座標
の位置ずれから、重ね合わせ精度（Ｐ1 −Ｐ2 ）が求め
られる。この重ね合わせ精度は上記の５個の重ね合わせ
精度測定用パターンについて行われ、次式によって求め
られる。 重ね合わせ精度＝（５個の重ね合わせ精度の平均値の絶
対値）＋３σ （３）次いで、コンピュータによって重ね合わせの良否
の判定が行われる。すなわち、（Ｗ1 ／２）−（Ｗ2 ／
２）＞（Ｐ1 −Ｐ2 ）であれば重ね合わせに余裕があり
（Ｗ1 ／２）−（Ｗ2 ／２）＝（Ｐ1 −Ｐ2 ）であれば
重ね合わせに余裕がなく（Ｗ1 ／２）−（Ｗ2 ／２）＜
（Ｐ1 −Ｐ2 ）であれば重ね合わせは規格外となるが、
コンピュータはシリコン基板１１内の各露光１ショット
の領域１２について次式で示される余裕度αを求める。 α＝｛（Ｗ1 ／２）−（Ｗ2 ／２）｝−（Ｐ1 −Ｐ2 ） そして、α≧０の場合、重ね合わせは良と判定し、α＜
０の場合、重ね合わせは不良と判定する。これらの結果
は例えばＣＲＴに表示される。すなわちαの値が大きい
ほど重ね合わせは余裕度が大きいことになるが、露光１
ショットの領域１２毎の余裕度が図５に示すようにＣＲ
Ｔに白〜黒の４段階の濃度の画像として表示される。こ
れによって、規格外の露光１ショットの領域１２があっ
たとしても、これがシリコン基板１１のエッジにかかっ
ているものである場合と、エッジ内にあるものである場
合があり、重ね合わせ精度の相対的な比較も可能であ
る。 （４）また、Ａｌ線２の線幅Ｗ1 、コンタクトホール４
の線幅Ｗ2 の測長や、重ね合わせ精度（Ｐ1 −Ｐ2 ）の
計測においては０．０１μｍ〜０．０２μｍ程度の測定
誤差を生ずるが、この測定誤差に起因する不良を防止す
るために、測定の再現性を考慮した補正項βを減じて、
（α−β）の正負を判定基準としてもよい。
【００１３】このようにして重ね合わせの良否の判定を
行なうことにより、従来は実質的には十分な重ね合わせ
があっても重ね合わせ精度測定用パターンの計測値が規
格外であるためにフォトレジストを剥離し再生行程へ回
されていた半導体を救済できるので、生産効率を大幅に
向上させることができる。
行なうことにより、従来は実質的には十分な重ね合わせ
があっても重ね合わせ精度測定用パターンの計測値が規
格外であるためにフォトレジストを剥離し再生行程へ回
されていた半導体を救済できるので、生産効率を大幅に
向上させることができる。
【００１４】以上、本発明の実施の形態について説明し
たが、勿論、本発明はこれに限られることなく、本発明
の技術的精神に基づいて種々の変形が可能である。
たが、勿論、本発明はこれに限られることなく、本発明
の技術的精神に基づいて種々の変形が可能である。
【００１５】例えば、本実施の形態においては、判定結
果を余裕度αの大きさに応じてＣＲＴに白〜黒の４段階
の濃度の画像として表示したが、必要な場合にはこれを
プリントアウトしてもよく、また、規格外の露光１ショ
ットの領域１２を赤色、規格内の露光１ショット１２を
青色とするようなカラー表示としてもよい。
果を余裕度αの大きさに応じてＣＲＴに白〜黒の４段階
の濃度の画像として表示したが、必要な場合にはこれを
プリントアウトしてもよく、また、規格外の露光１ショ
ットの領域１２を赤色、規格内の露光１ショット１２を
青色とするようなカラー表示としてもよい。
【００１６】また本実施の形態においては余裕度αを段
階的な濃度の画像として表示したが、余裕度αを数値表
示するようにしてもよい。
階的な濃度の画像として表示したが、余裕度αを数値表
示するようにしてもよい。
【００１７】また本実施の形態に示したウエハー上での
４０ショットの露光、露光１ショット１２内の４個の半
導体チップ５、５箇所のショットの領域１２に設けた重
ね合わせ精度測定用のパターン７等は何れも例示であっ
て、これらによって限定されるものではない。
４０ショットの露光、露光１ショット１２内の４個の半
導体チップ５、５箇所のショットの領域１２に設けた重
ね合わせ精度測定用のパターン７等は何れも例示であっ
て、これらによって限定されるものではない。
【００１８】
【発明の効果】本発明は以上に説明したような形態で実
施され、次に記載するような効果を奏する。
施され、次に記載するような効果を奏する。
【００１９】すなわち、実際に形成されているターゲッ
トレイヤ（第１プリント）、例えば回路のＡｌ線の線幅
と、重ね合わせレイヤ（第２プリント）、例えばフォト
レジストのコンタクトホールの線幅、および計測される
重ね合わせ精度から余裕度を求めて重ね合わせの良否を
判定しているので、重ね合わせは十分であるにも拘わら
ずに、重ね合わせ精度測定用パターンの計測値のみから
重ね合わせ精度が規格外と判定されてフォトレジスト剥
離の再生工程に回される半導体が救済され、生産性が大
幅に向上する。
トレイヤ（第１プリント）、例えば回路のＡｌ線の線幅
と、重ね合わせレイヤ（第２プリント）、例えばフォト
レジストのコンタクトホールの線幅、および計測される
重ね合わせ精度から余裕度を求めて重ね合わせの良否を
判定しているので、重ね合わせは十分であるにも拘わら
ずに、重ね合わせ精度測定用パターンの計測値のみから
重ね合わせ精度が規格外と判定されてフォトレジスト剥
離の再生工程に回される半導体が救済され、生産性が大
幅に向上する。
【図１】Ａｌ配線パターンにコンタクトホールのフォト
レジストパターンを重ね合わせた回路パターンを示す図
であり、Ａは断面図、Ｂは平面図である。
レジストパターンを重ね合わせた回路パターンを示す図
であり、Ａは断面図、Ｂは平面図である。
【図２】露光されたシリコン基板を概念的に示す平面図
である。
である。
【図３】露光１ショット分の領域の拡大断面図である。
【図４】シリコン基板上に形成される重ね合わせ精度測
定用パターンを示す図であり、Ａは断面図、Ｂは平面図
である。
定用パターンを示す図であり、Ａは断面図、Ｂは平面図
である。
【図５】重ね合わせ測定機と一体的なコンピュータによ
って表示されるＣＲＴの画像の一例を示す図である。
って表示されるＣＲＴの画像の一例を示す図である。
１……酸化シリコン絶縁膜、２……アルミニウム線、３
……フォトレジスト、４……コンタクトホール、５……
半導体チップ、６……スクライブライン、７……重ね合
わせ精度測定用パターン、８……アルミニウムボック
ス、９……フォトレジスト、１０……回路パターン、１
１……シリコン基板、１２……露光１ショットの領域。
……フォトレジスト、４……コンタクトホール、５……
半導体チップ、６……スクライブライン、７……重ね合
わせ精度測定用パターン、８……アルミニウムボック
ス、９……フォトレジスト、１０……回路パターン、１
１……シリコン基板、１２……露光１ショットの領域。
Claims (3)
- 【請求項１】 多層構造の半導体の製造過程において、
ターゲットレイヤ（第１プリント）と重ね合わせレイヤ
（第２プリント）とを重ね合わせる場合の重ね合わせの
検査装置が、 重ね合わせ精度測定用パターンを計測して重ね合わせ精
度を求める重ね合わせ精度測定手段と、 あらかじめ測長された前記ターゲットレイヤの線幅およ
び前記重ね合わせレイヤの線幅が入力されて記憶され、 計測された前記重ね合わせ精度と、記憶された前記ター
ゲットレイヤの線幅及び前記重ね合わせレイヤの線幅と
から重ね合わせの良否を判定する精度判定手段とからな
ることを特徴とする半導体の検査装置。 - 【請求項２】 前記精度判定手段における重ね合わせの
良否の判定が、 前記重ね合わせ精度、前記ターゲットレイヤの線幅、前
記重ね合わせレイヤの線幅のほかに、 前記重ね合わせ精度の計測時や前記ターゲットレイヤの
線幅および前記重ね合わせレイヤの線幅の測長時におけ
る測定誤差を考慮して行われることを特徴とする請求項
１に記載の半導体の検査装置。 - 【請求項３】 前記精度判定手段が判定結果を陰極線管
（ＣＲＴ）に画像として表示し、必要な場合にはプリン
トアウトする機能を備えていることを特徴とする請求項
１または請求項２に記載の半導体の検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15052496A JPH09330965A (ja) | 1996-06-12 | 1996-06-12 | 半導体の検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15052496A JPH09330965A (ja) | 1996-06-12 | 1996-06-12 | 半導体の検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09330965A true JPH09330965A (ja) | 1997-12-22 |
Family
ID=15498757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15052496A Pending JPH09330965A (ja) | 1996-06-12 | 1996-06-12 | 半導体の検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09330965A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100680936B1 (ko) * | 2000-01-07 | 2007-02-08 | 주식회사 하이닉스반도체 | 반도체소자의 중첩도 검사방법 |
| KR100801075B1 (ko) * | 2006-01-27 | 2008-02-11 | 삼성전자주식회사 | 홀의 시스템적 결함율을 이용하는 반도체 집적 회로 장치의수율 향상 방법 및 수율 향상 시스템 |
| JP2009053716A (ja) * | 2008-11-07 | 2009-03-12 | Renesas Technology Corp | レチクル、露光方法および半導体装置の製造方法 |
| CN103257142A (zh) * | 2012-02-15 | 2013-08-21 | 亚亚科技股份有限公司 | 光学检测装置 |
| TWI458936B (zh) * | 2012-02-03 | 2014-11-01 | Yayatech Co Ltd | 光學檢測裝置 |
| CN109390219A (zh) * | 2017-08-03 | 2019-02-26 | 东京毅力科创株式会社 | 基片处理方法、计算机存储介质和基片处理*** |
-
1996
- 1996-06-12 JP JP15052496A patent/JPH09330965A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100680936B1 (ko) * | 2000-01-07 | 2007-02-08 | 주식회사 하이닉스반도체 | 반도체소자의 중첩도 검사방법 |
| KR100801075B1 (ko) * | 2006-01-27 | 2008-02-11 | 삼성전자주식회사 | 홀의 시스템적 결함율을 이용하는 반도체 집적 회로 장치의수율 향상 방법 및 수율 향상 시스템 |
| JP2009053716A (ja) * | 2008-11-07 | 2009-03-12 | Renesas Technology Corp | レチクル、露光方法および半導体装置の製造方法 |
| JP4529099B2 (ja) * | 2008-11-07 | 2010-08-25 | ルネサスエレクトロニクス株式会社 | レチクル、露光方法および半導体装置の製造方法 |
| TWI458936B (zh) * | 2012-02-03 | 2014-11-01 | Yayatech Co Ltd | 光學檢測裝置 |
| CN103257142A (zh) * | 2012-02-15 | 2013-08-21 | 亚亚科技股份有限公司 | 光学检测装置 |
| CN109390219A (zh) * | 2017-08-03 | 2019-02-26 | 东京毅力科创株式会社 | 基片处理方法、计算机存储介质和基片处理*** |
| CN109390219B (zh) * | 2017-08-03 | 2023-11-28 | 东京毅力科创株式会社 | 基片处理方法、计算机存储介质和基片处理*** |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2988393B2 (ja) | 露光方法 | |
| US7160654B2 (en) | Method of the adjustable matching map system in lithography | |
| US6846597B2 (en) | Photomask inspecting method | |
| JPH07153673A (ja) | 半導体装置の製造方法および測定マークパターン | |
| JPH09330965A (ja) | 半導体の検査装置 | |
| JP4442130B2 (ja) | 重ね合わせ測定装置および方法 | |
| US6943458B2 (en) | Semiconductor device and manufacturing method thereof, and registration accuracy measurement enhancement method | |
| JPH09211840A (ja) | レチクルの検査方法及び検査装置並びにパターンの検査方法及び検査装置 | |
| JP3248580B2 (ja) | 重ね合わせ精度測定マークおよび重ね合わせ精度測定方法 | |
| JPH0982612A (ja) | 重ね合せずれの検査方法 | |
| JPH06324475A (ja) | レチクル | |
| JP3196721B2 (ja) | 半導体装置の製造方法と測定装置 | |
| KR100545204B1 (ko) | 오버레이 키이 및 이 키이를 이용한 오버레이 측정 방법 | |
| KR100769148B1 (ko) | 패턴크기 모니터링을 동시에 수행하기 위한 오버레이 마크 및 그 이용방법 | |
| JP2003224061A (ja) | 合わせずれ測定方法 | |
| US5545498A (en) | Method of producing semiconductor device and photomask therefor | |
| KR100687398B1 (ko) | 반도체 장치의 오버레이 측정 방법 | |
| KR100376889B1 (ko) | 오버레이버어니어구조및그형성방법 | |
| JPH04159706A (ja) | アライメントマーク | |
| US5403681A (en) | Method of producing semiconductor device and photomask therefor | |
| JPH0690142B2 (ja) | マスク検査方法 | |
| JP2766098B2 (ja) | レチクルマスクの欠陥検出方法 | |
| JPS63141312A (ja) | レジストパタ−ン検査方法 | |
| JPS59924A (ja) | フオトマスクの検査方法 | |
| KR20060038617A (ko) | 불량패턴 검출을 위한 테스트 패턴 및 그를 이용한불량패턴 검출 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040413 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040518 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040716 |
|
| A02 | Decision of refusal |
Effective date: 20050823 Free format text: JAPANESE INTERMEDIATE CODE: A02 |