KR0180266B1 - 반도체 장치의 제조방법 - Google Patents
반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR0180266B1 KR0180266B1 KR1019950014804A KR19950014804A KR0180266B1 KR 0180266 B1 KR0180266 B1 KR 0180266B1 KR 1019950014804 A KR1019950014804 A KR 1019950014804A KR 19950014804 A KR19950014804 A KR 19950014804A KR 0180266 B1 KR0180266 B1 KR 0180266B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- reticle
- inspection
- manufacturing
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000007689 inspection Methods 0.000 claims abstract description 165
- 238000012546 transfer Methods 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 13
- 230000000873 masking effect Effects 0.000 claims description 20
- 238000012360 testing method Methods 0.000 claims description 18
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical group Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 48
- 230000007261 regionalization Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 206010040844 Skin exfoliation Diseases 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000007937 lozenge Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70641—Focus
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 노광마스크를 사용하여 레지스트를 노광하는 공정을 포함하는 반도체 장치의 제조방법에 관하여 레벨링 맞추기를 용이하게 함과 동시에 레벨링 맞추기를 할때의 최적 포커스의 판단을 보다 객관적으로 하는 노광공정을 포함한 반도체 장치의 제조방법을 제공하는 것을 목적으로 하고, 반도체 집적회로 영역의 주위의 다이싱라인영역내에 위치하고, 또한 초점의 벗어남이 크기에 의하여 전사형상이 변화하도록 하는 크기를 가지는 복수의 검사패턴을 레티클로 형성하고, 그 레티클을 사용하여 레지스트를 노광하는 것을 포함한다.
Description
제1(a)도는 종래 사용되어 있는 레티클의 평면도.
제1(b)도는 그 레티클을 사용하여 레지스트를 노광, 현상한 후의 상태를 표시하는 평면도.
제2도는 본 발명의 실시예에 관계되는 노광상태를 표시하는 사시도.
제3(a)도는 본 발명의 실시예에 사용되는 레티클의 평면도.
제3(b)도는 그 레티클을 사용하여 웨이퍼상의 레지스트를 노광, 현상한 후의 상태를 표시하는 평면도.
제4(a)도는 본 발명에 사용되는 제1의 레티클을 표시하는 평면도.
제4(b)도는 전사상태를 표시하는 확대 평면도.
제5(a)도는 본 발명에 사용되는 제2의 레티클을 표시하는 평면도.
제5(b)도는 그 전사상태를 표시하는 확대 평면도.
제6(a)도는 본 발명에 사용되는 제3의 레티클을 표시하는 평면도,
제6(b)도는 그 전사상태를 표시하는 확대평면도.
제7도는 본 발명에 사용되는 제4의 레티클의 검사패턴의 전사후의 제1의 예를 표시하는 확대 평면도.
제8도는 본 발명에 사용되는 제4의 레티클의 검사패턴의 전사후의 제2의 예를 표시하는 확대 평면도.
제9(a)도~제9(d)도는 본 발명의 실시예에 사용되는 4매의 레티클을 표시하는 평면도.
제10도는 제9(a)~제9(d)도의 레티클의 검사패턴의 전사상태를 표시하는 확대 평면도.
제11(a)도는 본 발명의 실시예의 레티클의 검사 패턴을 마름모꼴로한 경우의 전사상태를 표시하는 평면도.
제11(a)도는 본 발명의 실시예의 레티클의 검사 패턴을 마름모꼴로한 경우의 전사상태를 표시하는 평면도.
제11(b)도는 그 마름모꼴의 검사패턴의 전사상태를 표시하는 확대평면도.
제12(a)도는 본 발명의 실시예의 레티클의 검사패턴과 검척도의 기본이 되는 부속패턴을 표시하는 평면도.
제12(b)도는 그 검사패턴과 부속패턴의 전사후의 상태를 표시하는 평면도이다.
제13(a)도는 본 발명에 사용되는 제6의 레티클을 표시하는 평면도.
제13(b)도는 그 전사상태를 표시하는 확대평면도.
제14(a)도는 본 발명에 사용되는 제7의 레티클을 표시하는 평면도.
제14(b)도는 그 전사상태를 표시하는 확대평면도.
제15도는 본 발명에 사용되는 레티클의 검사패턴이 2이상의 패턴으로서 구성되는 경우 제1의 전사후의 상태를 표시하는 평면도.
제16도는 본 발명에 사용되는 레티클의 검사패턴이 2이상의 패턴으로서 구성되는 경우의 제2의 전사후의 상태를 표시하는 평면도.
제17도는 본 발명에 사용되는 레티클의 검사패턴을 병행으로 배치하는 경우 전사후의 상태를 표시하는 평면도.
본 발명은 반도체 장치의 제조방법에 관한 것으로서, 보다 상세히는 노광 마스크를 사용하여 레지스트를 노광하는 공정을 포함한 반도체 장치의 제조 방법에 관한 것이다.
반도체 집적회로(LSI)의 제조에서 포토리소그래피에 의한 막의 패터닝공정이 필요하게 된다. 포토리소그래피에 있어서는, LSI의 미세화를 위하여 축소투영 노광법이 사용된다. 이 해상도를 향상하기 위해서, i선(365nm) 등을 사용하는 노광파장의 단파장화나 투영렌즈의 고개구수화(高開口數化)가 채용되어 있다.
그 노광은 제1(a)도에 표시하는 바와 같이 LSI패턴영역 101과 그 주위의 다이싱라인(dicing line)영역 102를 가지는 레티클을 사용하여 제1(b)도에 표시하는 바와같은 웨이퍼 103상에 복수의 LSI패턴 104를 노광한다.
노광장치의 초점심도는 개구수(NA)를 높게 하고, 그 위에 파장을 짧게 함으로써 작아지는 관계가 있기 때문에, 피노광체인 웨이퍼상의 레지스트와 광의 결상점(結像点)을 고정도(高精度)로 맞출 필요가 있다.
초점은, 하나의 LSI의 회로패턴의 전역(이하에 노광영역이라 한다)으로 합할 필요가 있다. 이와같은 위치 맞추기 작업은 레벨링 맞추기(leveling adjustment)라고 불리운다. 레벨링 맞추기는 LSI패턴의 1회째의 노광 전에 이루어지는 작업으로서, 한번 이루어지는 그 이후에 행해지지 않는 것이 일반적이다.
레벨링 맞추기는 다음과 같은 (1)~(4)의 수순에 의한다.
(1) 웨이퍼를 배치하는 스테이지의 경사량을 바꾸어 그 경사량을 다르게한 복수의 LSI패턴을 웨이퍼 상의 레지스트에 노광한다. 그 경사량을 바꿈으로써 패터의 포커스가 다르므로 노광에는 져스트 포커스(just-focus), 디포커스(defocus)가 생긴다.
(2) 레지스트를 현상하고, 각 노광영역의 네모서리에 있는 패턴의 형상을 보아 포커스의 변화량을 알고, 이것에 의해서 최적 포커스값을 결정한다.
(3) 복수점의 최적 포커스값에 의하여 결상면과 웨이퍼표면의 상대적인 경사량을 구한다.
(4) 구한 경사량을 노광장치에 입력하여 스테이지의 경사량을 조정하고, 이에 의해서 통상의 노광가능한 상태로 한다.
그러나, 상기 레벨링 맞추기를 행한 후에, 장기에 걸쳐 노광장치를 사용하면 스테이지의 상태가 서서히 또는 급격히 변화하여, 그 경사량이 기준의 위치에서 벗어나는 경우가 있다. 그리하여, 현상후에 노광영역의 네모서리의 패턴현상이 좋은지 나쁜지를 보아 경사가 적당한지의 여부를 판단하고 있다.
그런데, LSI의 회로 패턴은 노광영역의 네모서리에서 같은 패턴이라고 만은 할 수 없으므로, 상대적으로 어떤 패턴의 형상이 좋은지의 여부는 판별하기 어렵고, 더구나, 노광영역의 네모서리의 패턴은 그 위치적 관계에서 비교하기가 어렵다. 따라서, 네모서리의 패턴의 상대적인 판단은 측정에 의존하게 된다. 따라서, 레벨링 맞추기의 작업은 번잡하게 되고, 긴 시간을 요하는 문제가 있다.
또하느 레벨링 맞추기시에 최적 포커스인지의 여부를 판단하는 것을 작업자의 경험에 의존한다. 따라서, 작업자의 기량(技量)의 상위에 따라서는 스테이지의 경사량이 최적이 아니더라도 그 상태를 보지 못하고 놓치는 경우도 있어 그대로 다음 공정에 들어가서 최후의 LSI회로 시험을 할 때에는 불량이 발견되어 버린다. 이에 의해서 수율이 저하하는 문제가 있다.
본 발명은 레벨링 맞추기를 용이하게 함과 동시에 레벨링 맞추기시의 최적 포커스의 판단을 보다 더 객관적으로 행하는 노광공정을 포함한 반도체장치의 제조방법을 제공하는 것을 목적으로 한다.
본 발명에 의하면, 다이싱라인영역에 복수형성되고, 또한 초점을 벗어나는 크기에 따라 전사형상이 변화하는 크기를 가지는 검사패턴을 갖춘 레티클을 사용하고 있다.
이 때문에, 1매의 레티클(마스크)를 사용하여 1매의 웨이퍼상의 레지스트에 반도체 집적회로 패터닝을 반복하여 노광하는 경우에 노광 반복할 때마다 웨이퍼상이 다이싱라인 내에는 검사패턴이 간격을 두고 다중으로 전사되게 하고, 다이싱라인에서의 복수의 검사패터닝의 형상이나 크기를 비교하면 초점의 벗어남이 시각적으로 인식된다. 이에 의하여, 웨이퍼의 경사량이 허용되지 않는 범위에 있는지의 여부의 판단이 용이하게 되고, 레벨링 맞추기가 간단히 행해진다. 더구나, 복수의 검사패턴의 형상이나 크기의 비교에 의하여 최적 포커스인지의 여부의 판단이 용이하게 또는 관찰적으로 행해진다.
레티클에서의 검사패턴은 웨이퍼상의 다이싱라인상, 바람직하게는 다이싱라인의 교차부분에서나 그 주변에 단계적이고 반복적에 의하여 다중으로 전사되었을 때, 서로 겹쳐지지 않도록 배치된다. 이에 의하여, 현미경이 좁은 시야내에서 복수의 검사패턴은 한눈으로 비교한다.
웨이퍼상의 다이싱의 교차부분에 형성되는 복수의 검사패턴의 배치를 레티클로서의 검사패턴과 같은 배치관계로 한다. 이에 의하여 레티클과 대응관계가 쉽게 초점의 벗어남의 방향의 판단이 용이하게 된다.
웨이상에서의 복수의 검사패턴은 매트릭스상 또는 병렬로 배치함으로써 비교하기 쉬워진다.
그런데, 레티클에서의 검사패턴에 다음과 같은 특징을 줌으로써 초점의 편차의 유무에 대한 판단이 용이하게 된다.
첫째로, 레티클에서의 검사패턴을 마름모꼴로 하면, 웨이퍼상에서의 전사후의 형상의 변화정도의 판단이 용이하게 된다.
둘째로, 레티클에서의 검사패턴을 반도체 집적회로의 패턴의 일부와 같은 상태로 하면, 반도체 집적회로에서의 형상의 변화도 함께 추정하는 것이 가능하게 된다.
셋째로, 레티클에서의 검사패턴의 주위에 차광재료로서 되는 마스킹 패턴을 형성하면, 웨이퍼상의 레지스트에 이미 노광된 검사패턴이 재차 노광되거나 또는 이로부터 노광하고자 하는 검사패턴의 영역의 광을 쬐는 것이 방지된다.
넷째로, 레티클의 검사패턴의 위치를 레티클마다 다르게 하면, 층수마다의 초점의 벗어남의 판단이 쉬워지고, 웨이퍼의 경사량의 급격한 증가의 발생을 용이하게 인식할 수 있다.
다섯째로, 레티클의 검사패턴의 근방에는 웨이퍼간격을 바탕으로 패턴형상의 변화량을 읽어내는 것이 가능한 복수의 부속패턴을 형성한다. 이에 의하여 검사패턴의 형상의 변화가 용이하게 인식될 수 있다.
여섯째로, 레티클의 검사패턴의 근방에 레티클상에서의 검사패턴의 위치를 특정가능한 식별용의 패턴을 형성한다. 이에 의하여 레티클의 검사패턴과 웨이퍼상의 검사패턴과의 대응이 쉽게 얻어진다.
일곱 번째로, 레티클의 검사패턴을 간격을 두고 형성된 복수의 패턴의 조합으로서 구성된다. 이에 의하여 패턴의 연결상태에 의하여 초점의 편차가 판단된다.
더우가, 이상과 같은 설명의 레트클 외에 약간의 기능적 상위에 의하여 「마스크」라고 불리우는 경우도 있으나, 이 경우에도 본 발명에서는 레티클에 포함하는 것으로 한다. 이와 같은 마스크에 의해서는 마찬가지의 구성에 의하여 마찬가지의 작용효과를 얻게 된다.
제2도, 제3(a), (b)도는 본 발명의 원리적인 실시예를 표시하는 구성도이다.
제2도에 있어서, X방향 및 Y방향으로 다중 가능한 스테이지 1위에는 실리콘 또는 갈륨비소등으로서 되는 웨이퍼 2가 재치되고, 그 웨이퍼 2에는 레지스트 3이 도포되어 있다. 또, 그 상방에는 광학계기기 4를 거쳐서 레티클(기능적 상위에 의하여 노광마스크라고 불리우는 경우도 있다)5가 재치된다.
그 레티클 5는 제2도 및 제3(a)도에 표시한 바와 같이, 투명기관 6위에 형성된 LSI패턴 영역 7과 그 주위의 다이싱라인영역 8을 가지고, 그 다이싱 라인영역 8내에는 각각 포커스 상태를 검사하기 위한 검사패턴 9가 형성되어 있다. 레티클 5에서의 검사패턴 9의 형상은 모두 같고, 레지스트 3에 전사되었을 대 코커스의 벗어남이나 그 크기에 의존하여 패턴형상이 변화한다. 더욱이, 검사패턴 9의 형성위치는 특히 한정되지 않으나, 검사 하기 쉬운 점을 고려하면 LSI패턴 영역 7의 4개의 모서리에 가까운 부분에 있는 것이 바람직하다.
웨이퍼 2에 도포된 레지스트 3이 포지티브형의 경우에는, 다이싱라인영역 8은 광을 투과하는 영역이고, 그 중의 검사패턴 9는 차광재료로서 형성되어 있다. 레지스트 3이 네가티브형의 경우에는, 그 반대로 다이싱라인영역 8에는 차광재료막이 형성되고, 거기에는 개구된 검사패턴 9가 존재한다.
또한, 투명기관의 재료는 예를들면 석영이고, 그 차광재료는 예를들면 크롬이다.
이와 같은 장치를 사용함으로써, 1매의 레트클 5를 사용하여 1매의 웨이퍼 2위의 레지스트 3에 반도체 집적회로 패턴을 반족하여 노광하는 경우에는, 스테이지 1을 스텝이동시키면서 그 노광을 반복한다. 그와 같은 노광을 끝낸 후에, 레지스트 3을 현상하면, 제3(b)도에 예시하는 바와 같은 레지스트 3으로서 되는 LSI패턴 11이 복수형성된다. 그 레지스트 3의 LSI패턴 11은 레티클 5의 LSI패턴 7을 축소하여 전사한 것이다. 그리하여, LSI패턴 11과 그 주위의 검사패턴 12를 마스크로하여 웨이퍼 2상의 막(도시하지 않음)을 패터닝하게 된다. 그 막은, 도체, 반도체, 절연체의 어느 하나로서 구성된다.
그런데, 본 발명에서는 제3(a)도에 표시하는 바와같이 레티클 5의 LSI패턴 7의 4개 모서리의 근방에는 각각 동일 형상의 검사패턴 9가 형성되어 있다. 이 때문에, 레지스트 3으로 되는 LSI패턴 11의 4개의 모서리의 근방의 다이싱라인 13에는 노광을 반복할때마다 추가되어 전사된 검사패턴 12가 간격을두고 복수 존재하게 되고, 사이싱라인 13상에서의 복수 검사패턴 12의 형상이나 크기를 비교하면, 초점의 벗어남이 시각적으로 인식된다. 그 검사용 패턴 12는 제3(b)도에 표시하는 바와같이 노광을 반복할 때마다 추가된 복수의 검사패턴 12가 다이싱라인 13위에서 집합되어 존재하게 된다. 다이싱라인 13위에서 검사패턴 12가 집합되는 영역은 특히 한정되지 않지만, 다아싱라인 13의 교차영역 또는 그 근방이 바람직하다.
따라서, 전자 현미경과 같이 시야가 좁은 관찰장치를 사용하여 검사하는 경우에도, 다중노광에 의하여 형성된 복수의 검사패턴 12가 객관적으로 한눈으로 관찰된다.
또, 다이싱라인 13위에, 바람직하게 다이싱라인 13의 교차영역 도는 그 근방에 존재하는 4개의 검사패턴 12는 같은 형상이므로, 각 검사패턴 12의 상대적인 형상의 차가 한눈으로 판별하기 쉽게 되고, 초점의 벗어남에 의한 검사패턴 12의 형상의 변화가 용이하게 판별된다. 따라서, 복수의 검사패턴 12의 길이를 개별적으로 측정하여 차를 구하는 시간이나 수고가 불필요하게 되고, 검사의 능룰, 나아가서는 레벨링 맞추기의 효율이 좋게 된다.
레티클 5에서의 검사패턴 9의 위치는 웨이퍼 2의 다이싱라인 13위에 전사되는 검사패턴 12사이의 거리가 약 수십μm로 설계할 필요가 있다. 이 정도의 거리가 있으면, 웨이퍼 2의 경사에 의존하는 초점의 상위가 검사 패턴 12의 형성의 차로 되어 있다.
그리하여, 4개의 검사패턴 12중 몇 개가 변형되어 있는 경우에 그 변형된 검사패턴 12의 존재위치나 방향에 의하여 웨이퍼 2의 경사를 알 수 있고, 그 검사패턴 12의 변형 정도에 의하여 웨이퍼 경사의 정도가 추측된다.
이상의 원리에 따라 레티클의 검사용 패턴과 레지스트에 전사되는 검사패턴의 구체적인 예를 이하에 설명한다.
[제1 예]
제4(a)도는 본 발명에 사용되는 레티클의 제1 예를 표시하는 평면도, 제4(b)도는 그 레티클을 사용하여 웨이퍼상에 형성된 레지스트의 패턴을 표시하는 평면도이다.
제4(a)도에 표시하는 레티클 15에서는 LSI패턴 16의 주위의 다이싱라인 영역 17에 형성되는 4개의 검사패턴 18a~18d가 LSI패턴 16의 양측으로서 4개의 모서리 근방에 존재한다. 그들의 검사패턴 18a~18b는 포커스 의존성이 있는 크기, 형상을 가지고 있다. 이 실시예에서는 제4(b)도에 표시하는 바와 같이 져스트 포커스의 상태(초점이 벗어남이 없는 상태)로 레지스트에 형성되는 검사패턴 21의 폭이 0.5μm, 길이가 10μm의 직선상으로 되도록 형성된다.
1매의 레티클 15를 사용하여 스테이지를 X방향, Y방향으로 단계적으로 이동시켜서 반복하여 노광하는 경우에, 다이싱라인영역 17이 겹쳐서 레지스트에 노광된다. 이 때문에, 검사패턴 18a~18d의 더 외측에는 차광막으로 되는 마스킹패턴 19가 필요하게 된다. 이 마스킹패턴 19에 의하여 레지스트 3에 이미 노광된 검사패턴이 노광에 의하여 소멸하는 것이 방지되고, 또는 이로부터 검사패턴을 형성하고자 하는 영역에의 노광이 방지된다.
마스킹패턴 19의 크기는 LSI패턴 26을 노광할 때에 다이싱라인영역 17내에 형성되는 다른 검사패턴을 완전히 덮는 크기, 예를 들면 2μm×12μm의 장방형으로 한다.
더욱이, 다이싱라인영역 17의 주위에는 다이싱라인영역 17에서 외측으로 광이 새지 않도록 하기 위한 틀형상의 마스킹 20이 형성되어 있다.
이와 같은 레티클 15를 사용하여 웨이퍼상의 레지스트를 노광, 현상했던바, 제4(b)도에 표시하는 바와 같이 LSI패턴 22를 둘러싸는 다이싱라인영역 23의 교차부분의 근방에는 4개의 검사패턴 21a~21d가 존재하였다. 검사패턴 21a~21d는 레지스트로서 되는 패턴이다(다음의 제2예도 같다). 더구나, 제4(b)도에 있어서, 일점쇄선은 다이싱라인영역 23위에서의 마스킹패턴 19에 대응하는 위치를 나타내고 있다.
각 검사패턴 21a~21d의 형상의 다름은 현미경의 시야영역에서 한번에 관찰된다. 그리하여, 그들의 검사패턴 21a~21d의 형상에 다름이 있고, 형상이 변형되어 있는 검사패턴 21a~21d가 존재하는 경우에는 웨이퍼 2에는 경사가 존재하는 레벨링 맞추기가 적당하게 되어 있지 않다고 판단한다.
그 경사방향의 결정은 LSI패턴 22를 중심으로 하여 정한다. 예를들면, 제4(b)도에 있어서, 검사패턴 21a~21d 중, 몇 개의 형상이 변형되어 있는 경우에는 이를 레티클 15의 검사패턴 18의 위치에 대응시켜서 웨이퍼의 경사방향을 결정한다.
또한, 이 예에 표시한 레티클 15상에서의 4개의 검사패턴 18a~18d는 LSI패턴 16의 모서리의 근방이 아니더라도 좋다. 근방이 아닌 경우에는 LSI패턴 16의 측방에 형성되는 2개의 검사패턴의 간격은 전사후에 현미경의 시야 중에 들어가는 크기에 형성된다.
[제2 예]
제2 예의 레티클에서의 검사패턴의 배치영역은 제1예와 다르게 LSI패턴의 경사방향에 존재한다.
제5(a)도는 레티클 25에서의 패턴의 평면적인 배치를 표시하고, 검사패턴 26a~26d와 마스킹패턴 28a~28d 이외의 구성은 제1예와 같다. 제4도와 같은 부호는 같은 요소를 표시하여 있다.
제5(a)도에 있어서, 다이싱라인영역 17에 있어서, 4모서리의 LSI패턴 16의 4개의 모서리의 거의 경사방향에는 각각 검사패턴 형성영역 27이 있고, 그들의 검사패턴 형성영역 27은 다이싱 방향에 4개로 구획되고, 그 중 LSI패턴 16에 가장 가까운 부분에는 각각 검사 패턴 26a~26d가 형성되어 있다. 검사 패턴 26a~26d는 같은 형상을 가지고 있다.
또한, 4개로 구획된 검사패턴 형성영역 27중, 검사패턴 26a~26d가 있는 부분에는 L자형상의 마스킹패턴 28a~28d가 형성되어 있다.
그 마스킹패턴 28a~28d에 의해서, 이미 레지스트에 노광된 검사패턴의 소멸이 방지되고, 또는 검사패턴을 형성하고자 하는 영역에의 불필요한 노광이 방지된다.
검사패턴 형성영역 27은 다이싱라인영역 17의 폭보다 더 좋은 면적에 형성되고, 레지스트에 전사된 상태로 적어도 1변이 100μm의 4각형내에 집어 넣도록 한다.
이와 같은 레티클 25를 사용하여 웨이퍼 2상의 레지스트 3을 노광, 현상했던바, 제5(b)도에 표시하는 바와 같이 레지스트 3에는 LSI패턴 30이 형성됨과 동시에, 다이싱라인영역 29의 교차부분에는 4개의 검사패턴 31a~31d가 존재한다. 또한, 1점쇄선은 다이싱라인영역 29에서의 마스킹패턴 28a~28d의 배치부분을 표시하고 있다.
웨이퍼 2상의 다이싱라인영역 29의 교차부분에 형성된 4개의 검사패턴 31a~31d는 현미경의 시야영역내에 존재하고, 그들의 상위는 한번에 관찰될 수 있다. 그리하여, 검사패턴 31a~31d의 형상에 다름이 있는 경우에는 그 웨이퍼가 경사하여 레벨링 맞추기가 적정하게 이루어지지 않게 된다.
[제3 예]
제3 예의 레티클에서의 검사패턴은 광투과부분으로 되어 있다.
제6(a)도는 레티클 35에서의 패턴 형상을 표시하고 검사패턴 36a~36d와 마스킹패턴 37a~37d 이외의 구성은 제1예 및 제2예와 같다. 제4도와 같은 부호는 같은 요소를 표시하고 있다.
제6(a)도에 있어서, 다이싱라인영역 17에 있어서, 4모서리의 LSI패턴의 거의 경사방향에는 각각 검사패턴 형성영역이 있고, 그 검사패턴 형성영역은 마스킹패턴 37a~37d에 의해 덮혀져 있다.
마스킹패턴 37a~37d를 가상선에 의해 다이싱방향에 4개로 구획했을 때, 그 중 LSI패턴 16에 가장 가까운 부분에 각각 검사패턴 36a~36d가 개구되어 있다. 그들의 검사패턴 36a~37d는 같은 영역을 가지고, 포커스 의존성이 있는 크기와 형상을 가지고 있다.
그 마스킹패턴 37a~37d에 의해 이미 노광된 검사패턴이 2번째의 노광에 의해서 소멸하는 것이 방지되고, 또는 검사패턴을 이로부터형성하고자 하는 영역에의 여분의 광조사가 방지된다.
이와같은 레티클 35을 사용하여 웨이퍼 2상의 레지스트 3을 노광, 현상했던바, 제6(b)도에 표시와 같이 LSI패턴 40이 다이싱라인영역 39을 끼워서 매트릭스형상으로 형성된다. 또한, 다이싱라인영역 39의 교차부분의 중앙에는 4각형에 레지스트 3이 남고, 그 중에는 개구된 4개의 검사패턴 40a~40d가 형성된다.
다이싱라인영역 39의 교차부분에 있는 4개의 검사패턴 40a~40d의 형상의 상대적인 다름은 현미경의 시야내에서 한번에 관찰할 수 있다. 그리하여, 각각의 검사패턴의 형상에 다름이 있는 경우에는 웨이퍼 2가 경사져서 레벨링 맞추기가 적정하지 않음을 알 수 있다.
또한, 이 예에 의하면 웨이퍼 2상의 다이싱라인영역 39의 교차영역에 형성된 레지스트 3의 패턴은, 예를들면 1변이 100μm인 4각으로서 미세한 검사패턴 40a~40d는 개구패턴이다. 따라서, 이들의 검사패턴 40a~40d는 다음의 공정에서 에칭되어 없어지거나 박리하는 일은 거의 없다.
이에 대하여, 제1 예, 제2 예에 표시한 검사패턴 21a~21d, 31a~31d는 그 자체로 레지스트 3에 의해 형성되고 미세하므로 벗겨질 위험성이 있고, 벗겨진 검사패턴 21a~21d, 31a~31d가 LSI패턴 22, 30 위에 부착되면 그 후에 형성되는 패턴에 결합이 생기게 되어 수율저하의 원인이 된다.
[제4 예]
상기한 3개의 예를 표시한 도에서는, 직선상의 검사패턴을 표시하였다. 기타의 검사패턴의 형상으로서는 제7도에 표시한 파형이거나 제8도에 표시하는 바와 같은 대략 철(凸)형상이더라도 좋고, 특히 형상은 한정되지 않는다,
제7도의 검사패턴 41은 LSI내에서 필드산화막에 의해 소자분리되는 활성영역을 형성하기 위해서 사용되는 패턴현상이다. 또한, 제8도의 검사패턴 42는 트랜지스트의 게이트 전극의 패턴형상과 같다.
LSI의 제조공정에 있어서는 이와 같이 각종의 패턴이 형성되므로 다이싱라인영역의 교차부분에는 노광공정에 적합한 형상의 검사패턴을 형성하는 것이 좋다.
그리하고, 레티클의 검사패턴의 형상과, 배치를 예를들면 제9(a)~제9(d)도와 같이 레티클마다 달리하여 배치한다. 이들의 도면에 있어서 4개의 레티클 43a~43d에 있어서의 LSI패턴 44a~44d의 4개의 모서리의 근방에는 각각 같은 위치에 검사패턴 형성영역 45~48이 확보되어 있다. 그들의 검사 패턴 형성영역 45~48은 다이싱방향에 4개로 구분된다.
제9(a)도에 표시한 제1의 레티클 43a의 검사패턴 49는 반도체 집적회로 내의 활성영역과 같은 파형상으로 형성되어 있다. 또한, 그 검사패턴 49는 검사패턴 형성영역45의 도면중 좌측의 위에 있는 구분내에 존재하고, 또한 그 구분내의 중 가장 LSI패턴 44a에 가까운 부분에 형성되고, 그 구분의 남은 부분에는 마스킹 패턴 50이 형성되어 있다.
제9(b)도에 표시한 제2의 레티클 43b의 검사패턴 51은 트랜지스터의 게이트 전극과 같은 형상으로 형성되고, 더구나 검사패턴 형성영역 46중, 도면중 좌측의 아래에 있는 구분내에 형성되어 있다. 또한 그 검사패턴 51은 그 구분내의 가장 LSI패턴 44b에 가까운 부분에 형성되고, 그 구분의 남은 부분에는 마스킷패턴 52가 형성되어 있다.
제9(c)도에 표시하는 제3의 레티클 43c의 검사패턴 53은 반도체 집적회로 내의 비아홀(via hole)과 같은 형상으로 형성되고, 더구나 검사패턴 형성영역 47의 도면중 우측의 위의 구획을 덮는 마스킹패턴 54중, 가장 LSI패턴 44c에 가까운 부분에 개구 되어 있다.
제9(d)에 표시한 제4의 레티클43d의 검사패턴 55는 반도체 집적회로의 배선의일부와 같은 형상으로 형성되고, 더구나, 검사패턴 형성영역 48중, 도면중 우측의 밑에 있는 구분내에 형성되어 있다. 또한, 그 검사패턴 55는 그 구분내에서 가장 LSI패턴 44d에 가까운 부분에 형성되고, 그 구분내의 남은 부분에는 마스킹패턴 56이 형성되어 있다.
상기한 4개의 레티클 43a-43d를 사용하여 웨이퍼 2표면의 레지스트 3을 노광, 현상하고, 하지막을 더 에칭하고, 레지스트를 제거하고, 도체, 반도체, 절연체의 어느 하나로 막을 형성하고, 공정을 반복하여 통상의 LSI제조 프로세스를 거친다. 이에 의해서, 제10도에 표시하는 바와 같은 웨이퍼 2상의 다이싱라인영역 57의 교차부분에는 도체, 절연체 등의 막 또는 레지스트로서 되는 4종류의 검사패턴 49a, 51a, 53a, 55a가 종류마다 4개씩 구분되어 형성된다.
이상과 같이, 복수의 공정이 있어서, 다른 현상의 검사패턴 49a, 51a, 53a, 55a을 다이싱라인영역에 구획하여 복수개 형성하고 있다. 이에 의해서 같은 종류의 검사패턴끼리를 비교하여 그 형상의 상위에서 초점의 벗어남의 존재를 조사하고, 더욱이 종류가 다른 검사패턴 의 초점의 벗어남의 변화를 조사하는 것이 가능케 된다.
따라서, 검사패턴 49a, 51a, 53a, 55a의 관찰에 의해서 허용되지 않는 스테이지의 경사량이 존재하는 것을 판별하고, 반도체 장치의 제조공정이 진행에 따라 웨이퍼 2가 경사지고, 레벨링 맞추기가 적정하지 않게 되는 경우에 어떤 공정으로 그 경사가 생겼는지를 단시간에 판별가능하다.
이 경우에, 4종류의 검사패턴 49a, 51a, 53a, 55a는 다이싱라인영역 57의 교차부분에 존재하기 때문에, 이들의 사이에 초점의 벗어남의 다름을 현미경의 시야내에서 한번에 관찰할 수 있다. 웨이퍼 2에 있어서 같은 종류의 검사패턴이 집합하는 영역은 다이싱라인의 폭을 고려하여 예를들면 1변이 33μm의 4각형상의 영역으로 한다.
[제5 예]
상기한 예로서는 검사패턴의 형성을 1자형, 파형등으로 형성하고 있다. 그러나, 검사패턴중, 포커스 의존성의 큰 형상은 마름모꼴인 것을 경험에 의해서 알고 있다.
제11(a)도는, 레티클에서의 검사패턴의 형상을 마름모꼴로 하고, 이들 웨이퍼표면의 레지스트에 노광, 현상한 경우의 초점의 벗어남의 정도를 표시하고 있다. 즉, 제11(a)도의 중앙에 표시하는 바와 같이 마름모꼴의 형상이 변형되어 있지 않는 레지스트 패턴 58이 형성되는 경우에는 초점이 맞아 있다. 또한, 초점이 +방향 또는 -방향으로 벗어난 경우에는 웨이퍼상에서의 레지스트 패턴 59a~59d는 어떤 경우에도 벗어남이 크게 뒤에 따라 마름모꼴의 각이 취해지고 차츰 패턴이 작게되어 있다.
이에 의해서 포커스의 정도가 판단하기 쉬워진다.
예를들면, 제11(b)도에 표시와 같이 다이싱라인영역 60의 교차부분에서 일방의 대각선 방향의 검사패턴 58a, 58d는 마름모꼴을 보지하고 있으나 남은 대각성 방향의 검사패턴 58b, 58c는 타원에 가까운 형으로 되어 형상이 변형되어 있다. 이 변형된 검사패턴 58b, 58c의 연장방향에 웨이퍼가 경사져 있음을 알 수 있다.
또한, 제12(a)도에 표시와 같이, 레티클에 형성한 마름모꼴의 검사 패턴 61의 측방향에 2개의 구형상의 부속패턴 62를 형성하고, 이들의 부속패턴 62를 검사패턴 61의 긴쪽방향의 길이의 척도로 해도 좋다. 이 레티클을 사용하여 레지스트를 노광한 경우에 제12(b)도에 표시한 바와 같이 노광을 할 때에 초점의 벗어남이 있어 레지스트에 형성된 부속패턴 63이 변형했다 하더라도 레지스트에서의 2개의 부속패턴 64의 중심사이의 거리 L이 바뀌는 일은 없다. 이에 대하여 레지스트에 형성된 마름모꼴의 검사패턴 63의 장경방향의 길이는 초점의 벗어남이 크게 됨에 따라 짧아진다.
따라서, 2개의 부속패턴 64를 절대적인 척도로서 마름모꼴 검사패턴 64의 열화정도를 용이하게 알 수 있다.
[제6 예]
본예에서는 제13(a)도에 표시하는 바와같이 제2 예에서 예시한 레티클의 검사패턴 28a~28d의 각각의 근방에 형상이 다른 TL, TR, DL, DR이라는 식별기호의 패턴을 형성하고 있다.
이 결과, 제13(B)도에 표시하는 바와 같이 웨이퍼상에 형성된 검사패턴31A~31D의 가까이에는 1대 1로 TL, TR, DL, DR이라는 식별기호가 붙여짐으로써 웨이퍼상의 검사패턴 31a~31d와 레티클의 검사패턴 28a~28d와의 대응관계가 용이하게 판단된다.
또한, 제13(a)~(b)도에 있어서 제5(a)~(b)도와 동일 부호는 동일 요소를 표시하고 있다.
[제7 예]
상기한 제1~3예에서는 레티클에서의 LSI패턴의 주위의 검사패턴과. 웨이퍼상의 다이싱라인영역의 교차부분에서의 검사패턴과의 배치관계의 대응을 얻기가 어렵다.
그리하여, 제14(a)도에 표시와 같이 레티클 65에서의 검사패턴 66a~66d와 마스킹 패턴 67a~67d의 배치를 제2 예와 다르게 하여 검사패턴 형성영역중 LSI패턴 68에 가까운 부분에 마스킹패턴 67a~67d를 형성하고, 그 반대측에 검사패턴 66a~66d를 배치한다. 이에 의해서 제14(b)도에 표시하는 바와 같이 웨이퍼상의 검사패턴 69a~69d와 레티클 65의 검사패턴 66a~66d(LSI패턴 68의 모서리의 위치)와의 배치관계가 서로 비슷하므로 식별이 용이하게 되고, 제6 예에서 표시한 식별기호를 형성할 필요가 없게 된다.
[제8 예]
상기한 예에서는 검사패턴을 일체적인 하나의 패턴으로 구성하고 있다. 그 외에 약간 틈을 가지는 2이상의 패턴으로 형성하여도 좋다.
예를들면, I자형의 패턴을 간격을 두고 2개 한줄로 늘어놓거나 복수개의 라인과 스페이스 패턴으로 하거나, 구형상의 패턴을 간격을 두고 종횡으로 늘어놓거나 하여도 좋다.
I자형의 패턴을 간격을 두고 2개 늘어놓고 이를 레티클의 하나에 검사패턴으로 하면, 제15도에 표시한 바와 같이 웨이퍼상에서 초점이 맞추어 있는 경우에는 웨이퍼의 다이싱라인영역 71의 교차부분에서는 Ⅱ형의 패턴 72가 형성된다. 이에 대하여, 초점이 맞추어지지 않는 경우에서 H자의 패턴 73으로 된다. 이에 의해 레벨링 맞추기가 적정한지의 여부를 판단하기 쉽게 된다.
또한, 구형상의 패턴을 간격을 두고 매트릭스형상으로 늘어 놓고 이를 레티클에서의 하나의 검사패턴으로 하면, 제16도에 표시한 바와 같이 웨이퍼 상에서의 초점이 맞추어 있는 경우에는 웨이퍼의 다이싱라인영역 74의 교차 부분에서는 검사패턴 75내의 구형상 패턴이 서로 떨어진다. 이에 대하여, 초점이 벗어나 있는 경우에는 하나 검사패턴 73내의 구형상패턴이 서로 연달아 있는 경우에는 하나의 검사패턴 73내의 구형상패턴이 서로 연달아 있으므로 검사패턴의 형상불량이 용이하게 판별된다. 또한 구형상의 패턴은 예를들면 DRAM에서 사용되어 있는 캐퍼시터용의 전극의 형상이다.
더구나, 제15도, 제16도 중 부호 80은 LSI패턴을 표시하고 있다.
[제9 예]
상기한 예에서의 다이싱라인영역의 교차부분에서 복수의 검사패턴이 종횡 방향에 매트릭스형상으로 놓여 있다. 그러나, 제17도에 표시하는 바와 같이 다이싱라인영역 77의 교차부분에서 4개의 검사패턴 78a~78d를 병렬로 배치하여도 좋다. 이에 의하면, 길이나 폭 등의 상대적인 차가 판별하기 쉽게 된다.
더욱이, 제17도에 있어서 부호 81은 LSI패턴을 표시하고 있다.
Claims (19)
- 반도체 집적회로 영역의 주위의 다이싱라인영역내에 위치하고, 또한 초점의 벗어남이 크기에 의해서 전사형상이 변화하는 크기를 가지는 복수의 검사패턴을 레티클에 형성하고, 그 레티클을 사용하여 레지스트를 노광하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제2항에 있어서, 상기 레티클에서의 검사패턴은 단계적이고 반복적에 의해서 웨이퍼의 다이싱라인의 교차부분에 다중으로 전자되었을 때는 서로 겹치지 않도록 배치되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제2항에 있어서, 상기 레티클상에서의 복수의 검사패턴은 상기 웨이퍼상에 다중으로 전사된 상기 복수의 검사패턴의 배치가 상기 레티클상에서의 검사패턴의 배치와 대응하도록 배치되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제2항에 있어서, 상기 웨이퍼상에 다중으로 전사되는 상기 검사패턴은 종과 횡방향으로 배치되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제2항에 있어서, 상기 웨이퍼상에 다중으로 전사되는 상기 검사패턴은 병렬로 배치되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 레티클에서의 상기 검사패턴은 마름모꼴로 되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 레티클의 상기 검사패턴은 상기 반도체 집적회로 영역에 있어서의 패턴의 일부와 같은 형상을 가지고 있는 것을 특징으로 하는 반도체장치의 제조방법.
- 제7항에 있어서, 상기 반도체 집적회로 영역에 의한 패턴은 필드산화막에 의해 분리되는 활성영역의 패턴, 게이트 전극의 패턴, 개구의 패턴 및 배선의 패턴 중 어느 하나의 형상과 같은 형상을 가지는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 레티클에서의 상기 검사패턴의 주위에는 차광재료로서 되는 마스킹 패턴이 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 레티클에서의 상기 검사패턴의 위치는 레티클마다 상위한 것을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 레티클에서의 상기 검사패턴의 근방에는 복수의 부속패턴이 형성되고, 그 부속패턴의 형성위치를 바탕으로 상기 검사패턴의 형상의 변화량을 읽어내는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제11항에 있어서, 상기 레티클상에서 상기 부속패턴은 상기 검사패턴의 양단에 대응하는 위치에 배치되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제11항에 있어서, 상기 레티클에서의 상기 검사패턴은 마름모꼴로 되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제11항에 있어서, 상기 레티클에서의 상기 부속패턴은 구형으로 되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제11항에 있어서, 상기 레티클의 상기 부속패턴은 원형으로 되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 레티클에서의 상기 검사패턴의 근방에는 상기 레티클에서의 상기 검사패턴의 위치를 특정가능한 식별용의 패턴이 형성되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제16항에 있어서, 상기 식별용의 패턴은 위치를 표시한 문자기호 패턴인 것을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 레티클에서의 검사패턴은 간격을 두고 형성된 복수의 패턴의 조합으로 구성되어 있는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제18항에 있어서, 상기 간격을 두고 형성된 복수의 패턴은 동일형상을 가지는 것을 특징으로 하는 반도체 장치의 제조방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15013094A JPH0815854A (ja) | 1994-06-30 | 1994-06-30 | 半導体装置の製造方法 |
JP94-150130 | 1994-06-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR0180266B1 true KR0180266B1 (ko) | 1999-04-15 |
Family
ID=15490142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950014804A KR0180266B1 (ko) | 1994-06-30 | 1995-06-05 | 반도체 장치의 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6093511A (ko) |
JP (1) | JPH0815854A (ko) |
KR (1) | KR0180266B1 (ko) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2734396B2 (ja) * | 1995-02-13 | 1998-03-30 | 日本電気株式会社 | 露光マスク |
US5656403A (en) * | 1996-01-30 | 1997-08-12 | United Microelectronics Corporation | Method and template for focus control in lithography process |
JP3508622B2 (ja) * | 1999-05-20 | 2004-03-22 | 株式会社日立製作所 | 電子ビーム描画装置および電子ビームを用いた描画方法 |
US6522776B1 (en) * | 1999-08-17 | 2003-02-18 | Advanced Micro Devices, Inc. | Method for automated determination of reticle tilt in a lithographic system |
JP2001092109A (ja) * | 1999-09-24 | 2001-04-06 | Mitsubishi Electric Corp | フォトマスクおよび半導体装置およびフォトマスクを用いた露光方法 |
JP2001118771A (ja) * | 1999-10-18 | 2001-04-27 | Nec Corp | 荷電粒子線描画装置および荷電粒子線描画方法 |
JP4873779B2 (ja) * | 2000-12-18 | 2012-02-08 | ルネサスエレクトロニクス株式会社 | フォトマスク、パターン欠陥検査方法、及び半導体装置の製造方法 |
JP2002246281A (ja) * | 2001-02-13 | 2002-08-30 | Mitsubishi Electric Corp | 半導体装置の製造方法およびそれに用いられるレチクル並びにウェハ |
US6847433B2 (en) * | 2001-06-01 | 2005-01-25 | Agere Systems, Inc. | Holder, system, and process for improving overlay in lithography |
AU2003236286A1 (en) * | 2002-03-29 | 2003-10-13 | Nikon Corporation | Position detection mark, mark identification method, position detection method, exposure method, and position information detection method |
JP4972278B2 (ja) * | 2004-11-29 | 2012-07-11 | 富士通セミコンダクター株式会社 | レチクル及び半導体装置の製造方法 |
US7794903B2 (en) | 2006-08-15 | 2010-09-14 | Infineon Technologies Ag | Metrology systems and methods for lithography processes |
JP5023653B2 (ja) * | 2006-10-19 | 2012-09-12 | 富士通セミコンダクター株式会社 | 露光用マスク、電子装置の製造方法、及び露光用マスクの検査方法 |
JP4962419B2 (ja) * | 2008-06-06 | 2012-06-27 | 富士通セミコンダクター株式会社 | 半導体装置 |
EP2327041A4 (en) * | 2008-08-18 | 2012-01-04 | Waterloo Ind Inc | SYSTEMS AND ARRANGEMENTS FOR THE IDENTIFICATION OF OBJECTS |
JP4529099B2 (ja) * | 2008-11-07 | 2010-08-25 | ルネサスエレクトロニクス株式会社 | レチクル、露光方法および半導体装置の製造方法 |
US9659873B2 (en) | 2015-08-26 | 2017-05-23 | United Microelectronics Corp. | Semiconductor structure with aligning mark and method of forming the same |
KR20200031923A (ko) * | 2018-09-17 | 2020-03-25 | 삼성전자주식회사 | 네가티브톤 현상용 포토마스크 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE279555C (ko) * | ||||
US3742229A (en) * | 1972-06-29 | 1973-06-26 | Massachusetts Inst Technology | Soft x-ray mask alignment system |
JPS57192029A (en) * | 1981-05-20 | 1982-11-26 | Matsushita Electric Ind Co Ltd | Mask set and positioning method for mask |
US4794648A (en) * | 1982-10-25 | 1988-12-27 | Canon Kabushiki Kaisha | Mask aligner with a wafer position detecting device |
JPS5994418A (ja) * | 1982-11-19 | 1984-05-31 | Nec Kyushu Ltd | 半導体装置 |
JPS59101829A (ja) * | 1982-12-01 | 1984-06-12 | Canon Inc | アライメントマ−クの配置方法 |
JPS59231542A (ja) * | 1983-06-14 | 1984-12-26 | Toshiba Corp | ホトエツチング用ガラスマスク |
US4669866A (en) * | 1985-01-28 | 1987-06-02 | Phillips Edward H | Step-and-repeat alignment and exposure system and method therefore |
JPS62115830A (ja) * | 1985-11-15 | 1987-05-27 | Fujitsu Ltd | 露光方法 |
JP2652015B2 (ja) * | 1987-04-07 | 1997-09-10 | セイコーエプソン株式会社 | 半導体装置 |
JPS6459231A (en) * | 1987-08-31 | 1989-03-06 | Dainippon Printing Co Ltd | Mask layout method for semiconductor integrated circuit |
JPH0748105B2 (ja) * | 1988-04-14 | 1995-05-24 | 松下電子工業株式会社 | フォトマスク |
JPH0719046B2 (ja) * | 1988-06-20 | 1995-03-06 | シャープ株式会社 | 露光焦点の検査方法 |
JPH03167817A (ja) * | 1989-11-28 | 1991-07-19 | Toshiba Corp | 露光装置 |
JPH03269433A (ja) * | 1990-03-19 | 1991-12-02 | Fujitsu Ltd | 投影露光マスク |
JPH05142745A (ja) * | 1991-01-07 | 1993-06-11 | Hitachi Ltd | 位相シフトマスク及びマスクの製造方法 |
JPH063657A (ja) * | 1992-06-23 | 1994-01-14 | Sharp Corp | 位置決め用マーク |
JPH0620923A (ja) * | 1992-07-06 | 1994-01-28 | Nikon Corp | 露光方法 |
-
1994
- 1994-06-30 JP JP15013094A patent/JPH0815854A/ja not_active Withdrawn
-
1995
- 1995-06-05 KR KR1019950014804A patent/KR0180266B1/ko not_active IP Right Cessation
-
1997
- 1997-10-06 US US08/944,515 patent/US6093511A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6093511A (en) | 2000-07-25 |
JPH0815854A (ja) | 1996-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0180266B1 (ko) | 반도체 장치의 제조방법 | |
US7244533B2 (en) | Method of the adjustable matching map system in lithography | |
US4475811A (en) | Overlay test measurement systems | |
US5982044A (en) | Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates | |
CN109828440B (zh) | 基于衍射的套刻标识以及套刻误差测量方法 | |
US20020182516A1 (en) | Needle comb reticle pattern for critical dimension and registration measurements using a registration tool and methods for using same | |
JPH0766178B2 (ja) | フォトリソグラフィ・プロセスの最適化方法 | |
US6194105B1 (en) | Method of forming reticle from larger size reticle information | |
KR19990083365A (ko) | 반도체제조방법및제조장치,및그것에의해제조된반도체디바이스 | |
US7030506B2 (en) | Mask and method for using the mask in lithographic processing | |
US5770337A (en) | Method of inspection to determine reticle pitch | |
US6741334B2 (en) | Exposure method, exposure system and recording medium | |
US6097102A (en) | Reticle, semiconductor wafer, and semiconductor chip | |
KR100392744B1 (ko) | 반도체 장치, 그 제조에 이용하는 포토마스크, 및 그 중첩정밀도 향상 방법 | |
US6727989B1 (en) | Enhanced overlay measurement marks for overlay alignment and exposure tool condition control | |
KR20110001804A (ko) | 오버레이 버니어 패턴을 이용한 하부 단차 변화 측정 방법 | |
US5658696A (en) | Phase shift mask | |
KR20010103609A (ko) | 반도체 집적 회로 제조용 레티클 | |
US6330355B1 (en) | Frame layout to monitor overlay performance of chip composed of multi-exposure images | |
US6379848B1 (en) | Reticle for use in photolithography and methods for inspecting and making same | |
US6579650B2 (en) | Method and apparatus for determining photoresist pattern linearity | |
KR100307529B1 (ko) | 노광장비의 촛점 측정용 패턴 및 이를 이용한 노광장비의 촛점 측정방법 | |
JPS6319830A (ja) | 解像度チエツク用パタ−ン | |
CN110058484A (zh) | 拼接式光刻制作工艺的光掩模、半色调光掩模及其制法 | |
KR960002287B1 (ko) | 정렬/노광장치의 스텝핑 정밀도 측정방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101124 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |