KR19990045603A - 티탄막 형성방법 - Google Patents

티탄막 형성방법 Download PDF

Info

Publication number
KR19990045603A
KR19990045603A KR1019980050946A KR19980050946A KR19990045603A KR 19990045603 A KR19990045603 A KR 19990045603A KR 1019980050946 A KR1019980050946 A KR 1019980050946A KR 19980050946 A KR19980050946 A KR 19980050946A KR 19990045603 A KR19990045603 A KR 19990045603A
Authority
KR
South Korea
Prior art keywords
titanium
reaction chamber
gas
film
substrate
Prior art date
Application number
KR1019980050946A
Other languages
English (en)
Inventor
고지 우라베
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990045603A publication Critical patent/KR19990045603A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명의 티탄막 형성방법에 있어서는, 티탄막을 형성하기 전에, 티탄막을 형성하기 위한 반응챔버 내의 온도를 염소와 수소에 의해 염화수소가 생성되는 온도 이상으로 설정한다. 그리고 나서 소정의 시간 동안 반응챔버 내로 수소화가스를 넣는다. 이러한 공정에 의해, 티탄막을 형성하기 전에, 티탄막을 형성하기 위해 반응챔버에 잔존하는 염소가스와 염화티탄가스를 줄일 수 있다.

Description

티탄막 형성방법
본 발명은 티탄막 형성방법에 관한 것으로, 보다 상세하게는, 플라스마를 사용하는 화학적기상성장에 의해 티탄을 퇴적하는 티탄막 형성방법에 관한 것으로, 이것은 배리어금속을 형성하는 단계를 포함하는 반도체장치의 제조방법에 적용할 수 있다.
LSI집적도의 증가와 함께, 접속공의 직경은 감소하고, 어스펙트비(깊이/직경)는 증가한다. 인터커넥션이 높은 어스펙트비를 가진 접속공을 통해 MOS트랜지스터의 소스와 드레인에 접속될 수 있다고 가정한다. 이 경우, 우선, 티탄 등의 내화성금속의 실리사이드가 불순물이 도핑된 계면에서 형성된다. 두 번째로, 텅스텐을 절연재질로 사용해서 접속공 내로 매립한다.
우선, 상기 첫 번째 점을 설명한다. 예를 들어, 알루미늄을, 실리콘기판내의 소스 또는 드레인 등의 불순물영역 내에 형성된 접속공 내로 플러그로서 매립하는 경우, 이 알루미늄은 실리콘기판에서 확산된다. LSI집적도의 증가에 따라, 소스와 드레인 등의 불순물영역들은 더 얕게 형성된다. 이 때문에, 알루미늄확산영역은 불순물확산영역보다 더 깊은 지점에 도달한다. 만일 플러그재질이 이러한 방식으로 불순물영역보다 더 깊게 확산한다면, 트랜지스터의 기능은 손상된다.
예를 들어, 규화티탄을 미리 접속공의 저부상에 형성하고, 플러그를 이 위에 형성하면, 실리콘기판 내로의 플러그재질의 확산은 방지될 수 있어서, 상기 문제를 해결할 수 있다.
다음으로 상기 두 번째 점을 설명한다. 플러그는 어떤 빈 공간도 만들지 않고 접속공 내로 매립되어야만 한다. 상술한 것과 같이 빈 공간을 만들지 않으면서 플러그의 어스펙트비가 높은 미세패턴의 접속공을 매립하는 것은 쉽지 않다. 예를 들어, 알루미늄이 스퍼터링에 의해 접속공 내로 매립되는 경우, 접속공의 중심부에는 빈 공간이 생긴다. 이 때문에, 잘 알려진 바와 같이, 텅스텐을 접속공 내로 매립해서 화학적기상성장(CVD)에 의해 플러그를 형성한다. 이 CVD법이 우수한 스텝커버리지 특성을 나타내기 때문에, 접속공은 빈 공간 없이 매립될 수 있다. CVD법에 의해 퇴적될 수 있고 낮은 저항을 가지는 재질로서 텅스텐을 선택한다.
상술한 것과 같이, 미세패턴의 MOS트랜지스터의 소스와 드레인에 인터커넥션들을 접속하기 위해 접점을 형성하는 경우, 규화티탄과 같은 내화성금속 실리사이드가 각 접점과 실리콘기판 사이의 계면에 형성되고, 텅스텐이 CVD법에 의해 실리사이드상에 형성되어서 각 접속공을 매립한다.
이하에서는 상술한 방식으로 형성된 접속공들을 구비한 반도체장치를 제조하는 종래의 방법을 간단히 설명한다.
다음은 소스와 드레인에 접속되는 접점이 형성되는 경우이다.
우선, 도 5a에 도시하듯이, 실리콘산화물을 실리콘기판(501)상에 퇴적하고, 이 위에 MOS트랜지스터를 형성해서, 층간절연막(510)을 형성한다. 이 경우, MOS트랜지스터는 실리콘기판(501) 내의 소자분리산화막(502)에 의해 분획된 영역 내에 형성된다. 이 MOS트랜지스터는 게이트절연막(503)을 매개해서 형성된 게이트전극(504)과, 게이트전극(504)의 두 측면상에 위치한 실리콘기판(501)의 일부 내로 소망하는 전도형의 불순물을 도핑해서 형성된 소스 및 드레인(505)으로 구성된다.
이어서, 도 5b에 도시하듯이, 접속공들(511)을 층간절연층(510) 내에 형성해서, 소스 및 드레인(505) 형성영역들을 노출시킨다.
도 5c에 도시하듯이, 내화금속막인 티탄막(506)을 약 10㎚두께의 접속공들(511)의 저부들 및 측면들을 포함하는 층간절연층(510)상에 형성한다. 이 티탄막(506)은 4염화티탄, 수소 및, 아르곤을 원가스로 사용하는 화학적기상성장에 의해 티탄을 퇴적해서 형성할 수 있다. 실리콘기판(501)을 약 500℃까지 가열하면서 이 퇴적을 행한다. 이 공정에 의해, 티탄막(506)과 실리콘기판(501)은 서로 반응해서, 그 사이의 계면에서 약 20㎚의 두께를 가지는 규화티탄막(507)을 형성한다.
텅스텐을 규화티탄막(507)상에 퇴적해서 접속공들(511)을 매립하면, 접속공들(511)을 통한 인터커넥션들을 형성할 수 있다. 그러나, 텅스텐의 퇴적에 의해 규화티탄막(507)은 감소된다. 텅스텐막이 형성되어서, 원가스로서 WF6을 사용하는 CVD에 의해 접속공들을 매립한다. 텅스텐막을 CVD에 의해 형성할 때, WF6을 사용하기 때문에, 막형성 분위기는 불소를 포함한다. 이 불소와 티탄이 화합물을 재빨리 형성하고, 이 불소화티탄이 가스이기 때문에, 이 불화물의 티탄함량은 규화티탄막(507)보다 낮게 된다. 즉, CVD법에 의해 텅스텐막을 형성할 때, 규화티탄이 에칭된다. 규화티탄막(507)상에 티탄막(506)이 거의 잔존하지 않기 때문에, 티탄막이 CVD에 의해 규화티탄막(507)상에 직접적으로 형성되면, 규화티탄막(507)은 감소된다.
이를 방지하기 위해, 규화티탄을 배리어막으로 사용하고, 상술한 것과 같이 CVD에 의해 배리어막상에 텅스텐막을 형성하면, 질화티탄막이 형성되어서 규화티탄을 보호한다.
우선 첫째로, 이 질화티탄막을 티탄막(506)상에 형성하기 위해, 티탄막(506)을 암모니아에 노출시켜서 질화티탄막(506a)을 형성한다. 이것이 새롭게 퇴적된 질화티탄막이 벗겨지는 것을 방지한다. 이것은 티탄막상에 형성된 질화티탄막이 벗겨지는 경향이 있기 때문이다.
상술한 공정에 의해, 도 5d에 도시하듯이, 약 500㎚두께의 새로운 질화티탄막(508)이 질화에 의해 변형을 겪는 질화티탄막(506a)상에 형성된다. 이 막은 4염화티탄, 수소 및, 아르곤을 원가스로 사용하는 화학적기상성장에 의해 퇴적할 수 있다.
그리고 나서, 상기 결과로 인한 구조상에 원가스로서 WF6을 사용하는 CVD에 의해 텅스텐막을 형성한다. 이 후, 층간절연층(510)상의 텅스텐막과 질화티탄막(506a 및 508)을 패턴해서, 도 5e에 도시하듯이, 소스 및 드레인(505)에 접속되는 인터커넥션(520)을 형성한다.
상술한 공정은, 질화티탄막(507)의 두께를 소정의 두께로 결정하는 티탄막(506)의 두께에 중요하다.
티탄막(506)을 극히 두껍게 하면, 규화티탄막(507)도 또한 두꺼워진다. 규화티탄막(507)의 두께를 증가시키는 것에 의해, 실리콘기판(501) 내의 실리콘의 소비가 증가된다. 규화티탄막(507)을 극히 두껍게 하면, 규화티탄막(507)의 저부는 소스 및 드레인(505) 형성영역을 통해 연장해서 실리콘기판(501)과 접촉한다. 즉, 티탄막(506)을 극히 두껍게 하면, 인터커넥션들(520)이 적절하게 소스 및 드레인(505)에 접속될 수 없다.
이와 반대로, 티탄막(506)을 극히 얇게 하면, 규화티탄막(507)이 얇아지기 때문에, 질화티탄막(508) 등을 통한 인터커넥션들(520)과 소스 및 드레인(505)간의 저항이 증가한다.
상기 티탄막은 다음의 이유에 의해 원가스로서 염화티탄가스에 기초한 RF방전을 사용하는 플라스마 CVD에 의해 형성된다.
우선, 플라스마 CVD에 의해 서멀CVD보다 낮은 온도에서 막을 형성하고, 또, 열처리에서 반응할 수 없거나 또는 매우 느리게 반응하는 재질을 사용하는 경우에도 적절한 퇴적속도로 막을 형성하게 한다. 그래서, 플라스마 CVD에 따라서, 산화티탄의 형성을 억제하면서, 얇은 티탄막을 형성할 수 있다. 티탄은 실온 부근의 온도에서 우수한 내부식성을 나타내나, 높은 온도에서 매우 활발하고 쉽게 산화하게 된다. 서멀CVD와 비교해서, 플라스마 CVD는 최종구조에 대해서 우수한 스텝커버리지 특성을 나타낸다.
이 플라스마를 사용하는 CVD법에 따라서, 진공이 생산될 수 있는 진공용기를 형성하는 반응챔버에서 막형성을 수행한다. 보다 상세하게는, 처리할 기판을 반응챔버에 놓고, 이 챔버를 비운다. 그 후, 원가스로서 4염화티탄, 수소 및, 아르곤을 반응챔버 내로 집어넣고, 기판을 가열하면서, RF방전을 반응챔버 내로 가하는 것에 의해 아르곤플라스마를 발생시킨다. 플라스마가 발생할 때, 4염화티탄이 분해되고, 결과적으로 티탄이 기판상에 퇴적된다. 이 경우, 발생된 티탄은 기판뿐만 아니라 반응챔버의 다른 부위에도 퇴적된다.
즉, 분해된 염소가 발생되어서 반응챔버 내에 티탄막을 형성한다. 만일 이렇게 발생된 염소가 반응챔버에 잔존한다면, 이것은 반응챔버에서 분해된 티탄과 반응해서 새롭게 염화티탄을 형성한다. 이 발생된 염화티탄의 존재에 의해, 과잉의 염화티탄가스가 발생되어서 처리될 기판에 공급된다. 이 상태에서, 티탄막(506)의 두께는 원하는 값을 초과한다.
티탄이 반응챔버에 퇴적된 상태에서는, 티탄막이 형성되어서 원하는 두께 이상의 두께를 가진다. 만일 이 막두께를 감소하기 위해 설정을 변경하면, 처리될 기판의 수를 증가시킴에 따라서 형성된 막들은 극도로 얇아진다. 이것은, 티탄막이 형성될 기판의 수가 증가함에 따라서, 반응챔버 내에 퇴적된 티탄이 소비되고, 과잉의 염화티탄가스의 공급이 감소하기 때문이다.
이 경우, 상기 결과에 의한 티탄막은 평면형 막보다 얇게 된다. 그 결과, 획득된 티탄막은 극도로 얇아지고, 규화티탄층은 극도로 얇아진다.
상술한 것과 같이, 얇은 티탄막들이 플라스마 CVD에 의해 형성될 경우, 획득된 얇은 티탄막의 두께는 처리될 기판들의 수에 따라서 다양하다.
상술한 것과 같이, 형성될 각 티탄막의 두께가 정확하게 제어되어야 할 경우, 막두께의 변화가 심각한 문제를 일으킨다.
본 발명의 주요 목적은, 안전한 티탄의 퇴적속도로 티탄막이 형성될 수 있는 환경을 제공하는 것이다.
도 1a∼1e는 본 발명의 제 1실시형태에 따른 티탄막 형성방법을 사용하는 것에 의해 반도체장치의 제조공정을 설명하기 위한 단면도들이며;
도 2a 및 2b는 본 발명의 제 1실시형태에 있어서의 티탄막 형성장치의 구조를 나타내는 단면도들이며;
도 3a∼3e는 본 발명의 제 2실시형태에 따른 티탄막 형성방법을 사용하는 것에 의해 반도체장치의 제조공정을 설명하기 위한 단면도들이며;
도 4a 및 4b는 본 발명의 제 2실시형태에 있어서의 티탄막 형성장치의 구조를 나타내는 단면도들이며;
도 5a∼5e는 종래의 티탄막 형성방법을 사용하는 것에 의해 반도체장치의 제조공정을 설명하기 위한 단면도들이다.
상기 목적을 달성하기 위해, 본 발명의 일 특징에 따라서, 소정의 진공도까지 배출되는 반응챔버의 내벽과 반응챔버 내에 위치한 구조부재의 온도를 염소와 수소에 의해 염화수소가 생산되는 온도 이상으로 설정하고, 소정의 시간 동안 수소화 가스를 반응챔버 내로 넣는 제 1단계, 상기 수소화 가스를 반응챔버 내로 넣는 것을 멈춘 후, 반응챔버 내에 처리될 기판을 위치시키는 제 2단계, 소정의 진공도에서 반응챔버를 배출하는 제 3단계 및, 적어도 염화티탄가스와 아르곤가스를 소정의 유속으로 반응챔버 내로 각각 넣어서, 기판의 막형성면 위에 가스의 플라스마를 발생해서, 기판상에 티탄막을 형성하는 제 4단계를 적어도 포함하는 티탄막 형성방법이 제공된다.
이러한 순서로, 제 1단계에서, 반응챔버 내에 잔존하는 염화가스와 염화티탄가스가 감소한다.
본 발명의 또 다른 특징에 따라서, 처리될 제 1의 기판을 반응챔버 내에 위치시키는 제 1단계, 상기 반응챔버를 소정의 진공도까지 배출시키는 제 2단계, 적어도 염화티탄가스와 아르곤가스를 소정의 유속으로 반응챔버 내로 각각 넣어서, 제 1의 기판의 막형성면 위에 가스 플라스마를 발생해서, 제 1의 기판상에 티탄막을 형성하는 제 3단계, 반응챔버의 내벽 및 상기 반응챔버 내에 위치한 구조부재의 온도를 염소와 수소에 의해 염화수소가 발생되는 온도 이상으로 설정하고, 상기 반응챔버 내로 수소화가스를 소정의 시간 동안 넣는 제 4단계, 상기 수소화가스를 반응챔버 내로 넣는 것을 멈춘 후, 상기 반응챔버로부터 제 1의 기판을 제거하는 제 5단계, 상기 반응챔버 내로 제 2의 기판을 위치시키는 제 6단계, 상기 반응챔버를 소정의 진공도까지 배출시키는 제 7단계 및, 상기 반응챔버 내로 적어도 염화티탄가스와 아르곤가스를 소정의 유속으로 각각 넣어서, 상기 기판의 막형성면 위에 가스플라스마를 발생해서, 상기 제 2의 기판상에 티탄막을 형성하는 제 8단계를 적어도 포함하는 진공티탄막 형성방법이 제공된다.
이러한 순서에 의해, 제 4단계에서, 티탄막이 형성되는 제 1의 기판이 반응챔버에 존재하는 동안, 반응챔버 내에 잔존하는 염화가스와 염화티탄가스를 줄일 수 있다.
이하에서, 본 발명의 실시형태들을 첨부도면들을 참고해서 상술한다.
제 1실시형태
먼저, 본 발명의 제 1실시형태를 설명한다.
이 경우, 티탄막을 형성해서, 반도체장치의 배리어금속으로 사용되는 규화티탄을 형성한다.
우선, 도 1a에 도시하듯이, 산화실리콘을 실리콘기판(101) 상에 퇴적하고, 이 위에 MOS트랜지스터를 형성해서, 두께가 약 2㎛인 층간절연막(110)을 형성한다. 이 MOS트랜지스터는 알려진 LDD구조를 가진다. 이 MOS트랜지스터는 약 200㎚두께의 소자분리산화막(102)에 의해 분획되는 실리콘기판(101)의 영역 내에 형성한다. 또, 이 MOS트랜지스터는 게이트절연막(103)을 통해 형성된 게이트전극(104)을 포함한다. 게이트전극(104)의 측면상에 측벽들(104a)을 형성한다. 또, 이 MOS트랜지스터는 원하는 전도형의 불순물을 가지며 게이트전극(104)의 측벽(104a)의 측면상에 위치한 실리콘기판(101)의 도핑부에 의해 형성된 소스 및 드레인(105)을 구비한다. 이 MOS트랜지스터는 측벽(104a) 아래에 형성된 약한 도핑영역들(LDD)(105a)을 구비해서, LDD구조를 가진다.
이어서, 도 1b에 도시하듯이, 접속공들(111)을 층간절연막(110) 내에 형성해서, 소스 및 드레인(105) 형성영역들의 표면들을 노출시킨다. 이러한 공들은 알려진 포토리소그래피법에 의해 형성된 마스크 패턴을 사용하고, 마스크로서 상기 마스크패턴을 사용해서 층간절연막(110)을 선택적으로 에칭하는 것에 의해 형성될 수 있다. 이 접속공들(111)을 형성한 후에 마스크패턴을 제거하는 것을 주의한다.
도 1c에 도시하듯이, 약 10㎚두께의 티탄막(106)을 접속공들(111)의 저부 및 측면들을 포함하는 층간절연막(110)상에 형성한다. 예를 들어, 이 티탄막(106)은 도 2a에 도시하는 플라스마 CVD법을 사용하는 티탄막 형성장치로 형성한다. 이 티탄막 형성장치는 반응챔버(201) 내에서 처리될 기판이 위치하는 기판홀더(202)를 포함한다. 이 기판홀더(202)는 저항히터(203)를 구비해서 그 위에 위치한 기판을 가열할 수 있다. 상부전극(204)은 반응챔버(201) 내에서 기판홀더(202)의 반대쪽에 위치한다. 이 상부전극(204)과 기판홀더(202)사이에 RF방전을 가할 수 있다. 상부전극(204) 내에 형성된 많은 공들은 아르곤과 같은 가스가 이 공들을 통해서 반응챔버 내로 들어가게 한다. 반응챔버(201)는 배출구(205)에 접속된 배출수단들(미도시)에 의해 배출될 수 있다.
그래서, 예를 들어, 반응챔버(201)를 배출수단들(미도시)에 의해 배출시키고, 상부전극(204)을 통해 반응챔버 내로 아르곤 가스를 넣어서 챔버 내에서 소정의 진공도를 생산한다. 이 상태에서, 상부전극(204)과 기판홀더(202) 사이에 RF방전을 가할 경우, 기판홀더(202) 위에 플라스마를 발생할 수 있다. 아르곤 가스에 덧붙여서, 4염화티탄가스와 수소가스를 반응챔버(201) 내로 넣은 후, 플라스마를 발생해서 기판홀더(202) 상에 위치한 기판상에 티탄막을 형성한다.
이 경우, 예를 들어, 다음의 조건하에서 티탄막을 형성한다. 4염화티탄, 수소 및 아르곤을 각각 2sccm, 1000sccm 및, 500sccm로 주입해서, 기판온도를 제어해서 600℃가 되게 하며, 반응챔버(201)내의 압력을 5Torr로 설정한다. 이 상태에서, 500kw의 RF전기출력을 인가해서 플라스마를 발생한다.
상기 공정에 의해, 도 1c에 도시하듯이, 티탄막(106)을 형성한다. 이 때, 기판 온도는 상술한 것 같이 600℃로 설정한다. 이 때문에, 도 1c에 도시하듯이, 약 20㎚두께의 규화티탄막(107)을 각 접속공(111)의 저부상에 형성한다. 이 막은, 티탄막(106)이 실리콘기판(101)과 반응할 때 형성되고, 티탄막(106)은 부분적으로 실리사이드가 된다. 그리고 나서 이 규화티탄막(107)이 배리어막으로서 작용한다.
규화티탄막(107) 상에 텅스텐을 퇴적해서 접속공들(111)을 매립하면, 접속공들(111)을 통해 접속될 인터커넥션들을 형성할 수 있다. 그러나, 상술한 것과 같이, 텅스텐의 퇴적이 규화티탄막(107)들을 저감시킨다.
이 때문에, 텅스텐을 CVD에 의해 접속공들(111) 내에 퇴적해서 규화티탄을 보호할 경우에는, 질화티탄막을 형성한다.
티탄막(106)상에 질화티탄막을 형성하기 위해, 예를 들어, 티탄막(106)을 질화티탄막(106a) 내로 질화될 암모니아에 노출시킨다. 이것이 새롭게 퇴적된 질화티탄막이 벗겨지는 것을 방지한다. 티탄막 상에 형성된 질화티탄막은 쉽게 벗겨진다.
이 질화공정은, 예를 들어, 질화공정용의 플라스마 처리장치를 사용해서 행한다. 우선, 기판(101)을 이 처리장치의 반응챔버 내에 위치시킨다. 그리고 나서, 암모니아가스를 약 100sccm로 넣으면서 이 반응챔버의 압력을 약 20Torr로 설정한다. 500kw의 RF방전출력을 챔버 내로 가한다. 결과적으로, 노출된 티탄막(106)은 질화되어서 질화티탄막(106a)이 된다.
도 1d에 도시하듯이, 약 50㎚두께의 질화티탄막(108)을 CVD에 의해 질화티탄막(106a) 상에 형성된다. 이 질화티탄막(108)은 다음의 공정조건하에서 형성한다. 4염화티탄, 암모니아 및, 질소를 40sccm, 100sccm 및, 3000sccm로 각각 주입하고, 압력은 20Torr로 설정하고, 기판온도는 600℃로 설정한다.
이 공정 후에, WF6을 원가스로 사용하는 CVD에 의해 텅스텐막을 형성한다. 층간절연막(110)상의 이 텅스텐막 및 질화티탄막(106a 및 108)은 패턴되어서, 도 1e에 도시하듯이 소스 및 드레인(105)에 접속되는 인터커넥션들(120)을 형성할 수 있다.
이 경우, 상술한 것과 같이, 도 1c에 있어서 티탄막(106)의 두께는 인터커넥션(120)과 소스 및 드레인(105)간의 접속상태에 상당히 영향을 미친다. 이 티탄막(106)의 두께는 각 가스들, 즉, 4염화티탄, 수소 및, 아르곤의 주입양, 이러한 가스들과 결합하는 반응챔버 내의 압력, 기판온도, 인가되는 RF전력 및, 막형성시간에 기초해서 제어된다. 만일 막두께가 이러한 요소들로 제어되는 동안 반응챔버 내의 4염화티탄 가스의 양이 제어 이상이 되면, 티탄막의 두께는 정확하게 제어될 수 없다.
보다 상세하게는, 도 2a에 도시하듯이, 제 1실시형태에 따라서, 티탄막 형성장치의 반응챔버(201)에 있어서, 티탄막(206)은 기판홀더(202) 등의 주변부 상에 형성된다. 즉, 상술한 것과 같이, 반응챔버(201)에서 분해된 염소가 발생해서 티탄막을 형성한다. 결과적으로, 반응챔버(201)에서, 염소와 상기 티탄이 서로 반응하기 때문에, 염소가스와 TiClX가스등의 잔존가스들(210)이 공기 중에서 부유한다. 상술한 것과 같이, 잔존가스들(210)의 존재가 티탄막(106)상에서 정확한 두께 제어를 방해한다.
이러한 이유 때문에, 제 1실시형태에서는, 이러한 잔존 염소가스와 염화티탄(TiClX)가스가 다음과 같이 제거된다. 도 2b에 도시하듯이, 수소화가스(211)의 소정양을 상부전극(204)을 통해서 반응챔버 내로 넣는다. 그리고 나서 반응챔버(201) 내로의 상기 가스(211)의 주입을 멈춘다. 반응챔버(201) 내의 압력은 대기압력으로 해리된다. 그 후, 처리될 기판을 반응챔버(201) 내로 실어서, 기판홀더(202) 상에 위치시키고, 티탄막형성공정을 행한다. 즉, 도 1c의 티탄막(106)을 위한 막형성공정을 행한다. 이 가스(211)를 사용하는 공정에 있어서, 반응챔버(201)는 1Torr까지 배출되고, 반응챔버(201)의 온도는 약 600℃까지 상승한다. 이 상태에서, 실란가스를 30초 동안 100sccm로 챔버 내로 넣을 수 있다. 상기 가스(211)로서, B2H6또는 AsH4와 같은 수소화가스를 SiH4또는 Si2H2와 같은 실란가스 대신으로 사용할 수 있다.
약 600℃의 높은 온도로 설정된 반응챔버(201) 내로 넣어진 가스(211)가 잔류 염소와 접촉하면, 수소는 가스(211)에서 유리되어, 염소와 반응해서 염화수소를 형성한다. 이와 비슷하게, 반응챔버(201) 내로 넣어진 가스(211)가 잔류 염화티탄가스와 접촉할 경우, 수소는 가스(211)로부터 유리되어서 염화티탄 내의 염소와 반응해서 염화수소를 형성한다. 이것은, 염소와 수소간의 결합에너지가 염소와 질소간의 결합에너지 보다 높기 때문이다. 상기 설명에서, 반응챔버(201) 내의 온도는 약 600℃로 설정한다. 그러나, 본 발명은 이것에 제한되지는 않으며, 이 온도는 염화수소를 형성하는 반응이 시작되는 온도 이상으로 설정할 수 있다. 즉, 이 온도는, 주입된 수소화가스와 잔류 염화가스 또는 염화티탄가스에 의해 염화수소가 생성되는 온도 이상으로 설정할 수 있다.
이 염화수소가스는 염화가스와 염화티탄가스와 비교할 때, 배출공정에 의해 쉽게 반응챔버(201)에서 제거될 수 있다. 이런 방식으로 가스(211)를 넣는 것에 의해, 잔류염소가 쉽게 소진될 수 있는 염화수소로 바뀐다. 결과적으로, 반응챔버(201) 내에 잔존하는 염화수소와 염화티탄가스의 부분압력이 감소될 수 있다. 염소가스와 염화티탄가스의 부분압력이 줄어들 때, 티탄막(106)의 두께는 보다 정확하게 제어될 수 있다. 실란가스를 상기 가스(211)로 사용하면, 반응챔버(201) 내에 퇴적되는 티탄막(206)은 실리사이드로 변형될 수 있다. 결과적으로, 도 2b에 도시하듯이, 실리사이드막들(206a)이 형성될 수 있다. 실리사이드막들(206a)이 이런 방식으로 형성될 경우, 염소 또는 분위기 중에 이를 포함하는 가스가 존재하는 경우에도 어떠한 염화티탄가스도 새롭게 생성되지 않는다. 이것은, 실리콘과 티탄간의 결합에너지가 티탄과 염소간의 결합에너지 보다 더 높기 때문이다.
이 수소화가스(211)가 주입될 경우, 수백kw의 RF방전이 상부전극(204)과 기판홀더(202) 사이에 인가될 수 있다. 이것은 반응챔버(201)내에서 플라스마를 생성해서, 상기 염화수소의 생성을 가속화한다.
상술한 것과 같이, 제 1실시형태에 따라서, 티탄막이 형성되기 전에, 티탄막 형성장치의 반응챔버 내의 온도를, 염화수소가 염소 및 수소의 존재 하에서 생성되는 온도 이상으로 설정한다. 이 온도에서, SiH4, Si2H2, B2H6또는 AsH4등의 수소화가스를 반응챔버 내로 넣는다. 이 경우, 이 수소화가스를 넣은 후, RF방전을 반응챔버에서 일으켜서 플라스마를 생성할 수 있다. 실란가스를 수소화가스로 사용하면, 반응챔버 내에 퇴적된 티탄은 실리사이드로 변형될 수 있다. 이것은 염소가스가 존재하는 경우에도 염화티탄의 발생을 억제할 수 있다.
그래서, 제 1실시형태에 따라서, 티탄막을 형성할 때 안정한 4염화티탄의 부분압력을 획득할 수 있다. 즉, 형성될 티탄막의 두께를 정확하게 제어할 수 있어서, 이 막과 접촉하게 되는 각 전극의 전기적 특정을 안정화할 수 있다.
제 2실시형태
이하에서는 본 발명의 제 2실시형태를 첨부도면들을 참고해서 설명한다.
우선, 도 3a에 도시하듯이, 산화실리콘을 실리콘기판(301) 상에 퇴적하고, 이 위에 MOS트랜지스터를 형성해서, 약 2㎛두께의 층간절연막(310)을 형성한다. 이 MOS트랜지스터는 알려진 LDD구조를 가진다. 이 MOS트랜지스터는 약 200㎚두께의 소자분리산화막(302)에 의해 분획되는 실리콘기판(301)의 영역 내에 형성된다. 또한, 이 MOS트랜지스터는 게이트절연막(303)을 통해 형성된 게이트전극(304), 이 게이트전극(304)의 측면상에 형성된 측벽들(304a), 원하는 전도형의 불순물을 가지며 게이트전극(304)의 측벽(304a)의 측면상에 위치한 실리콘기판(301)의 도핑부로 형성된 소스 및 드레인(305) 및, 측벽(304a) 아래에 형성된 약한 도핑영역들(LDD)(305a)을 구비한다.
이어서, 도 3b에 도시하듯이, 접속공들(311)을 층간절연막(310) 내에 형성해서, 소스 및 드레인(305) 형성영역들의 표면을 노출시킨다. 이러한 공들은 알려진 포토리소그래피법에 의해 형성된 마스크 패턴을 사용하고, 마스크로서 상기 마스크패턴을 사용해서 층간절연막(310)을 선택적으로 에칭하는 것에 의해 형성될 수 있다. 이 접속공들(311)을 형성한 후에 이 마스크패턴을 제거하는 것을 주의한다.
도 3c에 도시하듯이, 약 10㎚두께의 티탄막(306)을 접속공들(311)의 저부 및 측면들을 포함하는 층간절연막(310)상에 형성한다.
이 티탄막은 도 4a의 플라스마 CVD법을 사용하는 티탄막 형성장치로 형성한다. 이 티탄막 형성장치는 반응챔버(401) 내에서 처리될 기판(402a)이 위치하는 기판홀더(402)를 포함한다. 이 기판홀더(402)는 저항히터(403)를 구비해서 그 위에 위치한 기판(402a)을 가열할 수 있다. 상부전극(404)은 반응챔버(401) 내에서 기판홀더(402)의 반대쪽에 위치한다. 이 상부전극(404)과 기판홀더(402)사이에 RF방전을 가할 수 있다. 상부전극(404) 내에 형성된 많은 공들은 아르곤과 같은 가스가 이 공들을 통해서 반응챔버 내로 주입되게 한다. 이 반응챔버(401)는 배출구(405)에 접속된 배출수단들(미도시)에 의해 배출될 수 있다.
그래서, 예를 들어, 반응챔버(401)를 배출수단들(미도시)에 의해 배출시키고, 상부전극(404)을 통해 챔버 내로 아르곤 가스를 넣어서 챔버 내에서 소정의 진공도를 생산한다. 이 상태에서, 상부전극(404)과 기판홀더(402) 사이에 RF방전을 가할 경우, 기판홀더(402) 위에 플라스마를 발생할 수 있다. 아르곤 가스에 덧붙여서, 4염화티탄가스와 수소가스를 반응챔버(401) 내로 주입한 후, 플라스마를 발생해서 기판홀더(402) 상에 위치한 기판(402a)상에 티탄막을 형성한다.
이 경우, 예를 들어, 다음의 조건하에서 티탄막을 형성한다. 4염화티탄, 수소 및, 아르곤을 각각 2sccm, 1000sccm 및, 500sccm로 주입하고, 기판온도를 제어해서 600℃가 되게 하고, 반응챔버(401)내의 압력을 5Torr로 설정한다. 이 상태에서, 500kw의 RF전기출력을 인가해서 플라스마를 발생한다.
상기 공정에 의해, 도 3c에 도시하듯이, 티탄막(306)을 형성한다. 이 때, 기판 온도는 상술한 것 같이 600℃로 설정한다. 이 때문에, 도 3c에 도시하듯이, 약 20㎚두께의 규화티탄막(307)을 각 접속공(311)의 저부상에 형성한다. 이 막은, 티탄막(306)이 실리콘기판(301)과 반응할 때 형성되고, 티탄막(306)은 부분적으로 실리사이드가 된다. 그리고 나서 이 규화티탄막(307)이 배리어막으로서 작용한다.
제 1실시형태에서 설명한 것과 같이, 도 3c에 있어서 티탄막(306)의 두께는 소스/드레인(305)에 접속된 인터커넥션의 접속상태에 상당히 영향을 미친다. 티탄막(306)을 형성한 후, 염소 또는 염화티탄 등의 잔류가스(410)가 도 4a에 도시하는 것과 같이 반응챔버(401) 내에 잔존한다. 이 잔류가스(410)는 티탄막을 이 티탄막형성장치를 사용해서 형성하는 경우에 문제를 일으킨다.
그래서, 제 2실시형태에서는, 도 4b에 도시하듯이, 상기 티탄막(306)을 형성한 후, 기판(402a)[실리콘기판(301)]이 반응챔버(401)에 위치하는 동안, 수소화가스(411)를 반응챔버(401) 내로 넣는다.
이러한 동작에 의해, 제 1실시형태와 같이, 반응챔버(401) 내의 할로겐화티탄과 같은 잔류가스(410)의 부분압력을 줄일 수 있다. 즉, 반응챔버(401) 내에 잔존하는 염소와 염화티탄 등의 가스들을 줄일 수 있다. 결과적으로, 이 티탄막 형성장치를 사용하는 티탄막 형성공정에서는, 티탄막의 두께를 정확하게 제어할 수 있다.
SiH4또는 Si2H2와 같은 실란가스를 수소화가스로 사용하면, 실리콘기판(301)상에 형성된 티탄막(306)이 실리사이드로 변형된다. 결과적으로, 도 3d에 도시하듯이, 약 50㎚두께의 질화티탄막(308)을 CVD에 의해 규화티탄막(306a)상에 형성할 수 있다. 이것은, 질화티탄막을 필링 없이 규화티탄막상에 퇴적할 수 있기 때문이다. 질화티탄막(308)은 다음의 공정조건 하에서 형성된다. 4염화티탄, 암모니아 및, 질소를 각각 40sccm, 100sccm 및, 3000sccm으로 넣고, 압력은 20Torr로 설정하고, 기판온도는 600℃로 설정한다.
이런 공정 후에, 텅스텐막을 원가스로서 WF6을 사용하는 CVD에 의해 형성한다. 층간절연막(310)상의 이 텅스텐막 및 질화티탄막들(306a 및 308)을 패턴해서, 도 3e에 도시하듯이, 소스 및 드레인(305)에 접속된 인터커넥션들(320)을 형성할 수 있다.
상술한 것과 같이, 제 2실시형태에 따라서, 플라스마 CVD법에 기초한 형성장치로서 티탄막 형성장치를 사용하는 것에 의해 티탄막을 기판 상에 형성하는 경우, 다음의 공정을 티탄막을 형성한 후에 행한다. 우선, 티탄막을 기판상에 형성한 후, 기판을 반응챔버 내에 위치시키는 동안, 티탄막 형성장치의 반응챔버 내의 온도를 염소와 수소의 존재 하에서 염화수소를 생성하는 온도 이상의 온도로 설정한다. 이 온도에서 SiH4, Si2H2, B2H6또는 AsH4와 같은 수소화가스를 반응챔버 내로 넣는다.
실란가스를 수소화가스로 사용하면, 기판상에 형성된 티탄막은 실리사이드막으로 변형될 수 있다. 실란을 수소화기질로 사용하면, 반응챔버 내에 퇴적된 티탄은 실리사이드로 변형될 수 있다. 이것은 염소가스가 존재하는 경우에도 염화티탄의 발생을 억제할 수 있다.
그래서, 제 2실시형태에 따라서, 티탄막 형성 시에 반응챔버 내에서 발생하고 잔존하는 염소가스와 염화티탄가스를 줄일 수 있다.
결과적으로, 제 1의 티탄막을 기판상에 형성한 후 제 2의 티탄막을 형성할 때, 안정한 4염화티탄의 부분압력을 얻는 것에 의해, 안정한 티탄퇴적속도를 획득할 수 있다. 즉, 형성되는 티탄막의 두께를 정확하게 제어할 수 있다.
제 2실시형태에서 상술한 것과 같이, 플라스마 CVD법에 기초해서 티탄막 형성장치 내에 잔존하는 염소가스와 염화티탄가스를 줄이기 위한 수소화가스를, 티탄막이 형성되는 처리될 기판이 반응챔버 내에 존재하는 경우에도, 상기 장치 내로 넣을 수 있다.
상술한 것과 같이, 본 발명의 티탄막 형성방법은, 소정의 진공도까지 배출된 반응챔버(201)의 내벽과 반응챔버 내에 위치하는 구조부재(202)의 온도를, 염화수소가 염소와 수소에 의해 생성될 때의 온도 이상으로 설정해서, 소정의 시간 동안 수소화가스를 반응챔버 내로 넣는 제 1단계, 상기 수소화가스를 반응챔버 내로 넣는 것을 멈춘 후, 처리될 기판(101)을 반응챔버 내에 위치시키는 제 2단계, 소정의 진공도까지 반응챔버를 배출시키는 제 3단계 및, 적어도 염화티탄가스와 아르곤가스를 소정의 유속으로 반응챔버 내로 각각 넣어서, 기판의 막형성면 위에 가스의 플라스마를 발생해서, 기판상에 티탄막(106)을 형성하는 제 4단계를 적어도 포함한다.
이러한 순서에 의해, 제 1단계에서, 반응챔버 내에 잔존하는 염소가스와 염화티탄가스가 감소한다. 그래서, 본 발명에 따라서, 티탄막이 기판상에 형성될 때, 막형성을 위해 사용되는 염화티탄가스의 양이 반응챔버 내로 넣는 염화티탄가스의 양과 거의 동일하게 되기 때문에, 형성되는 티탄막의 두께를 정확하게 제어할 수 있다.
또, 본 발명의 티탄막 형성방법은, 처리될 제 1의 기판(301)을 반응챔버 내에 위치시키는 제 1단계, 상기 반응챔버를 소정의 진공도까지 배출시키는 제 2단계, 적어도 염화티탄가스와 아르곤가스를 소정의 유속으로 반응챔버 내로 각각 넣어서, 제 1의 기판의 막형성면 위에 가스 플라스마를 발생해서, 제 1의 기판상에 티탄막(306)을 형성하는 제 3단계, 반응챔버의 내벽 및 상기 반응챔버 내에 위치한 구조부재(402)의 온도를, 염소와 수소에 의해 염화수소가 발생되는 온도 이상으로 설정하고, 소정의 시간 동안 상기 반응챔버 내로 수소화가스를 넣는 제 4단계, 상기 수소화가스를 반응챔버 내로 넣는 것을 멈춘 후, 상기 반응챔버로부터 제 1의 기판을 제거하는 제 5단계, 상기 반응챔버 내로 제 2의 기판을 위치시키는 제 6단계, 상기 반응챔버를 소정의 진공도까지 배출시키는 제 7단계 및, 상기 반응챔버 내로 적어도 염화티탄가스와 아르곤가스를 소정의 유속에서 각각 넣어서, 상기 기판의 막형성면 위에 가스플라스마를 발생해서, 상기 제 2의 기판상에 티탄막을 형성하는 제 8단계를 적어도 포함한다.
이러한 순서에 의해, 제 4단계에서, 티탄막이 형성되는 제 1의 기판이 반응챔버 내에 위치하는 동안, 반응챔버 내에 잔존하는 염소가스와 염화티탄가스를 줄일 수 있다. 그래서, 본 발명에 따라, 티탄막이 제 2의 기판상에 형성될 때, 막형성을 위해 사용되는 염화티탄가스의 양이 반응챔버 내로 주입되는 염화티탄가스의 양과 거의 동일하게 되기 때문에, 형성되는 티탄막의 두께를 정확하게 제어할 수 있다.
본 발명에 의해, 안전한 티탄의 퇴적속도로 티탄막이 형성될 수 있는 환경을 제공할 수 있다.

Claims (12)

  1. 소정의 진공도까지 배출되는 반응챔버(201)의 내벽과 상기 반응챔버 내에 위치한 구조부재(202)의 온도를, 염소와 수소에 의해 염화수소가 생산되는 온도 이상으로 설정하고, 소정의 시간 동안 수소화가스를 상기 반응챔버 내로 넣는 제 1단계;
    상기 수소화가스를 상기 반응챔버 내에 넣는 것을 멈춘 후, 처리될 기판(101)을 상기 반응챔버 내에 위치시키는 제 2단계;
    상기 반응챔버를 소정의 진공도까지 배출시키는 제 3단계; 및
    적어도 염화티탄가스와 아르곤가스를 소정의 유속으로 상기 반응챔버 내로 각각 넣어서, 상기 기판의 막형성면 위에 상기 가스들의 플라스마를 발생해서, 상기 기판상에 티탄막(106)을 형성하는 제 4단계를 적어도 포함하는 것을 특징으로 하는 티탄막 형성방법.
  2. 제 1항에 있어서, 상기에서 상기 수소화가스는 B2H6과 AsH4로 구성된 그룹에서 선택되는 재질인 것을 특징으로 하는 티탄막 형성방법.
  3. 제 1항에 있어서, 상기 수소화가스가 실란인 것을 특징으로 하는 티탄막 형성방법.
  4. 제 1항에 있어서, 상기에서 상기 제 1단계가 상기 반응챔버 내에서 상기 수소화가스의 플라스마를 발생하는 것을 포함하는 것을 특징으로 하는 티탄막 형성방법.
  5. 제 4항에 있어서, 상기에서 상기 수소화가스가 B2H6과 AsH4로 구성된 그룹에서 선택되는 재질인 것을 특징으로 하는 티탄막 형성방법.
  6. 제 4항에 있어서, 상기에서 상기 수소화가스가 실란인 것을 특징으로 하는 티탄막 형성방법.
  7. 처리될 제 1의 기판(301)을 반응챔버(401) 내에 위치시키는 제 1단계;
    상기 반응챔버를 소정의 진공도까지 배출시키는 제 2단계;
    적어도 염화티탄가스와 아르곤가스를 소정의 유속으로 상기 반응챔버 내로 각각 넣어서, 상기 제 1의 기판의 막형성면 위에 상기 가스들의 플라스마를 발생해서, 상기 제 1의 기판상에 티탄막(306)을 형성하는 제 3단계;
    상기 반응챔버의 내벽 및 상기 반응챔버 내에 위치한 구조부재(402)의 온도를, 염소와 수소에 의해 염화수소가 발생되는 온도 이상으로 설정하고, 상기 반응챔버 내로 수소화가스를 소정의 시간 동안 넣는 제 4단계;
    상기 수소화가스를 상기 반응챔버 내로 넣는 것을 멈춘 후, 상기 반응챔버로부터 상기 제 1의 기판을 제거하는 제 5단계;
    상기 반응챔버 내에 제 2의 기판을 위치시키는 제 6단계;
    상기 반응챔버를 소정의 진공도까지 배출시키는 제 7단계; 및
    상기 반응챔버 내로 적어도 염화티탄가스와 아르곤가스를 소정의 유속으로 각각 넣어서, 상기 기판의 막형성면 위에 상기 가스들의 플라스마를 발생해서, 상기 제 2의 기판상에 티탄막을 형성하는 제 8단계를 적어도 포함하는 티탄막 형성방법.
  8. 제 7항에 있어서, 상기에서 상기 수소화가스가 B2H6과 AsH4로 구성된 그룹에서 선택되는 재질인 것을 특징으로 하는 티탄막 형성방법.
  9. 제 7항에 있어서, 상기에서 상기 수소화가스가 실란인 것을 특징으로 하는 티탄막 형성방법.
  10. 제 7항에 있어서, 상기에서 상기 제 1단계가 상기 반응챔버 내에서 상기 수소화가스의 플라스마를 발생하는 것을 포함하는 것을 특징으로 하는 티탄막 형성방법.
  11. 제 10항에 있어서, 상기에서 상기 수소화가스가 B2H6과 AsH4로 구성된 그룹에서 선택되는 재질인 것을 특징으로 하는 티탄막 형성방법.
  12. 제 10항에 있어서, 상기에서 상기 수소화가스가 실란인 것을 특징으로 하는 티탄막 형성방법.
KR1019980050946A 1997-11-26 1998-11-26 티탄막 형성방법 KR19990045603A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9-325040 1997-11-26
JP32504097A JP3189771B2 (ja) 1997-11-26 1997-11-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR19990045603A true KR19990045603A (ko) 1999-06-25

Family

ID=18172487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980050946A KR19990045603A (ko) 1997-11-26 1998-11-26 티탄막 형성방법

Country Status (4)

Country Link
US (1) US6174805B1 (ko)
JP (1) JP3189771B2 (ko)
KR (1) KR19990045603A (ko)
CN (1) CN1218282A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100681155B1 (ko) * 2000-06-15 2007-02-09 주성엔지니어링(주) 질화티타늄막 형성방법
KR20210096582A (ko) * 2017-11-28 2021-08-05 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전도성 피처 형성 및 구조

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3003608B2 (ja) * 1997-01-23 2000-01-31 日本電気株式会社 半導体装置の製造方法
JP3191290B2 (ja) * 1999-01-07 2001-07-23 日本電気株式会社 半導体装置の製造方法及び半導体装置の製造方法に用いられるプラズマｃｖｄ装置
US6524952B1 (en) * 1999-06-25 2003-02-25 Applied Materials, Inc. Method of forming a titanium silicide layer on a substrate
JP5211503B2 (ja) * 2007-02-16 2013-06-12 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2008258656A (ja) * 2008-07-16 2008-10-23 Renesas Technology Corp 半導体装置の製造方法
CN106943627B (zh) * 2017-02-15 2020-10-27 北京华钽生物科技开发有限公司 高生物相容性纤维
US20230193473A1 (en) * 2021-12-22 2023-06-22 Intel Corporation Titanium contact formation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148715A (ja) * 1988-11-29 1990-06-07 Canon Inc 半導体デバイスの連続形成装置
US5834371A (en) * 1997-01-31 1998-11-10 Tokyo Electron Limited Method and apparatus for preparing and metallizing high aspect ratio silicon semiconductor device contacts to reduce the resistivity thereof
US5926737A (en) * 1997-08-19 1999-07-20 Tokyo Electron Limited Use of TiCl4 etchback process during integrated CVD-Ti/TiN wafer processing

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100681155B1 (ko) * 2000-06-15 2007-02-09 주성엔지니어링(주) 질화티타늄막 형성방법
KR20210096582A (ko) * 2017-11-28 2021-08-05 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전도성 피처 형성 및 구조
US11232945B2 (en) 2017-11-28 2022-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation and structure

Also Published As

Publication number Publication date
JPH11162875A (ja) 1999-06-18
JP3189771B2 (ja) 2001-07-16
US6174805B1 (en) 2001-01-16
CN1218282A (zh) 1999-06-02

Similar Documents

Publication Publication Date Title
KR100368504B1 (ko) 반도체장치제조방법
US4617087A (en) Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
US5637533A (en) Method for fabricating a diffusion barrier metal layer in a semiconductor device
US5416045A (en) Method for chemical vapor depositing a titanium nitride layer on a semiconductor wafer and method of annealing tin films
US4847111A (en) Plasma-nitridated self-aligned tungsten system for VLSI interconnections
US6841203B2 (en) Method of forming titanium film by CVD
US6326690B2 (en) Method of titanium/titanium nitride integration
US20060246714A1 (en) Method of forming a conductive contact
US6372643B1 (en) Method for forming a selective contact and local interconnect in situ and semiconductor devices carrying the same
KR20020011123A (ko) Ｗ(ｃｏ)6 로부터의 텅스텐막 증착 방법
US6933021B2 (en) Method of TiSiN deposition using a chemical vapor deposition (CVD) process
JP3129232B2 (ja) 半導体装置の製造方法
US20020192396A1 (en) Method of titanium/titanium nitride integration
KR19990045603A (ko) 티탄막 형성방법
JP3208124B2 (ja) 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
JPH10199881A (ja) 半導体装置の製造方法
US5977636A (en) Method of forming an electrically conductive contact plug, method of forming a reactive or diffusion barrier layer over a substrate, integrated circuitry, and method of forming a layer of titanium boride
US6407003B2 (en) Fabrication process of semiconductor device with titanium film
KR100290467B1 (ko) 반도체소자의확산방지막형성방법
JPH06349774A (ja) 埋込みプラグの形成方法
KR0174878B1 (ko) 확산 장벽층 형성방법
US5924009A (en) Titanium silicide interconnect method
JPH0661181A (ja) バリアメタルの形成方法
JPH02162722A (ja) 半導体装置の製造方法
KR20010007527A (ko) 반도체 장치내에 실리사이드를 형성하는 방법 및 이를이용한 프로세서 판독가능 저장매체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010713

Effective date: 20030123

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
NORF Unpaid initial registration fee