JPH06349774A - 埋込みプラグの形成方法 - Google Patents

埋込みプラグの形成方法

Info

Publication number
JPH06349774A
JPH06349774A JP13792193A JP13792193A JPH06349774A JP H06349774 A JPH06349774 A JP H06349774A JP 13792193 A JP13792193 A JP 13792193A JP 13792193 A JP13792193 A JP 13792193A JP H06349774 A JPH06349774 A JP H06349774A
Authority
JP
Japan
Prior art keywords
layer
tin
contact hole
buried
plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13792193A
Other languages
English (en)
Inventor
Takaaki Miyamoto
孝章 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP13792193A priority Critical patent/JPH06349774A/ja
Publication of JPH06349774A publication Critical patent/JPH06349774A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 コンタクトホールに対する埋込みプラグを高
い信頼性をもって良好、確実に形成することができるよ
うする。 【構成】 絶縁層1に形成されたコンタクトホール2に
オーミックコンタクト形成用金属層のTi層3と、Ti
N層4とを順次プラズマCVD法によって被着形成する
工程と、その後、熱CVD法によって上記コンタクトホ
ール2にTiN埋込み層5を埋込む工程とを採ってTi
N/Ti埋込みプラグ6を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば半導体集積回路
における埋込みプラグの形成方法に係わる。
【0002】
【従来の技術】小型、高密度化が要求される半導体集積
回路等の各種電子デバイスにおいて、下層の半導体領域
あるいは配線ないしは電極(以下これらを被コンタクト
部という)に対して上層配線をオーミックコンタクトす
る方法として、下層の被コンタクト部上に形成した絶縁
層に穿設したコンタクトホールに導電性の埋込みプラグ
を埋込んで、この埋込みプラグを介してそのコンタクト
を行うという方法が多く採られる。
【0003】このコンタクトホールへの埋込みプラグの
埋込み技術として、いわゆるステップカバレッジに優れ
たタングステンWのCVD(化学的気相成長)法(以下
BLK−Wという)が広く用いられている。
【0004】しかしながら、BLK−Wは、下地酸化膜
すなわち絶縁層との密着性が悪く、また、このBLK−
Wを拡散層上に直接成膜する場合、その成膜時の原料ガ
スのWF6 による拡散層の侵蝕の問題がある。このた
め、あらかじめオーミックコンタクトを良好に行うため
の密着性確保用のTi層と、WF6 侵蝕に対するバリア
メタルとしてのTiN層とを成膜するTiN/Tiの下
地層の成膜を行って後にBLK−Wを埋込むという方法
が採られている。
【0005】しかし、電子デバイスの、より小型、高密
度化の要求に伴い、コンタクトホール径がより微細化さ
れ、これに伴ってそのアスペクト比(厚さ/径)が大と
なってくると、Ti層やTiN層の下地層の形成によっ
てBLK−Wの埋込み径がより狭隘化され、このBLK
−Wの埋込みが困難となってくる。
【0006】そこで、このコンタクトホールの埋込みプ
ラグを、BLK−Wによらず、その下地金属層としての
TiN/Ti積層膜自体で形成し、これの上にW層を形
成するという方法が注目されている。
【0007】この方法を実施するには、埋込み性に優れ
たTiN/TiのCVD化が必要となる。現在、TiN
層及びTi層共にCVD成膜できる方法としては、N2
及びH2 プラズマにてTiCl4 の還元と窒化を促進さ
せるECR(電子サイクロトロン共鳴)プラズマCV
D、すなわちTiCl4 +H2 +N2 によるTiNのE
CRプラズマCVD、TiCl4 +H2 によるTiのE
CRプラズマCVDのみである。
【0008】ところが、このECRプラズマCVDによ
るTiN/Ti成膜は、プラズマの入射角に成膜の膜厚
が左右され、プラズマの入射し難いコンタクトホール側
壁での膜厚が、コンタクトホールの底部における膜厚に
比しかなり薄くなり、コンタクトホール内に均一良好に
TiN/Tiを成膜することは困難である。
【0009】したがって、このTiN/Tiによってコ
ンタクトホールを埋込むには、コンタクトホールの底部
からTiN/Tiを堆積させるようにTiN及びTiの
各成膜膜厚を厚くしなければならないという不利が生じ
る。
【0010】そこで、異方性を呈するプラズマを用いず
に、熱エネルギーのみで成膜を行う熱CVD法によって
均一な膜厚のTiN/Ti成膜を行うことが期待されて
いる。ところが、TiNのCVDについては、TiCl
4 +NH3 の反応等により実現されているが、TiのC
VDについては、TiCl4 をH2 で還元するには、熱
力学起算に基づき2000℃近い高温が必要となるた
め、半導体集積回路への適用は実現されていない。
【0011】したがって現在、各部一様な厚さに良好に
TiN/Tiを共にCVD成膜する技術が実現されてお
らず、これがコンタクトホールにTiN/Tiの埋込み
プラグを形成する上の大きな障害となっている。
【0012】
【発明が解決しようとする課題】本発明は、コンタクト
ホールに対する埋込みプラグを高い信頼性をもって良
好、確実に形成することができるようにした埋込みプラ
グの形成方法を提供する。
【0013】
【課題を解決するための手段】第1の本発明は、図1〜
図3にその工程図を示すように、絶縁層1に形成された
コンタクトホール2にオーミックコンタクト形成用金属
層のTi層3と、TiN層4とを順次プラズマCVD
(プラズマ化学的気相成長)法によって被着形成する工
程(図1)と、その後、熱CVD(熱化学的気相成長)
法によってコンタクトホール2にTiNの埋込み層5を
埋込む工程(図2)とを採ってTiN/Ti埋込みプラ
グ6を形成する(図3)。
【0014】第2の本発明は、図4〜図7に示すよう
に、絶縁層1に形成されたコンタクトホール2にオーミ
ックコンタクト形成用金属層のTi層3をプラズマCV
Dする工程(図4)と、その後、Ti層3を窒化アニー
ル処理するアニール工程(図5)と、更にその後、熱C
VDによってコンタクトホール2にTiNの埋込み層5
を埋込む工程(図6)とを採ってTiN/Ti埋込みプ
ラグを形成する(図7)。
【0015】
【作用】上述したように、本発明では、良好なオーミッ
クコンタクトをとるためのTi層3を、プラズマCVD
によって形成するものであって、このようにするこによ
って熱CVDにおけるような高温を伴うことなく成膜す
る。この場合プラズマCVDによって形成されたTi
は、少なくともオーミックコンタクトホールの底面、す
なわちオーミックコンタクトを良好に行うことを必要と
するコンタクトホールの底面には、良好に必要充分な厚
さに形成することができる。
【0016】そして、オーミックコンタクトホール2内
にカバレージ良くTiNを埋込むことのできる熱CVD
によってTiN埋込み層5を埋込むものであるが、この
場合、プラズマCVD処理室から熱CVD処理室に移行
する作業中に、酸化され易いTiが酸化されてしまう不
都合を回避するために、Tiの熱CVDに先立ってTi
層3のプラズマCVD後に連続して同様にプラズマCV
Dによってあるいは窒化アニール工程を採って、Ti層
3を外気にさらすことなく、酸化防止のTiN層4を形
成するので安定してTiの埋込みプラグ6の形成を行う
ことができる。
【0017】
【実施例】先ず図1の第1の本発明方法について、その
一実施例を挙げて詳細に説明する。
【0018】この例では、半導体基体例えばシリコン基
体11の一主面に臨んで形成された半導体領域12に、
これに対する配線接続を行うための埋込みプラグを、基
体表面に形成されているSiO2 による絶縁層1に穿設
したコンタクトホールを通じてオーミックにコンタクト
する場合を示す。
【0019】図1に示すように、絶縁層1に形成された
コンタクトホール2内を含んで全面的に、すなわちコン
タクトホール2の底面、つまり半導体領域12上と、コ
ンタクトホール2の内周面とに渡って全面的に、オーミ
ックコンタクト形成用金属層のTi層3とその酸化防止
のTiN層4とを順次ECRプラズマCVD法によって
形成する。
【0020】このTi層3と、TiN層4の形成は、先
ずコンタクトホール2に対し希ふっ酸処理し、その後自
然酸化膜還元能力を有し、下地基体11のシリコンとの
反応によりシリサイド化し安定なオーミックコンタクト
を形成できるTi層3をECRプラズマCVDによって
形成し、続いて同一のECRプラズマCVD装置によっ
てTiN層4の形成を行う。
【0021】このTi層3の成膜は、上述したシリサイ
ドの形成を行うことのできる5〜10nmの厚さに、例
えば基体温度420℃、圧力0.23Paとし、原料ガ
スとしてTiCl4 とH2 とArとをそれぞれ10scc
m、50sccm、43sccmをもって供給することによって
行う。
【0022】TiN層4の成膜は、次工程への移行にお
ける大気中への開放に際して下層のTi層3が酸化され
るを防止する例えば厚さ30nmの厚さに、例えば基体
温度420℃、圧力0.12Paとし、原料ガスとして
TiCl4 とH2 とN2 とArとをそれぞれ20sccm、
26sccm、8sccm、43sccmをもって供給することによ
って行う。
【0023】次に、上述のECRプラズマCVD装置か
ら基体11を熱CVD装置へと移行し、埋込み性に優れ
た熱CVDにより、図2に示すように、コンタクトホー
ル2を完全に埋込むように、全面的にTiN埋込み層5
を形成する。
【0024】このTiN埋込み層5の形成は、例えば基
体温度450℃〜650℃で、圧力2660Paで、原
料ガスとしてTiCl4 とNH3 とN2 とをそれぞれ8
0〜100sccm、300sccm、500sccmをもって供給
することによって行う。
【0025】その後、図3に示すように、例えばCl系
ガスを用いたエッチバックにより、絶縁層1上のTiN
埋込み層5、TiN層4、Ti層3をエッチングして、
コンタクトホール2内のTiN埋込み層5、TiN層
4、Ti層3のみを残してTiN/Tiによる埋込みプ
ラグ6を形成する。
【0026】このエッチバック処理の条件は、例えばエ
ッチングガスとして、Cl2 とArとをそれぞれ10〜
30sccmと100〜300sccmをもって供給し、150
〜300Wの高周波パワーをもって行う。
【0027】次に、第2の本発明方法の一実施例を図4
〜図7を参照して説明する。この場合においても、半導
体基体例えばシリコン基体11の一主面に臨んで形成さ
れた半導体領域12に、これに対する配線接続を行うた
めの埋込みプラグを、基体表面に形成されているSiO
2 による絶縁層1に穿設したコンタクトホールを通じて
オーミックにコンタクトする場合である。
【0028】この場合、図4に示すように、絶縁層1に
形成されたコンタクトホール2内を含んで全面的に、す
なわちコンタクトホール2の底面、つまり半導体領域1
2上と、コンタクトホール2の内周面とに渡って全面的
に、オーミックコンタクト形成用金属層のTi層3のみ
をECRプラズマCVD法によって形成する。
【0029】このTi層3の形成においても、前述の例
と同様に、先ずコンタクトホール2に対し希ふっ酸処理
し、その後自然酸化膜還元能力を有し、下地基体11の
シリコンとの反応によりシリサイド化し安定なオーミッ
クコンタクトを形成できるTi層3をECRプラズマC
VDによって形成する。
【0030】このTi層3の成膜は、上述の例と同様の
方法、条件をもってコンタクトホール2内の底面での厚
さが5〜10nmになるように形成する。
【0031】その後、この第2の本発明では、Ti層3
に対して窒化アニール処理を行ってTiN層4の形成を
行う。この窒化アニール処理は、例えばN2 またはNH
3 ガス中で600℃〜900℃の加熱によって行い得
る。
【0032】このアニール処理で、図5に示すように、
Ti層3は、シリコン基体11との接触部、すなわち半
導体領域12とのコンタクト部においてTiとSiとの
反応によって良好なオーミックコンタクトが得られるシ
リサイド層13を生成すると共に、Ti層3の窒化を行
うが、上述したように、Ti層3をコンタクトホール2
の底面で5〜10nmの厚さに形成するとき、コンタク
トホール2の側面では1〜4nm程度の厚さとなること
から、このコンタクトホール2の側面に堆積形成された
Ti層3においては、その表面から殆ど全厚さに渡って
窒化されてTiN層4が形成される。
【0033】その後、図6及び図7に示すように、図2
及び図3で説明したと同様の方法によってコンタクトホ
ール2内を埋込んでTiN埋込み層5を形成し、エッチ
バックを行って埋込みプラグ6の形成を行う。
【0034】上述した各本発明によってコンタクトホー
ルに埋込みプラグ6の形成を行って後は図示しないが、
Al、W等の導電性にすぐれた金属等の上層の配線を所
定のパターンに埋込みプラグ6と電気的に連接して形成
する。
【0035】尚、上述した各例では、下層の被コンタク
ト部が半導体領域12であって、これに対して上層配線
のコンタクトのための埋込みプラグ6の形成を行った場
合であるが、例えば被コンタクト部が下層配線としての
例えば多結晶シリコン半導体層に対するコンタクトを行
う場合等における埋込みプラグの形成に本発明を適用す
ることもできるなど、上述の例に限られず種々の態様を
とる半導体集積回路、その他の電子デバイスに本発明を
適用することができる。
【0036】また、上述の各例では、Ti層3の形成、
更に第1の本発明ではTiN層4の形成をECRプラズ
マCVDによって形成した場合であるが、ECRによら
ないプラズマCVDによって形成することもできる。
【0037】
【発明の効果】本発明によれば、最終的に埋込み性に優
れたすなわちステップカバレージの良い熱CVDによっ
てTiN埋込み層5を堆積させてコンタクトホールの埋
込みを行って埋込みプラグ6を形成するので、機械的及
び電気的特性に優れた埋込みプラグを形成できる。
【0038】そして、このTiN埋込み層5の形成の下
地層としてのTi層3は高温加熱を必要としないプラズ
マCVDによって形成するので、半導体デバイスの製造
に適用することができ、コンタクトホールの微細化に適
応できることから、半導体集積回路の微細、高密度化を
はかることができる。
【0039】そして、本発明では、下層のTi層3をプ
ラズマCVD、例えばECRプラズマCVDによって形
成することから、安定した信頼性の高い埋込みプラグの
形成を行うことができると共に、このようにECRプラ
ズマCVDから熱CVDへの移行によって大気に開放さ
れるにもかかわらず、Ti層3上には同様にECRプラ
ズマCVDあるいは窒化アニール処理によってTiN層
4の形成が行われているので、このTiN層4によって
Ti層3の酸化を効果的に防止でき、信頼性の高い埋込
みプラグを形成できる。
【図面の簡単な説明】
【図1】本発明方法の一例の一工程図である。
【図2】本発明方法の一例の一工程図である。
【図3】本発明方法の一例の一工程図である。
【図4】本発明方法の他の例の一工程図である。
【図5】本発明方法の他の例の一工程図である。
【図6】本発明方法の他の例の一工程図である。
【図7】本発明方法の他の例の一工程図である。
【符号の説明】
1 絶縁層 2 コンタクトホール 3 Ti層 4 TiN層 5 TiN埋込み層 6 埋込みプラグ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 絶縁層に形成されたコンタクトホールに
    オーミックコンタクト形成用金属層のTi層と、TiN
    層とを順次プラズマ化学的気相成長法によって被着形成
    する工程と、 その後、熱化学的気相成長法によって上記コンタクトホ
    ールにTiN埋込み層を埋込む工程とをとることを特徴
    とする埋込みプラグの形成方法。
  2. 【請求項2】 絶縁層に形成されたコンタクトホールに
    オーミックコンタクト形成用金属層のTi層をプラズマ
    化学的気相成長する工程と、 その後、上記Ti層を窒化アニール処理するアニール工
    程と、 その後、熱化学的気相成長法によって上記コンタクトホ
    ールにTiN埋込み層を埋込む工程とをとることを特徴
    とする埋込みプラグの形成方法。
JP13792193A 1993-06-08 1993-06-08 埋込みプラグの形成方法 Pending JPH06349774A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13792193A JPH06349774A (ja) 1993-06-08 1993-06-08 埋込みプラグの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13792193A JPH06349774A (ja) 1993-06-08 1993-06-08 埋込みプラグの形成方法

Publications (1)

Publication Number Publication Date
JPH06349774A true JPH06349774A (ja) 1994-12-22

Family

ID=15209806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13792193A Pending JPH06349774A (ja) 1993-06-08 1993-06-08 埋込みプラグの形成方法

Country Status (1)

Country Link
JP (1) JPH06349774A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999035675A1 (fr) * 1998-01-09 1999-07-15 Tokyo Electron Limited Procede pour former un film de titane par d.c.p.v.
US6020642A (en) * 1997-01-31 2000-02-01 Nec Corporation Interconnection system in a semiconductor device
US6136692A (en) * 1997-02-20 2000-10-24 Nec Corporation Method for forming metal plug electrode in semiconductor device
WO2000063959A1 (en) * 1999-04-20 2000-10-26 Tokyo Electron Limited METHOD FOR SINGLE CHAMBER PROCESSING OF PECVD-TI AND CVD-TIN FILMs IN IC MANUFACTURING
KR100383154B1 (ko) * 1997-11-05 2003-05-12 도쿄 엘렉트론 가부시키가이샤 티탄 질화물의 접촉 플러그 형성부
DE10208714A1 (de) * 2002-02-28 2003-09-25 Infineon Technologies Ag Kontakt für integrierte Schaltung und entsprechendes Herstellungsverfahren
KR100558034B1 (ko) * 1999-06-30 2006-03-07 주식회사 하이닉스반도체 텅스텐 비트라인 형성시 플러그의 손상을 방지할 수 있는 반도체 소자 제조 방법
JP4763894B2 (ja) * 1999-04-27 2011-08-31 東京エレクトロン株式会社 ハロゲン化タンタル前駆物質からのcvd窒化タンタルプラグの形成

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020642A (en) * 1997-01-31 2000-02-01 Nec Corporation Interconnection system in a semiconductor device
US6136692A (en) * 1997-02-20 2000-10-24 Nec Corporation Method for forming metal plug electrode in semiconductor device
KR100383154B1 (ko) * 1997-11-05 2003-05-12 도쿄 엘렉트론 가부시키가이샤 티탄 질화물의 접촉 플러그 형성부
WO1999035675A1 (fr) * 1998-01-09 1999-07-15 Tokyo Electron Limited Procede pour former un film de titane par d.c.p.v.
WO2000063959A1 (en) * 1999-04-20 2000-10-26 Tokyo Electron Limited METHOD FOR SINGLE CHAMBER PROCESSING OF PECVD-TI AND CVD-TIN FILMs IN IC MANUFACTURING
US6274496B1 (en) 1999-04-20 2001-08-14 Tokyo Electron Limited Method for single chamber processing of PECVD-Ti and CVD-TiN films for integrated contact/barrier applications in IC manufacturing
JP4763894B2 (ja) * 1999-04-27 2011-08-31 東京エレクトロン株式会社 ハロゲン化タンタル前駆物質からのcvd窒化タンタルプラグの形成
KR100558034B1 (ko) * 1999-06-30 2006-03-07 주식회사 하이닉스반도체 텅스텐 비트라인 형성시 플러그의 손상을 방지할 수 있는 반도체 소자 제조 방법
DE10208714A1 (de) * 2002-02-28 2003-09-25 Infineon Technologies Ag Kontakt für integrierte Schaltung und entsprechendes Herstellungsverfahren
US6903009B2 (en) 2002-02-28 2005-06-07 Infineon Technologies Ag Methods for fabricating a contact for an integrated circuit
DE10208714B4 (de) * 2002-02-28 2006-08-31 Infineon Technologies Ag Herstellungsverfahren für einen Kontakt für eine integrierte Schaltung

Similar Documents

Publication Publication Date Title
US6255216B1 (en) Methods of forming a contact having titanium silicide and titanium formed by chemical vapor deposition
KR100220935B1 (ko) 메탈 콘택 형성방법
US6372643B1 (en) Method for forming a selective contact and local interconnect in situ and semiconductor devices carrying the same
JP2008060603A (ja) 成膜方法
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
JPH0669157A (ja) チタン膜の形成方法
JP4103461B2 (ja) 成膜方法
JPH06349774A (ja) 埋込みプラグの形成方法
US6602785B1 (en) Method of forming a conductive contact on a substrate and method of processing a semiconductor substrate using an ozone treatment
KR20040059842A (ko) 반도체 장치의 콘택트 홀 형성 방법
US6174805B1 (en) Titanium film forming method
KR100290467B1 (ko) 반도체소자의확산방지막형성방법
JP2001210606A (ja) 半導体装置の製造方法
JPH0653165A (ja) メタルプラグの形成方法
JP2000022096A (ja) 半導体素子の製造方法
US7312150B2 (en) Method of forming cobalt disilicide layer and method of manufacturing semiconductor device using the same
KR0161889B1 (ko) 반도체장치의 배선 형성방법
JP2001203171A (ja) 半導体デバイスのシリサイド形成方法
JP2871943B2 (ja) 半導体装置の製造方法
JP3399798B2 (ja) 半導体装置の製造方法
JP3211290B2 (ja) 半導体装置の形成方法
KR100445411B1 (ko) 반도체소자의금속배선형성방법
JP3129251B2 (ja) コンタクトプラグ形成方法
KR100451493B1 (ko) 반도체소자의금속배선형성방법
KR100365739B1 (ko) 캐패시터의텅스텐상부전극형성방법