CN1218282A - 钛膜形成方法 - Google Patents

钛膜形成方法 Download PDF

Info

Publication number
CN1218282A
CN1218282A CN98124972A CN98124972A CN1218282A CN 1218282 A CN1218282 A CN 1218282A CN 98124972 A CN98124972 A CN 98124972A CN 98124972 A CN98124972 A CN 98124972A CN 1218282 A CN1218282 A CN 1218282A
Authority
CN
China
Prior art keywords
reative cell
film
titanium
gas
titanium film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98124972A
Other languages
English (en)
Inventor
占部耕児
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1218282A publication Critical patent/CN1218282A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

在本发明的钛膜形成方法中,在形成钛膜之前,将用于形成钛膜的反应室中的温度设定为等于或高于用氯和氢产生氯化氢时的温度。然后在预定时间周期内将氢化气体送入反应室中。由于该工艺,在形成钛膜之前,就可还原残留在用于形成钛膜的反应室中的氯气和氯化钛气体。

Description

钛膜形成方法
本发明涉及钛膜形成方法，特别涉及利用等离子体化学汽相淀积法淀积钛的钛膜形成方法，该方法可用于包括形成阻挡金属步骤的半导体器件制造方法。
随着LSI集成度的增加，接触孔的直径减小，纵横比(深度/直径)增加。假设互连应通过具有这样的高纵横比的接触孔连接到MOS晶体管的源和漏。在这种情况下，第一，在掺有杂质的界面形成如钛之类的难熔金属的硅化物。第二，用钨作为导电材料填充接触孔。
首先说明第一点。当例如用铝作为栓塞填充在硅衬底中的杂质区例如源或漏中形成的接触孔时，铝扩散进硅衬底。随着LSI集成度的增加，诸如源和漏之类的杂质区形成得更浅。由此，铝扩散区达到的深度比杂质扩散区的深度深。如果栓塞材料以这种方式比杂质区更深地扩散，那么将有损于晶体管的功能。
例如，如果预先在接触孔的底部上形成硅化钛，并在其上形成栓塞，那么就可防止栓塞材料扩散入硅衬底中，从而解决上述问题。
下面说明第二点。将栓塞填充进接触孔中而不产生任何空隙。如上所述用栓塞填充具有高纵横比的微细构图的接触孔是不容易的。例如，如果用溅射法将铝填充入接触孔中，那么在接触孔的中心部分会产生空隙。由此，正如众所周知的那样，将钨填充进接触孔中，以用化学汽相淀积法(CVD)形成栓塞。由于CVD法具有极好的台阶覆盖特性，因而可没有空隙地填充接触孔。钨具有低电阻，选择其作为可用CVD法淀积的材料。
如上所述，当用于连接的触点互连微细构图的MOS晶体管的源和漏时，在各触点与硅衬底之间的界面形成如硅化钛之类的难熔金属硅化物，并用CVD法在硅化物上形成钨，以填充各接触孔。
下面将简要说明具有按上述方式形成的接触孔的半导体器件的常规制造方法。
下面是形成连接源和漏的触点的例子。
首先，如图5A所示，在形成有MOS晶体管的硅衬底501上淀积氧化硅，于是形成层间绝缘层510。在该例中，在由硅衬底501中的单元隔离氧化膜502分隔的区域中形成MOS晶体管。该MOS晶体管由通过栅绝缘膜503形成的栅极504，和通过将带有预定导电类型的杂质掺入位于栅极504两侧的硅衬底501中形成的源和漏505构成。
接着，如图5B所示，在层间绝缘层510中形成接触孔511，于是露出源和漏505形成区域。
如图5C所示，在包括接触孔511的底部和侧表面的层间绝缘层510上形成作为难熔金属膜的钛膜506，其厚度约为10nm。可用化学汽相淀积法以四氯化钛、氢和氩作为气体源，淀积钛，来形成该钛膜506。在进行淀积时加热硅衬底501到约500℃。利用该工艺，使钛膜与硅衬底501相互反应，在它们之间的界面形成厚约20nm的硅化钛膜507。
如果在硅化钛膜507上淀积钨，填充接触孔511，那么可形成通过接触孔511的互连。可是，钨的淀积还原硅化钛膜507。用CVD法以WF6作为气体源，形成钨膜，填充接触孔。在用CVD法进行钨膜的形成中，由于用WF6，因而膜形成气氛包含氟。因该氟和钛容易形成化合物，并且该氟化钛是气体，因此该氟化物中的钛含量变得低于硅化钛膜507中的钛含量。这是由于在用CVD法形成钨膜时，硅化钛被腐蚀。由于在硅化钛膜507上几乎没有留下钛膜506，若用CVD法在硅化钛膜507上直接形成钨膜，那么硅化钛膜507将被还原。
为了防止这种情况，当用硅化钛作为阻挡膜，和如上所述将用CVD法在阻挡膜上形成钨膜时，形成氮化钛膜来保护硅化钛。
首先，为在钛膜506上形成该氮化钛膜，将钛膜506暴露于氨，于是形成氮化钛膜506a。这可防止新淀积的氮化钛膜剥离。这是因为形成于钛膜上的氮化钛膜容易剥离。
用上述工艺，如图5D所示，在已用氮化法进行转换的氮化钛膜506a上形成厚度约为500nm的新的氮化钛膜508。可用化学汽相淀积法以四氯化钛、氢和氩作为气体源淀积该膜。
然后用CVD法以WF6作为气体源，在所获得的结构上形成钨膜。接着，对层间绝缘层510上的钨膜和氮化钛膜506a和508刻图，形成连接源和漏的互连部分520，如图5E所示。
上述工艺的重要点在于钛膜506的厚度，在一定程度上它决定硅化钛膜507的厚度。
如果钛膜506非常厚，那么硅化钛膜507也变得厚。硅化钛膜507的厚度增加，导致硅衬底501中硅的消耗增加。如果硅化钛膜507非常厚，那么硅化钛膜507的底部就可能伸过源和漏505的形成区与硅衬底501接触。也就是说，如果钛膜506非常厚，那么互连部分520就不能适当地连接源和漏505。
与此相反，如果钛膜506非常薄，则会因硅化钛膜507变薄，使互连部分520与源和漏505之间通过氮化钛膜508等的电阻增加。
以氟化钛气体作为气体源，通过利用RF放电的等离子体CVD形成上述钛膜，其理由如下。
首先，等离子体CVD允许在低于热CVD的温度下形成膜，并且即使在使用在热处理工艺中不能反应或反应非常慢的材料的情况下，也允许以适当的淀积率形成膜。因此，按照等离子体CVD法，可形成薄钛膜同时抑制氧化钛膜的形成。钛在室温附近的温度下显现出极好的抗腐蚀性，但在高温下变得非常活泼并容易氧化。比热CVD法进行比较，等离子体CVD对于精细结构表现出极好的台阶覆盖特性。
按照使用等离子体的该CVD法，在可抽真空构成真空容器的反应室中进行成膜。更具体化说，将待处理的衬底置于反应室中，并对反应室抽真空。此后，将作为气体源的四氯化钛、氢和氩送入反应室中，对反应室施加RF放电产生氩等离子体同时加热衬底。等离子体一产生，四氯化钛便被分解，生成的钛就淀积于衬底上。在这种情况下，产生的钛不仅淀积于衬底上而且还淀积于反应室中的其它部分上。
同时，在反应室中产生分解的氯气，以形成钛膜。如果该产生的氯气留在反应室中，那么与淀积在反应室中的钛反应，可形成新的氯化钛。该产生的氯化钛的存在致使过多的氯化钛气体被提供给被处理衬底。在这种情况下，钛膜506的厚度超过预定的值。
在反应室中淀积钛的状态下，形成的钛膜具有超过预定值的厚度。如果改变设置来减小该膜厚，那么随着待处理衬底数量的增加，形成的膜会变得非常薄。这是因为随着形成薄钛膜的衬底的数量增加，淀积于反应室中的钛被消减，从而还原了额外氯化钛气体的供给。
在这种情况下，获得的钛膜变得比事先计划的膜薄。结果，获得的钛膜变得过薄，和硅化钛层变得过薄。
如上所述，当用等离子体CVD形成薄钛膜时，所获得的薄钛膜的厚度随待处理衬底的数量变化而变化。
如上所述，当要精确地控制形成的各钛膜的厚度时，这种膜厚的变化会产生严重的问题。
因此，本发明的主要目的是提供在其中能够以稳定的钛淀积速率形成钛膜的环境。
为了实现上述目的，按照本发明的一个方案，提供一种钛膜形成方法，该方法至少包括：第一步骤，将抽成预定真空的反应室的内壁和设置于反应室中的构件的温度设定为不低于用氯和氢产生氯化氢时的温度，和将氢化气体在预定时间周期送入反应室中；第二步骤，在将氢化气体停止送入反应室之后，将待处理衬底放置于反应室中；第三步骤，将反应室抽真空到预定真空度；和第四步骤，至少分别将氯化钛气体和氩气按预定的流速送入反应室中，在衬底的膜形成表面上产生气体的等离子体并在衬底上形成钛膜。
按照该设置，在第一步骤中，可还原残留于反应室中的氯气和氯化钛气体。
按照本发明的第二方案，提供一种钛膜形成方法，该方法至少包括将待处理的第一衬底(301)放置于反应室中的第一步骤；将反应室抽至预定真空度的第二步骤；至少分别将氯化钛气体和氩气按预定的流速送入反应室中，在第一衬底的膜形成表面上产生气体的等离子体并在第一衬底上形成钛膜的第三步骤；第四步骤，将反应室的内壁和设置于反应室中的构件的温度设定为不低于用氯和氢产生氯化氢时的温度，和将氢化气体在预定时间周期送入反应室中；第五步骤，在将氢化气体停止送入反应室中之后，将第一衬底从反应室中取出；将第二衬底置于反应室中的第六步骤；将反应室抽至预定真空度的第七步骤；和第八步骤，至少分别将氯化钛气体和氩气按预定的流速送入反应室中，在衬底的膜形成表面上产生气体的等离子体并在第二衬底上形成钛膜。
按照该设置，在第四步骤中，即使在其上形成钛膜的第一衬底置于反应室中，也可还原残留于反应室中的氯气和氯化钛气体。
图1A-1E是用于说明用本发明第一实施例的钛膜形成方法制造半导体器件的工艺的剖面图；
图2A-2B是展示在本发明第一实施例中的钛膜形成装置结构的图；
图3A-3E是用于说明用本发明第二实施例的钛膜形成方法制造半导体器件的工艺的剖面图；
图4A-4B是展示在本发明第二实施例中的钛膜形成装置结构的图；和
图5A-5E是用于说明用常规钛膜形成方法制造半导体器件的工艺的剖面图。
下面，参照附图详细说明本发明的实施例。第一实施例
首先说明本发明的第一实施例。
在这种情况下，形成钛膜，以形成用作半导体器件的阻挡金属的硅化钛。
首先，如图1A所示，在其上形成MOS晶体管的硅衬底101上淀积氧化硅，以便形成厚度约2μm的层间绝缘层110。该MOS晶体管具有已知的LDD结构。在由厚度约为200nm的单元隔离氧化膜102分隔的硅衬底区域中形成MOS晶体管。此外，MOS晶体管包括通过栅绝缘膜103形成的栅极104。在栅极104的侧面形成侧壁104a。MOS晶体管还包括源和漏105，其中通过用具有预定导电率的杂质对位于栅电极104侧壁104a侧面的硅衬底101的那些部分进行掺杂，形成该源和漏105。MOS晶体管有形成于侧壁104a之下的具有LDD结构的轻掺杂区(LDD)105a。
接着，如图1B所示，在层间绝缘层110中形成接触孔111，于是露出源和漏105形成区的表面。用已知的光刻技术形成掩模图形，以该掩模图形作为掩模选择腐蚀层间绝缘层110，可形成这些孔。应指出，在形成接触孔111之后除掉该掩模图形。
如图1C所示，在包括接触孔111的底部和侧表面的层间绝缘层110上形成厚度约为10nm的钛膜106。例如，用如图2A中所示的使用等离子体CVD法的钛膜形成装置形成该钛膜106。该钛膜形成装置包括在反应室201中的衬底支架202，在其上放置待处理的衬底。衬底支架202有电阻加热器203，可加热放置于其上的衬底。设置于反应室201中且与衬底支架202相对的上电极204。在上电极204与衬底支架202之间可提供RF放电。在上电极204中形成许多孔，使得如氩之类的气体可通过这些孔送入反应室中。用与通气孔相连的抽真空装置(未示出)可对反应室201抽真空。
因此，例如用抽真空装置(未示出)对反应室201抽真空，通过上电极204将氩气送入反应室中，在该室中产生预定的真空度。在这种状态下，当在上电极204与衬底支架202之间提供RF放电时，在衬底支架202之上可产生等离子体。除氩气外，将四氟化钛气体和氢气送入反应室201中之后，产生等离子体，在放置于衬底支架202上的衬底上形成钛膜。
在这种状态下，例如在下列条件下形成钛膜。分别按2sccm、1000sccm和500sccm送入四氟化钛、氢和氩，控制衬底温度使其变为600℃，和将反应室201中的压力设定为5乇。在这种状态下，提供500kw的RF电功率，于是产生等离子体。
用上述工艺，如图1C所示，形成钛膜106。此时，如上所述，设置衬底温度为600℃。如图1C所示，由此在各接触孔111的底部上形成厚度约为20nm的硅化钛膜107。当钛膜106与硅衬底101反应并且钛膜106局部变成了硅化物时形成该膜。然后硅化钛膜107起阻挡膜的作用。
如果在硅化钛膜107上淀积钨以填充接触孔111，则可形成通过接触孔111进行连接的互连。可是，如上所述，钨的淀积会还原硅化钛膜107。
由此，当要用CVD法将钨淀积于接触孔111中以便保护硅化钛时，形成氮化钛膜。
为在钛膜106上形成该氮化钛膜，例如，将钛膜106暴露于氨，使其氮化成氮化钛膜106a。这可防止新淀积的氮化钛膜的剥离。形成于钛膜上的氮化钛膜容易剥离。
使用例如用于氮化处理的等离子体处理工艺进行该氮化处理。首先，将衬底101置于该处理设备的反应室中。然后设定反应室中的压力约为20乇，同时按约100sccm送入氨气。结果，露出的钛膜106被氮化，变成氮化钛膜106a。
如图1D所示，用CVD法在氮化钛膜106a上形成厚度约为50nm的氮化钛膜108。在下列处理条件下形成该氮化钛膜108。分别按40sccm、100sccm和3000sccm送入四氟化钛、胺和氮，压力设定为20乇，和衬底温度设定为600℃。
在该处理之后，用CVD法以WF6为气体源形成钨膜。对该钨膜和层间绝缘层110上的氮化钛膜106a和108进行构图，形成连接源和漏105的互连部分120，如图1E所示。
在该状态下，如上所述，在图1C中的钛膜106的厚度很大程度地影响在互连部分120与源和漏105之间的连接状态。该钛膜106的厚度取决于各气体例如四氟化钛、氢和氩的送入量，与这些气体有关的反应室压力，衬底温度，提供的RF功率和成膜时间。如果反应室中四氟化钛的量超出控制，那么钛膜的厚度不能被精确地控制。
更具体地说，如图2A所示，按照第一实施例，在钛膜形成装置的反应室201中，在衬底支架202等的周边部分上形成钛膜206。同时，如上所述，在反应室201中，产生分解的氯，以便形成钛膜。结果，在反应室201中，由于氯与上述钛相互反应，如氯气和TiClX气体之类的残留气体210在大气中漂游。如上所述，残留气体210的存在妨碍对钛膜106厚度的精确控制。
为此，在第一实施例中，按下述那样除去该残留的氯气和氯化钛(TiClX)气体。如图2B所示，将预定量的氢化气体211通过上电极204送入反应室201中。然后停止向反应室201中送入气体211。反应室201中的压力返回到大气压。此后，将待处理的衬底加载于反应室201中，并置于衬底支架202上。即进行图1C所示的形成钛膜106的成膜处理。在使用该气体211的工艺中，反应室201被抽真空至1乇，反应室201中的温度提高到约600℃。在该状态下，按100sccm条件将硅烷气体送入反应室中达30秒。作为气体211，可用B2H6或AsH4之类的氢化气体代替SiH4或Si2H2之类的硅烷气体。
当被送入其温度设定为约600℃高温的反应室201中的气体211与残留的氯接触时，氢从气体211中释放出来并与氯反应，形成氯化氢。同样地，当送入反应室201中的气体211与残留的氯化钛气体接触时，氢从气体211中释放出来并与氯化钛中的氯反应，形成氯化氢。这是由于在氯和氢之间的结合能高于氯和氮之间的结合能。在以上的说明中，反应室201中的温度设定在约600℃。可是，本发明并不限于此，可设定该温度为等于或高于形成氯化氢的反应开始时的温度。也就是说，该温度可设定为等于或高于由送入的氢化气体和残留的氯气或氯化钛气体产生氯化氢时的温度。
与氯气和氯化钛气体相比，通过抽真空处理可容易地从反应室201除去该氯化氢气体。通过以这种方式送入气体211，残留的氯被转换为容易排除的氯化氢。结果，残留在反应室201中的氯气和氯化钛气体的分压被减小。当氯气和氯化钛气体的分压被减小时，可更精确地控制钛膜106的厚度。如果用硅烷气体作为气体211，那么可将淀积于反应室201中的钛膜转换为硅化物。结果，硅化物膜206a被形成，如图2B所示。当以这种方式形成硅化物膜206a时，即使在存在氯或气氛中包含氯时，也不产生新的氯化钛气体。这是因为，硅和钛之间的结合能高于钛和氯之间的结合能。
应注意，当送入该氢化气体211时，可在上电极204与衬底支架202之间施加几百KW的RF放电。这在反应室201中产生等离子体，加速上述氯化氢的产生。
如上所述，按照第一实施例，在形成钛膜之前，将钛膜形成装置的反应室中的温度设定为等于或高于在有氯和氢的情况下产生氯化氢时的温度。在该温度下，如SiH4、Si2H2、B2H6或AsH4之类的氢化气体被送入反应室中。在此状态下，在送入氢化气体之后，在反应室中激发RF放电，以便产生等离子体。如果用硅烷气体作氢化气体，那么淀积于反应室中的钛可被转换为硅化物。即使在有氯气存在的情况下，这也可抑制氯化钛的产生。
因此，按照第一实施例，在钛膜的形成中可获得稳定的四氯化钛分压。也就是说，可精确地控制将要形成的钛膜的厚度，因而可稳定与该膜接触的各电极的电特性。第二实施例
下面参照附图说明本发明的第二实施例。
首先，如图3A所示，在其上形成MOS晶体管的硅衬底301上淀积氧化硅，以便形成厚度约2μm的层间绝缘层310。该MOS晶体管具有已知的LDD结构。在由厚度约为200nm的单元隔离氧化膜302分隔的硅衬底301的区域中形成MOS晶体管。此外，MOS晶体管包括通过栅绝缘膜303形成的栅极304；形成于栅电极304侧表面上的侧壁304a；源和漏305，其中通过用具有预定导电率的杂质对位于栅电极304侧壁304a侧面上的硅衬底301的那些部分进行掺杂，形成该源和漏305；形成于侧壁304a之下的轻掺杂区(LDD)305a。
接着，如图3B所示，在层间绝缘层310中形成接触孔311，于是露出源和漏305形成区的表面。用已知的光刻技术形成掩模图形，以该掩模图形作为掩模选择腐蚀层间绝缘层310，可形成这些孔。应指出，在形成接触孔311之后除掉该掩模图形。
如图3C所示，在包括接触孔311的底部和侧表面的层间绝缘层310上形成厚度约为10nm的钛膜306。
用如图4A中所示的使用等离子体CVD法的钛膜形成装置形成该钛膜。该钛膜形成装置包括在反应室401中的衬底支架402，在其上放置待处理的衬底402a。衬底支架402有电阻加热器403，可加热放置于其上的衬底。设置于反应室401中且与衬底支架402相对的上电极404。在上电极404与衬底支架402之间可提供RF放电。在上电极404中形成许多孔，使得如氩之类的气体可通过这些孔送入反应室中。用与通气孔405相连的抽真空装置(未示出)可对反应室401抽真空。
因此，例如用抽真空装置(未示出)对反应室401抽真空，通过上电极404将氩气送入反应室中，在该室中产生预定的真空度。在这种状态下，当在上电极404与衬底支架402之间提供RF放电时，在衬底支架402之上可产生等离子体。除氩气外，将四氟化钛气体和氢气送入反应室401中之后，产生等离子体，在放置于衬底支架402上的衬底402a上形成钛膜。
在这种状态下，例如在下列条件下形成钛膜。分别按2sccm、1000sccm和500sccm送入四氟化钛、氢和氩，控制衬底温度使其变为600℃，和将反应室401中的压力设定为5乇。在这种状态下，提供500kw的RF电功率，于是产生等离子体。
用上述工艺，如图3C所示，形成钛膜306。此时，如上所述，设置衬底温度为600℃。如图3C所示，由此在各接触孔311的底部上形成厚度约为20nm的硅化钛膜307。当钛膜306与硅衬底301反应并且钛膜306局部变成了硅化物时形成该膜。然后硅化钛膜307起阻挡膜的作用。
正如第一实施例中所示的那样，图3C中钛膜306的厚度极大地影响互连源/漏305的连接状态。在形成钛膜306之后，在反应室401中残余如氯或氯化钛之类的残留气体410，如图4A所示。该残留气体410引发当用该钛膜形成装置形成钛膜时所面临的问题。
因此，在第二实施例中，在形成钛膜306之后，将氢化气体411送入反应室401中同时把衬底402a(硅衬底301)置于反应室401中，如图4B所示。
利用该操作，如同第一实施例中那样，可降低反应室401中如钛卤化物之类的残留气体410的分压。也就是说，可减小残留于反应室401中的如氯和氯化钛之类的气体。结果，在使用该钛膜形成装置的钛膜形成工艺中，可精确地控制钛膜的厚度。
如果用如SiH4或Si2H2之类的硅烷气体代替氢化气体，那么形成于硅衬底301上的钛膜306被转换成硅化物。结果，如图3D所示，用CVD法可在硅化钛膜306a上形成厚度约为50nm的氮化钛膜308。这是由于在硅化钛膜上可淀积氮化钛膜而无剥离。在下列工艺条件下形成氮化钛膜308。分别按40sccm、100sccm和3000sccm送入四氟化钛、胺和氮，压力设定为20乇，和衬底温度设定为600℃。
在该工艺处理之后，用CVD法以WF6作为气体源形成钨膜。对在层间绝缘层310上的该钨膜和氮化钛膜306a和308进行构图，形成连接源和漏305的互连部分320，如图3E所示。
如上所述，按照第二实施例，通过用钛膜形成装置作为基于等离子体CVD法的形成装置，在衬底上形成钛膜时，在形成钛膜之后进行下列工艺处理。首先，在衬底上形成钛膜后，将钛膜形成装置的反应室中的温度设定为等于或高于在有氯和氢同时衬底被置于反应室中的情况下产生氯化氢时的温度。在该温度下，如SiH4、Si2H2、B2H6或AsH4之类的氢化气体被送入反应室中。
如果用硅烷气体作为氧化气体，那么形成于衬底上的钛膜可被转换成硅化物膜。如果用硅烷气体作为氧化气体，那么淀积于反应室中的钛可被转换成硅化物。即使在有氯气的情况下，这也可抑制氯化钛的产生。
因此，按照第二实施例，因形成钛膜而产生和残留于反应室中的氯气和氯化钛可被还原。
结果，在衬底上形成第一钛膜之后形成第二钛膜时可获得稳定的四氯化钛分压，从而获得稳定的钛淀积速率。也就是说，可精确地控制将要形成的钛膜的厚度。
如在以上的第二实施例中所述的那样，即使在反应室中有在其上形成钛膜的待处理衬底，也可将氢化气体送入装置中，该氢化气体用于还原残留于依据等离子体CVD法的钛膜形成装置中的氯气和氯化钛气体。
如上所述，本发明的钛膜形成方法至少包括：第一步骤，将抽成预定真空的反应室(201)的内壁和设置于反应室中的构件(202)的温度设定为不低于用氯和氢产生氯化氢时的温度，和将氢化气体在预定时间周期送入反应室中；第二步骤，在将氢化气体停止送入反应室之后，将待处理衬底(101)放置于反应室中；第三步骤，将反应室抽真空到预定真空度；和第四步骤，至少分别将氯化钛气体和氩气按预定的流速送入反应室中，在衬底的膜形成表面上产生气体的等离子体并在衬底上形成钛膜(106)。
按照该设置，在第一步骤中，可还原残留于反应室中的氯气和氯化钛气体。因此，按照本发明，当在衬底上形成钛膜时，由于用于成膜的氯化钛气体的量变得几乎与送入反应室中的氯化钛气体的量相等，因此可精确地控制形成的钛膜的厚度。
此外，本发明的钛膜形成方法至少包括将待处理的第一衬底(301)放置于反应室(401)中的第一步骤；将反应室抽至预定真空度的第二步骤；至少分别将氯化钛气体和氩气按预定的流速送入反应室中，在第一衬底的膜形成表面上产生气体的等离子体并在第一衬底上形成钛膜(306)的第三步骤；第四步骤，将反应室的内壁和设置于反应室中的构件(402)的温度设定为不低于用氯和氢产生氯化氢时的温度，和将氢化气体在预定时间周期送入反应室中；第五步骤，在将氢化气体停止送入反应室中之后，将第一衬底从反应室中取出；将第二衬底置于反应室中的第六步骤；将反应室抽至预定真空度的第七步骤；和第八步骤，至少分别将氯化钛气体和氩气按预定的流速送入反应室中，在衬底的膜形成表面上产生气体的等离子体并在第二衬底上形成钛膜。
按照该设置，在第四步骤中，即使在其上形成钛膜的第一衬底置于反应室中，也可还原残留于反应室中的氯气和氯化钛气体。因此，按照本发明，当在第二衬底上形成钛膜时，由于用于成膜的氯化钛气体的量变得几乎与送入反应室中的氯化钛气体的量相等，因此可精确地控制形成的钛膜的厚度。

Claims (12)

1．钛膜形成方法，其特征在于包括下列步骤：
第一步骤，将抽到预定真空度的反应室(201)的内壁和设置于反应室中的构件(202)的温度设定为不低于用氯和氢产生氯化氢时的温度，和将氢化气体在预定时间周期内送入反应室中；
第二步骤，在将氢化气体停止送入反应室之后，将待处理衬底(101)放置于反应室中；
第三步骤，将反应室抽真空到预定真空度；和
第四步骤，至少分别将氯化钛气体和氩气按预定的流速送入反应室中，在衬底的膜形成表面上产生气体的等离子体并在衬底上形成钛膜(106)。
2．根据权利要求1所述钛膜形成特征在于，氢化气体材料选自包括B2H6和AsH4的组。
3．根据权利要求1所述钛膜形成方法，其特征在于，氢化气体是硅烷。
4．根据权利要求1所述钛膜形成方法，其特征在于，第一步骤包括在反应室中产生氢化气体等离子体。
5．根据权利要求4所述钛膜形成方法，其特征在于，氢化气体材料选自包括B2H6和AsH4的组。
6．根据权利要求4所述钛膜形成方法，其特征在于，氢化气体是硅烷。
7．钛膜形成方法，其特征在于包括下列步骤；
第一步骤，将待处理的第一衬底(301)放置于反应室(401)中；
第二步骤，将反应室抽至预定真空度；
第三步骤，至少分别将氯化钛气体和氩气按预定的流速送入反应室中，在第一衬底的膜形成表面上产生气体的等离子体，并在第一衬底上形成钛膜(306)；
第四步骤，将反应室的内壁和设置于反应室中的构件(402)的温度设定为不低于用氯和氢产生氯化氢时的温度，和将氢化气体在预定时间周期送入反应室中；
第五步骤，在将氢化气体停止送入反应室中之后，将第一衬底从反应室中取出；
第六步骤，将第二衬底置于反应室中；
第七步骤，将反应室抽至预定真空度；和
第八步骤，至少分别将氯化钛气体和氩气按预定的流速送入反应室中，在衬底的膜形成表面上产生气体的等离子体，并在第二衬底上形成钛膜。
8．根据权利要求7所述钛膜形成方法，其特征在于，氢化气体材料选自包括B2H6和AsH4的组。
9．根据权利要求7所述钛膜形成方法，其特征在于，氢化气体是硅烷。
10．根据权利要求7所述钛膜形成方法，其特征在于，第一步骤包括在反应室中产生氢化气体等离子体。
11．根据权利要求10所述钛膜形成方法，其特征在于，氢化气体材料选自包括B2H6和AsH4的组。
12．根据权利要求10所述钛膜形成方法，其特征在于，氢化气体是硅烷。
CN98124972A 1997-11-26 1998-11-25 钛膜形成方法 Pending CN1218282A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP325040/97 1997-11-26
JP32504097A JP3189771B2 (ja) 1997-11-26 1997-11-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN1218282A true CN1218282A (zh) 1999-06-02

Family

ID=18172487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98124972A Pending CN1218282A (zh) 1997-11-26 1998-11-25 钛膜形成方法

Country Status (4)

Country Link
US (1) US6174805B1 (zh)
JP (1) JP3189771B2 (zh)
KR (1) KR19990045603A (zh)
CN (1) CN1218282A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106943627A (zh) * 2017-02-15 2017-07-14 北京华钽生物科技开发有限公司 高生物相容性纤维

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3003608B2 (ja) * 1997-01-23 2000-01-31 日本電気株式会社 半導体装置の製造方法
JP3191290B2 (ja) * 1999-01-07 2001-07-23 日本電気株式会社 半導体装置の製造方法及び半導体装置の製造方法に用いられるプラズマｃｖｄ装置
US6524952B1 (en) * 1999-06-25 2003-02-25 Applied Materials, Inc. Method of forming a titanium silicide layer on a substrate
KR100681155B1 (ko) * 2000-06-15 2007-02-09 주성엔지니어링(주) 질화티타늄막 형성방법
JP5211503B2 (ja) * 2007-02-16 2013-06-12 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2008258656A (ja) * 2008-07-16 2008-10-23 Renesas Technology Corp 半導体装置の製造方法
US10714334B2 (en) 2017-11-28 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation and structure
US20230193473A1 (en) * 2021-12-22 2023-06-22 Intel Corporation Titanium contact formation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148715A (ja) * 1988-11-29 1990-06-07 Canon Inc 半導体デバイスの連続形成装置
US5834371A (en) * 1997-01-31 1998-11-10 Tokyo Electron Limited Method and apparatus for preparing and metallizing high aspect ratio silicon semiconductor device contacts to reduce the resistivity thereof
US5926737A (en) * 1997-08-19 1999-07-20 Tokyo Electron Limited Use of TiCl4 etchback process during integrated CVD-Ti/TiN wafer processing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106943627A (zh) * 2017-02-15 2017-07-14 北京华钽生物科技开发有限公司 高生物相容性纤维

Also Published As

Publication number Publication date
JP3189771B2 (ja) 2001-07-16
KR19990045603A (ko) 1999-06-25
JPH11162875A (ja) 1999-06-18
US6174805B1 (en) 2001-01-16

Similar Documents

Publication Publication Date Title
JP3456391B2 (ja) 半導体装置の製造方法
US20070117382A1 (en) Method of forming a barrier layer of a semiconductor device
US6144097A (en) Semiconductor device and method of fabricating the same
JP2000164716A (ja) 半導体装置及びその製造方法
US20060246714A1 (en) Method of forming a conductive contact
CN1107344C (zh) 利用有选择的外延生长方法的半导体器件制造方法
CN1967780A (zh) 用于制作场效应晶体管的栅极电介质的方法
CN1773690A (zh) 半导体结构及其制造方法
CN1674251A (zh) 半导体器件的制造方法及由此制造的半导体器件
CN1395743A (zh) 形成金属布线的方法和用于形成金属布线的半导体制造设备
CN100352035C (zh) 用于高纵横比半导体器件的掺硼氮化钛层
CN1732287A (zh) 氮化钨膜的成膜方法
WO2007020684A1 (ja) 半導体集積回路装置およびその製造方法
CN1218282A (zh) 钛膜形成方法
CN101068030A (zh) 半导体器件和制造半导体器件的方法
JP4191692B2 (ja) ＳｉＣ系膜の成膜方法及び半導体装置の製造方法
JP3533968B2 (ja) 半導体装置の製造方法
CN1697156A (zh) 使用低温形成的阻挡金属层制作金属互连线的方法
KR20230104542A (ko) 텅스텐 저 저항 펄싱된 cvd
US20060202283A1 (en) Metal silicide adhesion layer for contact structures
CN1617322A (zh) 在半导体装置中形成金属线的方法
CN100352017C (zh) 半导体装置和半导体装置的制造方法
CN1096704C (zh) 包括绝缘膜的半导体器件及其制造方法
CN1201264A (zh) 半导体器件及其制造方法
CN100576496C (zh) 双镶嵌结构的形成方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication