JPH10199881A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10199881A JPH10199881A JP9003541A JP354197A JPH10199881A JP H10199881 A JPH10199881 A JP H10199881A JP 9003541 A JP9003541 A JP 9003541A JP 354197 A JP354197 A JP 354197A JP H10199881 A JPH10199881 A JP H10199881A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- wiring
- forming
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 230000003647 oxidation Effects 0.000 claims abstract description 36
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 36
- 238000009792 diffusion process Methods 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910052802 copper Inorganic materials 0.000 claims abstract description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 6
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 4
- 229910052796 boron Inorganic materials 0.000 claims abstract description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 4
- 239000010949 copper Substances 0.000 claims description 116
- 238000000034 method Methods 0.000 claims description 61
- 239000010410 layer Substances 0.000 claims description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 9
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 239000011737 fluorine Substances 0.000 claims description 9
- 229910052731 fluorine Inorganic materials 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- XVYIJOWQJOQFBG-UHFFFAOYSA-N triethoxy(fluoro)silane Chemical compound CCO[Si](F)(OCC)OCC XVYIJOWQJOQFBG-UHFFFAOYSA-N 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 150000002894 organic compounds Chemical class 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 3
- 229910000831 Steel Inorganic materials 0.000 claims description 2
- 239000010959 steel Substances 0.000 claims description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims 1
- 230000007774 longterm Effects 0.000 abstract description 7
- 229910000881 Cu alloy Inorganic materials 0.000 abstract description 2
- 238000013508 migration Methods 0.000 abstract description 2
- 230000005012 migration Effects 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 7
- 230000000903 blocking effect Effects 0.000 abstract 3
- 229910052745 lead Inorganic materials 0.000 abstract 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 22
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 14
- 239000007789 gas Substances 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 11
- 239000010936 titanium Substances 0.000 description 11
- 238000007796 conventional method Methods 0.000 description 8
- 229910021332 silicide Inorganic materials 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910017758 Cu-Si Inorganic materials 0.000 description 2
- 229910017931 Cu—Si Inorganic materials 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 101100520660 Drosophila melanogaster Poc1 gene Proteins 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 101100520662 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PBA1 gene Proteins 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/3115—Doping the insulating layers
- H01L21/31155—Doping the insulating layers by ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 配線層として銅（Ｃｕ）を用いる半導体装置
では、Ｃｕ配線を被覆する絶縁膜の形成によって、Ｃｕ
の表面が酸化されて抵抗の増大が生じ、またＣｕが絶縁
膜に拡散されて絶縁効果か低下されてリークが生じ易い
ものとなる。 【解決手段】 半導体基板１０１上に第１絶縁膜１０４
ａを形成し、この第１絶縁膜上に主導電層がＣｕ或いは
Ｃｕ合金の単層あるいは複数層の導電膜より構成される
金属配線（１０６ａ，１０７ａ，１０６ｂ）を形成し、
この配線を第２絶縁膜１０８ａで被覆する。そして、こ
の第２絶縁膜にＰ，Ｂ，Ａｓ，Ｐｂ，Ｎ等の不純物を導
入することで、配線のＣｕの露出する領域がＣｕの拡散
防止能力の高い絶縁膿と接する状態にでき、配線の周囲
がＣｕの酸化防止、Ｃｕの拡散防止、Ｃｕの耐エレクト
ロマイグレーション性や耐ストレスマイグレーション性
の改善が可能となる。その上に第３の絶縁膜１１０ａを
形成する。
では、Ｃｕ配線を被覆する絶縁膜の形成によって、Ｃｕ
の表面が酸化されて抵抗の増大が生じ、またＣｕが絶縁
膜に拡散されて絶縁効果か低下されてリークが生じ易い
ものとなる。 【解決手段】 半導体基板１０１上に第１絶縁膜１０４
ａを形成し、この第１絶縁膜上に主導電層がＣｕ或いは
Ｃｕ合金の単層あるいは複数層の導電膜より構成される
金属配線（１０６ａ，１０７ａ，１０６ｂ）を形成し、
この配線を第２絶縁膜１０８ａで被覆する。そして、こ
の第２絶縁膜にＰ，Ｂ，Ａｓ，Ｐｂ，Ｎ等の不純物を導
入することで、配線のＣｕの露出する領域がＣｕの拡散
防止能力の高い絶縁膿と接する状態にでき、配線の周囲
がＣｕの酸化防止、Ｃｕの拡散防止、Ｃｕの耐エレクト
ロマイグレーション性や耐ストレスマイグレーション性
の改善が可能となる。その上に第３の絶縁膜１１０ａを
形成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に銅配線を絶縁膜で被覆した構造を有する半導体装置
の製造方法に関する。
特に銅配線を絶縁膜で被覆した構造を有する半導体装置
の製造方法に関する。
【０００２】
【従来の技術】半導体装置の配線層としてＣｕ（銅）配
線が用いられるが、Ｃｕは酸化の進行が速いためにＣｕ
配線上に絶縁膜を形成する際に、Ｃｕ表面が酸化された
り、Ｃｕが絶縁膜中に拡散して配線抵抗の増大や配線リ
ークを生じるという問題がある。このような、Ｃｕ配線
に伴う問題を解消するための技術として、竹脇らがＣｕ
配線周囲の耐酸化性を高める構造とその製造方法を提案
している。（１９９５年電気情報通信学会エレクトロニ
クスソサイエティ大会講演論文集２，講演番号Ｃ−４１
８，ｐｐｌ１５−１１６）。この技術を図３の工程断面
図に示す。先ず、図３（ａ）に示すように、Ｓｉ基板１
０１上にＳｉ酸化膜１０４ａを形成し、続いてＣｕ膜１
０７ａで形成された配線を形成する。続いて、図３
（ｂ）に示すように、Ｓｉ基板１０１を加熱しながらモ
ノシラン（ＳｉＨ4 ）ガス１０９ｃに曝して、ＣｕとＳ
ｉＨ4 ガス中のＳｉを反応させ、配線の表面にＣｕｘＳ
ｉｙ層（ｘ，ｙは整数、以下、Ｃｕシリサイド層）１０
７ｃを形成し、このＣｕシリサイド層１０７ｃによりＣ
ｕ膜１０７ａの酸化を防止している。
線が用いられるが、Ｃｕは酸化の進行が速いためにＣｕ
配線上に絶縁膜を形成する際に、Ｃｕ表面が酸化された
り、Ｃｕが絶縁膜中に拡散して配線抵抗の増大や配線リ
ークを生じるという問題がある。このような、Ｃｕ配線
に伴う問題を解消するための技術として、竹脇らがＣｕ
配線周囲の耐酸化性を高める構造とその製造方法を提案
している。（１９９５年電気情報通信学会エレクトロニ
クスソサイエティ大会講演論文集２，講演番号Ｃ−４１
８，ｐｐｌ１５−１１６）。この技術を図３の工程断面
図に示す。先ず、図３（ａ）に示すように、Ｓｉ基板１
０１上にＳｉ酸化膜１０４ａを形成し、続いてＣｕ膜１
０７ａで形成された配線を形成する。続いて、図３
（ｂ）に示すように、Ｓｉ基板１０１を加熱しながらモ
ノシラン（ＳｉＨ4 ）ガス１０９ｃに曝して、ＣｕとＳ
ｉＨ4 ガス中のＳｉを反応させ、配線の表面にＣｕｘＳ
ｉｙ層（ｘ，ｙは整数、以下、Ｃｕシリサイド層）１０
７ｃを形成し、このＣｕシリサイド層１０７ｃによりＣ
ｕ膜１０７ａの酸化を防止している。
【０００３】一方、宮崎らはＣｕ配線上への層問絶縁膜
形成時のＣｕの酸化を防止する手法を提唱している（１
９９５年電気情報通信学会エレクトロニクスソサイエテ
ィ大会講演論文集２，講演番号Ｃ−４１９，ｐｐｌ１７
−１１８）。この技術を図４の工程断面図に示す。先
ず、図４（ａ）に示すように、Ｓｉ基板１０１上に形成
されたＢＰＳＧ膜１０４ｃ上にタングステン（Ｗ）膜１
０６ｄ、Ｃｕ膜１０７ａ、Ｗ膜１０６ｅを順次形成し、
図外の絶縁膜をエッチングマスクとし、四温化シリコン
（ＳｉＣｌ4 ）＋窒素（Ｎ2 ）＋酸素（Ｏ2 ）の混合ガ
スをエッチングガスとした、２５０℃での高温反応性イ
オンエッチング法により、前記３つの導電層を順次エッ
チングしてＷ膜１０６ｅ、Ｃｕ膜１０７ａ、Ｗ膜１０６
ｄの積層膜より構成されるＣｕ配線を形成する。さら
に、図４（ｂ）のように、テトラ・エトキシ・シラン
（Tetra Ethoxy Silane 、以下、ＴＥＯＳ）＋Ｏ2 の混
合ガスを用いたプラズマＣＶＤ法により、Ｃｕ配線上に
Ｓｉ酸化膜であるプラズマＴＥＯＳ酸化膜（ＰＥ−ＥＯ
Ｓ酸化膜）１０８ｄを形成するものである。この高温の
反応性イオンエッチング工程ではＣｕ配線の側壁部にシ
リコン酸化膜系の側壁保護膜（図示せず）が形成され、
さらにＴＥＯＳ存在下ではＣｕの酸化が非常に遅いた
め、絶縁膜形成時のＣｕの酸化は実用上問頴にならない
としている。
形成時のＣｕの酸化を防止する手法を提唱している（１
９９５年電気情報通信学会エレクトロニクスソサイエテ
ィ大会講演論文集２，講演番号Ｃ−４１９，ｐｐｌ１７
−１１８）。この技術を図４の工程断面図に示す。先
ず、図４（ａ）に示すように、Ｓｉ基板１０１上に形成
されたＢＰＳＧ膜１０４ｃ上にタングステン（Ｗ）膜１
０６ｄ、Ｃｕ膜１０７ａ、Ｗ膜１０６ｅを順次形成し、
図外の絶縁膜をエッチングマスクとし、四温化シリコン
（ＳｉＣｌ4 ）＋窒素（Ｎ2 ）＋酸素（Ｏ2 ）の混合ガ
スをエッチングガスとした、２５０℃での高温反応性イ
オンエッチング法により、前記３つの導電層を順次エッ
チングしてＷ膜１０６ｅ、Ｃｕ膜１０７ａ、Ｗ膜１０６
ｄの積層膜より構成されるＣｕ配線を形成する。さら
に、図４（ｂ）のように、テトラ・エトキシ・シラン
（Tetra Ethoxy Silane 、以下、ＴＥＯＳ）＋Ｏ2 の混
合ガスを用いたプラズマＣＶＤ法により、Ｃｕ配線上に
Ｓｉ酸化膜であるプラズマＴＥＯＳ酸化膜（ＰＥ−ＥＯ
Ｓ酸化膜）１０８ｄを形成するものである。この高温の
反応性イオンエッチング工程ではＣｕ配線の側壁部にシ
リコン酸化膜系の側壁保護膜（図示せず）が形成され、
さらにＴＥＯＳ存在下ではＣｕの酸化が非常に遅いた
め、絶縁膜形成時のＣｕの酸化は実用上問頴にならない
としている。
【０００４】また、特開平３−２８９１５６号公報に
は、同様に宮崎によって、Ｃｕ上に形成する絶縁膜自体
にＣｕに対する拡散防止能力を持たせる技術が提案され
ている。この技術は、図５に工程断面図を示すように、
先ず、図５（ａ）に示すように、選択酸化法によリｐ型
のＳｉ基板１０１上にフィールド酸化膜１０２を形成し
た後、イオン注入法によりｎ型拡散層１０３を形成し、
その上層に膜厚３００ｎｍでＢ濃度１．０ｍｏｌ％、Ｐ
濃度４．０ｍｏｌ％のホウ素−リンンガラス膜（ＢＰＳ
Ｇ膜）１０４ｃを形成後、窒素雰囲気中８５０℃，２０
分の熱処理を行う。続いて、前記ＢＰＳＧ膜１０４ｃに
層間接続孔１０５ｂを開口した後、図５（ｂ）のよう
に、厚さ１００ｎｍのＴｉＮ膜１０６ａと厚さ５００ｎ
ｍのＣｕ膜１０７ａをスパッタ法により形成し、Ｂｃｌ
3 ガスによリドライエッチしてＣｕ／ＴｉＮ配線とす
る。さらに、図５（ｃ）のように、膜厚１０００ｎｍ、
Ｐ濃度１．２ｍｏｌ％のＰＳＧ膜１０８ｂをＣＶＤ法に
より形成し、層間接続孔１０５ｃを開口する。続いて、
図５（ｄ）のように厚さ１００ｎｍのＴｉＮ膜１０６ｃ
と厚さ５００ｎｍのＣｕ膜１０７ｂをスパッタ法により
形成し、ＢＣｌ3 ガスによリドライエッチしてＣｕ／Ｔ
ｉＮ配線とし、その上層に膜厚１０００ｎｍ、Ｐ濃度
１．２ｍｏｌ％のＰＳＧ膜１０８ｃを形成する。
は、同様に宮崎によって、Ｃｕ上に形成する絶縁膜自体
にＣｕに対する拡散防止能力を持たせる技術が提案され
ている。この技術は、図５に工程断面図を示すように、
先ず、図５（ａ）に示すように、選択酸化法によリｐ型
のＳｉ基板１０１上にフィールド酸化膜１０２を形成し
た後、イオン注入法によりｎ型拡散層１０３を形成し、
その上層に膜厚３００ｎｍでＢ濃度１．０ｍｏｌ％、Ｐ
濃度４．０ｍｏｌ％のホウ素−リンンガラス膜（ＢＰＳ
Ｇ膜）１０４ｃを形成後、窒素雰囲気中８５０℃，２０
分の熱処理を行う。続いて、前記ＢＰＳＧ膜１０４ｃに
層間接続孔１０５ｂを開口した後、図５（ｂ）のよう
に、厚さ１００ｎｍのＴｉＮ膜１０６ａと厚さ５００ｎ
ｍのＣｕ膜１０７ａをスパッタ法により形成し、Ｂｃｌ
3 ガスによリドライエッチしてＣｕ／ＴｉＮ配線とす
る。さらに、図５（ｃ）のように、膜厚１０００ｎｍ、
Ｐ濃度１．２ｍｏｌ％のＰＳＧ膜１０８ｂをＣＶＤ法に
より形成し、層間接続孔１０５ｃを開口する。続いて、
図５（ｄ）のように厚さ１００ｎｍのＴｉＮ膜１０６ｃ
と厚さ５００ｎｍのＣｕ膜１０７ｂをスパッタ法により
形成し、ＢＣｌ3 ガスによリドライエッチしてＣｕ／Ｔ
ｉＮ配線とし、その上層に膜厚１０００ｎｍ、Ｐ濃度
１．２ｍｏｌ％のＰＳＧ膜１０８ｃを形成する。
【０００５】この手法により形成したｎ型拡散層とＳｉ
基板とで構成されるｐｎ接合のリーク電流を測定したと
ころ、Ａｌ−Ｓｉ電極と同等の特性が得られる。また、
この手法においては、ＰＳＧ膜をスバッタ法により堆積
したＳｉＯ2 やプラズマＣＶＤ法で堆積したＳｉＯ2 ，
ＳｉＮあるいはＳｉＯＮへのＰイオン注入やＰＯＣｌ3
雰囲気アニールにより形成したり、４ｍｏｌ％のＰを含
有するシリコーン樹脂とＰを含まないＳｉＯ2 膜との積
層構造としてもよいことを示している。
基板とで構成されるｐｎ接合のリーク電流を測定したと
ころ、Ａｌ−Ｓｉ電極と同等の特性が得られる。また、
この手法においては、ＰＳＧ膜をスバッタ法により堆積
したＳｉＯ2 やプラズマＣＶＤ法で堆積したＳｉＯ2 ，
ＳｉＮあるいはＳｉＯＮへのＰイオン注入やＰＯＣｌ3
雰囲気アニールにより形成したり、４ｍｏｌ％のＰを含
有するシリコーン樹脂とＰを含まないＳｉＯ2 膜との積
層構造としてもよいことを示している。
【０００６】また、特開平７−１７６６１２号公報に
は、本間により、Ｃｕ配線表面の酸化の防止、接続抵抗
の増大の抑制、回路動作の高速化を目的とした半導体装
置とその製造方法だ提案されている。図６はその工程断
面図である。先ず、図６（ａ）に示すようにＳｉ基板１
０１上に厚さ約５００ｎｍのＳｉ酸化膜１０４ａを形成
し、その上に配線を構成する厚さ５０ｎｍのＴｉ膜１０
６ｆ、厚さ１００ｎｍのＴｉＮ膜１０６ａ、厚さ約８０
０ｎｍのＣｕ膜１０７ａをスパッタ法により順次形成
し、常法によりＣｕ膜、ＴｉＮ膜およぴＴｉ膜をエッチ
ングして配線を形成する。さらに、図６（ｂ）のよう
に、配線上に厚さ約５００ｎｍのフッ素（Ｆ）含有Ｓｉ
酸化膜１０８ｅをトリエトキシフルオロシラン（ＦＳｉ
（ＯＣ2 Ｈ5 ）3 ））とＯ2 をソースとしたプラズマＣ
ＶＤ法により、圧力１０Ｔｏｒｒ、基板温度５０℃の条
件で形成し、続いてシラノール溶液を塗布した後、トリ
エトキシフルオロシランの蒸気を拡散せしめて、厚さ約
３００ｎｍのフッ素含有スピンオングラス膜１１０ｃを
形成する。続いて、図６（ｃ）のように、厚さ約４００
ｎｍの第２のＦ含有Ｓｉ酸化膿１１０ｄを形成した後、
層間接続孔を開口し、第１層目と同様の手法を用いて第
２層日のＴｉ膜１０６ｇ、ＴｉＮ膜１０６ｃ、Ｃｕ膜１
０７ｂより構成されるＣｕ配線を形成する。
は、本間により、Ｃｕ配線表面の酸化の防止、接続抵抗
の増大の抑制、回路動作の高速化を目的とした半導体装
置とその製造方法だ提案されている。図６はその工程断
面図である。先ず、図６（ａ）に示すようにＳｉ基板１
０１上に厚さ約５００ｎｍのＳｉ酸化膜１０４ａを形成
し、その上に配線を構成する厚さ５０ｎｍのＴｉ膜１０
６ｆ、厚さ１００ｎｍのＴｉＮ膜１０６ａ、厚さ約８０
０ｎｍのＣｕ膜１０７ａをスパッタ法により順次形成
し、常法によりＣｕ膜、ＴｉＮ膜およぴＴｉ膜をエッチ
ングして配線を形成する。さらに、図６（ｂ）のよう
に、配線上に厚さ約５００ｎｍのフッ素（Ｆ）含有Ｓｉ
酸化膜１０８ｅをトリエトキシフルオロシラン（ＦＳｉ
（ＯＣ2 Ｈ5 ）3 ））とＯ2 をソースとしたプラズマＣ
ＶＤ法により、圧力１０Ｔｏｒｒ、基板温度５０℃の条
件で形成し、続いてシラノール溶液を塗布した後、トリ
エトキシフルオロシランの蒸気を拡散せしめて、厚さ約
３００ｎｍのフッ素含有スピンオングラス膜１１０ｃを
形成する。続いて、図６（ｃ）のように、厚さ約４００
ｎｍの第２のＦ含有Ｓｉ酸化膿１１０ｄを形成した後、
層間接続孔を開口し、第１層目と同様の手法を用いて第
２層日のＴｉ膜１０６ｇ、ＴｉＮ膜１０６ｃ、Ｃｕ膜１
０７ｂより構成されるＣｕ配線を形成する。
【０００７】この公報の技術によれば、Ｃｕ配線上への
絶縁膜形成がＣｕの酸化温度よりも低温で行われ、かつ
絶縁膜の比誘電率も従来のＳｉ酸化膜よりも低いため、
高い歩留と良好な電気特性が得られる。また、同公報に
は、Ｃｕ配線の側壁部にＴｉ含有タングステン膜（以
下、Ｔｉ−Ｗ膜）のサイドウォールを形成してＣｕ配線
を保護する手法や、過飽和状態のケイフッ化水素酸水溶
液を用いた液相成長法により、３５℃と言うＣｕの酸化
温度よりも低い温度でＣｕ配線の隙間のみに選択的に厚
さ約９００ｎｍのＦ含有Ｓｉ酸化膿を形成する手法も述
べられている。
絶縁膜形成がＣｕの酸化温度よりも低温で行われ、かつ
絶縁膜の比誘電率も従来のＳｉ酸化膜よりも低いため、
高い歩留と良好な電気特性が得られる。また、同公報に
は、Ｃｕ配線の側壁部にＴｉ含有タングステン膜（以
下、Ｔｉ−Ｗ膜）のサイドウォールを形成してＣｕ配線
を保護する手法や、過飽和状態のケイフッ化水素酸水溶
液を用いた液相成長法により、３５℃と言うＣｕの酸化
温度よりも低い温度でＣｕ配線の隙間のみに選択的に厚
さ約９００ｎｍのＦ含有Ｓｉ酸化膿を形成する手法も述
べられている。
【０００８】一方、特開昭６３−２９９２５０号公報に
は、星野によりＣｕ配線の表面保護法が提案されてい
る。図７はその工程断面図である。先ず、図７（ａ）に
示すように、Ｓｉ基板１０１上のＳｉ酸化膜１０４ａの
上層にＴｉ膜１０６ｆ、ＴｉＮ膿１０６ａ、Ｃｕ膜１０
７ａを順次形成し、その上で最初にＣｕ膜１０７ａをパ
ターニングし、得られたＣｕパターンをマスクとしてＴ
ｉＮ膜１０６ａとＴｉ膜１０６ｆをパターニングしてＣ
ｕ配線を形成する。続いて、図７（ｂ）のように、Ｃｕ
配線を含むＳｉ酸化膜１０４ａ上にＳｉ膜１０９ｄを１
０〜５０ｎｍの厚さに推積する。さらに、図７（ｃ）の
ように、８００℃〜１０００℃、Ｏ2 雰囲気中で熱処理
を行うと、Ｃｕと接触している部分のＳｉ膜１０９ｄは
Ｃｕ中に拡散してＣｕ−Ｓｉ合金となり、さらに雰囲気
中のＯ2 によリＣｕ−Ｓｉ合金はＯ2 を取り込んでＳｉ
Ｏ2 となって、Ｃｕ−ＳｉＯ2 合金１０７ｄとなり、Ｃ
ｕの結晶粒界にＳｉＯ2 が入り込んでＣｕの酸化が防止
される。この際、Ｃｕと接触していない領域のＳｉ膜は
Ｏ2 により酸化してＳｉ酸化膜となる。
は、星野によりＣｕ配線の表面保護法が提案されてい
る。図７はその工程断面図である。先ず、図７（ａ）に
示すように、Ｓｉ基板１０１上のＳｉ酸化膜１０４ａの
上層にＴｉ膜１０６ｆ、ＴｉＮ膿１０６ａ、Ｃｕ膜１０
７ａを順次形成し、その上で最初にＣｕ膜１０７ａをパ
ターニングし、得られたＣｕパターンをマスクとしてＴ
ｉＮ膜１０６ａとＴｉ膜１０６ｆをパターニングしてＣ
ｕ配線を形成する。続いて、図７（ｂ）のように、Ｃｕ
配線を含むＳｉ酸化膜１０４ａ上にＳｉ膜１０９ｄを１
０〜５０ｎｍの厚さに推積する。さらに、図７（ｃ）の
ように、８００℃〜１０００℃、Ｏ2 雰囲気中で熱処理
を行うと、Ｃｕと接触している部分のＳｉ膜１０９ｄは
Ｃｕ中に拡散してＣｕ−Ｓｉ合金となり、さらに雰囲気
中のＯ2 によリＣｕ−Ｓｉ合金はＯ2 を取り込んでＳｉ
Ｏ2 となって、Ｃｕ−ＳｉＯ2 合金１０７ｄとなり、Ｃ
ｕの結晶粒界にＳｉＯ2 が入り込んでＣｕの酸化が防止
される。この際、Ｃｕと接触していない領域のＳｉ膜は
Ｏ2 により酸化してＳｉ酸化膜となる。
【０００９】
【発明が解決しようとする課題】以上説明した種々の従
来技術のうち、図３に示した竹脇らの手法は、配線の周
囲にＣｕシリサイドを形成するため、Ｃｕ配線の耐酸化
性、耐食性、耐エレクトロマイグレーション性の改善効
果があり、層問絶縁膜にＳｉ窒化膜を使用する必要がな
いため層問容量は増加しない。しかしながら、その配線
抵抗は、高抵抗なＣｕシリサイド層の配線全体の表面積
に対する比表面積に依存するため、配線の微細化に伴い
配線の体積に対する表面積の割合は高くなる。そのた
め、微細な配線ほど配線抵抗の増加率は高くなり、半導
体装置の特性低下が生じる。これでは抵抗の低いＣｕを
配線の主導電層に採用するメリットがなくなる。また、
ＣｕとＳｉＨ4 の反応は比較的速いためにその制御は簡
単ではない。そのため、シリサイドの膜厚制御も難し
く、ウェハ面内やロット内で均一な配線抵抗を得ること
が難しく、安定した電気特性の半導体装置が得難いと言
う問題もある。
来技術のうち、図３に示した竹脇らの手法は、配線の周
囲にＣｕシリサイドを形成するため、Ｃｕ配線の耐酸化
性、耐食性、耐エレクトロマイグレーション性の改善効
果があり、層問絶縁膜にＳｉ窒化膜を使用する必要がな
いため層問容量は増加しない。しかしながら、その配線
抵抗は、高抵抗なＣｕシリサイド層の配線全体の表面積
に対する比表面積に依存するため、配線の微細化に伴い
配線の体積に対する表面積の割合は高くなる。そのた
め、微細な配線ほど配線抵抗の増加率は高くなり、半導
体装置の特性低下が生じる。これでは抵抗の低いＣｕを
配線の主導電層に採用するメリットがなくなる。また、
ＣｕとＳｉＨ4 の反応は比較的速いためにその制御は簡
単ではない。そのため、シリサイドの膜厚制御も難し
く、ウェハ面内やロット内で均一な配線抵抗を得ること
が難しく、安定した電気特性の半導体装置が得難いと言
う問題もある。
【００１０】また、図４に示した宮崎らの手法は、Ｃｕ
配線エッチング時に配線側壁部にＳｉ酸化膜系の保護膜
を形成し、ＴＥＯＳソースを用いてＳｉ酸化膜をＣｕ配
線上に形成するため、絶縁膜形成時のＣｕの酸化を抑制
でき、配線抵抗もほとんど増加しない。また、層問容量
の増加による遅延も起こらない。しかしながら、Ｃｕ配
線側壁部の保護膜は導電膜のプラズマエッチング中の非
平衡状態下で形成される熱的安定性の低いものであり、
Ｃｕの拡散防止能力の高いものではない。さらに、ＴＥ
ＯＳソースのプラズマＣＶＤ法により形成したＳｉ酸化
膿もＣｕに対するバリア性が高いものではなく、配線を
多層化する際に施される複数回の熱処理によリＣｕの拡
散や酸化が進行して配線間の電流リーク不良や配線抵抗
上昇が発生する可能性があり、高い製造歩留や長期信頼
性が得難いと言う問題がある。
配線エッチング時に配線側壁部にＳｉ酸化膜系の保護膜
を形成し、ＴＥＯＳソースを用いてＳｉ酸化膜をＣｕ配
線上に形成するため、絶縁膜形成時のＣｕの酸化を抑制
でき、配線抵抗もほとんど増加しない。また、層問容量
の増加による遅延も起こらない。しかしながら、Ｃｕ配
線側壁部の保護膜は導電膜のプラズマエッチング中の非
平衡状態下で形成される熱的安定性の低いものであり、
Ｃｕの拡散防止能力の高いものではない。さらに、ＴＥ
ＯＳソースのプラズマＣＶＤ法により形成したＳｉ酸化
膿もＣｕに対するバリア性が高いものではなく、配線を
多層化する際に施される複数回の熱処理によリＣｕの拡
散や酸化が進行して配線間の電流リーク不良や配線抵抗
上昇が発生する可能性があり、高い製造歩留や長期信頼
性が得難いと言う問題がある。
【００１１】また、図５に示したような、ＰＳＧ膜をは
じめとするＰを含有する絶縁膜によるＣｕの拡散防止は
有効ではあるが、ＣＶＤ法で形成するＰＳＧ膜は段差被
覆性（ステップカバレッジ）が悪く、微細な配線スペー
スヘの適用は不可能である。さらに、Ｓｉ酸化膜などへ
のＰイオン注入やＰＯＣｌ3 雰囲気アニールによるＣｕ
拡散防止絶縁膜の形成は製造工程上において大きな間道
がある。例えば、ｍｏｌオーダに近い濃度のＰイオンを
注入するには極めて長い注入時間とコストを要し、また
ＰＯＣ１3 要囲気からのＰ導入には高い温度での熱処理
が必要で、トランジスタや配線への影響が懸念される。
４ｍｏｌ％のＰを含有するシリコーン樹脂とＰを含まな
いＳｉＯ2 膜との積層構造を形成する場合でも、シリコ
ーン樹脂は耐熱性、微細加工性、耐湿性などの面で無機
系の絶縁膜と比較して劣っているため、配線の多層化工
程や半導体装置の長期信頼性の面において問題が生じ
る。
じめとするＰを含有する絶縁膜によるＣｕの拡散防止は
有効ではあるが、ＣＶＤ法で形成するＰＳＧ膜は段差被
覆性（ステップカバレッジ）が悪く、微細な配線スペー
スヘの適用は不可能である。さらに、Ｓｉ酸化膜などへ
のＰイオン注入やＰＯＣｌ3 雰囲気アニールによるＣｕ
拡散防止絶縁膜の形成は製造工程上において大きな間道
がある。例えば、ｍｏｌオーダに近い濃度のＰイオンを
注入するには極めて長い注入時間とコストを要し、また
ＰＯＣ１3 要囲気からのＰ導入には高い温度での熱処理
が必要で、トランジスタや配線への影響が懸念される。
４ｍｏｌ％のＰを含有するシリコーン樹脂とＰを含まな
いＳｉＯ2 膜との積層構造を形成する場合でも、シリコ
ーン樹脂は耐熱性、微細加工性、耐湿性などの面で無機
系の絶縁膜と比較して劣っているため、配線の多層化工
程や半導体装置の長期信頼性の面において問題が生じ
る。
【００１２】さらに、図６に示した本間の手法は、トリ
エトキシフルオロシラン（ＦＳｉ（ＯＣ2 Ｈ5 ）3 ）と
Ｏ2 をソースとしたプラズマＣＶＤ法やトリエトキシフ
ルオロシラン蒸気の拡散を用いてＣｕの酸化温度以下で
低誘電率の絶縁膜を形成するため、確かにＣｕを酸化さ
せることなく絶縁膜を形成できるが、その絶縁膜自体に
はＣｕに対するバリア性がなく、また低温で形成してい
るために安定性に乏しい。そのため、絶縁膜形成後の製
造工程中に行う熱処理によるＣｕの拡散や、吸湿による
半導体装置の特性低下や長期信頼性の低下が懸念され
る。この場合、金属（Ｔｉ−Ｗ合金）膜堆積後に異方性
エッチバックにより配線側壁をＴｉ−Ｗ膜で被覆し、次
いで絶縁膜を形成する手法は上述の問題を解決できる手
法ではあるが、微細な配線問スペースではＴｉ−Ｗ膜残
りによる配線間ショートが発生する可能性があり、高い
製造歩留りを得難い。
エトキシフルオロシラン（ＦＳｉ（ＯＣ2 Ｈ5 ）3 ）と
Ｏ2 をソースとしたプラズマＣＶＤ法やトリエトキシフ
ルオロシラン蒸気の拡散を用いてＣｕの酸化温度以下で
低誘電率の絶縁膜を形成するため、確かにＣｕを酸化さ
せることなく絶縁膜を形成できるが、その絶縁膜自体に
はＣｕに対するバリア性がなく、また低温で形成してい
るために安定性に乏しい。そのため、絶縁膜形成後の製
造工程中に行う熱処理によるＣｕの拡散や、吸湿による
半導体装置の特性低下や長期信頼性の低下が懸念され
る。この場合、金属（Ｔｉ−Ｗ合金）膜堆積後に異方性
エッチバックにより配線側壁をＴｉ−Ｗ膜で被覆し、次
いで絶縁膜を形成する手法は上述の問題を解決できる手
法ではあるが、微細な配線問スペースではＴｉ−Ｗ膜残
りによる配線間ショートが発生する可能性があり、高い
製造歩留りを得難い。
【００１３】また、図７に示した星野の手法のように、
Ｃｕ上にＳｉ膜を堆積して、熱処理を行って反応層を形
成する手法は、熱処理温度が８００℃〜１０００℃と高
すぎて配線工程では適用できない。また、Ｃｕ−ＳｉＯ
2 合金が形成されるために、竹脇らの手法と同様に配線
の抵抗上昇が生じ、電気抵抗の小さなＣｕを配線材料と
して使用するメリットをなくしてしまうと言う問題があ
る。
Ｃｕ上にＳｉ膜を堆積して、熱処理を行って反応層を形
成する手法は、熱処理温度が８００℃〜１０００℃と高
すぎて配線工程では適用できない。また、Ｃｕ−ＳｉＯ
2 合金が形成されるために、竹脇らの手法と同様に配線
の抵抗上昇が生じ、電気抵抗の小さなＣｕを配線材料と
して使用するメリットをなくしてしまうと言う問題があ
る。
【００１４】本発明の目的は、Ｃｕ配線の電気抵抗増大
を防止しながら、Ｃｕ配線の耐酸化性の改善やＣｕの絶
縁膜中への拡散の防止を実現し、半導体装置の長期信頼
性や製造歩留を向上することを可能とした半導体装置の
製造方法を提供するものである。
を防止しながら、Ｃｕ配線の耐酸化性の改善やＣｕの絶
縁膜中への拡散の防止を実現し、半導体装置の長期信頼
性や製造歩留を向上することを可能とした半導体装置の
製造方法を提供するものである。
【００１５】
【課題を解決するための手段】本発明は、半導体基板上
に第１絶縁膜を形成する工程と、前記第１絶縁膜上に単
層あるいは複数層の導電膜より構成される金属配線を形
成する工程と、前記第１絶縁膜および前記金属配線上に
当該金属配線の酸化温度よりも低い温度で第２絶縁膜を
形成する工程と、前記第２絶縁膜に前記金属の拡散防止
能力のある不純物を導入する工程と、前記第２絶縁膜上
に第３絶縁膜を形成する工程を有する事を特徴とする。
また、金属配線としては、第１絶縁膜上に配線形成溝を
開口し、この配線形成溝中に単層あるいは複数層の導電
膜より構成される金属配線を形成する手法が採用可能で
ある。
に第１絶縁膜を形成する工程と、前記第１絶縁膜上に単
層あるいは複数層の導電膜より構成される金属配線を形
成する工程と、前記第１絶縁膜および前記金属配線上に
当該金属配線の酸化温度よりも低い温度で第２絶縁膜を
形成する工程と、前記第２絶縁膜に前記金属の拡散防止
能力のある不純物を導入する工程と、前記第２絶縁膜上
に第３絶縁膜を形成する工程を有する事を特徴とする。
また、金属配線としては、第１絶縁膜上に配線形成溝を
開口し、この配線形成溝中に単層あるいは複数層の導電
膜より構成される金属配線を形成する手法が採用可能で
ある。
【００１６】ここで、前記金属配線は、主導電層が銅あ
るいは鋼を主成分とする合金より構成されることが好ま
しい。また、第２絶縁膜がシリコン酸化膜あるいはフッ
素含有シリコン酸化膜より構成されること、第２絶縁膜
の堆積を銅の酸化温度よりも低い温度で行うこと、第２
絶縁膜の堆積を高密度プラズマを用いた化学的気相成長
により行うこと、第２絶縁膜の堆積をテトラエトキシシ
ランあるいはトリ工トキシフルオロシランをソースとし
たプラズマ化学的気相成長により行うことが好ましい。
また、この場合、第２絶縁膜へ導入する不純物が、燐
（Ｐ）、硼素（Ｂ）、砒素（Ａｓ）、鉛（Ｐｂ）あるい
は窒素（Ｎ）のうちの１つあるいは複数の元素より構成
され、第２絶縁膜への不純物導入がプラズマドープ法に
より行われることが好ましい。さらに、第３絶縁膜がシ
リコン酸化膜、フッ素含有シリコン酸化膜、有機化合物
あるいは炭素より構成されることが好ましい。
るいは鋼を主成分とする合金より構成されることが好ま
しい。また、第２絶縁膜がシリコン酸化膜あるいはフッ
素含有シリコン酸化膜より構成されること、第２絶縁膜
の堆積を銅の酸化温度よりも低い温度で行うこと、第２
絶縁膜の堆積を高密度プラズマを用いた化学的気相成長
により行うこと、第２絶縁膜の堆積をテトラエトキシシ
ランあるいはトリ工トキシフルオロシランをソースとし
たプラズマ化学的気相成長により行うことが好ましい。
また、この場合、第２絶縁膜へ導入する不純物が、燐
（Ｐ）、硼素（Ｂ）、砒素（Ａｓ）、鉛（Ｐｂ）あるい
は窒素（Ｎ）のうちの１つあるいは複数の元素より構成
され、第２絶縁膜への不純物導入がプラズマドープ法に
より行われることが好ましい。さらに、第３絶縁膜がシ
リコン酸化膜、フッ素含有シリコン酸化膜、有機化合物
あるいは炭素より構成されることが好ましい。
【００１７】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は本発明の第１の実施形態を製
造工程順に示した縦断面図である。先ず、図１（ａ）に
示すように、Ｓｉ基板１０１上に第１絶縁膜としてＳｉ
酸化膜１０４ａを例えば熟酸化法、あるいはＳｉＨ4 と
亜酸化窒素（Ｎ2 Ｏ）、ＴＥＯＳとＯ2 を用いたプラズ
マＣＶＤ法により約５００ｎｍの厚さに形成する。この
第１絶縁膜１０４ａはＳｉ酸化膜に限定されるものでは
なく、これ以外にもＳｉ酸化膜に燐（Ｐ）やポロン
（Ｂ）が含まれたＰＳＧ膜やＢＰＳＧ膜、あるいはポリ
イミドなどの有機膜でも構わない。また、その形成方法
も熟酸化法やプラズマＣＶＤに限られるものではなく、
塗布法などを用いても構わない。
参照して説明する。図１は本発明の第１の実施形態を製
造工程順に示した縦断面図である。先ず、図１（ａ）に
示すように、Ｓｉ基板１０１上に第１絶縁膜としてＳｉ
酸化膜１０４ａを例えば熟酸化法、あるいはＳｉＨ4 と
亜酸化窒素（Ｎ2 Ｏ）、ＴＥＯＳとＯ2 を用いたプラズ
マＣＶＤ法により約５００ｎｍの厚さに形成する。この
第１絶縁膜１０４ａはＳｉ酸化膜に限定されるものでは
なく、これ以外にもＳｉ酸化膜に燐（Ｐ）やポロン
（Ｂ）が含まれたＰＳＧ膜やＢＰＳＧ膜、あるいはポリ
イミドなどの有機膜でも構わない。また、その形成方法
も熟酸化法やプラズマＣＶＤに限られるものではなく、
塗布法などを用いても構わない。
【００１８】続いて、金属膜として、窒化チタン膜（以
下、ＴｉＮ膜）１０６ａを、チタン（Ｔｉ）のターゲッ
トを用いた反応性スパッタ法により、パワー２．５〜
５．０ＫＷ，圧力２〜１０ｍＴｏｒｒの条件で２５〜５
０ｎｍの厚さに形成する。さらに、ＴｉＮ膜１０６ａ上
にＣｕ膜１０７ａをスパッタ法により、パワー２．０〜
５．０ＫＷ、圧力２〜１０ｍＴｏｒｒの条件の下、２５
０〜５００ｎｍの厚さに形成する。そして、Ｃｕ膜１０
７ａ上にＴｉＮ膜１０６ｂを前記ＴｉＮ膜１０６ａと同
様の条件によリ２５〜５０ｎｍの厚さに形成する。これ
により、Ｃｕ膜とＴｉＮ膜の積層膜が形成される。
下、ＴｉＮ膜）１０６ａを、チタン（Ｔｉ）のターゲッ
トを用いた反応性スパッタ法により、パワー２．５〜
５．０ＫＷ，圧力２〜１０ｍＴｏｒｒの条件で２５〜５
０ｎｍの厚さに形成する。さらに、ＴｉＮ膜１０６ａ上
にＣｕ膜１０７ａをスパッタ法により、パワー２．０〜
５．０ＫＷ、圧力２〜１０ｍＴｏｒｒの条件の下、２５
０〜５００ｎｍの厚さに形成する。そして、Ｃｕ膜１０
７ａ上にＴｉＮ膜１０６ｂを前記ＴｉＮ膜１０６ａと同
様の条件によリ２５〜５０ｎｍの厚さに形成する。これ
により、Ｃｕ膜とＴｉＮ膜の積層膜が形成される。
【００１９】ここで、前記金属膜としてのＴｉＮ膜１０
６ａと１０６ｂは配線の主導電層であるＣｕ膜１０７ａ
を構成するＣｕの酸化やＣｕの絶縁膜中への拡散の防
止、およぴ下層に存在する絶縁膜との間の密着性を確保
する事を自的として形成されるものであり、この実施形
態のようなＴｉＮ膜に限らず、その他にチタン（Ｔ
ｉ）、バナジウム（∨）、クロム（Ｃｒ）、ジルコニウ
ム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ハ
フニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン
（Ｗ）やこれらのケイ化物、ホウ化物、窒化物、炭化
物、およぴこれらを含有する合金を用いる事ができる。
また、Ｃｕ膜１０７ａも、特性改善を目的として他の元
素が添加されたＣｕを主成分とするＣｕ合金を用いても
良い。そして、常法によりＴｉＮ膜１０６ｂ、Ｃｕ膜１
０７ａ、ＴｉＮ膜１０６ｂをエッチングして、配線パタ
ーン化する。
６ａと１０６ｂは配線の主導電層であるＣｕ膜１０７ａ
を構成するＣｕの酸化やＣｕの絶縁膜中への拡散の防
止、およぴ下層に存在する絶縁膜との間の密着性を確保
する事を自的として形成されるものであり、この実施形
態のようなＴｉＮ膜に限らず、その他にチタン（Ｔ
ｉ）、バナジウム（∨）、クロム（Ｃｒ）、ジルコニウ
ム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ハ
フニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン
（Ｗ）やこれらのケイ化物、ホウ化物、窒化物、炭化
物、およぴこれらを含有する合金を用いる事ができる。
また、Ｃｕ膜１０７ａも、特性改善を目的として他の元
素が添加されたＣｕを主成分とするＣｕ合金を用いても
良い。そして、常法によりＴｉＮ膜１０６ｂ、Ｃｕ膜１
０７ａ、ＴｉＮ膜１０６ｂをエッチングして、配線パタ
ーン化する。
【００２０】次いで、図１（ｂ）に示すように、Ｓｉ酸
化膜１０４ａおよぴ前記した積層構造の配線上にＴＥＯ
ＳをソースとしたプラズマＣＶＤ法により、第２絶縁膜
である厚さ約２０〜５０ｎｍのＳｉ酸化膜１０４ｂを堆
積する。この工程ではＴＥＯＳが存在するためにＣｕの
酸化速度は極めて遅くなるが、少なくともＣｕの酸化温
度よりも低い温度で推積することが望ましい。また、プ
ラズマソースとして電子サイクロトロン共鳴（elctron
cyclotron resonance ）などにより発生する高密度プラ
ズマを用い、ＣＶＤソースとしてＳｉＨ4 とＯ2 を用い
て、Ｃｕの酸化温度よりも低い温度でＳｉ酸化膜１０４
ｂを堆積しても良く、塗布法によるスピンオングラス膜
の形成も可能である。さらに、堆積する膜の種類も、Ｓ
ｉ酸化膜に限定せずに、それ以外にもフッ素（Ｆ）を含
有した比誘電率の小さなＳｉ酸化膜を用いても良い。
化膜１０４ａおよぴ前記した積層構造の配線上にＴＥＯ
ＳをソースとしたプラズマＣＶＤ法により、第２絶縁膜
である厚さ約２０〜５０ｎｍのＳｉ酸化膜１０４ｂを堆
積する。この工程ではＴＥＯＳが存在するためにＣｕの
酸化速度は極めて遅くなるが、少なくともＣｕの酸化温
度よりも低い温度で推積することが望ましい。また、プ
ラズマソースとして電子サイクロトロン共鳴（elctron
cyclotron resonance ）などにより発生する高密度プラ
ズマを用い、ＣＶＤソースとしてＳｉＨ4 とＯ2 を用い
て、Ｃｕの酸化温度よりも低い温度でＳｉ酸化膜１０４
ｂを堆積しても良く、塗布法によるスピンオングラス膜
の形成も可能である。さらに、堆積する膜の種類も、Ｓ
ｉ酸化膜に限定せずに、それ以外にもフッ素（Ｆ）を含
有した比誘電率の小さなＳｉ酸化膜を用いても良い。
【００２１】続いて、Ｓｉ基板１０１を真空装置（図示
せず）中においてフォスフィン（ＰＨ3 ）ガスのプラズ
マに曝す。このＰＨ3 プラズマ処理は、例えば枚葉処理
で行う場合には、ＰＨ3 ガス流量２０〜５０ｓｃｃｍ、
温度１５０〜４００℃、圧力０．１〜１０Ｔｏｒｒ、パ
ワー０．２〜１．０ＫＷ、処理時間１分〜５分の条件で
行う。これにより、図１（ｃ）に示すように、Ｓｉ酸化
膜１０４ｂ中には１０19〜１０21ａｔｏｍｓ／ｃｍ3 の
リン（Ｐ）が導入される。次いで、窒素ガスなどの不活
性雰囲気中、３００〜４００℃、１０〜３０分程度の熱
処理を施こす。すると、ＰＨ3 プラズマ処理条件にも依
存するが、Ｓｉ酸化膜１０４ｂ中に導入されたＰ原子が
安定化して、Ｓｉ酸化膿１０４ｂはＰＳＧ膜と同等ある
いは類似した特性を有する不純物含有Ｓｉ酸化膜１０８
ａとなる。そのため、この不純物含有Ｓｉ酸化膜１０８
ａはＣｕ原子の拡散防止能力を持つ。これにより、Ｃｕ
を主導電層とする配線のＣｕの露出部分はＣｕの拡散防
止能力のある絶縁膜と接する構造が得られる。なお、こ
こでは、プラズマドーピングを行う不純物元素としてＰ
を用いているが、これに限定されるものではなく、その
他に硼素（Ｂ）、砒素（Ａｓ）、鉛（Ｐｂ）あるいは窒
素（Ｎ）のうちの１つあるいは複数の元素を用いてもよ
い。
せず）中においてフォスフィン（ＰＨ3 ）ガスのプラズ
マに曝す。このＰＨ3 プラズマ処理は、例えば枚葉処理
で行う場合には、ＰＨ3 ガス流量２０〜５０ｓｃｃｍ、
温度１５０〜４００℃、圧力０．１〜１０Ｔｏｒｒ、パ
ワー０．２〜１．０ＫＷ、処理時間１分〜５分の条件で
行う。これにより、図１（ｃ）に示すように、Ｓｉ酸化
膜１０４ｂ中には１０19〜１０21ａｔｏｍｓ／ｃｍ3 の
リン（Ｐ）が導入される。次いで、窒素ガスなどの不活
性雰囲気中、３００〜４００℃、１０〜３０分程度の熱
処理を施こす。すると、ＰＨ3 プラズマ処理条件にも依
存するが、Ｓｉ酸化膜１０４ｂ中に導入されたＰ原子が
安定化して、Ｓｉ酸化膿１０４ｂはＰＳＧ膜と同等ある
いは類似した特性を有する不純物含有Ｓｉ酸化膜１０８
ａとなる。そのため、この不純物含有Ｓｉ酸化膜１０８
ａはＣｕ原子の拡散防止能力を持つ。これにより、Ｃｕ
を主導電層とする配線のＣｕの露出部分はＣｕの拡散防
止能力のある絶縁膜と接する構造が得られる。なお、こ
こでは、プラズマドーピングを行う不純物元素としてＰ
を用いているが、これに限定されるものではなく、その
他に硼素（Ｂ）、砒素（Ａｓ）、鉛（Ｐｂ）あるいは窒
素（Ｎ）のうちの１つあるいは複数の元素を用いてもよ
い。
【００２２】続いて、図１（ｄ）に示すように、不純物
含有Ｓｉ酸化膜１０８ａの上に、例えばプラズマＣＶＤ
を用いて、第３絶縁膜であるＳｉ酸化膜１１０ａを５０
０〜１０００ｎｍの厚さに形成する。この第３絶縁膜も
Ｓｉ酸化膜に限定されるものではなく、比誘電率が小さ
く回路遅延の抑制に有効な、フッ素（Ｆ）を含有したＳ
ｉ酸化膜や有機化合物膜、炭素膜を用いても良く、その
堆積方法もプラズマＣＶＤ法に限定されるものではな
い。このように形成された半導体装置は、配線のＣｕ露
出部分がＣｕの拡散防止能力のある絶縁膜と接する構造
となっているため、Ｃｕの拡散や酸化を防止できる。ま
た、その製造方法も極めて容易である。
含有Ｓｉ酸化膜１０８ａの上に、例えばプラズマＣＶＤ
を用いて、第３絶縁膜であるＳｉ酸化膜１１０ａを５０
０〜１０００ｎｍの厚さに形成する。この第３絶縁膜も
Ｓｉ酸化膜に限定されるものではなく、比誘電率が小さ
く回路遅延の抑制に有効な、フッ素（Ｆ）を含有したＳ
ｉ酸化膜や有機化合物膜、炭素膜を用いても良く、その
堆積方法もプラズマＣＶＤ法に限定されるものではな
い。このように形成された半導体装置は、配線のＣｕ露
出部分がＣｕの拡散防止能力のある絶縁膜と接する構造
となっているため、Ｃｕの拡散や酸化を防止できる。ま
た、その製造方法も極めて容易である。
【００２３】（第２の実施形態）図２は本発明の第２の
実施の形態を製造工程順に示した縦断面図である。先
ず、図２（ａ）に示すように、Ｓｉ基板１０１上に第１
絶縁膜である厚さ１０００〜１５００ｎｍのＳｉ酸化膜
１０４ａをプラズマＣＶＤ法により形成し、続いて常法
であるフォトリソグラフィ技術と反応性イオンエッチン
グ技術を用いて、幅２５０〜１０００ｎｍ、深さ２５０
〜５００ｎｍの配線溝１０５ａを形成する。ここで、こ
の第１の絶縁膜はＳｉ酸化膜に限定されるものではな
く、これ以外にもＳｉ酸化膜にリン（Ｐ）やポロン
（Ｂ）が含まれたＰＳＧ膜やＢＰＳＧ膜でも構わない。
またその形成方法についても熱酸化法やプラズマＣＶＤ
法に限られるものではない。
実施の形態を製造工程順に示した縦断面図である。先
ず、図２（ａ）に示すように、Ｓｉ基板１０１上に第１
絶縁膜である厚さ１０００〜１５００ｎｍのＳｉ酸化膜
１０４ａをプラズマＣＶＤ法により形成し、続いて常法
であるフォトリソグラフィ技術と反応性イオンエッチン
グ技術を用いて、幅２５０〜１０００ｎｍ、深さ２５０
〜５００ｎｍの配線溝１０５ａを形成する。ここで、こ
の第１の絶縁膜はＳｉ酸化膜に限定されるものではな
く、これ以外にもＳｉ酸化膜にリン（Ｐ）やポロン
（Ｂ）が含まれたＰＳＧ膜やＢＰＳＧ膜でも構わない。
またその形成方法についても熱酸化法やプラズマＣＶＤ
法に限られるものではない。
【００２４】さらに、図２（ｂ）に示すように、金属膜
としてＴｉＮ膜１０６ａをチタンのターゲットを用いた
反応性スパッタ法により、パワー２．５〜５．０ＫＷ、
圧力２〜１０ｍＴｏｒｒの条件で１０〜３０ｎｍの厚さ
に形成する。このＴｉＮ膜１０６ａも第１の発明の実施
の形態と同様に他の材料を用いる事ができる。次いで、
前記ＴｉＮ膜１０６ａ上にＣｕ（ＨＦＡ）（ＴＭＶＳ）
（Copoer Hexa FluoroAtyethylacetonate Tri-Methyl V
inyl Silane Ｃｕ（Ｃ5 ＨＦ6 Ｏ2 ）（Ｃ5Ｈ12Ｓ
ｉ））を原料とした有機ソースＣｕ−ＣＶＤ法により、
厚さ５００〜１０００ｎｍのＣｕ膜１０７ａを形成し、
配線溝１０５ａがＴｉＮ膜１０６ａとＣｕ膜１０７ａで
充填されるようにする。Ｃｕ−ＣＶＤは原料ソース２０
〜５０ｓｃｃｍ、キャリアＨ2 ガス５０〜２００ｓｃｃ
ｍ、温度１５０〜２５０℃、圧力５〜２０Ｐａの条件で
行うと、平滑で高いステップカバレッジのＣｕ膜１０７
ａを形成する事ができる。
としてＴｉＮ膜１０６ａをチタンのターゲットを用いた
反応性スパッタ法により、パワー２．５〜５．０ＫＷ、
圧力２〜１０ｍＴｏｒｒの条件で１０〜３０ｎｍの厚さ
に形成する。このＴｉＮ膜１０６ａも第１の発明の実施
の形態と同様に他の材料を用いる事ができる。次いで、
前記ＴｉＮ膜１０６ａ上にＣｕ（ＨＦＡ）（ＴＭＶＳ）
（Copoer Hexa FluoroAtyethylacetonate Tri-Methyl V
inyl Silane Ｃｕ（Ｃ5 ＨＦ6 Ｏ2 ）（Ｃ5Ｈ12Ｓ
ｉ））を原料とした有機ソースＣｕ−ＣＶＤ法により、
厚さ５００〜１０００ｎｍのＣｕ膜１０７ａを形成し、
配線溝１０５ａがＴｉＮ膜１０６ａとＣｕ膜１０７ａで
充填されるようにする。Ｃｕ−ＣＶＤは原料ソース２０
〜５０ｓｃｃｍ、キャリアＨ2 ガス５０〜２００ｓｃｃ
ｍ、温度１５０〜２５０℃、圧力５〜２０Ｐａの条件で
行うと、平滑で高いステップカバレッジのＣｕ膜１０７
ａを形成する事ができる。
【００２５】そして、図２（ｃ）に示すように、アルミ
ナ（Ａｌ2 Ｏ3 ）微粉末と過酸化水素（Ｈ2 Ｏ2 ）を主
成分としたスラリーを用いた化学的機械研磨法（Chemic
al Mechanical Polishing ，以下、ＣＭＰ法）により、
配線溝以外の部分に露出したＣｕ膜とＴｉＮ膜を研磨、
除去してＴｉＮ膜１０６ａとＣｕ膜１０７ａより構成さ
れる溝埋め込み構造のＣｕ配線を形成する。続いて、図
２（ｄ）のように、Ｓｉ酸化膜１０４ａおよぴＣｕ配線
上にＴＥＯＳをソースとしたプラズマＣＶＤ法により、
第２絶縁膜である厚さ約２０〜５０ｎｍのＳｉ酸化膜１
０４ｂを堆積する。この工程ではＴＥＯＳが存在するた
めに露出した部分のＣｕの酸化速度は極めて遅くなる
が、少なくともＣｕの酸化温度よりも低い温度で堆積す
ることが望ましい。また、プラズマソースとして電子サ
イクロトロン共鳴（electron cyclotron resonance）な
どにより発生する高密度プラズマを用い、ＣＶＤソース
としてＳｉＨ4 とＯ2 を用いて、Ｃｕの酸化温度よりも
低い温度でＳｉ酸化膜１０４ｂを堆積しても良く、また
塗布法によるスピンオングラス膜の形成も可能である。
さらに、堆積する膿の種類も、Ｓｉ酸化膜に限定せず
に、それ以外にもフツ素（Ｆ）を含有した比誘電率の小
さなＳｉ酸化膜を用いても良い。
ナ（Ａｌ2 Ｏ3 ）微粉末と過酸化水素（Ｈ2 Ｏ2 ）を主
成分としたスラリーを用いた化学的機械研磨法（Chemic
al Mechanical Polishing ，以下、ＣＭＰ法）により、
配線溝以外の部分に露出したＣｕ膜とＴｉＮ膜を研磨、
除去してＴｉＮ膜１０６ａとＣｕ膜１０７ａより構成さ
れる溝埋め込み構造のＣｕ配線を形成する。続いて、図
２（ｄ）のように、Ｓｉ酸化膜１０４ａおよぴＣｕ配線
上にＴＥＯＳをソースとしたプラズマＣＶＤ法により、
第２絶縁膜である厚さ約２０〜５０ｎｍのＳｉ酸化膜１
０４ｂを堆積する。この工程ではＴＥＯＳが存在するた
めに露出した部分のＣｕの酸化速度は極めて遅くなる
が、少なくともＣｕの酸化温度よりも低い温度で堆積す
ることが望ましい。また、プラズマソースとして電子サ
イクロトロン共鳴（electron cyclotron resonance）な
どにより発生する高密度プラズマを用い、ＣＶＤソース
としてＳｉＨ4 とＯ2 を用いて、Ｃｕの酸化温度よりも
低い温度でＳｉ酸化膜１０４ｂを堆積しても良く、また
塗布法によるスピンオングラス膜の形成も可能である。
さらに、堆積する膿の種類も、Ｓｉ酸化膜に限定せず
に、それ以外にもフツ素（Ｆ）を含有した比誘電率の小
さなＳｉ酸化膜を用いても良い。
【００２６】さらに、図２（ｅ）に示すように、Ｓｉ基
板１０１を真空装置（図示せず）中においてアルシン
（ＡｓＨ3 ）ガスのプラズマに曝す。このＡｓＨ3 プラ
ズマ処理は、例えば枚葉処理で行う場合には、ＡｓＨ3
ガス流量２０〜５０ｓｃｃｍ、温度１５０〜４００℃、
圧力０．１〜１０Ｔｏｒｒ、パワー０・２〜１・０Ｋ
Ｗ、処理時間１分〜５分の条件で行う。すると、Ｓｉ酸
化膜１０４ｂ中には１０19〜１０21ａｔｏｍｓ／ｃｍ3
の批素（Ａｓ）が導入される。次いで、窒素ガスなどの
不活性雰囲気中、３００〜４００℃、１０〜３０分程度
の熱処理を施こすと、ＡｓＨ3 プラズマ処理条件にも依
存するが、Ｓｉ酸化膜１０４ｂ中に導入されたＡｓ原子
が再配列、安定化して、Ｓｉ酸化膜１０４ｂは批素ガラ
ス（ＡＳＧ：Arsen Silicate Glass）膜と同等あるいは
類似した特性を有する不純物含有Ｓｉ酸化膜１０８ａと
なり、Ｃｕ原子の拡散防止能力を持つこととなる。これ
により、Ｃｕを主導電層とする溝配線の表面部に存在す
るＣｕの露出領域はＣｕの拡散防止能力のある絶縁膜と
接する構造が得られる。
板１０１を真空装置（図示せず）中においてアルシン
（ＡｓＨ3 ）ガスのプラズマに曝す。このＡｓＨ3 プラ
ズマ処理は、例えば枚葉処理で行う場合には、ＡｓＨ3
ガス流量２０〜５０ｓｃｃｍ、温度１５０〜４００℃、
圧力０．１〜１０Ｔｏｒｒ、パワー０・２〜１・０Ｋ
Ｗ、処理時間１分〜５分の条件で行う。すると、Ｓｉ酸
化膜１０４ｂ中には１０19〜１０21ａｔｏｍｓ／ｃｍ3
の批素（Ａｓ）が導入される。次いで、窒素ガスなどの
不活性雰囲気中、３００〜４００℃、１０〜３０分程度
の熱処理を施こすと、ＡｓＨ3 プラズマ処理条件にも依
存するが、Ｓｉ酸化膜１０４ｂ中に導入されたＡｓ原子
が再配列、安定化して、Ｓｉ酸化膜１０４ｂは批素ガラ
ス（ＡＳＧ：Arsen Silicate Glass）膜と同等あるいは
類似した特性を有する不純物含有Ｓｉ酸化膜１０８ａと
なり、Ｃｕ原子の拡散防止能力を持つこととなる。これ
により、Ｃｕを主導電層とする溝配線の表面部に存在す
るＣｕの露出領域はＣｕの拡散防止能力のある絶縁膜と
接する構造が得られる。
【００２７】続いて、図２（ｆ）に示すように、不純物
含有Ｓｉ酸化膜１０８ａの上に、例えばプラズマＣＶＤ
を用いて、第３絶縁膜であるＳｉ酸化膜１１０ａを５０
０〜１０００ｎｍの厚さで形成する。この絶縁膜もＳｉ
酸化膜に限定されるものではなく、比誘電率が小さく、
回路遅延の抑制に有効な、フッ素（Ｆ）を含有したＳｉ
酸化膜や有機化合物膜、炭素膜を用いても良く、その堆
積方法もプラズマＣＶＤ注に限定されるものではない。
このように形成された半導体装置は、配線のＣｕ露出部
分がＣｕの拡散防止能力のある絶縁膜と接する構造とな
っているため、Ｃｕの拡散や酸化を防止できる。また、
その製造方法も極めて容易であることは本発明の第１の
実施の形態と同様である。
含有Ｓｉ酸化膜１０８ａの上に、例えばプラズマＣＶＤ
を用いて、第３絶縁膜であるＳｉ酸化膜１１０ａを５０
０〜１０００ｎｍの厚さで形成する。この絶縁膜もＳｉ
酸化膜に限定されるものではなく、比誘電率が小さく、
回路遅延の抑制に有効な、フッ素（Ｆ）を含有したＳｉ
酸化膜や有機化合物膜、炭素膜を用いても良く、その堆
積方法もプラズマＣＶＤ注に限定されるものではない。
このように形成された半導体装置は、配線のＣｕ露出部
分がＣｕの拡散防止能力のある絶縁膜と接する構造とな
っているため、Ｃｕの拡散や酸化を防止できる。また、
その製造方法も極めて容易であることは本発明の第１の
実施の形態と同様である。
【００２８】ここで、前記した第１及び第２の各実施形
態に示した半導体装置の製造方法は、ＭＯＳ型、あるい
はバイポーラ型等の半導体装置の種類を選ばず適用する
事ができる。
態に示した半導体装置の製造方法は、ＭＯＳ型、あるい
はバイポーラ型等の半導体装置の種類を選ばず適用する
事ができる。
【００２９】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法は、Ｃｕを主導電材料とする配線を被覆する
絶縁膜に対して、Ｃｕの拡散防止能力を有する不純物を
導入することにより、配線のＣｕの露出する領域がＣｕ
の拡散防止能力の高い絶縁膿と接する構造が形成でき、
配線の周囲がＣｕの酸化防止、Ｃｕの拡散防止、Ｃｕの
耐エレクトロマイグレーション性や耐ストレスマイグレ
ーション性の改善に効果的なバリア膜とＣｕシリサイド
により被覆された構造のＣｕ配線を高い制御性、高い均
一性およぴ高い再現性のもとで形成できる。これによ
り、Ｃｕ配線上にＳｉ窒化膜よりも比誘電率は低いが成
膜時にＣｕを酸化させてしまう可能性のあるＳｉ酸化膜
などの絶縁膜を形成した場合でもＣｕは酸化されず、Ｃ
ｕ配線の長期信頼性が改善される。さらに、Ｃｕ配線の
多層化のために複数回の熱処理が加わった場合でも配線
や絶縁膜の特性劣化が生じないため、高い性能と高い長
期信頼性を有する半導体装置を高い歩留で製造できる。
の製造方法は、Ｃｕを主導電材料とする配線を被覆する
絶縁膜に対して、Ｃｕの拡散防止能力を有する不純物を
導入することにより、配線のＣｕの露出する領域がＣｕ
の拡散防止能力の高い絶縁膿と接する構造が形成でき、
配線の周囲がＣｕの酸化防止、Ｃｕの拡散防止、Ｃｕの
耐エレクトロマイグレーション性や耐ストレスマイグレ
ーション性の改善に効果的なバリア膜とＣｕシリサイド
により被覆された構造のＣｕ配線を高い制御性、高い均
一性およぴ高い再現性のもとで形成できる。これによ
り、Ｃｕ配線上にＳｉ窒化膜よりも比誘電率は低いが成
膜時にＣｕを酸化させてしまう可能性のあるＳｉ酸化膜
などの絶縁膜を形成した場合でもＣｕは酸化されず、Ｃ
ｕ配線の長期信頼性が改善される。さらに、Ｃｕ配線の
多層化のために複数回の熱処理が加わった場合でも配線
や絶縁膜の特性劣化が生じないため、高い性能と高い長
期信頼性を有する半導体装置を高い歩留で製造できる。
【図１】本発明の第１の実施の形態の工程を示す縦断面
図である。
図である。
【図２】本発明の第２の実施の形態の工程を示す縦断面
図である。
図である。
【図３】従来の第１の技術の工程を示す縦断面図であ
る。
る。
【図４】従来の第２の技術の工程を示す縦断面図であ
る。
る。
【図５】従来の第３の技術の工程を示す縦断面図であ
る。
る。
【図６】従来の第４の技術の工程を示す縦断面図であ
る。
る。
【図７】従来の第５の技術の工程を示す縦断面図であ
る。
る。
１０１ Ｓｉ基板 １０４ａ Ｓｉ酸化膜 １０６ａ，１０６ｂ Ｔｉ膜 １０７ａ Ｃｕ膜 １０８ａ 不純物含有Ｓｉ酸化膜 １１０ａ Ｓｉ酸化膜
Claims (10)
- 【請求項１】 半導体基板上に第１絶縁膜を形成する工
程と、前記第１絶縁膜上に単層あるいは複数層の導電膜
より構成される金属配線を形成する工程と、前記第１絶
縁膜および前記金属配線上に前記金属配線の酸化温度よ
りも低い温度で第２絶縁膜を形成する工程と、前記第２
絶縁膜に前記金属配線の金属拡散防止能力のある不純物
を導入する工程と、前記第２絶縁膜上に第３絶縁膜を形
成する工程を有する事を特徴とする半導体装置の製造方
法。 - 【請求項２】 半導体基板上に第１絶縁膜を形成する工
程と、前記第１絶縁膜上に配線形成溝を開口する工程
と、前記配線形成溝中に単層あるいは複数層の導電膜よ
り構成される金属配線を形成する工程と、前記第１絶縁
膜および前記金属配線上に前記金属配線の酸化温度より
も低い温度で第２絶縁膜を形成する工程と、前記第２絶
縁膜に前記金属配線の金属拡散防止能力のある不純物を
導入する工程と、前記第２絶縁膜上に第３絶縁膜を形成
する工程を有する事を特徴とする半導体装置の製造方
法。 - 【請求項３】 前記金属配線の主導電層が銅あるいは鋼
を主成分とする合金より構成される請求項１または請求
項２の半導体装置の製造方法。 - 【請求項４】 第２絶縁膜がシリコン酸化膜あるいはフ
ッ素含有シリコン酸化膜より構成される請求項１ないし
３のいずれかの半導体装置の製造方法。 - 【請求項５】 第２絶縁膜の堆積を銅の酸化温度よりも
低い温度で行うことを特徴とする請求項４の半導体装置
の製造方法。 - 【請求項６】 第２絶縁膜の堆積を高密度プラズマを用
いた化学的気相成長により行う請求項５の半導体装置の
製造方法。 - 【請求項７】 第２絶縁膜の堆積をテトラエトキシシラ
ンあるいはトリ工トキシフルオロシランをソースとした
プラズマ化学的気相成長により行う請求項６の半導体装
置の製造方法。 - 【請求項８】 第２絶縁膜へ導入する不純物が、燐
（Ｐ）、硼素（Ｂ）、砒素（Ａｓ）、鉛（Ｐｂ）あるい
は窒素（Ｎ）のうちの１つあるいは複数の元素より構成
される請求項４ないし７のいずれかの半導体装置の製造
方法。 - 【請求項９】 第２絶縁膜への不純物導入がプラズマド
ープ法により行われる請求項８の半導体装置の製造方
法。 - 【請求項１０】 第３絶縁膜がシリコン酸化膜、フッ素
含有シリコン酸化膜、有機化合物あるいは炭素より構成
される請求項３ないし９のいずれかの半導体装置の製造
方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9003541A JPH10199881A (ja) | 1997-01-13 | 1997-01-13 | 半導体装置の製造方法 |
| KR1019980000537A KR100291232B1 (ko) | 1997-01-13 | 1998-01-12 | 반도체장치제조방법 |
| US09/006,206 US6153507A (en) | 1997-01-13 | 1998-01-13 | Method of fabricating semiconductor device providing effective resistance against metal layer oxidation and diffusion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9003541A JPH10199881A (ja) | 1997-01-13 | 1997-01-13 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000288150A Division JP2001127159A (ja) | 2000-09-22 | 2000-09-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10199881A true JPH10199881A (ja) | 1998-07-31 |
Family
ID=11560283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9003541A Pending JPH10199881A (ja) | 1997-01-13 | 1997-01-13 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6153507A (ja) |
| JP (1) | JPH10199881A (ja) |
| KR (1) | KR100291232B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6504234B2 (en) | 2000-02-04 | 2003-01-07 | Nec Corporation | Semiconductor device with interlayer film comprising a diffusion prevention layer to keep metal impurities from invading the underlying semiconductor substrate |
| JP2003017437A (ja) * | 2001-06-28 | 2003-01-17 | Ulvac Japan Ltd | 銅材料充填プラグ及び銅材料充填プラグの製造方法 |
| US6911405B2 (en) | 2000-11-30 | 2005-06-28 | Canon Sales Co., Inc. | Semiconductor device and method of manufacturing the same |
| JP2013004961A (ja) * | 2011-06-10 | 2013-01-07 | Jiaotong Univ | 半導体素子 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429120B1 (en) | 2000-01-18 | 2002-08-06 | Micron Technology, Inc. | Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals |
| US6284656B1 (en) | 1998-08-04 | 2001-09-04 | Micron Technology, Inc. | Copper metallurgy in integrated circuits |
| US6288442B1 (en) * | 1998-09-10 | 2001-09-11 | Micron Technology, Inc. | Integrated circuit with oxidation-resistant polymeric layer |
| US7211512B1 (en) | 2000-01-18 | 2007-05-01 | Micron Technology, Inc. | Selective electroless-plated copper metallization |
| US6376370B1 (en) | 2000-01-18 | 2002-04-23 | Micron Technology, Inc. | Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy |
| US6420262B1 (en) | 2000-01-18 | 2002-07-16 | Micron Technology, Inc. | Structures and methods to enhance copper metallization |
| US6555487B1 (en) | 2000-08-31 | 2003-04-29 | Micron Technology, Inc. | Method of selective oxidation conditions for dielectric conditioning |
| US6784095B1 (en) * | 2001-02-14 | 2004-08-31 | Advanced Micro Devices, Inc. | Phosphine treatment of low dielectric constant materials in semiconductor device manufacturing |
| US6903000B2 (en) * | 2001-12-28 | 2005-06-07 | Texas Instruments Incorporated | System for improving thermal stability of copper damascene structure |
| JP5238615B2 (ja) * | 2009-06-04 | 2013-07-17 | 株式会社東芝 | 半導体装置の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63299250A (ja) * | 1987-05-29 | 1988-12-06 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH03289156A (ja) * | 1990-04-06 | 1991-12-19 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP3297220B2 (ja) * | 1993-10-29 | 2002-07-02 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
| JP2570997B2 (ja) * | 1993-11-30 | 1997-01-16 | 日本電気株式会社 | 半導体装置の多層配線構造及び半導体装置の製造方法 |
| US5429990A (en) * | 1994-04-08 | 1995-07-04 | United Microelectronics Corporation | Spin-on-glass planarization process with ion implantation |
| US6004622A (en) * | 1994-11-07 | 1999-12-21 | Macronix International Co., Ltd. | Spin-on-glass process with controlled environment |
| US5714418A (en) * | 1995-11-08 | 1998-02-03 | Intel Corporation | Diffusion barrier for electrical interconnects in an integrated circuit |
| US5817571A (en) * | 1996-06-10 | 1998-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multilayer interlevel dielectrics using phosphorus-doped glass |
| JP3516558B2 (ja) * | 1996-08-26 | 2004-04-05 | シャープ株式会社 | 半導体装置の製造方法 |
-
1997
- 1997-01-13 JP JP9003541A patent/JPH10199881A/ja active Pending
-
1998
- 1998-01-12 KR KR1019980000537A patent/KR100291232B1/ko not_active IP Right Cessation
- 1998-01-13 US US09/006,206 patent/US6153507A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6504234B2 (en) | 2000-02-04 | 2003-01-07 | Nec Corporation | Semiconductor device with interlayer film comprising a diffusion prevention layer to keep metal impurities from invading the underlying semiconductor substrate |
| US6911405B2 (en) | 2000-11-30 | 2005-06-28 | Canon Sales Co., Inc. | Semiconductor device and method of manufacturing the same |
| JP2003017437A (ja) * | 2001-06-28 | 2003-01-17 | Ulvac Japan Ltd | 銅材料充填プラグ及び銅材料充填プラグの製造方法 |
| JP2013004961A (ja) * | 2011-06-10 | 2013-01-07 | Jiaotong Univ | 半導体素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980070461A (ko) | 1998-10-26 |
| US6153507A (en) | 2000-11-28 |
| KR100291232B1 (ko) | 2001-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6835995B2 (en) | Low dielectric constant material for integrated circuit fabrication | |
| JP3413876B2 (ja) | 半導体装置 | |
| US6162741A (en) | Semiconductor device and manufacturing method therefor | |
| US5877074A (en) | Method for improving the electrical property of gate in polycide structure | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| US20060246714A1 (en) | Method of forming a conductive contact | |
| JPH09121024A (ja) | 半導体装置とその製造方法 | |
| JPH10199881A (ja) | 半導体装置の製造方法 | |
| JP4168397B2 (ja) | 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層 | |
| JP2809196B2 (ja) | 半導体装置の製造方法 | |
| KR100248572B1 (ko) | 반도체장치 및 그제조방법 | |
| JP3231645B2 (ja) | 半導体装置およびその製造方法 | |
| US7232751B2 (en) | Semiconductor device and manufacturing method therefor | |
| JP2914282B2 (ja) | 半導体装置の製造方法 | |
| JP2001127159A (ja) | 半導体装置の製造方法 | |
| JP2739846B2 (ja) | 半導体装置の製造方法 | |
| KR100313943B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| KR0125782B1 (ko) | 금속배선형성을 위한 평탄화방법 | |
| KR100316061B1 (ko) | 다층배선을가지는반도체장치의형성방법 | |
| KR100256232B1 (ko) | 반도체소자의층간절연막형성방법 | |
| JPH06151410A (ja) | 窒化チタン膜の形成方法 | |
| JPH05102080A (ja) | 半導体装置の製造方法 | |
| KR20010064416A (ko) | 반도체장치의 금속 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000725 |