JPH11162875A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH11162875A
JPH11162875A JP9325040A JP32504097A JPH11162875A JP H11162875 A JPH11162875 A JP H11162875A JP 9325040 A JP9325040 A JP 9325040A JP 32504097 A JP32504097 A JP 32504097A JP H11162875 A JPH11162875 A JP H11162875A
Authority
JP
Japan
Prior art keywords
titanium
film
gas
deposited
reaction chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9325040A
Other languages
English (en)
Other versions
JP3189771B2 (ja
Inventor
Koji Urabe
耕児 占部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP32504097A priority Critical patent/JP3189771B2/ja
Priority to US09/198,005 priority patent/US6174805B1/en
Priority to CN98124972A priority patent/CN1218282A/zh
Priority to KR1019980050946A priority patent/KR19990045603A/ko
Publication of JPH11162875A publication Critical patent/JPH11162875A/ja
Application granted granted Critical
Publication of JP3189771B2 publication Critical patent/JP3189771B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 ハロゲン化合物ガスを用いて化学的気相成長
法によりチタンを堆積する半導体装置の製造方法におい
て、チタンの堆積速度を安定化し、前記チタンをバリア
メタルとするコンタクト孔の電気的特性を改善する。 【解決手段】 半導体装置にチタンを堆積した後、半導
体装置を反応室から搬出し、反応室内に残留するハロゲ
ンを含むガス１２をシランガス１５により除去する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に係り、特に化学的気相成長によりチタンを堆積
してバリアメタルを形成する工程を含む半導体装置の製
造方法に関する。
【０００２】
【従来の技術】化学的気相成長を用いてコンタクトホー
ル（接続孔）にバリアメタルを形成する半導体装置の製
造方法について、特に窒化チタンとチタンの化学的気相
成長を例にあげて説明する。
【０００３】まず、図１（Ａ）に示すように、シリコン
基板１上に厚さ２００ｎｍの素子分離酸化膜２を形成し
てシリコン基板１に所定の不純物を導入し拡散層３を形
成する。続いて、厚さ１５００ｎｍの絶縁膜４を堆積し
拡散層３上に接続孔５を開口する。
【０００４】次に図１（Ｂ）に示すように、四塩化チタ
ン、水素、アルゴンを原料ガスとした化学的気相成長法
を用いて絶縁膜４上に厚さ１０ｎｍのチタン膜６を堆積
し、これにより拡散層３上に厚さ２０ｎｍのチタンシリ
サイド膜７を形成する。
【０００５】次に図１（Ｃ）に示すように、絶縁膜４上
のチタン膜６をアンモニアにより窒化し窒化チタン膜８
を形成し、図１（Ｄ）に示すように四塩化チタン、アン
モニア、窒素を原料ガスとした化学的気相成長法を用い
て窒化チタン膜８とチタンシリサイド膜７上に厚さ５０
０ｎｍの窒化チタン膜９を形成する。
【０００６】
【発明が解決しようとする課題】上述した従来の半導体
装置の製造方法は、以下に示す欠点がある。すなわち、
ハロゲン化チタンガスと高周波放電を用いた化学的気相
成長法によるチタン堆積においては、反応室内に残留す
るハロゲンを含むガスが半導体基板以外の場所に堆積し
たＴｉを腐食し基板上に過剰な塩化チタンを供給するた
め、塩化チタン分圧が半導体基板（ウエハ）の処理枚数
により変動し所望の分圧が得られない。従って、半導体
基板上のチタン堆積速度が変動し安定したコンタクト電
極の電気特性を得ることができないという欠点があった
のである。
【０００７】この発明は以上説明した事情に鑑みてなさ
れたものであり、半導体基板上のチタン堆積速度が安定
しており、良好な電気的特性のコンタクト電極が得られ
る半導体装置の製造方法を提供することを目的としてい
る。
【０００８】
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、半導体基板上に化学的気相成長法を用
いてチタンを堆積し反応室内にハロゲンを含む残留ガス
をシランガスにより除去する工程を有することを特徴と
する。
【０００９】
【発明の実施の形態】以下、図面を参照し、本発明の実
施の形態について説明する。 Ａ．第１の実施形態 本実施形態に係る製造方法では、まず、図１（Ａ）に示
すように、シリコン基板１上に厚さ２００ｎｍの素子分
離酸化膜２を形成してシリコン基板１に所定の不純物を
導入し拡散層３を形成する。続いて厚さ２０００ｎｍの
絶縁膜４を堆積し拡散層３上に接続孔５を開口する。
【００１０】次に図１（Ｂ）に示すように、高周波放電
を用いた化学的気相成長法により、例えば四塩化チタン
２ｓｃｃｍ、水素１０００ｓｃｃｍ、アルゴン５００ｓ
ｃｃｍの混合ガスを原料ガスとして、基板温度６００
℃、圧力５Ｔ、高周波放電出力５００ｋＷの条件の下で
絶縁膜４上に厚さ１０ｎｍのチタン膜６を堆積し、これ
により拡散層３上に厚さ２０ｎｍのチタンシリサイド膜
７を形成する。そして、半導体基板を反応室から搬出す
る。
【００１１】このときの反応室の概略を図２（Ａ）に示
す。チタン膜１１を堆積した後、半導体基板は搬出され
ている状能であり、反応室内にＴｉＣｌｘ等の残留ハロ
ゲンガス１２が浮遊している。そこで、図２（Ｂ）に示
すように、残留ハロゲンガス１２を除去するために、１
Ｔ、１００ｓｃｃｍ、３０秒の条件のもとで、ＳｉＨ
4、Ｓｉ2Ｈ2、Ｂ2Ｈ6、ＡｓＨ4等の水素化物であるシラ
ンガス１５を流す。この処理により残留ハロゲンガス１
２の分圧が低下するだけでなく、反応室に堆積したチタ
ン膜１１がシリサイド化されチタンシリサイド膜１３が
形成されるため、反応室に堆積したチタン膜１１の四塩
化チタンによる腐食も抑制することが可能となる。従っ
て、引き続き処理される基板のチタン成膜において過剰
な塩化チタンの供給を抑制できる。また、このシランガ
ス照射工程においてアルゴン５００ｓｃｃｍを加えて５
００ｋＷ程度の高周波放電を用いても良い。
【００１２】次に図１（Ｃ）に示すように、アンモニア
１００ｓｃｃｍ、基板温度６００℃、圧力２０Ｔ、高周
波放電出力５００ｋＷの条件の下で絶縁膜４上のチタン
膜６上に窒化処理を施し窒化チタン膜８を形成する。
【００１３】次に図１（Ｄ）に示すように、化学的気相
成長法を用いて四塩化チタン４０ｓｃｃｍ、アンモニア
１００ｓｃｃｍ、窒素３０００ｓｃｃｍの混合ガスを原
料ガスとして基板温度６００℃、圧力２０Ｔの条件の下
で化学的気相成長法を用いて窒化チタン膜８上に厚さ５
０ｎｍの窒化チタン膜９を形成する。
【００１４】本実施形態において示した半導体装置の製
造方法によれば、チタン堆積用反応室では常に残留ハロ
ゲンガスが除去されており堆積チタン膜の四塩化チタン
による腐食も発生しないため、安定した四塩化チタン分
圧を得ることができる。従って、安定したチタン堆積速
度が得られるためコンタクト電極の電気特性の安定化が
可能となる。
【００１５】Ｂ．第２の実施形態 次に本発明の第２の実施形態について図面を参照して説
明する。本実施形態では、まず、図３（Ａ）に示すよう
に、シリコン基板１上に厚さ２００ｎｍの素子分離酸化
膜２を形成してシリコン基板１に所定の不純物を導入し
拡雌層３を形成する。続いて、厚さ２０００ｎｍの絶縁
膜４を堆積し拡散層３上に接続孔５を開口する。
【００１６】次に図３（Ｂ）に示すように、高周波放電
を用いた化学的気相成長法により、例えば四塩化チタン
２ｓｃｃｍ、水素１０００ｓｃｃｍ、アルゴン５００ｓ
ｃｃｍの混合ガスを原料ガスとして、基板温度６００
℃、圧力５Ｔ、高周波放電出力５００ｋＷの条件の下で
絶縁膜４上に厚さ１０ｎｍのチタン膜６を堆積し、これ
により拡散層３上に厚さ２０ｎｍのチタンシリサイド膜
７を形成する。
【００１７】このときの反応室の概略を図４（Ａ）に示
す。チタン膜１１を堆積した後、半導体基板は搬出され
ていない状態であり、反応室内にＴｉＣｌｘ等の残留ハ
ロゲンガス１２が浮遊している。そこで、図４（Ｂ）に
示すように、残留ハロゲンガス１２を除去するために、
１Ｔ、１００ｓｃｃｍ、３０秒の条件のもとで、ＳｉＨ
4、Ｓｉ2Ｈ2、Ｂ2Ｈ6、ＡｓＨ4等の水素化物であるシラ
ンガス１５を流す。この処理により残留ハロゲンガス１
２の分圧が低下するだけでなく、反応室に堆積したチタ
ン膜１１がシリサイド化されチタンシリサイド膜１３が
形成されるため、反応室に堆積したチタン膜１１の四塩
化チタンによる腐食も抑制することが可能となる。従っ
て、引き続き処理される基板のチタン成膜において過剰
な塩化チタンの供給を抑制できる。また、このシランガ
ス照射工程においてアルゴン５００ｓｃｃｍを加えて５
００ｋＷ程度の高周波放電を用いても良い。
【００１８】以上の処理によって、図３（Ｃ）に示すよ
うに、半導体基板上のチタン膜６はチタンシリサイド膜
１０に相転移する。従って、第１の実施形態で行ったチ
タン膜のアンモニア窒化処理による窒化チタン膜形成工
程は不要となる
【００１９】次に図３（Ｄ）に示すように、化学的気相
成長法を用いて四塩化チタン４０ｓｃｃｍ、アンモニア
１００ｓｃｃｍ、窒素３０００ｓｃｃｍの混合ガスを原
料ガスとして基板温度６００℃、圧力２０Ｔの条件の下
で化学的気相成長法を用いてチタンシリサイド膜１０上
に厚さ５０ｎｍの窒化チタン膜９を形成する。
【００２０】本実施形態において示した半導体装置の製
造方法によれば、チタン堆積用反応室では常に残留ハロ
ケンガスが除去されており、堆積チタン膜の四塩化チタ
ンによる腐食も発生しないため、安定した四塩化チタン
分圧を得ることができる。従って、安定したチタン堆積
速度が得られるためコンタクト電極の電気特性の安定化
が可能となる。
【００２１】
【発明の効果】以上説明したように、この発明によれ
ば、半導体基板上のチタン堆積速度が安定しているた
め、良好な電気的特性のコンタクト電極が得られるとい
う効果がある。
【図面の簡単な説明】
【図１】 この発明の第１の実施形態である半導体装置
の製造方法および従来の半導体装置の製造方法を説明す
る工程縦断面図である。
【図２】 同実施形態において使用する反応室の断面図
である。
【図３】 この発明の第２の実施形態である半導体装置
の製造方法を説明する工程縦断面図である。
【図４】 同実施形態において使用する反応室の断面図
である。
【符号の説明】
１ シリコン基板 ２ 素子分離酸化膜 ３ 拡散層 ４ 絶縁膜 ５ 接続孔 ６ チタニウム膜 ７ チタンシリサイド膜 ８ 窒化チタン膜 ９ 窒化チタン膜 １０ チタンシリサイド膜 １１ チタン膜 １２ 残留ハロゲンガス １３ チタンシリサイド膜 １４ 半導体基板 ｌ５ シランガス

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ハロゲン化合物ガスを用いて化学的気相
    成長法によりチタンを堆積する半導体装置の製造方法に
    おいて、チタン堆積前あるいはチタン堆積後に反応室内
    に残留するハロゲンを含むガスをＳｉＨ4、Ｓｉ2Ｈ2、
    Ｂ2Ｈ6、ＡｓＨ4等の水素化物により除去するハロゲン
    ガス除去工程を有することを特徴とする半導体装置の製
    造方法。
  2. 【請求項２】 前記反応室から前記半導体装置を搬出し
    た後に前記ハロゲンガス除去工程を実施することを特徴
    とする請求項１に記載の半導体装置の製造方法。
  3. 【請求項３】 前記反応室から前記半導体装置を搬出す
    る前に前記ハロゲンガス除去工程を実施することを特徴
    とする請求項１に記載の半導体装置の製造方法。
JP32504097A 1997-11-26 1997-11-26 半導体装置の製造方法 Expired - Fee Related JP3189771B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP32504097A JP3189771B2 (ja) 1997-11-26 1997-11-26 半導体装置の製造方法
US09/198,005 US6174805B1 (en) 1997-11-26 1998-11-23 Titanium film forming method
CN98124972A CN1218282A (zh) 1997-11-26 1998-11-25 钛膜形成方法
KR1019980050946A KR19990045603A (ko) 1997-11-26 1998-11-26 티탄막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32504097A JP3189771B2 (ja) 1997-11-26 1997-11-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11162875A true JPH11162875A (ja) 1999-06-18
JP3189771B2 JP3189771B2 (ja) 2001-07-16

Family

ID=18172487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32504097A Expired - Fee Related JP3189771B2 (ja) 1997-11-26 1997-11-26 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6174805B1 (ja)
JP (1) JP3189771B2 (ja)
KR (1) KR19990045603A (ja)
CN (1) CN1218282A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258656A (ja) * 2008-07-16 2008-10-23 Renesas Technology Corp 半導体装置の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3003608B2 (ja) * 1997-01-23 2000-01-31 日本電気株式会社 半導体装置の製造方法
JP3191290B2 (ja) * 1999-01-07 2001-07-23 日本電気株式会社 半導体装置の製造方法及び半導体装置の製造方法に用いられるプラズマｃｖｄ装置
US6524952B1 (en) * 1999-06-25 2003-02-25 Applied Materials, Inc. Method of forming a titanium silicide layer on a substrate
KR100681155B1 (ko) * 2000-06-15 2007-02-09 주성엔지니어링(주) 질화티타늄막 형성방법
JP5211503B2 (ja) * 2007-02-16 2013-06-12 富士通セミコンダクター株式会社 半導体装置の製造方法
CN106943627B (zh) * 2017-02-15 2020-10-27 北京华钽生物科技开发有限公司 高生物相容性纤维
US10714334B2 (en) 2017-11-28 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation and structure
US20230193473A1 (en) * 2021-12-22 2023-06-22 Intel Corporation Titanium contact formation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148715A (ja) * 1988-11-29 1990-06-07 Canon Inc 半導体デバイスの連続形成装置
US5834371A (en) * 1997-01-31 1998-11-10 Tokyo Electron Limited Method and apparatus for preparing and metallizing high aspect ratio silicon semiconductor device contacts to reduce the resistivity thereof
US5926737A (en) * 1997-08-19 1999-07-20 Tokyo Electron Limited Use of TiCl4 etchback process during integrated CVD-Ti/TiN wafer processing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258656A (ja) * 2008-07-16 2008-10-23 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP3189771B2 (ja) 2001-07-16
CN1218282A (zh) 1999-06-02
KR19990045603A (ko) 1999-06-25
US6174805B1 (en) 2001-01-16

Similar Documents

Publication Publication Date Title
KR100519798B1 (ko) 향상된 생산성을 갖는 박막 형성 방법
US6208033B1 (en) Apparatus having titanium silicide and titanium formed by chemical vapor deposition
US6037263A (en) Plasma enhanced CVD deposition of tungsten and tungsten compounds
US6143377A (en) Process of forming a refractory metal thin film
US6841203B2 (en) Method of forming titanium film by CVD
US4751101A (en) Low stress tungsten films by silicon reduction of WF6
US20060024959A1 (en) Thin tungsten silicide layer deposition and gate metal integration
JP3050152B2 (ja) 半導体装置の製造方法
US20090071404A1 (en) Method of forming titanium film by CVD
US20020096115A1 (en) Method for manufacturing semiconductor device
JP3189771B2 (ja) 半導体装置の製造方法
US6602785B1 (en) Method of forming a conductive contact on a substrate and method of processing a semiconductor substrate using an ozone treatment
KR100447031B1 (ko) 텅스텐 실리사이드막의 형성방법
JP3003608B2 (ja) 半導体装置の製造方法
US6734051B2 (en) Plasma enhanced chemical vapor deposition methods of forming titanium silicide comprising layers over a plurality of semiconductor substrates
JPH0661181A (ja) バリアメタルの形成方法
JP3206527B2 (ja) 半導体装置の製造方法
JP2002064067A (ja) 化学気相成長を向上させるよう調整されたチャンバ
JP3211290B2 (ja) 半導体装置の形成方法
KR20010049541A (ko) 막의 제조 방법 및 그 방법에 의해 제조된 막
JP3068522B2 (ja) 半導体装置の製造方法
JP3068516B2 (ja) 半導体装置の製造方法
JP2701722B2 (ja) 半導体装置の製造方法
KR20020002561A (ko) 반도체 소자의 게이트전극 형성 방법
JPS6233768A (ja) タングステン膜の選択成長方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010417

LAPS Cancellation because of no payment of annual fees