KR101955955B1 - 압전 장치 - Google Patents

압전 장치 Download PDF

Info

Publication number
KR101955955B1
KR101955955B1 KR1020147001443A KR20147001443A KR101955955B1 KR 101955955 B1 KR101955955 B1 KR 101955955B1 KR 1020147001443 A KR1020147001443 A KR 1020147001443A KR 20147001443 A KR20147001443 A KR 20147001443A KR 101955955 B1 KR101955955 B1 KR 101955955B1
Authority
KR
South Korea
Prior art keywords
element mounting
region
metal pattern
convex portion
integrated circuit
Prior art date
Application number
KR1020147001443A
Other languages
English (en)
Other versions
KR20140096256A (ko
Inventor
타카히로 니야마
히로노부 신토쿠
료마 사사가와
준페이 코무라
Original Assignee
교세라 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011188447A external-priority patent/JP5767061B2/ja
Priority claimed from JP2012102901A external-priority patent/JP5828480B2/ja
Application filed by 교세라 가부시키가이샤 filed Critical 교세라 가부시키가이샤
Publication of KR20140096256A publication Critical patent/KR20140096256A/ko
Application granted granted Critical
Publication of KR101955955B1 publication Critical patent/KR101955955B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0552—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the device and the other elements being mounted on opposite sides of a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0504—Holders; Supports for bulk acoustic wave devices
    • H03H9/0514—Holders; Supports for bulk acoustic wave devices consisting of mounting pads or bumps

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

압전 장치(100)는 소자 탑재 부재(110)와 소자 탑재 부재(110)에 탑재되어 있는 압전 소자(120)와, 소자 탑재 부재(110)의 표면에 형성되어 있고, 소자 탑재 영역(118a) 및 라우팅(routing) 영역(118b)을 포함하고 있는 금속 패턴(118)과 땜납 범프(132)에 의해 금속 패턴(118)의 소자 탑재 영역(118a)에 전기적으로 접속되어 있는 집적회로 소자(130)를 구비하고, 금속 패턴(118)이 소자 탑재 영역(118a)과 라우팅 영역(118b)과의 사이에 설치된 볼록부(119)를 가지고 있고, 볼록부(119)의 적어도 표면 부분이 금속 산화물로 이루어진다.

Description

압전 장치{PIEZOELECTRIC DEVICE}
본 발명은 전자기기 등에 이용되는 압전 장치에 관한 것이다.
종래부터, 예를 들면 휴대용의 전자기기에는, 각종 압전 장치가 이용되고 있다. 종래의 압전 장치는 소자 탑재 부재와, 소자 탑재 부재의 제 1의 오목부에 수용된 압전 소자와, 소자 탑재 부재의 제 2의 오목부에 수용된 집적회로 소자를 포함하고 있다.
소자 탑재 부재에는 집적회로 소자를 탑재하기 위한 금속 패턴이 설치되어 있다. 집적회로 소자는 땜납 범프에 의해 금속 패턴에 접합되어 있다. 땜납 범프는, 가열 공정으로 용해 된 후에, 냉각 고체화 된다.
특허 문헌 1 : 일본국 공개 특허2009－267866호 공보
그러나, 종래의 압전 장치는, 예를 들면, 땜납 범프에 의한 집적회로 소자와 금속 패턴과의 접합 후에 리플로우 등의 250℃정도의 가열 공정을 여러 차례 행하는 경우가 있고, 땜납 범프가 재용해 되는 일이 있었다. 그 결과, 재용해된 땜납 범프가 금속 패턴상에 확장되고, 집적회로 소자와 금속 패턴과의 접합에 관한 신뢰성이 저하하는 경우가 있었다.
본 발명의 제 1의 양태에 의한 압전 장치는 소자 탑재 부재와, 소자 탑재 부재에 탑재되어 있는 압전 소자와, 소자 탑재 부재의 표면에 형성된 금속 패턴과, 땜납 범프에 의해 금속 패턴에 전기적으로 접속되어 있는 집적회로 소자를 포함하고 있다. 금속 패턴은 소자 탑재 영역 및 라우팅(routing) 영역을 포함하고 있다. 집적회로 소자는 금속 패턴의 소자 탑재 영역에 전기적으로 접속되어 있다. 금속 패턴은 소자 탑재 영역과 라우팅 영역과의 사이에 설치된 볼록부를 가지고 있고, 볼록부의 적어도 표면 부분이 금속 산화물로 이루어진다.
본 발명의 제 2의 양태에 의한 압전 장치는 소자 탑재 부재와, 소자 탑재 부재에 탑재되어 있는 압전 소자와, 소자 탑재 부재의 표면에 설치되어 있고, 소자 탑재 영역 및 배선 영역을 포함하고 있는 금속 패턴과, 금속 패턴의 소자 탑재 영역에 땜납 범프에 의해 전기적으로 접속되어 있고, 집적회로 소자와 집적회로 소자의 아래쪽 면의 가장자리부에 설치된 도체 패턴을 포함한 집적회로 부품을 포함하고 있다. 금속 패턴은 소자 탑재 영역과 배선 영역과의 사이에 설치된 땜납 흐름 방지 영역을 더욱이 포함하고 있다. 땜납 흐름 방지 영역은 평면에서 보았을때에 있어서, 집적회로 부품의 도체 패턴과 겹쳐지는 위치이거나, 또는 도체 패턴보다 안쪽에 설치되어 있다.
본 발명의 제 1의 양태에 의한 압전 장치에서는, 예를 들면 니켈(Ni)등의 땜납 젖음성이 낮은 금속 산화물로 이루어지는 적어도 표면 부분을 가지는 볼록부에 있어서, 용해된 땜납 범프의 확장이 억제된다. 그 결과, 집적회로 소자와 금속 패턴과의 접합에 관한 신뢰성이 향상한다.
본 발명의 제 2의 양태에 의한 압전 장치에서는, 땜납이 도체 패턴에 접촉할 가능성이 저감되어 있고, 집적회로 소자의 복수의 전극 패드가 단락할 가능성이 저감되어 있다.
도 1은 본 발명의 제 1의 실시 형태에 있어서의 압전 장치의 일례를 도시한 단면도이며,
도 2는 도 1에 도시된 압전 장치의 소자 탑재 부재의 하면(下面)도이며,
도 3은 도 2에 있어서 부호 B에 의해 도시된 부분의 확대도이며,
도 4는 도 3의 Y－Y선 종단면도이며,
도 5는 본 발명의 제 2의 실시 형태에 있어서의 압전 장치를 도시하는 종단면도이며,
도 6(a)는 도 5에 도시된 압전 장치에 있어서의 집적회로 소자를 도시하는 평면도이며, 도 6(b)는 도 5에 도시된 압전 장치에 있어서의 집적회로 소자의 전기적인 접속의 예를 나타내는 평면도이며,
도 7은 도 5에 도시된 압전 장치에 있어서, 접속부의 접합 상태를 도시하는 종단면도이다.
이하, 본 발명의 예시적인 실시 형태에 대하여 도면을 참조하여 설명한다.
(제 1의 실시 형태)
도 1에 도시하는 바와 같이, 본 발명의 제 1의 실시 형태에 있어서의 압전 장치(100)는 소자 탑재 부재(110)와, 소자 탑재 부재(110)에 탑재된 압전 소자(120) 및 집적회로 소자(130)와, 뚜껑 부재(150)를 포함하고 있다. 또한, 도 1은 도 2에 도시된 압전 장치의 A―A에 있어서의 종단면도를 도시하고 있다.
소자 탑재 부재(110)는 기판부(111)와, 기판부(111)의 한쪽의 주면(主面)에 설치된 제 1의 틀부(112)와, 기판부(111)의 다른 한쪽의 주면에 설치된 제 2의 틀부(113)를 포함하고 있다. 소자 탑재 부재(110)를 구성하는 기판부(111)와, 제 1의 틀부(112) 및 제 2의 틀부(113)는, 예를 들면, 유리-세라믹스, 알루미나 세라믹스 등의 세라믹 재료로 이루어진다.
또한, 기판부(111)는 한쪽의 주면에 압전 소자(120)를 탑재하기 위한 압전 소자 탑재용 패턴(114)이 배치되고, 다른 한쪽의 주면에 집적회로 소자(130)를 탑재하기 위한 금속 패턴(118)이 배치되어 있다. 또한, 다른 한쪽의 주면에는, 압전 장치(100)의 제조 공정에 있어서 압전 소자(120)의 검사를 행하기 위한 모니터용 단자(123)도 설치되어 있다. 또한, 도 2에 도시하는 바와 같이, 기판부(111)의 다른 한쪽의 주면의 금속 패턴(118)은, 예를 들면, 3행 2열로 6개 배치되어 있다. 도 1에서는, 금속 패턴(118)의 1열을 횡단하여 절단한 단면도를 도시하고 있다. 소자 탑재 부재(110)에 배치된 금속 패턴(118)은 후술하는 집적회로 소자(130)의 전극 패드(134)가 땜납 범프(132)를 개재하여 접합되어 있다. 또한, 기판부(111)의 내부에는, 내층 배선(도시하지 않음)이 설치되고, 압전 소자 탑재용 패턴(114)과 금속 패턴(118)이 내층 배선(도시하지 않음)을 개재하여 전기적으로 접속되어 있다.
또한, 소자 탑재 부재(110)는 기판부(111) 및 제 1의 틀부(112)에 의해 둘러싸인 제 1의 오목부(K1)를 가지고 있다. 제 1의 오목부(K1)에는 압전 소자(120)가 수용되어 있다. 압전 소자(120)가 수용되어 있는 제 1의 오목부(K1)는 뚜껑 부재(150)에 의해 기밀 봉지되어 있다.
또한, 소자 탑재 부재(110)는 기판부(111) 및 제 2의 틀부(113)에 의해 둘러싸인 제 2의 오목부(K2)를 가지고 있다. 제 2의 오목부(K2)에는 집적회로 소자(130)가 수용되어 있다. 제 2의 틀부(113)의 네 귀퉁이에는 복수의 외부 접속 단자(116)가 설치되어 있다. 복수의 외부 접속 단자(116)는 각각 VCC 단자, VCON 단자, OUT 단자, 그랜드 단자로서 기능한다.
VCC 단자는 전원 전압이 인가된다. VCON 단자는 집적회로 소자(130)의 출력 상태를 제어하기 위한 신호(즉, 제어 신호)가 인가된다. OUT 단자는 집적회로 소자(130)로부터 출력된 신호가 인가된다. 그랜드 단자는 접지 전압이 인가된다.
압전 소자(120)는 압전소판의 양 주면에 여진용 전극(도시하지 않음)과 접속용 전극(도시하지 않음)을 구비하는 구조로 되어 있다. 또한, 압전 소자(120)의 접속용 전극(도시하지 않음)은 도전성 접착제(121)를 개재하여 소자 탑재 부재(110)에 배치된 압전 소자 탑재용 패턴(114)에 접속되어 있다. 또한, 압전 소자(120)는 소정의 결정축으로 컷한 압전소판에 외부로부터의 변동 전압이 인가되면, 소정 주파수의 두께 미끄럼 진동이 여진된다. 압전소판으로서는, 예를 들면 수정이 이용된다.
집적회로 소자(130)는 적어도 발진 회로를 구비하는 구성으로 되어 있다. 집적회로 소자(130)는 회로가 형성된 면에 전극 패드(134)가 형성된다. 전극 패드(134)는 소자 탑재 부재(110)에 배치된 금속 패턴(118)에, 땜납 범프(132)를 개재하여 접합되어 있다. 또한, 집적회로 소자(130)의 전극 패드(134)와, 소자 탑재 부재(110)에 배치된 금속 패턴(118)과의 사이에는, 수지(140)가 충전되어 있다.
땜납 범프(132)는 집적회로 소자(130)의 회로의 형성된 면의 전극 패드(134)상에 스크린 인쇄에 의해 형성되고, 범프지름이, 예를 들면 80~100μm정도로, 높이가, 예를 들면 60~100μm정도의 크기로 형성되어 있다. 또한, 본 실시 형태에 이용되는 땜납 범프(132)는, 예를 들면 Sn―Cu－Ni계의 조성을 가지는 납프리 땜납이 이용된다.
뚜껑 부재(150)는 기판부(111)와 제 1의 틀부(112)로 형성된 제 1의 오목부(K1)를 기밀 봉지하고 있다. 뚜껑 부재(150)의 재질은, 42 알로이 또는 코바르(cavar), 인 청동 등으로 이루어진다.
여기서, 도 1, 도 2에 도시하는 바와 같이, 압전 장치(100)의 소자 탑재 부재(110)에 배치된 금속 패턴(118)은 소자 탑재 영역(118a) 및 라우팅 영역(118b)을 구비하고 있다. 소자 탑재 영역(118a)에는, 땜납 범프(132)가 전기적으로 접속되어 있다.
라우팅 영역(118b)은 소자 탑재 부재(110)의 내층 배선(도시하지 않음)에 접속되어 있다. 그리고, 예를 들면, 6개의 라우팅 영역(118b)중 4개는 내층 배선(도시하지 않음) 등을 개재하여 4개의 외부 접속 단자(116)에 접속되고, 나머지의 2개는 내층 배선(도시하지 않음) 등을 개재하여 압전 소자 탑재용 패턴(114)에 접속되어 있다. 또한, 압전 소자 탑재용 패턴(114)에 접속되어 있는 라우팅 영역(118b)은 내층 배선(도시하지 않음) 등을 개재하여 모니터용 단자(123)와도 접속되어 있다.
또한, 금속 패턴(118)은 도 3, 도 4에 도시하는 바와 같이, 소자 탑재 영역(118a)과 라우팅 영역(118b)과의 사이에 설치된 볼록부(119)를 가지고 있고, 볼록부(119)의 적어도 표면 부분이 금속 산화물로 이루어져 있다. 이것에 의해, 본 실시 형태에 있어서의 압전 장치(100)는 볼록부(119)가 댐이 되는 물리적 작용과 금속 산화물이 젖기 어려운 화학적 작용에 의해 땜납 범프(132)를 형성하는 땜납의 확장을 억제할 수 있다.
또한, 도 4는, 본 실시 형태에 있어서의 압전 장치(100)의 금속 패턴(118)의 단면의 확대도를 도시한다. 본 실시 형태에 있어서의 금속 패턴(118)은 소자 탑재 영역(118a)과 라우팅 영역(118b)과의 사이에 설치된 볼록부(119)를 구비하는 구성으로 되어 있다. 금속 패턴(118)은 3층 구조로 되어 있고, 예를 들면, 하층에 몰리브덴(Mo)이 형성되고, 예를 들면 중간층에 니켈(Ni)이 형성되고, 예를 들면 상층에 금(Au)이 형성되어 있다.
이러한 본 실시 형태에 있어서의 압전 장치(100)의 볼록부(119)는 금속 패턴(118)에 레이저를 조사하여, 금속 패턴(118)의 중간층의, 예를 들면 니켈(Ni)과 상층의, 예를 들면 금(Au)을 컷하고, 금속 패턴(118)에 홈부(117)를 마련하는 것으로 형성된다. 볼록부(119)의 금속 산화물은 금속 패턴(118)의 중간층의, 예를 들면 니켈(Ni)이 레이저로 깎여지고, 또한 발열하는 것으로써 공기와 반응하여 생성된다. 또한, 본 실시 형태에 있어서의 볼록부(119)는 금속 패턴(118)의 소자 탑재 영역(118a)측에 소자 탑재 영역 측면(119a)을 가지고, 라우팅 영역(118b)측에 라우팅 영역 측면(119b)을 가지는 구조로 되어 있다.
또한, 도 3은 본 실시 형태에 있어서의 압전 장치(100)의 금속 패턴(118)의 상면의 확대도를 도시한다. 본 실시 형태에 있어서의 금속 패턴(118)은 소자 탑재 영역(118a)과 라우팅 영역(118b)과의 사이에 설치된 볼록부(119)와, 볼록부(119)보다 라우팅 영역(118b)측에 형성된 홈부(117)를 구비하는 구성으로 되어 있다. 여기서, 본 실시 형태에 있어서의 압전 장치(100)의 볼록부(119)는 소자 탑재 영역(118a)측에 형성된 소자 탑재 영역 측면(119a)이 복수의 오목부(119c)를 가지고 있고, 복수의 오목부(119c)의 각각이 평면에서 보았을때에 있어서 라우팅 영역(118b)의 방향을 향해 좁아지도록 파여 있는 구조로 되어 있다. 또한, 홈부(117)는 복수의 미소한 요철에 의한 모양이 형성되어 있다. 홈부(117)의 복수의 미소한 요철은 평면에서 보았을때에 있어서, 가령, 땜납이 소자 탑재 영역(118a)으로부터 라우팅 영역(118b)의 방향으로 흐르기 시작한 경우에, 그 흐름을 방해할 수 있는 것 같은 곡선 모양을 가지고 있다.
본 실시 형태에 있어서의 압전 장치(100)의 볼록부(119)는 높이가, 예를 들면 1~2μm정도이며, 홈부(117)의 깊이가, 예를 들면 0.5~1μm정도이며, 홈부(117)의 폭이, 예를 들면 30~50μm정도이다. 또한, 본 실시 형태에 있어서의 압전 장치(100)의 볼록부(119)는, 예를 들면 레이저 조사에 의해 형성되는 경우에는, 레이저의 스포트지름 또는 출력 강도 등을 바꾸는 것으로 높이 또는 기울기에 대해서 조정된다. 마찬가지로, 복수의 오목부(119c)의 형상, 홈부(117)의 폭 또는 깊이에 대해서도, 레이저의 스포트지름 또는 출력 강도 등을 바꾸는 것으로 조정할 수 있다. 여기서, 레이저로서는, 예를 들면, 탄산 가스 레이저, YAG 레이저, YVO4 레이저, 반도체 레이저, 또는 엑시머 레이저 등이 이용된다.
이와 같이, 본 실시 형태에 있어서의 압전 장치(100)의 소자 탑재 부재(110)에 배치된 금속 패턴(118)은 소자 탑재 영역(118a)과 라우팅 영역(118b)과의 사이에 설치된 볼록부(119)를 가지고 있고, 볼록부(119)의 적어도 표면 부분이 금속 산화물로 이루어져 있다. 이것에 의해, 본 발명의 실시 형태에 있어서의 압전 장치(100)는 볼록부(119)의 금속 산화물이, 예를 들면 니켈(Ni) 등의 땜납 젖음성의 낮은 산화된 금속으로 이루어지는 것으로부터, 용해된 땜납 범프(132)의 확장을 볼록부(119)에 있어서 억제할 수 있다. 그 결과, 본 실시 형태에 있어서의 압전 장치(100)는 집적회로 소자(130)의 전극 패드(134)와 땜납 범프(132)와의 접합 부분의 면적을 확보할 수 있고, 땜납 범프(132)의 접합 강도의 저하를 억제할 수 있다.
또한, 본 실시 형태에 있어서의 압전 장치(100)의 볼록부(119)는 소자 탑재 영역 측면(119a)을 가지고, 소자 탑재 영역 측면(119a)에 복수의 오목부(119c)를 가지고 있고, 복수의 오목부(119c)의 각각이 평면에서 보았을때에 있어서 라우팅 영역(118b)의 방향을 향해 좁아지도록 파여 있다. 이것에 의해, 땜납 범프(132)가 가열 공정으로 용해하여 소자 탑재 영역(118a)으로부터 확장될 때, 땜납의 표면장력에 의해 땜납의 확장을 억제할 수 있다.
더욱이, 본 실시 형태에 있어서의 압전 장치(100)의 볼록부(119)는 소자 탑재 영역 측면(119a)과 라우팅 영역 측면(119b)을 가지고 있고, 소자 탑재 영역 측면(119a)이 라우팅 측면(119b)보다 급경사로 되어 있다. 이것에 의해, 본 실시 형태에 있어서의 압전 장치(100)의 볼록부(119)는 땜납 범프(132)의 확장을 억제할 수 있다.
또한, 본 실시 형태에 있어서의 압전 장치(100)의 금속 패턴(118)은 볼록부(119)보다 라우팅 영역(118b)측에 설치된 홈부(117)를 가지고 있다. 이것에 의해, 본 발명의 실시 형태에 있어서의 압전 장치(100)의 금속 패턴(118)은 볼록부(119)의 소자 탑재 영역 측면(119a)에서 땜납 범프(132)를 형성하는 땜납이 멈추지 않았다고 하여도, 홈부(117)에서 땜납 범프(132)를 형성하는 땜납의 확장을 멈추고, 라우팅 영역(118b)에의 땜납의 확장을 억제할 수 있다.
더욱이, 본 실시 형태에 있어서의 압전 장치(100)의 홈부(117)는 도 3에 도시하는 바와 같이, 복수의 미소한 요철이 형성되어 있는 것으로, 소자 탑재 영역 측면(119a)을 넘어 땜납 범프(132)가 펼쳐졌다고 하여도, 홈부(117)의 복수의 미소한 요철로 땜납 범프(132)의 확장을 억제할 수 있다. 또한, 본 실시 형태에 있어서의 홈부(117)는 복수의 미소한 요철이 땜납의 흐름을 억제하는 방향으로 형성되어 있고, 땜납의 흐름이 복수의 미소한 요철로 멈추도록 형성되어 있다.
(제 2의 실시 형태)
도 5는 제 2의 실시 형태와 관련된 압전 장치(201)를 도시하는 도 1과 마찬가지의 단면도이다. 또한, 제 2의 실시 형태에 있어서, 제 1의 실시 형태의 구성과 동일 또는 유사한 구성에 대해서는, 제 1의 실시 형태와 동일한 부호를 부여하는 경우가 있고, 또한, 설명을 생략하는 경우가 있다.
압전 장치(201)는 도체 패턴(124)을 가지고 있는 점만이 제 1의 실시 형태의 압전 장치(100)와 상위하다. 또한, 압전 장치(201)에서는, 수지(140)가 설치되어 있지 않지만, 압전 장치(201)에 있어서도 수지(140)가 설치되어도 좋다.
도 6에 도시하는 바와 같이, 도체 패턴(124)은 집적회로 소자(130)의 아래쪽 면(땜납 범프(132)에 의해 접합되는 측의 면)의 가장자리부에 설치되어 있다. 또한, 이하에서는, 집적회로 소자(130) 및 도체 패턴(124)의 조합을 집적회로 부품(131)이라고 하는 경우가 있다. 도 6에 있어서, 복수의 전극 패드(134)와 도체 패턴(124)은, 집적회로 소자(130)의 일부를 투과한 상태로 파선에 의해 도시되어 있다. 도체 패턴(124)은, 예를 들면, 집적회로 소자(130)가 웨이퍼로부터 잘라져 제작되는 경우에 있어서, 웨이퍼 휨의 저감에 기여한다. 도체 패턴(124)은 접지되거나 또는 전기적으로 부유 상태로 되어 있다.
여기서, 본 실시 형태의 압전 장치(201)에 있어서의 집적회로 소자(130)의 복수의 전극 패드(134)와 도체 패턴(124)과, 기판부(111)의 상면에 설치된 금속 패턴(118)의 볼록부(119) 등과의 위치 관계에 대해서 도 6(b), 도 7을 참조하여 설명한다. 또한, 이하에서는, 볼록부(119), 땜납과의 젖음성이 비교적 낮은 금속 산화물 혹은 홈부(117) 또는 이러한 조합을 땜납 흐름 방지 영역(151)이라고 하는 경우가 있다.
집적회로 부품(131)은 도 6(b)에 도시하는 바와 같이, 제 2의 오목부(K2)에 설치되어 있다. 또한, 집적회로 소자(130)의 복수의 전극 패드(134)는 제 2의 오목부(K2)의 긴변에 가까운 영역에 위치하고 있다. 집적회로 소자(130)의 아래쪽 면의 가장자리부에 설치된 도체 패턴(124)은 복수의 전극 패드(134)의 외측에 복수의 전극 패드(134)를 둘러싸듯이 설치되어 있다.
여기서, 땜납 흐름 방지 영역(151)은 도체 패턴(124)과 겹쳐지는 위치이거나 또는 도체 패턴(124)보다 안쪽에 형성되어 있다. 예를 들면, 땜납 흐름 방지 영역(151)의 적어도 소자 탑재 부재(110)의 안쪽을 향하는 가장자리가 도체 패턴(124)보다 안쪽에 형성되어 있다.
따라서, 본 실시 형태의 압전 장치(201)는 집적회로 소자(130)의 도체 패턴(124)보다 안쪽에 있어서, 금속 패턴(118)의 땜납 흐름 방지 영역(151)에 의해, 땜납 흐름을 제지당하기 때문에, 도체 패턴(124)에 의해 집적회로 소자(130)의 복수의 전극 패드(134)가 합선될 가능성이 저감된다.
상기한 제 1 및 제 2 실시 형태 이외에도, 본 발명의 요지를 일탈하지 않는 범위에 있어서 여러 가지의 변경, 개량 등이 가능하다. 예를 들면, 금속 패턴(118)은 3층 구조를 도시하였지만, 예를 들면 4층 구조의 다층 구조라도 상관없다. 또한, 금속 패턴(118)의 3층 구조의 조성도, 예를 들면, 하층에 몰리브덴(Mo), 중간층에 니켈(Ni), 상층에 금(Au)이 형성된 구조를 도시하였지만 이것에 한정되지 않고, 다른 금속의 조합이라도 상관없다. 예를 들면, 금속 패턴(118)은 하층에 텅스텐(W), 중간층에 동(Cu), 상층에 은(Ag)등의 조합이라도 상관없다. 또한, 상기 실시 형태에 도시한 압전 장치(100 또는 201)의 제 1의 오목부(K1)에 탑재되는 압전 소자(120)는 평면에서 보았을때 직사각 형상의 압전소판의 양 주면에 여진용 전극과 접속용 전극을 구비하는 구조를 도시하였지만, 이것에 한정되지않고, 예를 들면, 평면에서 보았을때 형상이 원형이나, 음차형의 압전소판에 각종 전극을 마련한 형태의 압전 소자라도 좋고, 또한 압전 소자로 바꾸어 탄성 표면파 소자를 이용하여도 상관없다.
또한, 땜납 흐름 방지 영역(151)은 레이저 조사로 형성되는 것 외에, 예를 들면, 금속 패턴(118)상에 절연층 또는 금속층을 형성하고, 볼록부를 마련하는 것 등에 의하여 구성되어도 된다.
절연층으로서는, 예를 들면, 세라믹 코트(예를 들면, 알루미나 코트) 또는 수지 등을 들 수있다. 세라믹 코트 또는 수지는 금속 패턴(118)상에 스크린 인쇄로 설치된다. 세라믹 코트 또는 수지 등은, 복수개의 절연층을 스크린 인쇄에 의해 동시에 형성될 수 있기 때문에, 제조 코스트의 저감을 도모하는 것이 가능해진다. 또한, 절연층은 금속 패턴에 비해 땜납과의 젖음성이 낮기 때문에, 땜납의 흘러내림을 보다 저감 시킬 수 있다.
또한, 금속층은, 예를 들면, Al막 또는 Cr막 등으로, 스퍼터 등의 진공 인쇄법으로 형성된다. Al막 또는 Cr막 등은, 복수개의 금속층을 스퍼트 등에 의해 동시에 형성 될 수 있기 때문에, 제조 코스트의 저감을 도모하는 것이 가능해진다.
또한, 레이저에 의한 형성 방법에 있어서는, 금속 패턴(118)을 레이저로 깎는 것으로 볼록부를 형성할 수 있으므로, 볼록부 형성을 위한 재료를 별도로 준비할 필요가 없고, 부재 저감에 의한 생산성의 향상이 가능해진다. 또한, 레이저에 의한 형성 방법에 있어서는, 금속 패턴(118)이 형성된 소자 탑재 부재(110)에 대한 후 가공으로 볼록부가 형성되기 때문에, 예를 들면 집적회로 소자(130)의 사이즈에 대응시켜 땜납 흐름 방지 영역(151)의 형성 위치를 결정할 수 있는 등 제조에 있어서의 자유도가 높아진다.
100, 201 : 압전 장치 　110 : 소자 탑재 부재
111 : 기판부 112 : 제 1의 틀부
113 : 제 2의 틀부 　114 : 압전 소자 탑재용 패턴
116 : 외부 접속 단자 117 : 홈부
118 : 금속 패턴 　 118a : 소자 탑재 영역
118b : 라우팅 영역 119 : 볼록부
119a : 소자 탑재 영역 측면 　119b : 라우팅 영역 측면
119c : 오목부 　120 : 압전 소자
121 : 도전성 접착제 　124 : 도체 패턴
130 : 집적회로 소자 　132 : 땜납 범프
134 : 전극 패드 　140 : 수지
150 : 뚜껑 부재 　151 : 땜납 흐름 방지 영역
K1 : 제 1의 오목부 　K2 : 제 2의 오목부

Claims (7)

  1. 소자 탑재 부재와,
    상기 소자 탑재 부재에 탑재되어 있는 압전 소자와,
    상기 소자 탑재 부재의 표면에 형성되어 있고, 소자 탑재 영역 및 라우팅 영역을 포함하고 있는 금속 패턴과,
    땜납 범프에 의해 상기 금속 패턴의 상기 소자 탑재 영역에 전기적으로 접속되어 있는 집적회로 소자를 구비하고,
    상기 금속 패턴이 상기 소자 탑재 영역과 상기 라우팅 영역과의 사이에 설치된 볼록부를 가지고 있고, 상기 볼록부의 적어도 표면 부분이 금속 산화물로 이루어지고,
    상기 볼록부가 소자 탑재 영역 측면을 가지고 있고, 상기 소자 탑재 영역 측면이 평면에서 보았을때에 대해 복수의 오목부를 가지고 있고, 복수의 오목부의 각각이 평면에서 보았을때에 있어서 상기 라우팅 영역의 방향을 향해 좁아지도록 패여 있는 것을 특징으로 하는 압전 장치.
  2. 소자 탑재 부재와,
    상기 소자 탑재 부재에 탑재되어 있는 압전 소자와,
    상기 소자 탑재 부재의 표면에 형성되어 있고, 소자 탑재 영역 및 라우팅 영역을 포함하고 있는 금속 패턴과,
    땜납 범프에 의해 상기 금속 패턴의 상기 소자 탑재 영역에 전기적으로 접속되어 있는 집적회로 소자를 구비하고,
    상기 금속 패턴이 상기 소자 탑재 영역과 상기 라우팅 영역과의 사이에 설치된 볼록부를 가지고 있고, 상기 볼록부의 적어도 표면 부분이 금속 산화물로 이루어지고,
    상기 볼록부가 소자 탑재 영역 측면과 라우팅 영역 측면을 가지고 있고,
    상기 소자 탑재 영역 측면이 상기 라우팅 영역 측면보다 급경사인 것을 특징으로 하는 압전 장치.

  3. 소자 탑재 부재와,
    상기 소자 탑재 부재에 탑재되어 있는 압전 소자와,
    상기 소자 탑재 부재의 표면에 형성되어 있고, 소자 탑재 영역 및 라우팅 영역을 포함하고 있는 금속 패턴과,
    땜납 범프에 의해 상기 금속 패턴의 상기 소자 탑재 영역에 전기적으로 접속되어 있는 집적회로 소자를 구비하고,
    상기 금속 패턴이 상기 소자 탑재 영역과 상기 라우팅 영역과의 사이에 설치된 볼록부를 가지고 있고, 상기 볼록부의 적어도 표면 부분이 금속 산화물로 이루어지고,
    상기 집적회로 소자의 상기 땜납 범프에 의해 상기 금속 패턴에 접속되는 측의 면의 가장자리부에 설치된 도체 패턴을 더욱이 가지고,
    상기 볼록부는 상기 도체 패턴에 겹쳐지는 위치이거나 또는 상기 도체 패턴보다 안쪽에 설치되어 있는 것을 특징으로 하는 압전 장치.
  4. 제 1 내지 3항 중 어느 한 항에 있어서,
    상기 금속 패턴은 상기 볼록부보다 상기 라우팅 영역 측에 설치된 홈부를 가지고 있는 것을 특징으로 하는 압전 장치.
  5. 제 1 내지 3항 중 어느 한 항에 있어서,
    상기 볼록부는 레이저를 조사하는 것에 의하여 형성되어 있는 것을 특징으로 하는 압전 장치.
  6. 소자 탑재 부재와,
    상기 소자 탑재 부재에 탑재되어 있는 압전 소자와,
    상기 소자 탑재 부재의 표면에 설치되어 있고, 소자 탑재 영역 및 라우팅 영역을 포함하고 있는 금속 패턴과,
    상기 금속 패턴의 상기 소자 탑재 영역에 땜납 범프에 의해 전기적으로 접속되어 있는 집적회로 소자와, 상기 집적회로 소자의, 상기 땜납 범프에 의해 상기 금속 패턴에 접속되어 있는 측의 면의 가장자리부에 설치된 도체 패턴을 포함한 집적회로 부품을 구비하고,
    상기 금속 패턴이 상기 소자 탑재 영역과 상기 라우팅 영역과의 사이에 설치된 땜납 흐름 방지 영역을 더욱이 포함하고 있고,
    상기 땜납 흐름 방지 영역이, 평면에서 보았을때에 있어서 상기 집적회로 부품의 상기 도체 패턴과 겹쳐지는 위치이거나 또는 상기 도체 패턴보다 안쪽에 설치되어 있는 것을 특징으로 하는 압전 장치.
  7. 삭제
KR1020147001443A 2011-08-31 2012-08-31 압전 장치 KR101955955B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2011-188447 2011-08-31
JP2011188447A JP5767061B2 (ja) 2011-08-31 2011-08-31 圧電装置
JP2012102901A JP5828480B2 (ja) 2012-04-27 2012-04-27 圧電装置
JPJP-P-2012-102901 2012-04-27
PCT/JP2012/072152 WO2013031944A1 (ja) 2011-08-31 2012-08-31 圧電装置

Publications (2)

Publication Number Publication Date
KR20140096256A KR20140096256A (ko) 2014-08-05
KR101955955B1 true KR101955955B1 (ko) 2019-06-24

Family

ID=47756420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147001443A KR101955955B1 (ko) 2011-08-31 2012-08-31 압전 장치

Country Status (5)

Country Link
US (1) US9006958B2 (ko)
KR (1) KR101955955B1 (ko)
CN (1) CN103650335B (ko)
TW (1) TW201320420A (ko)
WO (1) WO2013031944A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102653710B (zh) * 2011-12-14 2013-12-04 赵军 五米液酿制方法及其专用设备
JP6319962B2 (ja) * 2013-07-26 2018-05-09 キヤノン株式会社 プリント基板及び画像形成装置
US9287882B2 (en) 2013-11-07 2016-03-15 Kyocera Crystal Device Corporation Temperature compensated crystal oscillator
JP6468085B2 (ja) * 2015-06-11 2019-02-13 株式会社デンソー 基板、および、その製造方法
JP2020043434A (ja) * 2018-09-07 2020-03-19 京セラ株式会社 水晶デバイス
JP2020043433A (ja) * 2018-09-07 2020-03-19 京セラ株式会社 水晶デバイス
JP7482833B2 (ja) 2021-05-27 2024-05-14 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038534A (ja) * 2007-07-31 2009-02-19 Kyocera Kinseki Corp 圧電発振器
JP2009077341A (ja) * 2007-09-25 2009-04-09 Epson Toyocom Corp 圧電デバイスおよび圧電振動子

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039988A (ja) * 2002-07-05 2004-02-05 Shinko Electric Ind Co Ltd 素子搭載用回路基板及び電子装置
JP4852850B2 (ja) * 2005-02-03 2012-01-11 セイコーエプソン株式会社 圧電振動素子、圧電振動子、圧電発振器、周波数安定化方法、及び圧電振動子の製造方法
JP2007158918A (ja) * 2005-12-07 2007-06-21 Nippon Dempa Kogyo Co Ltd 表面実装用の水晶発振器
JP5171148B2 (ja) * 2007-07-31 2013-03-27 京セラクリスタルデバイス株式会社 圧電発振器
JP5095319B2 (ja) * 2007-09-06 2012-12-12 日本電波工業株式会社 モニタ電極を備えた水晶デバイス
JP2009088974A (ja) * 2007-09-28 2009-04-23 Seiko Epson Corp デバイス及び電子機器
JP2009267866A (ja) * 2008-04-25 2009-11-12 Kyocera Kinseki Corp 圧電発振器
JP5305787B2 (ja) * 2008-08-27 2013-10-02 セイコーインスツル株式会社 電子部品パッケージの製造方法
JP2010232806A (ja) * 2009-03-26 2010-10-14 Seiko Epson Corp 圧電振動子、圧電発振器、電子機器、及び圧電振動子の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038534A (ja) * 2007-07-31 2009-02-19 Kyocera Kinseki Corp 圧電発振器
JP2009077341A (ja) * 2007-09-25 2009-04-09 Epson Toyocom Corp 圧電デバイスおよび圧電振動子

Also Published As

Publication number Publication date
US9006958B2 (en) 2015-04-14
TWI563699B (ko) 2016-12-21
TW201320420A (zh) 2013-05-16
KR20140096256A (ko) 2014-08-05
US20130140947A1 (en) 2013-06-06
CN103650335B (zh) 2016-08-17
WO2013031944A1 (ja) 2013-03-07
CN103650335A (zh) 2014-03-19

Similar Documents

Publication Publication Date Title
KR101955955B1 (ko) 압전 장치
JP2010087201A (ja) 電子デバイス及び電子デバイスの製造方法
JP2011147054A (ja) 電子装置、および、電子装置の製造方法
JP2014027219A (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
JP5767061B2 (ja) 圧電装置
US7876168B2 (en) Piezoelectric oscillator and method for manufacturing the same
JP2009260845A (ja) 圧電振動デバイスの製造方法および圧電振動デバイス
JP5070973B2 (ja) 蓋体集合体および当該蓋体集合体を用いた圧電振動デバイスおよび圧電振動デバイスの製造方法
JPWO2018216693A1 (ja) 多数個取り配線基板、電子部品収納用パッケージ、および電子装置
JP2014011665A (ja) 圧電装置
JP5951073B2 (ja) 圧電装置
JP2018142787A (ja) 圧電発振器
JP2009077341A (ja) 圧電デバイスおよび圧電振動子
JP6845042B2 (ja) 圧電発振器
JP2017054856A (ja) 電子部品
JP7290487B2 (ja) 圧電デバイス及び電子機器
JP4349170B2 (ja) 電子部品収容パッケージ、及び電子部品収容パッケージの製造方法
JP2008289055A (ja) シート基板とシート基板を用いた圧電振動デバイスの製造方法
JP2013140876A (ja) 電子デバイスの製造方法、電子デバイス、圧電発振器、及び電子機器
JP5828480B2 (ja) 圧電装置
JP2013140874A (ja) 電子デバイス、セラミック基板、製造方法、及び圧電発振器
JP4377729B2 (ja) 配線基板
JP2006066424A (ja) 配線基板
JP2001156193A (ja) 電子部品装置
JP5743870B2 (ja) 配線基板および多数個取り配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant