JP2014011665A - 圧電装置 - Google Patents

圧電装置 Download PDF

Info

Publication number
JP2014011665A
JP2014011665A JP2012147463A JP2012147463A JP2014011665A JP 2014011665 A JP2014011665 A JP 2014011665A JP 2012147463 A JP2012147463 A JP 2012147463A JP 2012147463 A JP2012147463 A JP 2012147463A JP 2014011665 A JP2014011665 A JP 2014011665A
Authority
JP
Japan
Prior art keywords
integrated circuit
solder
mounting member
region
circuit element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012147463A
Other languages
English (en)
Inventor
Junpei Komura
順平 小村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Crystal Device Corp
Original Assignee
Kyocera Crystal Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Crystal Device Corp filed Critical Kyocera Crystal Device Corp
Priority to JP2012147463A priority Critical patent/JP2014011665A/ja
Publication of JP2014011665A publication Critical patent/JP2014011665A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】集積回路素子を素子搭載用部材に接合させる半田バンプへのアンダーフィル樹脂被覆に際し、アンダーフィル樹脂への加熱硬化で接続信頼性が低下する事を防ぐ圧電装置の提供。
【解決手段】圧電装置100は、素子搭載用部材110と、素子搭載用部材110の下側凹部K2に搭載されている圧電素子130と、素子搭載用部材110の上側凹部K1に設けられており、パッド領域、半田流れ防止領域、及び配線領域とを含む導体パターン113と、導体パターン113のパッド領域に半田バンプ125によって電気的に接続されている集積回路素子120とを含んでいる。圧電装置100は、半田パンプ125が、アンダーフィル樹脂127で覆われており、かつ、半田流れ防止領域が、集積回路素子120の外周よりも内側に配置されている。
【選択図】図1

Description

本発明は、電子機器等に用いられる圧電装置に関するものである。
従来、携帯電話機などの電子機器には、基準信号源またはクロック信号源などの信号源が搭載されており、かかる信号源として、圧電装置が知られている。
圧電装置は、素子搭載用部材と、素子搭載用部材に搭載された圧電素子および集積回路素子とを含んでいる。圧電装置は半田プロセス(半田接合)で組み立てられ、素子搭載用部材の導体パターンに半田流れ防止領域を施すことで、素子搭載用部材と集積回路素子接合用の半田バンプの半田流れを防いでいる。また、半田流れ防止領域は、半田バンプの半田流れ状態を外観で確認できるように、集積回路素子の外周よりも外側に配置されていた。また、半田プロセスでは、集積回路素子を素子搭載用部材に搭載後にアンダーフィル樹脂を素子搭載部材と集積回路素子間に充填している。
特開2011−234203号公報
しかしながら、従来の圧電装置は、半田流れ防止領域が集積回路素子の外周よりも外側に配置されているため、半田バンプの外側をアンダーフィル樹脂で十分に覆えない場合があり、アンダーフィル樹脂の加熱硬化時に、熱膨張するアンダーフィル樹脂に押されて半田バンプに応力が加わり、半田バンプの接続信頼性が低下することがあった。
本発明の一つの態様による圧電装置は、素子搭載用部材と、素子搭載用部材の下側凹部に搭載されている圧電素子と、素子搭載用部材の上側凹部に設けられており、パッド領域、半田流れ防止領域および配線領域とを含む導体パターンと、導体パターンのパッド領域に半田バンプによって電気的に接続されている集積回路素子とを含んでいる。本発明の一つの態様による圧電装置は、半田パンプが、アンダーフィル樹脂で覆われており、かつ、半田流れ防止領域が、集積回路素子の外周よりも内側に配置されている。
本発明の一つの態様による圧電装置は、素子搭載用部材の導体パターンの半田流れ防止領域を集積回路素子の外周よりも内側に配置することで、半田バンプの集積回路素子の外周よりも外側への拡がりを抑え、半田バンプの外側をアンダーフィル樹脂で覆うことができる。よって、本発明の一つの態様による圧電装置は、アンダーフィル樹脂の加熱硬化時に、熱膨張するアンダーフィル樹脂に押されて半田バンプに加わる応力を低減でき、半田バンプの接続信頼性の低下を防止することができる。
本発明の実施形態における圧電装置を示す縦断面図である。 図1に示された圧電装置において集積回路素子を取り外した状態を示す平面図である。 図1に示された圧電装置における集積回路素子を示す平面図である。 図1に示された圧電装置における集積回路素子の電気的な接続の例を示す平面図である。 図1に示された圧電装置における接続部の接合状態を示す縦断面図である。
以下、本発明の例示的な実施形態について図面を参照して説明する。
図1および図2に示されているように、本発明の実施形態における圧電装置100は、素子搭載用部材110と、素子搭載用部材110に搭載された集積回路素子120と、素子搭載用部材110に搭載されており、集積回路素子120に電気的に接続された圧電素子130と、集積回路素子120と素子搭載用部材110間に設けられたアンダーフィル樹脂127とを含んでいる。なお、図1は、図4に示されている圧電装置100のA―Aにおける縦断面図を示している。
素子搭載用部材110は、基板部111aと基板部111aの上面に設けられた第1の枠部111bと基板部111aの下面に設けられた第2の枠部111cとからなる絶縁基体111と、基板部111aの上面に設けられた複数の導体パターン113および一対のモニター用端子114aおよび114bと、第1の枠部111bの上面に設けられた複数の外部端子116とを含んでいる。ここで、素子搭載用部材110の上面の凹部を上側凹部K1、下面の凹部を下側凹部K2とする。
なお、図2において、複数の導体パターン113は、符号113の後にアルファベットのa〜fを付して113a〜113fとして示されている。複数の導体パターン113a〜113fは、例えば、出力パターン113a、接地パターン113b、制御パターン113c、電源パターン113d、第1の入力パターン113eおよび第2の入力パターン113fである。また、図2において、例えば、出力パターン113aは、出力パッド領域113aと出力配線領域113aと、出力パッド領域113aおよび出力配線領域113aの間に設けられた半田流れ防止領域113aとを含んでいる。例えば、接地パターン113bは、接地パッド領域113bと接地配線領域113bと、接地パッド領域113bおよび接地配線領域113bの間に設けられた半田流れ防止領域113bとを含んでいる。例えば、制御パターン113cは、制御パッド領域113cと制御配線領域113cと、制御パッド領域113cおよび制御配線領域113cの間に設けられた半田流れ防止領域113cとを含んでいる。例えば、電源パターン113dは、電源パッド領域113dと電源配線領域113dと、電源パッド領域113dおよび電源配線領域113dの間に設けられた半田流れ防止領域113dとを含んでいる。例えば、第1の入力パターン113eは、第1の入力パッド領域113eと第1の入力配線領域113eと、第1の入力パッド領域113eおよび第1の入力配線領域113eの間に設けられた半田流れ防止領域113eとを含んでいる。例えば、第2の入力パターン113fは、第2の入力パッド領域113fと第2の入力配線領域113fと、第2の入力パッド領域113fおよび第2の入力配線領域113fの間に設けられた半田流れ防止領域113fとを含んでいる。
また、図2において、外部端子116は、符号116の後にアルファベットのa〜dを付して116a〜116dとして示されている。複数の外部端子116a〜116dは、例えば、出力外部端子116a、接地外部端子116b、制御外部端子116cおよび電源外部端子116dである。
基板部111aと第1の枠部111bと第2の枠部111cとは、例えば、アルミナセラミックスまたはガラス−セラミックス等のセラミック材料からなる。また、基板部111aは、例えば、図1および図2に示されているように、平面視において矩形状の平板状である。第1の枠部111bは、基板部111aの上面の縁部に沿って設けられている。また、第2の枠部111cは、基板部111aの下面の縁部に沿って設けられている。
複数の導体パターン113a〜113fのうち第1の入力パターン113eは、基板部111aの内層配線(図示せず)を介してモニター用端子114aに電気的に接続されている。第2の入力パターン113fは、基板部111aの内層配線(図示せず)を介してモニター用端子114bに電気的に接続されている。
出力パターン113aは、集積回路素子120から出力された信号が印加され、出力外部端子116aに電気的に接続されている。接地パターン113bは、接地外部端子116bに電気的に接続されており、接地電圧が印加される。制御パターン113cは、制御外部端子116cに電気的に接続されており、集積回路素子120の出力状態を制御するための信号(すなわち、制御信号)が印加される。電源パターン113dは、電源外部端子116dに電気的に接続されており、電源電圧が印加される。第1の入力パターン113eおよび第2の入力パターン113fは、圧電素子130に電気的に接続されており、集積回路素子120に入力される圧電素子130の出力信号が印加される。
一対のモニター用端子114aおよび114bは、図2に示されているように、上側凹部K1の短辺と長辺に平行な四角形状である。一対のモニター用端子114aおよび114bは、圧電素子130の出力信号を測定するための端子である。
集積回路素子120は、上側凹部K1内に設けられており、半田バンプ125によって素子搭載用部材110の複数の導体パターン113に電気的に接続されている。集積回路素子120は、図3に示されているように、複数の電極122を有している。図3において、複数の電極122は、集積回路素子120の一部を透過した状態で破線によって示されている。図3において、複数の電極122は、符号122の後にアルファベットのa〜fを付して122a〜122fとして示されている。
ここで、図3に示されている集積回路素子120の複数の電極122a〜122fの例について説明する。複数の電極122a〜122fは、例えば、出力電極122a、接地電極122b、制御電極122c、電源電極122d、第1の入力電極122eおよび第2の入力電極122fである。
図4に示されているように、出力電極122aは、半田バンプ125を介して出力パターン113aに電気的に接続されており、出力信号が出力される。接地電極122bは、半田バンプ125を介して接地パターン113bに電気的に接続されており、接地電圧が印加される。制御電極122cは、制御パターン113cに電気的に接続されており、制御電極122cからの信号の出力状態を制御するための信号が入力される。電源電極122dは、電源パターン113dに電気的に接続されており、電源電圧が印加される。第1の入力電極122eおよび第2の入力電極122fは、第1の入力パターン113eおよび第2の入力パターン113fを介して圧電素子130に電気的に接続されている。
圧電素子130は、下側凹部K2内に設けられており、第1および第2の入力パターン113eおよび113fを介して集積回路素子120の第1の入力電極122eおよび第2の入力電極122fに電気的に接続されている。圧電素子130は、所定の結晶軸でカットされた圧電素板と、圧電素板に形成された接続用電極および励振用電極とを含んでいる。圧電素子130は、接続用電極および励振用電極を介して外部からの変動電圧が圧電素板に印加されると、所定の周波数で厚みすべり振動を起こすようになっている。なお、圧電素板としては、例えばATカットの水晶が用いられる。また、圧電素子130が収容されている素子搭載用部材110の下側凹部K2は、蓋部材140によって気密封止されている。
アンダーフィル樹脂127は、図4に示されているように、基板部111aのパッド領域113a〜113f、半田流れ防止領域113a〜113f、一対のモニター用端子114aおよび114bを覆うように基板部111aと集積回路素子120との間に充填されている。また、アンダーフィル樹脂127は、集積回路素子120の回路形成面の保護と、集積回路素子120とパッド領域113a〜113fとの接合強度を保持する目的で設けられている。
本実施形態の圧電装置100は、図1に示されているように、半田パンプ125が、アンダーフィル樹脂127で覆われており、かつ、半田流れ防止領域113a〜113fが、集積回路素子120の外周よりも内側に配置されている。
ここで、本実施形態の圧電装置100における集積回路素子120の外周と基板部111aの上面に設けられた導体パターン113a〜113fの半田流れ防止領域113a〜113fとアンダーフィル樹脂127の充填領域との位置関係について図4、図5を参照して説明する
集積回路素子120は、図4に示されているように、上側凹部K1に設けられている。また、集積回路素子120の複数の電極122a〜122fは、上側凹部K1の長辺に近い領域に位置している。
また、基板部111aの上面に設けられた導体パターン113a〜113fは、パッド領域113a〜113fと配線領域113a〜113fとの間に設けられた半田流れ防止領域113a〜113fを備える構成となっている。導体パターン113a〜113fは3層構造になっており、例えば、下層にモリブデン(Mo)が形成され、例えば中間層にニッケル(Ni)が形成され、例えば上層に金(Au)が形成されている。
半田流れ防止領域113a〜113fとは、半田の流れを妨げるものであり、例えば、半田の流れを妨げる高低差を有する凸部、半田との濡れ性が比較的低い金属酸化物から成る部分または半田がたまりやすい凹部等である。凸部は、例えば、導体パターン113a〜113fにレーザを照射して形成される。また、金属酸化物から成る部分は、導体パターン113a〜113fの中間層の例えばニッケル(Ni)がレーザで削られ、また発熱することにより空気と反応して生成される。また凹部は、中間層の例えばニッケル(Ni)と上層の例えば金(Au)をカットすることで形成される。以上のように、凸部、金属酸化物および凹部は、導体パターン113a〜113fにレーザを照射することで一度に形成される。
このように、本実施形態における圧電装置100の半田流れ防止領域113a〜113fは、例えば、導体パターン113a〜113fにレーザを照射して、導体パターン113a〜113fの中間層の例えばニッケル(Ni)と上層の例えば金(Au)をカットすることで形成される。また、レーザとしては、例えば、炭酸ガスレーザ、YAGレーザ、YVOレーザ、半導体レーザ、及びエキシマレーザ等が用いられる。
基板部111aの上面に設けられている導体パターン113a〜113fの半田流れ防止領域113a〜113fは、図4に示されているように、集積回路素子120の外周よりも内側に配置されている。
ここで、半田流れ防止領域113a〜113fが集積回路素子120の外周よりも内側に配置されているとは、例えば図5に示されているように、半田流れ防止領域113bの少なくとも内側縁部が、集積回路素子120の外周よりも内側に形成されているということである。内側縁部とは、半田流れ防止領域113bの素子搭載部材110の内側を向く縁である。
本実施形態の圧電装置100において、半田流れ防止領域113a〜113fが集積回路素子120の外周よりも内側に配置されていることによって、集積回路素子120と素子搭載用部材110を接合するための半田バンプ125が集積回路素子120の外周よりも外側に流れ出ることを防止できる。そのため、集積回路素子120と素子搭載用部材110との間に充填されたアンダーフィル樹脂127により半田バンプ125の外側を覆うことができる。よって、本実施形態の圧電装置100は、アンダーフィル樹脂127の加熱硬化時に、熱膨張するアンダーフィル樹脂127に押されて半田バンプ125に加わる応力を低減でき、半田バンプ125の接続信頼性の低下を防止することができる。
尚、半田流れ防止領域113a〜113fとは、例えば、凸部構造、凹部構造、または、半田との濡れ性の低い構造である。
凸部構造は、導体パターン113a〜113f上にレーザの飛散物により凸部を形成するか、例えば、導体パターン113a〜113f上に絶縁層または金属層を形成し、凸部を設けてもよい。ここで、レーザによる形成方法においては、導体パターン113a〜113fをレーザで削ることで凸部を形成できるので、凸部形成のための材料を別途準備する必要がなく、部材低減による生産性の向上が可能となる。また、レーザによる形成方法においては、導体パターン113が形成された素子搭載用部材110に対して後加工で形成されるため、例えば集積回路素子120のサイズに対応させて半田流れ防止領域113a〜113fの形成位置を決定することができるなど製造における自由度が高まる。絶縁層としては、例えば、セラミックコート(例えばアルミナコート)または樹脂等など挙げられる。セラミックコートまたは樹脂は、導体パターン113a〜113f上にスクリーン印刷で設けられる。セラミックコートまたは樹脂等は、複数個の絶縁層をスクリーン印刷により同時に形成され得るため、製造コストの低減を図ることが可能となる。尚、絶縁層は、導体パターン113a〜113fに比べて半田との濡れ性が低いため、半田の流れだしをより低減させることができる。また、金属層は、例えば、Al膜またはCr膜等で、スパッタなどの真空印刷法で形成される。Al膜またはCr膜等は、複数個の金属層をスパッタなどにより同時に形成され得るため、製造コストの低減を図ることが可能となる。
凹部構造は、導体パターン113a〜113f上にレーザを照射して凹部を形成するか、導体パターン113a〜113f自体に、予め凹部を形成してもよい。
半田との濡れ性の低い構造とは、金属酸化物があり、金属酸化物の形成方法としては、導体パターン113a〜113fの中間層の例えばニッケル(Ni)がレーザで削られ、また発熱することにより空気と反応して生成される。例えば、導体パターン113a〜113fの表面にレーザを照射することによって、表層の金(Au)を除去してAuの下層のニッケル(Ni)を露出させ、さらに、Ni表面を空気(酸化雰囲気)中で加熱することにより酸化させることで形成することができる。
以上のように、レーザ照射においては、上述の凸部構造、凹部構造、または、半田との濡れ性の低い構造の3つが、レーザ照射により作製することができる。
なお、上述の実施形態において、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。例えば、上述の実施形態において圧電装置100の下側凹部K2に搭載される圧電素板としてATカットの圧電素子130を示したが、これに限定することなく、例えば音叉型振動素子または弾性表面波素子を用いても構わない。
100・・・圧電装置
110・・・素子搭載用部材
111・・・絶縁基体
111a・・・基板部
111b・・・第1の枠部
111c・・・第2の枠部
113・・・導体パターン
113a〜113f・・・パッド領域
113a〜113f・・・配線領域
113a〜113f・・・半田流れ防止領域
114・・・モニター用端子
116・・・外部端子
120・・・集積回路素子
122・・・電極
125・・・半田バンプ
127・・・アンダーフィル樹脂
130・・・圧電素子
140・・・蓋部材
K1・・・上側凹部
K2・・・下側凹部

Claims (1)

  1. 素子搭載用部材と、前記素子搭載用部材の下側凹部に搭載されている圧電素子と、前記素子搭載用部材の上側凹部に設けられており、パッド領域、半田流れ防止領域および配線領域とを含む導体パターンと、前記導体パターンの前記パッド領域に半田バンプによって電気的に接続されている集積回路素子とを備えており、
    前記半田パンプが、アンダーフィル樹脂で覆われており、かつ、前記半田流れ防止領域が、前記集積回路素子の外周よりも内側に配置されていることを特徴とする圧電装置。
JP2012147463A 2012-06-29 2012-06-29 圧電装置 Pending JP2014011665A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012147463A JP2014011665A (ja) 2012-06-29 2012-06-29 圧電装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012147463A JP2014011665A (ja) 2012-06-29 2012-06-29 圧電装置

Publications (1)

Publication Number Publication Date
JP2014011665A true JP2014011665A (ja) 2014-01-20

Family

ID=50107973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012147463A Pending JP2014011665A (ja) 2012-06-29 2012-06-29 圧電装置

Country Status (1)

Country Link
JP (1) JP2014011665A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11056455B2 (en) 2017-08-01 2021-07-06 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier
US11247951B2 (en) 2018-06-13 2022-02-15 Daikin Industries, Ltd. Method for producing difluoroethylene
US11664340B2 (en) 2020-07-13 2023-05-30 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184807A (ja) * 2006-01-10 2007-07-19 Epson Toyocom Corp 圧電デバイス用パッケージおよび圧電デバイス
JP2011234203A (ja) * 2010-04-28 2011-11-17 Kyocera Kinseki Corp 圧電発振器の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184807A (ja) * 2006-01-10 2007-07-19 Epson Toyocom Corp 圧電デバイス用パッケージおよび圧電デバイス
JP2011234203A (ja) * 2010-04-28 2011-11-17 Kyocera Kinseki Corp 圧電発振器の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11056455B2 (en) 2017-08-01 2021-07-06 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier
US11247951B2 (en) 2018-06-13 2022-02-15 Daikin Industries, Ltd. Method for producing difluoroethylene
US11664340B2 (en) 2020-07-13 2023-05-30 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier

Similar Documents

Publication Publication Date Title
US7969072B2 (en) Electronic device and manufacturing method thereof
KR101955955B1 (ko) 압전 장치
JP2009044123A (ja) 電子部品の製造方法および電子部品。
JP5188752B2 (ja) 圧電発振器
JP2011147054A (ja) 電子装置、および、電子装置の製造方法
JP2014011665A (ja) 圧電装置
JP6845316B2 (ja) 多数個取り配線基板、電子部品収納用パッケージ、および電子装置
JP6017250B2 (ja) 圧電デバイス
JP5070973B2 (ja) 蓋体集合体および当該蓋体集合体を用いた圧電振動デバイスおよび圧電振動デバイスの製造方法
JP2007234834A (ja) 圧電デバイス
JP5767061B2 (ja) 圧電装置
JP5643040B2 (ja) 圧電発振器
JP2010011116A (ja) 圧電発振器の製造方法
JP2014175791A (ja) 表面実装用の水晶発振器
JP2018142787A (ja) 圧電発振器
JP5828480B2 (ja) 圧電装置
JP6845042B2 (ja) 圧電発振器
JP2011234203A (ja) 圧電発振器の製造方法
JP6771881B2 (ja) 圧電デバイス及び圧電デバイスの製造方法
JP2012160872A (ja) 圧電デバイス及びその製造方法。
JP5951073B2 (ja) 圧電装置
JP2013179504A (ja) 圧電デバイス
JP2008289055A (ja) シート基板とシート基板を用いた圧電振動デバイスの製造方法
JP5568416B2 (ja) 電子デバイスの製造方法
JP2017135573A (ja) 圧電デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160823