JP2009088974A - デバイス及び電子機器 - Google Patents
デバイス及び電子機器 Download PDFInfo
- Publication number
- JP2009088974A JP2009088974A JP2007255713A JP2007255713A JP2009088974A JP 2009088974 A JP2009088974 A JP 2009088974A JP 2007255713 A JP2007255713 A JP 2007255713A JP 2007255713 A JP2007255713 A JP 2007255713A JP 2009088974 A JP2009088974 A JP 2009088974A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- view
- plan
- terminals
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【課題】歩留まり低下を防ぐと共に、信頼性の高いデバイス及び電子機器を提供すること。
【解決手段】第1端子が設けられる第1領域を有する第1機能素子と、前記第1端子に接続される第2端子が設けられる第2領域を有する第2機能素子とを備えるデバイスであって、前記第1機能素子よりも前記第2機能素子の方が平面視で面積が大きく、前記第1領域よりも前記第2領域の方が平面視で面積が大きい。
【選択図】図2
【解決手段】第1端子が設けられる第1領域を有する第1機能素子と、前記第1端子に接続される第2端子が設けられる第2領域を有する第2機能素子とを備えるデバイスであって、前記第1機能素子よりも前記第2機能素子の方が平面視で面積が大きく、前記第1領域よりも前記第2領域の方が平面視で面積が大きい。
【選択図】図2
Description
本発明は、デバイス及び電子機器に関する。
近年、水晶振動子などの圧電振動子と発振回路を含む半導体装置とが一体的に接合された圧電発振器が知られている。半導体装置は、例えばシリコンなどの半導体基板の両面に端子が形成された構成になっている。半導体基板の一方の面に設けられた端子は例えばハンダによって圧電振動子に接続される端子であり、半導体基板の他方の面に設けられた端子は外部端子となっている(例えば、特許文献1参照)。
特開2004−15444号公報
しかしながら、リフロー中にハンダを溶融する際に当該ハンダが圧電素子体の電極上に広がることがあり、上記構成では、これに伴って半導体装置が移動し圧電素子体に対する半導体装置の位置がずれてしまう虞がある。この結果、歩留まりが低下してしまうという問題がある。
以上のような事情に鑑み、本発明の目的は、歩留まり低下を防ぐと共に、信頼性の高いデバイス及び電子機器を提供することにある。
上記目的を達成するため、本発明に係るデバイスは、第1端子が設けられる第1領域を有する第1機能素子と、前記第1端子に接続される第2端子が設けられる第2領域を有する第2機能素子とを備えるデバイスであって、前記第1機能素子は、前記第2機能素子よりも平面視で面積が大きく、前記第2領域は、前記第1領域よりも平面視で面積が大きいことを特徴とする。
本発明によれば、平面視での面積が大きい第1機能素子では第1端子の形成領域である第1領域が小さく、平面視での面積が小さい第2機能素子では第2端子の形成領域である第2領域が大きいので、第1端子と第2端子とを接続する際に、セルフアライメントによる位置ずれを抑えることができる。これにより、第1機能素子と第2機能素子との間で位置ずれを防ぐことができるので、歩留まり低下を防ぐことができ、信頼性の高いデバイスを得ることができる。
上記のデバイスは、前記第1端子及び前記第2端子は、それぞれ複数設けられており、前記第1端子と前記第2端子とは、ハンダによって接続されており、前記複数の第1端子は平面視での寸法がそれぞれ等しく、前記複数の第2端子は平面視での寸法がそれぞれ等しいことを特徴とする。
本発明によれば、第1端子及び第2端子がそれぞれ複数設けられており、第1端子と第2端子とはハンダによって接続されており、複数の第1端子が平面視での寸法がそれぞれ等しく、複数の第2端子が平面視での寸法がそれぞれ等しいこととしたので、第1端子と第2端子とを接続するときのハンダ量の違いによる端子ごとの凝集力の差を軽減することができ、第1機能素子と第2機能素子との間の位置ずれを一層効果的に防ぐことが可能となる。
本発明によれば、第1端子及び第2端子がそれぞれ複数設けられており、第1端子と第2端子とはハンダによって接続されており、複数の第1端子が平面視での寸法がそれぞれ等しく、複数の第2端子が平面視での寸法がそれぞれ等しいこととしたので、第1端子と第2端子とを接続するときのハンダ量の違いによる端子ごとの凝集力の差を軽減することができ、第1機能素子と第2機能素子との間の位置ずれを一層効果的に防ぐことが可能となる。
上記のデバイスは、前記第1端子及び前記第2端子は、それぞれ複数設けられており、前記複数の第1端子は、前記第1機能素子のうち前記第2機能素子に平面視で重なる領域の中心位置に対して対称的になるように配置されており、前記複数の第2端子は、前記第2機能素子の平面視中心位置に対して対称的になるように配置されていることを特徴とする。
本発明によれば、第1端子及び第2端子がそれぞれ複数設けられており、複数の第1端子が第1機能素子のうち第2機能素子が平面視で重なる領域の中心位置に対して対称的になるように配置されており、複数の第2端子が第2機能素子の平面視中心位置に対して対称的になるように配置されていることとしたので、第1機能素子上における第2機能素子の搭載位置と第1端子が設けられる第1領域とが大きくずれるのを防ぐことができる。これにより、第1機能素子と第2機能素子との間の位置ずれを防ぐことができる。
本発明によれば、第1端子及び第2端子がそれぞれ複数設けられており、複数の第1端子が第1機能素子のうち第2機能素子が平面視で重なる領域の中心位置に対して対称的になるように配置されており、複数の第2端子が第2機能素子の平面視中心位置に対して対称的になるように配置されていることとしたので、第1機能素子上における第2機能素子の搭載位置と第1端子が設けられる第1領域とが大きくずれるのを防ぐことができる。これにより、第1機能素子と第2機能素子との間の位置ずれを防ぐことができる。
上記のデバイスは、前記第1端子と前記第2端子とはハンダによって接続されており、
前記第1端子及び前記第2端子のうち少なくとも一方は、断面視中央部よりも断面視端部の方が厚さが厚くなっていることを特徴とする。
本発明によれば、第1端子及び第2端子のうち少なくとも一方は、断面視中央部よりも断面視端部の方が厚さが厚くなっているので、端子上でハンダの広がりを抑えることができる。これにより、第1端子と第2端子との間のズレを抑えることができる。
前記第1端子及び前記第2端子のうち少なくとも一方は、断面視中央部よりも断面視端部の方が厚さが厚くなっていることを特徴とする。
本発明によれば、第1端子及び第2端子のうち少なくとも一方は、断面視中央部よりも断面視端部の方が厚さが厚くなっているので、端子上でハンダの広がりを抑えることができる。これにより、第1端子と第2端子との間のズレを抑えることができる。
本発明に係るデバイスは、第1端子が設けられる第1領域を有する第1機能素子と、前記第1端子に電気的に接続される第2端子が設けられる第2領域を有する第2機能素子とを備えるデバイスであって、前記第1機能素子は基板の第1面に実装されており、前記第2機能素子は基板の前記第1面とは反対の第2面に実装されており、前記基板の前記第1面には、前記第1端子に接続される第3端子を有する第3領域が設けられており、前記基板の前記第2面には、前記第2端子に接続され前記第3端子に接続される第4端子を有する第4領域が設けられており、前記基板は、第1機能素子及び前記第2機能素子よりも平面視で面積が大きく、前記第1領域は、前記第3領域よりも平面視で面積が大きく、前記第2領域は、前記第4領域よりも平面視で面積が大きいことを特徴とする。
本発明によれば、平面視での面積が小さい第1機能素子と第2機能素子とを平面視での面積の大きい基板に接続することとしたので、第1機能素子と第2機能素子とを直接接合する場合に比べてハンドリング性が向上することになる。加えて、面積の大きい基板の端子形成領域(第3領域及び第4領域)よりも面積の小さい第1機能素子及び第2機能素子の端子形成領域(第1領域及び第2領域)の方が面積が広いので、セルフアライメント効果を高めることができる。これにより、接続時のズレを抑えることができる。
上記のデバイスは、前記第1端子、前記第2端子、前記第3端子及び前記第4端子は、それぞれ複数設けられており、前記第1端子と前記第3端子とは、ハンダによって接続されており、前記第2端子と前記第4端子とは、ハンダによって接続されており、前記複数の第1端子は平面視での寸法がそれぞれ等しく、前記複数の第2端子は平面視での寸法がそれぞれ等しく、前記複数の第3端子は平面視での寸法がそれぞれ等しく、前記複数の第4端子は平面視での寸法がそれぞれ等しいことを特徴とする。
本発明によれば、第1端子、第2端子、第3端子及び第4端子がそれぞれ複数設けられており、第1端子と前記第3端子、前記第2端子と前記第4端子が、それぞれハンダによって接続されており、第1端子同士、第2端子同士、第3端子同士及び第4端子同士の平面視での寸法がそれぞれ等しいこととしたので、第1端子と第3端子、また、第2端子と第4端子とを接続するときのハンダ量の違いによる端子ごとの凝集力の差を軽減することができ、第1機能素子と第2機能素子との間の位置ずれを一層効果的に防ぐことが可能となる。
本発明によれば、第1端子、第2端子、第3端子及び第4端子がそれぞれ複数設けられており、第1端子と前記第3端子、前記第2端子と前記第4端子が、それぞれハンダによって接続されており、第1端子同士、第2端子同士、第3端子同士及び第4端子同士の平面視での寸法がそれぞれ等しいこととしたので、第1端子と第3端子、また、第2端子と第4端子とを接続するときのハンダ量の違いによる端子ごとの凝集力の差を軽減することができ、第1機能素子と第2機能素子との間の位置ずれを一層効果的に防ぐことが可能となる。
上記のデバイスは、前記第1端子、前記第2端子、前記第3端子及び前記第4端子は、それぞれ複数設けられており、前記複数の第1端子は、前記第1機能素子の平面視中心位置に対して対称的になるように配置されており、前記複数の第2端子は、前記第2機能素子の平面視中心位置に対して対称的になるように配置されており、前記複数の第3端子は、前記基板のうち前記第1機能素子に平面視で重なる領域の中心位置に対して対称的になるように配置されており、前記複数の第4端子は、前記基板のうち前記第2機能素子に平面視で重なる領域の中心位置に対して対称的になるように配置されていることを特徴とする。
本発明によれば、第1端子、第2端子、第3端子及び第4端子がそれぞれ複数設けられており、複数の第1端子が第1機能素子の平面視中心位置に対して対称的になるように配置されており、複数の第2端子が第2機能素子の平面視中心位置に対して対称的になるように配置されており、複数の第3端子が基板のうち第1機能素子に平面視で重なる領域の中心位置に対して対称的になるように配置されており、複数の第4端子が基板のうち第2機能素子に平面視で重なる領域の中心位置に対して対称的になるように配置されていることとしたので、基板の第1面における第1機能素子の搭載位置と第1領域とが大きくずれるのを防ぐことができ、基板の第2面における第2機能素子の搭載位置と第2領域とが大きくずれるのを防ぐことができる。これにより、第1機能素子及び第2機能素子と基板の間の位置ずれを防ぐことができる。
本発明によれば、第1端子、第2端子、第3端子及び第4端子がそれぞれ複数設けられており、複数の第1端子が第1機能素子の平面視中心位置に対して対称的になるように配置されており、複数の第2端子が第2機能素子の平面視中心位置に対して対称的になるように配置されており、複数の第3端子が基板のうち第1機能素子に平面視で重なる領域の中心位置に対して対称的になるように配置されており、複数の第4端子が基板のうち第2機能素子に平面視で重なる領域の中心位置に対して対称的になるように配置されていることとしたので、基板の第1面における第1機能素子の搭載位置と第1領域とが大きくずれるのを防ぐことができ、基板の第2面における第2機能素子の搭載位置と第2領域とが大きくずれるのを防ぐことができる。これにより、第1機能素子及び第2機能素子と基板の間の位置ずれを防ぐことができる。
上記のデバイスは、前記第1端子と前記第3端子との間及び前記第2端子と前記第4端子との間はハンダによって接続されており、前記第1端子、第2端子、第3端子及び前記第4端子のうち少なくとも1つは、断面視中央部よりも断面視端部の方が厚さが厚くなっていることを特徴とする。
本発明によれば、第1端子、第2端子、第3端子及び第4端子のうち少なくとも1つは、断面視中央部よりも断面視端部の方が厚さが厚くなっているので、端子上でハンダの広がりを抑えることができる。これにより、第1端子と第3端子との間のズレ若しくは第2端子と第4端子との間のズレを抑えることができる。
本発明によれば、第1端子、第2端子、第3端子及び第4端子のうち少なくとも1つは、断面視中央部よりも断面視端部の方が厚さが厚くなっているので、端子上でハンダの広がりを抑えることができる。これにより、第1端子と第3端子との間のズレ若しくは第2端子と第4端子との間のズレを抑えることができる。
上記のデバイスは、前記第1機能素子は、発振回路を有する回路素子であり、前記第2機能素子は、圧電振動子を有する圧電素子であることを特徴とする。
本発明によれば、平面視での面積が大きい圧電素子では第2端子の形成領域である第2領域が小さく、平面視での面積が小さい回路素子では第1端子の形成領域である第1領域が大きいので、第1端子と第2端子とを接続する際に、セルフアライメントによる位置ずれを抑えることができる。これにより、回路素子と圧電素子との間で位置ずれを防ぐことができ、歩留まり低下を防ぐことができる。
本発明によれば、平面視での面積が大きい圧電素子では第2端子の形成領域である第2領域が小さく、平面視での面積が小さい回路素子では第1端子の形成領域である第1領域が大きいので、第1端子と第2端子とを接続する際に、セルフアライメントによる位置ずれを抑えることができる。これにより、回路素子と圧電素子との間で位置ずれを防ぐことができ、歩留まり低下を防ぐことができる。
上記のデバイスは、前記第1機能素子は、圧電振動子を有する圧電素子であり、前記第2機能素子は、発振回路を有する回路素子であることを特徴とする。
本発明によれば、平面視での面積が大きい回路素子では第2端子の形成領域である第2領域が小さく、平面視での面積が小さい圧電素子では第1端子の形成領域である第1領域が大きいので、第1端子と第2端子とを接続する際に、セルフアライメントによる位置ずれを抑えることができる。これにより、圧電素子と回路素子との間で位置ずれを防ぐことができ、歩留まり低下を防ぐことができる。
本発明によれば、平面視での面積が大きい回路素子では第2端子の形成領域である第2領域が小さく、平面視での面積が小さい圧電素子では第1端子の形成領域である第1領域が大きいので、第1端子と第2端子とを接続する際に、セルフアライメントによる位置ずれを抑えることができる。これにより、圧電素子と回路素子との間で位置ずれを防ぐことができ、歩留まり低下を防ぐことができる。
本発明に係る電子機器は、上記のデバイスを搭載したことを特徴とする。
本発明によれば、信頼性の高いデバイスを搭載したので、高品質な電子機器を得ることができる。
本発明によれば、信頼性の高いデバイスを搭載したので、高品質な電子機器を得ることができる。
本発明の実施の形態を図面に基づき説明する。以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
[第1実施形態]
図1は、本実施形態に係る圧電発振器(デバイス)の構成を示す断面図である。
同図に示すように、圧電発振器90は、半導体装置(第2機能素子)5と、圧電振動子(第1機能素子)97とを備えており、半導体装置5と圧電振動子97とが一体化された構成になっている。
図1は、本実施形態に係る圧電発振器(デバイス)の構成を示す断面図である。
同図に示すように、圧電発振器90は、半導体装置(第2機能素子)5と、圧電振動子(第1機能素子)97とを備えており、半導体装置5と圧電振動子97とが一体化された構成になっている。
(半導体装置)
半導体装置5は、半導体基板10、ウエハレベルCSP層30、バンプ37及び接続端子(第2端子)54を有している。
半導体基板10は、例えばシリコン等からなる板状部材である。半導体基板10には、当該半導体基板10の表面10a及び裏面10bを貫通する導電部12が設けられている。導電部12は、例えば銅(Cu)、タングステン(W)、アルミニウム(Al)、ポリシリコンなどの導電性の高い材料からなる。導電部12によって半導体基板10の表面10a側と裏面10b側とが導通されている。導電部12と半導体基板10との間には不図示の絶縁膜が形成されている。この導電部12については、上記のように半導体基板10を貫通する構成の他、半導体基板10の側面に沿って形成された構成であっても構わない。
半導体装置5は、半導体基板10、ウエハレベルCSP層30、バンプ37及び接続端子(第2端子)54を有している。
半導体基板10は、例えばシリコン等からなる板状部材である。半導体基板10には、当該半導体基板10の表面10a及び裏面10bを貫通する導電部12が設けられている。導電部12は、例えば銅(Cu)、タングステン(W)、アルミニウム(Al)、ポリシリコンなどの導電性の高い材料からなる。導電部12によって半導体基板10の表面10a側と裏面10b側とが導通されている。導電部12と半導体基板10との間には不図示の絶縁膜が形成されている。この導電部12については、上記のように半導体基板10を貫通する構成の他、半導体基板10の側面に沿って形成された構成であっても構わない。
半導体基板10の表面10a側には、下地層21、電極22、電極23、第1絶縁層24が設けられている。
下地層21は、例えば酸化珪素(SiO2)、窒化珪素(Si3N4)等の絶縁性材料によって形成されている。下地層21のうち複数の所定領域のそれぞれ電極22及び23が設けられており、これら電極22及び電極23が設けられた領域以外の領域には第1絶縁層24が設けられている。下地層21のうち導電部12に平面視で重なる部分には開口部が設けられており、下地層21の表面上に導電部12が露出した状態になっている。下地層21の表面には、例えばトランジスタ、メモリ素子を有する集積回路(不図示)が形成されており、この集積回路によって発振回路50が構成されている。発振回路50は、不図示の配線等を介して電極22及び電極23に電気的に接続されている。電極22及び電極23の材料としては、チタン(Ti)、窒化チタン(TiN)、アルミニウム(Al)、銅(Cu)、あるいは、これらを含む合金等が挙げられる。電極23は下地層21の開口部を覆うように設けられており、電極23の一部が当該開口部に露出している。電極23は、導電部12のうち半導体基板10の表面10a側の端部12aに電気的に接続されている。
下地層21は、例えば酸化珪素(SiO2)、窒化珪素(Si3N4)等の絶縁性材料によって形成されている。下地層21のうち複数の所定領域のそれぞれ電極22及び23が設けられており、これら電極22及び電極23が設けられた領域以外の領域には第1絶縁層24が設けられている。下地層21のうち導電部12に平面視で重なる部分には開口部が設けられており、下地層21の表面上に導電部12が露出した状態になっている。下地層21の表面には、例えばトランジスタ、メモリ素子を有する集積回路(不図示)が形成されており、この集積回路によって発振回路50が構成されている。発振回路50は、不図示の配線等を介して電極22及び電極23に電気的に接続されている。電極22及び電極23の材料としては、チタン(Ti)、窒化チタン(TiN)、アルミニウム(Al)、銅(Cu)、あるいは、これらを含む合金等が挙げられる。電極23は下地層21の開口部を覆うように設けられており、電極23の一部が当該開口部に露出している。電極23は、導電部12のうち半導体基板10の表面10a側の端部12aに電気的に接続されている。
ウエハレベルCSP層30は、第1絶縁層24上に形成されており、第1配線31、金属膜32、第2絶縁層33、第2配線34及び第3絶縁層を有している。第1配線31は、電極22に電気的に接続されている。金属膜32は、電極23の表面に設けられている。第2絶縁層33は、第1配線31上及び金属膜32上を覆うように設けられている。第2配線34は、第2絶縁層33上に形成されており、第1配線31に電気的に接続されている。第3絶縁層35は、第2配線34上に形成されている。第1配線31の一部が第2絶縁層33に対して露出しており、この露出部分においてランド部36を形成している。ランド部36は、第2配線34に電気的に接続されている。第3絶縁層35は、第2絶縁層33上及び第2配線34上のバンプ37が形成される領域以外の領域を覆うように設けられている。金属膜32の材料としては、Au、TiW、Cu、Cr、Ni、Ti、W、NiV、Al等の金属を使用することができる。また、金属膜32は、これらの金属を積層して形成することも可能である。なお、金属膜(積層構造の場合、少なくとも1層)32は、電極よりも耐腐食性の高い材料、例えばAu、TiW、Crを用いて形成することが好ましい。
バンプ37は、ウエハレベルCSP層30の第2配線34上に設けられた外部端子であり、例えばハンダボールなどからなる。このバンプ37は、外部基板Pに電気的に接続されるようになっている。バンプ37は、第1配線31及び第2配線34を介して電極22に電気的に接続されている。
接続端子54は、半導体基板10の裏面10bに複数設けられている。各接続端子54の平面視での面積はほぼ等しくなっている。各接続端子54は導電部12のうち半導体基板10の裏面10b側の端部12bに接続されており、導電部12によって電極23と接続端子54とが電気的に接続されている。これら両端子の対向領域の大きさは略同一に形成されている。この接続端子54は、図1に示すように、断面視で図中左右方向の中央部が図中左右方向の端部に対して凹んだ凹形状(凹面形状)に形成されている。
(圧電振動子)
圧電振動子97は、水晶振動子91、支持基板92、封止部材93、引出電極94及び接続端子(第1端子)3を有しており、平面視で半導体装置5に重なる位置に配置されている。圧電振動子97の平面視での面積は、半導体装置5の平面視での面積よりも大きくなっている。
圧電振動子97は、水晶振動子91、支持基板92、封止部材93、引出電極94及び接続端子(第1端子)3を有しており、平面視で半導体装置5に重なる位置に配置されている。圧電振動子97の平面視での面積は、半導体装置5の平面視での面積よりも大きくなっている。
水晶振動子91は、支持基板92によって保持されている。支持基板92は、ガラスや石英等で形成された板状部材である。封止部材93は例えばガラスや石英等などからなり、当該支持基板92及び水晶振動子91を封止している。支持基板92の内面92aと封止部材93の内面93aとで囲まれた内部空間95が形成されており、当該内部空間95は略密閉(気密封止)された状態になっている。引出電極94は、封止部材93のうち半導体装置5に対向する面に複数設けられている。接続端子3は、各引出電極94の先端部に設けられている。この接続端子3と半導体装置5の接続端子54との間にはハンダ部7が形成されており、当該ハンダ部7によって接続端子3と接続端子54とが電気的に接続されている。
圧電振動子97と半導体装置5との間には充填部材96が設けられている。充填部材96は、例えばエポキシ樹脂、アクリル系樹脂、フェノール樹脂、シリコーン樹脂などの樹脂材料によって構成されており、圧電振動子97と半導体装置5との間を封止している。充填部材96は、平面視で半導体装置5の外側の領域にはみ出すように設けられている。この半導体装置5の外側にはみ出した部分(はみ出し部)96aは半導体基板5の側面10cの一部を覆うように設けられており、はみ出し部96aの表面は半導体装置10の側面10cから圧電振動子97の支持基板92の表面92aにかけて傾斜している。はみ出し部96aによって半導体基板10の側面10cまで覆われていることで、水分などの不純物が圧電発振器90の内部に浸入しにくくなっている。
図2は、圧電発振器90を圧電振動子97側から見た平面図である。
同図に示すように、半導体装置5の平面視での面積は、圧電振動子97の平面視での面積に比べて小さくなっている。半導体装置5のうち接続端子54が設けられる第2領域81は、圧電振動子97のうち接続端子3が設けられる第1領域82に比べて平面視での面積が大きくなっている。
同図に示すように、半導体装置5の平面視での面積は、圧電振動子97の平面視での面積に比べて小さくなっている。半導体装置5のうち接続端子54が設けられる第2領域81は、圧電振動子97のうち接続端子3が設けられる第1領域82に比べて平面視での面積が大きくなっている。
半導体装置5の2つの接続端子54は平面視での面積がほぼ等しくなっており、半導体装置5のうち圧電振動子97に平面視で重なる領域の中心位置Qに対して対称的になるように配置されている。圧電振動子97の2つの接続端子3は平面視での面積がほぼ等しくなっており、圧電振動子97の平面視中心位置Rに対して対称的になるように配置されている。この中心位置Q及び中心位置Rは一致していても構わない。
図3は、接続端子54と接続端子3との接続の構造を示す断面図である。
同図に示すように、接続端子54は、断面視中央部54aよりも断面視端部54bの方が厚さが厚くなっている。このため、接続端子54上でのハンダ部7の図中左右方向への広がりが抑えられた構成になっている。このハンダ部7は接続端子54の凹形状により、外側へのハンダ流れ出しが押さえられた形になっている。そのため、ハンダ流れ出しによる部品の位置ずれを抑えるのに効果的な構成になっている。本実施形態では半導体装置5の接続端子54が凹形状である場合を示したが、図10に示すように、逆に圧電振動子97の接続端子3が凹形状を有する場合も同様である。この場合ハンダ部7は圧電振動子97の接続端子3の側面の一部を覆うように形成される。そのため、圧電振動子97の接続端子3の側面と半導体装置5の接続端子54の間でハンダがすそを引く形状が実現され、実装時、溶融したハンダの凝集力により効果的に位置ずれを抑えることができる。
同図に示すように、接続端子54は、断面視中央部54aよりも断面視端部54bの方が厚さが厚くなっている。このため、接続端子54上でのハンダ部7の図中左右方向への広がりが抑えられた構成になっている。このハンダ部7は接続端子54の凹形状により、外側へのハンダ流れ出しが押さえられた形になっている。そのため、ハンダ流れ出しによる部品の位置ずれを抑えるのに効果的な構成になっている。本実施形態では半導体装置5の接続端子54が凹形状である場合を示したが、図10に示すように、逆に圧電振動子97の接続端子3が凹形状を有する場合も同様である。この場合ハンダ部7は圧電振動子97の接続端子3の側面の一部を覆うように形成される。そのため、圧電振動子97の接続端子3の側面と半導体装置5の接続端子54の間でハンダがすそを引く形状が実現され、実装時、溶融したハンダの凝集力により効果的に位置ずれを抑えることができる。
次に、図4から図8を参照して、圧電発振器90の製造方法について説明する。本実施形態においては、半導体装置5の製造についてシリコン基板100上に複数同時に一括して形成される手法を採用するが、簡単のため以下の各図においては1つの半導体装置5を形成する場合が示されている。
図4(a)に示すように、まず半導体基板10上にウエハレベルCSP層30を形成する。半導体基板10の表面(能動面)10a上に下地層21を形成し、下地層21上に電極22及び電極23を形成する。電極22及び電極23を形成後、当該電極22及び電極23上には、第1絶縁層24を形成し、周知のフォトリソグラフィ法及びエッチング法によって電極22及び電極23を覆う絶縁材料を除去する。電極23を覆う絶縁材料は必ずしも除去しなくても良い。
絶縁材料を除去した後、電極22を含む第1絶縁層24上に第1配線31を形成し、電極23の表面に金属膜32を形成する。第1配線31の形成方法としては、例えば、TiW、Cuの順にスパッタ法により形成した後、Cuをめっき法で形成することにより行われる。
金属膜32の形成後、第1配線31及び金属膜32を覆うように第2絶縁層33を形成し、周知のフォトリソグラフィ法により、第2絶縁層33の一部を除去し、第1配線31の一部を露出させてランド部36を形成する。ランド部36の形成後、当該ランド部36に接続するように第2絶縁層33上に第2配線34を形成し、第2絶縁層33上及び第2配線34上のバンプ37が形成される領域以外の領域を覆うように第3絶縁層35を設ける。このように、ウエハレベルCSP層30が形成される。
ウエハレベルCSP層30の形成後、図4(a)に二点鎖線で示す接着層150を介して、ガラスウエハからなる支持部材200に半導体基板10の表面10a側を支持させる。支持部材200としては、例えばシリコン基板100と略同じ大きさの部材を用いるようにする。接着層150としては、熱硬化性接着剤や光硬化性接着剤等の硬化性接着剤を使用するのが望ましい。
半導体基板10を支持部材200に貼り付けた後、砥石等の研削部材を用いて裏面10b側から半導体基板10を研削(バックグラインド)し、例えば100μm程度の厚みまで薄厚化する。スピンエッチング、又はドライポリッシュ等によって基板表面に形成される破砕層を取り除く。基板の薄厚化する方法として、CMP(化学的機械的研磨)を用いることも可能である。
半導体基板10を所定の厚みに研削した後、図4(b)に示すように、半導体基板10の裏面10bにフォトレジスト40を形成し、当該フォトレジスト40をマスクとしてドライエッチングによって電極23に対応した半導体基板10及び下地層21を除去する。下地層21の除去後、図4(c)に示すように、半導体基板10の裏面10bから、表面10aに設けられた電極23の裏面が露出するまでエッチングを行い、溝11を形成する。
溝11の形成後、図5(a)に示すように半導体基板10の裏面10b及び溝11の内壁に裏面絶縁層14及び絶縁膜13を形成する。絶縁膜13形成後、電極23の裏面部分に設けられた絶縁膜13をドライエッチングあるいはレーザ加工を行い、この部分の絶縁膜13を除去する。図5(b)に示すように、溝11の側壁のみに絶縁膜13が設けられた状態となる。溝11内の絶縁膜13を除去後、たとえば、スパッタ法によりパリア層としてTiW、TiN、Tiを成膜後、後の電気化学プレーティング(ECP)のシード層としてCuを成膜する。その後、電気化学プレーティング法によって溝11の内部にめっき処理を施し、溝11の内側に導電性材料を配置して導電部12を形成し、導電部12の下端部と露出した電極23とを電極23の裏面で電気的に接続する。
導電部12を形成後、半導体基板10の裏面10bに接続端子54をめっき法で形成する。図5(c)に示すように、接続端子54と導電部12とが電気的に接続された状態になる。接続端子54をめっき法で形成することにより、中央部が縁部に対して凹んだ凹形状に形成されることになる。接続端子54の対向領域の幅が300μm〜1mmであれば、凹み量は10〜20μmとなる。接続端子54の形成後、図5(c)に示すように、当該接続端子54上に、例えば鉛フリーはんだからなるハンダ7を搭載する。このハンダ7は、例えば厚さ10〜20μmで形成される。
この後、半導体基板10の裏面10bに対してダイシングテープを貼り付け、一方、半導体装置10の能動面10aに貼り付けられている支持部材200および支持部材200を保持している接着層を取り除く。その後、図6に示すように、ダイシング装置110によってシリコンウエハ(基板)10を半導体装置5毎にダイシング(切断)し、個片化する。このような工程により、図1に示す半導体装置5の大部分が製造される。
一方、圧電振動子97においては、大判のガラスウエハ(支持基板92の集合体)250上に複数の水晶振動子91を形成し、各水晶振動子91を封止基板93によって気密封止する。水晶振動子91の封止後、封止部材93上に水晶振動子91に接続された引出電極94を形成する。引き出し電極94の形成後、半導体基板10の接続端子54と略同一の大きさとなるように引出電極94の先端に接続端子3をパターニング形成する。このとき、接続端子3の形成領域(第1領域82、図2参照)の面積を、半導体装置5の接続端子54の形成領域(第2領域81、図2参照)の面積に比べて小さくなるようにパターニングする。
接続端子3の形成後、図7に示すように、ガラスウエハ250上の接続端子3に、印刷、スピンコーティングあるいはディスペンス等によりフラックスまたはソルダーペーストを供給し、半導体装置5の接続端子54が接続端子3と対向するように個片化された半導体装置5をガラスウエハ250上に搭載する。この段階ではガラスウエハ250及び半導体装置5に対する加熱は行わず、フラックスまたはソルダーペーストの粘着力で半導体装置5をガラスウエハ250に保持させる。半導体装置5の搭載後、リフロー炉やホットプレート等の加熱手段により、ガラスウエハ250を加熱する。このとき、加熱温度は、ハンダ7が充分に溶解(溶融)する温度であり、例えば240℃以上が望ましい。
平面視での面積が小さい半導体素子5では接続端子54の形成領域である第2領域82が大きく、平面視での面積が大きい圧電振動子では接続端子3の形成領域である第1領域81が小さいので、ハンダ部7を加熱する際、セルフアライメントによる位置ずれが抑えられることになる。また、接続端子54の断面視中央部54a(図3参照)よりも断面視端部54b(図3参照)の方が厚さが厚くなっているので、接続端子54上でのハンダ部7の広がりが抑えられることになる。このため、ハンダ部7は、接続端子54の外側に広がってしまうことは無く、接続端子54の凹部に集まるように形成されることになる。
加熱後、半導体基板10の表面10a側に形成されたランド36上に、例えば鉛フリーはんだからなるバンプ37を搭載する。バンプ37を設ける際には、はんだボールを第2配線34上に搭載する形態でもよいし、はんだペーストを第2配線34上に印刷する形態や、塗布によって形成されるハンダコートでもよい。なお、バンプ37はウエハレベルCSP層形成後、支持部材200を貼り付けるための接着層160を設ける前に形成してもよい。その場合、接着層150の厚みに関して、形成された端子の高さを覆う程度の厚みに形成することが望ましい。バンプの形成方法としては、はんだボールを搭載、または、はんだペーストを印刷によって供給しリフロー法などの加熱によって形成することができる。その場合、残留するフラックスを除去するために、洗浄することが望ましい。
バンプ37を形成後、ガラスウエハ250上の接続端子3と半導体装置5の接続端子54との接合部周辺に残留したフラックスまたはソルダーペーストを洗浄し、パッケージ体97と半導体装置5との間を封止樹脂96で封止する。封止後、シリコンウエハ10をダンシングした場合と同様、ガラスウエハ250をダイシング(切断)して分割することにより、図8に示すように複数の圧電発振器90が個片化されて完成する。
このように、本実施形態によれば、平面視での面積が小さい半導体素子5では接続端子54の形成領域である第2領域82が大きく、平面視での面積が大きい圧電振動子では接続端子3の形成領域である第1領域81が小さいので、ハンダ部7を加熱する際、セルフアライメントによる位置ずれが抑えられることになる。これにより、半導体装置5と圧電振動子97との間で位置ずれを防ぐことができるので、歩留まり低下を防ぐことができ、信頼性の高い圧電発振器90を得ることができる。
また、本実施形態によれば、2つの接続端子54の平面視での寸法がそれぞれ等しく、2つの接続端子3の平面視での寸法がそれぞれ等しいこととしたので、接続端子54と接続端子3とを接続するときのハンダ部7の量の違いによる端子ごとの凝集力の差を軽減することができ、半導体装置5と圧電振動子97との間の位置ずれを一層効果的に防ぐことが可能となる。
[第2実施形態]
次に、本発明の第2実施形態を説明する。本実施形態では、半導体装置と圧電振動子との間に中継基板を介挿する点で第1実施形態とは構成が異なっており、他の構成、例えば半導体装置及び圧電振動子の構成は第1実施形態と同様である。
次に、本発明の第2実施形態を説明する。本実施形態では、半導体装置と圧電振動子との間に中継基板を介挿する点で第1実施形態とは構成が異なっており、他の構成、例えば半導体装置及び圧電振動子の構成は第1実施形態と同様である。
図8は、本実施形態に係る圧電発振器190の構成を示す断面図である。
同図に示すように、圧電発振器190は、半導体装置105と、圧電振動子197と、中継基板170とを備えており、半導体装置105と圧電振動子197とが中継基板170に実装された構成になっている。圧電振動子197は、内部に圧電振動片197aを収容して、蓋体197bにより封止されているパッケージ構造になっている。
同図に示すように、圧電発振器190は、半導体装置105と、圧電振動子197と、中継基板170とを備えており、半導体装置105と圧電振動子197とが中継基板170に実装された構成になっている。圧電振動子197は、内部に圧電振動片197aを収容して、蓋体197bにより封止されているパッケージ構造になっている。
中継基板170の表面(第1面)170aには接続端子172が設けられており、中継基板170の裏面(第2面)170bには接続端子173が設けられている。接続端子172及び接続端子173は、基板171を貫通する導電部174によって導通されている。
この圧電発振器190は、中継基板170の表面170aに半導体装置105が実装され、中継基板170の裏面170bに圧電振動子197が実装されている。接続端子172には半導体装置105の接続端子154がハンダ部107によって接続され、接続端子173には圧電振動子197の接続端子103がハンダ部108によって接続されている。
中継基板170は、半導体装置105及び圧電振動子197よりも平面視で面積が大きくなっている。半導体装置105のうち2つの接続端子154が設けられた第2領域181は、中継基板170の表面170aのうち2つの接続端子172が設けられた第4領域183よりも平面視で面積が大きくなっている。圧電振動子197のうち2つの接続端子103が設けられた第1領域182は、中継基板170の裏面170bのうち2つの接続端子173が設けられた第3領域184よりも平面視で面積が大きくなっている。
接続端子154同士、接続端子103同士、接続端子172同士及び接続端子173同士は、それぞれ平面視での寸法が等しくなっている。接続端子154は、半導体基板110の平面視中心位置に対して対称的になるように配置されている。この接続端子154は、断面視中央部よりも断面視端部の方が断面視での厚さが厚くなっている。接続端子103は、圧電振動子197の平面視中心位置に対して対称的になるように配置されている。接続端子172は、中継基板170のうち半導体装置105に平面視で重なる領域の中心位置に対して対称的になるように配置されている。接続端子173は、中継基板170のうち圧電振動子197に平面視で重なる領域の中心位置に対して対称的になるように配置されている。
中継基板170と半導体装置105との間には充填部材196が設けられている。充填部材196は、例えばエポキシ樹脂、アクリル系樹脂、フェノール樹脂、シリコーン樹脂などの樹脂材料によって構成されており、中継基板170と半導体装置105との間を封止している。充填部材196は、平面視で半導体装置105の外側の領域にはみ出すように設けられており、このはみ出し部196aの表面は半導体基板110の側面110cから中継基板170の表面170aにかけて傾斜している。はみ出し部196aは、半導体基板110の側面10cの一部を覆うように設けられている。はみ出し部196aによって半導体基板110の側面110cまで覆われていることで、水分などの不純物が半導体装置105の内部に浸入しにくくなっている。
同様に、中継基板170と圧電振動子197との間にも充填部材198が設けられている。充填部材198は、充填部材196と同様の樹脂材料によって構成されており、中継基板170と圧電振動子197との間を封止している。充填部材198は、平面視で圧電振動子197の外側の領域にはみ出すように設けられている。この圧電振動子197の外側にはみ出した部分(はみ出し部)198aは支持基板92の側面192cの一部を覆うように設けられており、はみ出し部198aの表面は圧電振動子197の側面192cから中継基板170の裏面170bにかけて傾斜している。はみ出し部198aによって圧電振動子197の側面192cまで覆われていることで、水分などの不純物が圧電振動子197の内部に浸入しにくくなっている。
このように、本実施形態によれば、平面視での面積が小さい半導体装置105と圧電振動子197とを平面視での面積の大きい中継基板170に接続することとしたので、当該半導体装置105と圧電振動子197とを直接接合する場合に比べてハンドリング性が向上することになる。加えて、中継基板170のうち接続端子172の形成領域である第4領域183よりも半導体装置105のうち接続端子154の形成領域である第2領域181の方が面積が広く、中継基板170のうち接続端子173の形成領域である第3領域184よりも圧電振動子197のうち接続端子103の形成領域である第1領域182の方が面積が広いため、セルフアライメント効果を高めることができる。これにより、接続時のズレを抑えることができる。
[第3実施形態]
次に、本発明の第3実施形態を説明する。本実施形態では、上記の圧電発振器90、190を搭載した電子機器として、携帯電話を例に挙げて説明する。図9は、携帯電話300の構成を示す斜視図である。
次に、本発明の第3実施形態を説明する。本実施形態では、上記の圧電発振器90、190を搭載した電子機器として、携帯電話を例に挙げて説明する。図9は、携帯電話300の構成を示す斜視図である。
圧電発振器90、190は、例えばプリント配線基板P等に実装された状態で携帯電話300に搭載されている。
この携帯電話300にあっても、圧電発振器90、190がプリント配線基板Pなどに高精度に実装可能な構造となっているので、この圧電発振器90、190を備えた電子機器において接合品質が保持され、小型、薄型化が実現された高品質の電子機器を得ることができる。なお、電子機器としては、テレビ等のリモコンやデジタルカメラなど、各種のものを挙げることができる。
この携帯電話300にあっても、圧電発振器90、190がプリント配線基板Pなどに高精度に実装可能な構造となっているので、この圧電発振器90、190を備えた電子機器において接合品質が保持され、小型、薄型化が実現された高品質の電子機器を得ることができる。なお、電子機器としては、テレビ等のリモコンやデジタルカメラなど、各種のものを挙げることができる。
本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。
例えば、上記実施形態では、半導体装置5の平面視での面積が圧電振動子97の平面視での面積に比べて大きくなっている構成を説明したが、これとは逆に、圧電振動子97の平面視での面積が半導体装置5の平面視での面積よりも大きくなっている構成であっても構わない。
例えば、上記実施形態では、半導体装置5の平面視での面積が圧電振動子97の平面視での面積に比べて大きくなっている構成を説明したが、これとは逆に、圧電振動子97の平面視での面積が半導体装置5の平面視での面積よりも大きくなっている構成であっても構わない。
この場合、半導体装置5の接続端子54が半導体装置5の平面視中心位置に対して対称的になるように配置されているように構成し、圧電振動子97の接続端子3が当該圧電振動子97のうち半導体装置5に平面視で重なる領域の中心位置に対して対称的になるように配置されているように構成することが好ましい。
また、上記実施形態では、半導体装置5の接続端子54についてのみ断面視中央部54aよりも断面視端部54bの方が厚さが厚くなっている構成としたが、これに限られることは無く、例えば図10に示すように、圧電振動子97の接続端子3について断面視中央部3aよりも断面視端部3bのほうが厚さが厚くなっている構成としても構わない。この場合、接続端子3の側面3cがハンダ部7によって覆われることになるため、実装時、溶融したハンダの凝集力により効果的に半導体装置5と圧電振動子97との間の位置ずれを防ぐことができる。また、半導体装置5の接続端子54及び圧電振動子97の接続端子3の両方について断面視中央部よりも断面視端部のほうが厚さが厚くなっている構成としても勿論構わない。
P…外部基板 3…接続端子(第1端子) 5…半導体装置(第2機能素子) 7…ハンダ部 54…接続端子(第2端子) 81…第1領域 82…第2領域 90…圧電発振器(デバイス) 97…圧電振動子(第1機能素子) 300…携帯電話(電子機器)
Claims (11)
- 第1端子が設けられる第1領域を有する第1機能素子と、前記第1端子に接続される第2端子が設けられる第2領域を有する第2機能素子とを備えるデバイスであって、
前記第1機能素子は、前記第2機能素子よりも平面視で面積が大きく、
前記第2領域は、前記第1領域よりも平面視で面積が大きい
ことを特徴とするデバイス。 - 前記第1端子及び前記第2端子は、それぞれ複数設けられており、
前記第1端子と前記第2端子とは、ハンダによって接続されており、
前記複数の第1端子は平面視での寸法がそれぞれ等しく、前記複数の第2端子は平面視での寸法がそれぞれ等しい
ことを特徴とする請求項1に記載のデバイス。 - 前記第1端子及び前記第2端子は、それぞれ複数設けられており、
前記複数の第1端子は、前記第1機能素子のうち前記第2機能素子に平面視で重なる領域の中心位置に対して対称的になるように配置されており、
前記複数の第2端子は、前記第2機能素子の平面視中心位置に対して対称的になるように配置されている
ことを特徴とする請求項1又は請求項2に記載のデバイス。 - 前記第1端子と前記第2端子とはハンダによって接続されており、
前記第1端子及び前記第2端子のうち少なくとも一方は、断面視中央部よりも断面視端部の方が厚さが厚くなっている
ことを特徴とする請求項1から請求項3のうちいずれか一項に記載のデバイス。 - 第1端子が設けられる第1領域を有する第1機能素子と、前記第1端子に電気的に接続される第2端子が設けられる第2領域を有する第2機能素子とを備えるデバイスであって、
前記第1機能素子は基板の第1面に実装されており、
前記第2機能素子は基板の前記第1面とは反対の第2面に実装されており、
前記基板の前記第1面には、前記第1端子に接続される第3端子を有する第3領域が設けられており、
前記基板の前記第2面には、前記第2端子に接続され前記第3端子に接続される第4端子を有する第4領域が設けられており、
前記基板は、第1機能素子及び前記第2機能素子よりも平面視で面積が大きく、
前記第1領域は、前記第3領域よりも平面視で面積が大きく、
前記第2領域は、前記第4領域よりも平面視で面積が大きい
ことを特徴とするデバイス。 - 前記第1端子、前記第2端子、前記第3端子及び前記第4端子は、それぞれ複数設けられており、
前記第1端子と前記第3端子とは、ハンダによって接続されており、
前記第2端子と前記第4端子とは、ハンダによって接続されており、
前記複数の第1端子は平面視での寸法がそれぞれ等しく、前記複数の第2端子は平面視での寸法がそれぞれ等しく、前記複数の第3端子は平面視での寸法がそれぞれ等しく、前記複数の第4端子は平面視での寸法がそれぞれ等しい
ことを特徴とする請求項5に記載のデバイス。 - 前記第1端子、前記第2端子、前記第3端子及び前記第4端子は、それぞれ複数設けられており、
前記複数の第1端子は、前記第1機能素子の平面視中心位置に対して対称的になるように配置されており、
前記複数の第2端子は、前記第2機能素子の平面視中心位置に対して対称的になるように配置されており、
前記複数の第3端子は、前記基板のうち前記第1機能素子に平面視で重なる領域の中心位置に対して対称的になるように配置されており、
前記複数の第4端子は、前記基板のうち前記第2機能素子に平面視で重なる領域の中心位置に対して対称的になるように配置されている
ことを特徴とする請求項5又は請求項6に記載のデバイス。 - 前記第1端子と前記第3端子との間及び前記第2端子と前記第4端子との間はハンダによって接続されており、
前記第1端子、第2端子、第3端子及び前記第4端子のうち少なくとも1つは、断面視中央部よりも断面視端部の方が厚さが厚くなっている
ことを特徴とする請求項5から請求項7のうちいずれか一項に記載のデバイス。 - 前記第1機能素子は、発振回路を有する回路素子であり、
前記第2機能素子は、圧電振動子を有する圧電素子である
ことを特徴とする請求項1から請求項8のうちいずれか一項に記載のデバイス。 - 前記第1機能素子は、圧電振動子を有する圧電素子であり、
前記第2機能素子は、発振回路を有する回路素子である
ことを特徴とする請求項1から請求項8のうちいずれか一項に記載のデバイス。 - 請求項1から請求項10のうちいずれか一項に記載のデバイスを搭載したことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007255713A JP2009088974A (ja) | 2007-09-28 | 2007-09-28 | デバイス及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007255713A JP2009088974A (ja) | 2007-09-28 | 2007-09-28 | デバイス及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009088974A true JP2009088974A (ja) | 2009-04-23 |
Family
ID=40661799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007255713A Pending JP2009088974A (ja) | 2007-09-28 | 2007-09-28 | デバイス及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009088974A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013031944A1 (ja) * | 2011-08-31 | 2013-03-07 | 京セラクリスタルデバイス株式会社 | 圧電装置 |
JP2013232737A (ja) * | 2012-04-27 | 2013-11-14 | Kyocera Crystal Device Corp | 圧電装置 |
JP2015126345A (ja) * | 2013-12-26 | 2015-07-06 | 京セラクリスタルデバイス株式会社 | 圧電発振器 |
-
2007
- 2007-09-28 JP JP2007255713A patent/JP2009088974A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013031944A1 (ja) * | 2011-08-31 | 2013-03-07 | 京セラクリスタルデバイス株式会社 | 圧電装置 |
CN103650335A (zh) * | 2011-08-31 | 2014-03-19 | 京瓷晶体元件有限公司 | 压电装置 |
CN103650335B (zh) * | 2011-08-31 | 2016-08-17 | 京瓷晶体元件有限公司 | 压电装置 |
JP2013232737A (ja) * | 2012-04-27 | 2013-11-14 | Kyocera Crystal Device Corp | 圧電装置 |
JP2015126345A (ja) * | 2013-12-26 | 2015-07-06 | 京セラクリスタルデバイス株式会社 | 圧電発振器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5258567B2 (ja) | 半導体装置及びその製造方法 | |
US7408257B2 (en) | Packaging chip and packaging method thereof | |
JP2004273563A (ja) | 基板の製造方法及び基板 | |
JP2007036060A (ja) | 半導体装置及びその製造方法 | |
JP2006237159A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2011165862A (ja) | 半導体装置、チップ・オン・チップの実装構造、半導体装置の製造方法及びチップ・オン・チップの実装構造の形成方法 | |
JP2006109400A (ja) | 電子部品、回路基板、電子機器、電子部品の製造方法 | |
KR20070092120A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2007157844A (ja) | 半導体装置、および半導体装置の製造方法 | |
JP2010153822A (ja) | 電子装置、電子装置の製造方法、電子機器 | |
JP6894754B2 (ja) | 半導体装置 | |
KR20100109376A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
JP7012489B2 (ja) | 半導体装置 | |
JP2007242813A (ja) | 半導体装置及びその製造方法 | |
JP2009088974A (ja) | デバイス及び電子機器 | |
JP4750586B2 (ja) | 半導体装置および電子装置並びにその製造方法 | |
JP4764710B2 (ja) | 半導体装置とその製造方法 | |
JP2010177237A (ja) | 半導体装置、半導体装置の製造方法、貫通電極、貫通電極の製造方法、発振器、及び電子機器 | |
JP3457926B2 (ja) | 半導体装置およびその製造方法 | |
JP2009088226A (ja) | デバイス、デバイスの製造方法及び電子機器 | |
JP2008021792A (ja) | デバイスとその製造方法並びに電子機器 | |
JP2018088505A (ja) | 半導体装置およびその製造方法 | |
JP3397181B2 (ja) | 半導体装置及びその製造方法 | |
TW201234544A (en) | Sealing member for electronic component package, electronic component package, and method for manufacturing the sealing member for electronic component package | |
JP2008227161A (ja) | 半導体装置 |