KR101826642B1 - 드라이 에칭 방법 - Google Patents

드라이 에칭 방법 Download PDF

Info

Publication number
KR101826642B1
KR101826642B1 KR1020160102185A KR20160102185A KR101826642B1 KR 101826642 B1 KR101826642 B1 KR 101826642B1 KR 1020160102185 A KR1020160102185 A KR 1020160102185A KR 20160102185 A KR20160102185 A KR 20160102185A KR 101826642 B1 KR101826642 B1 KR 101826642B1
Authority
KR
South Korea
Prior art keywords
gas
etching
plasma
sige
layer
Prior art date
Application number
KR1020160102185A
Other languages
English (en)
Other versions
KR20160100287A (ko
Inventor
제 션
데츠오 오노
히사오 야스나미
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Publication of KR20160100287A publication Critical patent/KR20160100287A/ko
Application granted granted Critical
Publication of KR101826642B1 publication Critical patent/KR101826642B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32201—Generating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

본 발명은, Si층과 SiGe층이 번갈아 적층된 적층막의 상기 SiGe층을 상기 Si층에 대하여 선택적으로 등방성의 에칭을 하는 드라이 에칭 방법에 있어서, NF3 가스와 N2 가스의 혼합가스에 의해 생성되어 펄스 변조된 고주파 전력에 의해 생성된 플라즈마를 이용함과 함께 상기 적층막이 배치된 시료가 재치된 시료대에 0W의 고주파 바이어스를 인가하면서 상기 SiGe층을 플라즈마 에칭하는 것을 특징으로 한다.

Description

드라이 에칭 방법{DRY ETCHING METHOD}
본 발명은, 드라이 에칭 방법에 관한 것이고, 특히 적층막에 있어서의 선택적 사이드 에칭이 가능한 드라이 에칭 방법에 관한 것이다.
최근, 전계 효과 트랜지스터의 고속화에 수반하여, 실리콘(이하, Si라고 표기한다) 이외의 새로운 재료를 이용한 반도체 소자의 필요성이 높아지고, 신(新)재료의 하나로 실리콘 게르마늄(SiGe라고 표기한다)이 있다. 또, 이 SiGe를 이용한 반도체 소자 구조로서 도 3의 (a)에 나타내는 바와 같은, 22㎚세대 이후의 반도체 소자에 적용 예정인 Si층과 SiGe층의 적층 구조가 있고, 이 Si층과 SiGe층의 적층 구조에 있어서, 각 SiGe층을 각 Si층에 대하여 선택적으로 등방성 에칭하는 것이 요구되고 있다.
Si층에 대한 SiGe층의 선택적 에칭으로서 특허문헌 1에는 기판의 마스크에 덮여 있지 않은 부분의 SiGe막을 제거하는 SiGe막의 에칭 방법에 있어서, 반응성 가스로서, 수소 원자와 불소 원자가 결합한 가스를 아르곤 가스 및 산소 가스와 혼합한 혼합 가스를 이용하여, SiGe막을 드라이 에칭하는 방법이 개시되어 있다. 이 에칭에서는 케미컬 드라이 에칭에 의해 SiGe를 에칭하여 하지(下地)인 Si에서 멈추는 가공을 행하고 있다.
또, Si층에 대한 SiGe층의 선택적 등방성 에칭으로서 특허문헌 2에는, SiGe(실리콘 게르마늄)층과, SiGe(실리콘 게르마늄)층의 위에 형성된 Si(실리콘)층을 포함하는 헤테로 구조체를 에칭하는 마이크로파 플라즈마 에칭 방법으로, 반응 가스로서 불화물 가스만을 이용하고, 그 유량을 10∼800sccm, 처리 압력을 266㎩ 이하, 마이크로파 파워를 150∼400W, 처리 온도를 5∼25℃로 하여, SiGe(실리콘 게르마늄)층을 선택적으로 등방성 에칭하는 방법이 개시되어 있다.
일본 공개특허 특개2003-77888호 공보 일본 공개특허 특개2007-214390호 공보
그러나, 어느 선행 기술의 방법으로 도 3의 (a)에 나타내는 Si층과 SiGe층의 적층 구조에 있어서, 등방성 에칭을 시험해 본 경우, Si 에칭에 대한 SiGe 에칭의 선택비가 불충분하다. 또한, 이 에칭에는 이하에 기술하는 2개의 과제가 있다.
첫 번째의 과제로서, 각 Si층과 각 SiGe층의 두께는, 양방의 층 모두 약 20㎚ 이하이고, 이 때문에, 이 구조의 에칭에서는 SiGe층의 에칭의 진행에 수반하여 상하의 Si층에 끼워져서, 종래의 에칭보다 좁은 공간을 에칭할 필요가 생긴다.
두 번째의 과제로서, 상술의 좁은 공간을 형성하기 위해서는, 사이드 에칭에 의해 상기의 좁은 공간을 형성할 필요가 있지만, 사이드 에칭이기 때문에, 이온의 입사가 곤란하다는 것이다. 통상의 수직 방향의 에칭에서는, 고주파 바이어스를 인가하고 있기 때문에, 좁아도 에칭면에 이온이 입사되게 할 수 있고, 반응 생성물의 재부착이 생겨도 그것을 스퍼터(sputter)하여 에칭을 진행시킬 수 있다. 그러나 도 3의 (a)에 나타내는 바와 같은 Si층과 SiGe층의 적층 구조에 있어서의 사이드 에칭에서는, 이온의 입사가 곤란하기 때문에, 재부착한 반응 생성물의 제거가 종래 구조 이상으로 장해가 된다.
본 발명은, 이들 과제를 해결하기 위해, Si층과 SiGe층이 번갈아 반복 적층된 구조를 갖는 시료를 플라즈마 에칭하는 드라이 에칭 방법에 있어서, 각 SiGe층을 각 Si층에 대하여 선택적으로 등방성 에칭할 수 있는 드라이 에칭 방법을 제공한다.
상기 과제를 해결하기 위해 본 발명은, Si층과 SiGe층이 번갈아 반복 적층된 적층막의 각 SiGe층을 각 상기 Si층에 대하여 선택적으로 등방성 에칭하는 드라이 에칭 방법에 있어서, NF3 가스를 이용하여 펄스 변조된 플라즈마에 의해 상기 각 SiGe층을 플라즈마 에칭하는 것을 특징으로 한다.
또, 본 발명은, Si층과 SiGe층이 번갈아 반복 적층된 적층막의 각 SiGe층을 각 상기 Si층에 대하여 선택적으로 등방성 에칭하는 드라이 에칭 방법에 있어서, 플루오로 카본 가스를 이용하여 펄스 변조된 플라즈마에 의해 상기 각 SiGe층을 플라즈마 에칭하는 것을 특징으로 한다.
또한, 본 발명은, Si층과 SiGe층이 번갈아 반복 적층된 적층막의 각 SiGe층을 각 상기 Si층에 대하여 선택적으로 등방성 에칭하는 드라이 에칭 방법에 있어서, 연속 플라즈마에 의해 상기 적층막에 소정의 깊이의 홈을 형성하고, 상기 소정 깊이의 홈 형성 후, NF3 가스 또는 플루오로 카본 가스를 이용하여 펄스 변조된 플라즈마에 의해 상기 각 SiGe층을 플라즈마 에칭하는 것을 특징으로 한다.
본 발명은, Si층과 SiGe층이 번갈아 반복 적층된 구조를 갖는 시료를 플라즈마 에칭하는 드라이 에칭 방법에 있어서, 각 SiGe층을 각 Si층에 대하여 선택적으로 등방성 에칭할 수 있다.
도 1은 본 발명에 관련된 플라즈마 에칭 장치의 개략 단면도이다.
도 2는 펄스 변조된 마이크로파 전력을 나타내는 도면이다.
도 3은 본 발명에 의한 플라즈마 에칭 결과를 나타내는 도면이다.
도 4는 본 발명의 효과를 설명하는 도면이다.
도 5는 Si 사이드 에칭에 대한 SiGe 사이드 에칭의 선택비에의 펄스 변조의 듀티(duty)비의 의존성을 나타내는 도면이다.
도 6은 실시예 3에 관련된 본 발명에 의한 플라즈마 에칭 결과를 나타내는 도면이다.
본 발명에 관련된 실시형태를 도 1 내지 6을 이용하여 설명한다. 도 1은, 본 발명을 실시하기 위한 플라즈마 에칭 장치의 일례를 나타내는 개략 단면도이고, 플라즈마 생성 수단으로 마이크로파와 자기장을 이용한 전자 사이클로트론 공명(Electron Cyclotron Resonance:ECR, 이하, ECR이라고 약칭한다) 방식 마이크로파 플라즈마 에칭 장치이다.
이 ECR 방식 마이크로파 플라즈마 에칭 장치는, 내부를 진공 배기할 수 있는 챔버(101)와, 시료인 웨이퍼(102)를 배치하는 시료대(103)와, 챔버(101)의 상면에 설치된 석영 등의 마이크로파 투과창(104)과, 그 상방에 설치된 도파관(105)과, 마그네트론(106)과, 챔버(101)의 주위에 설치된 솔레노이드 코일(107)과, 시료대(103)에 접속된 정전 흡착 전원(108)과, 고주파 전원(109)을 구비한다.
웨이퍼(102)는, 웨이퍼 반입구(110)로부터 챔버(101) 내에 반입된 후, 정전 흡착 전원(108)에 의해 시료대(103)에 정전 흡착된다. 다음으로, 에칭 가스가 챔버(101)에 도입된다. 챔버(101) 내(內)는, 진공 펌프(도시 생략)에 의해 감압 배기되고, 예를 들면, 0.1㎩∼50㎩의 범위의 소정의 압력으로 조정된다. 다음으로, 마그네트론(106)으로부터 주파수 2.45㎓의 마이크로파가 발진되고, 도파관(105)을 통하여 챔버(101) 내에 전파된다.
또, 상기의 마이크로파는, 펄스 발생기(도시 생략)에서 생성된 펄스에 의해 펄스 변조시키는 것도 가능하다. 예를 들면, 도 2에 나타내는 바와 같이 마그네트론(106)으로부터 발진된 마이크로파 피크 전력을 주기적으로 변화시켜 플라즈마의 전계 강도를 주기적으로 변화시킨다. 도 2의 (a)와 같이 마이크로파 피크 전력이 작은 기간, 혹은 도 2의 (b)와 같이 마이크로파 피크 전력을 더하지 않은 기간에 플라즈마 밀도가 작아진다.
마이크로파와 솔레노이드 코일(107)에 의해 발생된 자기장과의 상호 작용에 의해 에칭 가스가 여기(勵起)되고, 웨이퍼(102) 상부의 공간에 플라즈마(111)가 형성된다. 한편, 시료대(103)에는, 고주파 전원(109)에 의해 고주파 바이어스가 인가되고, 플라즈마(111) 중의 이온이 웨이퍼(102) 상에 수직으로 가속되어 입사된다. 웨이퍼(102)는, 플라즈마(111)로부터의 라디칼과 이온의 작용에 의해 이방적으로 에칭된다.
상술한 ECR 방식 마이크로파 플라즈마 에칭 장치를 이용한 본 발명의 각 실시형태에 대해 이하에, 설명한다.
[실시예 1]
맨 처음에 본 발명에 의해 플라즈마 에칭하는 웨이퍼(102)의 박막 구조를 도 3의 (a)에 나타낸다. 웨이퍼(102)는, 에칭용의 마스크인 산화막(301)의 아래에 Si층(303)과 SiGe층(302)이 번갈아 적층된 적층 구조를 갖고, 미리, 소정 깊이의 홈이 형성되어 있다. 여기서 Si층(303) 및 SiGe층(302)은, 각각, 에피택셜(epitaxial) 성장법에 의해 형성된 결정 Si 및 결정 SiGe로 이루어지는 층이다.
Figure 112016077966219-pat00001
표 1에 나타내는 비교예의 에칭 조건에 나타내는 바와 같이, 80ml/min의 3불화 질소(이하, NF3라고 표기한다) 가스와 20ml/min의 질소(이하, N2라고 표기한다) 가스를 사용하여, Si에 이온으로부터의 충격을 저감하고 또한 이온이 작은 홈이나 구멍의 측벽에 확실히 도착하기 위해 압력을 0.5㎩, 마이크로파 전력을 400W, 웨이퍼(102)에 인가하는 고주파 바이어스를 OW로 하여 도 3의 (a)에 나타내는 적층 구조를 갖는 웨이퍼(102)를 에칭했다.
또한, NF3 가스는, SiGe층을 에칭하기 위한 불소를 공급하고, N2 가스는, 퇴적 성분을 생성한다. 또, 상기의 마이크로파 전력은 연속 출력되는 전력으로 했다. 상술한 비교예의 에칭 조건으로 에칭한 결과, 도 3의 (b)에 나타내는 바와 같이 Si층(303)과 SiGe층(302)의 적층막에 있어서, SiGe층(302)을 Si층(303)에 대하여 선택적으로 사이드 에칭할 수 있었다. 또한, 여기서의 사이드 에칭과 등방성 에칭은 동일한 것이다.
다음으로 표 1에 나타내는 본 발명에 의한 에칭 조건으로 도 3의 (a)에 나타내는 적층 구조를 갖는 웨이퍼(102)를 에칭한 결과, 도 3의 (c)에 나타내는 바와 같이 SiGe층(302)을 Si층(303)에 대하여 선택적으로 사이드 에칭할 수 있었다. 또한, 본 발명에 의한 에칭 조건에서의 SiGe층(302)의 사이드 에칭 속도는, 상술한 비교예의 에칭 조건보다 약 4배 증가했다. 즉, 본 발명의 에칭 조건에 의한 Si층에 대한 SiGe층의 선택비가 4배 가까이 향상한 것이 된다. 또, 본 발명의 에칭 조건은, 비교예의 에칭 조건의 400W의 마이크로파 전력을 펄스 변조로 변경한 것뿐이다. 또한, 본 실시예에서의 펄스 변조의 반복 주파수 및 듀티비는, 각각, 1000㎐, 20%로 했다. 여기서, 듀티비는, 펄스의 1주기에 대한 온(on) 기간의 비율을 말한다.
본 발명에 의해, Si층에 대한 SiGe층의 선택적인 사이드 에칭을 향상할 수 있었던 이유는 이하와 같이 생각된다.
도 4는, Si층(401)과 SiGe층(402)이 번갈아 반복 적층된 적층막의 일부를 확대한 단면 모식도이다. 플라즈마로부터의 이온(403)은, 적층막에 대하여 수직 방향으로 입사되기 때문에, Si층(401) 및 SiGe층(402)의 측벽에는 이온(403)은 입사되지 않는다. 또, 에칭은, 불소 등의 반응성 라디칼(404)이 더 반응성이 높은 SiGe와 반응함으로써 진행한다. 도 4의 (a)에 나타내는 바와 같이 에칭의 초기는, 에칭의 애스펙트비가 작기 때문에, 반응 생성물(405)은, 홈으로부터 충돌없이 배기된다.
에칭이 진행되어 SiGe층(402)의 피(被)에칭면이 후퇴하면, 도 4의 (b)에 나타내는 바와 같이 홈의 내측의 반응 생성물(405)의 밀도가 높아지기 때문에, 충돌하여 SiGe층(402)에 재입사되는 반응 생성물(405)이 증가한다. 그러면 SiGe층(402)의 사이드 에칭이 억제되어 Si층(401)과의 선택비가 저하된다.
한편, 본 발명에서는, 주기적으로 플라즈마 강도를 약하게 하거나, 혹은 플라즈마를 멈춤으로써 반응성 라디칼(404)의 공급이 중지되는 기간이 발생한다. 반응성 라디칼의 공급을 정지하면 반응 생성물(405)의 생성이 정지되기 때문에, 도 4의 (c)와 같이 좁은 홈으로부터 반응 생성물(405)이 충분히 배기되어 재부착량을 저감할 수 있다. 다음으로 라디칼을 공급했을 때의 에칭 속도가 억제되지 않으므로, 연속해서 에칭을 행하는 것보다 큰 에칭 속도가 얻어진다. 이 효과는, 종래의 이온이 입사되는 수직 방향의 에칭 이상의 효과가 얻어진다. 더하여 Si층과 SiGe층의 적층막의 측벽에 부착되는 퇴적물의 양과 질을 연속적으로 제어할 수 있기 때문에, Si와 SiGe의 증기압 등의 물리 화학 특성의 차를 이용하여, Si를 에칭 정지시키고 SiGe를 에칭할 수 있다. 또한, 퇴적성 라디칼은 도 4에서는 생략하고 있다.
즉, 마이크로파가 연속 출력된 경우에는, 에칭이 진행됨에 수반하여, SiGe 에칭 표면은 점점 상하의 Si층 사이의 안으로 이동하여 컨덕턴스가 작아지기 때문에, SiGe 에칭의 생성물의 표면 근방의 밀도가 증가하여 반응 생성물의 에칭 표면에 재부착량이 늘어남으로써 SiGe의 에칭 속도는 저감한다. 한편, 펄스 방전의 경우는, 마이크로파가 오프(off)인 동안에 라디칼의 발생이 정지되어 에칭이 멈추고, 그 사이에 반응 생성물이 홈의 밖으로 배기되기 때문에, 연속 방전보다 SiGe의 에칭 속도가 증가됨으로써 선택성이 향상된 것으로 생각된다.
또, 본 발명의 효과에 대한 작용으로서 다음과 같이도 생각된다. 선택적인 사이드 에칭을 행하기 위해서는, 이온에 대한 라디칼비(比)를 증가시키는 것이 특히 효과적이다. 펄스 방전의 오프 기간에서는, 라디칼의 감쇠량보다 이온의 감쇠량이 크기 때문에, 오프 기간에서는, 이온에 대한 라디칼비는 증가한다. 이 때문에, 오프 기간을 갖는 펄스 방전 쪽이 연속 방전보다 선택적인 사이드 에칭을 할 수 있었던 것으로 생각된다. 또한 이것으로부터 오프 기간을 제어할 수 있는 듀티비의 제어에 의해 Si에 대한 SiGe의 선택비를 제어할 수 있는 것도 시사하고 있다고 생각된다.
다음으로 Si 사이드 에칭에 대한 SiGe 사이드 에칭의 선택비에의 펄스 변조의 듀티비의 의존성에 대해 설명한다. 도 5에 나타내는 바와 같이, 펄스 변조의 듀티비의 감소에 수반하여 선택비가 증가하고, 특히 펄스의 듀티비가 50% 이하가 되면, 선택비가 대폭 증가했다. 이 선택비에 대한 듀티비의 특성은 이하와 같이 생각된다.
먼저 펄스 변조의 듀티비를 100%로부터 50%의 범위로 감소시키는 경우는, 온 시간이 길어서 오프 시간이 되기 전에, SiGe 표면에 퇴적물이 퇴적되고, 짧은 오프 시간이 경과해도 퇴적물이 어느 정도 남아있기 때문에, 펄스 변조의 듀티비를 내려도 SiGe의 에칭 진행에 효과가 적다.
한편, 펄스 변조의 듀티비를 50%로부터 20%의 범위로 감소시키는 경우는, 온 시간의 저감에 의해 반응 생성물의 재부착이 에칭을 방해하는 농도에 이르기 전에 오프 시간이 된다. 이 때문에, 오프 시간의 반응 생성물의 농도 저감은, SiGe의 에칭 진행에 큰 효과가 있고, 선택비는 급격하게 증가한다. 그러나, 펄스 변조의 듀티비를 20% 미만으로 감소시키면, 온 시간의 라디칼 생성의 감소가 상술의 반응 생성물에 의한 에칭 억제 개선으로부터 율속(律速)되기 때문에, 선택비가 대략 포화된다고 생각된다.
혹은, 상술한 바와 같이 이온에 대한 라디칼비는 대체로 펄스 방전의 오프 시간의 증가에 수반하여 증가하기 때문에, 펄스 변조의 듀티비를 감소시킴으로써 Si에 대한 SiGe의 선택비가 향상된 것으로 생각되고, 특히 펄스 변조의 듀티비가 50% 이하에서 이온에 대한 라디칼비의 증가에 의한 효과가 현저하게 나타난 것으로 생각된다
즉, 방전의 펄스화에 의해 Si에 대한 SiGe의 사이드 에칭의 선택비는, 홈과 같은 좁은 장소에서의 라디칼에 의한 에칭 시간과 반응 생성물의 재부착량을 제어할 수 있음과 함께 이온에 대한 라디칼비를 증가시킬 수 있기 때문에 향상시킬 수 있고, 펄스 변조의 듀티비를 감소시킴으로써 더욱 선택비를 향상시킬 수 있다. 특히 본 발명은, 펄스 변조의 듀티비를 50% 이하로 함으로써, Si에 대한 SiGe의 사이드 에칭의 선택비를 대폭 향상시킬 수 있다.
본 실시예에서는, 첨가 가스로서 N2 가스를 이용했지만, N2 가스 대신에 02 가스, CO2 가스, CO 가스 중 어느 하나의 가스를 이용해도 된다.
다음으로 도 3의 (a)에 나타내는 적층 구조를 갖는 웨이퍼(102)를 2단계로 에칭하는 실시형태에 대해 설명한다.
[실시예 2]
실시예 1에 나타내는 에칭 조건으로 에칭한 경우, SiGe의 사이드 에칭량이 에칭 시간과 함께 증가하는 경향을 나타내고, 또, 에칭의 초기는, 애스펙트비가 작으며 반응 생성물도 홈의 내측으로부터 배기되기 쉽기 때문에, SiGe의 사이드 에칭량에 따라 에칭 조건을 바꾼 쪽이 더 고(高)선택비가 얻어진다.
이 때문에, 표 2에 나타내는 바와 같이 단계 1에서는, CF4 가스를 이용하여 마이크로파의 펄스 변조의 듀티비를 50%로 하고, 단계 2에서는, CF4 가스에 홈의 모서리부의 깎임을 억제하기 위해 02 가스를 혼합하여 마이크로파의 펄스 변조의 듀티비 20%로 한 에칭 조건으로 에칭한 결과, 실시예 1의 에칭 조건보다 더욱 선택비나 홈의 모서리부의 절삭을 개선할 수 있었다.
또, 본 실시예의 단계는 2개로 한정하지 않고 더 단계수를 늘리거나, 혹은 펄스 변조의 듀티비를 50%로부터 20%로 처리 시간 내에서 연속적으로 저감하는 바와 같은 에칭 조건으로 해도 된다.
Figure 112016077966219-pat00002
본 실시예에서는 CF4 가스를 이용한 예로 설명했지만, 본 발명은, 이것에 한정되지 않고, CHF3 가스, CH2F2 가스, CH3F 가스 등의 플루오로 카본 가스여도 된다. 또, 본 실시예에서는, 첨가 가스로서 02 가스를 이용했지만, 02 가스 대신에 N2 가스, CO2 가스, CO 가스 중 어느 하나의 가스를 이용해도 된다.
실시예 1 및 2에서는, 도 3의 (a)에 나타내는 바와 같이 미리 홈이 형성된 구조를 갖는 웨이퍼를 에칭한 예를 설명했지만, 다음으로 홈 형성과 Si층에 대한 SiGe층의 선택적 사이드 에칭을 일관하여 행하는 실시형태에 대해 설명한다.
[실시예 3]
도 6의 (a)는, 본 실시예에서 에칭하는 웨이퍼의 구조의 단면도이고, 도 6의 (a)에 나타내는 웨이퍼의 구조는, 홈 패턴의 마스크인 산화막(301)의 아래에 Si층(303)과 SiGe층(302)이 번갈아 적층된 구조이다.
맨 처음에 표 3에 나타내는 단계 1의 조건으로, 마스크의 산화막(301)으로 덮여 있지 않은 Si층(303)의 표면의 자연 산화막을 제거하고, 도 6의 (b)에 나타내는 바와 같이 표 3에 나타내는 단계 2의 조건으로 소정의 깊이의 홈을 형성한다. 계속해서 표 3에 나타내는 단계 3의 조건으로 홈 형성 시에 홈의 측벽에 퇴적된 Br 등의 퇴적물을 제거하고, 그 후, 표 3에 나타내는 단계 4의 펄스 방전을 이용하는 조건으로 SiGe층(302)을 Si층(303)에 대하여 선택적으로 사이드 에칭하여 도 6의 (c)에 나타내는 바와 같은 원하는 에칭 형상을 얻을 수 있었다.
또한, 상기의 단계 3은, Br 등의 퇴적물 제거가 목적인 단계이기 때문에, 반드시 필수적인 단계인 것은 아니다. 또, 단계 3을 실시하지 않는 경우는, 단계 4로서, 실시예 1의 에칭 조건을 이용해도 된다.
이상에서, 표 3에 나타내는 바와 같이 연속 방전과 펄스 방전을 조합한 에칭에 의해, 도 6의 (a)에 나타내는 바와 같은 Si층(303)과 SiGe층(302)이 번갈아 적층된 구조로 홈 형성과 Si에 대한 SiGe의 선택적 사이드 에칭을 일관하여 행할 수 있다.
Figure 112016077966219-pat00003
이상에서, Si에 대한 SiGe의 선택적 사이드 에칭으로서, 실시예 1에서는, NF3 가스, 실시예 2에서는 CF4 가스를 이용한 예로 설명했지만, 본 발명은, 이것에 한정되지 않고, CHF3 가스, CH2F2 가스, CH3F 가스 등의 플루오로 카본 가스여도 된다.
또, 상술한 실시예 1 내지 3에서는 ECR 방식 마이크로파 플라즈마 에칭 장치를 이용한 경우에 대해 설명했지만, 용량 결합형 플라즈마 에칭 장치나 유도 결합형 플라즈마 에칭 장치 등의 다른 플라즈마 생성 방식에 있어서의 플라즈마 에칭 장치에 있어서도 본 발명과 동일한 효과가 얻어진다.
101: 챔버 102: 웨이퍼
103: 시료대 104: 마이크로파 투과창
105: 도파관 106: 마그네트론
107: 솔레노이드 코일 108: 정전 흡착 전원
109: 고주파 전원 110: 웨이퍼 반입구
111: 플라즈마 301: 산화막
302: SiGe층 303: Si층
401: Si층 402: SiGe층
403: 이온 404: 반응성 라디칼
405: 반응 생성물

Claims (5)

  1. 복수의 Si층과 복수의 SiGe층의 각각이 번갈아 적층된 적층막의 상기 SiGe층을 상기 Si층에 대하여 선택적으로 등방성 에칭하는 드라이 에칭 방법에 있어서,
    NF3 가스와 O2 가스의 혼합가스, NF3 가스와 CO2 가스의 혼합가스 또는 NF3 가스와 CO 가스의 혼합가스를 사용하여 펄스 변조된 고주파 전력에 의해 생성된 플라즈마에 의해 상기 SiGe층을 플라즈마 에칭하는 것을 특징으로 하는 드라이 에칭 방법.
  2. 복수의 Si층과 복수의 SiGe층의 각각이 번갈아 적층된 적층막의 상기 SiGe층을 상기 Si층에 대하여 선택적으로 등방성 에칭하는 드라이 에칭 방법에 있어서,
    연속 플라즈마에 의해 상기 적층막에 소정의 깊이의 홈을 형성하고,
    상기 소정 깊이의 홈을 형성한 후, NF3 가스와 O2 가스의 혼합가스, NF3 가스와 CO2 가스의 혼합가스 또는 NF3 가스와 CO 가스의 혼합 가스를 사용하여 펄스 변조된 고주파 전력에 의해 생성된 플라즈마에 의해 상기 SiGe층을 플라즈마 에칭하는 것을 특징으로 하는 드라이 에칭 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 펄스 변조의 듀티비를 50% 이하로 하는 것을 특징으로 하는 드라이 에칭 방법.
  4. 마이크로파와 자기장의 상호 작용에 의한 전자 사이클로트론 공명을 이용하는 플라즈마원을 구비하는 마이크로파 플라즈마 에칭 장치를 이용하여 복수의 Si층과 복수의 SiGe층의 각각이 번갈아 적층된 적층막의 상기 SiGe층을 상기 Si층에 대하여 선택적으로 등방성 에칭하는 드라이 에칭 방법에 있어서,
    펄스 변조된 고주파 전력에 의해 생성되어 NF3 가스를 이용한 플라즈마를 이용하여, 상기 적층막을 가지는 시료가 재치된 시료대에 0W의 고주파 전력를 공급하면서 상기 SiGe층을 플라즈마 에칭하는 것을 특징으로 하는 드라이 에칭 방법.
  5. 마이크로파와 자기장의 상호 작용에 의한 전자 사이클로트론 공명을 이용하는 플라즈마원을 구비하는 마이크로파 플라즈마 에칭 장치를 이용하여 복수의 Si층과 복수의 SiGe층의 각각이 번갈아 적층된 적층막의 상기 SiGe층을 상기 Si층에 대하여 선택적으로 등방성 에칭하는 드라이 에칭 방법에 있어서,
    펄스 변조된 고주파 전력에 의해 생성되어 NF3 가스와 N2 가스의 혼합가스를 이용한 플라즈마를 이용하여, 상기 적층막을 가지는 시료가 재치된 시료대에 0W의 고주파 전력을 공급하면서 상기 SiGe층을 플라즈마 에칭하는 것을 특징으로 하는 드라이 에칭 방법.
KR1020160102185A 2013-10-08 2016-08-11 드라이 에칭 방법 KR101826642B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013210656A JP6138653B2 (ja) 2013-10-08 2013-10-08 ドライエッチング方法
JPJP-P-2013-210656 2013-10-08

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20140091132A Division KR20150041567A (ko) 2013-10-08 2014-07-18 드라이 에칭 방법

Publications (2)

Publication Number Publication Date
KR20160100287A KR20160100287A (ko) 2016-08-23
KR101826642B1 true KR101826642B1 (ko) 2018-02-07

Family

ID=52777282

Family Applications (2)

Application Number Title Priority Date Filing Date
KR20140091132A KR20150041567A (ko) 2013-10-08 2014-07-18 드라이 에칭 방법
KR1020160102185A KR101826642B1 (ko) 2013-10-08 2016-08-11 드라이 에칭 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR20140091132A KR20150041567A (ko) 2013-10-08 2014-07-18 드라이 에칭 방법

Country Status (4)

Country Link
US (2) US20150099368A1 (ko)
JP (1) JP6138653B2 (ko)
KR (2) KR20150041567A (ko)
TW (1) TWI667707B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021049884A1 (ko) * 2019-09-10 2021-03-18 포항공과대학교 산학협력단 펄스형 전력을 사용한 플라즈마 활성종 생성방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6516542B2 (ja) * 2015-04-20 2019-05-22 東京エレクトロン株式会社 被エッチング層をエッチングする方法
US10388729B2 (en) * 2016-05-16 2019-08-20 Globalfoundries Inc. Devices and methods of forming self-aligned, uniform nano sheet spacers
JP6619703B2 (ja) * 2016-06-28 2019-12-11 株式会社Ｓｃｒｅｅｎホールディングス エッチング方法
US10043674B1 (en) * 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10600889B2 (en) * 2017-12-22 2020-03-24 International Business Machines Corporation Nanosheet transistors with thin inner spacers and tight pitch gate
JP6928548B2 (ja) * 2017-12-27 2021-09-01 東京エレクトロン株式会社 エッチング方法
JP7145740B2 (ja) * 2018-01-22 2022-10-03 東京エレクトロン株式会社 エッチング方法
CN110071040B (zh) 2018-01-22 2024-04-09 东京毅力科创株式会社 蚀刻方法
US10892158B2 (en) * 2019-04-01 2021-01-12 Hitachi High-Tech Corporation Manufacturing method of a semiconductor device and a plasma processing apparatus
JP7345334B2 (ja) * 2019-09-18 2023-09-15 東京エレクトロン株式会社 エッチング方法及び基板処理システム
CN114616650A (zh) * 2019-10-29 2022-06-10 东京毅力科创株式会社 基板处理方法、基板处理装置和纳米线或纳米片的晶体管的制造方法
WO2021181613A1 (ja) * 2020-03-12 2021-09-16 株式会社日立ハイテク プラズマ処理方法
KR20230004626A (ko) * 2020-04-21 2023-01-06 프랙스에어 테크놀로지, 인코포레이티드 실리콘-게르마늄 층의 기상 선택적 식각을 위한 신규한 방법
WO2022039848A1 (en) * 2020-08-18 2022-02-24 Applied Materials, Inc. Methods for etching structures with oxygen pulsing
WO2022039849A1 (en) * 2020-08-18 2022-02-24 Applied Materials, Inc. Methods for etching structures and smoothing sidewalls
US11538690B2 (en) 2021-02-09 2022-12-27 Tokyo Electron Limited Plasma etching techniques
CN115707347A (zh) 2021-06-17 2023-02-17 株式会社日立高新技术 等离子体处理方法及半导体装置的制造方法
US20230360921A1 (en) * 2022-05-09 2023-11-09 Tokyo Electron Limited Selective and isotropic etch of silicon over silicon-germanium alloys and dielectrics; via new chemistry and surface modification
JP2024083014A (ja) * 2022-12-09 2024-06-20 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214390A (ja) * 2006-02-09 2007-08-23 Shibaura Mechatronics Corp エッチング方法及び半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2654003B2 (ja) * 1986-06-30 1997-09-17 株式会社東芝 ドライエツチング方法
US5155657A (en) * 1991-10-31 1992-10-13 International Business Machines Corporation High area capacitor formation using material dependent etching
JP4056195B2 (ja) 2000-03-30 2008-03-05 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3974356B2 (ja) * 2001-08-31 2007-09-12 芝浦メカトロニクス株式会社 ＳｉＧｅ膜のエッチング方法
US7317434B2 (en) * 2004-12-03 2008-01-08 Dupont Displays, Inc. Circuits including switches for electronic devices and methods of using the electronic devices
US20090068844A1 (en) * 2006-04-10 2009-03-12 Solvay Fluor Gmbh Etching Process
JP2008078404A (ja) * 2006-09-21 2008-04-03 Toshiba Corp 半導体メモリ及びその製造方法
US7863124B2 (en) * 2007-05-10 2011-01-04 International Business Machines Corporation Residue free patterned layer formation method applicable to CMOS structures
US7485520B2 (en) * 2007-07-05 2009-02-03 International Business Machines Corporation Method of manufacturing a body-contacted finfet
JP2012521078A (ja) * 2009-03-17 2012-09-10 アイメック プラズマテクスチャ方法
US10658161B2 (en) * 2010-10-15 2020-05-19 Applied Materials, Inc. Method and apparatus for reducing particle defects in plasma etch chambers
KR20120073727A (ko) 2010-12-27 2012-07-05 삼성전자주식회사 스트레인드 반도체 영역을 포함하는 반도체 소자와 그 제조방법, 및 그것을 포함하는 전자 시스템
JP5774428B2 (ja) * 2011-09-28 2015-09-09 株式会社日立ハイテクノロジーズ ドライエッチング方法およびプラズマエッチング装置
TWI581304B (zh) 2011-07-27 2017-05-01 日立全球先端科技股份有限公司 Plasma etching apparatus and dry etching method
US20130119018A1 (en) * 2011-11-15 2013-05-16 Keren Jacobs Kanarik Hybrid pulsing plasma processing systems
DE102011089261B4 (de) * 2011-12-20 2014-11-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Transistorstruktur, Verfahren zur Herstellung einer Transistorstruktur, Kraftmesssystem
CN103311172A (zh) * 2012-03-16 2013-09-18 中芯国际集成电路制造(上海)有限公司 Soi衬底的形成方法
CN103531475A (zh) * 2012-07-03 2014-01-22 中国科学院微电子研究所 半导体器件及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214390A (ja) * 2006-02-09 2007-08-23 Shibaura Mechatronics Corp エッチング方法及び半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021049884A1 (ko) * 2019-09-10 2021-03-18 포항공과대학교 산학협력단 펄스형 전력을 사용한 플라즈마 활성종 생성방법
KR20210030581A (ko) * 2019-09-10 2021-03-18 포항공과대학교 산학협력단 펄스형 전력을 사용한 플라즈마 활성종 생성방법
KR102258361B1 (ko) 2019-09-10 2021-05-28 포항공과대학교 산학협력단 펄스형 전력을 사용한 플라즈마 활성종 생성방법

Also Published As

Publication number Publication date
US20160307765A1 (en) 2016-10-20
US20150099368A1 (en) 2015-04-09
US11018014B2 (en) 2021-05-25
TW201515092A (zh) 2015-04-16
KR20150041567A (ko) 2015-04-16
JP2015076459A (ja) 2015-04-20
KR20160100287A (ko) 2016-08-23
TWI667707B (zh) 2019-08-01
JP6138653B2 (ja) 2017-05-31

Similar Documents

Publication Publication Date Title
KR101826642B1 (ko) 드라이 에칭 방법
JP6035606B2 (ja) プラズマ処理方法およびプラズマ処理装置
JP6298867B2 (ja) プラズマ処理方法およびプラズマ処理装置
US9018075B2 (en) Plasma processing method
US8828882B2 (en) Method for forming a deep trench in a microelectronic component substrate
JP2013229351A (ja) ドライエッチング方法
JP5851349B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
CN112424912B (zh) 等离子处理方法
JP6579786B2 (ja) プラズマエッチング方法
JP7320135B2 (ja) プラズマ処理方法および半導体装置の製造方法
JP6228860B2 (ja) 半導体装置の製造方法
JP5774356B2 (ja) プラズマ処理方法
WO2024023877A1 (ja) プラズマ処理方法
US20220208550A1 (en) Method and Apparatus for Plasma Etching
JP5792613B2 (ja) プラズマエッチング方法
JP5918886B2 (ja) プラズマ処理方法
JP6184838B2 (ja) 半導体製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant