JP2013229351A - ドライエッチング方法 - Google Patents

ドライエッチング方法 Download PDF

Info

Publication number
JP2013229351A
JP2013229351A JP2012098285A JP2012098285A JP2013229351A JP 2013229351 A JP2013229351 A JP 2013229351A JP 2012098285 A JP2012098285 A JP 2012098285A JP 2012098285 A JP2012098285 A JP 2012098285A JP 2013229351 A JP2013229351 A JP 2013229351A
Authority
JP
Japan
Prior art keywords
gas
groove
etching method
dry etching
frequency power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2012098285A
Other languages
English (en)
Other versions
JP2013229351A5 (ja
Inventor
Mitsuhiro Kamimura
光弘 上村
Kouichi Nakaune
功一 中宇禰
Ken Kitaoka
謙 北岡
Tetsuo Ono
哲郎 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2012098285A priority Critical patent/JP2013229351A/ja
Publication of JP2013229351A publication Critical patent/JP2013229351A/ja
Publication of JP2013229351A5 publication Critical patent/JP2013229351A5/ja
Abandoned legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】高アスペクト比のシリコンエッチングにおいても、サイドエッチングを抑制し垂直加工が可能なドライエッチング方法を提供する。
【解決手段】プラズマを用いて被処理体に溝幅が30nm以下、アスペクト4.5以上の溝を形成するドライエッチング方法において、溝の底部まで届きやすい堆積性ガスが添加されたエッチングガスを用いてドライエッチングすることにより、スパッタによって溝底部から発生した堆積物405により溝の側壁を保護しながら溝を形成する。
【選択図】図4

Description

本発明は、プラズマを用いたドライエッチング方法に関する。
近年、シリコン系材料に対するプラズマエッチングにおいては線幅の微細化、アスペクト比の上昇などにより高精度な形状制御が困難となっている。
このような問題に関して、特許文献1には、塩素ガス(以下Clと称する)をエッチングガスとして使用し、側壁保護のためCOxガス、NOxガスを利用することでイオン衝撃やラジカル攻撃に対する耐性の高い性質を有する側壁保護膜を形成することが示されている。また特許文献2には、Cl、臭化水素(以下HBrと称する)の混合ガスに二酸化炭素ガス(以下COと称する)を添加することにより、エッチング形状の疎密差低減を実現することが示されている。
特開平8−115900号公報 特開2008−192759号公報
上記特許文献に記載の技術に関し、本発明者等は高アスペクト比を有する微細パターン形成の観点から検討を行った。その結果、上記技術は有効であるが、例えば、線幅30nm以下の微細な線幅、アスペクト比4.5以上の高アスペクト比形状においては、精密な形状制御の観点からは不十分であることが分かった。従来のイオンアシストエッチングでは溝の側壁部に入射するプラズマからの堆積物質とエッチャントのバランスで、サイドエッチが生じたり堆積が生じる。側壁垂直方向の堆積量は堆積物質の吸着係数に依存して分布するため均一にはならず、従って垂直加工が困難になる。素子の加工寸法が比較的大きい世代では問題無かったが、より微細加工が必要となる世代では、上記技術をそのまま適用することは困難であり、より垂直性が高いエッチング方法が必要になると思われる。
本発明は、上記の課題に鑑み、高アスペクト比のシリコンエッチングにおいても、サイドエッチングを抑制し垂直加工が可能なドライエッチング方法を提供することを目的とする。
本発明は上記課題を解決するため、次のような手段を採用した。
プラズマを用いて被処理体に溝幅が30nm以下、アスペクト4.5以上の溝を形成するドライエッチング方法において、前記溝の底部まで届きやすい堆積性ガスが添加されたエッチングガスを用い、前記溝の底部のスパッタにより発生した堆積物によって前記溝の側壁を保護しながら前記溝を形成することを特徴とするドライエッチング方法とする。
また、シリコン膜を有する被処理体を準備する工程と、溝の底部まで届きやすい堆積性ガスが添加されたエッチングガスを用い、ピーク高周波電力が200W以上で間欠的な時間変調された高周波電力を前記被処理体に供給しながら前記シリコン膜に溝を形成するためのエッチング工程と、を有することを特徴とするドライエッチング方法とする。
また、プラズマを用いてFin FETのゲート電極を形成するドライエッチング方法において、塩素ガスと臭化水素ガスと二酸化炭素ガスを含む混合ガスを用い、ピーク高周波電力が200W以上、オフ時間がオン時間以上である間欠的な時間変調された高周波電力を前記被処理体に供給しながらポリシリコン膜をエッチングする第一の工程と、臭化水素ガスと二酸化炭素ガスとアルゴンガスとメタンガスを含む混合ガスを用い、ピーク高周波電力が200W以上、オフ時間がオン時間以上である間欠的な時間変調された高周波電力を前記被処理体に供給しながら前記第一の工程後のポリシリコン膜をエッチングする第二の工程と、を有することを特徴とするドライエッチング方法とする。
本発明によれば、高アスペクト比のシリコンエッチングにおいても、サイドエッチングを抑制し垂直加工が可能なドライエッチング方法を提供することができる。
本発明の第1の実施例に係るドライエッチング方法を実施するために用いる真空処理装置の一例を示す概略断面図である。 ポリシリコン溝加工の断面模式図であり、(a)はサイドエッチが生じている状況、(b)は垂直エッチングが良好に行われている状況を示す。 従来のイオンアシストエッチングを説明する図である。 本発明の第1の実施例に係るエッチング方法における溝底の物理スパッタによる側壁保護を説明する図であり、(a)はエッチング初期、(b)はエッチング終了間際の状態を示す。 バイアス電圧のピーク電力とサイドエッチ量の関係を示すグラフである。 第2の実施例のエッチング方法で用いた被対象物であるFIN−FETの概略斜視図である。
発明者等は、高アスペクト比のシリコンエッチングにおいても、サイドエッチングを抑制することが可能なドライエッチング方法について検討した結果、エッチングガスに溝の底部まで届きやすいCOなどの堆積性ガスを添加し、スパッタエッチングを行うことが有効であることが分かった。本発明は上記知見に基づいて生まれたものである。
一実施形態を以下に示す。一般的なハードマスクを用い基板上の単結晶シリコン、多結晶シリコンをエッチングする工程において、HBr、Cl、酸素(以下Oと称する)、を含む混合ガスに溝底部まで届きやすい堆積ガスとしてCOを添加しプラズマ化を行い、これによって得られたプラズマを用い、一定の周波数とDutyにおいて出力の有無を切り替えることのできる時間変調高周波電源の利用による高いイオンエネルギーを持ったイオンにより溝の底部からのスパッタ物質で側壁を保護しながらプラズマエッチングを行うことを特徴とする。これにより、垂直形状を制御性良く加工することが可能となる。
以下、実施例により説明する。
第1の実施例について、図1〜図5を用いて説明する。図1は、本実施例に係るドライエッチング方法を実施するためのエッチング装置の一例を示す概略断面図であり、プラズマ生成手段にマイクロ波と磁場を利用したマイクロ波プラズマエッチング装置である。この装置は、内部を真空排気できるチャンバ101と被処理物であるウエハ102を配置する試料台103とチャンバ101の上面に設けられた石英などのマイクロ波透過窓104と、その上方に設けられた導波管105、マグネトロン106と、チャンバ101の周りに設けられたソレノイドコイル107と、試料台103に接続された静電吸着電源108、高周波電源109とから成る。
ウエハ102はウエハ搬入口110からチャンバ101内に搬入された後、静電吸着電源108によって試料台103に静電吸着される。次にプロセスガスがチャンバ101に導入される。チャンバ101内は、真空ポンプ(図示省略)により減圧排気され、所定の圧力(例えば、0.1Pa〜50Pa)に調整される。次に、マグネトロン106から周波数2.45GHzのマイクロ波が発振され、導波管105を通してチャンバ101内に伝播される。マイクロ波とソレノイドコイル107によって発生された磁場との作用によって処理ガスが励起され、ウエハ102上部の空間にプラズマ111が形成される。一方、試料台103には、高周波電源109によって連続的な高周波電力または、時間変調された間欠的な高周波電力が供給される。尚、上記の高周波電源109は、変調用パルスの周期に対するオン時間の比であるデューティー比を100%にすると、連続的な高周波電力を供給するモード(以下、CWモードと称する)となり、デューティー比を100%以外にすると、時間変調された間欠的な高周波電力を供給するモード(以下、TMモードと称する)となる。
プラズマ111中のイオンがウエハ102上に垂直に加速され入射する。プラズマ111からのラジカルとイオンの作用によってウエハ102が異方的にエッチングされる。本実施例で使用したエッチング装置は直径300mmのウエハを処理する装置で、チャンバ101の内径は44.2cmでウエハ102とマイクロ波透過窓104との距離は24.3cm(プラズマが発生する空間の体積37267cm)の装置を用いた。
本実施例におけるエッチング方法が実施される半導体基板、以下ウエハと称する、の一例について説明する。ウエハには、シリコン酸化膜203の上方に厚さ200nmのポリシリコン膜202と厚さ30nmの窒化シリコン(以下SiNと称する)膜210とが下側からこの順番で積層されており(例えば、図2参照)、この窒化シリコン(SiN)膜201をハードマスクとしてポリシリコン(poly Si)層202に30nm幅のスペースと30nm幅のラインとからなるパターンを形成できるように、SiN膜201の間には、溝状の開口部が形成されている。ただし、積層する膜の膜厚はこの数値に限定しないが、アスペクト比は4.5以上となる膜厚とする。尚、アスペクト比とは、ハードマスク201の初期膜厚とポリシリコン膜202の初期膜厚との和を溝のパターン寸法で除した値である。なお、図2において、符号204はイオンを、符号205は堆積物を示す。又、図2(a)はサイドエッチが生じている状況、図2(b)は垂直エッチングが良好に行われている状況を示す模式図である。
上記のウエハに関して、表1にウエハに対する最適なエッチング処理条件を示す。
Figure 2013229351
ステップ1は、被エッチング膜であるポリシリコン層に形成された表面酸化膜を除去するためのブレークスルーステップであり、ステップ2は、ポリシリコン膜を除去しながら形状を形成する主要なステップであるメインエッチングステップであり、ステップ3は、ステップ2後に残ったポリシリコン膜を除去し、裾引き形状を垂直にするためのオーバーエッチングステップである。以後、ステップ2に関して記述を行う。本実施例では表1に示すように、混合ガスとしてCl、HBr、COを用いる。混合ガスの圧力は0.5Paとする。この混合ガスをマイクロ波投入電力750Wによりプラズマ化して、このプラズマをバイアス電力300W、Duty40%、周波数1000Hzでウエハに供給すると、SiNをマスクとしてポリシリコン層がエッチングされていく。表1は本実施例を具体化する最適な形態であるが、表1以外のエッチング条件においても有効である。
表2は、実施例1に関する性能特徴表であり、実施例1のCOガス、TMモードを用いる利点を説明する表である。COプロセスの優位性を示すため、一般的に用いられる堆積性ガスであるOによるプロセスを併記している。エッチング性能を示すパラメータとして、サイドエッチ、とマスクダメージの良否を表している。
Figure 2013229351
表2より、COガスとTMモードを組み合わせた際に、飛躍的にプロセスマージンが拡大されることが確認できる。この現象は以下のように説明できる。
図3は酸化膜303上に堆積したpoly Si膜302をSiNマスク(SiN膜)301を用いエッチングした場合の試料断面図を表し、従来から知られているイオンアシストエッチングの機構を説明している。イオンアシストエッチングではpoly Si膜302にClなどのハロゲンラジカル305が付着した表面にイオン304がウエハバイアスで加速されて垂直に入射する。イオンエネルギーが比較的低いとSiClなど蒸気圧が高く吸着係数が低い反応生成物308が生成される。反応生成物はプラズマ中に放出されてプラズマ中で他の分子あるいは電子との衝突を繰り返し再解離して吸着確率が高い状態になり溝に再入射する。Poly Si膜302の溝に入った反応生成物は溝側壁に衝突して、その吸着確率に依存して側壁に吸着して堆積物306を生じる。堆積物306の厚さは溝の形状(アスペクト比)と吸着確率に依存して均一には形成されない。一方、側壁にはラジカル305が入射して側壁の堆積物306が薄い部分にはサイドエッチ307が生じる。半導体素子の寸法が比較的大きく溝のアスペクト比も小さい世代ではサイドエッチは相対的に小さく問題で無かったが、微細化が進み溝寸法が小さくなるとサイドエッチは相対的に大きくなり、より高い垂直性が必要になる。表2に示す比較表でのサイドエッチはこの機構で生じる。
この問題を解決するためには堆積物がアスペクト比に関係なく、側壁に均一に付着するようなエッチングを実現する必要がある。このようなエッチングを実現させる手法として、従来のようにイオンアシストエッチングを主とするエッチングではなく、イオンのエネルギーを高くして物理的なスパッタを主とするエッチングにすればよい。物理スパッタでは高エネルギーイオンの入射によりエッチング物質の原子結合手を切断して真空中に弾き飛ばすことでエッチングが進行する。このために、物理スパッタで生じる反応生成物はたとえばSiClのように蒸気圧が低く付着係数が高い物質が生成される。図4は物理スパッタを主としたエッチングの概念を表し、酸化膜403上のポリシリコン膜402を窒化シリコン膜401をマスクにしてエッチングしている。図4(a)はエッチング初期、図4(b)はエッチング終了間際の状態を示す。イオン404のエネルギーを高くすると、吸着確率が高い反応生成物405が生じる。この反応生成物405は最初に衝突した側壁にほとんど吸着する。反応生成物の放出される角度依存はアスペクト比には依存しないので側壁にはほぼ均等の厚さで側壁保護膜が形成されるためにアスペクト比が大きくなっても垂直なエッチングが可能となる。
上に述べたような物理スパッタが主となるエッチングを実現させるためにはイオンエネルギーを高くすると同時に、吸着確率が小さく溝底部まである程度均一に届きスパッタされて側壁に吸着したときに有効な側壁保護膜を形成するような物質を選択する必要がある。この組み合わせは実験的に選ぶ必要があるが、表1に示すようなCl/HBr混合ガス系ではCOが適切な混合ガスである。酸素ではプラズマ中で発生する酸素ラジカルの量が多い。酸素ラジカルは吸着確率が高く、かつポリシリコンを酸化して強力な側壁保護膜を形成するので、溝底部からの物理スパッタ物質による側壁保護よりも、溝部入口から入射する酸素ラジカルの影響の方が勝ってしまい、アスペクト依存が出るためにサイドエッチが生じる。酸素ラジカルの吸着率が高いのは、自然界にOラジカルが存在しないことや酸化などの反応を容易に起こすことから自明である。COに関しては完全にラジカル化してしまえば吸着率は高くなるが、COなどの状態を形成しやすいことからも、酸素ラジカルよりは吸着率が小さくなると考えられる。
また物理スパッタを生じさせるためにはイオンのエネルギーを高くするだけで十分なため、必ずしもTMモードにする必要はない。しかし、CWモードでイオンエネルギーを高くすると表2のようにマスクダメージが大きく、バイアスに休止期間を設けるTMモードとの組み合わせが必要になる。
次に物理スパッタを主にするのに必要なイオンエネルギーに付いて述べる。イオンエネルギーはバイアス電圧の振幅(Vpp)に比例する。図5に表1のステップ2に示す条件にてVppとポリシリコンのサイドエッチ量の関係を示す。図5よりVppを500V以上になるようにバイアス電力を設定する(ピーク電力200W以上)とサイドエッチ量が線幅30nm以下、アスペクト4.5以上の世代でも許容範囲となる1nm以下に抑えることができる。
また表3は、O、COガスとその他の手法の組み合わせ結果で、TMモードを利用する他に、エッチング性能を示すパラメータを改善しうる項目をまとめたものである。
Figure 2013229351
この結果から、TMモードとCOの組み合わせが著しく良好なことが確認される。例えば、温度分布の変更は面内形状差の観点からは有効であるが、サイドエッチまたはエッチストップにおけるマージンは少ない。エッチャントであるCl、HBr流量の調整においても面内形状差におけるマージンが少なく困難である。CWモードにおいて高い引き込み電圧を利用しても、マスクダメージ、面内形状差のマージンは少ないため利用しづらい。圧力に関しても同様である。
よって表3からTMモードとCOの組み合わせにより、サイドエッチ、エッチストップ、面内形状差、マスクダメージのマージンが最も広くなることがわかった。これは先述したTMモードの優位性とCOの優位性が相乗的に合わさった効果が寄与していることが主因だと考えられる。
以上説明したように、実施例1においては、TMモードとCOを備え、小さい線幅、高いアスペクト比形状においても十分な側壁保護膜を均一に形成することができるので、形状制御よく垂直形状を加工することが可能となるという効果を得ることができる。また本実施例ではCOを例として説明したが、CO、NO、NOなどの付着係数が比較的小さく反応生成物が側壁に堆積して保護膜を形成するガスにおいても可能である。
本発明の第2の実施例について図6を用いて説明する。なお、実施例1に記載され本実施例に未記載の事項は特段の事情が無い限り本実施例においても適用することができる。
ここではエッチングの途中でアスペクト比が変化するような構造での実施例を述べる。このエッチングに用いられるエッチング装置は実施例1と同様のものであるため、説明を省略する。エッチングの途中でアスペクト比が変化する構造の例を図6に示す、一般にはFin FET(Fin Field Effect Transistor)と呼ばれる構造がある。Fin FETとは、シリコン基板(図示せず)上に成膜された酸化膜601上にソース(図示せず)とドレイン(図示せず)を接続するチャネル602が立体的に形成され、このチャネル602をゲート電極603が跨ぐ構造となっている。尚、上記のチャネル602は、以下Fin602と称し、Fin602の高さは20から40nm程度の高さである。
また、ゲート電極603は、厚さ200nmのポリシリコン膜603で形成されており、その上に積層された厚さ30nmのSiN膜604をハードマスクとしてポリシリコン層にスペースとラインとからなるパターンを形成できるように、予め、SiN膜604には、溝状のパターンが形成されている。ただし、積層する膜の膜厚はこの数値に限定しない。
Fin FETのゲート電極形成に関して、表4に3次元構造ウエハに関する最適なエッチング処理条件を示す。
Figure 2013229351
表1と比較して、ステップ数と混合ガスに用いるガスが増えていることがわかる。新しく混合するガスにはArとCHからなる混合ガスを用いる。ステップ1と4は、表1におけるステップ1と3と同様の役割のステップであるため説明を省略する。また、ステップ2と3の2つのステップで表1のステップ2(メインエッチングステップ)に相当する。ステップ3はポリシリコンがエッチングされていきFin602が露出する段階のステップである。尚、ステップ2は、Fin602上のポリシリコンの膜厚が5nmから15nmになる時点でステップ3に切り替わる。
ステップ3はポリシリコンがエッチングされていきFinが露出する段階のステップである。またステップ3ではFin602が露出するため、ポリシリコンエッチングを行う上でのアスペクト比が大きく変化する。堆積物やエッチャントの入射立体角が変わるようなアスペクト比の変化及び、Finへのダメージ軽減を両立する手法としてFin602が露出する直前までステップ2の条件でエッチングして、Fin602が露出している時は、ステップ3の条件にてポリシリコン膜をエッチングする。このステップ3では、Fin602へのダメージを低減するために、Clを使わず、かつTMモードのduty比を40%から5%に下げている。デューティー比を40%から5%に下げたのは、平均高周波電力を下げるためである。CWモードで平均高周波電力を下げるためには、ピーク電力を下げるしかないために物理スパッタを生じさせることができないが、TMモードにすることによりピーク電力を高く保って物理スパッタを生じさせることとFin602へのダメージ低減を両立できる。但し、平均高周波電力を下げることとポリシリコン膜の被エッチング面積の減少により、サイドエッチングが発生し易くなるため、ステップ2のガス系から塩素ガスを除くとともにアルゴンガスとメタンガスを追加して、サイドエッチングを抑制した。また、ステップ3の臭化水素ガス流量をステップ2の臭化水素ガス流量より増加させたこともFin602へのダメージ低減に寄与している。
以上のように、エッチング途中において堆積物質やエッチャント等の入射立体角が変わるような複雑な構造でも、本実施例によりアスペクトに依存せず側壁保護膜を均一に堆積することができるので、形状制御性良く垂直形状を加工できる。
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることも可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
101…チャンバ、102…ウエハ、103…試料台、104…マイクロ波透過窓、105…導波管、106…マグネトロン、107…ソレノイドコイル、108…静電吸着電源、109…高周波電源、110…ウエハ搬入口、111…プラズマ、201…窒化シリコン膜、202…ポリシリコン膜、203…酸化膜、204…イオン、205…堆積物、301…窒化シリコン膜(SiNマスク)、302…ポリシリコン膜、303…酸化膜、304…イオン、401…窒化シリコン膜、402…ポリシリコン膜、403…酸化膜、404…イオン、405…反応生成物(堆積物)、601…酸化膜、602…Fin(チャネル)、603…ポリシリコン膜(ゲート電極)、604…窒化シリコン膜。

Claims (7)

  1. プラズマを用いて被処理体に溝幅が30nm以下、アスペクト4.5以上の溝を形成するドライエッチング方法において、
    前記溝の底部まで届きやすい堆積性ガスが添加されたエッチングガスを用い、前記溝の底部のスパッタにより発生した堆積物によって前記溝の側壁を保護しながら前記溝を形成することを特徴とするドライエッチング方法。
  2. 請求項1記載のドライエッチング方法において、
    前記溝の底部まで届きやすい堆積性ガスは二酸化炭素ガスであり、
    前記エッチングガスは塩素ガスと臭化水素ガスとを含む混合ガスであり、
    前記被処理体はポリシリコン膜を有し、
    ピーク高周波電力が200W以上、オフ時間がオン時間以上である間欠的な時間変調された高周波電力を前記被処理体に供給しながら前記ポリシリコン膜をエッチングすることを特徴とするドライエッチング方法。
  3. シリコン膜を有する被処理体を準備する工程と、
    溝の底部まで届きやすい堆積性ガスが添加されたエッチングガスを用い、ピーク高周波電力が200W以上で間欠的な時間変調された高周波電力を前記被処理体に供給しながら前記シリコン膜に溝を形成するためのエッチング工程と、を有することを特徴とするドライエッチング方法。
  4. 請求項3記載のドライエッチング方法において、
    前記溝の底部まで届きやすい堆積性ガスは、二酸化炭素ガス、一酸化炭素ガス、一酸化窒素、或いは二酸化窒素であり、
    前記エッチングガスは、塩素ガスと臭化水素ガスとを含む混合ガスであることを特徴とするドライエッチング方法。
  5. プラズマを用いてFin FETのゲート電極を形成するドライエッチング方法において、
    塩素ガスと臭化水素ガスと二酸化炭素ガスを含む混合ガスを用い、ピーク高周波電力が200W以上、オフ時間がオン時間以上である間欠的な時間変調された高周波電力を前記被処理体に供給しながらポリシリコン膜をエッチングする第一の工程と、
    臭化水素ガスと二酸化炭素ガスとアルゴンガスとメタンガスを含む混合ガスを用い、ピーク高周波電力が200W以上、オフ時間がオン時間以上である間欠的な時間変調された高周波電力を前記被処理体に供給しながら前記第一の工程後のポリシリコン膜をエッチングする第二の工程とを有することを特徴とするドライエッチング方法。
  6. 請求項5記載のドライエッチング方法において、
    前記第二の工程の間欠的な時間変調された高周波電力のデューティー比は、前記第一の工程の間欠的な時間変調された高周波電力のデューティー比より小さいことを特徴とするドライエッチング方法。
  7. 請求項5または請求項6記載のドライエッチング方法において、
    前記第一の工程は、チャネルとなるFin上のポリシリコン膜が5nmから15nmになる時点にて前記第二の工程に切り替わることを特徴とするドライエッチング方法。
JP2012098285A 2012-04-24 2012-04-24 ドライエッチング方法 Abandoned JP2013229351A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012098285A JP2013229351A (ja) 2012-04-24 2012-04-24 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012098285A JP2013229351A (ja) 2012-04-24 2012-04-24 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JP2013229351A true JP2013229351A (ja) 2013-11-07
JP2013229351A5 JP2013229351A5 (ja) 2014-11-06

Family

ID=49676727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012098285A Abandoned JP2013229351A (ja) 2012-04-24 2012-04-24 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JP2013229351A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101620490B1 (ko) * 2014-08-08 2016-05-13 ㈜드림텍 침수방지 기능 강화를 위한 나노 코팅 방법
KR20160068002A (ko) * 2014-12-04 2016-06-14 램 리써치 코포레이션 고 종횡비 실린더 에칭을 위해 금속-함유 측벽 패시베이션을 증착하기 위한 기법
WO2019027811A1 (en) * 2017-08-02 2019-02-07 Lam Research Corporation SELECTIVE HIGH ASPECT RATIO LATERAL ENGRAVING USING CYCLIC PASSIVATION AND CYCLIC ENGRAVING
US10297459B2 (en) 2013-09-20 2019-05-21 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US10304693B2 (en) 2014-12-04 2019-05-28 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US10431458B2 (en) 2015-09-01 2019-10-01 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
WO2020040912A1 (en) * 2018-08-21 2020-02-27 Lam Research Corporation Method for etching an etch layer
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
JP2020141103A (ja) * 2019-03-01 2020-09-03 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297459B2 (en) 2013-09-20 2019-05-21 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
KR101620490B1 (ko) * 2014-08-08 2016-05-13 ㈜드림텍 침수방지 기능 강화를 위한 나노 코팅 방법
KR20160068002A (ko) * 2014-12-04 2016-06-14 램 리써치 코포레이션 고 종횡비 실린더 에칭을 위해 금속-함유 측벽 패시베이션을 증착하기 위한 기법
KR102644442B1 (ko) 2014-12-04 2024-03-06 램 리써치 코포레이션 고 종횡비 실린더 에칭을 위해 금속-함유 측벽 패시베이션을 증착하기 위한 기법
US10304693B2 (en) 2014-12-04 2019-05-28 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US10431458B2 (en) 2015-09-01 2019-10-01 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
US10276398B2 (en) 2017-08-02 2019-04-30 Lam Research Corporation High aspect ratio selective lateral etch using cyclic passivation and etching
US11011388B2 (en) 2017-08-02 2021-05-18 Lam Research Corporation Plasma apparatus for high aspect ratio selective lateral etch using cyclic passivation and etching
WO2019027811A1 (en) * 2017-08-02 2019-02-07 Lam Research Corporation SELECTIVE HIGH ASPECT RATIO LATERAL ENGRAVING USING CYCLIC PASSIVATION AND CYCLIC ENGRAVING
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
US11170997B2 (en) 2017-11-21 2021-11-09 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
WO2020040912A1 (en) * 2018-08-21 2020-02-27 Lam Research Corporation Method for etching an etch layer
US11171011B2 (en) 2018-08-21 2021-11-09 Lam Research Corporation Method for etching an etch layer
JP2020141103A (ja) * 2019-03-01 2020-09-03 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7190940B2 (ja) 2019-03-01 2022-12-16 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Similar Documents

Publication Publication Date Title
KR102439785B1 (ko) 무-할로겐 기상 실리콘 에칭
KR102460164B1 (ko) 에칭 방법
JP2013229351A (ja) ドライエッチング方法
JP6138653B2 (ja) ドライエッチング方法
CN102956473B (zh) 在升起特征上沉积高度共形无定形碳膜的方法
JP5207406B2 (ja) プラズマ処理方法
JP6096470B2 (ja) プラズマ処理方法及びプラズマ処理装置
KR102513051B1 (ko) 에칭 방법
US20220051904A1 (en) Etching method
KR101679371B1 (ko) 드라이 에칭 방법
JP6454492B2 (ja) 多層膜をエッチングする方法
US20220181162A1 (en) Etching apparatus
JP6550278B2 (ja) エッチング方法
KR102458996B1 (ko) 에칭 방법
WO2017199958A1 (ja) エッチング方法
WO2019005304A1 (en) APPARATUSES AND TECHNIQUES FOR ENGRAVING ANISOTROPIC SUBSTRATE
JP5851349B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP2016207753A (ja) プラズマエッチング方法
CN105810579A (zh) 蚀刻方法
JP2005286344A (ja) ドライエツチング装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140918

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140918

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20150428