CN103311172A - Soi衬底的形成方法 - Google Patents
Soi衬底的形成方法 Download PDFInfo
- Publication number
- CN103311172A CN103311172A CN2012100717551A CN201210071755A CN103311172A CN 103311172 A CN103311172 A CN 103311172A CN 2012100717551 A CN2012100717551 A CN 2012100717551A CN 201210071755 A CN201210071755 A CN 201210071755A CN 103311172 A CN103311172 A CN 103311172A
- Authority
- CN
- China
- Prior art keywords
- substrate
- silicon layer
- insulating barrier
- formation method
- germanium silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 302
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 161
- 239000010703 silicon Substances 0.000 title claims abstract description 161
- 238000000034 method Methods 0.000 title claims abstract description 126
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 58
- 239000012212 insulator Substances 0.000 title abstract description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 161
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 160
- 238000000137 annealing Methods 0.000 claims abstract description 36
- 238000005516 engineering process Methods 0.000 claims abstract description 25
- 238000002347 injection Methods 0.000 claims abstract description 9
- 239000007924 injection Substances 0.000 claims abstract description 9
- 230000004888 barrier function Effects 0.000 claims description 140
- 150000002500 ions Chemical class 0.000 claims description 71
- 230000008569 process Effects 0.000 claims description 38
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 28
- 238000005336 cracking Methods 0.000 claims description 27
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 23
- 238000001039 wet etching Methods 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 17
- 239000000243 solution Substances 0.000 claims description 17
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 238000001312 dry etching Methods 0.000 claims description 16
- 229960002163 hydrogen peroxide Drugs 0.000 claims description 16
- 239000000853 adhesive Substances 0.000 claims description 14
- 230000001070 adhesive effect Effects 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 8
- 229910052756 noble gas Inorganic materials 0.000 claims description 8
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 239000003595 mist Substances 0.000 claims description 6
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- RPAJSBKBKSSMLJ-DFWYDOINSA-N (2s)-2-aminopentanedioic acid;hydrochloride Chemical compound Cl.OC(=O)[C@@H](N)CCC(O)=O RPAJSBKBKSSMLJ-DFWYDOINSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 300
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 27
- 239000004065 semiconductor Substances 0.000 description 16
- 230000003746 surface roughness Effects 0.000 description 11
- 230000002950 deficient Effects 0.000 description 10
- 238000004140 cleaning Methods 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 9
- 239000000126 substance Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 208000027418 Wounds and injury Diseases 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- -1 helium ion Chemical class 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 208000014674 injury Diseases 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910000078 germane Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 238000003701 mechanical milling Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
- Micromachines (AREA)
Abstract
一种SOI衬底的形成方法，包括：提供第一基片和第二基片，在所述第一基片表面形成锗硅层；在所述锗硅层表面形成顶层硅层；在所述顶层硅层的第二表面形成第一绝缘层；利用离子注入工艺使得所述锗硅层或第一基片内形成离子注入层；将所述第二基片与所述第一绝缘层进行粘合；对所述第一基片、锗硅层进行第一退火处理，使得所述锗硅层或第一基片在离子注入层的位置发生开裂；除去所述顶层硅层表面的锗硅层和/或所述锗硅层表面的部分第一基片，形成SOI衬底。由于所述离子注入层的位置位于所述第一基片或锗硅层内，不位于所述顶层硅层内，所述第一基片或锗硅层开裂对所述顶层硅层的厚度不会产生影响，使得所述顶层硅层的厚度容易控制。
Description
技术领域
本发明涉及半导体制造技术，特别涉及一种SOI衬底的形成方法。
背景技术
绝缘体上硅(SOI，Silicon On Insulator)衬底是一种用于集成电路制造的衬底。与目前大量应用的体硅衬底相比，SOI衬底具有很多优势：采用SOI衬底制成的集成电路的寄生电容小、集成密度高、短沟道效应小、速度快，并且还可以实现集成电路中元器件的介质隔离，消除了体硅集成电路中的寄生闩锁效应。
目前较为成熟的SOI衬底的形成工艺主要有三种，具体为注氧隔离(SIMOX，Separation by Implanted Oxygen)工艺、硅片键合工艺和智能剥离(Smart Cut)工艺。其中，所述智能剥离(Smart Cut)工艺具体包括：
请参考图1，提供第一单晶硅片10和第二单晶硅片20，在所述第一单晶硅片10表面形成氧化硅层30；
请参考图2，将氢离子40通过所述氧化硅层30注入到所述第一单晶硅片10内；
请参考图3，对所述氧化硅层30和第二单晶硅片20进行清洗后，将所述氧化硅层30与第二单晶硅片20进行粘合；
请参考图4，对所述粘合后的第一单晶硅片10和第二单晶硅片20进行高温退火，利用所述注入的氢离子使第一单晶硅片10***成第三单晶硅片11和第四单晶硅片12，其中与氧化硅层30相粘合的第三单晶硅片11与氧化硅层30、第二单晶硅片20形成SOI晶片，所述第三单晶硅片11作为SOI晶片的顶层硅层，所述第二单晶硅片20作为SOI晶片的衬底硅层。
但由于所述第一单晶硅片10***成第三单晶硅片11和第四单晶硅片12是通过注入的氢离子退火形成微气泡后将第一单晶硅片10撕裂的，所述第三单晶硅片11和第四单晶硅片12的撕裂表面的表面粗糙度很大，由于所述第三单晶硅片11作为SOI衬底的顶层硅层，如果直接在所述第三单晶硅片11的撕裂表面上形成半导体器件容易产生缺陷，容易造成半导体器件报废。因此，在形成SOI晶片后，还需对所述单晶硅片11的表面进行化学机械研磨，使得所述单晶硅片11表面的表面粗糙度较小。
更多关于SOI衬底的制造方法请参考公开号为US2006/0154445A1的美国专利文献。
但是随着对SOI的研究进一步的深入，为了提高SOI的电学性能，超薄绝缘体上硅(ETSOI，Extremely Thin SOI)衬底已成为用于集成电路制造的新型衬底。所述ETSOI衬底的位于绝缘层表面的顶部硅层很薄，利用所述ETSOI衬底形成的MOS晶体管具有非常小的短沟道效应，且所述ETSOI器件隔离直接用LOCOS或较浅的STI隔离。但是由于ETSOI的顶部硅层很薄，利用“Smart Cut”工艺形成的顶部硅层的厚度很难控制，且利用化学机械研磨工艺所述顶层硅层的表面，容易过研磨所述顶层硅层，但如果不研磨所述顶层硅层的表面，所述顶层硅层的表面粗糙度较大，利用所述ETSOI衬底会使得后续在衬底上形成的半导体器件产生缺陷，造成半导体器件报废。
发明内容
本发明解决的问题是提供一种SOI衬底的形成方法，能有效地控制顶层硅层的厚度和表面粗糙度。
为解决上述问题，本发明技术方案提供了一种SOI衬底的形成方法，包括：
提供第一基片和第二基片，在所述第一基片表面形成锗硅层；
在所述锗硅层表面形成顶层硅层，所述顶层硅层具有第一表面和与所述第一表面相对设置的第二表面，所述顶层硅层的第一表面与所述锗硅层相接触；
在所述顶层硅层的第二表面形成第一绝缘层；
利用离子注入工艺使得所述锗硅层或第一基片内形成离子注入层；
将所述第二基片与所述第一绝缘层进行粘合；
对所述第一基片、锗硅层进行第一退火处理，使得所述锗硅层或第一基片在离子注入层的位置发生开裂；
除去所述顶层硅层表面的锗硅层和/或所述锗硅层表面的部分第一基片，直到暴露出所述顶层硅层的第一表面，形成SOI衬底。
可选的，所述锗硅层的厚度范围为50nm～100nm。
可选的，所述锗硅层中锗的摩尔百分比为10％～60％。
可选的，形成所述锗硅层的工艺包括磁控溅射、分子束外延、超高真空化学气相沉积、紫外线光化学气相沉积其中的一种。
可选的，所述顶层硅层的厚度范围为10nm～100nm。
可选的，形成所述顶层硅层的工艺为化学气相沉积工艺、磁控溅射或分子束外延。
可选的，所述第一绝缘层的厚度范围为10nm～100nm。
可选的，所述第一绝缘层的材料为氧化硅。
可选的，所述离子注入工艺注入的离子为氢离子，或者为氢离子和稀有气体离子的组合。
可选的，当所述离子注入工艺注入的离子为氢离子时，氢离子的注入剂量范围为1e16～1e17/cm2。
可选的，将所述第二基片与所述第一绝缘层进行粘合之前，对所述第二基片和第一绝缘层的表面进行清洗。
可选的，将所述第二基片与所述第一绝缘层进行粘合之前，在第二基片待粘合的表面上形成第二绝缘层。
可选的，当所述第二基片的第二绝缘层与所述第一绝缘层进行粘合后，形成第三绝缘层，所述第三绝缘层包括第一绝缘层和第二绝缘层，所述顶层硅层、第三绝缘层、第二基片构成SOI衬底。
可选的，将所述第二基片与所述第一绝缘层进行粘合的工艺包括常温粘合和高温粘合。
可选的，将所述第二基片与所述第一绝缘层进行粘合的工艺为：将所述第二基片与所述第一绝缘层相接触放置，在80～200℃的温度下，向所述第二基片与所述第一绝缘层施加0.1～10N/CM2的压力，并保压2～8小时，使得所述第二基片与所述第一绝缘层粘合。
可选的，所述第一退火温度范围为400℃～600℃。
可选的，当所述锗硅层或第一基片在注入离子层的位置发生开裂后，对所述第一绝缘层、第二基片进行第二退火工艺，所述第二退火工艺的温度范围为900℃～1100℃，所述第二退火工艺的时间范围为1小时～2小时。
可选的，当所述离子注入层位于所述第一基片内，所述第一基片在离子注入层的位置发生开裂后分成第三基片和位于所述锗硅层表面的第四基片，先除去所述锗硅层表面的第四基片，再除去所述锗硅层，直到暴露出所述顶层硅层的第一表面，形成SOI晶片。
可选的，除去所述锗硅层表面的第四基片的工艺为湿法刻蚀、干法刻蚀或化学机械研磨。
可选的，除去所述锗硅层的工艺为湿法刻蚀或干法刻蚀。
可选的，当所述离子注入层位于所述锗硅层内，所述锗硅层在离子注入层的位置发生开裂后分成位于所述第一基片表面的第一锗硅层和位于所述顶层硅层表面的第二锗硅层，除去所述第二锗硅层，直到暴露出所述顶层硅层的第一表面，形成SOI晶片。
可选的，除去所述第二锗硅层的工艺为湿法刻蚀或干法刻蚀。
可选的，所述湿法刻蚀的溶液为过氧化氢溶液或氢氟酸溶液。
可选的，所述过氧化氢溶液中过氧化氢的摩尔百分比含量为10％～50％，刻蚀时所述过氧化氢溶液的温度范围为40℃～70℃。
可选的，所述氢氟酸溶液中HF的摩尔百分比含量为49％。
可选的，所述干法刻蚀的刻蚀气体为CH2F2、CF4、N2、O2的混合气体或HCl气体。
与现有技术相比，本发明技术方案具有以下优点：
通过在所述第一基片表面形成锗硅层，在所述锗硅层表面形成顶层硅层，在所述顶层硅层的第二表面形成第一绝缘层；并利用离子注入工艺使得所述锗硅层或第一基片内形成离子注入层，将所述第二基片与所述第一绝缘层进行粘合；对所述第一基片、锗硅层进行第一退火处理，使得所述锗硅层或第一基片在离子注入层的位置发生开裂；除去所述顶层硅层表面的锗硅层和/或所述锗硅层表面的部分第一基片，直到暴露出所述顶层硅层的第一表面，形成SOI衬底。由于所述离子注入层的位置位于所述第一基片或锗硅层内，不位于所述顶层硅层内，所述第一基片或锗硅层开裂对所述顶层硅层的厚度不会产生影响，使得所述顶层硅层的厚度容易控制。
进一步的，由于所述锗硅层在后续工艺中通过湿法刻蚀或干法刻蚀工艺除去，所述湿法刻蚀或干法刻蚀工艺对锗硅层和顶层硅层具有较大的刻蚀选择比，使得所述顶层硅层的厚度容易控制，且所述顶层硅层的第一表面的表面粗糙度较小，有利于后续在所述顶层硅层的第一表面形成半导体器件。
附图说明
图1至图4为现有技术利用智能剥离工艺形成SOI衬底的形成过程的剖面结构示意图；
图5为本发明第一实施例的SOI衬底的形成方法的流程示意图；
图6至图13为本发明第一实施例的SOI衬底的形成过程的剖面结构示意图；
图14为本发明第二实施例的SOI衬底的形成方法的流程示意图；
图15至图18为本发明第二实施例的SOI衬底的形成过程的流程示意图。
具体实施方式
在现有技术中，由于超薄绝缘体上硅(ETSOI)衬底的位于绝缘层表面的顶部硅层很薄，利用“Smart Cut”工艺形成的顶部硅层的厚度很难控制，且利用化学机械研磨工艺所述顶层硅层的表面，容易过研磨所述顶层硅层，但如果不研磨所述顶层硅层的表面，所述顶层硅层的表面粗糙度较大，利用所述ETSOI衬底会使得后续在衬底上形成的半导体器件产生缺陷，容易造成半导体器件报废。
因此，发明人经过研究，提出了一种SOI衬底的形成方法，具体包括：提供第一基片和第二基片，在所述第一基片表面形成锗硅层；在所述锗硅层表面形成顶层硅层，所述顶层硅层具有第一表面和与所述第一表面相对设置的第二表面，所述顶层硅层的第一表面与所述锗硅层相接触；在所述顶层硅层的第二表面形成第一绝缘层；利用离子注入工艺使得所述锗硅层或第一基片内形成离子注入层；将所述第二基片与所述第一绝缘层进行粘合；对所述第一基片、锗硅层进行第一退火处理，使得所述锗硅层或第一基片在离子注入层的位置发生开裂；除去所述顶层硅层表面的锗硅层和/或所述锗硅层表面的部分第一基片，直到暴露出所述顶层硅层的第一表面，形成SOI衬底。由于所述离子注入层的位置位于所述第一基片或锗硅层内，不位于所述顶层硅层内，所述第一基片或锗硅层开裂对所述顶层硅层的厚度不会产生影响，使得所述顶层硅层的厚度容易控制。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
第一实施例
本发明第一实施例首先提供了一种SOI衬底的形成方法，请参考图5，为本发明第一实施例的SOI衬底的形成方法的流程示意图，具体包括：
步骤S101，提供第一基片和第二基片，在所述第一基片表面形成锗硅层；
步骤S102，在所述锗硅层表面形成顶层硅层，所述顶层硅层具有第一表面和与所述第一表面相对设置的第二表面，所述顶层硅层的第一表面与所述锗硅层相接触；
步骤S103，在所述顶层硅层的第二表面形成第一绝缘层；
步骤S104，利用离子注入工艺使得所述锗硅层内形成离子注入层；
步骤S105，将所述第二基片与所述第一绝缘层进行粘合；
步骤S106，对所述锗硅层进行退火处理，使得所述锗硅层在离子注入层的位置发生开裂，分成位于所述第一基片表面的第一锗硅层和位于所述顶层硅层表面的第二锗硅层；
步骤S107，除去所述顶层硅层表面的第二锗硅层，直到暴露出所述顶层硅层的第一表面，所述顶层硅层、第一绝缘层、第二基片构成SOI衬底。
具体的，请参考图6至图13，为本发明第一实施例的SOI晶片的形成过程的剖面结构示意图。
请参考图6，提供第一基片100和第二基片180，在所述第一基底100表面形成锗硅层110。
所述第一基片100、第二基片180为单晶硅片。在其他实施例中，所述第一基片100、第二基片180还可以为单晶锗片。
形成所述锗硅层110的工艺包括磁控溅射、分子束外延、超高真空化学气相沉积(UHVCVD)、紫外线光化学气相沉积(UVCVD)其中的一种。在本实施例中，形成所述锗硅层110的工艺为超高真空化学气相沉积工艺，具体工艺包括：将所述第一基底100放入超高真空化学气相沉积装置中，在500℃～600℃的温度下，在10Pa～20Pa的气压下，通入硅烷和锗烷，在所述第一基底100表面形成锗硅晶核；接着将气压降低到0.01Pa～0.1Pa，在500℃～600℃的温度下，在所述第一基底100表面形成连续的锗硅层110。其中通过调整所述通入的硅烷和锗烷的流量，可以控制所述锗硅层中锗的含量，使得后续刻蚀锗硅层时，刻蚀工艺对锗硅层和顶层硅层的刻蚀选择比较大，有利于控制所述顶层硅层的厚度。在本发明实施例中，所述锗硅层110中锗的摩尔百分比的范围为10％～60％。
所述锗硅层110的厚度范围为50nm～100nm。在本实施例中，由于后续形成的离子注入层位于所述锗硅层110内，所述锗硅层的厚度可以较大，如果所述锗硅层太薄可能使得离子注入层的位置开裂时造成部分厚度的顶层硅层发生剥离，从而使得所述顶层硅层的厚度不容易控制。在其他实施例中，当后续形成的离子注入层位于所述第一基片100内时，所述锗硅层的厚度可以较小，从而可以减小后续刻蚀除去所述锗硅层110的刻蚀时间。
请参考图7，在所述锗硅层110表面形成顶层硅层120，所述顶层硅层120具有第一表面121和与所述第一表面121相对设置的第二表面122，所述顶层硅层120的第一表面121与所述锗硅层110相接触。
由于形成SOI衬底后，半导体器件都在所述顶层硅层120的表面形成，所述顶层硅层120的厚度和是否存在缺陷对半导体器件的电学性能有很大影响。在现有技术中，由于所述顶层硅层是通过第一单晶硅片开裂形成的，所述顶层硅层的厚度比较难以控制，且开裂形成的顶层硅层的表面粗糙度很大，容易存在缺陷。在本发明实施例中，形成所述顶层硅层120的工艺为化学气相沉积工艺、磁控溅射或分子束外延，最终形成的顶层硅层120结构致密，表面平坦，所述顶层硅层120内不容易有缺陷产生，且通过所述化学气相沉积工艺、磁控溅射或分子束外延工艺形成的顶层硅层120的厚度容易控制。由于后续形成的离子注入层不位于所述顶层硅层120内，后续在离子注入层的位置开裂不会对所述顶层硅层120的厚度造成影响，因此，所述顶层硅层120的厚度可以根据SOI衬底中顶层硅层所需要的厚度来确定，简单方便。且在后续工艺中，位于所述顶层硅层表面的锗硅层是通过具有高刻蚀选择比的湿法刻蚀或干法刻蚀除去的，将所述锗硅层除去后暴露出的顶层硅层的表面粗糙度很小，在所述顶层硅层上形成半导体器件不容易产生缺陷。
在本实施中，由于所述SOI衬底为ETSOI衬底，顶部硅层很薄，所述顶层硅层的厚度范围为10nm～100nm。在其他实施例中，当所述SOI衬底的顶部硅层的厚度也可以大于100nm。
请参考图8，在所述顶层硅层120的第二表面122形成第一绝缘层130。
所述第一绝缘层130用于作为SOI衬底中的绝缘层以隔离顶层硅层和衬底硅层，且所述第一绝缘层130还可以作为离子注入的保护层，用于保护后续高注入能量的离子对顶层硅层造成损伤，避免最终SOI衬底上形成的半导体器件会产生缺陷。在本实施例中，所述第一绝缘层130为氧化硅层，形成所述氧化硅层的工艺为热氧化工艺或化学气相沉积工艺。由于形成所述氧化硅层的工艺为本领域技术人员的公知技术，在此不作详述。在本实施例中，所述第一绝缘层130不仅形成于所述顶层硅层120的第二表面122，还可以形成于所述第一基底100的表面上。在其他实施例中，所述第一绝缘层可以只形成于所述顶层硅层的第二表面。
在本实施例中，在所述顶层硅层120的第二表面122形成有第一绝缘层130，在所述第二基片180的表面未形成有绝缘层，最终所述顶层硅层120、第一绝缘层130和第二基片180构成SOI衬底。
在其他实施例中，请参考图9，在所述顶层硅层120的第二表面122形成有第一绝缘层130′，在所述第二基片180的表面形成有第二绝缘层185′，所述第二绝缘层185′的材料与第一绝缘层130′的材料都为氧化硅。且在后续的粘合工艺中，所述第二绝缘层185′与第一绝缘层130′发生粘合后，使得所述第二基片180和第一绝缘层发生粘合，所述顶层硅层120和第二基片122之间形成第三绝缘层，所述第三绝缘层包括第一绝缘层和第二绝缘层，最终所述顶层硅层、第三绝缘层、第二基片构成SOI衬底。由于所述第三绝缘层包括第一绝缘层和第二绝缘层，当所述第三绝缘层的厚度等于图8中第一绝缘层130的厚度时，图9中第一绝缘层130′的厚度小于图8中第一绝缘层130的厚度，使得后续进行离子注入所需要的注入能量较小，不容易对所述第一绝缘层130′和顶层硅层120造成损伤，利用最终形成的SOI衬底形成半导体器件不容易产生缺陷。且所述第二绝缘层185′的材料与第一绝缘层130′的材料一致，有利于提高所述第二绝缘层与第一绝缘层之间的粘合强度。
请参考图10，利用离子注入工艺使得所述锗硅层110内形成离子注入层150。
所述离子注入工艺注入的离子为氢离子，或者为氢离子和稀有气体离子的组合。所述稀有气体离子为氦离子、氖离子或氩离子等。当所述离子注入工艺注入的离子为氢离子时，氢离子的注入剂量范围为1e16～1e17/cm2。
所述离子注入层150位于所述锗硅层110内，且离所述第一绝缘层130表面具有相同距离，在后续的高温退火中，所述离子注入层150内的氢离子或稀有气体离子会重新形成氢气或稀有气体的微气泡，所述微气泡使得所述离子注入层150开裂分开，使得所述锗硅层110分为两个部分，从而将所述第一基片和第二基片剥离开。
请参考图11，将所述第二基片180与所述第一绝缘层130进行粘合。
将所述第二基片180与所述第一绝缘层130进行粘合之前，将所述第二基片180表面与所述第一绝缘层130表面进行清洗，所述清洗包括物理清洗和化学清洗，由于所述清洗工艺为本领域技术人员的公知技术，在此不作详述。对所述第二基片180表面和第一绝缘层130表面进行清洗后，可以除去第二基片180表面和第一绝缘层130表面的颗粒、杂质离子等，使得第二基片180表面和第一绝缘层130表面粘合后两者之间不存在缺陷。如果所述第二基片180表面和第一绝缘层130表面存在颗粒或杂质离子，所述第二基片180和第一绝缘层130之间的粘合力也会下降。
将所述第二基片180与所述第一绝缘层130进行粘合的工艺包括常温粘合和高温粘合。所述常温粘合为：在常温(通常为20℃)下，向所述第二基片180与所述第一绝缘层130施加压力，使得所述第二基片180与所述第一绝缘层130粘合。所述高温粘合为：在较高的温度(通常高于50℃，低于200℃)下，在所述第二基片180与所述第一绝缘层130之间施加压力，使得所述第二基片180与所述第一绝缘层130粘合。
在本实施例中，所述粘合工艺为：将所述第二基片180与所述第一绝缘层130相接触放置，在80～200℃的温度下，在所述第二基片180与所述第一绝缘层130之间施加0.1～10N/CM2的压力，并保压2～8小时，使得所述第二基片180与所述第一绝缘层130粘合。
请参考图12，对所述锗硅层110进行第一退火处理，使得所述锗硅层110在离子注入层150(请参考图11)的位置发生开裂，分成位于所述第一基片100表面的第一锗硅层111和位于所述顶层硅层120表面的第二锗硅层112。
由于所述离子注入层150内充满了氢离子，当所述锗硅层110进行第一退火工艺后，所述氢离子会在离子注入层150内形成微气泡，当大量的氢离子形成微气泡后，所述锗硅层110在离子注入层150的位置发生开裂，所述锗硅层110分成位于所述第一基片100表面的第一锗硅层111和位于所述顶层硅层120表面的第二锗硅层112。在本实施例中，所述第一退火的温度范围为400℃～600℃。
其中，所述第一基片100除去所述第一锗硅层111后，还可以作为下一次SOI衬底制作时所采用的第一基底或第二基底。
所述锗硅层110分成第一锗硅层111和第二锗硅层112后，对所述第一绝缘层130、第二基片180进行第二退火工艺，所述第二退火工艺的温度范围为900℃～1100℃，所述第二退火工艺的时间范围为1小时～2小时，使得所述第一绝缘层130、第二基片180之间的粘合力增强，避免后续形成SOI衬底时，所述第一绝缘层130、第二基片180之间发生剥离。由于将第一绝缘层130、第二基片180进行粘合的粘合工艺是在较低的温度下进行，即使是高温粘合的温度也不会大于200℃，由于温度过高(大于200℃)就可能会使得氢离子形成微气泡，当所述第一绝缘层130、第二基片180之间还未完全粘合时，所述锗硅层110就发生开裂，使得所述第一绝缘层130、第二基片180之间的粘合力变差。因此，当所述锗硅层110分成第一锗硅层111和第二锗硅层112后，再对所述第一绝缘层130、第二基片180进行第二退火工艺，所述第二退火工艺的温度范围为900℃～1100℃，能进一步提高所述第一绝缘层130、第二基片180之间的粘合力。
请参考图13，除去所述顶层硅层120表面的第二锗硅层112(请参考图12)，直到暴露出所述顶层硅层120的第一表面121，所述顶层硅层120、第一绝缘层130、第二基片180构成SOI衬底。
除去所述顶层硅层120表面的第二锗硅层112的工艺包括湿法刻蚀或干法刻蚀。所述湿法刻蚀的溶液为过氧化氢溶液或氢氟酸溶液。其中，所述过氧化氢溶液中过氧化氢的摩尔百分比含量为10％～50％，刻蚀时所述过氧化氢溶液的温度范围为40℃～70℃，所述氢氟酸溶液中HF的摩尔百分比含量为49％。所述干法刻蚀的刻蚀气体或者为CH2F2、CF4、N2、O2的混合气体，利用所述混合气体的等离子体对所述第二锗硅层112进行干法刻蚀，或者为HCl气体，利用所述HCl气体对所述第二锗硅层112进行刻蚀。由于利用上述刻蚀工艺对锗硅层和顶层硅层的刻蚀选择比较大，利用所述刻蚀工艺在除去锗硅层的同时几乎不会对顶层硅层进行刻蚀，有利于控制所述顶层硅层的厚度，且利用所述刻蚀工艺除去锗硅层，不会对顶层硅层的第一表面121造成损伤，所述顶层硅层120的第一表面121的表面粗糙度很小，有利于后续在所述对顶层硅层120的第一表面121形成半导体器件。且利用本实施例的SOI衬底的形成方法不需要对所述顶层硅层进行化学机械研磨，有利于控制所述SOI衬底的顶层硅层的厚度。
第二实施例
本发明第二实施例也提供了一种SOI衬底的形成方法，请参考图14，为本发明第二实施例的SOI衬底的形成方法的流程示意图，具体包括：
步骤S201，提供第一基片和第二基片，在所述第一基片表面形成锗硅层；
步骤S202，在所述锗硅层表面形成顶层硅层，所述顶层硅层具有第一表面和与所述第一表面相对设置的第二表面，所述顶层硅层的第一表面与所述锗硅层相接触；
步骤S203，在所述顶层硅层的第二表面形成第一绝缘层；
步骤S204，利用离子注入工艺使得所述第一基片内形成离子注入层；
步骤S205，将所述第二基片与所述第一绝缘层进行粘合；
步骤S206，对所述第一基片进行退火处理，使得所述第一基片在离子注入层的位置发生开裂，分成第三基片和位于所述锗硅层表面的第四基片；
步骤S207，依次除去所述锗硅层表面的第四基片和锗硅层，直到暴露出所述顶层硅层的第一表面，所述顶层硅层、第一绝缘层、第二基片构成SOI衬底。
具体的，请参考图15至图18，为本发明第二实施例的SOI晶片的形成过程的剖面结构示意图。
由于本发明第二实施例的步骤S201～步骤S203与本发明第一实施例的步骤S101～步骤S103相同，本发明第二实施例的步骤S201～步骤S203请参考本发明第一实施例的步骤S101～步骤S103，在此不作赘述。以下仅对步骤S204～步骤S207进行详细说明。
请参考图15，利用离子注入工艺使得所述第一基底200内形成离子注入层250。
所述离子注入工艺注入的离子为氢离子，或者为氢离子和稀有气体离子的组合。所述稀有气体离子为氦离子、氖离子或氩离子等。当所述离子注入工艺注入的离子为氢离子时，氢离子的注入剂量范围为1e16～1e17/cm2。
所述离子注入层250位于所述第一基底200内，且离所述第一绝缘层230表面具有相同距离，在后续的高温退火中，所述离子注入层250内的氢离子或稀有气体离子会重新形成氢气或稀有气体的微气泡，所述微气泡使得所述离子注入层250开裂分开，使得所述第一基底分为两个部分。
请参考图16，将所述第二基片280与所述第一绝缘层230进行粘合。
将所述第二基片280与所述第一绝缘层230进行粘合之前，将所述第二基片280表面与所述第一绝缘层230表面进行清洗，所述清洗包括物理清洗和化学清洗，由于所述清洗工艺为本领域技术人员的公知技术，在此不作详述。对所述第二基片280表面和第一绝缘层230表面进行清洗后，可以除去第二基片280表面和第一绝缘层230表面的颗粒、杂质离子等，使得第二基片280表面和第一绝缘层230表面粘合后两者之间不存在缺陷。如果所述第二基片280表面和第一绝缘层230表面存在颗粒或杂质离子，所述第二基片280和第一绝缘层230之间的粘合力也会下降。
将所述第二基片280与所述第一绝缘层230进行粘合的工艺包括常温粘合和高温粘合。所述常温粘合为：在常温(通常为20℃)下，在所述第二基片280与所述第一绝缘层230之间施加压力，使得所述第二基片280与所述第一绝缘层230粘合。所述高温粘合为：在较高的温度(通常高于50℃)下，在所述第二基片280与所述第一绝缘层230之间施加压力，使得所述第二基片280与所述第一绝缘层230粘合。
在本实施例中，所述粘合工艺为：将所述第二基片280与所述第一绝缘层230相接触放置，在80～200℃的温度下，在所述第二基片280与所述第一绝缘层230之间施加0.1～10N/CM2的压力，并保压2～8小时，使得所述第二基片280与所述第一绝缘层230粘合。
请参考图17，对所述第一基片200进行第一退火处理，使得所述第一基片200(请参考图16)在离子注入层250的位置发生开裂，分成第三基片201和位于所述锗硅层210表面的第四基片202。
由于所述离子注入层250内充满了氢离子，当所述第一基片200进行第一退火工艺后，所述氢离子会在离子注入层250内形成微气泡，当大量的氢离子形成微气泡后，所述第一基片200在离子注入层250的位置发生开裂，所述第一基片200分成第三基片201和位于所述锗硅层210表面的第四基片202。在本实施例中，所述第一退火的温度范围为400℃～600℃。
其中，所述第三基片201在进行化学机械抛光和清洗工艺后，还可以作为下一次SOI衬底制作时所采用的第一基底或第二基底。
所述第一基片200分成第三基片201和第四基片202后，对所述第一绝缘层230、第二基片280进行第二退火工艺，所述第二退火工艺的温度范围为900℃～1100℃，所述第二退火工艺的时间范围为1小时～2小时，使得所述第一绝缘层230、第二基片280之间的粘合力增强，避免后续形成SOI衬底时，所述第一绝缘层230、第二基片280之间发生剥离。由于将第一绝缘层230、第二基片280进行粘合的粘合工艺是在较低的温度下进行，即使是高温粘合的温度也不会大于200℃，由于温度过高(大于200℃)就可能会使得氢离子形成微气泡，当所述第一绝缘层230、第二基片280之间还未粘合时，所述第一基片200就发生开裂，使得所述第一绝缘层230、第二基片280之间的粘合力变差。因此，当所述第一基片200分成第三基片201和第四基片202后，再对所述第一绝缘层230、第二基片280进行第二退火工艺，所述第二退火工艺的温度范围为900℃～1100℃，能进一步提高所述第一绝缘层230、第二基片280之间的粘合力。
请参考图18，依次除去所述锗硅层表面的第四基片202(请参考图17)和锗硅层210(请参考图17)，直到暴露出所述顶层硅层220的第一表面221，所述顶层硅层220、第一绝缘层230、第二基片280构成SOI衬底。
除去所述第四基片202的工艺包括湿法刻蚀、干法刻蚀或化学机械研磨。在本实施例中，除去所述第四基片202的工艺为化学机械研磨。由于所述第四基片202、锗硅层210都需要被除去，利用化学机械研磨除去所述第四基片202的同时，也可以除去部分厚度的锗硅层210，使得后续利用刻蚀工艺除去所述锗硅层210的时间变短。
除去所述锗硅层210的工艺包括湿法刻蚀或干法刻蚀。所述湿法刻蚀的溶液为过氧化氢溶液或氢氟酸溶液。其中，所述过氧化氢溶液中过氧化氢的摩尔百分比含量为10％～50％，刻蚀时所述过氧化氢溶液的温度范围为40℃～70℃，所述氢氟酸溶液中HF的摩尔百分比含量为49％。所述干法刻蚀的刻蚀气体或者为CH2F2、CF4、N2、O2的混合气体，利用所述混合气体的等离子体对所述锗硅层210进行干法刻蚀，或者为HCl气体，利用所述HCl气体对所述锗硅层210进行刻蚀。由于利用上述刻蚀工艺对锗硅层和顶层硅层的刻蚀选择比较大，利用所述刻蚀工艺在除去锗硅层的同时几乎不会对顶层硅层进行刻蚀，有利于控制所述顶层硅层的厚度，且利用所述刻蚀工艺除去锗硅层，不会对顶层硅层的第一表面221造成损伤，所述顶层硅层220的第一表面221的表面粗糙度很小，有利于后续在所述对顶层硅层220的第一表面221形成半导体器件。且利用本实施例的SOI衬底的形成方法不需要对所述顶层硅层进行化学机械研磨，有利于控制所述SOI衬底的顶层硅层的厚度。
综上，本发明实施例在所述第一基片表面形成锗硅层，在所述锗硅层表面形成顶层硅层，在所述顶层硅层的第二表面形成第一绝缘层；并利用离子注入工艺使得所述锗硅层或第一基片内形成离子注入层，将所述第二基片与所述第一绝缘层进行粘合；对所述第一基片、锗硅层进行第一退火处理，使得所述锗硅层或第一基片在离子注入层的位置发生开裂；除去所述顶层硅层表面的锗硅层和/或所述锗硅层表面的部分第一基片，直到暴露出所述顶层硅层的第一表面，形成SOI衬底。由于所述离子注入层的位置位于所述第一基片或锗硅层内，不位于所述顶层硅层内，所述第一基片或锗硅层开裂对所述顶层硅层的厚度不会产生影响，使得所述顶层硅层的厚度容易控制。
进一步的，由于所述锗硅层在后续工艺中通过湿法刻蚀或干法刻蚀工艺除去，所述湿法刻蚀或干法刻蚀工艺对锗硅层和顶层硅层具有较大的刻蚀选择比，使得所述顶层硅层的厚度容易控制，且所述顶层硅层的第一表面的表面粗糙度较小，有利于后续在所述顶层硅层的第一表面形成半导体器件。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (26)
1.一种SOI衬底的形成方法，其特征在于，包括：
提供第一基片和第二基片，在所述第一基片表面形成锗硅层；
在所述锗硅层表面形成顶层硅层，所述顶层硅层具有第一表面和与所述第一表面相对设置的第二表面，所述顶层硅层的第一表面与所述锗硅层相接触；
在所述顶层硅层的第二表面形成第一绝缘层；
利用离子注入工艺使得所述锗硅层或第一基片内形成离子注入层；
将所述第二基片与所述第一绝缘层进行粘合；
对所述第一基片、锗硅层进行第一退火处理，使得所述锗硅层或第一基片在离子注入层的位置发生开裂；
除去所述顶层硅层表面的锗硅层和/或所述锗硅层表面的部分第一基片，直到暴露出所述顶层硅层的第一表面，形成SOI衬底。
2.如权利要求1所述的SOI衬底的形成方法，其特征在于，所述锗硅层的厚度范围为50nm～100nm。
3.如权利要求1所述的SOI衬底的形成方法，其特征在于，所述锗硅层中锗的摩尔百分比为10％～60％。
4.如权利要求1所述的SOI衬底的形成方法，其特征在于，形成所述锗硅层的工艺包括磁控溅射、分子束外延、超高真空化学气相沉积、紫外线光化学气相沉积其中的一种。
5.如权利要求1所述的SOI衬底的形成方法，其特征在于，所述顶层硅层的厚度范围为10nm～100nm。
6.如权利要求1所述的SOI衬底的形成方法，其特征在于，形成所述顶层硅层的工艺为化学气相沉积工艺、磁控溅射或分子束外延。
7.如权利要求1所述的SOI衬底的形成方法，其特征在于，所述第一绝缘层的厚度范围为10nm～100nm。
8.如权利要求1所述的SOI衬底的形成方法，其特征在于，所述第一绝缘层的材料为氧化硅。
9.如权利要求1所述的SOI衬底的形成方法，其特征在于，所述离子注入工艺注入的离子为氢离子，或者为氢离子和稀有气体离子的组合。
10.如权利要求9所述的SOI衬底的形成方法，其特征在于，当所述离子注入工艺注入的离子为氢离子时，氢离子的注入剂量范围为1e16～1e17/cm2。
11.如权利要求1所述的SOI衬底的形成方法，其特征在于，将所述第二基片与所述第一绝缘层进行粘合之前，对所述第二基片和第一绝缘层的表面进行清洗。
12.如权利要求1所述的SOI衬底的形成方法，其特征在于，将所述第二基片与所述第一绝缘层进行粘合之前，在第二基片待粘合的表面上形成第二绝缘层。
13.如权利要求12所述的SOI衬底的形成方法，其特征在于，当所述第二基片的第二绝缘层与所述第一绝缘层进行粘合后，形成第三绝缘层，所述第三绝缘层包括第一绝缘层和第二绝缘层，所述顶层硅层、第三绝缘层、第二基片构成SOI衬底。
14.如权利要求1所述的SOI衬底的形成方法，其特征在于，将所述第二基片与所述第一绝缘层进行粘合的工艺包括常温粘合和高温粘合。
15.如权利要求1所述的SOI衬底的形成方法，其特征在于，将所述第二基片与所述第一绝缘层进行粘合的工艺为：将所述第二基片与所述第一绝缘层相接触放置，在80～200℃的温度下，向所述第二基片与所述第一绝缘层施加0.1～10N/CM2的压力，并保压2～8小时，使得所述第二基片与所述第一绝缘层粘合。
16.如权利要求1所述的SOI衬底的形成方法，其特征在于，所述第一退火温度范围为400℃～600℃。
17.如权利要求1所述的SOI衬底的形成方法，其特征在于，当所述锗硅层或第一基片在注入离子层的位置发生开裂后，对所述第一绝缘层、第二基片进行第二退火工艺，所述第二退火工艺的温度范围为900℃～1100℃，所述第二退火工艺的时间范围为1小时～2小时。
18.如权利要求1所述的SOI衬底的形成方法，其特征在于，当所述离子注入层位于所述第一基片内，所述第一基片在离子注入层的位置发生开裂后分成第三基片和位于所述锗硅层表面的第四基片，先除去所述锗硅层表面的第四基片，再除去所述锗硅层，直到暴露出所述顶层硅层的第一表面，形成SOI晶片。
19.如权利要求18所述的SOI衬底的形成方法，其特征在于，除去所述锗硅层表面的第四基片的工艺为湿法刻蚀、干法刻蚀或化学机械研磨。
20.如权利要求18所述的SOI衬底的形成方法，其特征在于，除去所述锗硅层的工艺为湿法刻蚀或干法刻蚀。
21.如权利要求1所述的SOI衬底的形成方法，其特征在于，当所述离子注入层位于所述锗硅层内，所述锗硅层在离子注入层的位置发生开裂后分成位于所述第一基片表面的第一锗硅层和位于所述顶层硅层表面的第二锗硅层，除去所述第二锗硅层，直到暴露出所述顶层硅层的第一表面，形成SOI晶片。
22.如权利要求21所述的SOI衬底的形成方法，其特征在于，除去所述第二锗硅层的工艺为湿法刻蚀或干法刻蚀。
23.如权利要求20或22所述的SOI衬底的形成方法，其特征在于，所述湿法刻蚀的溶液为过氧化氢溶液或氢氟酸溶液。
24.如权利要求23所述的SOI衬底的形成方法，其特征在于，所述过氧化氢溶液中过氧化氢的摩尔百分比含量为10％～50％，刻蚀时所述过氧化氢溶液的温度范围为40℃～70℃。
25.如权利要求23所述的SOI衬底的形成方法，其特征在于，所述氢氟酸溶液中HF的摩尔百分比含量为49％。
26.如权利要求20或22所述的SOI衬底的形成方法，其特征在于，所述干法刻蚀的刻蚀气体为CH2F2、CF4、N2、O2的混合气体或HCl气体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100717551A CN103311172A (zh) | 2012-03-16 | 2012-03-16 | Soi衬底的形成方法 |
| US13/795,086 US8980729B2 (en) | 2012-03-16 | 2013-03-12 | Silicon-on-insulator substrate and fabrication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100717551A CN103311172A (zh) | 2012-03-16 | 2012-03-16 | Soi衬底的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103311172A true CN103311172A (zh) | 2013-09-18 |
Family
ID=49136237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012100717551A Pending CN103311172A (zh) | 2012-03-16 | 2012-03-16 | Soi衬底的形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8980729B2 (zh) |
| CN (1) | CN103311172A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111508892A (zh) * | 2020-04-28 | 2020-08-07 | 上海华力集成电路制造有限公司 | Soi晶圆片的制作方法 |
| CN113539940A (zh) * | 2021-09-17 | 2021-10-22 | 江苏茂硕新材料科技有限公司 | 一种半导体衬底的制备方法及半导体衬底 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6138653B2 (ja) | 2013-10-08 | 2017-05-31 | 株式会社日立ハイテクノロジーズ | ドライエッチング方法 |
| US20150371889A1 (en) * | 2014-06-20 | 2015-12-24 | Applied Materials, Inc. | Methods for shallow trench isolation formation in a silicon germanium layer |
| US11610808B2 (en) * | 2019-08-23 | 2023-03-21 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor wafer with low defect count and method for manufacturing thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101197260A (zh) * | 2007-12-28 | 2008-06-11 | 上海新傲科技有限公司 | 半导体衬底及制备方法和在绝缘体上的硅与外延中的应用 |
| JP2008153411A (ja) * | 2006-12-18 | 2008-07-03 | Shin Etsu Chem Co Ltd | Ｓｏｉ基板の製造方法 |
| CN101373710A (zh) * | 2007-08-20 | 2009-02-25 | 希特隆股份有限公司 | Ssoi基板的制造方法 |
| TW201041015A (en) * | 2009-02-19 | 2010-11-16 | Iqe Silicon Compounds Ltd | Formation of thin layers of semiconductor materials |
| CN101901754A (zh) * | 2010-06-25 | 2010-12-01 | 上海新傲科技股份有限公司 | 一种在绝缘层中嵌入纳米晶的半导体材料制备方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030087503A1 (en) * | 1994-03-10 | 2003-05-08 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
| US20050026432A1 (en) * | 2001-04-17 | 2005-02-03 | Atwater Harry A. | Wafer bonded epitaxial templates for silicon heterostructures |
| US6717213B2 (en) * | 2001-06-29 | 2004-04-06 | Intel Corporation | Creation of high mobility channels in thin-body SOI devices |
| JP2004087768A (ja) | 2002-08-27 | 2004-03-18 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法 |
| US7348260B2 (en) * | 2003-02-28 | 2008-03-25 | S.O.I.Tec Silicon On Insulator Technologies | Method for forming a relaxed or pseudo-relaxed useful layer on a substrate |
| US6992025B2 (en) * | 2004-01-12 | 2006-01-31 | Sharp Laboratories Of America, Inc. | Strained silicon on insulator from film transfer and relaxation by hydrogen implantation |
| FR2886052B1 (fr) * | 2005-05-19 | 2007-11-23 | Soitec Silicon On Insulator | Traitement de surface apres gravure selective |
| FR2893446B1 (fr) * | 2005-11-16 | 2008-02-15 | Soitec Silicon Insulator Techn | TRAITEMENT DE COUCHE DE SiGe POUR GRAVURE SELECTIVE |
| FR2902233B1 (fr) * | 2006-06-09 | 2008-10-17 | Soitec Silicon On Insulator | Procede de limitation de diffusion en mode lacunaire dans une heterostructure |
| JP2010278338A (ja) * | 2009-05-29 | 2010-12-09 | Shin-Etsu Chemical Co Ltd | 界面近傍における欠陥密度が低いｓｏｓ基板 |
| US20130099318A1 (en) * | 2011-10-25 | 2013-04-25 | International Business Machines Corporation | Thin semiconductor-on-insulator mosfet with co-integrated silicon, silicon germanium and silicon doped with carbon channels |
-
2012
- 2012-03-16 CN CN2012100717551A patent/CN103311172A/zh active Pending
-
2013
- 2013-03-12 US US13/795,086 patent/US8980729B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008153411A (ja) * | 2006-12-18 | 2008-07-03 | Shin Etsu Chem Co Ltd | Ｓｏｉ基板の製造方法 |
| CN101373710A (zh) * | 2007-08-20 | 2009-02-25 | 希特隆股份有限公司 | Ssoi基板的制造方法 |
| CN101197260A (zh) * | 2007-12-28 | 2008-06-11 | 上海新傲科技有限公司 | 半导体衬底及制备方法和在绝缘体上的硅与外延中的应用 |
| TW201041015A (en) * | 2009-02-19 | 2010-11-16 | Iqe Silicon Compounds Ltd | Formation of thin layers of semiconductor materials |
| CN101901754A (zh) * | 2010-06-25 | 2010-12-01 | 上海新傲科技股份有限公司 | 一种在绝缘层中嵌入纳米晶的半导体材料制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111508892A (zh) * | 2020-04-28 | 2020-08-07 | 上海华力集成电路制造有限公司 | Soi晶圆片的制作方法 |
| CN113539940A (zh) * | 2021-09-17 | 2021-10-22 | 江苏茂硕新材料科技有限公司 | 一种半导体衬底的制备方法及半导体衬底 |
| CN113539940B (zh) * | 2021-09-17 | 2021-11-23 | 江苏茂硕新材料科技有限公司 | 一种半导体衬底的制备方法及半导体衬底 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130241028A1 (en) | 2013-09-19 |
| US8980729B2 (en) | 2015-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101057140B1 (ko) | 미세 매립 절연층을 가지는 실리콘-온-절연물 기판들 | |
| US7790565B2 (en) | Semiconductor on glass insulator made using improved thinning process | |
| JP5490371B2 (ja) | 半導体装置の作製方法 | |
| US20070117354A1 (en) | Large area semiconductor on glass insulator | |
| CN101996922B (zh) | Soi晶片及其形成方法 | |
| US20070032044A1 (en) | Method and structure for fabricating devices using one or more films provided by a layer transfer process and etch back | |
| CN103311172A (zh) | Soi衬底的形成方法 | |
| US20090061593A1 (en) | Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment | |
| KR20080100160A (ko) | Ｓｏｉ 기판의 제조 방법 | |
| US20140357051A1 (en) | Method for forming radio frequency device | |
| JP2009272619A (ja) | 貼り合わせ基板の製造方法 | |
| CN113421848A (zh) | 一种功率绝缘体上的硅衬底的制备工艺 | |
| JP2009253184A (ja) | 貼り合わせ基板の製造方法 | |
| JP2009537076A (ja) | 絶縁体上半導体構造を形成するための方法 | |
| CN107154378B (zh) | 绝缘层上顶层硅衬底及其制造方法 | |
| KR100738460B1 (ko) | 나노 에스오아이 웨이퍼의 제조방법 | |
| WO2010137683A1 (ja) | Ｓｏｉ基板の製造方法 | |
| JP5135713B2 (ja) | 半導体基板の製造方法 | |
| CN110739214A (zh) | 一种减少注入损伤制备soi的方法 | |
| JP5443833B2 (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| KR102568640B1 (ko) | 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용 | |
| CN106960811A (zh) | 一种soi硅片的制备方法 | |
| KR20090021833A (ko) | Ｓｏｉ 웨이퍼의 제조방법 | |
| JP5368000B2 (ja) | Ｓｏｉ基板の製造方法 | |
| CN117153769A (zh) | Soi衬底及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130918 |