KR101791861B1 - 기억 제어 장치, 기억 장치, 기억 장치 시스템 - Google Patents

기억 제어 장치, 기억 장치, 기억 장치 시스템 Download PDF

Info

Publication number
KR101791861B1
KR101791861B1 KR1020110011387A KR20110011387A KR101791861B1 KR 101791861 B1 KR101791861 B1 KR 101791861B1 KR 1020110011387 A KR1020110011387 A KR 1020110011387A KR 20110011387 A KR20110011387 A KR 20110011387A KR 101791861 B1 KR101791861 B1 KR 101791861B1
Authority
KR
South Korea
Prior art keywords
temperature information
dtemp
refresh
memory
storage unit
Prior art date
Application number
KR1020110011387A
Other languages
English (en)
Other versions
KR20110096481A (ko
Inventor
마사미 쿠로다
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20110096481A publication Critical patent/KR20110096481A/ko
Application granted granted Critical
Publication of KR101791861B1 publication Critical patent/KR101791861B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

온도 센서, 온도 정보 선택부, 리프레시 커맨드 수신부 및 트리거 발행 빈도 설정부를 포함하는 기억 제어 장치가 개시된다.

Description

기억 제어 장치, 기억 장치, 기억 장치 시스템{STORAGE CONTROL DEVICE, STORAGE DEVICE AND STORAGE DEVICE SYSTEM}
본 발명은, 기억 제어 장치, 기억 장치 및 기억 장치 시스템에 관한 것으로, 특히 다이내믹형 메모리의 온도 상태에 따라 리프레시 동작을 제어하는 기억 제어 장치, 기억 제어 장치 및 기억 장치 시스템에 관한 것이다.
다이내믹형 메모리는, 캐패시터로 유지된 전하의 유무에 의해 정보 기억을 행하지만, 그 전하가 리크 전류에 의해 잃어버리기 전에 그 내용을 판독하고 재기록을 행한다는 리프레시 동작을 필요로 한다. 또한, 이 다이내믹형 메모리에 있어서 리크 전류는, 저온 때에는 감소하고, 고온시에는 증가한다는 온도 의존성을 갖는 것이 알려져 있다.
이 때문에, 예를 들면 고온시의 리크 전류량에 대응시키고 리프레시 동작의 빈도를 설정했다고 하면, 그대로는 저온시에 있어서 빈도가 너무 높게 되고, 예를 들면 그 만큼의 소비 전력량이 필요 없게 되어 버린다. 그러면, 메모리에 있어서 온도를 검출하여 얻은 온도 정보에 의거하여, 리프레시 동작의 실행 빈도를 변경한다는 기술이 제안되어 있다(예를 들면 특허 문헌 1, 2 참조.).
특허 문헌 1 : 일본 특개2005-158222호 공보(도 1) 특허 문헌 2 : 일본 특개2005-253562호 공보(도 2)
상술한 종래 기술에서는, 메모리의 온도에 응하여 리프레시 동작의 빈도를 변경하기 때문에 온도 검출에 의할 수 있던 온도 정보를 출력할 필요가 있다. 이 경우에 있어서는, 예를 들면 복수의 메모리 칩의 각각으로부터 로직 블록 등의 통합 제어부에 대해 온도 정보를 출력하고, 이 로직 블록이 수취한 온도 정보에 의거하여 메모리 칩마다 개별적으로 리프레시 동작의 빈도를 변경한다는 구성을 취할 수 있다. 그러나, 이 구성에서는, 각 메모리 칩으로부터의 온도 정보를 로직 블록에 개별적으로 입력시키도록 하여 배선을 증가시켜야 한다.
본 발명은 이와 같은 상황을 감안하여 이루어진 것이고, 복수의 메모리를 대상으로 하여 온도 상태에 적응한 리프레시 동작의 제어를 행하는데에 즈음해서, 각 메모리로부터의 온도 정보를 출력하기 위한 배선 구조를 간이화하는 것을 그 목적으로 한다.
본 발명은, 상기 과제를 해결하기 위해 이루어진 것이고, 그 제 1의 측면은, 온도 상태를 검출하고 자기 온도 정보를 생성하는 온도 센서와, 전단의 기억 제어 장치로부터 입력된 선택 온도 정보가 나타내는 온도 상태와 상기 자기 온도 정보가 나타내는 온도 상태에 의거하여 상기 입력된 선택 온도 정보와 상기 자기 온도 정보의 어느 한쪽을 선택하고, 해당 선택한 외부 출력 온도 정보 또는 상기 자기 온도 정보를 선택 온도 정보로서 차단의 기억 제어 장치에 출력하는 온도 정보 선택부와, 최종단의 기억 제어 장치에 있어서 얻어지는 선택 온도 정보인 통합 온도 정보가 나타내는 온도 상태에 대응해 그 송신 빈도가 설정된 리프레시 커맨드를 수신하는 리프레시 커맨드 수신부와, 상기 리프레시 커맨드의 수신에 따라, 상기 최종단의 기억 제어 장치로부터 입력된 상기 통합 온도 정보와 상기 자기 온도 정보에 의거하여 메모리 어레이에 리프레시 동작을 실행시키기 위한 리프레시 트리거의 발행 빈도를 설정하는 트리가 발행 빈도 설정부를 구비한 기억 제어 장치이다. 이에 의해, 기억 제어 장치로부터 온도 정보를 출력하는데에 즈음하고, 차단의 기억 제어 장치에 선택 온도 정보를 출력시키기 위한 신호 경로를 형성하는 작용을 초래한다.
또한, 이 제 1의 측면에 있어서, 상기 트리거 발행 빈도 설정부는, 상기 리프레시 트리거의 발행 빈도로서, 상기 리프레시 커맨드의 소정의 단위 수신 회수에 대한 상기 리프레시 트리거의 발행 회수를 설정하도록 하여도 좋다. 이에 의해, 리프레시 커맨드의 송신 빈도의 변경에 대해, 개개의 기억 제어 장치에 적합한 리프레시 트리거의 발행 빈도를 설정하는 작용을 초래한다.
또한, 이 제 1의 측면에 있어서, 상기 트리거 발행 빈도 설정부는, 상기 리프레시 커맨드의 수신에 응한 빈도로 발행시킨 잠정 리프레시 트리거에 대해 상기 발행 회수에 대응하는 발행 빈도로 변경하는 처리를 행하고 상기 리프레시 트리거로 하여 출력하도록 하여도 좋다. 이에 의해, 리프레시 커맨드에 동기하여 리프레시 트리거를 발행하는 구성에 있어서 개개의 기억 제어 장치에 적합한 리프레시 트리거의 발행 빈도를 설정하는 작용을 초래한다.
또한, 이 제 1의 측면에 있어서, 해당 기억 제어 장치가 최종단의 기억 제어 장치가 아닌 경우에는 최종단의 기억 제어 장치로부터 출력된 상기 통합 온도 정보를 상기 발행 빈도 설정부에 입력시키기 위한 신호 경로를 형성하고, 해당 기억 제어 장치가 최종단의 기억 제어 장치인 경우에는 상기 온도 정보 선택부에서 출력된 상기 선택 온도 정보를 상기 통합 온도 정보로서 상기 발행 빈도 설정부에 입력시키기 위한 신호 경로와 상기 통합 온도 정보로서 외부의 다른 기억 제어 장치에 출력시키기 위한 신호 경로를 형성하는 신호 전환부를 더 구비하는 것으로 하여도 좋다. 이에 의해, 신호 전환부가, 최종단 이외의 기억 제어 장치에 대응하는 통합 온도 정보의 신호 경로와, 최종단의 기억 제어 장치에 대응하는 통합 온도 정보의 신호 경로의 어느 한쪽을 설정시킨다는 작용을 초래한다.
또한, 이 제 1의 측면에 있어서, 상기 온도 정보 선택부는, 해당 기억 제어 장치가 초단의 기억 제어 장치인 경우에는 상기 입력한 선택 온도 정보가 나타내는 온도 상태에 관계되지 않고 상기 자기 온도 정보를 선택하고 상기 선택 온도 정보로서 출력해도 좋다. 이에 의해, 기억 제어 장치를 초단의 기억 제어 장치로서 기능시킨다는 작용을 초래한다.
또한, 이 제 1의 측면에 있어서, 상기 선택 온도 정보를 차단의 기억 제어 장치에 출력하기 위한 전극은, 해당 기억 제어 장치의 하면에 있어서, 해당 기억 제어 장치가 다른 기억 제어 장치와 적층된 상태하에서 하단에 인접하여 위치한 상기 차단의 기억 제어 장치의 윗면에 있어서 설치되는 상기 선택 온도 정보를 입력하기 위한 전극과 동일하게 되는 위치에 설치되도록 하여도 좋다. 이에 의해, 기억 제어 장치를 적층한 경우에, 차단에 상당한 하단의 기억 제어 장치와의 전극 사이의 접합에 의해 선택 온도 정보를 출력시킨다는 작용을 초래한다.
또한, 이 제 1의 측면에 있어서, 상기 선택 온도 정보를 전단의 기억 제어 장치로부터 입력하기 위한 전극은, 해당 기억 제어 장치의 윗면에 있어서, 해당 기억 제어 장치가 다른 기억 제어 장치와 적층된 상태하에서 상단에 인접하여 위치한 상기 전단의 기억 제어 장치의 하면에 있어서 설치되는 상기 선택 온도 정보를 출력하기 위한 전극과 동일하게 되는 위치에 설치되도록 하여도 좋다. 이에 의해, 기억 제어 장치를 적층한 경우에, 전단에 상당한 상단의 기억 제어 장치와의 전극 사이의 접합에 의해 선택 온도 정보를 입력시킨다는 작용을 초래한다.
또한, 이 제 1의 측면에 있어서, 상기 통합 온도 정보가 입력 또는 출력되기 위한 전극은, 관통 전극을 갖고 이루어짐과 동시에, 해당 기억 제어 장치가 다른 기억 제어 장치와 적층된 상태하에서 상기 다른 기억 제어 장치에 있어서 상기 통합 온도 정보의 신호 경로의 일부로 하여 설치되는 관통 전극과 동일하게 되는 위치에 설치되도록 하여도 좋다. 이에 의해, 기억 제어 장치를 적층한 경우에 상하의 기억 제어 장치의 사이에서의 전극 사이의 접합에 의해 통합 온도 정보의 신호 경로를 공유시키는 작용을 초래한다.
또한, 본 발명의 제 2의 측면은, 메모리 어레이와, 온도 상태를 검출하고 자기 온도 정보를 생성하는 온도 센서와, 전단의 기억 장치로부터 입력한 선택 온도 정보가 나타내는 온도 상태와 상기 자기 온도 정보가 나타내는 온도 상태에 의거하여, 이 입력한 선택 온도 정보와 상기 자기 온도 정보의 어느 한쪽을 선택하고, 해당 선택한 외부 출력 온도 정보 또는 상기 자기 온도 정보를 선택 온도 정보로서 차단의 기억 장치에 출력하는 온도 정보 선택부와, 최종단의 기억 제어 장치에 있어서 얻어지는 선택 온도 정보인 통합 온도 정보가 나타내는 온도 상태에 대응해 그 송신 빈도가 설정된 리프레시 커맨드를 수신하는 리프레시 커맨드 수신부와, 상기 리프레시 커맨드의 수신에 따라, 상기 최종단의 기억 제어 장치로부터 입력된 상기 통합 온도 정보와 상기 자기 온도 정보에 의거하여 상기 메모리 어레이에 리프레시 동작을 실행시키기 위한 리프레시 트리거의 발행 빈도를 설정하는 트리거 발행 빈도 설정부를 구비한 기억 장치이다. 이에 의해, 기억 장치로부터 온도 정보를 출력하는데 즈음하여, 차단의 기억 장치에 선택 온도 정보를 출력시키기 위한 신호 경로를 형성하는 작용을 초래한다.
또한, 본 발명의 제 3의 측면은, 적층된 복수의 기억 장치를 구비하고, 상기 기억 장치의 각각은, 메모리 어레이와, 온도 상태를 검출하고 자기 온도 정보를 생성하는 온도 센서와, 해당 기억 장치의 전단에 인접하여 위치한 전단 기억 장치가 없는 경우에는 상기 자기 온도 정보를 출력하고, 상기 전단 기억 장치가 있는 경우에는 이 전단 기억 장치로부터 입력한 선택 온도 정보가 나타내는 온도 상태와 상기 자기 온도 정보가 나타내는 온도 상태에 의거하여, 이 입력한 선택 온도 정보와 상기 자기 온도 정보의 어느 한쪽을 선택하고, 해당 선택한 외부 출력 온도 정보 또는 상기 자기 온도 정보를 선택 온도 정보로서, 해당 기억 장치의 하단에 인접하여 위치한 하단 기억 장치 또는 리프레시 제어 장치에 출력하는 온도 정보 선택부와, 최하단의 기억 제어 장치에 있어서 얻어지는 선택 온도 정보인 통합 온도 정보가 나타내는 온도 상태에 대응하여 그 송신 빈도가 설정된 리프레시 커맨드를 수신하는 리프레시 커맨드 수신부와, 상기 리프레시 커맨드의 수신에 따라, 상기 최종단의 기억 제어 장치로부터 입력된 상기 통합 온도 정보와 상기 자기 온도 정보에 의거하여 상기 메모리 어레이에 리프레시 동작을 실행시키기 위한 리프레시 트리거의 발행 빈도를 설정하는 트리거 발행 빈도 설정부와, 상기 선택 온도 정보를 상기 하단 기억 장치에 출력하기 위해 해당 기억 장치의 하면에 설치되는 전극이고, 상기 하단 기억 장치의 윗면에 있어서 설치되는 상기 선택 온도 정보를 입력하기 위한 전극과 동일하게 되는 위치에 설치되는 선택 온도 정보 출력용 전극과, 상기 선택 온도 정보를 전단의 기억 장치로부터 입력하기 위해 해당 기억 장치의 윗면에 설치되는 전극이고, 상기 상단 기억 장치의 하면에 있어서 설치되는 상기 선택 온도 정보를 출력하기 위한 전극과 동일하게 되는 위치에 설치되는 선택 온도 정보 입력용 전극과, 상기 통합 온도 정보가 입력 또는 출력하기 위한 관통 전극을 갖고 이루어지는 전극이고, 다른 기억 장치에 있어서 상기 통합 온도 정보의 신호 경로의 일부로 하고 설치되는 관통 전극과 동일하게 되는 위치에 설치되는 통합 온도 정보용 전극을 구비한 기억 장치 시스템이다. 이에 의해, 상단과 하단의 기억 장치사이에서 선택 온도 정보를 입출력시키기 위한 신호 경로와 통합 온도 정보의 신호 경로를 서로의 칩 면의 전극을 접합한 것에 의해 형성시킨다는 작용을 갖는다. 또한, 통합 온도 정보의 신호 경로를 기억 장치의 사이에서 공통화시킨다는 작용을 갖는다.
또한, 본 발명의 제 4의 측면은, 적층된 복수의 칩상의 기억 장치와 리프레시 제어 장치를 구비하고, 상기 기억 장치의 각각은, 메모리 어레이와, 온도 상태를 검출하고 자기 온도 정보를 생성하는 온도 센서와, 해당 기억 장치의 전단에 인접하여 위치한 전단 기억 장치가 없는 경우에는 상기 자기 온도 정보를 출력하고, 상기 전단 기억 장치가 있는 경우에는 이 전단 기억 장치로부터 입력한 선택 온도 정보가 나타내는 온도 상태와 상기 자기 온도 정보가 나타내는 온도 상태에 의거하여, 이 입력한 선택 온도 정보와 상기 자기 온도 정보의 어느 한쪽을 선택하고, 해당 선택한 외부 출력 온도 정보 또는 상기 자기 온도 정보를 선택 온도 정보로서, 해당 기억 장치의 하단에 인접하여 위치한 하단 기억 장치 또는 상기 리프레시 제어 장치에 출력하는 온도 정보 선택부와, 리프레시 커맨드를 수신하는 리프레시 커맨드 수신부와, 최하단의 기억 제어 장치에 있어서 얻어지는 선택 온도 정보인 통합 온도 정보를 입력하고, 상기 리프레시 커맨드의 수신에 따라, 상기 입력된 통합 온도 정보와 상기 자기 온도 정보에 의거하여 상기 메모리 어레이에 리프레시 동작을 실행시키기 위한 리프레시 트리거의 발행 빈도를 설정하는 트리거 발행 빈도 설정부와, 상기 선택 온도 정보를 상기 하단 기억 장치에 출력하기 위해 해당 기억 장치의 하면에 설치되는 전극이고, 상기 하단 기억 장치의 윗면에 있어서 설치되는 상기 선택 온도 정보를 입력하기 위한 전극과 동일하게 되는 위치에 설치되는 선택 온도 정보 출력용 전극과, 상기 선택 온도 정보를 전단의 기억 장치로부터 입력하기 위해 해당 기억 장치의 윗면에 설치되는 전극이고, 상기 상단 기억 장치의 하면에 있어서 설치되는 상기 선택 온도 정보를 출력하기 위한 전극과 동일하게 되는 위치에 설치되는 선택 온도 정보 입력용 전극과, 상기 통합 온도 정보가 입력 또는 출력되기 위한 관통 전극을 갖고 이루어지는 전극이고, 다른 기억 장치에 있어서 상기 통합 온도 정보의 신호 경로의 일부로 하여 설치되는 관통 전극과 동일하게 되는 위치에 설치되는 통합 온도 정보용 전극을 구비하고, 상기 리프레시 제어 장치는, 상기 최하단의 기억 제어 장치로부터 입력한 상기 통합 온도 정보에 의거하여 설정하는 송신 빈도에 따라 상기 리프레시 커맨드를 상기 기억 장치의 각각에 대해 브로드캐스트에 의해 송신하는 커맨드 송신부와, 상기 통합 온도 정보가 입력되기 때문에 해당 리프레시 제어 장치의 윗면에 설치되는 전극이고, 해당 리프레시 제어 장치의 상단에 인접하여 위치한 최하단의 기억 장치의 상기 선택 온도 정보 출력용 전극과 동일하게 되는 위치에 설치되는 통합 온도 정보 입력용 전극을 구비한 기억 장치 시스템이다. 이에 의해, 상단과 하단의 기억 장치간 또는 기억 장치와 로직 블록 사이에서 선택 온도 정보를 입출력시키기 위한 신호 경로와 통합 온도 정보의 신호 경로를 형성시키는 작용을 갖는다. 또한, 통합 온도 정보의 신호 경로를 기억 장치와 로직 블록과의 사이에서 공통화시킨다는 작용을 갖는다.
본 발명에 의하면, 복수의 메모리를 대상으로 하여 온도 상태에 적응한 리프레시 동작의 제어를 행하는데에 즈음해서, 각 메모리로부터의 온도 정보를 출력하기 위한 배선 구조가 간이화된다는 효과를 이룰 수 있다.
도 1은 본 발명의 제 1의 실시의 형태에서의 메모리 시스템(100)의 전체 구성예를 도시하는 블록도.
도 2는 본 발명의 제 1의 실시의 형태에서의 메모리(200)의 구성예를 도시하는 블록도.
도 3은 본 발명의 제 1의 실시의 형태에서의 리프레시 제어 회로(600)의 기능 구성예를 도시하는 블록도.
도 4는 본 발명의 제 1의 실시의 형태에서의 리프레시 제어 회로(600)의 구체 구성예를 도시하는 논리 회로도.
도 5는 트리거 발행 빈도 설정부(630)의 동작을 도시하는 타이밍 차트.
도 6은 본 발명의 제 1의 실시의 형태에서, 온도 상태를 저온과 고온과의 2 값이라고 한 경우의 온도 정보의 값과 리프레시 레이트와의 대응 관계 설정 예를 나타내는 진리치표.
도 7의 A 및 B는 도 4에 도시하는 온도 정보 선택부(610)와 트리거 발행 빈도 설정부(630)의 각각에 대응하는 진리치표.
도 8은 본 발명의 제 1의 실시의 형태에서, 온도 상태를 3 이상의 k 값이라고 한 경우에 온도 정보 선택부(610)에 대응하는 진리치표.
도 9는 본 발명의 제 1의 실시의 형태에서, 온도 상태를 3 이상의 k 값이라고 한 경우에 트리거 발행 빈도 설정부(630)에 대응하는 진리치표다.
도 10은 본 발명의 제 2의 실시의 형태에서의 적층형으로서의 메모리 시스템(100)의 전체적 구조 예를 도시하는 도면.
도 11은 본 발명의 제 2의 실시의 형태에서의 메모리 시스템(100)의 물리적 배선 구조예를 도시하는 도면.
이하, 본 발명을 실시하기 위한 형태(이하, 실시의 형태라고 칭한다)에 관하여 설명한다. 설명은 이하의 순서에 의해 행한다.
1. 제 1의 실시의 형태(온도에 적응한 리프레시 동작을 위해, 메모리 시스템의 각 메모리가 선택 온도 정보의 입출력 기능과 통합 온도 정보의 입출력 기능을 갖는 구성)
2. 제 2의 실시의 형태(메모리 시스템의 각 메모리가 선택 온도 정보의 입출력 기능과 통합 온도 정보의 입출력 기능을 갖는 구성을 적층형에 적용한 예)
<1. 제 1의 실시의 형태>
[메모리 시스템에 있어서의 메모리 사이의 온도 정보 입출력 구성]
도 1은, 본 발명의 실시의 형태에서의 메모리를 복수 가지고 형성되는 메모리 시스템(100)에 있어서 온도 정보의 입출력의 상태 예를 나타내고 있다.
메모리 시스템(100)은, 제 1 메모리(200-1)로부터 제 n 메모리(200-n)까지의 n 개의 메모리와, 로직 블록(300)으로 이루어진다. 본 발명의 실시의 형태의 경우, 제 1 메모리(200-1)로부터 제 n 메모리(200-n)의 각각은, 예를 들면 물리적으로는 단체의 1개의 메모리 칩으로서 형성된다. 또한, 로직 블록(300)도 단체의 1개의 칩으로서 형성된다. 그리고, 이러한 칩은, 예를 들면 기판상(上) 등에 있어서 각각 소정의 위치에 배치된다. 또한, 이후의 설명에 있어서, 제 1 메모리(200-1)로부터 제 n 메모리(200-n)까지의 메모리중의 전부 또는 그 일부 복수에 관하여 특히 구별하지 않고 총괄하여 취급하는 경우에 있어서는, 메모리(200)가라고 기재하는 경우가 있다.
메모리(200)는, 예를 들면 후술하는 바와 같이 하여 다이내믹형의 메모리 어레이를 구비하고 데이터를 지지한 것이다. 또한, 제 1 메모리(200-1)로부터 제 n 메모리(200-n)의 각각의 용량은 반드시 동일이 아니더라도 좋지만, 동일한 인터페이스를 갖도록 하여 구성되어 있는 것으로 한다.
본 발명의 실시의 형태에서의 로직 블록(300)은, 각종 필요한 제어, 처리를 실행한 것이다. 이와 같은 제어중, 메모리 시스템(100)에 있어서 메모리(200)에 대한 제어는, 로직 블록(300)에 있어서 메모리 컨트롤러(310)가 실행한다. 메모리 컨트롤러(310)는, 실행해야 할 제어, 처리에 따라 각종 필요한 커맨드(CMD)를 출력한다. 또한, 로직 블록(300)은, 특허청구의 범위에 기재된 리프레시 제어 장치의 일례이다. 또한, 메모리 컨트롤러(310)는, 특허청구의 범위에 기재된 커맨드 송신부의 일례이다.
본 발명의 실시의 형태의 메모리(200)는 다이내믹형으로 되어 있기 때문에, 정기적인 리프레시를 행하는 것이 필요하다. 본 발명의 실시의 형태의 로직 블록(300)은, 메모리(200)에 대한 제어로서, 이 리프레시 동작을 실행시킨다. 이 때문에, 로직 블록(300)에 있어서 메모리 컨트롤러(310)는, 커맨드(CMD)의 1로서 리프레시 동작의 실행을 명령하는 리프레시 커맨드를 송신 출력한다. 메모리(200)는, 리프레시 커맨드의 수신에 응답해 그 중부에 리프레시 동작을 실행한다.
게다가, 본 발명의 실시의 형태의 로직 블록(300)(메모리 컨트롤러(310))은, 메모리(200)의 온도에 응하여 리프레시 커맨드의 송신 빈도를 변경한다. 즉, 메모리(200)에 있어서 리프레시 동작의 실행 빈도를 변경하는 제어가 가능하게 되어 있다. 이 때문에 메모리 컨트롤러(310)는, 각 메모리(200)에 검출된 자기 온도 정보(Dtemp-0)가 나타내는 온도 상태를 통합한 것으로 하여 다루어지는 통합 온도 정보(Dtemp-2)를 입력한다. 그리고, 이 통합 온도 정보(Dtemp-2)가 나타내는 온도 정보에 따라, 리프레시 커맨드의 송신 빈도를 변경한다.
또한, 메모리(200)의 각각은, 온도 센서(220)를 구비한다. 이 온도 센서(220)는 대응하는 메모리의 온도 상태를 검지하고, 그 검지한 온도 상태를 나타내는 온도 정보를 생성한다. 온도 센서(220)에 의해 얻을 수 있는 온도 정보에 관해서는, 자기 온도 정보(Dtemp-0)로 한다.
메모리(200)의 각각에는, 커맨드(CMD)의 신호 경로가 접속 가능하게 되어 있다. 또한, 메모리(200)의 각각은, 출력 선택 온도 정보(Dtemp-1)에 대응하는 신호 경로, 통합 온도 정보(Dtemp-2)에 대응하는 신호 경로, 및, 입력 선택 온도 정보(Dtemp3)에 대응하는 신호 경로를 각각 접속 가능하게 되어 있다. 이것에 따라 1개의 메모리(200)는, 물리적으로, 커맨드(CMD), 출력 선택 온도 정보(Dtemp-1), 통합 온도 정보(Dtemp-2) 및 입력 선택 온도 정보(Dtemp3)의 각각에 개별적으로 대응하는 4개의 단자를 구비하는 것이 된다. 또한, 상기 각 신호 경로의 물리적인 상태로서는, 선모양일 필요는 없다. 예를 들면 상기 전극 사이의 접점으로서 형성되는 상태도 포함한다. 어쨌든, 대응하는 신호가 메모리(200) 및 로직 블록 사이에서 전달되기 위한 경로를 여기에서는 신호 경로라고 칭한다.
이 메모리 시스템(100)에 있어서, 커맨드(CMD)에 대응하는 신호 경로는 다음과 같이 하여 배선된다. 즉, 메모리(200)의 각각과 로직 블록(300)과의 사이에서 공통의 신호 경로에 의해 접속된다. 이에 의해, 로직 블록(300) 안의 메모리 컨트롤러(310)로부터 출력된 커맨드(CMD)는, 메모리(200)의 각각에 대하여 동시에 입력된다. 따라서, 로직 블록(300)으로부터 출력된 리프레시 커맨드도, 메모리(200)의 각각에 대하여 동시에 입력된다.
다음에 온도 정보의 배선에 관하여 설명한다. 이 설명에 있어서, 메모리(200)는, 입력 선택 온도 정보(Dtemp-3)와 출력 선택 온도 정보(Dtemp-1)의 각 온도 정보의 배선의 방법으로서 본 경우에는 직렬로 다단 접속되어 있는 것으로 해 볼 수 있다. 여기에서는, 제 1 메모리(200-1)를 초단으로 하고, 이후, 제 2 메모리(200-2), 제 3 메모리(200-3)···의 순서로, 2 단째, 3 단째···로 하여, 제 n 메모리를 최종단(n 단째)으로서 취급한다.
우선, 초단의 제 1 메모리(200-1)에 있어서는, 입력 선택 온도 정보(Dtemp3)를 입력하지 않기 때문에, 이것에 대응하는 단자에 신호 경로는 접속되지 않는다. 초단의 제 1 메모리(200-1)의 출력 선택 온도 정보(Dtemp-1)에 대응하는 단자와, 그 다음 단으로 된 2 단째의 제 2 메모리(200-2)의 입력 선택 온도 정보(Dtemp-3)에 대응하는 단자가 신호 경로 경유로 접속된다. 다음에, 2 단째의 제 2 메모리(200-2)의 출력 선택 온도 정보(Dtemp-1)에 대응하는 단자와, 그 다음 단으로 된 3 단째의 제 3 메모리(200-3)의 입력 선택 온도 정보(Dtemp-3)에 대응하는 단자가 신호 경로 경유로 접속된다. 이후, 최종단의 제 n 메모리(200-n)에 이르기까지 동일한 접속 상태로 된다. 즉, i 단째의 제i 메모리(200-2)의 출력 선택 온도 정보(Dtemp-1)에 대응하는 단자와, 그 다음 단으로 된 i+1 단째의 제(i+1)메모리(200-(i+1))의 입력 선택 온도 정보(Dtemp-3)에 대응하는 단자가 신호 경로 경유로 접속된다.
이와 같이, 출력 선택 온도 정보(Dtemp-1)와 입력 선택 온도 정보(Dtemp3)의 신호 경로의 배선에 관해서는, 메모리(200) 및 로직 블록 사이에서 직렬로 되도록 하여 다단 접속되어 있다고 봐도 좋은 구성으로 되어 있다.
다음에, 통합 온도 정보(Dtemp-2)에 관해서는, 메모리(200)의 각각에 있어서 통합 온도 정보(Dtemp-2)에 대응의 단자가 공통의 신호 경로 경유로 접속되게 되어 있다. 이에 의해, 후술하는 바와 같이 하여 최종단의 제 n 메모리(200-n)로부터 출력된 통합 온도 정보(Dtemp-2)는, 이것에 의해 전단의 메모리(200)의 각각에 대하여 동시에 입력된다. 또한, 로직 블록(300)의 메모리 컨트롤러(310)의 통합 온도 정보(Dtemp-2)에 대응의 단자에 관해서는, 최종단의 제 n 메모리(200-n)의 출력 선택 온도 정보(Dtemp-1)에 대응의 단자와 접속된다.
[통합 온도 정보의 생성예]
다음에, 동일한 도 1을 참조하여, 통합 온도 정보(Dtemp-2)의 생성예에 관하여 설명한다. 결과적으로, 통합 온도 정보(Dtemp-2)는, 제 1 메모리(200-1)로부터 제 n 메모리(200-n)에 얻어지는 자기 온도 정보(Dtemp-0)중에서 가장 높은 온도 상태를 나타내는 것이 된다.
우선, 초단의 제 1 메모리(200-1)에 있어서는, 출력 선택 온도 정보(Dtemp-1)로서, 반드시, 자기가 가지는 온도 센서(220)로부터 출력된 자기 온도 정보(Dtemp-0)를 출력한다. 즉, 초단의 제 1 메모리(200-1)의 출력 선택 온도 정보(Dtemp-1)는, 항상 자기 온도 정보(Dtemp-0)와 동일한 온도 상태를 나타내는 것이 된다.
2 단째의 제 2 메모리(200-2)에 있어서는, 전단의 제 1 메모리(200-1)로부터의 출력 선택 온도 정보(Dtemp-1)를 입력 선택 온도 정보(Dtemp-3)로서 입력한다. 다음에, 제 2 메모리(200-2)는, 자기의 온도 센서(220)로부터 출력된 자기 온도 정보(Dtemp-0)와, 입력 선택 온도 정보(Dtemp-3)를 비교하고, 양자중에서 더 높은 온도 상태를 나타내는 온도 정보를 선택한다. 그리고, 선택한 온도 정보를, 출력 선택 온도 정보(Dtemp-1)로서 출력한다. 이 출력 선택 온도 정보(Dtemp-1)는 신호 경로를 이용하여 차단의 메모리(200-3)가 입력 선택 온도 정보(Dtemp-3)로서 입력한다.
제 3 메모리(200-3)도, 전단의 제 2 메모리(200-2)와 마찬가지로, 자기의 온도 센서(220)로부터 출력된 자기 온도 정보(Dtemp-0)와, 입력 선택 온도 정보(Dtemp-3)를 비교하고, 양자중에서 더 높은 온도 상태를 나타내는 온도 정보를 선택한다. 그리고, 선택한 온도 정보를 출력 선택 온도 정보(Dtemp-1)로서 출력하고, 이것을 차단의 메모리가 입력 선택 온도 정보(Dtemp-3)로서 입력한다. 이후, 동일하게 하여, 최종단의 제 n 메모리(200-n)까지, 자기 온도 정보(Dtemp-0)와 입력 선택 온도 정보(Dtemp-3)중에서, 더 높은 온도 상태를 나타내는 온도 정보를 선택하고, 출력 선택 온도 정보(Dtemp-1)로서 출력한다.
이와 같이 출력 선택 온도 정보(Dtemp-1)와 입력 선택 온도 정보(Dtemp-3)가 메모리(200) 사이에서 입출력되어 간다. 이에 의해, 최종단의 제 n 메모리(200-n)에 선택된 온도 정보는, 각 메모리(200)에 얻어지는 자기 온도 정보(Dtemp-0)가 나타내는 온도 상태중에서 가장 높은 온도 상태를 나타내는 것으로 된다. 또한, 이와 같이 하여 얻어진 온도 상태는, 각 메모리(200)의 자기 온도 정보(Dtemp-0)를 통합한 온도 상태를 나타내고 있다고 볼 수 있다.
제 n 메모리(200-n)는, 이 선택한 온도 정보를, 상기한 바와 같이 출력 선택 온도 정보(Dtemp-1)로서 출력한다. 이 출력은, 로직 블록(300)의 메모리 컨트롤러(310)가 통합 온도 정보(Dtemp-2)로서 입력한다. 또한, 제 n 메모리(200-n)는, 선택한 온도 정보를, 통합 온도 정보(Dtemp-2)에 대응의 단자로부터도 출력시킨다. 이에 의해, 최종단 이외의 메모리(200)의 전부에 대해 공통으로, 통합 온도 정보(Dtemp-2)가 입력된다. 후술하지만, 제 1 메모리(200-1)로부터 제 n 메모리(200-n)까지의 각 메모리는, 각각, 통합 온도 정보(Dtemp-2)와, 자기 온도 정보(Dtemp-0)에 의거하여, 자신의 온도 상태에 따라 적절하게 되는 리프레시 빈도를 설정할 수 있다.
본 발명의 실시의 형태의 메모리 시스템(100)은, 후술하는 바와 같이 하여 로직 블록(300)(메모리 컨트롤러(310))으로부터 각 메모리(200)에 대해, 통합 온도 정보(Dtemp-2)에 따른 빈도로 리프레시 커맨드를 브로드캐스트에 의해 송신시킨다. 게다가, 각 메모리(200)는, 각각의 자기 온도 정보(Dtemp-0)가 나타내는 온도 상태에 따라 적절한 리프레시 빈도를 개별적으로 설정할 수 있다. 그리고, 상기 도 1에 도시한 온도 정보의 배선의 상태와, 이것에 수반하는 통합 온도 정보(Dtemp-2) 생성을 위한 구성을 취한 것으로, 본 발명의 실시의 형태에서는, 온도 정보에 관한 배선이 간략화된다.
예를 들면, 종래에 있어서 메모리 시스템의 각 메모리의 온도 상태에 따라 개별적으로 리프레시 동작의 빈도를 설정하려고 한 경우에는, 각 메모리의 온도 센서에 의해 얻어진 자기 온도 정보의 각각을, 로직 블록에 입력시킬 필요가 있다. 이 경우, 각 메모리로부터 로직 블록에 온도 정보를 입력시키기 위한 배선이, 메모리의 수만 필요하게 되어 버린다. 이것에 수반하여, 로직 블록에는, 메모리의 수에 따른 만큼의 온도 정보의 입력단자를 설치하여야 한다. 또한, 로직 블록은, 입력된 온도 정보에 따라 메모리마다 적절한 리프레시 빈도를 설정한다. 이 때문에, 로직 블록은, 유니캐스트에 의해 메모리마다 다른 리프레시 커맨드를 송신하여야 한다. 이 경우, 로직 블록에는 메모리마다에 따른 리프레시 커맨드를 위한 인터럽트 처리가 발생하고, 예를 들면 처리 속도의 저하이거나 버스의 이용 효율의 저하등을 초래한다.
이것에 대해 본 발명의 실시의 형태에서는, 도 1에 나타내는 바와 같이, 출력 선택 온도 정보(Dtemp-1)의 신호 경로는, 차단의 메모리(200) 또는 로직 블록(300)(최종단의 제 n 메모리(200-n)의 경우)에 접속되면 좋다. 즉, 종래와 같이 하여, 각 메모리(200)로부터의 출력 선택 온도 정보(Dtemp-1)의 신호 경로를 전부 로직 블록(300)에 접속할 필요가 없다. 이에 의해, 로직 블록(300)에 있어서는, 통합 온도 정보(Dtemp-2)를 입력하기 위한 단자가 1개만으로 좋은 것이 된다. 또한, 통합 온도 정보(Dtemp-2)는, 메모리(200)의 사이에서는 공통의 신호 경로로 접속되어 있다. 즉, 본 발명의 실시의 형태에 있어서는, 온도 정보에 관한 배선이 보다 간략하게 된다.
또한, 본 발명의 실시의 형태에 있어서는, 로직 블록(300)은 브로드캐스트에 의해 리프레시 커맨드를 송신한다. 브로드캐스트에서는, 로직 블록(300)(메모리 컨트롤러(310))이 제어하는 리프레시 동작의 빈도는, 각 메모리(200)에 대해 공통으로 되기 때문에, 메모리마다에 따른 리프레시 커맨드의 인터럽트 처리는 발생하지 않는다. 따라서, 먼저 말한 처리 속도나 버스 이용 효율의 저하는 없다. 그러나, 본 발명의 실시의 형태에 있어서는, 브로드캐스트에 의해 리프레시 커맨드를 받는 사양임에도 불구하고, 메모리(200)마다 개별적으로 리프레시 동작의 빈도를 변경 설정 가능하게 되어 있다.
[메모리의 전체 구성예]
도 2의 블록도는, 본 발명의 실시의 형태로서, 리프레시 동작에 관련된 메모리(200)의 구성예를 나타내고 있다. 도시하는 바와 같이, 메모리(200)는, 리프레시 커맨드 디코더(210), 온도 센서(220), 리프레시 제어 회로(600), 리프레시 어드레스 카운터(230), 로우(row) 제어 회로(240), 메모리 어레이(250)를 구비하고 이루어진다.
리프레시 커맨드 디코더(210)는, 커맨드(CMD)에 관한 디코드 처리로서, 리프레시 동작을 명령하는 리프레시 커맨드를 변별하고 추출한 부위이다. 보다 구체적으로는, 리프레시 커맨드 디코더(210)는, 로직 블록(300)(메모리 컨트롤러(310))으로부터의 커맨드(CMD)를 수신하고 입력한다. 그리고, 입력한 커맨드(CMD)의 커맨드(ID)등을 참조하는 것으로 리프레시 커맨드인지 아닌지를 식별한다. 그리고, 리프레시 커맨드인 것을 식별한 경우에는 간접 리프레시 트리거(RFTG-2)를 발행하고 출력한다. 간접 리프레시 트리거(RFTG-2)는, 본래는, 후술의 메모리 어레이(250)에 리프레시 동작을 실행시키기 위한 트리거로 된 신호이고, 예를 들면 리프레시 커맨드의 수신 타이밍에 응답한 펄스로 된다. 단, 본 발명의 실시의 형태의 경우에는, 이 때접 리프레시 트리거(RFTG-2)는 직접적인 트리거로는 되지 않고, 리프레시 제어 회로(600)에, 간접 리프레시 트리거(RFTG-2)를 기초로 출력된 직접 리프레시 트리거(RFTG-2)가 직접적인 트리거로 된다. 또한, 메모리(200)에 있어서 커맨드(CMD)를 수신하는 단자 및 리프레시 커맨드 디코더(2)로 이루어지는 부위가, 특허청구의 범위에 기재된 리프레시 커맨드 수신부의 일례로 된다. 또한, 간접 트리거 신호(RFTG-1), 직접 리프레시 트리거(RFGT-2)는, 각각, 특허청구의 범위에 기재된 잠정 리프레시 트리거, 리프레시 트리거의 일례로 된다.
온도 센서(220)는, 도 1에 진술한 바와 같이, 대응하는 메모리의 온도를 검출하고, 그 검지한 온도 상태를 나타내는 자기 온도 정보(Dtemp-0)를 출력하는 것이다. 또한, 온도 센서(220)는, 동일한 메모리(200)에 있어서 메모리 어레이(250)의 부근에 배치된 것이 바람직하지만, 메모리(200)로서의 칩에 있어서 물리적인 제약에 의해, 다소 떨어진 위치에 배치된 경우도 있을 수 있다.
리프레시 제어 회로(600)는, 리프레시 커맨드 디코더(210)보다 입력된 간접 리프레시 트리거(RFTG-2)를 이용하고 직접 리프레시 트리거(RFTG-2)를 생성하고 출력(발행)한 것이다. 직접 리프레시 트리거(RFTG-2)는, 예를 들면 대응하는 메모리(200)의 자기의 온도 상태에 대응하는 빈도로 리프레시 동작이 실행되도록 출력 간격이 설정된 펄스로서 얻어진다. 또한, 리프레시 제어 회로(600)는, 도 1에 설명했던 것처럼 하여 출력 선택 온도 정보(Dtemp-1)를 생성하고 출력하는 것이다.
이 리프레시 제어 회로(600)에 있어서는, 온도 센서(220)로부터의 자기 온도 정보(Dtemp-0)를 입력한다. 또한, 입력 선택 온도 정보(Dtemp-3)를 입력한다. 또한, 출력 선택 온도 정보(Dtemp-1)를 출력한다. 또한, 대응의 메모리(200)가 최종단 이외의 경우에는 통합 온도 정보(Dtemp-2)를 입력하고, 최종 단계인 경우에는 통합 온도 정보(Dtemp-2)를 출력하도록 전환할 수 있다.
또한, 리프레시 제어 회로(600)는, 모드 전환 신호(TRNMODE)와, 레지스터 정보(RGMEM)를 입력한다. 이들 모드 전환 신호(TRNMODE)와 레지스터 정보(RGMEM)의 의의와, 이러한 신호, 정보에 따른 리프레시 제어 회로(600)의 동작에 관해서는 후술한다.
리프레시 어드레스 카운터(230)는, 리프레시 어드레스(ADRRF)를 카운트하고 출력하는 카운터이다. 리프레시 어드레스(ADRRF)의 카운트는, 입력된 직접 리프레시 트리거(RFTG-2)의 펄스를 얻을 수 있을 때마다 실행된다.
로우 제어 회로(240)는, 메모리 어레이(250)에 대한 리프레시를 행 단위로 순차적으로 행한 것이다. 이 때문에, 로우 제어 회로(240)는, 리프레시 어드레스(ADRRF)와 직접 리프레시 트리거(RFTG-2)를 입력한다. 그리고, 로우 제어 회로(240)는, 리프레시 어드레스(ADRRF)가 나타내는 메모리 어레이(250)의 행을 선택하고, 그 선택 행의 메모리 셀에 대해, 직접 리프레시 트리거(RFTG-2)의 펄스에 따른 타이밍에 리프레시를 위한 전류를 흐르게 한다. 이에 의해, 리프레시 어드레스(ADRRF)의 갱신에 따라, 행 순서에 의한 리프레시 동작이 행하여 간다.
메모리 어레이(250)는, 다이내믹형 메모리 셀을 배열(array)상에 나열한 기억 소자 군이다. 이 메모리 어레이(250)의 각 메모리 셀에는, 예를 들면 종방향으로 승(昇)순으로 되도록 로우 어드레스가 부여되고, 횡방향으로 승순으로 되도록 칼럼 어드레스가 부여된다. 지금까지의 설명에서 이해되도록, 이 메모리 어레이(250)를 형성하는 메모리 셀이 리프레시 동작의 대상으로 된다.
[리프레시 제어 회로의 구성예]
도 3의 블록도는, 리프레시 제어 회로(600)의 구성예를 나타내고 있다. 이 도에 나타내는 바와 같이 하여, 리프레시 제어 회로(600)는, 온도 정보 선택부(610), 스위치부(620) 및 트리거 발행 빈도 설정부(630)를 구비하는 것으로 해 볼 수 있다.
여기에서 우선, 모드 전환 신호(TRNMODE)에 관하여 설명해 둔다. 본 발명의 실시의 형태의 메모리 시스템(100)은, 먼저 도 1에 진술한 바와 같이, 로직 블록(300)이 브로드캐스트에 의해 메모리(200)를 공통으로 제어하는다. 그 한쪽으로, 메모리(200)의 각각이 자립하고 자기의 온도 상태에 따른 적절한 리프레시 동작의 빈도를 설정한다는 모드 동작이다. 그러나, 본 발명의 실시의 형태의 메모리 시스템(100)은, 예를 들면 먼저 말한 종래의 구성에 따라 로직 블록(300)이 각 메모리(200)의 리프레시 동작을 개별적으로 제어하는 모드 동작도 가능하게 되어 있다. 여기에서는 본 발명의 실시의 형태에 대응하는 전자의 모드를 공통 제어 모드라고 칭하고, 종래에 따른 후자의 모드를 개별 제어 모드라고 칭한다.
모드 전환 신호(TRNMODE)는, 메모리 시스템(100)으로서 상기 공통 제어 모드와 개별 제어 모드와의 어느 쪽의 구성이 채택되어 있는 것인가를 나타내는 신호이고, 예를 들면, 공통 제어 모드를 나타내는 경우에는 "H", 개별 제어 모드를 나타내는 경우에는 "L"로 된다. 온도 정보 선택부(610)와 트리거 발행 빈도 설정부(630)는, 모드 전환 신호(TRNMODE)에 따라, 공통 제어 모드와 개별 제어 모드에 대응하는 동작 모드의 사이에서 교체를 행한다.
또한, 도 3의 설명에 있어서는, 모드 전환 신호(TRNMODE)는 항상 ""H""이고, 따라서 온도 정보 선택부(610)와 트리거 발행 빈도 설정부(630)는, 공통 제어 모드에 대응하는 동작인 것을 전제로 한다.
또한, 레지스터 정보(RGMEM)는, 대응의 메모리(200)가, 메모리 시스템(100)의 다단 접속 구성에 있어 하단째의 메모리인 것인가를 나타내는 정보이고, 예를 들면 그 메모리(200)가 구비한 레지스터(여기에서는 도시하지 않음)에 있어서 지지되어 있다. 이 레지스터 정보(RGMEM)는 스위치부(620)의 온/오프를 제어하는 신호로서 입력되어 있다. 그리고, 이 스위치부(620)는, 예를 들면, 레지스터 정보(RGMEM)에 의해 최종단 이외의 메모리인 것이 나타나는 경우에는 오프로, 최종단의 메모리인 것이 나타나는 경우에 온이 되도록 하여 제어되는 것으로 한다.
우선, 온도 정보 선택부(610)의 동작으로부터 설명한다. 온도 정보 선택부(610)는, 입력 선택 온도 정보(Dtemp-3)와 온도 센서(220)로부터의 자기 온도 정보(Dtemp-0)를 입력한다. 그리고, 입력한 입력 선택 온도 정보(Dtemp-3)와 자기 온도 정보(Dtemp-0)의 각각이 나타내는 온도 상태를 비교하고, 더 높은 온도를 나타내는 온도 상태의 온도 정보를 선택하고, 출력 선택 온도 정보(Dtemp-1)로서 출력한다. 또한, 입력 선택 온도 정보(Dtemp-3)와 자기 온도 정보(Dtemp-0)의 각각이 나타내는 온도 상태로서 온도가 동일한 경우에는, 어느 쪽의 온도 정보를 선택하여 출력해도 좋다.
또한, 초단의 제 1 메모리(200-1)의 경우에는, 온도 정보 선택부(610)에 대해 입력 선택 온도 정보(Dtemp-3)는 입력되지 않는다. 이것에 따라서는, 온도 정보 선택부(610)는, 온도 센서(220)로부터 입력한 자기 온도 정보(Dtemp-0)를 그대로 출력 선택 온도 정보(Dtemp-1)로서 출력시키도록 동작한다.
또한, 리프레시 제어 회로(600)에 있어서, 출력 선택 온도 정보(Dtemp-1)의 신호 경로는, 분기되어 스위치부(620)의 한 끝에 입력되어 있다. 스위치부(620)의 다른 한단은, 통합 온도 정보(Dtemp-2)의 신호 경로와 접속되어 있다. 스위치부(620)는, 전술한 바와 같이, 대응의 메모리(200)가 최종단의 경우에만 온으로 된다. 스위치부(620)가 온의 상태에서는, 출력 선택 온도 정보(Dtemp-1)의 신호 경로가 스위치부(620)를 이용하고, 통합 온도 정보(Dtemp-2)의 신호 경로와 접속된다. 이에 의해, 도 1의 제 n 메모리(200-n)로서 나타내는 바와 같이, 출력 선택 온도 정보(Dtemp-1)를 통합 온도 정보(Dtemp-2)로서 외부에 출력시키는 기능을 얻을 수 있다. 또한, 출력 선택 온도 정보(Dtemp-1)를 통합 온도 정보(Dtemp-2)로서 트리거 발행 빈도 설정부(630)에 입력시키는 기능을 얻을 수 있다.
이것에 대해, 메모리(200)가 최종단 이외인 경우에는, 스위치부(620)가 오프로 된다. 이에 의해, 도 1의 최종단 이외의 메모리로서도 나타내는 바와 같이, 리프레시 제어 회로(600)는, 외부에서의 통합 온도 정보(Dtemp-2)를 입력하도록 동작한다. 또한, 스위치부(620)는, 특허청구의 범위에 기재된 신호 전환부의 일례가 된다.
다음에, 트리거 발행 빈도 설정부(630)는, 직접 프레시 트리거(RFTG-2)의 발행 빈도를 변경 설정한다. 트리거 발행 빈도 설정부(630)에 대해서는, 통합 온도 정보(Dtemp-2), 자기 온도 정보(Dtemp-0), 및 간접 리프레시 트리거(RFTG-1)가 입력된다. 트리거 발행 빈도 설정부(630)는, 우선, 통합 온도 정보(Dtemp-2)와 자기 온도 정보(Dtemp-0)의 온도 상태의 관계에 의거하여, 간접 리프레시 트리거(RFTG-1)의 펄스의 추출 비율을 판정한다. 그리고, 판정한 추출 비율에 의해 간접 리프레시 트리거(RFTG-1)로부터 펄스를 추출하고, 이때 후원 처리후의 펄스를 직접 프레시 트리거(RFTG-2)로서 출력한다. 이 직접 프레시 트리거(RFTG-2)의 펄스 출력 주기가, 현재의 자기의 온도 상태에 적합한 리프레시 동작의 빈도에 대응하는 것이 된다. 이와 같이 하여 직접 프레시 트리거(RFTG-2)의 펄스 발행 빈도가 변경된다. 또한, 여기에서의 추출 처리에는, 추출 비율이 0%이라고 판정되어 실질 추출을 실행하지 않는 경우도 포함된다. 또한, 이와 같은 추출 처리에 의해 형성되는 직접 프레시 트리거(RFTG-2)의 펄스는, 그 발행 빈도가 리프레시 커맨드의 수신 빈도와 다른 경우는 있다. 그러나, 간접 트리거 신호(RFTG-1)와 마찬가지로 리프레시 커맨드의 수신 타이밍에는 동기한 것으로 된다.
[리프레시 제어 회로의 구체적 구성예]
다음에, 도 4의 A의 논리 회로도는, 상기 도 3에 나타낸 리프레시 제어 회로(600)의 구성의 한 구체적인 예를 나타내고 있다. 또한, 이 도면에 대응하여서는, 도 6에 나타내는 바와 같이 하여 온도 정보와 리프레시 레이트를 정의하고 있는 것을 전제로 한다. 즉, 온도 정보(Dtemp)가 나타내는 온도 상태로서는 저온과 고온과의 2 값으로 하여 정의한다. 이 경우에는 "L"이라면 저온, "H"라면 고온을 나타내는 것으로 한다. 또한, 이 정의에 관해서는, 자기 온도 정보(Dtemp-0), 출력 선택 온도 정보(Dtemp-1), 통합 온도 정보(Dtemp-2), 입력 선택 온도 정보(Dtemp-3)의 각각에 대하여 공통으로 한다.
그리고, 상기의 온도 상태의 정의에 따른 리프레시 레이트로서는, 온도 정보(Dtemp)가 "L"로 되고 저온을 나타내는 경우에는 0.5 배를 대응시키고, "H"로 되어 고온을 나타내는 경우에는 1 배를 대응시키는 것으로 한다.
도 4의 A에 있어서, 온도 정보 선택부(610)는, 셀렉터(611), NAND 게이트(612), 인버터(613) 및 OR 게이트(614)를 구비하고 이루어진다. 스위치부(620)는, 클록드 버퍼(clocked buffer; 621)를 구비하여 이루어진다. 또한, 트리거 발행 빈도 설정부(630)는, 배타적 NOR 게이트(631), 셀렉터(632), 플립플롭(633, 634), 인버터(635), AND 게이트(636), 셀렉터(637), 플립플롭(638)을 구비하여 이루어진다.
온도 정보 선택부(610)에 있어서, 셀렉터(611)는, 입력 신호인 입력 선택 온도 정보(Dtemp-3)와, "L"로 고정의 고정 신호중에서, 모드 전환 신호(TRNMODE)에 따라 어느 쪽이나 한쪽의 신호를 선택하고 출력하는 것이다. 구체적으로는, 셀렉터(611)는, 모드 전환 신호(TRNMODE)가 "H"인 경우에 입력 선택 온도 정보(Dtemp-3)를 선택하고, "L"인 경우에 고정 신호를 선택한다. 여기에서의 설명으로는, 공통 제어 모드로 되어 있는 것에 따라 모드 전환 신호(TRNMODE)는 "H"로 되기 때문에, 셀렉터(611)는 항상 입력 선택 온도 정보(Dtemp-3)를 선택한다.
OR 게이트(614)는, 셀렉터(611)의 출력인 입력 선택 온도 정보(Dtemp-3)와 온도 센서(220)로부터의 자기 온도 정보(Dtemp-0)와의 논리합을, 출력 선택 온도 정보(Dtemp-1)로서 출력하는 것이다. OR 게이트(614)는 적어도 한쪽의 입력이 "H"라면 "H"를 출력한다. 따라서, OR 게이트(614)는, 입력 선택 온도 정보(Dtemp-3)와 자기 온도 정보(Dtemp-0)중에서 높은 온도 상태의 온도 정보를 선택하고, 출력 선택 온도 정보(Dtemp-1)로서 출력하는 동작을 행하고 있는 것으로 볼 수 있다. 또한, OR 게이트(614)는, 입력 선택 온도 정보(Dtemp-3)와 자기 온도 정보(Dtemp-0)가 모두 "H"라면 "H"를 출력하고, 모두 "L"이라면 "L"을 출력한다. 즉, 동일한 온도 상태를 나타내고 있으면, 그 온도 상태를 나타내는 출력 선택 온도 정보(Dtemp-1)를 출력한다.
또한, 입력 선택 온도 정보(Dtemp-3)의 신호 경로에는, NAND 게이트(612) 및 인버터(613)로 이루어지는 고정 신호 회로가 접속된다. 이 고정 신호 회로는, 대응의 메모리(200)가 초단에 배치된 것으로 입력 선택 온도 정보(Dtemp-3)가 입력되지 않는 경우, 셀렉터(611)의 입력 선택 온도 정보(Dtemp-3)에 대응하는 입력을 "L"에 유지하는 것이다.
NAND 게이트(612)에는 리셋 신호(RST)와 입력 선택 온도 정보(Dtemp-3)가 입력된다. 인버터(613)는, NAND 게이트(612)의 출력을 반전시키고, NAND 게이트(612)에 있어서 입력 선택 온도 정보(Dtemp-3)의 입력측에 대해 출력한다.
리셋 신호(RST)는, 예를 들면 각종 초기화의 트리거로 된 신호이고, 이 경우에는 전원의 시동시등에 있어 "L"의 펄스로 되고, 이후 "H"를 유지한 신호이다. 상기의 고정 신호 회로는, 리셋 신호(RST)가 "L"에 내려가는 것에 따라 인버터(613)의 출력으로서 "L"로 고정한다. 단, 외부에서의 입력 선택 온도 정보(Dtemp-3)가 "H"와 "L"로 반전하면, 이것에 따라, 인버터(613)의 출력도 "H"와 "L"로 반전한다.
이것에 대해, 외부에서 입력 선택 온도 정보(Dtemp-3)가 입력되지 않는다면, "L"로 고정된 채로 된다. 이에 의해, 초단의 제 1 메모리(200-1)에 있어서는, 정상적으로 입력 선택 온도 정보(Dtemp-3)의 신호 경로가 "L"에 대응하는 전위로 고정된다. 또한, 이것에 따라, OR 게이트(614)는, 항상, 자기 온도 정보(Dtemp-0)를 출력 선택 온도 정보(Dtemp-1)로서 출력한다고 한다, 초단의 제 1 메모리(200-1)에 대응하는 동작으로 된다.
또한, 스위치부(620)에 있어서 클록드 버퍼(621)는, 출력 선택 온도 정보(Dtemp-1)와 통합 온도 정보(Dtemp-2)의 신호 경로간의 온/오프를 행하는 것이다. 이 경우에는, 클록드 버퍼(621)의 입력측에 출력 선택 온도 정보(Dtemp-1)의 신호 경로가 접속되고, 그 출력측에 통합 온도 정보(Dtemp-2)의 신호 경로가 접속된다.
클록드 버퍼(621)의 클록인 레지스터 정보(RGMEM)는, 전술한 바와 같이 메모리 시스템(100)의 다단 구성에 있어 하단째의 메모리인 것인가를 나타내는 정보이다. 그리고, 최종단의 메모리에 대응하여서는, 예를 들면 0의 ID 번호가 부착되고, 이것에 따라 레지스터 정보(RGMEM)는 ""L""로 된 것으로 한다. 이것에 대해, 최종단 이외의 메모리의 경우에는, 레지스터 정보(RGMEM)는 ""H""로 되는 것으로 한다.
이에 의해, 클록드 버퍼(621)는, 레지스터 정보(RGMEM)가 "L"일 때에, 이것이 반전하고 "H"의 클록이 입력되고, 출력 선택 온도 정보(Dtemp-1)를 그대로 통합 온도 정보(Dtemp-2)로서 출력한다. 즉, 최종단의 제 n 메모리(200-n)에 대응하는 온도 정보의 입출력 경로가 형성된다. 이것에 대해, 레지스터 정보(RGMEM)가 "L"일 때에는, 출력 선택 온도 정보(Dtemp-1)와 통합 온도 정보(Dtemp-2)의 신호 경로는 차단된 상태로 된다. 이 결과, 최종단 이외의 메모리(200)에 대응하는 온도 정보의 입출력 경로를 형성한다.
다음에, 트리거 발행 빈도 설정부(630)에 있어서, 배타적 NOR 게이트(631)는, 통합 온도 정보(Dtemp-2)와 자기 온도 정보(Dtemp-0)의 온도 상태가 일치하고 있는지 아닌지를 검출하는 기능을 갖는다. 구체적으로, 배타적 NOR 게이트(631)는, 통합 온도 정보(Dtemp-2)와 자기 온도 정보(Dtemp-0)가 각각 "H", "L" 또는 "L", "H"로 되어 일치하지 않는 상태라면 "L"을 출력한다. 한쪽, 통합 온도 정보(Dtemp-2)와 자기 온도 정보(Dtemp-0)가 모두 "H", 또는 모두 "L"로 된 일치의 상태라면 "H"를 출력한다.
또한, 배타적 NOR 게이트(631)는, 직접 리프레시 트리거(RFTG-1)를 생성하기 위해 간접 리프레시 트리거(RFTG-1)로부터 펄스를 추출할 때의 추출 비율을 설정하고 있는 것으로 볼 수 있다. 여기에서의 추출 비율은, 도 6에 나타낸 것처럼 리프레시 레이트가 1 배, 0.5 배의 2 단계에서 정의되어 있는 것에 따라, 0%(추출하지 않음)와 50%의 어느 한쪽으로 된다. 이 경우, 배타적 NOR 게이트(631)의 출력이 "H"일 때 추출율 0%(추출하지 않음)이 되고, "L"일 때 추출율 50%가 된다.
셀렉터(632)는, 모드 전환 신호(TRNMODE)에 따라, 배타적 NOR 게이트(631)의 출력과 "H"에 고정된 고정 신호와의 어느 쪽인지를 선택하고 출력하는 것이다. 여기에서는, 전술과 같이 공통 제어 모드를 전제로 하는 것에 대응하여 모드 전환 신호(TRNMODE)는 "H"하고 한다. 따라서, 셀렉터(632)는, 항상 배타적 NOR 게이트(631)의 출력을 선택하고 출력한다.
플립플롭(633)은, 상기 셀렉터(632)로부터의 출력인 신호(S1)를, 간접 리프레시 트리거(RFTG-1)에 동기시킨 신호(S2)로서 출력하는 것이다.
플립플롭(634) 및 인버터(635)는, 간접 리프레시 트리거(RFTG-1)의 펄스를 얻을 수 있는 때마다 반전한 신호(S3)를 생성하는 것이다. 이 때문에 플립플롭(634)은, 클록으로서 간접 리프레시 트리거(RFTG-1)를 입력한다. 또한, 인버터(635)는, 플립플롭(634)의 출력인 신호(S3)를 반전시키고 입력단자에 귀환시키고 있다.
AND 게이트(636)는, 신호(S3)와 간접 리프레시 트리거(RFTG-1)와의 논리적을 출력하는 것으로, 간접 리프레시 트리거(RFTG-1)로부터 펄스를 추출한 신호(S4)를 출력한다. 이 경우의 AND 게이트(636)는, 1개 간격에 펄스를 추출하지만, 이것은 50%의 추출 비율에 의한 추출을 행하는 것을 의미한다.
셀렉터(637)는, 신호(S2)에 따라 간접 리프레시 트리거(RFTG-1)와 신호(S4)의 어느 한쪽을 선택하고 출력하는 것이다. 셀렉터의 전환 신호인 신호(S2)는, 추출 비율의 설정 결과에 상당한 배타적 NOR 게이트(631)의 출력에 대응한다. 셀렉터(637)는, 설정된 추출 비율에 따라, 간접 리프레시 트리거(RFTG-1)로부터 펄스를 추출하여 출력하는데 상당한 동작을 행한다.
또한, 플립플롭(638)은, 셀렉터(637)의 출력을, 외부에서의 클록(C"L"K)에 동기시키고, 직접 리프레시 트리거(RFTG-2)로서 출력하기 위한 부위이다. 또한, 플립플롭(638)은, 예를 들면 메모리 어레이(250)등에 비동기형을 채용하는 경우 등에는 생략되어 괜찮다. 따라서, 실질은, 셀렉터(637)의 출력이 직접 리프레시 트리거(RFTG-2)로 된다.
도 4의 B에는, 온도 정보 선택부(610)에 있어서 고정 신호 회로의 다른 예를 나타내고 있다. 즉, 도 4의 A에 도시하는 NAND 게이트(612) 및 인버터(613)에 대신하고, 셀렉터(615)를 설치하고, 출력 선택 온도 정보(Dtemp-3)와 "L"에 고정된 고정 신호를 입력한다. 전환 신호로서는 레지스터 정보(RGMEM1)를 입력한다. 여기에서 레지스터 정보(REGMEM1)는 "H"에 의해 초단의 메모리인 것을 나타내고, "L"에 의하여 이것 이외의 2 단째 이후의 메모리인 것을 나타내는 것으로 한다. 이에 의해, 메모리가 2 단째 이후의 제 2내지 제 n 메모리(200-2 내지 n)의 경우에는, 셀렉터(611)에 대해 항상 입력 선택 온도 정보(Dtemp-3)가 출력되고, 초단의 제 1 메모리(200-1)의 경우에는, "L"의 고정 신호가 출력된다.
[트리거 발행 빈도 설정부의 동작]
도 5의 타이밍 차트는, 도 4에 도시한 트리거 발행 빈도 설정부(630)의 동작을 나타내고 있다. 또한, 이 도에 도시하는 동작도, 예를 들면, 공통 제어 모드를 전제로 하고 모드 전환 신호(TRNMODE)가 "H"인 경우의 것이라고 한다.
우선, 간접 리프레시 트리거(RFTG-1)는, 도시하는 바와 같이 하여, 트리거 주기(Trf)에 의해 일정 간격으로 출력된다. 단, 이 트리거 주기(Trf)의 주기는, 로직 블록(300)(메모리 컨트롤러(310))이 입력하는 통합 온도 정보(Dtemp-2)가 "H"와 "L"의 어느 쪽인 것인가에 따라 교체되도록 변화한다. 즉, 메모리 컨트롤러(310)는, 도 6의 정의에 따라, 통합 온도 정보(Dtemp-2)가 "H"로 되고 고온을 나타내는 때에는, 예를 들면 시간 길이(T)에 의한 주기로 리프레시 커맨드를 발행한다. 이것에 대해, 저온을 나타내는 "L"일 때에는, 그 2 배의 시간 길이(2T)에 의한 주기로 리프레시 커맨드를 발행한다. 간접 리프레시 트리거(RFTG-1)의 펄스의 주기는, 이 리프레시 커맨드의 발행 타이밍에 대응한다. 따라서, 트리거 주기(Trf)의 주기는, 예를 들면 시간 길이(T, 2T)와의 사이에서 전환되도록 하여 변경된다.
이 경우의 신호(S1)는, 셀렉터(632)를 이용하여 얻어지는 배타적 NOR 게이트(631)의 출력으로 된다. 여기에서는, 시각(t4-1)보다 전까지는 통합 온도 정보(Dtemp-2)와 자기 온도 정보(Dtemp-0)가 일치하지 않은 것으로 한다. 그러나, 시각(t4-1)에 이르러 통합 온도 정보(Dtemp-2)와 자기 온도 정보(Dtemp-0)의 어느 한쪽이 반전하고 양자가 "H" 또는 "L"에 의해 일치한 것으로 한다. 이에 의해, 신호(S1)는, 시각(t4-1)보다 전에 있어서는 "L"로, 시각(t4-1) 이후에 있어 "H"로 된다.
이 신호(S1)는, 시각(t4)에서 상승한 간접 리프레시 트리거(RFTG-1)가 "H"의 도중의 때에 반전한다. 이것은, 신호(S1)과 간접 리프레시 트리거(RFTG-1)가 비동기인 것을 의미한다. 플립플롭(634)은, 이 신호(S1)를 예를 들면 간접 리프레시 트리거(RFTG-1)의 탄성 타이밍에 동기시키도록 하여, 타이밍 시프트를 행하고, 신호(S2)로서 출력시킨다. 이와 같이 하여 출력된 신호(S2)는, 예를 들면 도시하는 바와 같이, 시각(t4-1)이 경과하고 나서 처음에 간접 리프레시 트리거(RFTG-1)가 일어나는 시각 t5에 있어서, "L"로부터 "H"에 반전한 것으로 된다.
다음에, 플립플롭(634)로부터 출력된 신호(S3)은, 예를 들면 도시하는 바와 같이 하여, 간접 리프레시 트리거(RFTG-1)의 펄스의 탄성마다"H"라고 "L"로 반전한 것으로 된다. AND 게이트(636)의 출력인 신호(S4)는, 이 신호(S3)와 간접 리프레시 트리거(RFTG-1)의 논리 곱이기 위해(때문에), 도시하는 바와 같이 하여, 간접 리프레시 트리거(RFTG-1)에 대해 펄스가 1개 간격으로 출현한 신호로 된다. 즉, 추출하고 인솔하고 1/2에 의해 간접 리프레시 트리거(RFTG-1)로부터 펄스를 추출하는 신호로 된다.
그리고, 셀렉터(637)는, 전환 신호로서 입력된 신호(S2)가 "L"로 있는 시각 t5 이전에 대응해 은, 직접 리프레시 트리거(RFTG-2)로서 신호(S4)를 선택하고 출력한다. 이것에 대해, 신호(S2)가 "H"로 된 시각 t5 이후에 있어서는, 간접 리프레시 트리거(RFTG-1)를 선택하고 출력한다.
이와 같이, 도 4의 트리거 발행 빈도 설정부(630)는, 자기 온도 정보(Dtemp-0)와 통합 온도 정보(Dtemp-2)에 따라 나타나는 온도 상태가 동일한지 아닌지에 따라, 간접 리프레시 트리거(RFTG-2)의 발행 빈도를 1:2의 비율로 변경 설정한다.
그런데, 예를 들면 도 4의 A의 트리거 발행 빈도 설정부(630)에 있어서는, 플립플롭(634)을 생략하고 신호(S1)를 그대로 셀렉터(637)의 전환 제어 신호로서 입력시키는 것으로 하여도 좋다. 단, 이 경우에 있어서, 도 5의 시각(t4-1)과 같이 하여 간접 리프레시 트리거(RFTG-1)가 "H"로 된 기간에 있어서 신호(S2)가 "L"에 반전했다고 한다. 그러면, 셀렉터(637)는, 시각(t4-1)에 "H"의 간접 리프레시 트리거(RFTG-1)로부터 "L"의 신호(S4)의 선택으로 전환하게 된다. 이것은, 예를 들면 직접 리프레시 트리거(RFTG-2)의 펄스(pu"L"se) 파형의 출력시간의 단축에 의한 흐트러짐, 누락으로 연결되는 것으로, 예를 들면 동작의 안정성등의 점에서 바람직한 것은 아니다. 그러면, 본 발명의 실시의 형태에서는, 플립플롭(634)에 의해 신호(S2)를 간접 리프레시 트리거(RFTG-1)에 동기시키고 있다. 이에 의해, 셀렉터(637)의 신호 전환 동작도 간접 리프레시 트리거(RFTG-1)에 동기한 것이 되고, 전술한 직접 리프레시 트리거(RFTG-2)의 펄스(pu"L"se) 파형이 흐트러짐, 누락은 생기지 않는다.
[진리치표]
도 7의 A 및 B는, 도 4에 나타낸 리프레시 제어 회로(600)의 동작에 대응하는 진리치표이다. 또한, 이 도에는, 여기까지 전제로 해 온 공통 제어 모드와 동시에 개별 제어 모드의 경우의 동작에 대응하는 진리치표도 나타나고 있다.
도 7의 A는, 온도 정보 선택부(610)의 동작에 대응하는 진리치표이다. 우선, 공통 제어 모드시에 있어서는 모드 전환 신호(TRNMODE)가 "H"로 된다. 게다가, 자기 온도 정보(Dtemp-0)가 "L"(온도 상태:저온), 또한 입력 선택 온도 정보(Dtemp-3)가 "L"(온도 상태:저온)의 경우에는, 출력 선택 온도 정보(Dtemp-1)는 "L"(온도 상태:저온)로 된다. 또한, 자기 온도 정보(Dtemp-0)가 "H"(온도 상태:고온), 또한 입력 선택 온도 정보(Dtemp-3)가 "L"(온도 상태:저온)의 경우에는, 출력 선택 온도 정보(Dtemp-1)는 "H"(온도 상태:고온)로 된다. 또한, 자기 온도 정보(Dtemp-0)가 "L"(온도 상태:저온), 또한 입력 선택 온도 정보(Dtemp-3)가 "H"(온도 상태:고온)의 경우에는, 출력 선택 온도 정보(Dtemp-1)는 "H"(온도 상태:고온)로 된다. 자기 온도 정보(Dtemp-0)가 "H"(온도 상태:고온), 또한 입력 선택 온도 정보(Dtemp-3)가 "H"(온도 상태:고온)의 경우에는, 출력 선택 온도 정보(Dtemp-1)는 "H"(온도 상태:고온)로 된다. 이 진리치표도, 자기 온도 정보(Dtemp-0)와 입력 선택 온도 정보(Dtemp-3)중 더 높은 온도 상태를 나타내는 온도 정보를 출력 선택 온도 정보(Dtemp-1)로서 선택하는 동작에 대응한다. 또한, 자기 온도 정보(Dtemp-0)와 입력 선택 온도 정보(Dtemp-3)의 온도 상태가 동일한 경우에는, 이 동일한 온도 상태를 나타내는 출력 선택 온도 정보(Dtemp-1)를 출력하는 동작에도 대응한다.
또한, 개별 제어 모드시에 대해서도 설명해 둔다. 개별 제어 모드시는 모드 전환 신호(TRNMODE)가 "L"로 된다. 게다가, 자기 온도 정보(Dtemp-0)가 "L"일 때(온도 상태:저온)에는, 입력 선택 온도 정보(Dtemp-3)는 무시하고, 출력 선택 온도 정보(Dtemp-1)도 "L"(온도 상태:저온)로 된다. 또한, 자기 온도 정보(Dtemp-0)가 "H"일 때(온도 상태:고온)에는, 입력 선택 온도 정보(Dtemp-3)는 무시하고, 출력 선택 온도 정보(Dtemp-1)도 "H"(온도 상태:고온)로 된다. 즉, 입력 선택 온도 정보(Dtemp-3)에 관계되지 않고 자기 온도 정보(Dtemp-0)를 그대로 출력 선택 온도 정보(Dtemp-1)로서 출력한다. 또한, 입력 선택 온도 정보(Dtemp-3)의 무시는, 예를 들면 도 4에 있어서는, 고정 신호 회로(NAND 게이트(612), 인버터(613))에 의해 시동시 이후, 입력 선택 온도 정보(Dtemp-3)를 항상 "L"로 유지시키는 동작이 상당한다. 또한, 개별 제어 모드에서는, 이와 같이 하여 각 메모리(200)로부터 출력된 출력 선택 온도 정보(Dtemp-1)를, 로직 블록(300)이 각각 다른 신호 경로에 의해 입력하는 구성을 취한다.
도 7의 B는, 트리거 발행 빈도 설정부(630)의 동작에 대응하는 진리치표이다. 우선, 공통 제어 모드의 경우의 모드 전환 신호(TRNMODE)는 "H"이다. 게다가, 자기 온도 정보(Dtemp-0)가 "L"(온도 상태:저온), 또한 통합 온도 정보(Dtemp-2)가 "L"(온도 상태:저온)인 경우는, 직접 리프레시 트리거(RFTG-2)로서는, 리프레시 커맨드를 1회 받는(수신하다) 때마다 발행된다. 이 경우, 리프레시 커맨드는, 저온에 대응해 0.5 배의 리프레시 레이트에 의한 빈도로 발행되고, 또한, 메모리(200) 자신도 저온이다. 그러면, 리프레시 커맨드의 수신 입력과 동일한 빈도로 직접 리프레시 트리거(RFTG-2)를 발행시키는 것으로 한다. 이것은, 예를 들면 리프레시 커맨드의 단위 수신 회수를 1 회라고 규정한 경우, 이 1 회의 단위 수신 회수마다에 따른 직접 리프레시 트리거(RFTG-2)의 발행 회수를 1로 하는 것에 상당한다.
또한, 자기 온도 정보(Dtemp-0)가 "L"(온도 상태:저온), 또한 통합 온도 정보(Dtemp-2)가 "H"(온도 상태:고온)인 경우, 직접 리프레시 트리거(RFTG-2)로서는, 리프레시 커맨드를 2회 받을 때마다 1회 발행되는 것으로 된다. 이때, 리프레시 커맨드는, 고온에 대응해 1 배의 리프레시 레이트에 의한 빈도로 발행되고 있는 것에 대해, 메모리(200) 자신은 저온이기 때문에, 0.5 배의 리프레시 레이트로 좋다. 그러면, 리프레시 커맨드의 수신 입력에 대해 50%가 되는 빈도에 의해 직접 리프레시 트리거(RFTG-2)를 발행시키는 것으로 한다. 이것은, 리프레시 커맨드에 관하여 규정한 단위 수신 회수 1마다 대응시키고, 직접 리프레시 트리거(RFTG-2)의 발행 회수를 0.5로 하는 것에 상당한다.
또한, 자기 온도 정보(Dtemp-0)가 "H"(온도 상태:고온), 또한 통합 온도 정보(Dtemp-2)가 "H"(온도 상태:고온)인 경우, 직접 리프레시 트리거(RFTG-2)로서는, 리프레시 커맨드를 받을 때마다 발행된 것으로 된다. 이때, 리프레시 커맨드는, 고온에 대응해 1 배의 리프레시 레이트에 의한 빈도로 발행되어 있지만, 메모리(200) 자신도 고온이므로 동일하게 1 배의 리프레시 레이트로 된다. 그러면, 리프레시 커맨드와 동일한 빈도에 의해 직접 리프레시 트리거(RFTG-2)를 발행시킨다는 것으로 한다.
또한, 개별 제어 모드시는 모드 전환 신호(TRNMODE)가 "L"로 된다. 게다가, 자기 온도 정보(Dtemp-0)가 "L"일 때(온도 상태:저온)에는, 통합 온도 정보(Dtemp-2)는 무시, 직접 리프레시 트리거(RFTG-2)는 리프레시 커맨드를 받을 때마다 발행w되는 것이 된다. 또한, 자기 온도 정보(Dtemp-0)가 "H"일 때(온도 상태:고온)에는, 통합 온도 정보(Dtemp-2)는 무시, 직접 리프레시 트리거(RFTG-2)는 리프레시 커맨드를 받을 때마다 발행되는 것이 된다. 즉, 항상, 리프레시 커맨드를 받을 때마다 직접 리프레시 트리거(RFTG-2)를 발행한 동작이다.
상기의 동작은, 셀렉터(632)가, "L"의 모드 전환 신호(TRNMODE)를 선택 제어 신호로서 입력하는 것에 따라, "H"의 고정 신호를 항상 출력하는 것으로 얻어진다. 이에 의해, 자기 온도 정보(Dtemp-0)에 관계없이, 셀렉터(637)에 간접 리프레시 트리거(RFTG-1)가 선택되고, 직접 리프레시 트리거(RFTG-2)로서 출력된다.
[온도 정보가 갖는 온도 상태의 확장 예]
지금까지의 설명으로는, 온도 정보(Dtemp)는 고온과 저온의 2 값에 의해 온도 상태를 나타내는 것이라고 했지만, 본 발명의 실시의 형태로서는, 3 이상의 분해 성능에 의해 온도 상태를 나타내는 바와 같이 하여 확장해도 좋다. 즉, 온도 정보(Dtemp)가 나타내는 온도 상태를 k 값(k는 3 이상의 정수)으로 할 수 있다. 또한, k 값에의 확장은, 자기 온도 정보(Dtemp-0), 출력 선택 온도 정보(Dtemp-1), 입력 선택 온도 정보(Dtemp-3) 및 통합 온도 정보(Dtemp-2)의 전부에 이른다. 또한, 온도 상태의 번호치가 커지는 정도, 더 높은 온도를 나타내는 것으로 한다.
도 8은, 온도 정보(Dtemp)의 온도 상태를 k 값이라고 한 경우에 있어서 온도 정보 선택부(610)의 동작예를 나타내는 진리치표이다. 또한, 이 도에 있어서도, 이것까지 전제로 해 온 공통 제어 모드와 동시에 개별 제어 모드의 경우의 동작에 대응하는 진리치표가 나타나고 있다.
도 8에 관하여, 모드 전환 신호(TRNMODE)가 "H"로 있는 공통 제어 모드로부터 설명한다. 본 발명의 실시의 형태에서의 온도 상태가 k 값으로 된 경우, 자기 온도 정보(Dtemp-0)의 온도 상태(#1 내지 k)의 각각의 경우에 있어서, 입력 선택 온도 정보(Dtemp-3)는 온도 상태(#1 내지 k)의 어느 것이나 취할 수 있다.
우선, 자기 온도 정보(Dtemp-0)가 온도 상태(#1)인 경우에 있어서, 입력 선택 온도 정보(Dtemp-3)가 온도 상태(#1)로 동일하면, 출력 선택 온도 정보(Dtemp-1)도 온도 상태(#1)로 된다. 다음에, 입력 선택 온도 정보(Dtemp-3)가 온도 상태(#2 내지 k)의 어느 한쪽인 경우, 어느 것이나 입력 선택 온도 정보(Dtemp-3)의 온도 상태쪽이 높아지기 때문에, 출력 선택 온도 정보(Dtemp-1)도 온도 상태(#2 내지 k)로 된다.
또한, 자기 온도 정보(Dtemp-0)가 온도 상태(#2)의 경우, 입력 선택 온도 정보(Dtemp-3)가 온도 상태(#1)이라면, 출력 선택 온도 정보(Dtemp-1)는, 더 높은 쪽의 자기 온도 정보(Dtemp-0)가 선택되고 온도 상태(#2)로 된다. 또한, 입력 선택 온도 정보(Dtemp-3)가 온도 상태(#2)이고 자기 온도 정보(Dtemp-0)와 동일하면, 출력 선택 온도 정보(Dtemp-1)도 온도 상태(#2)로 된다. 다음에, 입력 선택 온도 정보(Dtemp-3)가 온도 상태(#3)이고 자기 온도 정보(Dtemp-0)보다 고온이 되면, 입력 선택 온도 정보(Dtemp-3)의 온도 상태가 선택되고, 출력 선택 온도 정보(Dtemp-1)는 온도 상태(#3)으로 된다. 이후, 입력 선택 온도 정보(Dtemp-3)의 온도 상태가 #4 내지 k로 된 경우의 각각에 있어서는, 입력 선택 온도 정보(Dtemp-3)가 선택되고, 출력 선택 온도 정보(Dtemp-1)는 온도 상태(#4 내지 k)로 된다.
또한, 자기 온도 정보(Dtemp-0)가 온도 상태(#3)의 경우, 입력 선택 온도 정보(Dtemp-3)가 온도 상태(#1) 내지 #3의 경우에는, 자기 온도 정보(Dtemp-0)의 쪽이 고온의 상태, 또는 동일한 온도 상태이다. 이 때문에, 출력 선택 온도 정보(Dtemp-1)는 온도 상태(#3)으로 된다. 다음에, 입력 선택 온도 정보(Dtemp-3)가 온도 상태(#4)로 되고 자기 온도 정보(Dtemp-0)보다 고온이 되면, 입력 선택 온도 정보(Dtemp-3)의 온도 상태가 선택되고, 출력 선택 온도 정보(Dtemp-1)는 온도 상태(#4)로 된다. 또한 입력 선택 온도 정보(Dtemp-3)의 온도 상태가 #5 내지 k로 된 경우의 각각에 있어서도, 입력 선택 온도 정보(Dtemp-3)의 온도 상태가 선택되고, 출력 선택 온도 정보(Dtemp-1)는 온도 상태(#5 내지 k)로 된다.
이후, 동일하게 하여, 자기 온도 정보(Dtemp-0)가 온도 상태(#4) 이상의 경우의 각각에 있어서도, 자기 온도 정보(Dtemp-0)와 입력 선택 온도 정보(Dtemp-3)의 온도 정보 종에서, 보다 고온을 나타내는 쪽을 출력 선택 온도 정보(Dtemp-1)의 온도 정보라고 한다. 또한, 자기 온도 정보(Dtemp-0)와 입력 선택 온도 정보(Dtemp-3)가 동일한 온도 상태라면, 그 온도 상태를 출력 선택 온도 정보(Dtemp-1)라고 한다. 그리고, 도시하는 바와 같이, 자기 온도 정보(Dtemp-0)가 최고온의 #k의 경우에는, 출력 선택 온도 정보(Dtemp-1)도 항상 온도 상태(#k)로 된다.
또한, 개별 제어 모드의 경우에는, 모드 전환 신호(TRNMODE)가 "L"로 된 다음, 다음과 같이 된다. 즉, 온도 상태가 2 값의 경우와 마찬가지로, 입력 선택 온도 정보(Dtemp-3)에 관계되지 않고, 출력 선택 온도 정보(Dtemp-1)는, 자기 온도 정보(Dtemp-0)와 동일한 온도 상태라고 한다.
도 9는, 온도 정보(Dtemp)의 온도 상태를 k 값이라고 한 경우에 있어서 트리거 발행 빈도 설정부(630)의 동작예를 나타내는 진리치표이다. 이 도에 있어서도, 이것까지 전제로 해 온 공통 제어 모드와 동시에 개별 제어 모드의 경우의 동작에 대응하는 진리치표가 나타나고 있다.
온도 상태를 k 값이라고 한 것에 따른 리프레시 레이트의 설정의 방법에 관해서는 몇 개인가 생각되지만, 여기에서는 다음과 같이 규정한다. 즉, 온도 상태를 나타내는 변수를 m이라고 하면, 1/2(k-m)로 표시된 배수에 의한 리프레시 레이트를 설정한다. 구체적으로, 최고온의 온도 상태(#k)의 리프레시 레이트를 1 배라고 하면, 온도 상태(#k)-1, 온도 상태(#k)-2, 온도 상태(#k)-3의 순서로 낮아져 가는 것에 따라서는, 1/2 배, 1/4 배, 1/8 배와 같이 하여 변경시킨다. 또한, 도 9의 설명에 있어서는, 자기 온도 정보(Dtemp-0)의 온도 상태의 번호에 대응하는 변수를 p로 하고, 통합 온도 정보(Dtemp-2)의 온도 상태의 번호에 대응하는 변수를 q라고 한다. 도 9의 리프레시 트리거(RFGT-2)의 난에는, 변수 p, q에 대해, 대응하는 자기 온도 정보(Dtemp-0)와 통합 온도 정보(Dtemp-2)의 온도 정보의 번호를 대입하여 나타내고 있다.
도 9에 있어서도, 우선, 공통 제어 모드에 대응하고 모드 전환 신호(TRNMODE)는 "H"로 있다. 게다가, 자기 온도 정보(Dtemp-0)가 최저온의 온도 상태(#1)의 경우에는, 직접 리프레시 트리거(RFTG-2)의 펄스는, "리프레시 커맨드를 2(q-p)회수 할때마다 1회 발행"하는 것으로 된다. 이것은, 예를 들면 리프레시 커맨드의 단위 수신 회수를 1 회라고 규정한 경우, 이 1 회의 단위 수신 회수마다에 따른 직접 리프레시 트리거(RFTG-2)의 발행 회수를 1/2(q-p)로 하는 것에 상당한다. 이에 의해, 구체적으로는 통합 온도 정보(Dtemp-2)가 온도 상태(#1), #2, #3으로 되는데에 따라, 직접 리프레시 트리거(RFGT-2)의 펄스의 발행 빈도는, 리프레시 커맨드에 대해 1/2, 4/1, 1/8과 같이 하여 그 빈도가 내려간다.
또한, 자기 온도 정보(Dtemp-0)가 온도 상태(#2)의 경우에는, 통합 온도 정보(Dtemp-2)가 온도 상태(#1)로 되고 자기 온도 정보(Dtemp-0)보다 저온으로 된 조합이 나타난다. 이 경우에는, 직접 리프레시 트리거(RFGT-2)의 펄스는, 리프레시 커맨드를 받을 때마다 2(p-q)회 발행된다. 이것은, 리프레시 커맨드에 관하여 규정한 단위 수신 회수 1에 대한 프레시 트리거(RFTG-2)의 발행 회수를 2(p-q)로 하는 것에 상당한다. 구체적으로 이 경우에는, 리프레시 커맨드에 대해 2(2-1)배, 즉 2 배로 되는 빈도로 직접 리프레시 트리거(RFGT-2)의 펄스를 출력시키는 것이 된다. 또한, 통합 온도 정보(Dtemp-2)가 온도 상태(#2) 이상으로 되고, 자기 온도 정보(Dtemp-0)에 대해 동일한, 또는 보다 고온으로 되는 경우에는, 직접 리프레시 트리거(RFGT-2)는, 리프레시 커맨드를 2(q-p)회 받을 때마다 1회 발행된다.
이후, 자기 온도 정보(Dtemp-0)가 온도 상태(#3) 이상으로 되는 어느 쪽의 경우에 있어서도, 상기와 동일한 규칙에 따른다. 즉, 통합 온도 정보(Dtemp-2)의 온도 상태가 자기 온도 정보(Dtemp-0)보다 저온으로 되는 조합에서는, 직접 리프레시 트리거(RFGT-2)의 펄스는, 리프레시 커맨드를 받을 때마다 2(p-q)회 발행된다. 또한, 통합 온도 정보(Dtemp-2)가 자기 온도 정보(Dtemp-0)에 대해 동일한, 또는 보다 고온으로 되는 경우에는, 직접 리프레시 트리거(RFGT-2)는, 프레시 커맨드를 2(q-p)회 받을 때마다 1회 발행된다. 그리고, 자기 온도 정보(Dtemp-0)가 최고온의 온도 상태(k)의 경우에는, 통합 온도 정보(Dtemp-2)가 온도 상태(#1 내지 #k)의 경우마다, 직접 리프레시 트리거(RFGT-2)는, 리프레시 커맨드를 받을 때마다 2(p-q)회 발행된다.
또한, 통합 온도 정보(Dtemp-2)가 자기 온도 정보(Dtemp-0)보다 저온으로 되는 조합에 대응하여, 직접 리프레시 트리거(RFGT-2)를 리프레시 커맨드보다도 높은 빈도로 하기 위한 구성으로 하고, 예를 들면 1개에는 체배기를 마련하는 것이 생각된다. 이 체배기는, 예를 들면 오실레이터 등에 의해 구성할 수 있다. 즉, 오실레이터에 관하여, 간접 리프레시 트리거(RFGT-1)의 펄스가 입력될 때마다, 상기의 2(p-q) 배의 개수에 상당한 펄스를 생성하도록 구성하면 좋다. 이에 의해, 간접 리프레시 트리거(RFGT-1)에 동기하고, 또한 2(p-q) 배의 주파수의 직접 리프레시 트리거(RFGT-2)를 얻을 수 있다.
앞에서 진술한 바와 같이, 여기에서는, 온도 상태를 나타내는 변수에 의하여 1/2(k-m)로 표시된 배수에 의한 리프레시 레이트인 것을 전제로 한다. 도 9에 도시하는 진리치표의 동작은, 이 리프레시 레이트에 따라, 항상, 자기 온도 정보(Dtemp-0)에 적합한 빈도에 의한 직접 리프레시 트리거(RFGT-2)의 펄스가 생성되게 되어 있다.
또한, 개별 제어 모드의 경우에는, 모드 전환 신호(TRNMODE)가 "L"로 된 다음, 다음과 같이 된다. 즉, 통합 온도 정보(Dtemp-2)에 관해서는 무시하고, 출력 선택 온도 정보(Dtemp-1)의 온도 상태(#1 내지 #k)의 경우마다, 직접 리프레시 트리거(RFGT-2)는, 리프레시 커맨드를 받을 때마다 발행된다.
또한, 리프레시 제어 회로(600)의 논리 회로에 의한 구성은 도 4로 한정되는 것이 아니라, 예를 들면 도 7의 진리치표, 또는 상기 도 8, 도 9의 진리치표를 충족시키도록 하여 구성되면 어떤 회로 구성이 채택되어도 좋다.
<제 2의 실시의 형태>
[적층형의 메모리 시스템의 개요예]
지금까지 설명한 본 발명의 실시의 형태로서의 메모리 시스템(100)은, 예를 들면 각 메모리(200)와 로직 블록(300)의 물리적 배치에 관해서는 특히 한정은 없다. 예를 들면, 메모리(200)와 로직 블록(300)으로서의 각 칩을 평면 방향에 있어서 다른 위치에 배치하는 상태도, 본 발명의 제 1의 실시의 형태에는 포함된다. 이것에 대해, 본 발명의 제 2의 실시의 형태로서는, 메모리(200)와 로직 블록(300)의 칩을 적층하고, 이른바 적층형의 메모리 시스템으로서 형성하는 경우에 대응하는 것으로 된다. 적층형으로 하는 것으로, 예를 들면 메모리 시스템(200)으로서의 물리적인 모듈의 사이즈를 대폭적으로 축소하는 것이 가능해진다.
도 10은, 본 발명의 제 2의 실시의 형태로 된 적층형의 메모리 시스템(100)으로서, 메모리(200)와 로직 블록(300)의 물리적인 배치예를 측면 방향에서 나타내고 있다. 이 도에 도시하는 메모리 시스템(100)은, 우선, 최상단(초단)으로부터 하의 단계에 걸쳐, 순서로, 제 1 메모리(200-1)로부터 제 n 메모리(200-n)를 순서로 배치한다. 그런 다음, 최종단의 제 n 메모리(200-n)의 아래에 대해 로직 블록(300)을 배치한다.
또한, 본 발명의 제 2의 실시의 형태의 메모리 시스템(100)은, 적층형으로서, 메모리(200)와 로직 블록(300)의 칩 사이의 전기적인 접속에, TSV(실리콘 관통 비어: Through Silicon Via)를 채용하는 것으로 한다. TSV는, 실리콘제 반도체 칩의 내부를 수직으로 관통하는 전극이고, 예를 들면 지금까지의 와이어 본딩 접속에 대체한 것으로서 사용된다.
도 10에서는, 예를 들면 2 단째의 제 2 메모리(200-2)로부터 최하단(최종 단)의 제 n 메모리(200-n)의 각각에 두고 TSV400이 형성되어 있는 경우가 나타나고 있다. 또한, 이 경우에는, TSV400이 형성되는 각 메모리(200-2 내지 n)에 있어서 칩 표면과 이면에 두고, 그 형성되는 TSV400이 표출하는 위치에 대해서는 접합용의 전극으로서 마이크로 범프(500)가 설치된다. 인접하는 상단, 하단의 칩과의 직접적인 접속은, 이 마이크로 범프(500) 사이를 접합하는 것에 의해 행하는 것으로 한다.
게다가, 도 10에 있어서는, 적층된 상태의 제 2 메모리(200-2)로부터 제 n 메모리(200-n)의 각각에 두고, TSV400을 칩의 평면 방향에 있어서 서로 동일한 위치에 설치한 상태가 나타나고 있다. 이에 의해, 제 1 메모리(200-1)로부터 제 n 메모리(200-n) 및 로직 블록(300)과의 사이에서 공통의 신호 경로를 형성하는 것이 가능해진다.
여기에서, 메모리 시스템을 적층형이라고 한 구성과, 앞에서 진술한 종래의 온도 정보의 배선을 조합시켰다고 한다. 이 경우에는, 각 메모리의 자기 온도 정보는 개별적으로 로직 블록과 접속할 필요가 있기 때문에, 각각 다른 배선으로 된다. 게다가, 이러한 배선은 TSV를 공유할 수 없다. 이 때문에, 예를 들면 중단의 메모리는, 이것보다 상단의 메모리의 각각으로부터 인출된 자기 온도 정보의 배선을 통과시키기 위한 TSV를 설치하지 않으면 안된다. 이 자기 온도 정보를 위한 TSV는, 예를 들면 하단의 메모리가 됨에 따라 증가해 가는 것이 된다. 즉, 이 경우에는 메모리 칩에 관하여, 그 적층된 단계마다, TSV의 형성수가 다른 것을 만들어 나누지 않으면 안되게 된다. 예를 들면 이것은 비용 업등의 요인이 되기 때문에 바람직한 것은 아니다.
종래의 경우에 있어서 이것을 피하려고 하면, 예를 들면 로직 블록에 가장 가까운 최하단의 메모리의 온도 정보만을 로직 블록에 입력시키는 것이 된다. 이 경우, 로직 블록은, 이 최하단의 메모리의 온도 정보에만 의거하여, 각 메모리에 대해 공통으로 리프레시 커맨드를 발행하고 리프레시 제어를 실행한다고 한다, 가장 단순한 리프레시 제어가 되어 버린다. 적층형은, 예를 들면 구체적으로는, 상층측은 히트 싱크에 가깝기 때문에 저온의 경향인데 대하여, 하층측은 히트 싱크로부터 멀기 때문에 열이 가득 차는 등으로 고온으로 되기 쉽다. 즉, 상층측과 하층측과의 사이에서의 온도차가 크다. 이 때문에, 예를 들면 메모리의 전부에 대해 적절하게 빈도로 리프레시 동작을 행하게 하는 것이 상당히 어려워진다. 이것에 대해 본 발명의 제 2의 실시의 형태에서는, 이후 설명하도록 하여 온도 정보를 배선한다.
[칩 사이의 배열]
도 11은, 본 발명의 제 2의 실시의 형태의 메모리 시스템(100)에 있어서 칩 사이의 물리적인 배선의 상태 예를 나타내고 있다. 또한, 이 도면의 제 1 메모리(200-1)에 있어서 나타나는 각 기능 회로 블록의 구성은 도 2와 마찬가지이다. 남은 제 2 메모리(200-2)로부터 제 n 메모리(200-n)도 동일한 구성이 채택되어 있는 것으로 한다. 즉, 제 1 메모리(200-1)로부터 제 n 메모리(200-n)로서의 메모리 칩은 동일한 규격에 의해 제조되어 있는 것으로 한다. 또한, 로직 블록(300)의 내부 구성은, 도 1과 마찬가지가 된다.
또한, 본 발명의 제 2의 실시의 형태에 있어서도, 커맨드(CMD) 및 온도 정보(Dtemp-1 내지 3)에 관한 메모리 칩과 로직 블록 칩 사이의 입출력 상태는, 도 1과 마찬가지이다.
본 발명의 실시의 형태에 있어서는, 도시하는 바와 같이 하여, 제 1 메모리(200-1)로부터 제 n 메모리(200-n)에 있어서, CMD용 TSV400a와 통합 온도용 TSV400b를 구비한다.
도 1에 도시한 바와 같이, 커맨드(CMD)는, 제 1 메모리(200-1)로부터 제 n 메모리(200-n)의 각 메모리와 로직 블록(300)과의 사이에서 신호 경로를 공유한다. 그러면, 제 1 메모리(200-1)로부터 제 n 메모리(200-n)의 각 칩의 동일한 위치에 CMD용 TSV400a를 형성한다. 그리고, 도시하는 바와 같이, 이 CMD용 TSV400a를 서로 상하로 서로 인접한 칩의 마이크로 범프(500)의 접합을 통하여 접속한다. 또한, 제 1 메모리(200-1)로부터 제 n 메모리(200-n)의 각 메모리에 있어서는, CMD용 TSV400a와 리프레시 커맨드 디코더(210)에 있어서 커맨드 입력단자를 접속한다. 또한, 로직 블록(300)에 있어서는 메모리 컨트롤러(310)의 커맨드 출력 단자와, CMD용 TSV400과 동일한 위치에 설치한 마이크로 범프(500)를 접속한다. 이에 의해, 메모리 컨트롤러(310)로부터의 커맨드(CMD)를, 공통의 신호 경로를 경유하여 각 메모리(200-1 내지 200-n)의 리프레시 커맨드 디코더(210)에 대해 공통으로 출력시킬 수 있다.
또한, 동일하게 도 1에 도시한 바와 같이, 통합 온도 정보(Dtemp-2)는, 제 1 메모리(200-1)로부터 제 n 메모리(200-n)의 각 메모리의 사이에서 신호 경로를 공유한다. 그래서, 상기 제 CMD용 TSV400a와는 다르게, 제 1 메모리(200-1)로부터 제 n 메모리(200-n)의 각 칩의 동일한 위치에 통합 온도용 TSV400b를 형성한다. 그리고, 이 통합 온도용 TSV400b에 대응하는 마이크로 범프(500)를, 서로 상하로 서로 인접한 칩 사이에서 접합하여 접속한다. 또한, 제 1 메모리(200-1)로부터 제 n 메모리(200-n)의 각 메모리에 있어서는, 통합 온도용 TSV400b와 리프레시 제어 회로(600)에 있어서 통합 온도 정보 대응의 입출력 단자를 접속한다. 이에 의해, 제 n 메모리(200-n)로부터 출력시킨 통합 온도 정보(Dtemp-2)를, 공통의 신호 경로를 경유하고 남는 상단의 각 메모리(200-1 내지 n-1)의 리프레시 제어 회로(600)에 대해 공통으로 입력시킬 수 있다.
또한, 도 1에 도시한 바와 같이, 최종단 이외의 1개의 메모리로부터 출력된 출력 선택 온도 정보(Dtemp-1)는, 차단의 메모리(200)에 대해 입력 선택 온도 정보(Dtemp-3)로서 입력되도록 할 필요가 있다. 또한, 최종단의 제 n 메모리(200-1)로부터는 통합 온도 정보(Dtemp-2)를 출력 선택 온도 정보(Dtemp-1)로서 출력되도록 할 필요가 있다.
이것에 대응하여, 각 메모리(200)에 있어서, 출력 선택 온도 정보(Dtemp-1)를 출력하기 위한 출력 선택 온도 정보용 마이크로 범프(500a)에 관해서는, 그 칩의 하측면에 있어서 동일한 위치에 설치한다. 또한, 각 메모리(200)에 있어서, 입력 선택 온도 정보(Dtemp-3)를 입력하기 위한 입력 선택 온도 정보용 마이크로 범프(500b)에 관해서는, 그 칩의 상측면의 평면 방향에 있어서, 출력 선택 온도 정보용 마이크로 범프(500a)와 동일한 위치에 설치한다. 단, 최상단의 제 1 메모리(200-1)에 관해서는, 입력 선택 온도 정보용 마이크로 범프(500b)를 설치할 필요는 없다. 이에 의해, 제 1 메모리(200-1)에 있어서 리프레시 제어 회로(600)에 대한 입력 선택 온도 정보(Dtemp-3)의 입력단자는 오픈으로 된다. 또한, 로직 블록(300)으로서의 칩의 상측면의 평면 방향에 있어서는, 통합 온도 정보(Dtemp-2)를 입력하기 위한 통합 온도 정보용 마이크로 범프(500c)를, 메모리(200)의 출력 선택 온도 정보용 마이크로 범프(500a)와 동일한 위치에 설치한다.
그리고, 서로 상하로 서로 인접한 메모리 칩 사이에서, 출력 선택 온도 정보용 마이크로 범프(500a)와 입력 선택 온도 정보용 마이크로 범프(500b)를 접합한다. 또한, 최종단의 제 n 메모리(200-n)와 로직 블록(300)과의 칩 사이에서는, 출력 선택 온도 정보용 마이크로 범프(500a)와 통합 온도 정보용 마이크로 범프(500c)를 접합한다. 이에 의해, 상기의 통합 온도 정보(Dtemp-2)를 위한 신호 경로가, 적층형의 메모리 시스템(100)에 있어서 형성된다.
또한, 출력 선택 온도 정보용 마이크로 범프(500a), 입력 선택 온도 정보용 마이크로 범프(500b), 및 통합 온도용 TSV400b와 이것에 대응하여 설치되는 마이크로 범프(500)가, 특허청구의 범위에 기재된 전극의 일례로 된다.
이처럼 본 발명의 제 2의 실시의 형태에서는, 온도 정보를 위한 물리적 배선에 관하여 각 메모리(200)로 동일한 구조로 할 수 있다. 구체적으로는, 메모리(200)마다, 동일한 위치에 대해 각 1개의 통합 온도용 TSV400, 출력 선택 온도 정보용 마이크로 범프(500a), 및 입력 선택 온도 정보용 마이크로 범프(500b)를 설치하면 좋다. 이에 의해, 메모리 시스템(100)을 형성하기 때문에 적층하는 메모리(200)의 전부에 관하여 동일한 프로세스로 제조한 것을 이용할 수 있고, 또한, 이러한 메모리(200) 및 로직 블록(300)과의 사이에서 온도 정보를 입출력시키기 위한 배선이 간이화된다.
또한, 본 발명의 실시의 형태는 본 발명을 구현화하기 위한 일례를 나타낸 것이고, 본 발명의 실시의 형태에서의 명시한 바와 같이, 본 발명의 실시의 형태에서의 사항과, 특허청구의 범위에 있어서 발명 특정 사항과는 각각 대응 관계를 갖는다. 마찬가지로, 특허청구의 범위에 있어서 발명 특정 사항과, 이것과 동일 명칭을 붙인 본 발명의 실시의 형태에서의 사항과는 각각 대응 관계를 갖는다. 단, 본 발명은 실시의 형태로 한정되는 것이 아니고, 본 발명의 요지를 일탈하지 않는 범위에 있어서 실시의 형태에 여러 가지의 변형을 행함에 의해 구현화할 할 수 있다.
본 발명은 2010년 2월 22일자로 일본특허청에 특허출원된 일본특허원 제2010-36311호를 우선권으로 주장한다.
당업자라면, 첨부된 특허청구범위 또는 그 등가의 범위 내에서, 설계상의 필요 또는 다른 요인에 따라, 여러 가지 수정예, 조합예, 부분 조합예, 및 변경예를 실시할 수 있을 것이다.
100 : 메모리 시스템
200 : 메모리
210 : 리프레시 커맨드 디코더
220 : 온도 센서
230 : 리프레시 어드레스 카운터
240 : 로우 제어 회로
250 : 메모리 어레이
300 : 로직 블록
310 : 메모리 컨트롤러
400 : TSV
500 : 마이크로 범프
500a : 출력 선택 온도 정보용 마이크로 범프
500b : 입력 선택 온도 정보용 마이크로 범프
500c : 통합 온도 정보용 마이크로 범프
600 : 리프레시 제어 회로
610 : 온도 정보 선택부
620 : 스위치부
630 : 트리거 발행 빈도 설정부

Claims (11)

  1. 단으로 배열되는 N(N≥2)개의 기억 유닛(Ui)(i는 1 내지 N이고, 기억 유닛 각각의 단을 나타냄)과,
    리프레시 커맨드를 출력하는 제어 유닛을 포함하는 기억 장치에 있어서,
    상기 기억 유닛(Ui) 각각은,
    온도 상태를 검출하고 자기 온도 정보(T0i)를 생성하는 온도 센서와,
    출력 온도 정보(T1i)를 출력하는 온도 정보 선택부와,
    상기 리프레시 커맨드를 수신하는 리프레시 커맨드 수신부와,
    상기 리프레시 커맨드의 수신에 응답하여 리프레시 트리거를 생성하는 트리거 발행 빈도 설정부를 포함하고,
    상기 리프레시 트리거는 메모리 어레이에 리프레시 동작을 실행시키고, 상기 리프레시 트리거의 빈도(Fi)는, 리프레시 커맨드, 최종단의 기억 유닛(UN)의 출력 온도 정보(T1N), 및 자기 온도 정보(T0i)에 의거하고,
    제1단 이후의 다음단에 있는 기억 유닛(Ui≠1)의 상기 온도 정보 선택부 각각은,
    전단 기억 유닛(Ui-1)으로부터 출력 온도 정보(T1i-1)을 수신하고,
    상기 전단 기억 유닛(Ui-1)으로부터 상기 출력 온도 정보(T1i-1), 또는 기억 유닛(Ui)의 상기 출력 온도 정보(T1i)로서 출력되는 기억 유닛(Ui)의 자기 온도 정보(T0i)를 선택하고,
    상기 제어 유닛은, 리프레시 커맨드가 최종단의 기억 유닛(UN)의 출력 온도 정보(T1N)에 따라 출력되는 송신 빈도를 설정하는 것을 특징으로 하는 기억 장치.
  2. 제1항에 있어서,
    상기 기억 유닛(Ui)의 상기 트리거 발행 빈도 설정부 각각은, 각각의 리프레시 트리거의 각각의 발행 회수(Ai)가 상기 리프레시 커맨드의 단위 수신 회수에 대해 설정되도록, 각각의 상기 리프레시 트리거의 각각의 빈도(Fi)를 설정하는 것을 특징으로 하는 기억 장치.
  3. 제2항에 있어서,
    상기 기억 유닛(Ui)의 상기 트리거 발행 빈도 설정부 각각은, 상기 리프레시 커맨드에 대응한 빈도로 발행되는 각각의 잠정 리프레시 트리거를, 상기 빈도(Fi)로 발행된 각각의 리프레시 트리거로 변경함에 의해, 각각의 상기 리프레시 트리거를 생성하는 것을 특징으로 하는 기억 장치.
  4. 제1항에 있어서,
    신호 전환부가 최종단의 기억 유닛(UN) 내에 있는 경우에는,
    상기 출력 온도 정보(T1N)가, 최종단 이외의 단에 있는 기억 유닛(Ui≠N)의 각각의 트리거 발행 빈도 설정부에 출력되고,
    상기 출력 온도 정보(T1N)가, 상기 기억 유닛(UN)의 온도 정보 선택부로부터 기억 유닛(UN)의 트리거 발행 빈도 설정부까지 공급되고,
    상기 신호 전환부가 최종단 이외의 단의 기억 유닛(Ui≠N) 내에 있는 경우에는,
    상기 출력 온도 정보(T1i)가, 차단 기억 유닛(Ui+i)의 온도 정보 선택부에 출력되고,
    상기 기억 유닛(UN)의 상기 출력 온도 정보(T1N)가, 기억 유닛(Ui)의 트리거 발행 빈도 설정부까지 공급되도록,
    각각의 상기 기억 유닛(Ui)이 신호 경로를 형성하는 신호 전환부를 더 구비하는 것을 특징으로 하는 기억 장치.
  5. 제 1항에 있어서,
    초단의 상기 기억 유닛(Ui)의 상기 온도 정보 선택부는, 상기 자기 온도 정보(T0i)를 선택하고, 이 정보를 상기 출력 온도 정보(T11)로서 출력하는 것을 특징으로 하는 기억 장치.
  6. 제 1항에 있어서,
    각각의 상기 기억 유닛(Ui)은,
    각각의 상기 기억 유닛(Ui)의 제1의 면(side)상에 마련되고, 상기 출력 온도 정보(T11)를 출력하는 제1의 전극과,
    상기 제1의 면과 맞은편에서 각각의 기억 유닛(Ui)의 제2의 면상에 마련되고, 출력 온도 정보(T1i-1)를 수신하는 제2의 전극을 포함하고,
    각각의 기억 유닛(Ui)에서, 상기 제1 및 제2의 전극은, 2개의 상기 기억 유닛(Ui) 중 하나가 다른 하나의 상부에 직접 적층되는 경우에, 2개의 적층된 기억 유닛 중 하나의 제1의 전극은 2개의 적층된 기억 유닛 중 다른 하나의 제2의 전극을 접촉하도록 대응하는 위치에 배치되는 것을 특징으로 하는 기억 장치.
  7. 제6항에 있어서,
    각각의 기억 유닛(Ui)은,
    출력 온도 정보(T1N)에 대한 신호 경로를 형성하는 관통 전극을 구비하고,
    상기 관통 전극은,
    기억 유닛(Ui) 각각의 제1의 면상에 마련되고, 출력 온도 정보(T1N)를 수신하는 제3의 전극과,
    기억 유닛(Ui) 각각의 제2의 면상에 마련되고, 출력 온도 정보(T1N)을 출력하는 제4의 전극을 포함하고,
    각각의 기억 유닛(Ui)에서, 상기 제3 및 제4의 전극은, 2개의 상기 기억 유닛(Ui) 중 하나가 다른 하나의 상부에 직접 적층되는 경우에, 2개의 적층된 기억 유닛 중 하나의 제3의 전극은 2개의 적층된 기억 유닛 중 다른 하나의 제4의 전극을 접촉하도록 대응하는 위치에 배치되는 것을 특징으로 하는 기억 장치.
  8. 제7항에 있어서,
    상기 기억 유닛(Ui)은, 상기 2개의 적층된 기억 유닛의 상부에 위치하는 제1단의 기억 유닛(Ui) 및 상기 2개의 적층된 기억 유닛의 하부에 위치하는 최종단의 기억 유닛(UN)과 기판면에 대해 직교하는 방향으로, 하나가 다른 하나의 상부에 적층되어,
    상기 최종단 이외의 단의 기억 유닛(Ui≠N)의 각각의 제1의 전극은 차단의 기억 유닛(Ui+1)의 제2의 전극에 각각 접속되고,
    상기 최종단 이외의 단의 기억 유닛(Ui≠N)의 각각의 제3의 전극은 차단의 기억 유닛(Ui+1)의 제4의 전극에 각각 접속되고,
    상기 최종단의 기억 유닛(UN)의 제1의 전극은 제어 유닛에 접속되는 것을 특징으로 하는 기억 장치.
  9. 제8항에 있어서,
    상기 기억 유닛(Ui) 및 상기 제어 유닛은 모두 칩형상이고,
    상기 제어 유닛은,
    출력 온도 정보(T1N)에 의거하여 설정된 송신 빈도에 따라 브로드캐스트에 의해 상기 기억 유닛(Ui) 각각에 대해 리프레시 커맨드를 송신하는 커맨드 송신부와,
    출력 온도 정보(T1N)를 수신하도록 리프레시 제어 장치의 상부면상에 마련되고, 최종단의 기억 유닛(UN)이 제어 유닛상에 적층되는 경우에, 최종단의 기억 유닛(UN)의 제1의 전극이 온도 정보 입력 전극에 접속되도록 위치하는 온도 정보 입력 전극을 포함하는 것을 특징으로 하는 기억 장치.
  10. 제9항에 있어서,
    상기 리프레시 커맨드는 대응하는 위치에서 기억 유닛(Ui) 각각에 포함된 제2의 관통 전극에 의해 형성된 신호 경로를 통해 기억 유닛(Ui)에 브로드캐스트 되는 것을 특징으로 하는 기억 장치.
  11. 삭제
KR1020110011387A 2010-02-22 2011-02-09 기억 제어 장치, 기억 장치, 기억 장치 시스템 KR101791861B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010036311A JP2011170943A (ja) 2010-02-22 2010-02-22 記憶制御装置、記憶装置、記憶装置システム
JPJP-P-2010-036311 2010-02-22

Publications (2)

Publication Number Publication Date
KR20110096481A KR20110096481A (ko) 2011-08-30
KR101791861B1 true KR101791861B1 (ko) 2017-10-31

Family

ID=44464638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110011387A KR101791861B1 (ko) 2010-02-22 2011-02-09 기억 제어 장치, 기억 장치, 기억 장치 시스템

Country Status (4)

Country Link
US (1) US8724415B2 (ko)
JP (1) JP2011170943A (ko)
KR (1) KR101791861B1 (ko)
CN (1) CN102163452B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101190688B1 (ko) * 2010-11-29 2012-10-12 에스케이하이닉스 주식회사 반도체 장치, 반도체 시스템 및 그 내부정보 출력방법
JP5960269B2 (ja) * 2011-09-30 2016-08-02 インテル コーポレイション メモリ装置、制御方法、メモリコントローラ及びメモリシステム
JP2013101728A (ja) * 2011-11-07 2013-05-23 Elpida Memory Inc 半導体装置
JP2014048972A (ja) * 2012-08-31 2014-03-17 Fujitsu Ltd 処理装置、情報処理装置、及び消費電力管理方法
US9823990B2 (en) * 2012-09-05 2017-11-21 Nvidia Corporation System and process for accounting for aging effects in a computing device
US9269417B2 (en) * 2013-01-04 2016-02-23 Intel Corporation Memory refresh management
KR20140089982A (ko) * 2013-01-08 2014-07-16 삼성전자주식회사 적층된 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US9165668B1 (en) * 2013-07-29 2015-10-20 Western Digital Technologies, Inc. Data retention monitoring using temperature history in solid state drives
JP2015041395A (ja) * 2013-08-20 2015-03-02 キヤノン株式会社 情報処理装置及びその制御方法、並びに、そのプログラムと記憶媒体
JP2015219927A (ja) * 2014-05-14 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
JP6425462B2 (ja) 2014-08-27 2018-11-21 ルネサスエレクトロニクス株式会社 半導体装置
US9939328B2 (en) * 2015-03-12 2018-04-10 Qualcomm Incorporated Systems, apparatus, and methods for temperature detection
US10025685B2 (en) * 2015-03-27 2018-07-17 Intel Corporation Impedance compensation based on detecting sensor data
US10223311B2 (en) 2015-03-30 2019-03-05 Samsung Electronics Co., Ltd. Semiconductor memory device for sharing inter-memory command and information, memory system including the same and method of operating the memory system
KR102373543B1 (ko) 2015-04-08 2022-03-11 삼성전자주식회사 멀티칩 패키지에서 온도 편차를 이용하여 동작 제어하는 방법 및 장치
KR102354987B1 (ko) 2015-10-22 2022-01-24 삼성전자주식회사 온도에 따라 셀프 리프레쉬 사이클을 제어하는 리프레쉬 방법
US10324833B2 (en) 2015-10-27 2019-06-18 Toshiba Memory Corporation Memory controller, data storage device, and memory control method
WO2018096631A1 (ja) 2016-11-24 2018-05-31 オリンパス株式会社 データ処理装置、コンピュータ読取可能媒体、データ処理方法、及びプログラム
WO2018096632A1 (ja) * 2016-11-24 2018-05-31 オリンパス株式会社 データ処理装置、コンピュータ読取可能媒体、データ処理方法、及びプログラム
JP6756965B2 (ja) * 2016-12-09 2020-09-16 富士通株式会社 半導体装置及び半導体装置の制御方法
KR20180081989A (ko) * 2017-01-09 2018-07-18 삼성전자주식회사 메모리 장치 및 그것의 리프레시 방법
US9857978B1 (en) * 2017-03-09 2018-01-02 Toshiba Memory Corporation Optimization of memory refresh rates using estimation of die temperature
US10115437B1 (en) * 2017-06-26 2018-10-30 Western Digital Technologies, Inc. Storage system and method for die-based data retention recycling
CN113157208A (zh) 2017-07-24 2021-07-23 三星电子株式会社 存储设备及对包括其的电子设备的温度控制
JP2020144589A (ja) * 2019-03-06 2020-09-10 キオクシア株式会社 メモリシステム
US11507641B2 (en) * 2019-05-31 2022-11-22 Advanced Micro Devices, Inc. Temperature-based adjustments for in-memory matrix multiplication
US11250902B2 (en) * 2019-09-26 2022-02-15 Intel Corporation Method and apparatus to reduce power consumption for refresh of memory devices on a memory module
CN111145807B (zh) * 2019-12-10 2021-12-31 深圳市国微电子有限公司 一种3d堆叠存储器的温控自刷新方法及温控自刷新电路
KR20220062756A (ko) * 2020-11-09 2022-05-17 삼성전자주식회사 메모리 장치, 스토리지 모듈, 호스트 및 이들의 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7489579B2 (en) 2006-01-25 2009-02-10 Via Technologies, Inc. Device and method for controlling refresh rate of memory
US7543106B2 (en) 2005-11-04 2009-06-02 Samsung Electronics Co., Ltd. Apparatus and method for controlling refresh of semiconductor memory device according to positional information of memory chips
US7554872B2 (en) 2000-05-26 2009-06-30 Renesas Technology Corp. Semiconductor device including multi-chip
US7590473B2 (en) 2006-02-16 2009-09-15 Intel Corporation Thermal management using an on-die thermal sensor

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4768170A (en) * 1986-06-06 1988-08-30 Intel Corporation MOS temperature sensing circuit
JP2003100074A (ja) * 2001-09-21 2003-04-04 Seiko Epson Corp 集積回路の温度変化に応じた動作制御
KR100455393B1 (ko) * 2002-08-12 2004-11-06 삼성전자주식회사 리프레시 플래그를 발생시키는 반도체 메모리 장치 및반도체 메모리 시스템.
JP4477429B2 (ja) 2003-11-05 2010-06-09 富士通マイクロエレクトロニクス株式会社 半導体集積回路
KR100611775B1 (ko) * 2003-12-29 2006-08-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
KR100666928B1 (ko) * 2004-02-19 2007-01-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
JP2005253562A (ja) 2004-03-10 2005-09-22 Sri Sports Ltd アイアンゴルフクラブヘッド及びそれを用いたアイアンゴルフクラブ
US7233538B1 (en) * 2004-08-02 2007-06-19 Sun Microsystems, Inc. Variable memory refresh rate for DRAM
JP4838518B2 (ja) * 2005-02-22 2011-12-14 富士通セミコンダクター株式会社 半導体記憶装置
US7450456B2 (en) * 2005-03-30 2008-11-11 Intel Corporation Temperature determination and communication for multiple devices of a memory module
JP4423453B2 (ja) * 2005-05-25 2010-03-03 エルピーダメモリ株式会社 半導体記憶装置
DE102005025168B4 (de) * 2005-06-01 2013-05-29 Qimonda Ag Elektronische Speichervorrichtung und Verfahren zum Betreiben einer elektronischen Speichervorrichtung
DE102006018921A1 (de) * 2006-04-24 2007-11-08 Infineon Technologies Ag Integrierter Halbleiterspeicher mit Auffrischung von Speicherzellen
JP4850578B2 (ja) * 2006-05-19 2012-01-11 富士通セミコンダクター株式会社 半導体記憶装置及びリフレッシュ周期制御方法
KR100837823B1 (ko) * 2007-01-11 2008-06-13 주식회사 하이닉스반도체 온도 정보를 공유하는 다수의 반도체 칩을 포함하는 멀티칩 패키지
US7760569B2 (en) * 2007-04-05 2010-07-20 Qimonda Ag Semiconductor memory device with temperature control
US7940591B2 (en) * 2008-09-03 2011-05-10 Mitchell Jr Paul Michael Methods and apparatuses for controlling fully-buffered dual inline memory modules
KR101596281B1 (ko) * 2008-12-19 2016-02-22 삼성전자 주식회사 온도 관련 공유 제어회로를 갖는 반도체 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554872B2 (en) 2000-05-26 2009-06-30 Renesas Technology Corp. Semiconductor device including multi-chip
US7543106B2 (en) 2005-11-04 2009-06-02 Samsung Electronics Co., Ltd. Apparatus and method for controlling refresh of semiconductor memory device according to positional information of memory chips
US7489579B2 (en) 2006-01-25 2009-02-10 Via Technologies, Inc. Device and method for controlling refresh rate of memory
US7590473B2 (en) 2006-02-16 2009-09-15 Intel Corporation Thermal management using an on-die thermal sensor

Also Published As

Publication number Publication date
JP2011170943A (ja) 2011-09-01
US8724415B2 (en) 2014-05-13
KR20110096481A (ko) 2011-08-30
CN102163452B (zh) 2016-04-06
CN102163452A (zh) 2011-08-24
US20110205826A1 (en) 2011-08-25

Similar Documents

Publication Publication Date Title
KR101791861B1 (ko) 기억 제어 장치, 기억 장치, 기억 장치 시스템
US8547767B2 (en) Chip, multi-chip system in a method for performing a refresh of a memory array
US20170243631A1 (en) Method and apparatus for controlling access to a common bus by multiple components
US7916511B2 (en) Semiconductor memory device including plurality of memory chips
US8724417B2 (en) Semiconductor system and device, and method for controlling refresh operation of stacked chips
US9275755B2 (en) Semiconductor system and semiconductor package
US8862863B2 (en) Methods and apparatuses for master-slave detection
US9058854B2 (en) Semiconductor memory apparatus
US9349488B2 (en) Semiconductor memory apparatus
KR20210070391A (ko) Tsv 리던던시 및 tsv 테스트 선택 체계
US8699280B2 (en) Semiconductor apparatus and data transmission method thereof
US10991415B2 (en) Semiconductor device performing implicit precharge operation
US9508394B2 (en) Integrated circuit system and memory system
US8432763B2 (en) Integrated circuit
JP2014186598A (ja) 半導体装置
US9293178B1 (en) Data output circuit, semiconductor memory apparatus including the same, and operating method thereof
US9443826B2 (en) Stack package and reduction of standby current
US8289789B2 (en) Semiconductor device and semiconductor module
US20160036425A1 (en) Buffer control circuit and multi-chip package including the same
US9269414B2 (en) Semiconductor integrated circuit
KR20150105053A (ko) 반도체 시스템
KR20170077605A (ko) 메모리 모듈 및 이를 포함하는 메모리 시스템
KR20120116138A (ko) 지연회로 및 신호의 지연방법
KR20160073865A (ko) 반도체 장치 및 그를 포함하는 테스트 방법
JP2011181174A (ja) 半導体装置及びそのテスト方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant