JP4850578B2 - 半導体記憶装置及びリフレッシュ周期制御方法 - Google Patents

半導体記憶装置及びリフレッシュ周期制御方法 Download PDF

Info

Publication number
JP4850578B2
JP4850578B2 JP2006140605A JP2006140605A JP4850578B2 JP 4850578 B2 JP4850578 B2 JP 4850578B2 JP 2006140605 A JP2006140605 A JP 2006140605A JP 2006140605 A JP2006140605 A JP 2006140605A JP 4850578 B2 JP4850578 B2 JP 4850578B2
Authority
JP
Japan
Prior art keywords
temperature
signal
cycle
refresh
setting circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006140605A
Other languages
English (en)
Other versions
JP2007310983A (ja
Inventor
郁 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2006140605A priority Critical patent/JP4850578B2/ja
Priority to TW096114788A priority patent/TWI330367B/zh
Priority to EP07107117A priority patent/EP1858024B1/en
Priority to DE602007005717T priority patent/DE602007005717D1/de
Priority to US11/797,817 priority patent/US7583553B2/en
Priority to KR1020070048149A priority patent/KR100895190B1/ko
Priority to CN2007101039672A priority patent/CN101075478B/zh
Publication of JP2007310983A publication Critical patent/JP2007310983A/ja
Application granted granted Critical
Publication of JP4850578B2 publication Critical patent/JP4850578B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Description

本発明は半導体記憶装置及びリフレッシュ周期制御方法に関し、特にＤＲＡＭ（Dynamic Random Access Memory）などのリフレッシュ動作が必要な半導体記憶装置及びリフレッシュ周期制御方法に関する。
ＤＲＡＭのリフレッシュ周期を決めるもととなるセルフオシレータの発振周期を、定電流生成回路で生成した電流を用いて一定周期にする技術がある。
デバイスの試験工程においては、半導体記憶装置の内部に搭載される複数のヒューズを用いた回路の、所定数のヒューズをトリミングすることにより、定電流生成回路で生成される電流の大きさを可変し、リフレッシュ周期を設定することができる。なお、定電流生成回路から出力される電流が大きいと、リフレッシュ周期が短くなり、電流が小さいとリフレッシュ周期が長くなるのが一般的であるので、以降の説明ではそれを前提にする。
また、従来、スタンバイ電流を低減するために、温度センサを半導体記憶装置に搭載して、温度によってリフレッシュ周期を可変する技術が知られている（例えば、特許文献１、２参照。）。
図８は、温度に応じたリフレッシュ周期の可変の例を示す図である。
ここでは、メモリセルのデータ保持時間（ｔＲＥＦ）を合わせて図示している。ＤＲＡＭのメモリセルのデータ保持時間は、一般に、温度が低くなるにつれて延び、ある温度（約２０℃程度）以下では飽和してくるという温度特性を有している。そのため、図８のように、リフレッシュ周期（ＲＥＦ周期）を、例えば、６０℃より高温の場合には短くし、６０℃以下の場合には延ばすことで、スタンバイ電流を削減することができる。
ところで、前述のようにリフレッシュ周期は定電流生成回路から出力される電流の大きさによって可変されるが、この電流は温度依存性を有している。温度依存性は、定電流生成回路のトランジスタの閾値電圧などのパラメータによって変わる場合がある。
図９は、定電流生成回路で生成される電流の温度特性及びリフレッシュ周期の温度特性を示す図である。
図９（Ａ）のように、定電流生成回路で生成される電流Ｉｒｅｆは、定電流生成回路のトランジスタのパラメータのばらつきなどにより、チップによって、温度の上昇とともに増加する場合と減少する場合の両方が考えられる。以下、電流Ｉｒｅｆが温度の上昇とともに増加する場合は温度依存がプラス、温度の上昇とともに減少する場合には、温度依存がマイナスと呼ぶことにする。
電流Ｉｒｅｆの温度依存がマイナスの場合には、それを反映してリフレッシュ周期も図９（Ｂ）のように、温度の上昇に対する傾きがマイナスとなり、電流Ｉｒｅｆの温度依存がプラスの場合には、それを反映してリフレッシュ周期も図９（Ｃ）のように、温度上昇に対する傾きがプラスとなる。なお、図９（Ｂ）、（Ｃ）では、リフレッシュ周期を切り替える周期変更温度（図９では６０℃）以下の場合での、リフレッシュ周期の目標値（ターゲット）と、周期変更温度より高温の場合の目標値を図示している。
従来では、デバイスの試験工程において、この周期変更温度より高温の場合のリフレッシュ周期の目標値に、ある温度で一致するように、電流Ｉｒｅｆの大きさを可変してリフレッシュ周期を調整していた。図９（Ｂ）、（Ｃ）では、一例として９５℃でリフレッシュ周期を目標値に一致させた場合を示している。
特開２００３−５８６１号公報 特開２００３−１０００７４号公報
しかし、従来では、周期変更温度での周期延長倍率は一律であり、図９のように高温の場合のみでリフレッシュ周期を調整した場合、チップごとの電流Ｉｒｅｆの温度依存のばらつきにより、常温や低温でリフレッシュ周期がばらついてしまう。そして、目標値よりも周期が短くなる側にリフレッシュ周期がばらついた場合には、スタンバイ電流が増加してしまうという問題があった。
さらに、周期延長倍率が一律であるため、以下のような問題もある。
図１０は、従来におけるリフレッシュ周期の調整の様子を示す図である。
図１０（Ａ）がチップの電流Ｉｒｅｆの温度依存がマイナスの場合、図１０（Ｂ）がチップの電流Ｉｒｅｆの温度依存がプラスの場合を示している。また、メモリセルのデータ保持時間（ｔＲＥＦ）を合わせて図示している。
例えば、図１０（Ａ）の左図では周期変更温度付近でリフレッシュ周期とデータ保持時間とのマージンが少ない。リフレッシュ周期がデータ保持時間を越えるとメモリセルのデータが消えてしまうため、このマージンは大きいほうが望ましい。そこで、図１０（Ａ）右図のように周期変更温度での周期延長倍率を下げることで、マージンを多くとることができる。
ところが、リフレッシュ周期がデータ保持電流Ｉｒｅｆの温度依存がマイナスのチップの場合で、図１０（Ｂ）のように、周期変更温度以下での目標値より短い場合、温度依存がプラスのチップと同様に周期延長倍率を下げると、目標値よりも更に短くなってしまう。これによりスタンバイ電流がさらに増加してしまうという問題があった。
本発明はこのような点に鑑みてなされたものであり、温度に応じて適切にリフレッシュ周期を変更してスタンバイ電流を削減することが可能な半導体記憶装置を提供することを目的とする。
また、本発明の他の目的は、温度に応じて適切にリフレッシュ周期を変更してスタンバイ電流を削減することが可能なリフレッシュ周期制御方法を提供することである。
本発明では上記問題を解決するために、リフレッシュ動作が必要な半導体記憶装置において、図１に示すように、温度を検出する温度検出部１０１と、温度が所定の周期変更温度になると、リフレッシュ周期を変更するための周期変更信号を送出する周期変更制御部１０２と、リフレッシュタイミング信号を生成し、周期変更信号に応じてリフレッシュタイミング信号の周期を変更するリフレッシュタイミング信号生成部１０３と、リフレッシュタイミング信号の生成用の信号（図１では電流の場合について示している。）を生成する定電流生成回路１０４と、温度が周期変更温度以下の場合に生成する電流の大きさを指定する低温用定電流設定回路１０５と、温度が周期変更温度よりも高温の場合に生成する電流の大きさを指定する高温用定電流設定回路１０６と、を有することを特徴とする半導体記憶装置１００ａが提供される。
上記の構成によれば、温度検出部１０１は温度を検出し、周期変更制御部１０２は温度が所定の周期変更温度になると、リフレッシュ周期を変更するための周期変更信号を送出し、リフレッシュタイミング信号生成部１０３はリフレッシュタイミング信号を生成し、周期変更信号に応じてリフレッシュタイミング信号の周期を変更し、定電流生成回路１０４はリフレッシュタイミング信号の生成用の電流を生成し、低温用定電流設定回路１０５は温度が周期変更温度以下の場合に生成する電流の大きさを指定し、高温用定電流設定回路１０６は温度が周期変更温度よりも高温の場合に生成する電流の大きさを指定する。
また、上記の構成において、電流が温度上昇とともに増加する温度依存性を有する場合、低温用定電流設定回路１０５で指定される電流の大きさを、高温用定電流設定回路１０６で指定される電流の大きさと同一とすることによって、周期変更温度以下の場合にも、高温用定電流設定回路１０６で指定される電流の大きさと同じ大きさが指定される。
また、リフレッシュ動作が必要な半導体記憶装置のリフレッシュ周期制御方法において、前記半導体記憶装置の温度がリフレッシュ周期を変更する周期変更温度以下の場合の、リフレッシュタイミング信号の生成用の信号の大きさを指定する第１の指定情報を第１の設定回路に記憶し、前記温度が前記周期変更温度よりも高温の場合の、前記信号の大きさを指定する第２の指定情報を第２の設定回路に記憶し、前記温度に応じて、前記第１の指定情報または前記第２の指定情報で指定される大きさの前記信号を生成し、前記信号を用いて前記リフレッシュタイミング信号を生成することを特徴とするリフレッシュ周期制御方法が提供される。
上記の方法によれば、半導体記憶装置の温度がリフレッシュ周期を変更する周期変更温度以下の場合の、リフレッシュタイミング信号の生成用の信号の大きさを指定する第１の指定情報が第１の設定回路に記憶され、温度が周期変更温度よりも高温の場合の、信号の大きさを指定する第２の指定情報が第２の設定回路に記憶され、温度に応じて、第１の指定情報または第２の指定情報で指定される大きさの信号が生成され、その信号を用いてリフレッシュタイミング信号が生成される。
本発明は、周期変更温度以下の場合のリフレッシュタイミング信号の生成用の信号の大きさと、周期変更温度より高温の場合のリフレッシュタイミング信号の生成用の信号の大きさを両方指定できるので、周期変更温度での周期延長倍率が一律であっても、信号の温度依存性によらず、チップごとにリフレッシュ周期を目標値に調整することができる。これにより、スタンバイ電流の増加を防止することができる。
また、リフレッシュタイミング信号の生成用の信号が、温度の上昇とともに増加する温度依存性を有している場合には、温度が周期変更温度以下の場合にも、周期変更温度より高温の場合の信号の大きさを指定することで、リフレッシュ周期がデータ保持時間より長くなってしまうことを防止することができる。
以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１は、第１の実施の形態の半導体記憶装置の構成を示す図である。
第１の実施の形態の半導体記憶装置１００ａは、温度を検出する温度検出部１０１と、周期変更制御部１０２と、リフレッシュタイミング信号生成部１０３と、定電流生成回路１０４と、低温用定電流設定回路１０５と、高温用定電流設定回路１０６と、選択回路１０７と、トリミングテストモード回路１０８と、定電流モニタ回路１０９と、を有している。
温度検出部１０１は、半導体記憶装置１００ａの温度を検出する。
周期変更制御部１０２は、温度検出部１０１で検出した温度が周期変更温度（例えば、６０℃）になると、リフレッシュ周期を変更するための周期変更信号を送出する。
リフレッシュタイミング信号生成部１０３は、セルフオシレータ１０３−１と分周回路１０３−２を有している。セルフオシレータ１０３−１は、リフレッシュタイミング信号生成用の電流Ｉｒｅｆをもとに一定のリフレッシュ周期を有するリフレッシュタイミング信号を生成する。分周回路１０３−２は、周期変更信号を入力すると、セルフオシレータ１０３−１で生成されたリフレッシュタイミング信号の周期（周波数）を変更して出力する。
なお、リフレッシュタイミング信号生成部１０３から生成されたリフレッシュタイミング信号は、図示を省略しているが、リフレッシュ実行信号を生成して図示しないＤＲＡＭのメモリセルのリフレッシュ動作を実行させる回路ブロックに入力される。
定電流生成回路１０４は、電流Ｉｒｅｆを生成する。
低温用定電流設定回路１０５は、検出した温度が周期変更温度以下の場合に定電流生成回路１０４で生成する電流Ｉｒｅｆの大きさを指定する。
高温用定電流設定回路１０６は、検出した温度が周期変更温度より高温の場合に定電流生成回路１０４で生成する電流Ｉｒｅｆの大きさを指定する。
なお、低温用定電流設定回路１０５と高温用定電流設定回路１０６は、試験時には電流Ｉｒｅｆの大きさを所望に調整できる。さらに、これらは複数のヒューズを有しており、試験時に、指定された温度でリフレッシュ周期が目標値と一致したときの電流Ｉｒｅｆの大きさを、所定位置のヒューズを切断することで記憶している。そして、実使用時には、その切断位置に応じて、生成する電流Ｉｒｅｆの大きさを指定するコードを出力する（詳細は後述する。）。
選択回路１０７は、周期変更制御部１０２の制御のもと、温度が周期変更温度以下の場合には、低温用定電流設定回路１０５に記憶された電流Ｉｒｅｆの大きさを指定するコードを選択して定電流生成回路１０４に送出する。温度が周期変更温度より高温の場合は、高温用定電流設定回路１０６に記憶された電流Ｉｒｅｆの大きさを指定するコードを選択して定電流生成回路１０４に送出する。
トリミングテストモード回路１０８と、定電流モニタ回路１０９は、試験時に用いられるものである。詳細は後述する。
以下、第１の実施の形態の半導体記憶装置１００ａによるリフレッシュ周期制御方法を説明する。
図２は、第１の実施の形態の半導体記憶装置におけるリフレッシュ周期制御を示す図である。
図２（Ａ）がチップの電流Ｉｒｅｆの温度依存がマイナスの場合、図２（Ｂ）がチップの電流Ｉｒｅｆの温度依存がプラスの場合を示している。
例えば、図２のように−３０℃でリフレッシュ周期を目標値と一致させたい場合、試験時において、低温用定電流設定回路１０５により電流Ｉｒｅｆの大きさを調整して、リフレッシュ周期が目標値に一致したときの電流Ｉｒｅｆの大きさを示すようにヒューズを切断する。そして、ヒューズの切断位置により表されるコードを、温度が周期変更温度以下の場合に使用する電流Ｉｒｅｆの大きさを指定する情報として記憶する。
同様に、例えば、９５℃でリフレッシュ周期を目標値と一致させたい場合、試験時において、高温用定電流設定回路１０６により電流Ｉｒｅｆの大きさを調整して、リフレッシュ周期が目標値に一致したときの電流Ｉｒｅｆの大きさを示すようにヒューズを切断する。そして、ヒューズの切断位置により表されるコードを、温度が周期変更温度よりも高温の場合に使用する電流Ｉｒｅｆの大きさを指定する情報として記憶する。
実使用時、半導体記憶装置１００ａの温度が周期変更温度（図２の場合６０℃）より高温の場合、選択回路１０７は高温用定電流設定回路１０６のコードを選択して、定電流生成回路１０４に送出する。定電流生成回路１０４は、コードに応じた大きさの電流Ｉｒｅｆを生成する。リフレッシュタイミング信号生成部１０３のセルフオシレータ１０３−１は、生成された電流Ｉｒｅｆをもとにリフレッシュタイミング信号を生成する。これにより、電流Ｉｒｅｆの温度依存性によらず９５℃で目標値に一致するリフレッシュ周期が得られる。
温度が下降して周期変更温度以下になった場合、周期変更制御部１０２は、周期変更信号を送出し、リフレッシュタイミング信号生成部１０３の分周回路１０３−２に入力する。分周回路１０３−２は、セルフオシレータ１０３−１で生成されたリフレッシュタイミング信号の周期が高温の場合よりも延長するように分周する。また、選択回路１０７は低温用定電流設定回路１０５のコードを選択して、定電流生成回路１０４に送出する。定電流生成回路１０４は、コードに応じた大きさの電流Ｉｒｅｆを生成する。リフレッシュタイミング信号生成部１０３のセルフオシレータ１０３−１は、生成された電流Ｉｒｅｆをもとにリフレッシュタイミング信号を生成する。
これにより、図２（Ａ）、（Ｂ）のように、分周回路１０３−２での周期延長倍率が電流Ｉｒｅｆの温度依存性によらず一律であっても、設定した−３０℃でリフレッシュ周期を目標値に一致させることができる。これにより、リフレッシュ周期のばらつきを抑制でき、スタンバイ電流の増加を防止することができる。
ところで、データ保持時間との関係で、図２（Ｂ）のように電流Ｉｒｅｆの温度依存がプラスの場合、低温用定電流設定回路１０５にて、例えば−３０℃でリフレッシュ周期が目標値と一致するように調整した場合、データ保持時間とリフレッシュ周期とのマージンが小さくなる場合がある。
図３は、温度依存がプラスの場合のリフレッシュ周期制御の例を示す図である。
図３（Ａ）のように、周期変更温度以下の場合に分周回路１０３−２にて周期を延長して、さらにリフレッシュ周期が、例えば、−３０℃で目標値に一致するように調整した場合、データ保持時間を上回ってしまう場合がある。これを防ぐために、電流Ｉｒｅｆの温度依存がプラスの場合には、試験時に、低温用定電流設定回路１０５に記憶する電流Ｉｒｅｆの大きさを示すコードを、高温用定電流設定回路１０６に記憶されているものと同じものとする。これにより、図３（Ｂ）のように、周期変更温度でのリフレッシュ周期の延長分は、分周回路１０３−２による延長分のみとなり、データ保持時間とのマージンをとることができる。
なお、電流Ｉｒｅｆの温度依存を測定するために、第１の実施の形態の半導体記憶装置１００ａでは、例えば、定電流モニタ回路１０９が用いられる。試験時に定電流モニタテストモード回路１０９−１は、モニタイネーブル信号により定電流モニタ制御回路１０９−２に定電流生成回路１０４から、定電流生成用電圧Ｖｒｅｆを取得させる。定電流モニタ制御回路１０９−２は、これを増幅して電流に変換する。定電流モニタ制御回路１０９−２は試験端子１０９−３に接続されており、試験端子１０９−３に外部のテスタなどを接続して、異なる２点の温度における電流を測定することで、電流Ｉｒｅｆの温度依存がプラスか否かを判定することができる。
また、他にも、セルフオシレータ１０３−１や分周回路１０３−２から出力されるリフレッシュタイミング信号の周期または周波数を、異なる温度で測定することにより温度依存性を検出することができる。
さらには、定電流生成回路１０４において、低温用定電流設定回路１０５からのコードをもとに生成され、所定の電圧を分圧して電流Ｉｒｅｆの大きさを決定する分圧用コードと、高温用定電流設定回路１０６からのコードをもとに生成され、所定の電圧を分圧して電流Ｉｒｅｆの大きさを決定する分圧用コードとを、外部のテスタや測定装置などで把握させ、比較することによって温度依存性を検出することができる（詳細は後述する。）。
次に、試験時に低温用定電流設定回路１０５と高温用定電流設定回路１０６に電流Ｉｒｅｆの大きさを指定するコードを記憶する処理及び、そのコードに応じた電流Ｉｒｅｆの生成について詳細に説明する。
図４は、高温用定電流設定回路及び選択回路の詳細を示す回路図である。
高温用定電流設定回路１０６は、例えば５つのコード部１０６−０、１０６−１、…、１０６−４を有している。各コード部１０６−０〜１０６−４は、ヒューズ／ラッチ回路１１０−０、１１０−１、…、１１０−４、ＮＯＲ回路１１１−０、１１１−１、…、１１１−４、１１２−０、１１２−１、…、１１２−４、インバータ回路１１３−０、１１３−１、…、１１３−４を有している。
ヒューズ／ラッチ回路１１０−０〜１１０−４は、ヒューズとラッチ回路からなり、ヒューズの状態に応じて、セット信号またはリセット信号によりヒューズの状態（切断されているか否か）がラッチ回路に書き込まれる。以下、ヒューズが切断されている場合には“０”が書き込まれ、切断されていない場合には“１”が書き込まれるとする。
各コード部１０６−０〜１０６−４のＮＯＲ回路１１１−０〜１１１−４の一方の入力端子はヒューズ／ラッチ回路１１０−０〜１１０−４と接続されており、他方の入力端子には図１で示したトリミングテストモード回路１０８からテストモードイネーブル信号が入力される。試験を行う際には、テストモードイネーブル信号はＨ（High）レベルとなり、実使用時にはＬ（Low）レベルとなる。
ＮＯＲ回路１１１−０〜１１１−４の出力端子は、ＮＯＲ回路１１２−０〜１１２−４の一方の入力端子と接続され、ＮＯＲ回路１１２−０〜１１２−４の他方の入力端子には、トリミングテストモード回路１０８からトリミングコード０〜４が入力される。ＮＯＲ回路１１２−０〜１１２−４の出力はインバータ回路１１３−０〜１１３−４で反転されて高温用定電流設定回路１０６から出力される。
このような高温用定電流設定回路１０６では、定電流生成回路１０４で生成する電流Ｉｒｅｆの大きさを、コード部１０６−０〜１０６−４のヒューズ／ラッチ回路１１０−０〜１１０−４の、どのヒューズが切断されているかで指定する。但し、試験時には、リフレッシュ周期を目標値に調整するために、実際にヒューズを切断する前に、テストモードイネーブル信号をＨレベルにして、トリミングコード０〜４を“０”または“１”に変更することで、電流Ｉｒｅｆの大きさを指定するコードを生成する。
試験時には、テストモードイネーブル信号がＨレベルになることにより、ＮＯＲ回路１１１−０〜１１１−４の出力は“０”となる。そのため、例えば、トリミングコード０、１を“１”、その他を“０”とした場合、ＮＯＲ回路１１２−０〜１１２−４からの出力は“００１１１”となり、インバータ回路１１３−０〜１１３−４で反転され“１１０００”というコードが高温用定電流設定回路１０６から出力される。このコードによってリフレッシュ周期が目標値に調整される場合には、コードに応じたヒューズを切断する。例えば、上記の“１１０００”のコードを得るために、ヒューズ／ラッチ回路１１０−０〜１１０−４のうち、ヒューズ／ラッチ回路１１０−０、１１０−１のヒューズを切断する。ヒューズ／ラッチ回路１１０−０〜１１０−４のラッチ回路には、半導体記憶装置１００ａの起動時に、外部の制御手段によりヒューズの状態が検出され、その状態に応じて切断状態のときには“０”、切断されていない場合には“１”がセットされる。
なお、低温用定電流設定回路１０５も、高温用定電流設定回路１０６と同様の構成であるので説明を省略する。
選択回路１０７は、セレクタ１０７−０、１０７−１、…、１０７−４を有している。各セレクタ１０７−０〜１０７−４には、それぞれ高温用定電流設定回路１０６と低温用定電流設定回路１０５の対応するコード部１０６−０〜１０６−４からのインバータ回路１１３−０〜１１３−４からの出力が入力される。そして、図１で示した周期変更制御部１０２からの選択信号によって、周期変更温度以下の場合には、低温用定電流設定回路１０５からのコードが選択され、周期変更温度より高温の場合には、高温用定電流設定回路１０６からのコードが選択される。
定電流生成回路１０４では、選択されたコードに応じてリフレッシュタイミング信号生成部１０３で用いる電流Ｉｒｅｆを生成する。
図５は、定電流生成回路の一例の回路図である。
定電流生成回路１０４は、デコーダ１２０と、参照電圧端子１２１とｎチャネル型ＭＯＳ（Metal Oxide Semiconductor）トランジスタ（以下ＮＭＯＳと表記する。）１２２のドレイン間に直列に接続された抵抗Ｒ０、Ｒ１、…、Ｒ３１、Ｒ３２と、デコーダ結果である分圧用信号０、１、…、３１からなる分圧用コードに応じてオンまたはオフして参照電圧を分圧するスイッチ１２２−０、１２２−１、…、１２２−３１と、出力段のＮＭＯＳ１２３を有している。ＮＭＯＳ１２２のソースは接地されており、ゲートは自身のドレインと接続しており、ゲート及びドレイン電圧が定電流生成用電圧Ｖｒｅｆとなる。この定電流生成用電圧Ｖｒｅｆは、ＮＭＯＳ１２３のゲートに入力され、ＮＭＯＳ１２３のドレイン電流がリフレッシュタイミング信号生成部１０３で使用される電流Ｉｒｅｆとなる。
このような定電流生成回路１０４では、選択回路１０７から出力されるコードがデコードされ生成された分圧用信号０〜３１より、所定数のスイッチ１２２−０〜１２２−３１をオンまたはオフすることによって、参照電圧を分圧し、ＮＭＯＳ１２３のゲート電圧を決定し、電流Ｉｒｅｆを生成している。なお、前述したように、このスイッチ１２２−０〜１２２−３１をオンまたはオフして参照電圧を分圧する分圧用コードを、高温時と低温時で比較することで、電流Ｉｒｅｆの温度依存性を検出できる。
次に、第２の実施の形態の半導体記憶装置を説明する。
図６は、第２の実施の形態の半導体記憶装置の構成を示す図である。
第１の実施の形態の半導体記憶装置１００ａと同一の構成要素については同一符号とし、説明を省略する。
第２の実施の形態の半導体記憶装置１００ｂは、第１の実施の形態の半導体記憶装置１００ａと異なり、試験時に測定した電流Ｉｒｅｆの温度依存性の情報を記憶する温度依存情報記憶部１３０を有している。また、選択回路１０７ａの機能が一部異なっている。温度依存情報記憶部１３０は、例えば、ヒューズを有しており、これが切断されているか否かで電流Ｉｒｅｆの温度依存がプラスかマイナスかを表すことができる。
なお、温度依存は、前述したように外部のテスタで異なる温度での電流を測定することにより検出するか、セルフオシレータ１０３−１や分周回路１０３−２から出力されるリフレッシュタイミング信号の周期または周波数を、異なる温度で測定することにより検出することができる。さらには、定電流生成回路１０４で用いられる分圧用コードを、外部のテスタや測定装置などで把握させ、異なる温度の分圧用コードを比較することによって温度依存性を検出することができる。
図３（Ａ）で示したように、電流Ｉｒｅｆの温度依存がプラスの場合には、周期変更温度以下の、ある温度でリフレッシュ周期を目標値に合わせようとすると、リフレッシュ周期がデータ保持時間を上回る場合や、リフレッシュ周期とデータ保持時間とのマージンが少なくなる場合がある。これを防止するために、選択回路１０７ａは、温度依存情報記憶部１３０に記憶されている電流Ｉｒｅｆの温度依存がプラスの場合には、周期変更温度以下の際に、周期変更制御部１０２から低温用定電流設定回路１０５のコードを使用するための選択信号が入力されても、高温用定電流設定回路１０６のコードを選択して出力する。これにより、リフレッシュ周期とデータ保持時間とのマージンが小さくなることを防止することができる。
なお、温度依存情報記憶部１３０に記憶された電流Ｉｒｅｆの温度依存がマイナスの場合には、第１の実施の形態の半導体記憶装置１００ａの場合と同様に、選択回路１０７ａは、周期変更制御部１０２からの選択信号のもと、周期変更温度以下では低温用定電流設定回路１０５からのコードを選択し、周期変更温度よりも高温の場合には高温用定電流設定回路１０６からのコードを選択する。
次に、第３の実施の形態の半導体記憶装置を説明する。
図７は、第３の実施の形態の半導体記憶装置の構成を示す図である。
第１及び第２の実施の形態の半導体記憶装置１００ａ、１００ｂと同一の構成要素については同一符号とし、説明を省略する。
第３の実施の形態の半導体記憶装置１００ｃは、第２の実施の形態の半導体記憶装置１００ｂと同様に、電流Ｉｒｅｆの温度依存を記憶する温度依存情報記憶部１３０を有しているが、温度依存を測定するための第２の実施の形態の半導体記憶装置１００ｂのように定電流モニタ回路１０９や外部のテスタを必要とせず、半導体記憶装置１００ｃの内部で温度依存を測定する温度依存性測定部１４０を有している。
温度依存性測定部１４０は、カウンタ１４０−１と、高温用レジスタ１４０−２と、低温用レジスタ１４０−３と、比較器１４０−４を有している。
カウンタ１４０−１は、定電流生成回路１０４で生成される電流Ｉｒｅｆの大きさをカウントする。
高温用レジスタ１４０−２は、高温（例えば、９５℃）での試験時のカウンタ１４０−１の値を保持する。
低温用レジスタ１４０−３は、低温（例えば、−３０℃）での試験時のカウンタ１４０−１の値を保持する。
比較器１４０−４は、高温用レジスタ１４０−２で保持されたカウンタ値と低温用レジスタ１４０−３で保持されたカウンタ値とを比較して、その比較結果を温度依存情報として出力し、温度依存情報記憶部１３０に記憶させる。
このように、第３の実施の形態の半導体記憶装置１００ｃによれば、異なる温度での電流Ｉｒｅｆの大きさを上記のようなカウンタ１４０−１の値で比較することによって、電流Ｉｒｅｆの温度依存を、外部のテスタなどを用いなくとも半導体記憶装置１００ｃの内部で検出できるので、試験時間を短縮することができる。
以上、本発明を実施の形態に基づいて説明したが、本発明は上記に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
例えば、上記では定電流生成回路１０４によって、リフレッシュタイミング信号の生成用の電流Ｉｒｅｆを生成したが、これに限定されず、定電圧発生回路などによりリフレッシュタイミング信号の生成用の信号を生成するようにしてもよい。
（付記１） リフレッシュ動作が必要な半導体記憶装置において、
温度を検出する温度検出部と、
前記温度が所定の周期変更温度になると、リフレッシュ周期を変更するための周期変更信号を送出する周期変更制御部と、
リフレッシュタイミング信号を生成し、前記周期変更信号に応じて前記リフレッシュタイミング信号の周期を変更するリフレッシュタイミング信号生成部と、
前記リフレッシュタイミング信号の生成用の信号を生成する信号生成回路と、
前記温度が前記周期変更温度以下の場合に生成する前記信号の大きさを指定する第１の設定回路と、
前記温度が前記周期変更温度よりも高温の場合に生成する前記信号の大きさを指定する第２の設定回路と、
を有することを特徴とする半導体記憶装置。
（付記２） 前記信号生成回路で生成される前記信号は電流であり、前記第１の設定回路は前記電流の大きさを指定する第１の定電流設定回路であり、前記第２の設定回路は前記電流の大きさを指定する第２の定電流設定回路であることを特徴とする付記１記載の半導体記憶装置。
（付記３） 前記第１の設定回路及び前記第２の設定回路は、複数のヒューズを有し、切断する前記ヒューズの位置によって前記信号の大きさを指定することを特徴とする付記１記載の半導体記憶装置。
（付記４） 前記信号が温度上昇とともに増加する温度依存性を有する場合、前記第１の設定回路で指定される前記信号の大きさは、前記第２の設定回路で指定される前記信号の大きさと同一であることを特徴とする付記１記載の半導体記憶装置。
（付記５） 前記第１の設定回路及び前記第２の設定回路は、複数のヒューズを有し、切断する前記ヒューズの位置によって前記信号の大きさが指定されており、
前記信号が温度上昇とともに増加する温度依存性を有する場合、前記第１の設定回路における前記ヒューズの切断位置は、前記第２の設定回路における前記ヒューズの切断位置と同一であることを特徴とする付記１記載の半導体記憶装置。
（付記６） 前記第１の設定回路または前記第２の設定回路のいずれで指定された前記信号の大きさを前記信号生成回路にて使用させるかを選択する選択回路と、
前記信号の温度依存性を示す温度依存情報を記憶する温度依存情報記憶部と、を更に有し、
記憶された前記温度依存情報が、温度上昇とともに前記信号が増加する前記温度依存性を示す場合、前記選択回路は、前記温度が前記周期変更温度以下の場合にも前記第２の設定回路で指定された前記信号の大きさを選択することを特徴とする付記１記載の半導体記憶装置。
（付記７） 前記温度依存情報記憶部はヒューズを有し、前記ヒューズが切断されているか否かにより、前記温度依存情報が決定されることを特徴とする付記６記載の半導体記憶装置。
（付記８） 試験時に、異なる温度で前記信号生成回路にて生成される前記信号の大きさを比較して、比較結果に応じた前記温度依存情報を生成する温度依存性測定部を更に有し、
生成した前記温度依存情報を前記温度依存情報記憶部に記憶することを特徴とする付記６記載の半導体記憶装置。
（付記９） 前記温度依存性測定部は、前記信号の大きさを計数する計数部と、異なる温度での前記計数部の計数結果を保持する記憶部と、異なる温度での前記計数結果の比較結果に応じた前記温度依存情報を生成する比較部と、を有することを特徴とする付記８記載の半導体記憶装置。
（付記１０） リフレッシュ動作が必要な半導体記憶装置のリフレッシュ周期制御方法において、
前記半導体記憶装置の温度がリフレッシュ周期を変更する周期変更温度以下の場合の、リフレッシュタイミング信号の生成用の信号の大きさを指定する第１の指定情報を第１の設定回路に記憶し、
前記温度が前記周期変更温度よりも高温の場合の、前記信号の大きさを指定する第２の指定情報を第２の設定回路に記憶し、
前記温度に応じて、前記第１の指定情報または前記第２の指定情報で指定される大きさの前記信号を生成し、
前記信号を用いて前記リフレッシュタイミング信号を生成することを特徴とするリフレッシュ周期制御方法。
（付記１１） 前記信号は定電流生成回路で生成される電流であることを特徴とする付記１０記載のリフレッシュ周期制御方法。
（付記１２） 前記第１の設定回路及び前記第２の設定回路は、複数のヒューズを有し、切断する前記ヒューズの位置によって前記信号の大きさを指定することを特徴とする付記１０記載のリフレッシュ周期制御方法。
（付記１３） 前記信号が温度上昇とともに増加する温度依存性を有する場合、前記第１の設定回路に、前記第２の指定情報が示す前記信号の大きさと同じ大きさを示す前記第１の指定情報を記憶することを特徴とする付記１０記載のリフレッシュ周期制御方法。
（付記１４） 前記第１の設定回路及び前記第２の設定回路は、複数のヒューズを有し、切断する前記ヒューズの位置によって前記信号の大きさを指定し、
前記信号が温度上昇とともに増加する温度依存性を有する場合、前記第１の設定回路における前記ヒューズの切断位置を、前記第２の設定回路における前記ヒューズの切断位置と同一にすることを特徴とする付記１０記載のリフレッシュ周期制御方法。
（付記１５） 前記温度依存性を、異なる温度での前記信号を測定することにより検出することを特徴とする付記１３記載のリフレッシュ周期制御方法。
（付記１６） 前記温度依存性を、異なる温度での前記リフレッシュ周期または前記リフレッシュタイミング信号の周波数を測定することにより検出することを特徴とする付記１３記載のリフレッシュ周期制御方法。
（付記１７） 前記信号を生成する信号生成回路において、前記第１の指定情報をもとに生成され、所定の電圧を分圧して前記信号の大きさを決定する第１の分圧用コードと、前記第２の指定情報をもとに生成され、前記所定の電圧を分圧して前記信号の大きさを決定する第２の分圧用コードとを比較することによって前記温度依存性を検出することを特徴とする付記１３記載のリフレッシュ周期制御方法。
（付記１８） 前記信号の温度依存性を示す温度依存情報を記憶して、
記憶された前記温度依存情報が、温度上昇とともに前記信号が増加する前記温度依存性を示す場合、前記温度が前記周期変更温度以下の場合にも前記第２の指定情報で指定される大きさの前記信号を生成することを特徴とする付記１０記載のリフレッシュ周期制御方法。
（付記１９） 異なる温度で生成される前記信号の大きさを比較して、比較結果に応じた前記温度依存情報を生成することを特徴とする付記１８記載のリフレッシュ周期制御方法。
第１の実施の形態の半導体記憶装置の構成を示す図である。 第１の実施の形態の半導体記憶装置におけるリフレッシュ周期制御を示す図である。 温度依存がプラスの場合のリフレッシュ周期制御の例を示す図である。 高温用定電流設定回路及び選択回路の詳細を示す回路図である。 定電流生成回路の一例の回路図である。 第２の実施の形態の半導体記憶装置の構成を示す図である。 第３の実施の形態の半導体記憶装置の構成を示す図である。 温度に応じたリフレッシュ周期の可変の例を示す図である。 定電流生成回路で生成される電流の温度特性及びリフレッシュ周期の温度特性を示す図である。 従来におけるリフレッシュ周期の調整の様子を示す図である。
符号の説明
１００ａ 半導体記憶装置
１０１ 温度検出部
１０２ 周期変更制御部
１０３ リフレッシュタイミング信号生成部
１０３−１ セルフオシレータ
１０３−２ 分周回路
１０４ 定電流生成回路
１０５ 低温用定電流設定回路
１０６ 高温用定電流設定回路
１０７ 選択回路
１０８ トリミングテストモード回路
１０９ 定電流モニタ回路
１０９−１ 定電流モニタテストモード回路
１０９−２ 定電流モニタ制御回路
１０９−３ 試験端子

Claims (8)

  1. リフレッシュ動作が必要な半導体記憶装置において、
    温度を検出する温度検出部と、
    前記温度が所定の周期変更温度になると、リフレッシュ周期を変更するための周期変更信号を送出する周期変更制御部と、
    リフレッシュタイミング信号を生成し、前記周期変更信号に応じて前記リフレッシュタイミング信号の周期を変更するリフレッシュタイミング信号生成部と、
    前記リフレッシュタイミング信号の生成用の信号を生成する信号生成回路と、
    前記温度が前記周期変更温度以下の場合に生成する前記信号の大きさを指定する第１の設定回路と、
    前記温度が前記周期変更温度よりも高温の場合に生成する前記信号の大きさを指定する第２の設定回路と、を有し、
    前記信号が温度上昇とともに増加する温度依存性を有する場合、前記第１の設定回路で指定される前記信号の大きさは、前記第２の設定回路で指定される前記信号の大きさと同一であることを特徴とする半導体記憶装置。
  2. 前記信号生成回路で生成される前記信号は電流であり、前記第１の設定回路は前記電流の大きさを指定する第１の定電流設定回路であり、前記第２の設定回路は前記電流の大きさを指定する第２の定電流設定回路であることを特徴とする請求項１記載の半導体記憶装置。
  3. リフレッシュ動作が必要な半導体記憶装置において、
    温度を検出する温度検出部と、
    前記温度が所定の周期変更温度になると、リフレッシュ周期を変更するための周期変更信号を送出する周期変更制御部と、
    リフレッシュタイミング信号を生成し、前記周期変更信号に応じて前記リフレッシュタイミング信号の周期を変更するリフレッシュタイミング信号生成部と、
    前記リフレッシュタイミング信号の生成用の信号を生成する信号生成回路と、
    前記温度が前記周期変更温度以下の場合に生成する前記信号の大きさを指定する第１の設定回路と、
    前記温度が前記周期変更温度よりも高温の場合に生成する前記信号の大きさを指定する第２の設定回路と、を有し、
    前記第１の設定回路及び前記第２の設定回路は、複数のヒューズを有し、切断する前記ヒューズの位置によって前記信号の大きさが指定されており、
    前記信号が温度上昇とともに増加する温度依存性を有する場合、前記第１の設定回路における前記ヒューズの切断位置は、前記第２の設定回路における前記ヒューズの切断位置と同一であることを特徴とする半導体記憶装置。
  4. リフレッシュ動作が必要な半導体記憶装置において、
    温度を検出する温度検出部と、
    前記温度が所定の周期変更温度になると、リフレッシュ周期を変更するための周期変更信号を送出する周期変更制御部と、
    リフレッシュタイミング信号を生成し、前記周期変更信号に応じて前記リフレッシュタイミング信号の周期を変更するリフレッシュタイミング信号生成部と、
    前記リフレッシュタイミング信号の生成用の信号を生成する信号生成回路と、
    前記温度が前記周期変更温度以下の場合に生成する前記信号の大きさを指定する第１の設定回路と、
    前記温度が前記周期変更温度よりも高温の場合に生成する前記信号の大きさを指定する第２の設定回路と、
    前記第１の設定回路または前記第２の設定回路のいずれで指定された前記信号の大きさを前記信号生成回路にて使用させるかを選択する選択回路と、
    前記信号の温度依存性を示す温度依存情報を記憶する温度依存情報記憶部と、を有し、
    記憶された前記温度依存情報が、温度上昇とともに前記信号が増加する前記温度依存性を示す場合、前記選択回路は、前記温度が前記周期変更温度以下の場合にも前記第２の設定回路で指定された前記信号の大きさを選択することを特徴とする半導体記憶装置。
  5. 試験時に、異なる温度で前記信号生成回路にて生成される前記信号の大きさを比較して、比較結果に応じた前記温度依存情報を生成する温度依存性測定部を更に有し、
    生成した前記温度依存情報を前記温度依存情報記憶部に記憶することを特徴とする請求項４記載の半導体記憶装置。
  6. 前記温度依存性測定部は、前記信号の大きさを計数する計数部と、異なる温度での前記計数部の計数結果を保持する記憶部と、異なる温度での前記計数結果の比較結果に応じた前記温度依存情報を生成する比較部と、を有することを特徴とする請求項５記載の半導体記憶装置。
  7. リフレッシュ動作が必要な半導体記憶装置のリフレッシュ周期制御方法において、
    前記半導体記憶装置の温度がリフレッシュ周期を変更する周期変更温度以下の場合の、リフレッシュタイミング信号の生成用の信号の大きさを指定する第１の指定情報を第１の設定回路に記憶し、
    前記温度が前記周期変更温度よりも高温の場合の、前記信号の大きさを指定する第２の指定情報を第２の設定回路に記憶し、
    前記温度に応じて、前記第１の指定情報または前記第２の指定情報で指定される大きさの前記信号を生成し、
    前記信号を用いて前記リフレッシュタイミング信号を生成し、
    前記信号が温度上昇とともに増加する温度依存性を有する場合、前記第１の設定回路に、前記第２の指定情報が示す前記信号の大きさと同じ大きさを示す前記第１の指定情報を記憶することを特徴とするリフレッシュ周期制御方法。
  8. 前記信号は定電流生成回路で生成される電流であることを特徴とする請求項７記載のリフレッシュ周期制御方法。
JP2006140605A 2006-05-19 2006-05-19 半導体記憶装置及びリフレッシュ周期制御方法 Expired - Fee Related JP4850578B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006140605A JP4850578B2 (ja) 2006-05-19 2006-05-19 半導体記憶装置及びリフレッシュ周期制御方法
TW096114788A TWI330367B (en) 2006-05-19 2007-04-26 Semiconductor memory and refresh cycle control method
DE602007005717T DE602007005717D1 (de) 2006-05-19 2007-04-27 Halbleiterspeicher und Steuerungsverfahren für den Auffrischungszyklus
EP07107117A EP1858024B1 (en) 2006-05-19 2007-04-27 Semiconductor memory and refresh cycle control method
US11/797,817 US7583553B2 (en) 2006-05-19 2007-05-08 Semiconductor memory and refresh cycle control method
KR1020070048149A KR100895190B1 (ko) 2006-05-19 2007-05-17 반도체 기억 장치 및 리프레시 주기 제어 방법
CN2007101039672A CN101075478B (zh) 2006-05-19 2007-05-17 半导体存储器和刷新周期控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006140605A JP4850578B2 (ja) 2006-05-19 2006-05-19 半導体記憶装置及びリフレッシュ周期制御方法

Publications (2)

Publication Number Publication Date
JP2007310983A JP2007310983A (ja) 2007-11-29
JP4850578B2 true JP4850578B2 (ja) 2012-01-11

Family

ID=38222548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006140605A Expired - Fee Related JP4850578B2 (ja) 2006-05-19 2006-05-19 半導体記憶装置及びリフレッシュ周期制御方法

Country Status (7)

Country Link
US (1) US7583553B2 (ja)
EP (1) EP1858024B1 (ja)
JP (1) JP4850578B2 (ja)
KR (1) KR100895190B1 (ja)
CN (1) CN101075478B (ja)
DE (1) DE602007005717D1 (ja)
TW (1) TWI330367B (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4603537B2 (ja) * 2004-06-18 2010-12-22 富士通セミコンダクター株式会社 半導体装置の温度検出器および半導体記憶装置
JP4838518B2 (ja) * 2005-02-22 2011-12-14 富士通セミコンダクター株式会社 半導体記憶装置
US7383149B1 (en) * 2006-04-19 2008-06-03 Darryl Walker Semiconductor device having variable parameter selection based on temperature and test method
US8049145B1 (en) 2006-04-19 2011-11-01 Agerson Rall Group, L.L.C. Semiconductor device having variable parameter selection based on temperature and test method
US8982653B2 (en) 2008-11-11 2015-03-17 Memory Technologies Llc Method and device for temperature-based data refresh in non-volatile memories
KR101559549B1 (ko) 2008-12-08 2015-10-13 삼성전자주식회사 모바일 ＳｏＣ 및 모바일 단말기
US8786449B1 (en) * 2009-12-16 2014-07-22 Applied Micro Circuits Corporation System-on-chip with thermal management core
JP2011170943A (ja) * 2010-02-22 2011-09-01 Sony Corp 記憶制御装置、記憶装置、記憶装置システム
CN102194513B (zh) * 2010-03-11 2013-07-31 复旦大学 自动调整存储器刷新操作频率的电路、方法及其存储器
JP2012038399A (ja) 2010-08-11 2012-02-23 Elpida Memory Inc 半導体装置
CN103035282B (zh) * 2011-09-30 2016-01-20 群联电子股份有限公司 存储器储存装置、存储器控制器与温度管理方法
KR20130098473A (ko) * 2012-02-28 2013-09-05 삼성전자주식회사 테스트 핸들러의 챔버 내부온도 측정방법 및 온도 실시간 조정방법
KR20140006219A (ko) * 2012-06-27 2014-01-16 에스케이하이닉스 주식회사 반도체 장치 및 이의 테스트 회로
US9147461B1 (en) 2012-11-28 2015-09-29 Samsung Electronics Co., Ltd. Semiconductor memory device performing a refresh operation, and memory system including the same
KR102098248B1 (ko) 2013-06-03 2020-04-07 삼성전자 주식회사 온도에 따라 완화된 타이밍 요건으로 사용되는 메모리 장치 및 이를 이용하는 메모리 콘트롤러
KR20150051471A (ko) * 2013-11-04 2015-05-13 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
KR20150052631A (ko) * 2013-11-06 2015-05-14 에스케이하이닉스 주식회사 반도체 장치 및 반도체 시스템
KR102158266B1 (ko) * 2014-02-19 2020-09-22 에스케이하이닉스 주식회사 반도체 메모리 장치
US9939330B2 (en) 2014-03-28 2018-04-10 Darryl G. Walker Semiconductor device having subthreshold operating circuits including a back body bias potential based on temperature range
KR102276249B1 (ko) * 2014-06-18 2021-07-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US9645191B2 (en) 2014-08-20 2017-05-09 Darryl G. Walker Testing and setting performance parameters in a semiconductor device and method therefor
KR20160069230A (ko) * 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
US9613719B1 (en) 2015-02-17 2017-04-04 Darryl G. Walker Multi-chip non-volatile semiconductor memory package including heater and sensor elements
CN108962306A (zh) * 2017-05-17 2018-12-07 上海磁宇信息科技有限公司 自动优化写电压的磁性存储器及其操作方法
US11798613B2 (en) * 2018-12-10 2023-10-24 Etron Technology, Inc. Dynamic memory with long retention time
KR20210052710A (ko) * 2019-10-30 2021-05-11 삼성전자주식회사 동작 온도에 기초하여 동작 주기를 조절하는 메모리 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784328A (en) * 1996-12-23 1998-07-21 Lsi Logic Corporation Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array
US6281760B1 (en) * 1998-07-23 2001-08-28 Texas Instruments Incorporated On-chip temperature sensor and oscillator for reduced self-refresh current for dynamic random access memory
KR100413761B1 (ko) * 2001-05-31 2003-12-31 삼성전자주식회사 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법
JP2003100074A (ja) 2001-09-21 2003-04-04 Seiko Epson Corp 集積回路の温度変化に応じた動作制御
JP4021643B2 (ja) * 2001-10-29 2007-12-12 富士通株式会社 温度検出機能を備えた半導体装置
DE10163306A1 (de) * 2001-12-21 2003-04-03 Infineon Technologies Ag Dynamischer Speicher mit programmierbarer Auffrischfrequenz
EP1327870B1 (en) * 2002-01-11 2013-05-08 Honda Giken Kogyo Kabushiki Kaisha Six-axis force sensor
JP2003338177A (ja) * 2002-05-22 2003-11-28 Mitsubishi Electric Corp 半導体記憶装置
JP4246977B2 (ja) * 2002-08-29 2009-04-02 富士通マイクロエレクトロニクス株式会社 半導体メモリ
JP4477429B2 (ja) * 2003-11-05 2010-06-09 富士通マイクロエレクトロニクス株式会社 半導体集積回路
KR100611775B1 (ko) * 2003-12-29 2006-08-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
JP4094576B2 (ja) * 2004-03-26 2008-06-04 エルピーダメモリ株式会社 オシレータ回路
JP4603537B2 (ja) * 2004-06-18 2010-12-22 富士通セミコンダクター株式会社 半導体装置の温度検出器および半導体記憶装置
JP4167632B2 (ja) * 2004-07-16 2008-10-15 エルピーダメモリ株式会社 リフレッシュ周期発生回路及びそれを備えたｄｒａｍ
JP4680566B2 (ja) * 2004-10-26 2011-05-11 本田技研工業株式会社 多軸力センサチップとこれを用いた多軸力センサ

Also Published As

Publication number Publication date
DE602007005717D1 (de) 2010-05-20
CN101075478A (zh) 2007-11-21
US20070268766A1 (en) 2007-11-22
KR100895190B1 (ko) 2009-04-24
CN101075478B (zh) 2010-10-13
EP1858024B1 (en) 2010-04-07
JP2007310983A (ja) 2007-11-29
EP1858024A1 (en) 2007-11-21
TWI330367B (en) 2010-09-11
TW200746140A (en) 2007-12-16
US7583553B2 (en) 2009-09-01
KR20070112024A (ko) 2007-11-22

Similar Documents

Publication Publication Date Title
JP4850578B2 (ja) 半導体記憶装置及びリフレッシュ周期制御方法
JP4982677B2 (ja) 温度情報出力装置
US8140293B2 (en) On die thermal sensor
TWI424441B (zh) 溫度感測系統以及相關溫度感測方法
US10371745B2 (en) Overheat protection circuit and method in an accelerated aging test of an integrated circuit
US9418726B1 (en) Data reception chip
CN112992254B (zh) 刷新测试电路及方法
US7190628B2 (en) Semiconductor memory device having self refresh mode and related method of operation
JP2007066298A (ja) デバイス温度に基づくクロックト待機モードの無効化
JP5038742B2 (ja) セルフリフレッシュ制御回路、半導体装置
JP2007052898A (ja) 最大クロック周波数を用いたクロックト待機モード
US7610165B2 (en) Semiconductor memory device having on die thermal sensor
JP2008060884A (ja) 半導体集積回路
US10134466B2 (en) Data reception chip
US9620177B2 (en) Internal power supply circuit, semiconductor device, and semiconductor device manufacturing method
US9697875B2 (en) Data reception chip
US7791960B2 (en) Semiconductor memory device and control signal generating method thereof
US11781917B2 (en) Temperature sensor circuit and method thereof
KR20150051471A (ko) 반도체 장치 및 그의 구동방법
CN111583987B (zh) 温度感测器的评估方法
US10504581B1 (en) Memory apparatus and operating method thereof
KR20230035185A (ko) 열화 측정 장치
JP2002358799A (ja) セルフリフレッシュ機能を備えた半導体記憶装置およびその検査方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111019

R150 Certificate of patent or registration of utility model

Ref document number: 4850578

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees