JP5960269B2 - メモリ装置、制御方法、メモリコントローラ及びメモリシステム - Google Patents
メモリ装置、制御方法、メモリコントローラ及びメモリシステム Download PDFInfo
- Publication number
- JP5960269B2 JP5960269B2 JP2014533284A JP2014533284A JP5960269B2 JP 5960269 B2 JP5960269 B2 JP 5960269B2 JP 2014533284 A JP2014533284 A JP 2014533284A JP 2014533284 A JP2014533284 A JP 2014533284A JP 5960269 B2 JP5960269 B2 JP 5960269B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- area
- thermal
- stack
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40622—Partial refresh of memory arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40626—Temperature related aspects of refresh operations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/20—Cooling means
- G06F1/206—Cooling means comprising thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
Description
複数の結合したメモリ要素を備えるメモリスタックと、
前記メモリスタックの第1の領域で第1熱センサ及び前記メモリスタックの第2の領域で第2熱センサを備える、複数の熱センサと、を有し、
前記複数の熱センサによって作成された熱情報の少なくとも一部によって、前記複数のメモリ要素の熱的条件を調整するためにメモリコントローラが備えられている。
しかしながら、積層メモリの動作では、活動領域で熱を生成し、それゆえ、積層メモリ装置内でさらなる熱的不均衡を生む。その結果、積層メモリの温かい位置及び冷たい位置の構造が複雑で、動作中その位置は絶えず変化する。
しかし、メモリスタックの熱挙動を向上させる試みでは、非均一な温度勾配がさらに悪化しないことが重要となる。
ある実施形態において、装置は、熱的不均衡を解消する動的操作130を提供する。ある実施形態において、動作はさらに、3Dメモリスタックの全ての部位で不必要にリフレッシュするのではなく、データを移行する目的の帯域幅を回復させるように機能する。
(1)熱的不均衡を向上し、積層メモリ装置内の熱スポットを減少させるメモリコントローラ及び周波数調整動作と、
(2)局所的にリフレッシュレートを独立して適合させることで温度の変動を利用し、データ移行のための帯域幅を自由にする間に必要なリフレッシュサイクリングを提供するリフレッシュメカニズムと、を有する。
さらに、メモリスタックのスピードピン(特定のメモリのために動作周波数及び電圧を設定した製造物)が、スタックのどこにおいても最悪のケースの温度によって、必然的に限定される。ある実施形態において、装置、システム、或いは方法は、3D積層メモリのよりバランスのとれた熱的設定を生成する動的動作を提供するので、積層メモリのためにより効率的な動作点にすることができる。
ある実施において、CPU230とメモリコントローラ220、及びその両方で、メモリ装置200の一部を形成する。またある実施において、CPU230とメモリコントローラ220とは、積層メモリ装置200の外側にあってもよい。
また、ある実施形態において、装置、方法、及びシステムは、メモリ装置内の過剰な熱に対処する動的動作を有する。動的動作として、過剰な熱を持つメモリの部分へのアクセスを減少させるための動作データアドレスマッピングは、メモリ冷却部内のデータのコピーへのアクセスを制限すること又は領域またはメモリの低温領域にデータを再マッピングすることと、メモリスタック内の熱の不均衡に対処するために3Dメモリスタックの異なる部分について独立してリフレッシュレートを調整することによりデータ転送のための帯域幅を回収することを含む。
ある実施形態では、メモリスタック装置は、熱による活動の減少と、メモリスタックの温エリアのために活動の減少を提供できる相補的なアドレスマッピングメカニズムとを用いるので、熱的条件が向上する。ある実施形態において、メモリコントローラは、積層メモリ装置の表面近くの領域或いは低い熱的抵抗を持つ他の場所のより近くに、高い活動を配置するように動作する。
ある実施形態では、S310において、層又はメモリブロックの温度が、層又はメモリスタックのための熱収支を超過する場合で、かつ、メモリの温エリアがアクセス前にクールダウンすることを可能にするために、メモリスタックにおいて他の冷却場所を利用することが可能である場合は、メモリスタック装置は熱的不均衡を解消する(分散する)ためにデータを移行する動作をとる(S322)。
ある実施形態において、メモリスタックで他の冷却場所の利用が不可能な場合は、S320にて、図6に示すように、メモリ装置は動作周波数を減少させる。
ある実施形態において、リマッピングするか及び活動度を低下させるかの選択は、ミラーリングがある場合の動作を単純化することができるデータの転送を必要としないメモリスタック(トラフィックを送る大きなメモリアクセス回数)、及び(再マッピング技術は、ミラーリング技術よりも少ないメモリ・リソースを必要とする場合がある)に費やされることが望まれるメモリ・リソースのための読み込み/書き込みトラフィックの量の少なくとも一部に依存する。
ある実施形態において、メモリ400は、データミラーリングを利用するスタックの温エリアにおいての活動を削減するメカニズムを有している。また、ある実施形態において、例えば図2に示すように、積層メモリ400の一部となっているメモリコントローラによって動作が指示されてもよい。
この例では、ある時点では、第1のダイエリア425は、「冷たい」冷ダイエリアであって、第2のダイエリア435は、過熱ともいう「温かい」温オンダイエリアである。これらはある時点において第1のダイエリア425は相対的に低い温度を持ち、第2のダイエリア435は相対的に高い温度を持つことを示す。
しかし、「冷たい」ダイエリア及び「温かい」ダイエリアは、例えば、メモリ装置の活動の結果として起きる温度の変化により、時間とともに切り替えることができる。
ある実施形態において、例えば、最低温度を持つミラーリングダイエリア(図においては、第1の「冷たい」ダイエリア425)のみからなど、すべてのミラーリング画像よりも少なく画像のみから、読み込み処理が機能すると、他のミラー画像での熱圧力が削減できる。
この方法では、データの位置の追跡が必要なく、アドレスリマッピングを行う必要がない、メカニズムを提供できる。
しかし、同一のデータ画像が、メモリの複数の位置で維持されることが要求されるので、メモリ装置400又はシステムの許容メモリスペースの数は、削減される。
図5は、データのリマッピングによって、メモリの活動を分散するように、熱データを用いたメモリコントローラの要素を示すブロック図である。ある実施形態において、メモリ装置又はシステムのメモリコントローラは、メモリアクセス510を受信する3D熱アクセス制御部512を有する。ある実施形態において、メモリコントローラは、複数の熱センサから熱情報を受信するロジックと、熱情報の少なくとも一部に基づいて、メモリ要素の熱的条件を調整するロジックとを有する。ある実施形態において、メモリコントローラのロジックは、追加のアドレスマッピング層520を有する。このアドレスマッピング層520は、入力されるアドレス処理データをスタック内で古い位置から新しい位置にマップするため、アドレスをリマップするアドレスリマッパーエレメント522と、アドレスマッピングの状態を維持するマッピング状態エレメント524とを有する。
例えば、第1熱センサ(TS1)552は、第1の「冷たい」ダイエリア550に位置し、
第2熱センサ(TS2)542は、第2「熱い」ダイエリア540に位置する。ある実施形態において、熱アクセス制御部512は、熱的状態追跡テーブル560に基づいてデータを移行するために、熱データを利用する。例えば、熱いダイエリア540から、データ移行可能なスペアメモリ等である冷たいダイエリア550へデータは移行される。
しかし、このオーバーヘッドは、同一のデータが少なくとも2つの位置で記憶される、図4で示したすミラーリングのために必要な部分より小さい。
ある実施形態において、熱アクセス制御部は、さらに、スタック内の温エリアへ問題があるアクセスの量を絞り込む動作をする。ある実施形態では、メモリコントローラ内のステージのスケジューリングや、列を作る(Queuing)ことは、独立したメモリアクセス又はメモリアクセスのクラスのためのスケジューリングの優先順位を固定的に又は動的に決定するように熱情報を補強する。
(1)メモリデバイスの全部または一部へのアクセスを読み書き用のアクセスの割合。
例えば、最高の性能状態の時、メモリは、夫々のクロックサイクル(又は他の最高アクセス率)の読み込み及び書き込みアクセスを提供する。ある実施形態において、装置、システム、又は方法は、例えば読み込みアクセスと書き込みアクセスとの間の1又は複数のクロックサイクルをスキップすることで、すべての又は一部の積層メモリ装置のアクセス率を低いレートにするよう変更することを含み、そして、アクセスされるメモリ素子の熱の生成を減少させる。
(2)メモリ装置の全ての又は一部のクロック周波数。
例えば、性能状態の変更は、より低いクロック周波数に全てまたは一部のメモリ装置のクロック周波数を変更することを含むことができ、それによって、動作の速度が低減し、メモリ装置内に熱が生じることもある。
(3)全ての又は一部のメモリ装置の電圧。
ある実施形態において、メモリコントローラ720は、熱リフレッシュテーブル730に基づいて対応するリフレッシュサイクルを決定し、熱センサの出力によって示される熱的特徴に基づいて、メモリ装置の異なる場所のための分散されたリフレッシュコマンド734等である、リフレッシュコマンド732を生成する。
115 ヒートシンク
120 冷エリア
125 温エリア
200 3D積層メモリ装置
210 熱センサ
220 メモリコントローラ
230 CPU
400 積層メモリ
410 シリコンメモリダイ
420 第1ダイ層
425 冷ダイエリア
430 第2ダイ層
435 温ダイエリア
500 メモリコントローラ(システム)
512 3D熱アクセス制御部
520 アドレスマッピング層
522 アドレスリマッパーエレメント
524 マッピング状態エレメント
526 データ移動エンジン
540 温ダイエリア(第2の領域)
542 第2熱センサ
550 冷ダイエリア(第1の領域)
552 第1熱センサ
560 熱的状態追跡テーブル
700 積層メモリ装置
710 DAMダイ層
712 第1のDRAMダイ
714 第2のDRAMダイ
716 第3のDRAMダイ
720 メモリコントローラ
730 熱/リフレッシュテーブル
732 リフレッシュコマンド/周波数
734 分散されたリフレッシュコマンド/周波数制御
750 複数の分散熱センサ
752 第1熱センサ
754 第2熱センサ
756 第3熱センサ
Claims (23)
- 積層された複数のメモリ素子層を含み、メモリコントローラに結合されるメモリスタックと、
前記メモリスタックのメモリ素子層の第1の領域に位置する第1熱センサと前記メモリスタックのメモリ素子層の第2の領域に位置する第2熱センサとを少なくとも含み、前記メモリコントローラに結合される複数の熱センサと、を有し、
前記メモリスタックは、前記複数のメモリ素子層の熱的条件を調整するための制御信号を前記メモリコントローラから受信し、前記制御信号は、前記複数の熱センサにより生成される熱情報に基づいて前記メモリコントローラにより生成され、
(a)相対的に温度が高いメモリエリアの温度を下げるために相対的に温度が低いメモリエリアを利用することが可能である場合、前記制御信号は、前記複数のメモリ素子層に対するメモリアクセスが分散するように生成され、
(b)相対的に温度が高いメモリエリアの温度を下げるために相対的に温度が低いメモリエリアを利用することが可能でない場合、前記制御信号は、前記メモリスタックの複数のメモリエリアのそれぞれに対するメモリ・リフレッシュレートが独立に調整されるように生成される、メモリ装置。 - 前記メモリコントローラは前記メモリ装置の一部である、
請求項1記載のメモリ装置。 - 前記複数のメモリ素子層は複数のメモリダイ層又は複数のメモリパッケージのどちらかを含んでいる、
請求項1記載のメモリ装置。 - 前記熱情報を格納する熱的状態追跡テーブルをさらに有する、
請求項1記載のメモリ装置。 - 前記複数のメモリ素子層の各々は、ダイナミック・ランダム・アクセス・メモリ(DRAM)により形成される、請求項1記載のメモリ装置。
- 前記メモリスタックの前記第1の領域及び前記第2の領域がデータのミラーコピーを格納し、
前記第1の領域が過剰な熱を有すると判断する場合には、前記メモリコントローラは前記第1の領域の読み込みアクセスを減少させる、
請求項5記載のメモリ装置。 - 前記メモリコントローラは、スペアメモリ領域として前記第2の領域を維持し、
前記第1の領域が過剰な熱を有すると判断する場合には、前記第1の領域に格納されたデータが前記第2の領域へ書き換えられる、
請求項5記載のメモリ装置。 - 前記複数のメモリ素子層に対するメモリアクセスが分散するように前記第1及び第2の領域を利用することが不可能である場合には、前記メモリコントローラは前記メモリスタックの動作周波数を減少させる、
請求項5記載のメモリ装置。 - 前記メモリコントローラは、与えられた温度に対してメモリ・リフレッシュレートを示すデータと前記メモリスタックの温度とに基づいて、前記メモリ装置の性能状態を減少又は増加させる、
請求項1記載のメモリ装置。 - 前記メモリスタックの前記第1の領域は、第1のメモリ素子層に位置しており、
前記第2の領域は、前記第1のメモリ素子層又は第2のメモリ素子層のいずれかに位置している、
請求項1記載のメモリ装置。 - メモリ装置を制御するためにメモリコントローラが実行する方法であって、前記メモリ装置は、
積層された複数のメモリ素子層を含み、前記メモリコントローラに結合されるメモリスタックと、
前記メモリスタックのメモリ素子層の第1の領域に位置する第1熱センサと前記メモリスタックのメモリ素子層の第2の領域に位置する第2熱センサとを少なくとも含み、前記メモリコントローラに結合される複数の熱センサと、
を有し、当該方法は、
前記複数の熱センサにより生成される熱情報を受信する工程と、
前記複数のメモリ素子層の熱的条件を調整するための制御信号を、前記熱情報に基づいて生成する工程と、
前記制御信号を前記メモリ装置に送信する工程と、を有し、
(a)相対的に温度が高いメモリエリアの温度を下げるために相対的に温度が低いメモリエリアを利用することが可能である場合、前記制御信号は、前記複数のメモリ素子層に対するメモリアクセスを分散させるように生成され、
(b)相対的に温度が高いメモリエリアの温度を下げるために相対的に温度が低いメモリエリアを利用することが可能でない場合、前記制御信号は、前記メモリスタックの複数のメモリエリアのそれぞれに対するメモリ・リフレッシュレートが独立に調整されるように生成される、方法。 - 前記複数のメモリ素子層の各々は、ダイナミック・ランダム・アクセス・メモリ(DRAM)により形成される、請求項11記載の方法。
- 前記第1の領域及び前記第2の領域にデータのミラーコピーを格納する工程と、
前記第1の領域が過剰な熱を有すると判断する場合には、前記第1の領域の読み込みアクセスを減少させる工程と、
をさらに有する請求項12記載の方法。 - スペアメモリ領域として前記第2の領域が維持される場合において、前記第1の領域が過剰な熱を有すると判断する場合には、前記第1の領域に格納されたデータを前記第2の領域へ書き換える工程と、
をさらに有する請求項12記載の方法。 - 前記複数のメモリ素子層に対するメモリアクセスが分散するように前記第1及び第2の領域を利用することが不可能である場合には、前記メモリスタックの動作周波数を減少させる、
請求項12記載の方法。 - 与えられた温度に対して必要なメモリ・リフレッシュレートを示すデータと前記メモリスタックの温度とに基づいて、前記メモリ装置の性能状態を減少又は増加させる、
請求項12記載の方法。 - メモリ装置に結合されるメモリコントローラであって、前記メモリ装置は、
積層された複数のメモリ素子層を含むメモリスタックと、
前記メモリスタックのメモリ素子層の第1の領域に位置する第1熱センサと前記メモリスタックのメモリ素子層の第2の領域に位置する第2熱センサとを少なくとも含む複数の熱センサとを有し、
前記メモリコントローラは、前記複数の熱センサにより生成される熱情報を受信し、前記複数のメモリ素子層の熱的条件を調整するための制御信号を、前記熱情報に基づいて生成し、前記制御信号を前記メモリ装置に送信し、
(a)相対的に温度が高いメモリエリアの温度を下げるために相対的に温度が低いメモリエリアを利用することが可能である場合、前記制御信号は、前記複数のメモリ素子層に対するメモリアクセスを分散させるように生成され、
(b)相対的に温度が高いメモリエリアの温度を下げるために相対的に温度が低いメモリエリアを利用することが可能でない場合、前記制御信号は、前記メモリスタックの複数のメモリエリアのそれぞれに対するメモリ・リフレッシュレートが独立に調整されるように生成される、メモリコントローラ。 - 前記複数のメモリ素子層の各々は、ダイナミック・ランダム・アクセス・メモリ(DRAM)により形成される、請求項17記載のメモリコントローラ。
- メモリ装置と前記メモリ装置に結合されるメモリコントローラとを有するメモリシステムであって、前記メモリ装置は
積層された複数のメモリ素子層を含むメモリスタックと、
前記メモリスタックのメモリ素子層の第1の領域に位置する第1熱センサと前記メモリスタックのメモリ素子層の第2の領域に位置する第2熱センサとを少なくとも含む複数の熱センサとを有し、
前記メモリコントローラは、前記複数の熱センサにより生成される熱情報を受信し、前記複数のメモリ素子層の熱的条件を調整するための制御信号を、前記熱情報に基づいて生成し、前記制御信号を前記メモリ装置に送信し、
(a)相対的に温度が高いメモリエリアの温度を下げるために相対的に温度が低いメモリエリアを利用することが可能である場合、前記制御信号は、前記複数のメモリ素子層に対するメモリアクセスを分散させるように生成され
(b)相対的に温度が高いメモリエリアの温度を下げるために相対的に温度が低いメモリエリアを利用することが可能でない場合、前記制御信号は、前記メモリスタックの複数のメモリエリアのそれぞれに対するメモリ・リフレッシュレートが独立に調整されるように生成される、メモリシステム。 - 前記第1の領域が過剰な熱を有すると判断する場合には、前記メモリコントローラは前記第1の領域へのアクセスを減少させる、
請求項19記載のメモリシステム。 - 前記メモリコントローラは、与えられた温度に対して必要なメモリ・リフレッシュレートを表すデータに基づいて、前記メモリスタックの温度に対応するメモリ・リフレッシュレートを決定する、
請求項19記載のメモリシステム。 - 前記メモリスタックにおける熱的不均衡に対応するデータを書き換えるアドレスマッピング層をさらに有し、
前記アドレスマッピング層は、アドレスを書き換えるアドレス書き換えエレメント及びアドレスマッピングの状態を維持するマッピング状態エレメントを備える、
請求項19記載のメモリシステム。 - 前記メモリスタックにおける熱的不均衡に対応するようにデータの移動状態を追跡するデータ移動エンジンをさらに有する、
請求項19記載のメモリシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2011/054467 WO2013048518A1 (en) | 2011-09-30 | 2011-09-30 | Dynamic operations for 3d stacked memory using thermal data |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014531698A JP2014531698A (ja) | 2014-11-27 |
JP5960269B2 true JP5960269B2 (ja) | 2016-08-02 |
Family
ID=47996250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014533284A Expired - Fee Related JP5960269B2 (ja) | 2011-09-30 | 2011-09-30 | メモリ装置、制御方法、メモリコントローラ及びメモリシステム |
Country Status (6)
Country | Link |
---|---|
US (1) | US9195577B2 (ja) |
EP (1) | EP2761620B1 (ja) |
JP (1) | JP5960269B2 (ja) |
CN (1) | CN103890850B (ja) |
TW (1) | TWI523029B (ja) |
WO (1) | WO2013048518A1 (ja) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5792019B2 (ja) | 2011-10-03 | 2015-10-07 | 株式会社日立製作所 | 半導体装置 |
US9442816B2 (en) * | 2011-11-30 | 2016-09-13 | International Business Machines Corporation | Implementing memory performance management and enhanced memory reliability accounting for thermal conditions |
JP2014081688A (ja) * | 2012-10-12 | 2014-05-08 | Canon Inc | 情報処理装置及びその制御方法、並びに、そのプログラムと記憶媒体 |
US9342443B2 (en) * | 2013-03-15 | 2016-05-17 | Micron Technology, Inc. | Systems and methods for memory system management based on thermal information of a memory system |
JP6060770B2 (ja) * | 2013-03-28 | 2017-01-18 | 富士通株式会社 | 情報処理装置、情報処理装置の制御方法及び情報処理装置の制御プログラム |
US9513692B2 (en) | 2013-09-18 | 2016-12-06 | Intel Corporation | Heterogenous memory access |
US9959936B1 (en) * | 2014-03-12 | 2018-05-01 | Marvell International Ltd. | Temperature-based memory access |
US20170194040A1 (en) * | 2014-04-07 | 2017-07-06 | Fixstars Corporation | Program and device for suppressing temperature rise of memory |
US9760136B2 (en) * | 2014-08-15 | 2017-09-12 | Intel Corporation | Controlling temperature of a system memory |
US9947386B2 (en) * | 2014-09-21 | 2018-04-17 | Advanced Micro Devices, Inc. | Thermal aware data placement and compute dispatch in a memory system |
US9361195B2 (en) | 2014-11-12 | 2016-06-07 | International Business Machines Corporation | Mirroring in three-dimensional stacked memory |
KR102276374B1 (ko) * | 2015-01-09 | 2021-07-14 | 삼성전자주식회사 | PoP 구조의 반도체 패키지 및 그에 따른 리프레쉬 제어방법 |
WO2016178274A1 (ja) * | 2015-05-01 | 2016-11-10 | 富士通株式会社 | 情報処理装置及びプロセッサ |
US10152413B2 (en) | 2015-06-08 | 2018-12-11 | Samsung Electronics Co. Ltd. | Nonvolatile memory module and operation method thereof |
KR102445662B1 (ko) | 2015-07-01 | 2022-09-22 | 삼성전자주식회사 | 스토리지 장치 |
US9760402B2 (en) * | 2015-07-23 | 2017-09-12 | Dell Products L.P. | Systems and methods for input/output traffic shaping for optimal performance under thermal constraints |
US9575671B1 (en) * | 2015-08-11 | 2017-02-21 | International Business Machines Corporation | Read distribution in a three-dimensional stacked memory based on thermal profiles |
KR102386476B1 (ko) * | 2015-10-28 | 2022-04-15 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그의 구동 방법 |
US10936044B2 (en) * | 2015-12-21 | 2021-03-02 | Hewlett Packard Enterprise Development Lp | Quality of service based memory throttling |
US10133645B2 (en) * | 2016-02-08 | 2018-11-20 | Sandisk Technologies Llc | Data recovery in three dimensional non-volatile memory array after word line short |
US9734887B1 (en) | 2016-03-21 | 2017-08-15 | International Business Machines Corporation | Per-die based memory refresh control based on a master controller |
KR102669687B1 (ko) | 2016-12-05 | 2024-05-28 | 삼성전자주식회사 | 메모리의 온도에 따라 상이하게 동작하는 스토리지 장치 |
US11016545B2 (en) * | 2017-03-29 | 2021-05-25 | Western Digital Technologies, Inc. | Thermal throttling for memory devices |
CN107239409B (zh) * | 2017-05-08 | 2020-12-29 | 深圳大学 | 一种基于温度的重要数据分配方法及其*** |
US10115437B1 (en) | 2017-06-26 | 2018-10-30 | Western Digital Technologies, Inc. | Storage system and method for die-based data retention recycling |
US10331377B2 (en) | 2017-11-01 | 2019-06-25 | Micron Technology, Inc. | NAND flash thermal alerting |
US10528288B2 (en) | 2017-12-20 | 2020-01-07 | International Business Machines Corporation | Three-dimensional stacked memory access optimization |
KR102583448B1 (ko) | 2018-04-10 | 2023-09-27 | 에스케이하이닉스 주식회사 | 온도 관리를 위해 주소를 제어하는 반도체 메모리 장치 |
US10725670B2 (en) * | 2018-08-01 | 2020-07-28 | Advanced Micro Devices, Inc. | Method and apparatus for temperature-gradient aware data-placement for 3D stacked DRAMs |
US11017834B2 (en) * | 2018-11-30 | 2021-05-25 | Micron Technology, Inc. | Refresh command management |
KR102571616B1 (ko) | 2018-12-06 | 2023-08-29 | 에스케이하이닉스 주식회사 | 슈도 극저온 온도 센싱부 및 전압 공급부를 갖는 슈도 극저온용 반도체 소자 및 반도체 스택 |
US10846010B2 (en) * | 2018-12-13 | 2020-11-24 | Intel Corporation | Data portion allocation for temperature management of memory devices |
US11036406B2 (en) | 2019-05-21 | 2021-06-15 | International Business Machines Corporation | Thermally aware memory management |
CN111415003B (zh) * | 2020-02-20 | 2023-09-22 | 清华大学 | 面向神经网络加速芯片的三维堆叠存储优化方法及装置 |
US11442667B2 (en) * | 2020-02-24 | 2022-09-13 | Smart IOPS, Inc. | Systems and methods for managing thermal dissipation in multi-stacked dies |
JP7500263B2 (ja) | 2020-04-27 | 2024-06-17 | キオクシア株式会社 | メモリデバイス、および温度センサのキャリブレーション方法 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7064994B1 (en) | 2004-01-30 | 2006-06-20 | Sun Microsystems, Inc. | Dynamic memory throttling for power and thermal limitations |
NO20042771D0 (no) * | 2004-06-30 | 2004-06-30 | Thin Film Electronics Asa | Optimering av driftstemperatur i et ferroelektrisk eller elektret minne |
US7233538B1 (en) | 2004-08-02 | 2007-06-19 | Sun Microsystems, Inc. | Variable memory refresh rate for DRAM |
US7523285B2 (en) * | 2004-08-20 | 2009-04-21 | Intel Corporation | Thermal memory control |
US7305518B2 (en) * | 2004-10-20 | 2007-12-04 | Hewlett-Packard Development Company, L.P. | Method and system for dynamically adjusting DRAM refresh rate |
US7099794B2 (en) | 2004-11-23 | 2006-08-29 | Intel Corporation | Method, apparatus, and system for memory read transaction biasing in mirrored mode to provide thermal management |
US7200021B2 (en) | 2004-12-10 | 2007-04-03 | Infineon Technologies Ag | Stacked DRAM memory chip for a dual inline memory module (DIMM) |
US7454586B2 (en) * | 2005-03-30 | 2008-11-18 | Intel Corporation | Memory device commands |
US8060774B2 (en) * | 2005-06-24 | 2011-11-15 | Google Inc. | Memory systems and memory modules |
US7549034B2 (en) | 2005-11-10 | 2009-06-16 | International Business Machines Corporation | Redistribution of memory to reduce computer system power consumption |
US7765825B2 (en) * | 2005-12-16 | 2010-08-03 | Intel Corporation | Apparatus and method for thermal management of a memory device |
US7590473B2 (en) | 2006-02-16 | 2009-09-15 | Intel Corporation | Thermal management using an on-die thermal sensor |
US20070290333A1 (en) | 2006-06-16 | 2007-12-20 | Intel Corporation | Chip stack with a higher power chip on the outside of the stack |
US7830690B2 (en) * | 2006-10-30 | 2010-11-09 | Intel Corporation | Memory module thermal management |
US7596714B2 (en) * | 2006-11-20 | 2009-09-29 | Intel Corporation | Methods and apparatus to manage throttling in computing environments |
KR100834403B1 (ko) * | 2007-01-03 | 2008-06-04 | 주식회사 하이닉스반도체 | 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법 |
US8145869B2 (en) | 2007-01-12 | 2012-03-27 | Broadbus Technologies, Inc. | Data access and multi-chip controller |
US7930470B2 (en) | 2008-01-24 | 2011-04-19 | International Business Machines Corporation | System to enable a memory hub device to manage thermal conditions at a memory device level transparent to a memory controller |
US7940591B2 (en) * | 2008-09-03 | 2011-05-10 | Mitchell Jr Paul Michael | Methods and apparatuses for controlling fully-buffered dual inline memory modules |
US7929368B2 (en) | 2008-12-30 | 2011-04-19 | Micron Technology, Inc. | Variable memory refresh devices and methods |
US7984250B2 (en) * | 2008-12-31 | 2011-07-19 | Intel Corporation | Dynamic updating of thresholds in accordance with operating conditons |
JP2010176783A (ja) * | 2009-02-02 | 2010-08-12 | Elpida Memory Inc | 半導体装置とその制御方法と半導体装置とそれを制御するコントローラとを含む半導体システム |
JP4660621B1 (ja) | 2009-10-29 | 2011-03-30 | 株式会社東芝 | 情報処理装置およびメモリ制御方法 |
JP2011170943A (ja) * | 2010-02-22 | 2011-09-01 | Sony Corp | 記憶制御装置、記憶装置、記憶装置システム |
US9658678B2 (en) * | 2011-03-31 | 2017-05-23 | Intel Corporation | Induced thermal gradients |
DE112011105998T5 (de) * | 2011-12-23 | 2014-09-18 | Intel Corporation | Speicheroperationen unter Verwendung von Systemtemperatursensordaten |
-
2011
- 2011-09-30 EP EP11873201.5A patent/EP2761620B1/en active Active
- 2011-09-30 JP JP2014533284A patent/JP5960269B2/ja not_active Expired - Fee Related
- 2011-09-30 CN CN201180074494.2A patent/CN103890850B/zh active Active
- 2011-09-30 WO PCT/US2011/054467 patent/WO2013048518A1/en active Application Filing
- 2011-09-30 US US13/995,899 patent/US9195577B2/en active Active
-
2012
- 2012-08-23 TW TW101130639A patent/TWI523029B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP2761620B1 (en) | 2020-04-29 |
JP2014531698A (ja) | 2014-11-27 |
US9195577B2 (en) | 2015-11-24 |
US20130275665A1 (en) | 2013-10-17 |
EP2761620A4 (en) | 2015-06-03 |
TW201324523A (zh) | 2013-06-16 |
CN103890850A (zh) | 2014-06-25 |
WO2013048518A1 (en) | 2013-04-04 |
EP2761620A1 (en) | 2014-08-06 |
CN103890850B (zh) | 2016-11-09 |
TWI523029B (zh) | 2016-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5960269B2 (ja) | メモリ装置、制御方法、メモリコントローラ及びメモリシステム | |
US10713156B2 (en) | Systems and methods for memory system management | |
JP5883089B2 (ja) | ヘテロジニアスメモリアクセス | |
US9471131B2 (en) | Apparatus and machine for reducing power consumption of memory including a plurality of segment areas, method therefore and non-transitory computer readable medium | |
CN108804350A (zh) | 一种内存访问方法及计算机*** | |
US10503655B2 (en) | Data block sizing for channels in a multi-channel high-bandwidth memory | |
WO2014059613A1 (zh) | 降低内存***功耗的方法和内存控制器 | |
Cui et al. | DTail: a flexible approach to DRAM refresh management | |
US20200089426A1 (en) | Management device, information processing apparatus, and memory control method | |
JP2012185764A (ja) | メモリアクセス処理システム、制御方法、及びプログラム | |
CN111290706A (zh) | 一种基于布隆过滤器的双层读写磨损均衡方法 | |
US20200143275A1 (en) | Information processing device, information processing method, and computer program product | |
Gong et al. | Exploration of temperature-aware refresh schemes for 3D stacked eDRAM caches | |
US20220206916A1 (en) | Methods and apparatus for managing data in stacked drams | |
US20130151766A1 (en) | Convergence of memory and storage input/output in digital systems | |
Xie et al. | Coarse-granularity 3D Processor Design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150320 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150414 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150713 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20151208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160405 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160622 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5960269 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |