KR100666928B1 - 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치 - Google Patents

온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치 Download PDF

Info

Publication number
KR100666928B1
KR100666928B1 KR1020040011063A KR20040011063A KR100666928B1 KR 100666928 B1 KR100666928 B1 KR 100666928B1 KR 1020040011063 A KR1020040011063 A KR 1020040011063A KR 20040011063 A KR20040011063 A KR 20040011063A KR 100666928 B1 KR100666928 B1 KR 100666928B1
Authority
KR
South Korea
Prior art keywords
voltage
dummy
offset
analog
code
Prior art date
Application number
KR1020040011063A
Other languages
English (en)
Other versions
KR20050082579A (ko
Inventor
김세준
홍상훈
고재범
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040011063A priority Critical patent/KR100666928B1/ko
Priority to US10/877,886 priority patent/US7075847B2/en
Priority to TW093118418A priority patent/TWI254938B/zh
Priority to JP2004195036A priority patent/JP4543785B2/ja
Publication of KR20050082579A publication Critical patent/KR20050082579A/ko
Application granted granted Critical
Publication of KR100666928B1 publication Critical patent/KR100666928B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 온도의 변화에 대응하여 최적화된 리프레쉬 주기를 가져 리프레쉬 동작시 사용되는 소모전류를 크게 줄일 수 있는 반도체 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 리프레쉬 동작을 수행하는 메모리 장치에 있어서, 온도의 변화에 대응하여 온도 감지된 전압을 출력하는 온도감지수단; 상기 온도감지된 전압에 대응하는 N비트의 디지털코드를 출력하는 아날로그-디지털 변환수단; 상기 N비트의 디지털코드에 대응하여 리프레쉬 동작 주기를 제어하는 리프레쉬동작 제어수단; 및 상기 리프레쉬 동작 주기의 변화를 위한 온도 감지구간에서 상기 온도감지수단이 인에이블되도록 제어하는 리프레쉬주기 조정 제어수단을 구비하는 반도체 메모리 장치를 제공한다.
반도체, 리프레쉬, 온도, 세그먼트 아날로그-디지털 변환기.

Description

온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE WITH OPTIMUM REFRESH CYCLE ABOUT TEMPERATURE VARIATION}
도1은 통상적인 반도체 메모리 장치에서 온도변화에 대해 요구되는 리프레쉬 주기를 나타내는 그래프.
도2는 종래기술에 의해 온도변화에 따라 리프레쉬 동작을 제어할 수 있는 반도체 메모리 장치를 나타내는 블럭구성도.
도3은 도2에 도시된 온도감지부를 나타내는 회로도.
도4a 와 도4b는 도3에 도시된 온도감지부의 동작을 나타내는 파형도.
도5는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치를 나타내는 블럭구성도.
도6은 도5에 도시된 반도체 메모리 장치의 동작을 나타내는 파형도.
도7은 도5에 도시된 온도감지부를 나타내는 회로도.
도8은 도7에 도시된 바이어스 전압생성부를 나타내는 회로도.
도9는 도7에 도시된 초기화 회로를 나타내는 회로도.
도10은 도7에 도시된 연산증폭기를 나타내는 회로도.
도11은 도7에 도시된 온도감지부의 동작을 나타내는 파형도.
도12는 도5에 도시된 아날로그-디지털 변환부를 나타내는 블럭구성도.
도13은 도12에 도시된 디지털-아날로그 변환기를 나타내는 블럭구성도.
도14a와 도14b는 도12에 도시된 디지털-아날로그 변환기를 나타내는 블럭구성도.
도15는 도5에 도시된 반도체 메모리 장치의 동작을 나타내는 파형도.
도16은 본 실시예에 따른 반도체 메모리 장치의 시뮬레이션 파형도.
도17은 도5에 도시된 온도감지부에 대한 제2 실시예를 나타내는 회로도.
* 도면의 주요부분에 대한 부호의 설명 *
Q1 ~ Q4: 바이폴라트랜지스터
R1 ~ R5, Ra,Rb,Rc : 저항
MP1 ~ MP4 : 피모스트랜지스터
MN1 ~ MN13 : 앤모스트랜지스터
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 온도변화에 따라 리프레쉬 동작 주기를 제어할 수 있는 반도체 메모리 장치에 관한 것이다.
일반적으로, 반도체 메모리의 일종인 디램(dynamic random access memory)은 스위칭 소자인 모스 트랜지스터와 저장수단인 캐패시터를 하나의 단위셀로 사용하여 빠른 시간내에 데이터를 저장 및 출력할 수 있는 장점이 있다. 그러나, 캐패시터의 특성상 자연방전에 의해 데이터가 계속 유지되지 않기 때문에, 일정한 주기로 저장된 데이터를 재충전하는 리프레시(refresh) 동작을 수행해야 한다.
따라서, 디램(DRAM)등과 같은 반도체 메모리 소자는 메모리 셀에 저장되어 있는 데이터를 안정적으로 유지시키기 위해, 구비된 모든 단위셀을 순차적으로 리프레쉬 동작을 수행한다.
단위셀에 데이터를 보전하기 위해서 수행하는 리프레쉬 동작의 주기는 메모리 장치의 구조나 제조공정조건과 같은 요인에 의해 조금씩 변화할 수 있지만, 주로 온도에 의해서 변화하는 특성을 가지고 있다.
도1은 통상적인 반도체 메모리 장치에서 온도변화에 대해 요구되는 리프레쉬 주기를 나타내는 그래프이다.
도1에 도시된 바와 같이, 반도체 메모리 장치는 동작시 온도가 높아질수록 리프레쉬 주기는 더 짧아져야 한다. 이는 캐패시터에 저장된 전하량을 데이터로 하는 반도체 메모리 장치의 특성상 고온에서 동작할수록 캐패시터에 저장된 전하량의 방전속도가 증가되어 누설전류가 급격하게 증가하기 때문이다.
따라서 반도체 메모리 장치의 리프레쉬 동작 주기를 설계하는 데 있어서, 일반적인 상온에 맞는 리프레쉬 동작 주기로 설계되었다면 온도가 높아질수록 리프레쉬 동작이 수행되기 전에 메모리 장치의 단위셀에 저장된 데이터가 손실될 우려가 있다.
그러므로 반도체 메모리 장치의 리프레쉬 주기를 설계하는 데 있어서는 반도체 메모리 장치가 동작할 수 있는 최대 온도에서 필요한 리프레쉬 주기를 기준으로 설계를 하게 된다.
이렇게 설계하게 되면, 반도체 메모리 장치가 실제 주로 동작하게 되는 상오에서는 필요이상으로 자주 리프레쉬 동작을 수행하게 되고, 불필요한 전류를 소모하게 되는 셈이다.
이를 해결하기 위해 온도감지회로를 구비하여 온도감지된 결과에 따라 리프레쉬 주기를 조절하는 반도체 메모리 장치가 제안되었다.
도2는 종래기술에 의해 온도변화에 따라 리프레쉬 동작을 제어할 수 있는 반도체 메모리 장치를 나타내는 블럭구성도이다.
도2를 참조하여 살펴보면, 종래기술에 의한 반도체 메모리 장치는 온도를 감지할 수 있는 온도감지부(10)와, 온도감지부(10)에서 감지된 온도신호(TL,TH)에 대응하여 리프레쉬 주기를 제어하는 리프레쉬 제어부(20)와, 다수의 단위셀을 구비하며, 리프레쉬제어부에서 출력하는 리프레쉬 동작신호(Ref)에 응답하여 리프레쉬 동작을 수행하는 메모리 코어블럭(30)을 구비한다.
도3은 도2에 도시된 온도감지부(10)를 나타내는 회로도이다.
도3을 참조하여 살펴보면, 온도감지부(10)는 온도의 변화에 지연값이 크게 변하는 제1 지연부(11)와 온도의 변화에 지연값이 제1 지연부(11)보다 상대적으로 적게 변화하는 제2 지연부(12)와, 제1 지연부(11)와 제2 지연부(12)의 출력신호를 조합하여 온도감지 신호(TH,TL)를 출력하는 신호출력부(13)를 구비한다.
도4는 도3에 도시된 온도감지부의 동작을 나타내는 파형도이다. 이하에서 도2 내지 도4를 참조하여 종래기술에 의한 반도체 메모리 장치의 동작을 살펴본다.
먼저 도3에 도시된 온도감지부(10)의 동작을 살펴보면, 제1 지연부(11)는 입력신호(A)를 소정시간 지연시켜 출력하되 온도의 변화에 지연값을 크게 변화시켜 출력한다. 제2 지연부(12)는 제1 지연부(11)보다 상대적으로 온도의 변화에 입력신호(A)의 지연값을 적게 변화하여 출력하게 된다.
이는 제1 지연부(11)는 직렬연결된 인버터만으로 구성되었으나, 제2 지연부(12)는 직렬연결된 인버터와 저항이 함께 구비되었기 때문이다. 저항은 인버터를 구성하는 모스트랜지스터보다 통상적으로 온도의 변화에 따라 특성의 변화가 작기 때문이다.
신호조합부(13)에서는 제1 지연부(11)와 제2 지연부(12)의 출력파형을 조합하여 고온감지신호(TH)와 저온감지신호(TL)을 출력하게 된다.
저온에서는 제1 지연부(11)에서 상대적으로 제2 지연부(12)보다 지연값이 커게 줄어들게 되어 출력단(TSD)이 제2 지연부(12)의 출력단(TISD)보다 먼저 하이레벨로 변화하게 되고, 이를 신호조합부(13)에서 조합하여 저온감지신호(TL)을 출력하게 된다.
고온에서는 제1 지연부(11)에서 상대적으로 제2 지연부(12)보다 지연값이 작게 줄어들게 되어 출력단(TSD)이 제2 지연부(12)의 출력단(TISD)보다 늦게 하이레벨로 변화하게 되고, 이를 신호조합부(13)에서 조합하여 고온감지신호(TH)를 출력 하게된다.
리프레쉬 제어부(20)에서는 고온감지신호(TH)와 저온감지신호(TL)에 응답하여 리프레쉬 주기가 조절된 리프레쉬 동작신호(Ref)를 생성하여 메모리 코어블럭으로 출력하게 된다.
메모리 코어블럭(30)에서는 리프레쉬 동작신호(Ref)에 응답하여 리프레쉬 동작을 수행하게 된다.
그러나, 이상에서 살펴본 바와 같이 온도감지부에서 감지하는 온도의 변화는 고온과 저온등 2단계뿐이고, 이에 대응하여 리프레쉬 동작 주기를 변화시킨다 하더라도 2 단계정도의 변화만이 가능하다.
실제로 도2에 도시된 온도 감지회로를 이용하여서는 2~3단계 정도의 온도레벨만을 감지할 수 있어 리프레쉬 동작주기를 온도의 변화에 대응하여 변화시키는 데에 많은 한계가 있다.
또한, 온도변화에 대한 저항과 인버터의 동작속도 차이를 이용한 온도감지회로에서 감지할 수 있는 온도변화폭이 적게는 30도에서 크게는 50도 이상으로, 정밀한 온도감지를 할 수 없다.
반도체 메모리 장치는 대체로 일정한 레벨의 온도범위에서 주로 동작되기 때문에, 전술한 바와 같은 온도 감지회로를 이용하여 리프레쉬 동작 주기를 제어하더라도 정밀한 온도를 감지할 수 없기 때문에, 반도체 메모리 장치는 항상 같은 리프레쉬 동작주기로 동작하게 된다.
따라서 종래기술에 의해서는 온도변화에 대응하는 리프레쉬 동작주기를 변화 시키는 것이 전류소모를 줄이는 데 큰 의미가 없게 되는 것이다. 오히려 크게 사용되지 않는 온도 감지부만 추가로 구비되어 회로의 면적만 증가되는 형편이다.
본 발명은 온도의 변화에 대응하여 최적화된 리프레쉬 주기를 가져 리프레쉬 동작시 사용되는 소모전류를 크게 줄일 수 있는 반도체 메모리 장치를 제공함을 목적으로 한다.
상기의 과제를 해결하기 위하여 본 발명은 리프레쉬 동작을 수행하는 메모리 장치에 있어서, 온도의 변화에 대응하여 온도감지된 전압을 출력하는 온도감지수단; 상기 온도감지된 전압에 대응하는 N비트의 디지털코드를 출력하는 아날로그-디지털 변환수단; 상기 N비트의 디지털코드에 대응하여 리프레쉬 동작 주기를 제어하는 리프레쉬동작 제어수단; 및 상기 리프레쉬 동작 주기의 변화를 위한 온도 감지구간에서 상기 온도감지수단이 인에이블되도록 제어하는 리프레쉬주기 조정 제어수단을 구비하는 반도체 메모리 장치를 제공한다.
또한 본 발명은 온도계회로를 구비하여 리프레쉬 동작의 주기를 제어하는 반도체 메모리 장치의 구동방법에 있어서, 제1 주기를 가지는 리프레쉬 동작용 클럭신호에 의해 리프레쉬 동작을 수행하는 단계; 상기 온도계 회로를 인에이블시켜 동작온도에 대응하는 온도감지된 전압을 생성하는 단계; 상기 온도감지된 전압에 대 응하는 N비트의 디지털코드를 출력하는 단계; 상기 N비트의 디지털코드에 대응하여 상기 리프레쉬 동작용 클럭신호의 주기를 제2 주기로 변화시키는 단계; 상기 온도계 회로를 디스에이블시키는 단계; 및 제2 주기로 변화된 상기 리프레쉬 동작용 클럭신호에 따라서 리프레쉬 동작을 수행하는 단계를 포함하는 반도체 메모리 장치의 구동방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도5는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치를 나타내는 블럭구성도이다.
도5를 참조하여 살펴보면, 본 실시예에 따른 반도체 메모리 장치는 다수의 단위셀을 구비하는 메모리 코어블럭(500)과, 온도의 변화에 대응하여 온도감지된 전압(Vtemp)을 출력하는 온도감지부(100)와, 온도감지된 전압(Vtemp)에 대응하는 8비트의 디지털코드를 출력하는 아날로그-디지털 변환부(200)와, 8비트의 디지털코드에 대응하여 메모리코어블럭(500)에서 수행되는 리프레쉬 동작 주기를 제어하는 리프레쉬 제어부(400)와, 리프레쉬 동작 주기의 변화를 위한 온도 감지구간에서 상기 온도감지수단이 인에이블되도록 제어하는 리프레쉬주기 조정 제어부(300)를 구비한다.
또한 리프레쉬주기 조정 제어부(300)는 온도감지부(100)가 인에이블되는 구 간, 즉 동작시의 온도를 감지하여 온도감지된 전압(Vtemp)을 출력하는 구간에서 아날로그-디지털변환부(200)가 인에이블되도록 제어하도록 인에이블신호(ADCen)를 출력한다.
또한, 온도감지부(100)는 바이어스 전압(Vbias)과 옵셋전압(Vos)을 온도감지된 전압(Vtemp)과 같이 출력하게 되는데, 바이어스 전압(Vbias)과 옵셋전압(Vos)은 아날로그-디지털 변환부(200)에서 온도감지된 전압(Vtemp)을 8비트의 디지털값으로 변환할 때의 바이어스 전압으로 사용된다.
아날로그-디지털 변환부(200)는 변환될 수 있는 8비트의 최대 디지털코드에 대응하는 피드백 상위전압(Vu-f)과, 변환될 수 있는 8비트의 최대 디지털코드에 대응하는 피드백 하위전압(Vd-f)을 온도감지부(100)로 출력한다.
온도감지부(100)는 피드백 상위전압(Vu-f)에 대응하여 바이어스 전압(Vbias)을 보정하여 출력하고, 피드백 하위전압(Vd-f)에 대응하여 옵셋전압(Vd-f)을 보정하여 출력한다. 여기서 보정이라는 것은 상위전압(Vu)의 전압레벨과 피드백 상위전압(Vu-f)의 전압레벨을 같도록 맞추는 동작시 바이어스전압이 조정되는 것과, 하위전압(Vd)의 전압레벨과 피드백 하위전압(Vd-f)의 전압레벨을 같도록 맞추는 동작시 바이어스 전압이 조정되는 것을 말한다.
도6은 도5에 도시된 본 실시예에 따른 반도체 메모리장치의 동작을 나타내는 파형도이다. 이하에서 도5와 도6을 참조하여 본 실시예에 따른 반도체 메모리 장치의 전반적인 동작을 살펴본다.
먼저 온도감지부(100)에서 현재 동작중인 메모리 장치의 동작을 감지하고 그 에 대응하는 온도감지된 전압(Vtemp)을 출력한다.
아날로그-디지털 변환부(200)에서는 온도감지된 전압(Vtemp)에 대응하는 디지털코드를 출력한다. 리프레쉬 제어부(400)에서는 메모리코어블럭의 리프레쉬 동작을 제어하는데 있어서 리프레쉬 동작 주기를 아날로그-디지털 변환부(200)에서 출력되는 디지털코드에 대응하여 조절한다. 즉, 고온으로 될수록 높은 아날로그-디지털 변환부(200)에서 디지털코드가 출력되고 그로 인해 리프레쉬 주기를 짧게 하고, 저온으로 될수록 아날로그-디지털 변환부(200)에서 낮은 디지털코드가 출력되어 리프레쉬 주기를 길게 하게 된다.
따라서 온도에 최적화된 주기로 리프레쉬 동작을 수행하게 됨으로서 리프레쉬 동작에 소모되는 불필요한 전류를 절약할 수 있게 되는 것이다.
한편, 온도감지부(100)와 아날로그-디지털 변환부(200)에서 각각 구동하는데 사용되는 전류량도 무시 못한 수준이다. 따라서 본 실시예에 따른 반도체 메모리 장치는 소모되는 전류량을 보다 줄이기 위해서, 리프레쉬 주기를 조정하기 위한 온도감지된 전압이 필요한 구간에서만 온도감지부(100)와 아날로그-디지털 변환부(200)를 인에이블시키고 있으면, 나머지 구간에서는 온도감지부(100)와 아날로그-디지털 변환부(200)를 디스에이블시키게 되는데, 이를 제어하는 회로블럭이 리프레쉬 주기 조정 제어부(300)이다.
도6에 도시된 바와 같이, 본 실시예에 따른 메모리 장치는 리프레쉬 주기를 조정하기 위해, 동작시의 온도를 감지하는 구간에서만 온도감지부(100)를 활성화시키고 있다. 온도감지부(100)가 활성화되는 구간에서는 아날로그-디지털 변환부(200)도 활성화되어 온도감지된 전압에 대응하여 8비트의 디지털코드를 출력하게 된다.
도6에서는 16K cycle는 리프레쉬 동작을 수행하는 주기이며, 리프레쉬 동작을 수행하고 나서 1usec동안 온도계회로를 동작시켜 온도감지된 전압(Vtemp)을 출력시키게 된다.
이렇게 할 수 있는 이유는 통상적인 반도체 메모리 장치의 경우에 한 리프레쉬 주기동안 온도변화율이 1도이상의 변화가 일어나지 않기 때문에, 한 리프레쉬 주기 동안은 온도변화에 대한 리프레쉬 주기를 보정하여 주지 않아도 되기 때문이다.
리프레쉬 주기를 변화시키는 구간동안만 온도감지회로 및 아날로그-디지털 변환부를 동작시킴으로서, 리프레쉬 동작에 관련된 소모전류를 더욱 줄일 수 있게 되었다.
도7은 도5에 도시된 온도감지부를 나타내는 회로도이다.
도7을 참조하여 살펴보면, 온도감지부(100)는 바이폴라트랜지스터의 정션전압 특성(Q1과 Q2의 에미터 베이스간의 정션전압) 및 열전압 특성(VT=kT/q)을 이용하여 공정변화 및 온도변화에 관계없이 일정한 레벨의 기준전압(Vref)을 출력하는 기준전압 생성부(110)와, 기준전압(Vref)을 이용하여, 아날로그-디지털 변환부에서 온도감지된 전압을 디지털코드로 변활 때에 기준이 되는 전압인 바이어스 전압(Vbias)과 옵셋전압(Vos)을 생성하기 위한 바이어스 전압 생성부(120)와, 바이 폴라트랜지스터의 정션전압 특성(Q2의 에미터 베이스간의 정션전압 특성)을 이용하여 온도감지된 전압(Vtemp)을 생성하기 위한 온도감지전압 생성부(130)와, 리프레쉬 주기 조정 제어부(300)에서 출력되는 온도감지 활성화신호(Sen)에 응답하여 기준전압 생성부(110), 바이어스 전압 생성부(120) 및 온도감지전압 생성부(130)를 활성화시키는 온도감지 활성화부(160)를 구비한다.
기준전압 생성부(110)는 일측이 접지전원 공급단(VSS)에 연결되며 베이스가 콜렉터에 다이오드 접속된 바이폴라트랜지스터(Q2)와, 일측이 접지전원 공급단(VSS)에 연결되며, 베이스가 콜렉터에 다이오드 접속된 바이폴라트랜지스터(Q1)와, 일측이 바이폴라트랜지스터(Q2)의 타측에 접속된 저항(R1)과, 일측이 저항(R1)의 타측에 접속된 저항(R2)과, 일측이 바이폴라트랜지스터(Q1)의 타측에 접속되고, 타측은 저항(R2)의 타측에 접속된 저항(R3)과, 정입력단(+)이 저항(R2,R3)의 공통노드에 접속되고 부입력단(-)이 저항(R3)과 바이폴라트랜지스터(Q1)의 공통노드에 접속된 연산증폭기(op-amp1)와, 연산증폭기(op-amp1)의 출력을 게이트로 입력받으며, 제공되는 구동전압(Vop)을 저항(R2)과 저항(R3)의 타측단으로 공급하기 위한 모스트랜지스터(MP2)를 구비하며, 모스트랜지스터(MP2)와 저항(R2)의 공통노드에서 기준전압(Vref)을 출력한다.
온도감지부(100)는 구동전압(Vop)이 공급되는 타이밍에 저항(R2,R3)의 공통노드이 인가되는 전압레벨을 일정레벨이상 상승시키기 위한 초기화회로부(140)를 더 구비한다.
온도감지전압 생성부(130)는 일측이 접지전압 공급단(VSS)에 접속된 저항(R4)과, 저항(R4)에 직렬연결된 저항(R5)과, 정입력단(+)이 저항(R4)과 저항(R5)의 공통노드에 접속되며, 바이폴라트랜지스터(Q2)의 에미터가 부입력단(-)으로 연결된 연산증폭기(op-amp2)와, 연산증폭기(op-amp2)의 출력을 게이트로 입력받으며 일측으로 구동전압(Vop)을 입력받고, 타측은 저항(R5)에 연결되며, 타측단으로 온도감지된 전압(Vtemp)을 출력하는 모스트랜지스터(MP3)를 구비한다.
바이어스 전압 생성부(120)는 인가되는 구동전압(Vop)을 제1 레벨의 상위전압(Vu)과 제1 레벨보다 낮은 제2 레벨의 하위전압(Vd)과 제1 레벨과 제2 레벨의 사이값을 가지는 분배전압(Vm)으로 분배하기 위한 전압분배부(121)와, 부입력단(-)으로 기준전압(Vref)을 입력받고, 정입력단(+)으로 분배전압(Vm)을 입력받는 연산증폭기(op-amp3)와, 연산증폭기(op-amp3)의 출력에 응답하여 구동전압(Vop)을 전압분배부(121)로 공급하는 전압공급부(122)와, 제1 레벨의 상위전압(Vu)을 정입력단(+)으로 입력받고, 아날로그-디지털 변환부(200)에서 피드백되는 피드백 상위전압(Vbias)을 입력받아 바이어스 전압(Vbias)을 출력하는 연산증폭기(op-amp4)와, 제2 레벨의 상위전압(Vu)을 부입력단(-)으로 입력받고, 아날로그-디지털 변환부(200)에서 피드백되는 피드백 하위전압(Vd-f)을 입력받아 옵셋전압(Vos)을 출력하는 연산증폭기(op-amp5)를 구비한다.
바이어스 전압 생성부(120)는 아날로그-디지털 변환부(200)에서 피드백되는 피드백 상위전압(Vu-f)과 피드백 상위전압(Vd-f)에 의해 각각 보정된 바이어스 전압(Vbias)과 옵셋전압(Vos)을 출력하게 된다.
전압공급부(122)는 연산증폭기(op-amp3)의 출력을 게이트로 입력받으며, 일 측으로 구동전압(Vop)을 입력받아 타측에 접속된 전압분배부(121)로 전달하는 모스트랜지스터(MP1)를 구비한다. 또한, 전압분배부(121)는 직렬연결된 다수의 저항(Rd1 ~ Rd8)을 구비한다.
온도감지 활성화부(160)는 리프레쉬주기 조정 제어부(300)에서 출력되는 온도감지 활성화신호(Sen)에 응답하여 턴온되어 일측에서 전원전압(VDD)을 입력받아 기준전압 생성부(110), 바이어스 전압 생성부(120) 및 온도감지전압 생성부(130)로 구동전압(Vop)을 공급하는 모스스트랜지스터(MP4)를 구비한다.
도8은 도7에 도시된 바이어스 전압생성부를 나타내는 회로도이다.
도8을 참조하여 살펴보면, 바이어스 전압생성부(150)는 바이어스 전압(Vb)을 생성하여 도7에 도시된 다섯개의 연산증폭기에 공급하는 역할을 한다.
도9는 도7에 도시된 초기화 회로를 나타내는 회로도이다.
도9를 참조하여 살펴보면, 초기화회로(140)는 구동전압(Vop)가 공급될 때에 기준전압(Vref)의 전압레벨을 일정부분 상승시키는 역할을 하는 회로이다. 만약 연산증폭기(op-amp1)의 정입력단(+)과 부입력단(-) 모두가 접지전압레벨로 유지가 되는 경우에, 연산증폭기의 두 입력단 전압레벨이 동일하기 때문에 출력값의 변화가 생기지 않는다. 이 경우는 에러상태임에도 더이상 동작이 되질 않게 된다.
구동전압이 공급되더라도 경우에 따라서 상기의 상태를 유지할 수 있게 되는데, 초기화회로에서 기준전압(Vref)의 전압레벨을 일정부분 상승시켜 연산증폭기의 두 입력단 전압레벨이 접지전압레벨로 계속 유지되는 상태를 방지하게 되는 것이다.
초기화 회로(140)는 구동전압이 공급되기 시작하는 동작 초기 기준전압(Vref)의 전압을 일정레벨 상승시키고, 이후에 연산증폭기(op-amp1)의 출력(Vrefbias)에 의해 디스에이블상태가 된다.
도10은 도7에 도시된 연산증폭기를 나타내는 회로도이다.
도10을 참조하여 살펴보면, 연산증폭기는 바이어스 전압생성부(150)에서 공급되는 바이어스 전압(Vb)에 따라 활성화되어, 정입력단(+)과 부입력단(-)에 인가되는 전압레벨의 차이에 대응하는 전압(out)을 출력한다.
도11은 도7에 도시된 온도감지부의 동작을 나타내는 파형도이다. 도7 내지 도11을 참조하여 도7에 도시된 온도감지부의 동작을 살펴본다.
먼저, 온도감지부(100)의 기준전압 생성부(110)에서는 공정조건과 구동전압의 변화에 둔감하면서도 온도의 변환에 무관한 기준전압(Vref)을 생성하여 출력한다.
초기화회로(140)에서 구동전압이 공급되기 시작하면 기준전압(Vref)을 소정레벨까지 상승시킨다. 이로 인하여 연산증폭기(op-amp1)에서 소정 전압값이 출력되어 모스트랜지스터(MP2)를 턴온시킨다. 턴온된 모스트랜지스터(MP2)에 의해 저항(R2,R1)과 저항(R3)으로 전류가 공급되어, 연산증폭기(op-amp1)의 두 입력단에 일정한 전압이 인가된다. 이로 인해 연산증폭기(op-amp1)의 출력전압 레벨이 조정되고, 모스트랜지스터(MP2)의 턴온정도가 변화하게 되어 모스트랜지스터(MP2)를 통해 저항(R2,R3)으로 공급되는 전류량이 조정된다.
이 동작은 연산증폭기(op-amp1)의 두 입력단에 같은 전압레벨이 인가될 때 까지 계속되며,연산증폭기(op-amp1)의 두 입력단에 같은 전압레벨이 인가되면, 일정한 레벨의 기준전압(Vref)이 저항(R2,R3)의 공통노드에 인가된다.
여기에서 생성된 기준전압(Vref)은 바이어스 전압 생성부(120)로 공급하게 된다. 이하에서 기준전압(Vref)이 가지는 전압레벨을 수식으로 살펴본다. 통상 바이폴라트랜지스터(Q1,Q2)에 흐르는 전류량은 아래의 수학식1과 같이 표현된다.
I = Is e VBE/VT
여기서 VT는 열전압(Thermometer Voltage)를 말하며, 절대온도에 비례하는 전압으로서 kT/q를 나타내는 것이다. q는 전하량이고, k는 볼쯔만(Bolzamann)상수이다.
계속해서 살펴보면, 연산증폭기(op-amp1)의 두 입력단에 인가되는 전압이 동일하다면, 저항(R1)에 흐르는 전류는 수학식2와 같이 표현된다.
I = (Vbe1 - Vbe2)/R1
한편, N:1의 비율을 갖는 바이폴라트랜지스터(Q2,Q1)에 흐르게 되는 전류량은 각각 아래의 수학식3과 같이 표현된다.
IQ1 =Is eVBE1/VT , IQ2= N Is eVBE2/VT
여기서 수학식3과 IQ1/IQ2=R2/R3(연산증폭기의 두 입력단이 같은 전압레벨임을 이용)을 이용하면 두 바이폴라트랜지스터간의 베이스-에미터 전압차이는 아래의 수학식4와 같이 되고, 기준전압(Vref)은 수학식5와 같이 표현된다.
Vbe1-Vbe2= VT×ln(NR2/N3)
Vref = Vbe1+(R2/R1)×VT×ln(NR2/N3)
기준전압(Vref)을 나타내는 수학식5를 살펴보면, Vbe1은 온도에 대하여 약 -2mv 정도의 음의 계수를 갖고 VT가 양의계수를 갖고 있으므로, (R2/R1)ln(NR2/R3)의 값을 조정하여 두 계수의 절대값을 갖도록 하게 되면 온도에 무관한 정전압 Vref가 생성된다.
한편, 온도감지전압 생성부(130)는 바이폴라트랜지스터(Q2)의 에미터단에 인가되는 전압을 증폭하여 온도감지된 전압(Vtemp)를 생성하여 출력하게 된다. Vbe1에 인가되는 전압은 전술한 바와 같이 온도의 증가에 약 -2.1mV/C의 음의 값을 가지고 있다. 이것을 그대로 온도감지된 전압(Vtemp)으로 사용할 수도 있으나, 이를 경우 온도의 변화에 따라 온도감지된 전압의 변화량이 너무 작아서 이를 감지하기가 어려운 면이 생긴다. 따라서 본 실시예의 온도감지전압생성부(130)는 최소 구동전압이 허용하는 범위안에서, 저항(R4)와 저항(R5)의 비만큼 증폭시켜 출력하고 있으며, 이를 회로구성한 것이 도7에 도시된 온도갑지전압 생성부(130)이다.
온도감지된 전압의 레벨은 아래의 수학식6에 의해 표현된다.
Vtemp=(Vbe2/R4)×(R4+R5)
수학식6에 의해 표현되는 온도감지된 전압(Vtemp)은 바이폴라트랜지스터(Q2)의 에미터에 인가되는 전압을 저항(R4)과 저항(R5)의 비만큼 증폭시켜 출력하게 되는 전압이다. 여기서 최소 공급전압이 허용하는 최대 감도를 가지기 위해서 R5와 R4의 비는 약 2.013배로 구성하면 되는데, 이 경우 온도감지된 전압(Vtemp)은 -4.25mv/℃를 가지게 된다. 이 때의 온도감지된 전압(Vtemp)은 도11에 도시된 바와 같이 온도가 높을 수록 낮은 레벨을 가지게 된다.
한편, 바이어스 전압 생성부(120)는 공정조건과 구동전압의 변화에 둔감한 기준전압(Vref)을 입력받아 이를 분배한 다음 상위전압(Vu)과 하위전압(Vd)을 생성한다.
이어서 바이어스 전압 생성부(120)는 상위전압(Vu)을 상위 피드백임계전압(Vu-f)과 비교하여 보정된 바이어스 전압(Vbias)을 출력하고, 하위전압(Vd)을 하위 피드백임계전압(Vd-f)과 비교하여 보정된 옵셋전압(Vos)을 출력한다.
여기서 바이어스 전압 생성부(120)에서 생성된 상위전압(Vu)과 하위전압(Vd)는 각각 온도감지부(100)가 감지할 수 있는 최소온도(약 -10도)와 최대온도(약 110도)에서의 온도감지된 전압(Vtemp)을 나타내는 것이다.
한편, 온도감지 활성화부(160)는 리프레쉬 주기 조정제어부(300)에서 출력되는 온도감지 활성화신호(Sen)에 턴온되어 바이어스 전압 생성부(120)와 기준전압 생성부(110)와 온도감지전압 생성부(130)로 구동전압(Vop)을 공급하게 된다.
도11을 참조하여 살펴보면, 온도가 증가할 수록 온도감지된 전압이 점점 낮아지는 것을 알 수 있으며, 상위전압(Vu)은 온도의 변화에 상관없이 일정한 약 1.37V의 전압레벨을 가지며 하위 전압(Vd)은 온도의 변화에 상관없이 일정한 약 830mV의 전압레벨을 가지는 것을 알 수 있다.
바이어스 전압 생성부(120)는 상위전압(Vu)과 하위전압(Vd)에 각각 대응하는 바이어스 전압(Vbias)과 옵셋전압(Vos)을 출력하되, 아날로그-디지털 변환부(200)에서 피드백되는 피드백 상위전압(Vu-f)과, 피드백 하위전압(Vd-f)을 입력받아 보정된 바이어스 전압(Vbias)과 옵셋전압(Vos)을 출력하게 된다.
이상에서 살펴본 바와 같이 본 실시예에 따른 온도감지부(100)는 온도가 증가함에 따라 감소하는 온도감지된 전압을 출력하는 것과 동시에 바이어스 전압(Vbias)와 옵셋전압(Vos)을 출력하는 것을 중요한 특징으로 하고 있다.
온도감지된 전압(Vtemp)은 바이폴라트랜지스터의 에미터-베이스 정션전압 특성을 이용한 것이기 때문에 공정변화에 비교적 둔감한 특성을 가지고 있다.
또한 온도감지부(100)에서는 온도감지된 전압(Vtemp)을 출력할 때에, 현재 온도계가 감지 가능한 최소 온도에 대응하는 상위온도(Vu)와 피드백된 상위온도(Vu-f)를 비교하여 보정된 바이어스 전압(Vbias)을 출력하고, 감지가능한 최대온도에 대응하는 하위온도(Vd)와 피드백된 하위온도(Vd-f)를 비교하여 보정된 옵셋전압(Vos)을 출력함으로서, 바이어스 전압(Vbias)과 옵셋전압(Vos)을 이용하여 온도감지된 전압(Vtemp)을 디지털값으로 변환하는 아날로그-디지털 회로는 현재 감지된 감지된 온도에 정확하게 대응하는 디지털값을 출력할 수 있다.
도12는 도5에 도시된 아날로그-디지털 변환부를 나타내는 블럭구성도이다.
도12를 참조하여 살펴보면, 아날로그-디지털 변환부(200)는 온도감지된 전압(Vtemp)과 비교전압(Vin)을 비교하기 위한 전압비교기(250)와, 전압비교기(250)의 비교된 결과에 따라, 출력되는 2진 디지털코드를 업 또는 다운시키는 2진 업/다운 카운터(220)와, 업/다운 카운터(220)의 출력중 상위 6비트수에 해당되는 2진 디지털코드를 온도계코드(thermometer)로 변환하여 출력하는 코드변환부(230)와, 코드변환부(230)에서 코드를 변환시키는 타이밍동안 코드변환부(230)에 의해 변환되지 않는 나머지 하위 2비트의 2진 디지털코드를 지연시켜 출력하기 위해 딜레이로 구성된 더미 변환부(240)와, 코드변환부(230)에서 변환된 온도계코드 및 더미변환부(240)에서 전달되는 2진 디지틀코드를 비교전압(Vin)으로 변환하는 디지털-아날로그 변환기(210)를 구비한다.
디지털-아날로그 변환기(210)는 코드변환부(230)에서 변환된 온도계코드를 제1 아날로그값(Ia1)으로 변환하여 출력하고, 온도계코드가 최대값인 경우에 대응하는 제1 아날로그값(Ia1)을 제1 더미 아날로그값(Ib1)으로 출력하는 세그먼트 디지털 아날로그-디지털 변환기(211)와, 더미변환부(240)에서 전달되는 2진 디지털코드를 제2 아날로그값(Ia2)으로 변환하여 출력하고, 2진 디지털코드가 최대값인 경우 대응되는 제2 아날로그값(Ia2)을 제2 더미 아날로그값(Ib2)으로 출력하는 2진 디지털-아날로그 변환기(212)와, 제1 및 제2 아날로그값(Ia1, Ia2)을 이용하여 비교전압(Vin)을 생성하는 메인로드부(214)와, 제1 및 제2 더미 아날로그값(Ib1, Ib2)을 이용하여 피드백 상위전압(Vu-f)을 출력하는 더미 메인로드부(215)와, 옵셋전압(Vos)에 대응하여 더미 옵셋전류(Ic)를 흐르게 하기 위한 더미옵셋용 셀(213)와, 더미 옵셋전류(Ic)를 이용하여 피드백 하위전압(Vd-f)을 출력하는 더미옵셋 로드부(216)를 구비한다.
여기서 제1 및 제2 아날로그값(Ia1,Ia2)은 메인로드부(214)에 흐르게 되는 전류이며, 제1 및 제2 더미아날로그값(Ib1,Ib2)은 더미 메인로드부(214)에 흐르게 되는 전류이다.
또한, 아날로그-디지털 변환부(200)는 전압비교기(250)의 동작주기를 결정하기 위한 클럭파형을 출력하는 발진기(280)를 더 구비한다. 여기서 발진기(280)는 10MHz로 동작하는 것으로 하였으며, 리프레쉬 주기조정 제어부(300)에서 출력되는 인에이블신호(ADCen)에 의해 인에이블된다. 인에이블신호(ADCen)가 입력되어 발진기(280)가 활성화되어 클럭파형이 전압비교기(250)로 입력되어야 아날로그-디지털 변환부(200)가 동작하게 되는 것이다.
또한, 아날로그-디지털 변환부(200)는 전압비교기(250)의 동작후에 소정시간 후에 업/다운카운터(220)가 동작될 수 있도록 발진기(280)의 클럭파형을 소정시간 지연시켜 출력하는 딜레이(290)를 더 구비한다.
또한, 아날로그-디지털 변환부(200)는 업/다운 카운터(220)에서 출력되는 디지털코드를 래치하기 위한 레지스터(270)를 더 구비한다.
도13은 도12에 도시된 세그먼트 디지털-아날로그 변환기를 나타내는 블럭구성도이다.
도13을 참조하여 살펴보면, 세그먼트 디지털-아날로그 변환기(211)는 코드변환부(230)에서 출력되는 온도계코드의 비트수에 대응하며, 온도계코드의 한 비트 신호에 응답하여 각각 소정양의 전류를 흐르게 하는 다수의 단위셀과, 옵셋전압(Vos)에 응답하여 옵셋전류를 흐르게 하는 옵셋용 셀과, 다수의 단위셀과 같은 개수로 구비되고, 임의의 단위셀과 교번하여 배치되며, 다수의 단위셀 전체가 흐르게 하는 전류량과 같은 전류량을 흐르게 하기 위한 다수의 더미셀과, 옵셋용 셀에서 흐르는 옵셋전류와 같은 양의 더미 옵셋전류를 흐르게 하기 위한 제2 더미옵셋용 셀을 구비하며, 다수의 더미셀에서 흐르는 전류와 제2 더미욥셋용 셀에서 흐르는 옵셋전류를 합하여 상기 제1 더미아날로그값(Ib1)으로 출력한다.
2진 디지털 아날로그 변환부(212)는 더미변환부에서 전달되는 2비트의 디지털 신호(L0,L1)를 제2 아날로그값(Ia2)으로 변환하기 위한 바이너리변환부(212)와, 2비트의 디지털 신호(L0,L1)가 최대값일 때에 대응하는 제2 아날로그값(Ia2)을 제2 더미아날로그값(Ib2)으로 출력하는 더미 바이너리 변환부를 구비한다.
메인로드부(214)는 제1 및 제2 아날로그값(Ia1,Ia2)에 대응하는 비교전압(Va)을 출력하고, 더미메인로드부(215)는 제1 및 제2 더미아날로그값(Ib1,Ib2)에 대응하는 피드백 상위전압(Vu-f)을 출력한다.
더미로드부(216)는 더미옵셋용 셀(213)에 흐르는 전류(Ic)에 대응하는 피드백 하위전압(Vd-f)을 출력한다.
도14a와 도14b는 도1에 도시된 디지털-아날로그 변환기(210)를 나타내는 회로도이다.
도14a를 참조하여 살펴보면, 단위셀(211)은 온도계코드의 한 비트 신호(SW1)에 응답하여 턴온되는 스위치(211-1a)와, 스위치(211-1a)와 연결되며, 바이어스 전압(Vbias)에 대응하는 전류를 흐르게 하는 전류원(211-1b)을 구비한다.
전류원(211-2)은 게이트로 바이어스 전압(Vbias)을 입력받는 모스트랜지스터(MN1)를 구비한다. 스위치(211-1a)는 모스트랜지스터(MN2)로 구성된다.
더미셀(211_2)은 게이트가 전원전압 공급단(VDD)에 연결되어 항상 턴온상태를 유지하는 더미스위치용 모스트랜지스터(MN4)와, 더미스위치 모스트랜지스터(MN4)와 직렬 연결되며, 게이트로 바이어스 전압(Vbias)을 입력받는 더미전류원용 모스트랜지스터(MN3)를 구비한다.
옵셋용 셀은 게이트로 옵셋전압(Vos)을 입력받는 옵셋용 모스트랜지스터(MN5)를 구비한다.
제2 더미옵셋용셀은 게이트로 옵셋전압(Vos)을 입력받는 더미옵셋용 모스트랜지스터(MN6)를 구비한다. 더미옵셋용 셀은 게이트로 옵셋전압(Vos)을 입력받는 더미옵셋용 모스트랜지스터(MN7)를 구비한다.
메인로드부(214)는 일측은 전원전압 공급단(VDD)에 접속되고, 타측은 다수의 단위셀 및 옵셋용 셀에 공통접속되어 다수의 단위셀 및 옵셋용 셀에 의해 흐르게 되는 전류량에 대응하는 제1 전류(Ia)를 흐르게 하기 위해 다이오드 접속된 모스트 랜지스터(MN8)와, 일측이 전원전압 공급단(VDD)에 접속되며, 모스트랜지스터(MN8)와 전류미러를 형성하는 모스트랜지스터(MN9)와, 모스트랜지스터(MN9)의 타측과 접지전압 공급단(VSS)에 일측과 타측이 접속된 저항(Ra)을 구비하며, 저항의 일측단으로 제1 아날로그값에 해당되는 전압(Va)을 출력하는 것을 특징으로 한다.
더미 메인로드부(215)는 일측은 전원전압 공급단(VDD)에 접속되고, 타측은 다수의 더미셀 및 더미옵셋용 셀에 공통접속되어 다수의 더미셀 전체 및 제1 더미옵셋용셀에 흐르게 되는 전류량에 대응하는 제2 전류(Ib)를 흐르게 하기 위해 다이오드 접속된 모스트랜지스터(MN10)와, 일측이 전원전압 공급단(VDD)에 접속되며, 모스트랜지스터(MN10)와 전류미러를 형성하는 모스트랜지스터(MN11)와, 모스트랜지스터(MN11)의 타측과 접지전압 공급단(VDD)에 일측과 타측이 접속된 저항(Rb)을 구비하며, 저항(Rb)의 일측단으로 피드백 상위전압(Vu-f)을 출력한다.
더미 로드부는 일측은 전원전압 공급단(VDD)에 접속되고, 타측은 제2 더미옵셋용셀에 접속되어 제2 더미옵셋용셀에 흐르게 되는 전류량에 대응하는 전류(Ic)를 흐르게 하기 위해 다이오드 접속된 모스트랜지스터(MN12)와, 일측이 전원전압 공급단(VDD)에 접속되며, 모스트랜지스터(MN13)와 전류미러를 형성하는 모스트랜지스터(MN13)와, 모스트랜지스터(MN13)의 타측과 접지전압 공급단(VSS)에 일측과 타측이 접속된 저항(Rc)을 구비하며, 저항(Rc)의 일측단으로 피드백 하위전압(Vd-f)을 출력한다.
도14b를 참조하여 살펴보면, 바이너리 변환부는 게이트로 바이어스 전압(Vbias)을 입력받으며, 직렬연결된 두개의 모스트랜지스터(MN15,16)와 모스트 랜지스터(MN15)와 직렬연결되며 게이트로 이진 디지털신호(L0)를 입력받는 모스트랜지스터(MN14)와, 직렬연결된 네개의 모스트랜지스터(MN18 ~ MN21)와, 모스트랜지스터(MN18)와 직렬연결되며, 게이트로 이진 디지털신호(L1)를 입력받는 모스트랜지스터(MN17)를 구비한다.
더미 바이너리 변환부는 바이너리 변환부와 같은 회로구성이며 이진 디지털 신호를 입력받지 않는 대신에 전원전압(VDD)을 입력받는다.
도15는 도5에 도시된 반도체 메모리 장치에 구비되는 아날로그-디지털 변화부의 동작을 나타내는 파형도이다. 이하에서는 도12 내지 도15를 참조하여 본 실시예에 따른 아날로그-디지털 변환부의 동작에 대하여 설명한다.
아날로그값을 디지털코드로 변환하는 아날로그-디지털 변환기에는 듀얼슬로프(dual-slope) 아날로그-디지털 변환기, 트랙킹(tracking) 아날로그-디지털 변환기, 플레쉬(flash) 아날로그-디지털 변환기, 시그마-델타(sigma-delta) 아날로그-디지털 변환기등 많은 종류가 있다. 이중에서 본 실시예에 따른 반도체 메모리 장치는 면적과 파워의 페널티(penalty)를 고려하여 트랙킹 아날로그-디지털 변화기를 사용하였다.
트랙킹 아날로그-디지털 변환기는 밴드폭(bandwidth)이 매우 낮다는 단점이 있으나, 메모리 장치는 그 특성상 시간에 따른 온도의 변화가 매우 적다는 점을 고려하면 고속의 아날로그-디지털 변환기가 필요하지 않고, 또한 적은 면적과 전류소비로도 매우 높은 해상도(resolution)를 구현하기가 용이하다는 장점이 있다.
먼저, 전압비교기(250)는 온도감지부(100)에서 출력되는 온도감지된 전압(Vtemp)과 비교전압(Vin)을 비교하여 카운트업신호(CountUp) 또는 카운트다운(Countup)신호를 출력한다. 이 때 사용되는 전압비교기(250)는 레일-투-레일 입력비교기(Rail-to-Rail input Comparator)형태로 접지전압부터 전원전압까지 모든 전압레벨을 비교할 수 있는 비교기이다. 이 때 온도감지된 전압(Vtemp)은 현재 온도에 대응하는 레벨을 가지는 전압이고, 비교전압(Vin)은 초기동작시에는 초기셋팅된 값에 대응하는 전압레벨이며, 리프레쉬 동작을 계속 수행할 때에는 이전 리프레쉬 동작주기에 대응하는 온도에 따른 전압레벨이다.
처음 아날로그-디지털 변환부(200)가 동작을 시작할 때에는 초기셋팅된 디지털코드에 대응하는 비교전압(Vin)이 전압비교기(250)로 입력이 되며, 한번의 리프레쉬 주기조정이 끝난 후에는 레지스터(270)에 저장된 이전의 디지털코드(이전 동작온도에 대응하는)에 대응하는 비교전압(Vin)이 전압비교기(250)로 입력이 되는 것이다.
이어서 업/다운카운트(220)은 전압비교기(250)에서 출력되는 카운트업신호(CountUp) 또는 카운트다운(Countup)신호를 입력받아 출력되는 8비트의 2진 디지털코드를 업 또는 다운시킨다.
이어서 코드변환부(230)는 업/다운 카운트(220)에서 출력되는 8비트의 디지털코드중 상위 6비트를 온도계코드로 변환시켜 출력하고, 더미 변환부(240)는 하위 2비트를 코드변환부(230)에서 코드변환이 끝날때까지 지연시킨 후에 출력한다.
아래의 표1에는 3비트의 이진디지털 코드를 7비트의 온도계코드로 변환할 때의 일예가 도시되어 있다. 본 실시예와 같이 6비트의 이진 디지털코드를 온도계코 드로 변환하게 되면, 총 64비트의 신호가 필요하게 된다.
이진수 온도코드
D3 D2 D1 T7 T6 T5 T4 T3 T2 T1
0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 0 1
0 1 0 0 0 0 0 0 1 1
0 1 1 0 0 0 0 1 1 1
1 0 0 0 0 0 1 1 1 1
1 0 1 0 0 1 1 1 1 1
1 1 0 0 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1
따라서 온도계코드를 이용하여 디지털코드를 아날로그값으로 변환하게 되면, 많은 비트수의 코드를 처리해야하기 때문에 회로가 복잡해져 회로의 구현이 까다롭다는 단점을 가진다. 그러나 온도계코드의 특성상 디지털코드가 증가될 때에 하나씩 출력값이 증가되기 때문에, 온도계코드를 이용하여 아날로그값으로 변환하게 되면 이진 디지털코드를 이용하여 바로 아날로그값으로 변환하는 경우보다 단조증가성이 보장되고, 변환시 글리치(glith)가 거의 없는 장점을 가지고 있다. 또한 디지털-아날로그 변환기의 내부에 구비되는 스위치를 모두 같은 크기로 설계가능한 장점이 있다.
본 실시예의 아날로그-디지털 변환부는 온도계코드로 변환시 증가되는 코드의 비트수에 따라 회로가 매우 복잡해지는 부분을 해소하기 위해 일정부분의 상위비트(6비트)는 온도계코드로 변환하여 아날로그값으로 변환시키고, 나머지 하위비트(2비트)의 디지털코드는 바로 아날로그값으로 변환하는 하이브리드(hybrid)방식을 채택하였다. 하이브리드방식의 아날로그-디지털 변환부는 코드변환에 따른 글리치를 최소화시키고, 밴드폭을 향상시킬 수 있는 등, 온도계코드를 이용하여 변환할 때의 장점과 이진 디지털코드를 바로 변환할 때의 장점을 모두 얻을 수 있게 된다.
계속해서 살펴보면, 세그먼트 디지털-아날로그 변환기(211)에서 64비트의 온도계코드에 대응하는 제1 아날로그값을 가지는 전류(Ia1)를 출력하고, 2진 디지털-아날로그 변환기(212)에서는 더미 변환부(240)에서 출력되는 2비트의 디지털코드에 대응하는 제2 아날로그값을 가지는 전류(Ia2)로 출력한다.
메인로드부(214)에서는 제1 아날로그값을 가지는 전류(Ia1)와 제2 아날로그값에 대응하는 전류(Ia2)가 합한 전류에 대응하는 비교전압(Vin)을 출력하고, 이 때 출력되는 비교전압(Vin)은 전압비교기(250)로 입력된다.
전압비교기(250)는 온도감지된 전압(Vtemp)과 비교전압(Vin)을 다시 비교하여 카운트업신호(CountUp) 또는 카운트다운(Countup)신호를 출력하고, 업/다운 카운트(220)는 이를 이용하여 디지털코드를 카운트업 또는 카운트다운시킨다.
전압비교기(250)에 입력되는 두 입력전압(Vtemp, Vin)이 같을 때까지 상기의 동작이 반복된다. 전압비교기(250)에 입력되는 비교전압(Vin)이 온도감지된 전압(Vtemp)과 같은 레벨이 될 때 업/다운 카운트(220)에서 출력되는 디지털코드가 리프레쉬 주기를 조정하기 위한 정보로 사용된다. 한편, 업/다운 카운트에서 출력되는 값이 변할 때마다 레지스터(270)에 래치가 된다.
리프레쉬 제어부(400)에서는 레지스터(270)에 래치된 8비트의 디지털코드를 이용하여 메모리 코어블럭(500)에서 수행되는 리프레쉬 동작의 주기를 정하게 되는 것이다.
계속해서 살펴보면, 디지털-아날로그 변환기(210)의 동작을 살펴본다.
세그먼트 디지털-아날로그 변환기(211)는 64개의 단위셀을 구비하여, 64비트의 온도계코드를 각각 입력받아 소정의 전류를 흐르게 한다. 옵셋용 셀은 온도감지부(100)에서 출력되는 옵셋전압(Vos)를 입력받아 옵셋전류를 흐르게 한다.
메인로드부는 64비트의 온도계코드에 의해 턴온되는 단위셀에 흐르는 전류량과 옵셋용 셀에 흐르는 옵셋전류(Ios)를 합한 전류량(Ia)에 대응하는 전압(Va)을 출력하게 된다.
또한 세그먼트 디지털-아날로그 변환기(211)에는 64개의 더미셀이 항상 턴온상태로 64개의 단위셀 상하, 좌우에 구비되어, 64개의 단위셀이 모두 턴온될 경우와 같은 전류량을 흐르게 한다. 제2 더미옵셋용 셀은 옵셋용셀이 흐르게 하는 옵셋전류와 같은 양의 전류를 흐르게 한다. 더미셀은 단위셀의 상하, 좌우에 교번하여 배치됨(Common centroid 방식)으로서 더미셀과 거의 같은 공정을 거치게 되며, 이로 인해 공정변화에 관계없이 단위셀에 흐르게 되는 전류양과 거의 같은 전류를 흐르게 한다.
더미 메인로드부는 항상 턴온상태를 유지하는 64개의 더미셀과 제2 더미옵셋용셀에 의해 흐르게 되는 전류량(Ib)에 대응하는 피드백 상위전압(Vu-f)을 출력하게 된다.
즉, 피드백 상위전압(Vu-f)은 코드변환부(230)에서 출력되는 64비트의 온도계코드가 모두 하아레벨인 경우, 64개의 단위셀이 모두 턴온상태일 때 메인로드부에 의해 출력되는 전압(Va)과 같은 전압레벨을 가지게 된다. 따라서 피드백 상위전압(Vu-f)은 아날로그-디지털 변환부(200)에서 변환하여 출력되는 디지털코드가 최 대일 때를 나타내는 전압으로서 온도감지부(100)로 전달된다.
전술한 바와 같이, 피드백 상위전압(Vu-f)은 온도감지부(100)로 피드백되어 온도감지부(100)의 바이어스 전압(Vbias) 레벨을 보정하는데 사용된다.
더미옵셋용 셀(213)은 옵셋용셀과 같은 양의 전류를 흐르게 하며, 더미 로드부는 더미옵셋용 셀에 흐르게 되는 전류에 대응하는 피드백 하위전압(Vd-f)을 온도감지부(100)로 출력한다. 결국 피드백 하위전압(Vd-f)은 64비트의 온도계코드가 모두 로우레벨로 되어 모든 단위셀에서 전류가 흐르지 않고 단지 옵셋용셀에만 전류가 흐를 때에 메인로드부에 출력되는 전압(Va)과 같은 레벨의 전압이다.
따라서 피드백 하위전압(Vd-f)은 아날로그-디지털 변환부(200)에서 변환하여 출력되는 디지털코드가 최소일 때를 대응하는 전압으로서 온도감지부(100)로 출력된다.온도감지부(100)는 피드백 하위전압(Vd-f)을 입력받아 출력되는 옵셋전압(Vos)의 전압레벨을 보정한다.
이상에서 살펴본 바와 같이, 본 실시예에 따른 아날로그-디지털 변환부(200)는 온도감지부(100)에서 출력되는 온도감지된 전압(Vtemp)을 이용하여 디지털코드으로 변환시킬 때, 온도감지부(100)에서 출력되는 바이어스 전압(Vias)과 옵셋전압(Vos)을 기준으로 디지털 값으로 변환시킨다. 또한, 온도감지부(100)에서는 아날로그-디지털 변환부(200)에서 출력되는 피드백 상위전압(Vu-f)과 피드백 하위전압(Vos)을 이용하여 출력되는 바이어스 전압(Vias)과 옵셋전압(Vos)을 보정하게 된다.
이로 인하여, 공정변화 또는 구동전압의 변화로 인해 온도감지부(Vtemp)에서 출력되는 온도감지된 전압(Vtemp)의 값이 변하게 되더라도 아날로그-디지털 변환부(200)에서 출력되는 디지털코드는 동작온도에 맞게 일정한 값을 출력할 수 있게 된다.
통상 외부 공급전압에 거의 변하지 않는 바이어스 전압 또는 전류를 생성시키기 위해서는 일반적으로 전류미러를 이용하게 되는데, 전류미러를 사용하여 큰 출력등가저항을 얻기 위해서는 캐스코드(cascode) 또는 트리플 캐스코드(triple cascode)형태의 회로를 사용하여야 하나, 이것은 반도체 메모리 장치의 제조공정상 모스트랜지스터의 높은 문턱전압(Vth)과 낮은 구동전압을 고려할 때, 현실적으로 구현하기가 어려운면이 있다. 또한 공정변화에 따른 전류비 변화량의 미스매치(온도감지부에서의 전류변화량과 아날로그-디지털 변환부의 전류변화량의 차이, 또는 온도감지부내의 바이어스 전압 생성부와 온도감지전압 생성부의 동작 전류량 변화차이)등으로 인해 실제 온도와 검출된 온도에 매우 큰 오차가 생길 수 있다.
그러나, 본 발명은 전류미러 형태를 사용하지 않고, 피드백 상위전압과 피드백 하위전압을 이용하여 보정된 바이어스 전압과 옵셋전압을 아날로그-디지털 변환부로 출력하는 피드백 바이어싱형태를 취하고 있으므로, 매우 큰 출력등가저항(온도감지부(100)의 바이어스 전압 생성부(120) 출력단과 기준전압 생성부(110)의 출력단)과 프로세스에 따른 변화가 그대로 반영되어 공정조건과 구동전압에 매우 둔감하면서도 온도의 변화를 정확하게 감지할 수 있는 온도감지된 전압 및 그에 대응하는 디지털코드를 얻을 수 있다.
여기서 얻은 디지털코드는 현재 메모리 장치가 동작중인 온도를 정확하게 정밀하게 반영하고 있는 데이터이므로, 이 때의 디지털코드를 이용하여 리프레쉬 동작주기를 조절하게 되면, 온도에 최적화된 주기로 리프레쉬 동작을 수행할 수 있게 되어 리프레쉬 동작에 소모되는 전류를 크게 줄일 수 있다.
계속해서 도15를 참조하여 살펴보면, 256 msec를 주기로 리프레쉬 동작을 수행한다고 생각할 때 온도감지부(100)는 온도를 감지하는 구간에서만 활성화된다.
온도를 감지하는 구간을 보다 자세히 살펴보면, 먼저 온도감지 활성화신호(Sen)에 의해 온도감지부(100)의 바이어스 전압 생성부(120)와 기준전압 생성부(110)와 온도감지전압 생성부(130)로 구동전압(Vop)이 공급되어 활성화된다.(t0)
이어서 기준전압 생성부(110)가 동작하여 기준전압(Vref)이 출력되고, 이어서 바이어스 전압 생성부(120)에서 출력되는 상위전압(Vu)과 하위전압(Vd)이 안정화되어 출력된다. 한편 온도감지전압 생성부(110)에서는 온도감지된 전압(Vtemp)을 출력하고, 이를 아날로그-디지털 변환부(200)에서 입력받아 기본적으로 셋팅된 비교전압(Vin)과 비교하기 시작한다.(t1)
아날로그-디지털 변환부(200)에서는 비교전압(Vin)의 전압레벨을 조정하여 온도감지된 전압(Vtemp)과 같은 레벨이 될 때까지 계속 비교한다.
아날로그-디지털 변환부(200)에 입력되는 온도감지된 전압(Vtemp)과 비교전압(Vin)의 전압레벨이 같을 때(t2), 래치된 디지털 값에 대응하여 리프레쉬 주기를 조정한다. 리프레쉬 주기의 조정이 끝나게 되면 온도감지부(100)와 아날로그-디지 털 변환부(200)를 비활성화시켜 더 이상 전류가 소모되지 않도록 한다.(t3)
도16은 본 실시예에 따른 반도체 메모리 장치의 시뮬레이션 파형도이다.
도16을 참조하여 살펴보면, 그래프A는 온도의 증가에 따라 리프레쉬 주기를 감소시키는 특성을 나타내는 것이며, 그래프B는 현재 동작온도에서 온도감지부가 감지한 온도를 나타내는 것이다.
본 실시예에 따른 반도체 메모리 장치의 온도감지부(100)는 약 -10 ~ 110도의 온도검출범위를 가지고 있으며, 온도감지된 전압(Vtemp)은 -4.25mv/C의 특성을 가진다. 온도감지부(100)가 감지할 수 있는 가장 낮은 온도를 나타내는 상위전압(Vu)과 가장 높은 온도를 나타내는 하위전압(Vd)은 온도에 따라 최대 약 3.1mV의 변화폭을 갖는다. 또한, 온도감지부(100)가 활성화되어 있는 구간에서는 평균 소비전류는 1/5mA이다. 온도감지부(100)가 검출하는 온도의 에러범위는 공급전압이 1.6V~3.3V이 경우에 제조공정이 허용하는 변화범위에서 최대 1.4도의 오차범위를 갖고 있다.
온도감지부에 구비되는 연산증폭기의 옵셋전압(~ 10mV)을 고려하고, 임계전압을 생성하는데 있어서 DC 옵셋전압(~ 20mV)을 고려한다고 하더라도, 본 실시예에 따른 온도감지부는 최대 5도 이내의 오차범위 내에서 온도를 검출할 수 있다.
따라서 본 발명에 의해 종래보다 훨씬 정밀한 동작온도를 검출할 수 있으며, 이로 인해 최적화된 리프레쉬 주기로 리프레쉬 동작을 수행할 수 있으므로, 종래보다 리프레쉬 동작시 소모전류를 크게 줄일 수 있게 되었다.
도17은 도5에 도시된 온도감지부에 대한 제2 실시예를 나타내는 회로도이다.
도17은 도5에 도시된 온도감지부와 같은 구성을 하고 있으나, 기준전압 생성부(110)의 바이폴라트랜지스터(Q3,Q4)를 NPN형 바이폴라트랜지스터로 구성하였다. 자세한 동작은 도5에 도시된 온도감지부와 같기 때문에 자세한 동작설명은 생략한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의해 리프레쉬 동작을 수행하는 메모리 장치에 있어서, 동작온도의 변화에 최적화된 주기로 리프레쉬 동작을 수행할 수 있어, 필요 이상으로 리프레쉬 동작을 자주 수행함으로서 발생되었던 전류소모를 크게 줄일 수 있다.
특히, 리프레쉬 동작은 메모리장치에 데이터 억세스가 일어나지 않는 대기시간에도 반드시 수행해야 하는 동작이기 때문에, 본 발명에 의해 대기시간의 소모전력을 크게 줄일 수 있게 되었다.

Claims (36)

  1. 리프레쉬 동작을 수행하는 메모리 장치에 있어서,
    온도의 변화에 대응하여 온도감지된 전압을 출력하는 온도감지수단;
    상기 온도감지된 전압에 대응하는 N비트의 디지털코드를 출력하는 아날로그-디지털 변환수단;
    상기 N비트의 디지털코드에 대응하여 리프레쉬 동작 주기를 제어하는 리프레쉬동작 제어수단; 및
    상기 리프레쉬 동작 주기의 변화를 위한 온도 감지구간에서 상기 온도감지수단이 인에이블되도록 제어하는 리프레쉬주기 조정 제어수단을 구비하며,
    상기 온도감지수단은
    상기 온도감지수단이 상기 아날로그-디지털 변환수단에서 온도감지된 전압에서 디지털코드로 변환시킬 때 기준으로 사용되는 전압인 바이어스 전압과 옵셋전압을 상기 온도감지된 전압과 같이 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 리프레쉬주기 조정 제어수단은
    상기 온도감지수단이 인에이블되는 구간에서 상기 아날로그-디지털변환부가 인에이블되도록 제어하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 아날로그-디지털 변환수단은
    상기 N비트의 디지털코드의 상위 소정비트는 온도계코드를 이용하여 변환시키고, 나머지 소정비트는 바이너리코드를 이용하여 변환시키는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 4 항에 있어서,
    상기 아날로그-디지털 변환수단은
    변환될 수 있는 최대 N비트의 디지털코드에 대응하는 피드백 상위전압과, 변환될 수 있는 최소 N비트의 디지털코드에 대응하는 피드백 하위전압을 상기 온도감지수단으로 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제 5 항에 있어서,
    상기 온도감지수단은
    상기 피드백 상위전압에 대응하여 상기 바이어스 전압을 보정하여 출력하고, 상기 피드백 하위전압에 대응하여 상기 옵셋전압을 보정하여 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제 1 항에 있어서,
    상기 온도감지수단은
    바이폴라트랜지스터의 정션전압 특성과 열전압 특성을 이용하여 공정변화 및 온도변화에 관계없이 일정한 레벨의 기준전압을 출력하는 기준전압 생성부;
    상기 기준전압을 이용하여 상기 아날로그-디지털 변환수단에서 동작시 기준으로 사용하는 바이어스전압과 옵셋전압을 생성하기 위한 바이어스 전압 생성부;
    상기 바이폴라트랜지스터의 정션전압 특성을 이용하여 상기 온도감지된 전압을 생성하기 위한 온도감지전압 생성부; 및
    상기 제어부에서 출력되는 온도감지 활성화신호에 응답하여 상기 기준전압 생성부, 상기 바이어스 전압 생성부 및 상기 온도감지전압 생성부를 활성화시키는 온도감지 활성화부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제 7 항에 있어서,
    상기 바이어스 전압 생성부는
    상기 아날로그-디지털 변환부에서 피드백되는 피드백 상위전압과 피드백 상위전압에 의해 각각 보정된 바이어스 전압과 옵셋전압을 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제 7 항에 있어서,
    상기 기준전압 생성부는
    일측이 접지전원 공급단에 연결되며 다이오드 접속된 제1 바이폴라트랜지스터;
    일측이 접지전원 공급단에 연결되며 다이오드 접속된 제2 바이폴라트랜지스터;
    일측이 상기 제1 바이폴라트랜지스터의 타측에 접속된 제1 저항;
    일측이 상기 제1 저항의 타측에 접속된 제2 저항;
    일측이 상기 제2 바이폴라트랜지스터의 타측에 접속되고, 타측은 상기 제2 항의 타측에 접속된 제3 저항;
    정입력단(+)이 상기 제1 및 제2 저항의 공통노드에 접속되고 부입력단(-)이 상기 제3 저항과 상기 제2 바이폴라트랜지스터의 공통노드에 접속된 제1 연산증폭 기; 및
    상기 연산증폭기의 출력을 게이트로 입력받으며, 제공되는 구동전압을 상기 제2 저항과 제3 저항의 타측단으로 공급하기 위한 제1 모스트랜지스터를 구비하며,
    상기 제1 모스트랜지스터와 상기 제2 저항의 공통노드에서 기준전압을 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제 9 항에 있어서,
    상기 온도감지수단은
    전원전압이 공급되는 타이밍에 상기 제2 및 제3 저항의 공통노드의 전압레벨을 일정레벨이상 상승시키기 위한 초기화회로부를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  11. 제 9 항에 있어서,
    상기 온도감지전압 생성부는
    일측이 상기 접지전압 공급단에 접속된 제4 저항;
    상기 제1 저항에 직렬 연결된 제5 저항;
    부입력단(-)이 상기 제4 저항과 제5 저항의 공통노드에 접속되며, 상기 제1 바이폴라트랜지스터와 상기 제1 저항의 공통노드가 정입력단(+)으로 접속된 제2 연 산증폭기; 및
    상기 제2 연산증폭기의 출력을 게이트로 입력받으며 일측으로 상기 구동 전압을 입력받고, 타측은 상기 제5 저항에 연결되며, 타측단으로 상기 온도감지된 전압을 출력하는 제2 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 장치의 메모리 장치.
  12. 제 11 항에 있어서,
    상기 바이어스 전압 생성부는
    인가되는 구동전압을 제1 레벨의 상위전압과 상기 제1 레벨보다 낮은 제2 레벨의 하위전압과 상기 제1 레벨과 상기 제2 레벨의 사이값을 가지는 분배전압으로 분배하기 위한 전압분배부;
    부입력단(-)으로 상기 기준전압을 입력받고, 정입력단(+)으로 상기 분배전압을 입력받는 제3 연산증폭기;
    상기 제3 연산증폭기의 출력에 응답하여 상기 구동전압을 상기 전압분배부로 공급하는 전압공급부;
    상기 제1 레벨의 상위전압을 정입력단으로 입력받고, 상기 아날로그-디지털 변환부에서 피드백되는 피드백 상위전압을 입력받아 상기 바이어스 전압을 출력하는 제4 연산증폭기; 및
    상기 제2 레벨의 상위전압을 부입력단으로 입력받고, 정입력단으로 상기 아 날로그-디지털 변환부에서 피드백되는 피드백 하위전압을 입력받아 상기 옵셋전압을 출력하는 제5 연산증폭기를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  13. 제 12 항에 있어서,
    상기 전압공급부는
    상기 제3 연산증폭기의 출력을 게이트로 입력받으며, 일측으로 상기 구동전압을 입력받아 타측에 접속된 상기 전압분배부로 전달하는 제3 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  14. 제 12 항에 있어서,
    상기 전압분배부는 직렬연결된 다수의 저항을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  15. 제 14 항에 있어서,
    상기 온도감지 활성화부는
    상기 리프레쉬주기 조정 제어수단에서 출력되는 제어신호에 응답하여 턴온되어 일측에서 전달되는 전원전압을 상기 기준전압 생성부, 상기 바이어스 전압 생성 부 및 상기 온도감지전압 생성부로 전달하는 제4 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  16. 제 7 항에 있어서,
    상기 아날로그-디지털 변환수단은
    상기 온도감지된 전압과 비교전압을 비교하기 위한 전압비교기;
    상기 전압비교기에 비교된 결과에 따라, 출력되는 2진 디지털코드를 업 또는 다운시키는 2진 업/다운 카운터;
    상기 업/다운 카운터의 출력중 소정의 상위비트수에 해당되는 2진 디지털코드를 온도계코드로 변환하여 출력하는 코드변환부;
    상기 코드변환부에서 코드를 변환시키는 타이밍동안 상기 코드변환부에 의해 변환되지 않는 나머지 2진 디지털코드를 지연시켜 출력하기 위해 딜레이를 구비하는 더미변환부; 및
    상기 코드변환부에서 변환된 온도계코드 및 상기 더미변환부에서 전달되는 2진 디지털코드를 상기 비교전압으로 변환하는 디지털-아날로그 변환기를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  17. 제 16 항에 있어서,
    상기 디지털-아날로그 변환기는
    상기 코드변환부에서 변환된 온도계코드를 제1 아날로그값으로 변환하여 출력하고, 상기 온도계코드가 최대값인 경우에 대응되는 상기 제1 아날로그값을 제1 더미 아날로그값으로 출력하는 세그먼트 디지털 아날로그-변환기;
    상기 더미변환부에서 전달되는 2진 디지털코드를 제2 아날로그값으로 변환하여 출력하고, 상기 2진 디지털코드가 최대값인 경우 대응되는 상기 제2 아날로그값을 제2 더미 아날로그값으로 출력하는 2진 디지털-아날로그 변환기;
    상기 제1 및 제2 아날로그값을 이용하여 상기 비교전압을 생성하는 메인로드부;
    상기 제1 및 제2 더미 아날로그값을 이용하여 피드백 상위전압을 출력하는 더미 메인로드부;
    상기 옵셋전압에 대응하여 더미 옵셋전류를 흐르게 하기 위한 제1 더미옵셋용 셀; 및
    상기 더미 옵셋전류를 이용하여 피드백 하위전압을 출력하는 더미옵셋 로드부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  18. 제 17 항에 있어서,
    상기 세그먼트 디지털-아날로그 변환기는
    상기 온도계코드의 비트수에 대응하며, 온도계코드의 한 비트 신호에 응답하 여 소정양의 전류를 흐르게 하는 다수의 단위셀;
    상기 옵셋전압에 응답하여 옵셋전류를 흐르게 하는 옵셋용 셀;
    상기 다수의 단위셀과 같은 개수로 구비되고, 임의의 단위셀과 교번하여 배치되며, 상기 다수의 단위셀에서 흐를 수 있는 전류량과 같은 전류량을 흐르게 하는 다수의 더미셀; 및
    상기 옵셋용 셀에서 흐르는 옵셋전류와 같은 더미 옵셋전류를 흐르게 하기 위한 제2 더미옵셋용 셀을 구비하며, 상기 다수의 더미셀에서 흐르는 전류와 상기 제2 더미옵셋용 셀에서 흐르는 옵셋전류량을 상기 제1 더미 아날로그값으로 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  19. 제 18 항에 있어서,
    상기 단위셀은
    온도계코드의 한 비트 신호에 응답하여 턴온되는 스위치; 및
    상기 스위치와 연결되며, 상기 바이어스 전압에 대응하는 양의 전류를 흐르게 하는 전류원을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  20. 제 19 항에 있어서,
    상기 스위치는 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  21. 제 19 항에 있어서,
    상기 전류원은 게이트로 상기 바이어스 전압을 입력받는 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  22. 제 20 항에 있어서,
    상기 더미셀은
    항상 턴온상태를 유지하는 더미스위치용 모스트랜지스터; 및
    상기 더미스위치용 모스트랜지스터와 직렬연결되며, 게이트로 상기 바이어스 전압을 입력받는 더미전류원용 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  23. 제 19 항에 있어서,
    상기 옵셋용 셀은
    게이트로 상기 옵셋전압을 입력받는 옵셋용 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  24. 제 23 항에 있어서,
    상기 제1 더미옵셋용셀은
    게이트로 상기 옵셋전압을 입력받는 제1 더미옵셋용 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  25. 제 24 항에 있어서,
    상기 제2 더미옵셋용셀은
    게이트로 상기 옵셋전압을 입력받는 제2 더미옵셋용 모스트랜지스터를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  26. 제 18 항에 있어서,
    상기 메인로드부는
    일측은 전원전압 공급단에 접속되고, 타측은 상기 다수의 단위셀 및 상기 옵셋용 셀에 공통접속되어 상기 다수의 단위셀 및 상기 옵셋용 셀에 의해 흐르게 되는 전류량에 대응하는 전류를 흐르게 하기 위해 다이오드 접속된 제1 모스트랜지스터;
    일측이 상기 전원전압 공급단에 접속되며, 상기 제1 모스트랜지스터와 전류미러를 형성하는 제2 모스트랜지스터; 및
    상기 제2 모스트랜지스터의 타측과 접지전압 공급단에 일측과 타측이 접속된 제1 저항을 구비하며, 상기 저항의 일측단으로 상기 제1 아날로그값에 해당되는 전압을 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  27. 제 26 항에 있어서,
    상기 더미 메인로드부는
    일측은 전원전압 공급단에 접속되고, 타측은 상기 다수의 더미셀 및 상기 더미옵셋용 셀에 공통접속되어 상기 다수의 더미셀 전체 및 상기 제1 더미옵셋용셀에 흐르게 되는 전류량에 대응하는 전류를 흐르게 하기 위해 다이오드 접속된 제3 모스트랜지스터;
    일측이 상기 전원전압 공급단에 접속되며, 상기 제3 모스트랜지스터와 전류미러를 형성하는 제4 모스트랜지스터; 및
    상기 제4 모스트랜지스터의 타측과 접지전압 공급단에 일측과 타측이 접속된 제2 저항을 구비하며, 상기 제2 저항의 일측단으로 상기 피드백 상위전압을 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  28. 제 27 항에 있어서,
    상기 더미 로드부는
    일측은 전원전압 공급단에 접속되고, 타측은 상기 제2 더미옵셋용셀에 접속되어 상기 제1 더미옵셋용셀에 흐르게 되는 전류량에 대응하는 전류를 흐르게 하기 위해 다이오드 접속된 제5 모스트랜지스터;
    일측이 상기 전원전압 공급단에 접속되며, 상기 제5 모스트랜지스터와 전류미러를 형성하는 제6 모스트랜지스터; 및
    상기 제6 모스트랜지스터의 타측과 접지전압 공급단에 일측과 타측이 접속된 제3 저항을 구비하며, 상기 제3 저항의 일측단으로 상기 피드백 하위전압을 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  29. 제 16 항에 있어서,
    상기 아날로그-디지털 변환수단은
    상기 전압비교기의 동작주기를 결정하기 위한 클럭파형을 출력하는 발진기를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  30. 제 29 항에 있어서,
    상기 아날로그-디지털 변환수단은
    상기 전압비교기의 동작후에 소정시간후에 상기 업/다운카운터가 동작될 수 있도록 상기 발진기의 클럭파형을 소정시간 지연시켜 출력하는 딜레이를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  31. 제 30 항에 있어서,
    상기 아날로그-디지털 변환수단은
    상기 업/다운 카운터에서 출력되는 디지털코드를 래치하기 위한 레지스터를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  32. 삭제
  33. 온도계회로를 구비하여 리프레쉬 동작의 주기를 제어하는 반도체 메모리 장치의 구동방법에 있어서,
    제1 주기를 가지는 리프레쉬 동작용 클럭신호에 의해 리프레쉬 동작을 수행하는 단계;
    상기 온도계 회로를 인에이블시켜 동작온도에 대응하는 온도감지된 전압을 생성하는 단계;
    상기 온도감지된 전압에 대응하는 N비트의 디지털코드를 변환하는 단계;
    상기 N비트의 디지털코드에 대응하여 상기 리프레쉬 동작용 클럭신호의 주기를 제2 주기로 변화시키는 단계;
    상기 온도계 회로를 디스에이블시키는 단계; 및
    제2 주기로 변화된 상기 리프레쉬 동작용 클럭신호에 따라서 리프레쉬 동작을 수행하는 단계를 구비하며,
    상기 온도계회로는 상기 N비트의 디지털 코드를 변환하기 위한 바이어스 전압과 옵셋전압을 출력하는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  34. 제 33 항에 있어서,
    상기 온도감지된 전압에 대응하는 N비트의 디지털코드를 출력하는 단계는
    상기 온도감지된 전압과 비교전압과 비교하는 단계;
    상기 비교한 결과에 대응하여, N비트의 디지털코드를 업 또는 다운시키는 단계;
    상기 업 또는 다운된 N비트의 디지털코드를 온도계코드로 변환하는 단계; 및
    상기 바이어스 전압과 상기 옵셋전압을 이용하여, 상기 온도계코드로 변환된 디지털코드를 상기 비교전압으로 변환시키는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  35. 제 34 항에 있어서,
    상기 온도계코드로 변환될 수 있는 최대 디지털코드에 대응하는 피드백 상위전압과 최소 디지털코드에 대응하는 피드백 하위전압을 출력하는 단계; 및
    상기 피드백 상위전압에 따라 상기 바이어스 전압을 보정하고, 상기 피드백 하위전압에 따라 상기 옵셋전압을 보정하는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  36. 제 34 항에 있어서,
    상기 업 또는 다운된 N비트의 디지털코드를 래치하는 단계를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
KR1020040011063A 2004-02-19 2004-02-19 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치 KR100666928B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040011063A KR100666928B1 (ko) 2004-02-19 2004-02-19 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
US10/877,886 US7075847B2 (en) 2004-02-19 2004-06-23 Semiconductor memory device having optimum refresh cycle according to temperature variation
TW093118418A TWI254938B (en) 2004-02-19 2004-06-25 Semiconductor memory device having optimum refresh cycle according to temperature variation
JP2004195036A JP4543785B2 (ja) 2004-02-19 2004-06-30 温度変化によって最適のリフレッシュ周期を有する半導体メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040011063A KR100666928B1 (ko) 2004-02-19 2004-02-19 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치

Publications (2)

Publication Number Publication Date
KR20050082579A KR20050082579A (ko) 2005-08-24
KR100666928B1 true KR100666928B1 (ko) 2007-01-10

Family

ID=34858752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040011063A KR100666928B1 (ko) 2004-02-19 2004-02-19 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치

Country Status (4)

Country Link
US (1) US7075847B2 (ko)
JP (1) JP4543785B2 (ko)
KR (1) KR100666928B1 (ko)
TW (1) TWI254938B (ko)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1458101B1 (en) * 2003-03-14 2005-11-30 STMicroelectronics S.r.l. A fractional-type phase-locked loop circuit
US7413342B2 (en) * 2005-02-22 2008-08-19 Micron Technology, Inc. DRAM temperature measurement system
KR100689711B1 (ko) * 2005-08-12 2007-03-08 삼성전자주식회사 온도 센싱 회로 및 그에 따른 온도 센싱 방법
US7679538B2 (en) * 2005-08-12 2010-03-16 Tsang Robin M Current-steering type digital-to-analog converter
KR100666178B1 (ko) * 2005-11-16 2007-01-09 삼성전자주식회사 반도체 장치의 디지털 온도 검출회로
KR100728972B1 (ko) * 2005-12-28 2007-06-15 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 제어 회로
US7405552B2 (en) 2006-01-04 2008-07-29 Micron Technology, Inc. Semiconductor temperature sensor with high sensitivity
KR100712545B1 (ko) * 2006-01-11 2007-05-02 삼성전자주식회사 구간별 온도에 따라 온도 코드를 발생하는 온도 센서 및구간별 온도 검출 방법
KR100691374B1 (ko) * 2006-01-20 2007-03-12 삼성전자주식회사 오프셋 데이터의 제어가 용이한 반도체 장치의 디지털 온도검출회로
JP2007225477A (ja) * 2006-02-24 2007-09-06 Elpida Memory Inc 温度検出回路、及び、半導体装置
KR100675014B1 (ko) 2006-02-24 2007-01-29 삼성전자주식회사 온도센서를 위한 전력공급장치
JP4949013B2 (ja) * 2006-04-03 2012-06-06 ハイニックス セミコンダクター インク 温度感知装置を備えた半導体メモリ素子及びその駆動方法
KR100816690B1 (ko) * 2006-04-13 2008-03-27 주식회사 하이닉스반도체 온도 감지장치를 구비하는 반도체메모리소자
KR100791918B1 (ko) 2006-05-08 2008-01-04 삼성전자주식회사 셀프 보정 기능을 가지는 온도 센서 회로 및 그 방법
KR100776748B1 (ko) * 2006-05-09 2007-11-19 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 제어 회로 및 방법
KR100846387B1 (ko) * 2006-05-31 2008-07-15 주식회사 하이닉스반도체 반도체 메모리 소자의 온도 정보 출력 장치
KR100810612B1 (ko) * 2006-06-16 2008-03-06 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리플레시 동작 시 추가기능 수행 방법
EP2080075B1 (en) * 2006-08-16 2011-05-04 ST-Ericsson SA Operating an integrated circuit
JP2008060884A (ja) * 2006-08-31 2008-03-13 Elpida Memory Inc 半導体集積回路
KR100832029B1 (ko) * 2006-09-28 2008-05-26 주식회사 하이닉스반도체 온도 정보 출력 장치 및 그를 갖는 반도체 소자
KR100807594B1 (ko) * 2006-09-28 2008-02-28 주식회사 하이닉스반도체 온도 정보 출력장치 및 그를 구비하는 반도체소자
KR100806608B1 (ko) * 2006-11-02 2008-02-25 주식회사 하이닉스반도체 아날로그-디지털 컨버터, 아날로그-디지털 컨버팅 방법 및 아날로그-디지털 컨버터를 구비한 반도체 메모리 소자의 온도 정보 출력장치
KR100810061B1 (ko) 2006-11-02 2008-03-05 주식회사 하이닉스반도체 반도체 메모리 소자의 온도 정보 출력장치 및 내부온도 측정방법
KR100834402B1 (ko) * 2007-01-03 2008-06-04 주식회사 하이닉스반도체 온도정보 출력장치 및 온도정보 출력장치의 온도정보출력방법, 이를 포함하는 메모리장치
KR100834403B1 (ko) * 2007-01-03 2008-06-04 주식회사 하이닉스반도체 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법
KR20080069387A (ko) * 2007-01-23 2008-07-28 주식회사 하이닉스반도체 기준전압 발생회로
KR100856060B1 (ko) * 2007-04-06 2008-09-02 주식회사 하이닉스반도체 반도체메모리소자의 내부리프레쉬신호 생성장치
KR100854463B1 (ko) * 2007-05-21 2008-08-27 주식회사 하이닉스반도체 온도센서회로 및 이를 이용한 반도체 메모리 장치
KR100909224B1 (ko) * 2008-01-28 2009-07-23 (주)이엠엘에스아이 공정조건에 안정적인 온도 보상형 셀프 리프레쉬 제어 회로
KR101520358B1 (ko) * 2008-12-09 2015-05-14 삼성전자주식회사 온도변화에 따른 출력특성을 보상한 온도감지기 및 온도보상방법
KR101541706B1 (ko) * 2009-01-19 2015-08-05 삼성전자주식회사 온도 감지 발진 회로 및 이를 포함하는 반도체 메모리 장치
JP2011170516A (ja) 2010-02-17 2011-09-01 Elpida Memory Inc メモリコントローラ、半導体記憶装置およびこれらを備えるメモリシステム
JP2011170943A (ja) * 2010-02-22 2011-09-01 Sony Corp 記憶制御装置、記憶装置、記憶装置システム
KR101132795B1 (ko) * 2010-02-25 2012-04-02 주식회사 하이닉스반도체 온도센서
JP5053421B2 (ja) * 2010-06-16 2012-10-17 矢崎総業株式会社 信号判定システム及び温度判定システム
JP2012108087A (ja) * 2010-10-28 2012-06-07 Seiko Instruments Inc 温度検知装置
KR101948900B1 (ko) * 2012-05-25 2019-02-18 에스케이하이닉스 주식회사 주기신호생성회로
KR102098248B1 (ko) 2013-06-03 2020-04-07 삼성전자 주식회사 온도에 따라 완화된 타이밍 요건으로 사용되는 메모리 장치 및 이를 이용하는 메모리 콘트롤러
KR20150052631A (ko) * 2013-11-06 2015-05-14 에스케이하이닉스 주식회사 반도체 장치 및 반도체 시스템
KR102211056B1 (ko) * 2013-12-30 2021-02-02 에스케이하이닉스 주식회사 반도체 장치
US9230616B2 (en) * 2014-01-09 2016-01-05 Micron Technology, Inc. Memory devices, memory device operational methods, and memory device implementation methods
KR102197137B1 (ko) * 2014-05-29 2020-12-31 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
KR102254098B1 (ko) 2014-11-20 2021-05-20 삼성전자주식회사 온도를 센싱할 수 있는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템
US9939335B2 (en) * 2014-12-17 2018-04-10 Nxp Usa, Inc. Over-temperature detector with test mode
KR20160099983A (ko) * 2015-02-13 2016-08-23 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR102268594B1 (ko) 2015-03-18 2021-06-23 한화에어로스페이스 주식회사 연료 분사 시스템 및 그 제어 방법
US9514800B1 (en) * 2016-03-26 2016-12-06 Bo Liu DRAM and self-refresh method
FR3055462B1 (fr) * 2016-09-01 2018-09-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif et procede de controle des cycles de rafraichissement des memoires non-volatiles
KR20190029896A (ko) * 2017-09-13 2019-03-21 에스케이하이닉스 주식회사 온도 센싱 회로
US10497423B1 (en) * 2018-05-14 2019-12-03 Nanya Technology Corporation Frequency-adjusting circuit, electronic memory, and method for determining a refresh frequency for a plurality of dram chips
TWI690697B (zh) * 2019-01-29 2020-04-11 華邦電子股份有限公司 溫度感測器的評估方法
US10937509B1 (en) * 2019-08-28 2021-03-02 Mentor Graphics Corporation Voltage and temperature adaptive memory leakage reduction bias circuit
EP4092675A4 (en) 2020-06-30 2023-07-26 Changxin Memory Technologies, Inc. SEMICONDUCTOR DEVICE
KR20230038973A (ko) * 2021-09-13 2023-03-21 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06162759A (ja) 1992-11-20 1994-06-10 Ricoh Co Ltd 光ディスク装置
KR100200723B1 (ko) 1996-08-21 1999-06-15 윤종용 온도 감지기를 구비한 전압 제어 오실레이터
US6453218B1 (en) * 1999-03-29 2002-09-17 Intel Corporation Integrated RAM thermal sensor
DE10042383B4 (de) * 2000-08-29 2005-04-28 Infineon Technologies Ag Halbleiteranordnung mit optimiertem Refreshzyklus
US6809978B2 (en) * 2002-05-13 2004-10-26 Infineon Technologies Ag Implementation of a temperature sensor to control internal chip voltages
JP4366968B2 (ja) * 2003-03-25 2009-11-18 ソニー株式会社 温度検出回路および記憶装置

Also Published As

Publication number Publication date
TWI254938B (en) 2006-05-11
JP2005235362A (ja) 2005-09-02
US20050185491A1 (en) 2005-08-25
JP4543785B2 (ja) 2010-09-15
TW200529230A (en) 2005-09-01
US7075847B2 (en) 2006-07-11
KR20050082579A (ko) 2005-08-24

Similar Documents

Publication Publication Date Title
KR100666928B1 (ko) 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
KR100611775B1 (ko) 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
US8140293B2 (en) On die thermal sensor
US10190922B2 (en) Method and apparatus for calibrating a sensor
US9240775B2 (en) Circuit arrangements
KR20080029299A (ko) 온도 정보 출력 장치 및 그를 갖는 반도체 소자
JP6386328B2 (ja) 半導体装置、それを備えた抵抗計測システム及び圧力計測装置
US10290330B1 (en) Programmable temperature coefficient analog second-order curvature compensated voltage reference
TW201814713A (zh) 用於可程式化記憶體陣列之字元線電壓產生器
JPH05252035A (ja) 差動増幅器，比較器およびａ／ｄ変換器
US20030218559A1 (en) A/D converter circuit and current supply circuit
US8981817B2 (en) Operating conditions compensation circuit
KR100733427B1 (ko) 아날로그-디지털 변환기
KR20180032710A (ko) 하이브리드 칩 내장형 cmos 온도 센서 및 이의 온도 측정 방법
KR100573830B1 (ko) 반도체 장치의 온도감지회로
KR100652393B1 (ko) 디지털 아날로그 컨버터 및 이를 이용한 광 시스템에서의자동 레이저 파워 제어 장치
US10126773B2 (en) Circuit and method for providing a secondary reference voltage from an initial reference voltage
KR101043044B1 (ko) 공급 전압의 변화에 무관한 기준 전압을 제공할 수 있는 기준 전압 발생기
KR100795006B1 (ko) 오프셋 전압 측정 장치
CN114189247B (zh) 一种用于差分逐次逼近寄存器型adc的参考电压缓冲器
KR20060098354A (ko) 아날로그-디지털 변환기
KR101772593B1 (ko) 환경 온도의 변화를 자체적으로 반영하는 아날로그-디지털 변환기
KR20050102005A (ko) 전력 증폭기의 디지털 아날로그 변환기
KR101165427B1 (ko) 정전류 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171220

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191224

Year of fee payment: 14