KR20160073865A - 반도체 장치 및 그를 포함하는 테스트 방법 - Google Patents

반도체 장치 및 그를 포함하는 테스트 방법 Download PDF

Info

Publication number
KR20160073865A
KR20160073865A KR1020140182711A KR20140182711A KR20160073865A KR 20160073865 A KR20160073865 A KR 20160073865A KR 1020140182711 A KR1020140182711 A KR 1020140182711A KR 20140182711 A KR20140182711 A KR 20140182711A KR 20160073865 A KR20160073865 A KR 20160073865A
Authority
KR
South Korea
Prior art keywords
test
signal
blocks
die regions
signals
Prior art date
Application number
KR1020140182711A
Other languages
English (en)
Inventor
임수빈
박민수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140182711A priority Critical patent/KR20160073865A/ko
Publication of KR20160073865A publication Critical patent/KR20160073865A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 기술은 반도체 장치에 관한 것으로서, 복수의 다이 영역을 갖는 웨이퍼 및 상기 복수의 다이 영역 각각에 형성되며 서로 전기적으로 직렬 연결되는 복수의 테스트 블럭이 제공될 수 있다.

Description

반도체 장치 및 그를 포함하는 테스트 방법{SEMICONDUCTOR DEVICE AND TEST METHOD THE SAME}
본 특허 문헌은 반도체 설계 기술에 관한 것으로, 보다 구체적으로 웨이퍼 프로브 테스트를 위한 반도체 장치에 관한 것이다.
반도체 장치의 생산에 있어서, 집적 회로가 웨이퍼들 안과 위에 형성될 수 있다. 상기 웨이퍼는 복수의 실질적으로 동일한 집적 회로들을 포함할 수 있으며, 그 복수의 집적 회로들은 보통 실질적으로 직사각형 모양이며 행들과 열들로 배열된다. 또한, 상기 웨이퍼는 실질적으로 집적 회로를 둘러싸는 가드링들을 가질 수 있다.
상기 집적 회로를 둘러싸는 가드링들을 가지는 경우, 상기 반도체 장치의 웨이퍼 프로브 테스트 시에는 칩 간을 가드링이 막고 있으므로 칩 간 전기적으로 연결될 수 있는 선이 없다. 따라서 동시에 복수 개 칩의 프로브 테스트(Probe Test)를하기 위해서는 칩 개수만큼 프로브 셋이 필요하며, 프로브 카드는 상기 복수 개의 프로브 셋이 구비되어 있다.
이와 같이 구성된 상기 프로브 카드는 상기 복수 개의 칩 개수만큼의 프로브 셋을 구비하는 것이 실질적으로 어렵기 때문에 한 개의 웨이퍼의 프로브 테스트를 위해서 여러 번 테스트를 수행해야 하거나 프로브 카드에 많은 개수의 프로브 셋을 구비할 수 있도록 제작해야 하는데 그에 따라서 제작 비용이 많이 들거나, 테스트 시간이 오래 걸리는 문제가 발생할 수 있다.
본 발명이 실시하고자 하는 과제는, 복수의 다이 영역 내 반도체 칩을 둘러싸고 있는 가드링을 오픈하여 인접한 반도체 칩간을 전기적으로 연결하도록 구성한 반도체 장치를 제공하는 것이다.
또한, 인접한 반도체 칩을 전기적으로 연결하여 한 개의 프로브 셋으로 복수 개의 반도체 칩의 프로브 테스트가 가능한 반도체 장치를 제공하는 것이다.
본 발명의 실시예에 따른 반도체 장치는, 상기 복수의 다이 영역 각각에 형성되며 서로 전기적으로 직렬 연결되는 복수의 테스트 블럭; 상기 복수의 다이 영역 각각을 둘러싸되, 적어도 하나 이상의 오픈부를 갖는 가드링; 및 상기 오픈부를 통해 상기 복수의 테스트 블럭 사이를 전기적으로 연결하는 신호 전송 라인을 포함할 수 있다.
또한, 복수의 다이 영역을 갖는 웨이퍼; 상기 복수의 다이 영역 각각에 형성된 테스트 블럭; 상기 복수의 다이 영역 각각을 둘러싸되, 적어도 하나 이상의 오픈부를 갖는 가드링; 및 상기 오픈부를 통해 상기 복수의 테스트 블럭 사이를 연결하는 신호 전송 라인을 포함하는 반도체 장치의 테스트 방법에 있어서, 외부 장치로부터 상기 복수의 테스트 블럭 중 어느 하나의 테스트 블럭으로 복수의 테스트 신호를 전달하는 단계; 상기 복수의 테스트 신호에 응답하여 내부 테스트 동작을 수행하는 단계; 및 상기 복수의 테스트 블럭을 연결하는 신호 전송 라인을 통해 인접한 테스트 블럭으로 상기 복수의 테스트 신호를 순차적으로 전달하는 단계; 및 상기 복수의 테스트 신호에 응답하여 순차적으로 상기 내부 테스트 동작을 수행하는 단계를 포함할 수 있다.
본 발명의 실시예들에 의한 반도체 장치에 의하면, 적어도 하나 이상의 오픈부를 갖는 가드링을 통해 인접한 반도체 칩 간을 전기적으로 연결하는 것이 가능하다.
또한, 오픈부를 갖는 가드링을 통해 하나의 프로브 셋을 통해 복수 개의 반도체 칩의 프로브 테스트를 할 수 있으므로 테스트 시간 및 비용이 절감될 수 있는 효과가 있다.
도 1은 본 발명의 비교예에 따른 반도체 장치의 구성도이다.
도 2는 본 발명의 실시예에 따른 반도체 장치의 구성도이다.
도 3은 도 2에 도시된 복수의 다이영역 중 한 개의 다이 영역을 도시한 구성도이다.
도 4는 도 3에 도시된 테스트 블럭을 도시한 구성도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 비교예에 따른 반도체 장치의 구성도이다.
도 1을 참조하면, 반도체 장치는 복수의 다이영역을 갖는 웨이퍼(110)를 포함할 수 있다. 상기 복수의 다이영역 각각은 가드링(101)으로 둘러싸여 있으며, 다이영역 각각의 내부에는 테스트 동작을 위한 테스트 블럭(102A, 102B, 102C)을 포함할 수 있다.
상기 복수의 테스트 블럭(102A, 102B, 102C)은 상기 가드링(101)으로 둘러싸여 있으므로 인접 칩의 테스트 블럭과 전기적으로 연결할 수 없다. 따라서 각각의 테스트 블럭(102A, 102B, 102C)는 상기 테스트 동작을 위해 복수의 프로브 셋(미도시)과 독립적으로 연결되어 테스트 신호를 전달받을 수 있다. 따라서 반도체 칩 당 한 개의 프로브 셋과 연결되어야 하므로 제작 비용이 많이 들 수 있다. 또한, 프로브 셋을 구비하는 프로브 카드의 크기는 한정되어 있으며 그로 인해 프로브 셋의 개수도 한정적일 수 있다. 즉, 프로브 카드는 복수의 반도체 칩의 개수보다 적은 개수의 프로브 셋을 구비할 수 있으며, 프로브 테스트를 위해 프로브 카드를 여러 번 사용해서 프로브 테스트를 수행해야 하므로 테스트 시간도 오래 걸릴 수 있다.
이와 같은 문제점을 해결하기 위해 상기 반도체 칩을 둘러싸고 있는 가드링에 적어도 한 개의 오픈부를 두어 인접한 칩과 전기적으로 연결하는 것이 가능하다. 이에 대해서는 도 2를 참조하여 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 반도체 장치의 구성도이다.
도 2를 참조하면, 반도체 장치는 복수의 다이영역을 갖는 웨이퍼(210)를 포함할 수 있다.
상기 복수의 다이영역 각각은 가드링(201)으로 둘러싸여 있으며, 다이영역 각각의 내부에는 테스트 동작을 위한 테스트 블럭(202A, 202B, 202C)을 포함할 수 있다.
상기 가드링(210)은 인접한 반도체 칩과 전기적으로 연결될 수 있도록 적어도 한 개 이상의 오픈부(203)를 포함할 수 있다. 상기 오픈부(203)를 통해 상기 복수의 테스트 블럭(202A, 202B, 202C) 각각은 신호 전송 라인(SL)을 통해 인접한 반도체 칩의 테스트 블럭과 연결될 수 있다. 따라서 상기 복수의 테스트 블럭(202A, 202B, 202C) 중 어느 한 개의 테스트 블럭만 프로브 셋(204)과 연결될 수 있으며, 상기 프로브 셋(204)으로부터 프로브 테스트를 위한 복수의 테스트 신호들(미도시)을 전달받을 수 있다.
예컨대, 상기 복수의 테스트 블럭(202A, 202B, 202C) 중 제1 테스트 블럭(202A)과 상기 프로브 셋(204)이 연결되는 경우, 상기 제1 테스트 블럭(202A)은 상기 프로브 셋(204)으로부터 프로브 테스트를 위한 상기 복수의 테스트 신호들을 전달받아 테스트를 수행할 수 있다. 상기 제1 테스트 블럭(202A)은 테스트가 끝남과 동시에, 상기 복수의 테스트 블럭(202A, 202B, 202C) 중 제2 테스트 블럭(202B)으로 상기 복수의 테스트 신호들을 전달할 수 있다. 상기 제2 테스트 블럭(202B)은 상기 복수의 테스트 신호들을 전달받아 테스트 동작을 수행하고 난 후, 인접한 반도체 칩의 제3 테스트 블럭(202C)으로 다시 상기 복수의 테스트 신호들을 전달할 수 있다. 이와 같은 동작을 반복적으로 수행하여 상기 복수의 반도체 칩의 테스트를 수행할 수 있다.
따라서 한 개의 프로브 셋으로 복수의 반도체 칩의 테스트 동작을 수행할 수 있는 것이다. 상기 한 개의 프로브 셋에 연결되는 반도체 칩의 개수가 늘어남으로써 테스트 비용 및 시간이 절감될 수 있다.
도 3은 도 2에 도시된 복수의 다이영역 중 한 개의 다이 영역을 도시한 구성도이다.
도 3을 참조하면, 상기 다이영역(205)은 테스트 블럭(310) 및 내부 회로(320)를 포함할 수 있다.
상기 테스트 블럭(310)은 외부 장치 또는 인접한 반도체 칩의 테스트 블럭과 연결된 복수개의 핀으로부터 제1 쉬프트 신호(SHIFT<0>), 클럭 신호(CLK), 테스트 데이터(DQ), 데이터 스트로브 신호(DQS) 및 커맨드 신호(CMD)를 각각 전달받을 수 있다. 상기 외부 장치는 프로브 테스트를 위한 프로브 셋일 수 있다.
상기 테스트 블럭(310)은 상기 제1 쉬프트 신호(SHIFT<0>)에 따라서 상기 클럭 신호(CLK), 테스트 데이터(DQ), 데이터 스트로브 신호(DQS) 및 커맨드 신호(CMD)를 상기 내부 회로(320)로 제1 클럭신호(CLKIN), 제1 테스트 데이터(DQIN), 제1 데이터 스트로브 신호(DQSIN) 및 제1 커맨드(CMDIN)로 전달하거나, 상기 인접한 반도체 칩의 테스트 블럭으로 제2 쉬프트 신호(SHIFT<1>), 제2 클럭신호(CLKOUT), 제 2 테스트 데이터(DQOUT), 제2 데이터 스트로브 신호(DQSOUT) 및 제2 커맨드(CMDOUT)로 전달할 수 있다.
상기 테스트 블럭(310)은 내부적으로 쉬프트 레지스터(미도시)를 구비하고 있으며, 상기 쉬프트 레지스터는 상기 클럭 신호(CLK)에 따라서 쉬프트 신호를 일정 구간만큼 쉬프팅시켜 상기 인접한 테스트 블럭으로 전달할 수 있다.
상기 테스트 블럭(310)의 동작을 설명하면, 상기 제1 쉬프트 신호(SHIFT<0>)가 활성화됨에 따라서 상기 클럭 신호(CLK), 테스트 데이터(DQ), 데이터 스트로브 신호(DQS) 및 커맨드 신호(CMD)를 상기 외부 장치로부터 전달받아 상기 내부 회로(320)로 상기 제1 클럭 신호(CLKIN), 제1 테스트 데이터(DQIN), 제1 데이터 스트로브 신호(DQSIN) 및 제1 커맨드 신호(CMD)로 전달할 수 있다.
상기 내부 회로(320)는 상기 제1 커맨드 신호(CMD)에 따라서 내부적으로 라이트 및 리드 동작을 수행할 수 있다. 상기 제1 커맨드 신호(CMD)가 라이트 커맨드일 경우, 내부 회로의 메모리 셀에 상기 테스트 데이터(DQ)를 라이트하고, 상기 제1 커맨드 신호(CMD)가 리드 커맨드일 경우, 상기 메모리 셀에 쓰여진 테스트 데이터(DQ)를 리드하여 상기 테스트 블럭(310)으로 전달하여 다시 외부 장치, 즉 프로브 셋으로 출력하여 상기 테스트 데이터(DQ)가 정상적인 데이터인지 아닌지를 판단하는 테스트 동작을 수행하는 것이 가능하다.
상기 해당 반도체 칩, 예컨대 제1 반도체 칩의 테스트 동작이 끝나면, 상기 테스트 블럭(310) 내부에 구비된 쉬프트 레지스터(미도시)는 상기 제1 쉬프트 신호(SHIFT<0>)를 일정 구간 쉬프팅 한 제2 쉬프팅 신호(SHIFT<1>)를 인접한 반도체 칩으로 전달할 수 있다. 상기 인접한 반도체 칩, 예컨대 제2 반도체 칩은 상기 제2 쉬프팅 신호(SHIFT<1>)가 활성화됨에 따라서 상기 제1 반도체 칩의 테스트 블럭(310)으로부터 제2 클럭 신호(CLKOUT), 제2 테스트 데이터(DQOUT), 제2 데이터 스트로브 신호(DQSOUT) 및 제2 커맨드 신호(CMDOUT)를 전달받아 상기 제1 반도체 칩과 동일하게 테스트 동작을 수행할 수 있다.
이와 같이 복수의 반도체 칩들은 한 개의 프로브 셋과 전기적으로 연결되어 순차적으로 테스트하는 것이 가능하다.
도 4는 도 3에 도시된 테스트 블럭을 도시한 구성도이다.
도 3 및 4를 참조하면, 상기 테스트 블럭(310)은 복수의 먹스부(410, 420, 430)를 포함할 수 있다.
상기 복수의 먹스부(410, 420, 430) 각각은 제1 쉬프트 신호(SHIFT<0>)의 제어를 받아 외부 장치, 즉 프로브 셋으로부터 전달받은 클럭 신호(CLK), 테스트 데이터(DQ), 데이터 스트로브 신호(DQS) 및 커맨드 신호(CMD)를 제1 또는 제2 클럭 신호(CLKIN, CLKOUT), 1 또는 제2 테스트 데이터(DQIN, DQOUT), 제1 또는 제2 데이터 스트로브 신호(DQSIN, DQSOUT) 및 제1 또는 제2 커맨드 신호(CMDIN, CMDOUT)으로 출력하는 것이 가능하다.
즉, 상기 제1 쉬프트 신호(SHIFT<0>)가 활성화되면 상기 제1 클럭 신호(CLKIN), 제1 테스트 데이터(DQIN), 제1 데이터 스트로브 신호(DQSIN) 및 제1 커맨드(CMDIN)를 도 3에 도시된 내부 회로(320)로 전달할 수 있다. 따라서 상기 내부 회로(320)는 상기 제1 커맨드(CMDIN)에 따른 라이트 및 리드 동작을 수행하여 상기 제1 테스트 데이터(DQIN)가 정상인지 아닌지를 테스트할 수 있다.
한편, 상기 제1 쉬프트 신호(SHIFT<0>)는 상기 테스트 블럭(320) 내부에 구비된 쉬프트 레지스터(미도시)에 의해 일정 구간 쉬프팅 된 제2 쉬프트 신호(SHIFT<1>)가 인접한 반도체 칩의 테스트 블럭으로 전달될 수 있다. 인접한 반도체 칩의 테스트 블럭 또한 제1 반도체 칩의 테스트 블럭(320)과 동일한 구성 및 동일한 동작을 수행하는 것이 가능하다.
정리하면, 본 발명의 실시예에 따른 반도체 장치는 복수의 반도체 칩 각각을 둘러싸고 있는 가드링에 적어도 한 개 이상의 오픈부를 두어 인접한 반도체 칩과 전기적으로 연결하여 복수의 반도체 칩에 한 개의 프로브 셋을 연결하여 테스트하는 것이 가능하다. 따라서 프로브 카드를 찍어 테스트하는 횟수를 줄일 수 있으므로 테스트 비용 및 시간을 감소시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
210 : 웨이퍼
201 : 가드링
202A, 202B, 202C : 테스트 블럭
203 : 오픈부
204 : 프로브 셋
205 : 다이영역

Claims (7)

  1. 복수의 다이 영역을 갖는 웨이퍼;
    상기 복수의 다이 영역 각각에 형성되며 서로 전기적으로 직렬 연결되는 복수의 테스트 블럭;
    상기 복수의 다이 영역 각각을 둘러싸되, 적어도 하나 이상의 오픈부를 갖는 가드링; 및
    상기 오픈부를 통해 상기 복수의 테스트 블럭 사이를 전기적으로 연결하는 신호 전송 라인
    을 포함하는 반도체 장치.
  2. 제1항에 있어서,
    상기 복수의 다이 영역 각각에 형성된 테스트 블럭 중 적어도 한 개의 테스트 블럭과 전기적으로 연결되어 복수의 테스트 신호를 전달하는 프로브 셋
    을 더 포함하는 반도체 장치.
  3. 제2항에 있어서,
    상기 복수의 다이 영역 각각은,
    상기 테스트 블럭으로부터 복수의 테스트 신호를 수신하는 내부 회로를 더 포함하는 반도체 장치.
  4. 제3항에 있어서,
    상기 복수의 테스트 블럭은,
    상기 프로브 셋으로부터 입력받은 복수의 테스트 신호 각각을 제어신호에 응답하여 상기 내부 회로 또는 인접한 테스트 블럭으로 전달하는 복수의 먹스부
    를 포함하는 반도체 장치.
  5. 복수의 다이 영역을 갖는 웨이퍼;
    상기 복수의 다이 영역 각각에 형성된 테스트 블럭;
    상기 복수의 다이 영역 각각을 둘러싸되, 적어도 하나 이상의 오픈부를 갖는 가드링; 및
    상기 오픈부를 통해 상기 복수의 테스트 블럭 사이를 연결하는 신호 전송 라인
    을 포함하는 반도체 장치의 테스트 방법에 있어서,
    외부 장치로부터 상기 복수의 테스트 블럭 중 어느 하나의 테스트 블럭으로 복수의 테스트 신호를 전달하는 단계;
    상기 복수의 테스트 신호에 응답하여 내부 테스트 동작을 수행하는 단계; 및
    상기 복수의 테스트 블럭을 연결하는 신호 전송 라인을 통해 인접한 테스트 블럭으로 상기 복수의 테스트 신호를 순차적으로 전달하는 단계; 및
    상기 복수의 테스트 신호에 응답하여 순차적으로 상기 내부 테스트 동작을 수행하는 단계
    를 포함하는 반도체 장치의 테스트 방법.
  6. 제5항에 있어서,
    상기 복수의 테스트 신호는,
    클럭 신호, 테스트 데이터 및 커맨드 신호를 포함하는 반도체 장치의 테스트 방법.
  7. 제6항에 있어서,
    상기 복수의 테스트 신호를 전달받아 내부 테스트 동작을 수행하는 단계는,
    상기 커맨드 신호 중 라이트 커맨드에 응답하여 상기 테스트 데이터를 상기 클럭 신호에 동기하여 내부 메모리 셀에 라이트하는 단계; 및
    상기 커맨드 신호 중 리드 커맨드에 응답하여 상기 내부 메모리 셀에 라이트 된 상기 테스트 데이터를 상기 클럭 신호에 동기하여 외부 장치로 리드하는 단계
    를 포함하는 테스트 방법.

KR1020140182711A 2014-12-17 2014-12-17 반도체 장치 및 그를 포함하는 테스트 방법 KR20160073865A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140182711A KR20160073865A (ko) 2014-12-17 2014-12-17 반도체 장치 및 그를 포함하는 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140182711A KR20160073865A (ko) 2014-12-17 2014-12-17 반도체 장치 및 그를 포함하는 테스트 방법

Publications (1)

Publication Number Publication Date
KR20160073865A true KR20160073865A (ko) 2016-06-27

Family

ID=56344485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140182711A KR20160073865A (ko) 2014-12-17 2014-12-17 반도체 장치 및 그를 포함하는 테스트 방법

Country Status (1)

Country Link
KR (1) KR20160073865A (ko)

Similar Documents

Publication Publication Date Title
US20130275824A1 (en) Scan-based capture and shift of interface functional signal values in conjunction with built-in self-test
US8108741B2 (en) Semiconductor memory device having mount test circuits and mount test method thereof
US20110060952A1 (en) Semiconductor integrated circuit
US7305602B2 (en) Merged MISR and output register without performance impact for circuits under test
JP7204697B2 (ja) 半導体集積回路
US8171358B2 (en) Semiconductor device and method for driving the same
JP6832787B2 (ja) 半導体装置および半導体装置のテスト方法
US7940588B2 (en) Chip testing circuit
JP5167975B2 (ja) 半導体装置
US7869290B2 (en) NAND-type flash memory and semiconductor memory device
KR20160073865A (ko) 반도체 장치 및 그를 포함하는 테스트 방법
US8614589B2 (en) Method of fabricating semiconductor device
JP5612249B2 (ja) 半導体記憶装置
US20090268626A1 (en) Semiconductor integrated circuit with test mode
US7539598B2 (en) Semiconductor test apparatus and method thereof and multiplexer and method thereof
US9502136B1 (en) Semiconductor memory and memory system using the same
JP2006139908A (ja) 多様なパターンデータが書き込み可能な半導体メモリ素子およびその電気的検査方法
US9378845B2 (en) System for simultaneously determining memory test result
US20080170451A1 (en) Method and circuit for setting test mode of semiconductor memory device
US11143702B2 (en) Test access port circuit capable of increasing transmission throughput
US8310881B2 (en) Semiconductor device testing memory cells and test method
KR20110073966A (ko) 반도체 메모리 장치
KR20090126607A (ko) 반도체 메모리장치
KR102011139B1 (ko) 시스템 온 칩의 초기화 장치
KR101100714B1 (ko) 번인보드용 인터페이스 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination