JP2011170943A - 記憶制御装置、記憶装置、記憶装置システム - Google Patents

記憶制御装置、記憶装置、記憶装置システム Download PDF

Info

Publication number
JP2011170943A
JP2011170943A JP2010036311A JP2010036311A JP2011170943A JP 2011170943 A JP2011170943 A JP 2011170943A JP 2010036311 A JP2010036311 A JP 2010036311A JP 2010036311 A JP2010036311 A JP 2010036311A JP 2011170943 A JP2011170943 A JP 2011170943A
Authority
JP
Japan
Prior art keywords
temperature information
control device
refresh
dtemp
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010036311A
Other languages
English (en)
Inventor
Masamitsu Kuroda
真実 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010036311A priority Critical patent/JP2011170943A/ja
Priority to US12/929,272 priority patent/US8724415B2/en
Priority to KR1020110011387A priority patent/KR101791861B1/ko
Priority to CN201110038109.0A priority patent/CN102163452B/zh
Publication of JP2011170943A publication Critical patent/JP2011170943A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

【課題】ロジックがメモリのリフレッシュ動作を制御する積層型メモリシステムの構成において、個々のメモリの温度情報に基づいてメモリごとのリフレッシュ動作の頻度を個別に変更可能とする。かつ、複数のメモリとロジックとの間での温度情報入出力のための配線を簡易化する。
【解決手段】メモリ２００において、入力選択温度情報Ｄｔｅｍｐ−３と温度センサー２２０の自己温度情報Ｄｔｅｍｐ−０とを比較して高い方を出力選択温度情報Ｄｔｅｍｐ−１として出力させる。出力選択温度情報Ｄｔｅｍｐ−１と入力選択温度情報Ｄｔｅｍｐ−３のためのマイクロバンプ５００ａ、５００ｂは、それぞれメモリチップの上側面と下側面とで同じ平面位置に配置する。メモリ２００ごとに統合温度用ＴＳＶ４００ｂを同じ位置に形成することで統合温度情報Ｄｔｅｍｐ−２対応の信号路を共有させる。
【選択図】図１１

Description

本発明は、記憶制御装置、記憶装置および記憶装置システムに関し、特にダイナミック型メモリの温度状態に応じてリフレッシュ動作を制御する記憶制御装置、記憶制御装置および記憶装置システムに関する。
ダイナミック型メモリは、キャパシタに保持された電荷の有無によって情報記憶を行うが、その電荷がリーク電流により失われてしまう前にその内容を読み出して再書込みを行うというリフレッシュ動作を必要とする。また、このダイナミック型メモリにおけるリーク電流は、低温時には減少し、高温時には増加するという温度依存性を有することが知られている。
このため、例えば高温時のリーク電流量に対応させてリフレッシュ動作の頻度を設定したとすると、そのままでは低温時における頻度が高すぎることになり、例えばその分の消費電力量が無駄になってしまう。そこで、メモリにおける温度を検出して得た温度情報に基づいて、リフレッシュ動作の実行頻度を変更するという技術が提案されている（例えば特許文献１、２参照。）。
特開２００５−１５８２２２号公報（図１） 特開２００５−２５３５６２号公報（図２）
上述の従来技術では、メモリの温度に応じてリフレッシュ動作の頻度を変更するために温度検出により得た温度情報を出力する必要がある。この場合においては、例えば複数のメモリチップの各々からロジックなどの統合制御部に対して温度情報を出力し、このロジックが受け取った温度情報に基づいてメモリチップごとに個別にリフレッシュ動作の頻度を変更するという構成を採り得る。しかし、この構成では、各メモリチップからの温度情報をロジックに個別に入力させるようにして配線を増加させなければならない。
本発明はこのような状況に鑑みてなされたものであり、複数のメモリを対象にして温度状態に適応したリフレッシュ動作の制御を行うのに際して、各メモリからの温度情報を出力するための配線構造を簡易化することをその目的とする。
本発明は、上記課題を解決するためになされたものであり、その第１の側面は、温度状態を検出して自己温度情報を生成する温度センサーと、前段の記憶制御装置から入力された選択温度情報が示す温度状態と上記自己温度情報が示す温度状態とに基づいて上記入力された選択温度情報と上記自己温度情報の何れかを選択して、当該選択した外部出力温度情報または上記自己温度情報を選択温度情報として次段の記憶制御装置に出力する温度情報選択部と、最終段の記憶制御装置において得られる選択温度情報である統合温度情報が示す温度状態に対応してその送信頻度が設定されるリフレッシュコマンドを受信するリフレッシュコマンド受信部と、上記リフレッシュコマンドの受信に応じて、上記最終段の記憶制御装置から入力された上記統合温度情報と上記自己温度情報とに基づいてメモリアレイにリフレッシュ動作を実行させるためのリフレッシュトリガの発行頻度を設定するトリガ発行頻度設定部とを具備する記憶制御装置である。これにより、記憶制御装置から温度情報を出力するのにあたり、次段の記憶制御装置に選択温度情報を出力させるための信号路を形成するという作用をもたらす。
また、この第１の側面において、上記トリガ発行頻度設定部は、上記リフレッシュトリガの発行頻度として、上記リフレッシュコマンドの所定の単位受信回数に対する上記リフレッシュトリガの発行回数を設定するようにしてもよい。これにより、リフレッシュコマンドの送信頻度の変更に対して、個々の記憶制御装置に適合するリフレッシュトリガの発行頻度を設定するという作用をもたらす。
また、この第１の側面において、上記トリガ発行頻度設定部は、上記リフレッシュコマンドの受信に応じた頻度で発行させた暫定リフレッシュトリガに対して上記発行回数に対応する発行頻度に変更する処理を行って上記リフレッシュトリガとして出力するようにしてもよい。これにより、リフレッシュコマンドに同期してリフレッシュトリガを発行する構成において個々の記憶制御装置に適合するリフレッシュトリガの発行頻度を設定するという作用をもたらす。
また、この第１の側面において、当該記憶制御装置が最終段の記憶制御装置ではない場合には最終段の記憶制御装置から出力された上記統合温度情報を上記発行頻度設定部に入力させるための信号経路を形成し、当該記憶制御装置が最終段の記憶制御装置である場合には上記温度情報選択部から出力された上記選択温度情報を上記統合温度情報として上記発行頻度設定部に入力させるための信号経路と上記統合温度情報として外部の他の記憶制御装置に出力させるための信号経路とを形成する信号切替部をさらに備えることとしてもよい。これにより、信号切替部が、最終段以外の記憶制御装置に対応する統合温度情報の信号経路と，最終段の記憶制御装置に対応する統合温度情報の信号経路の何れかを設定させるという作用をもたらす。
また、この第１の側面において、上記温度情報選択部は、当該記憶制御装置が初段の記憶制御装置である場合には上記入力した選択温度情報が示す温度状態に係わらず上記自己温度情報を選択して上記選択温度情報として出力してもよい。これにより、記憶制御装置を初段の記憶制御装置として機能させるという作用をもたらす。
また、この第１の側面において、上記選択温度情報を次段の記憶制御装置に出力するための電極は、当該記憶制御装置の下面において、当該記憶制御装置が他の記憶制御装置と積層された状態のもとで下段に隣接して位置する上記次段の記憶制御装置の上面において設けられる上記選択温度情報を入力するための電極と同じとなる位置に設けられるようにしてもよい。これにより、記憶制御装置を積層した場合に、次段に相当する下段の記憶制御装置との電極同士の接合によって選択温度情報を出力させるという作用をもたらす。
また、この第１の側面において、上記選択温度情報を前段の記憶制御装置から入力するための電極は、当該記憶制御装置の上面において、当該記憶制御装置が他の記憶制御装置と積層された状態のもとで上段に隣接して位置する上記前段の記憶制御装置の下面において設けられる上記選択温度情報を出力するための電極と同じとなる位置に設けられるようにしてもよい。これにより、記憶制御装置を積層した場合に、前段に相当する上段の記憶制御装置との電極同士の接合によって選択温度情報を入力させるという作用をもたらす。
また、この第１の側面において、上記統合温度情報が入力または出力されるための電極は、貫通電極を有して成るとともに、当該記憶制御装置が他の記憶制御装置と積層された状態のもとで上記他の記憶制御装置において上記統合温度情報の信号経路の一部として設けられる貫通電極と同じとなる位置に設けられるようにしてもよい。これにより、記憶制御装置を積層した場合に上下の記憶制御装置の間での電極同士の接合によって統合温度情報の信号路を共有させるという作用をもたらす。
また、本発明の第２の側面は、メモリアレイと、温度状態を検出して自己温度情報を生成する温度センサーと、前段の記憶装置から入力した選択温度情報が示す温度状態と上記自己温度情報が示す温度状態とに基づいて、この入力した選択温度情報と上記自己温度情報の何れかを選択して、当該選択した外部出力温度情報または上記自己温度情報を選択温度情報として次段の記憶装置に出力する温度情報選択部と、最終段の記憶制御装置において得られる選択温度情報である統合温度情報が示す温度状態に対応してその送信頻度が設定されるリフレッシュコマンドを受信するリフレッシュコマンド受信部と、上記リフレッシュコマンドの受信に応じて、上記最終段の記憶制御装置から入力された上記統合温度情報と上記自己温度情報とに基づいて上記メモリアレイにリフレッシュ動作を実行させるためのリフレッシュトリガの発行頻度を設定するトリガ発行頻度設定部とを具備する記憶装置である。これにより、記憶装置から温度情報を出力するのにあたり、次段の記憶装置に選択温度情報を出力させるための信号路を形成するという作用をもたらす。
また、本発明の第３の側面は、積層される複数の記憶装置を具備し、上記記憶装置の各々は、メモリアレイと、温度状態を検出して自己温度情報を生成する温度センサーと、
当該記憶装置の前段に隣接して位置する前段記憶装置がない場合には上記自己温度情報を出力し、上記前段記憶装置がある場合にはこの前段記憶装置から入力した選択温度情報が示す温度状態と上記自己温度情報が示す温度状態とに基づいて、この入力した選択温度情報と上記自己温度情報の何れかを選択して、当該選択した外部出力温度情報または上記自己温度情報を選択温度情報として、当該記憶装置の下段に隣接して位置する下段記憶装置またはリフレッシュ動作制御装置に出力する温度情報選択部と、最下段の記憶制御装置において得られる選択温度情報である統合温度情報が示す温度状態に対応してその送信頻度が設定されるリフレッシュコマンドを受信するリフレッシュコマンド受信部と、上記リフレッシュコマンドの受信に応じて、上記最終段の記憶制御装置から入力された上記統合温度情報と上記自己温度情報とに基づいて上記メモリアレイにリフレッシュ動作を実行させるためのリフレッシュトリガの発行頻度を設定するトリガ発行頻度設定部と、上記選択温度情報を上記下段記憶装置に出力するために当該記憶装置の下面に設けられる電極であり、上記下段記憶装置の上面において設けられる上記選択温度情報を入力するための電極と同じとなる位置に設けられる選択温度情報出力用電極と、上記選択温度情報を前段の記憶装置から入力するために当該記憶装置の上面に設けられる電極であり、上記上段記憶装置の下面において設けられる上記選択温度情報を出力するための電極と同じとなる位置に設けられる選択温度情報入力用電極と、上記統合温度情報が入力または出力されるための貫通電極を有して成る電極であり、他の記憶装置において上記統合温度情報の信号経路の一部として設けられる貫通電極と同じとなる位置に設けられる統合温度情報用電極とを具備する記憶装置システムである。これにより、上段と下段の記憶装置間で選択温度情報を入出力させるための信号路と統合温度情報の信号路とを互いのチップ面の電極を接合することにより形成させるという作用を有する。また、統合温度情報の信号路を記憶装置の間で共通化させるという作用を有する。
また、本発明の第４の側面は、積層される複数のチップ状の記憶装置とリフレッシュ動作制御装置を具備し、上記記憶装置の各々は、メモリアレイと、温度状態を検出して自己温度情報を生成する温度センサーと、当該記憶装置の前段に隣接して位置する前段記憶装置がない場合には上記自己温度情報を出力し、上記前段記憶装置がある場合にはこの前段記憶装置から入力した選択温度情報が示す温度状態と上記自己温度情報が示す温度状態とに基づいて、この入力した選択温度情報と上記自己温度情報の何れかを選択して、当該選択した外部出力温度情報または上記自己温度情報を選択温度情報として、当該記憶装置の下段に隣接して位置する下段記憶装置または上記リフレッシュ動作制御装置に出力する温度情報選択部と、リフレッシュコマンドを受信するリフレッシュコマンド受信部と、最下段の記憶制御装置において得られる選択温度情報である統合温度情報を入力し、上記リフレッシュコマンドの受信に応じて、上記入力された統合温度情報と上記自己温度情報とに基づいて上記メモリアレイにリフレッシュ動作を実行させるためのリフレッシュトリガの発行頻度を設定するトリガ発行頻度設定部と、上記選択温度情報を上記下段記憶装置に出力するために当該記憶装置の下面に設けられる電極であり、上記下段記憶装置の上面において設けられる上記選択温度情報を入力するための電極と同じとなる位置に設けられる選択温度情報出力用電極と、上記選択温度情報を前段の記憶装置から入力するために当該記憶装置の上面に設けられる電極であり、上記上段記憶装置の下面において設けられる上記選択温度情報を出力するための電極と同じとなる位置に設けられる選択温度情報入力用電極と、上記統合温度情報が入力または出力されるための貫通電極を有して成る電極であり、他の記憶装置において上記統合温度情報の信号経路の一部として設けられる貫通電極と同じとなる位置に設けられる統合温度情報用電極とを備え、上記リフレッシュ動作制御装置は、上記最下段の記憶制御装置から入力した上記統合温度情報に基づいて設定した送信頻度に従って上記リフレッシュコマンドを上記記憶装置の各々に対してブロードキャストにより送信するコマンド送信部と、上記統合温度情報が入力されるために当該リフレッシュ動作制御装置の上面に設けられる電極であり、当該リフレッシュ動作制御装置の上段に隣接して位置する最下段の記憶装置の上記選択温度情報出力用電極と同じとなる位置に設けられる統合温度情報入力用電極とを備える記憶装置システムである。これにより、上段と下段の記憶装置間または記憶装置とロジック間で選択温度情報を入出力させるための信号路と統合温度情報の信号路とを形成させるという作用を有する。また、統合温度情報の信号路を記憶装置とロジックとの間で共通化させるという作用を有する。
本発明によれば、複数のメモリを対象にして温度状態に適応したリフレッシュ動作の制御を行うのに際して、各メモリからの温度情報を出力するための配線構造が簡易化されるという効果を奏し得る。
本発明の第１の実施の形態におけるメモリシステム１００の全体構成例を示すブロック図である。 本発明の第１の実施の形態におけるメモリ２００の構成例を示すブロック図である。 本発明の第１の実施の形態におけるリフレッシュ制御回路６００の機能構成例を示すブロック図である。 本発明の第１の実施の形態におけるリフレッシュ制御回路６００の具体構成例を示す論理回路図である。 トリガ発行頻度設定部６３０の動作を示すタイミングチャートである。 本発明の第１の実施の形態において、温度状態を低温と高温との２値とした場合の温度情報の値とリフレッシュレートとの対応関係設定例を示す真理値表である。 図４に示す温度情報選択部６１０とトリガ発行頻度設定部６３０のそれぞれに対応する真理値表である。 本発明の第１の実施の形態において、温度状態を３以上のｋ値とした場合に温度情報選択部６１０に対応する真理値表である。 本発明の第１の実施の形態において、温度状態を３以上のｋ値とした場合にトリガ発行頻度設定部６３０に対応する真理値表である。 本発明の第２の実施の形態における積層型としてのメモリシステム１００の全体的構造例を示す図である。 本発明の第２の実施の形態におけるメモリシステム１００の物理的配線構造例を示す図である。
以下、本発明を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（温度に適応したリフレッシュ動作のために、メモリシステムの各メモリが選択温度情報の入出力機能と統合温度情報の入出力機能を有する構成）
２．第２の実施の形態（メモリシステムの各メモリが選択温度情報の入出力機能と統合温度情報の入出力機能を有する構成を積層型に適用した例）
＜１．第１の実施の形態＞
［メモリシステムにおけるメモリ間の温度情報入出力構成］
図１は、本発明の実施の形態におけるメモリを複数有して形成されるメモリシステム１００における温度情報の入出力の態様例を示している。
メモリシステム１００は、第１メモリ２００−１から第ｎメモリ２００−ｎまでのｎ個のメモリと、ロジック３００から成る。本発明の実施の形態の場合、第１メモリ２００−１から第ｎメモリ２００−ｎのそれぞれは、例えば物理的には単体の１つのメモリチップとして形成される。また、ロジック３００も単体の１つのチップとして形成される。そして、これらのチップは、例えば基板上などにおいてそれぞれ所定の位置に配置される。なお、以降の説明において、第１メモリ２００−１から第ｎメモリ２００−ｎまでのメモリのうちの全てまたはその一部複数について特に区別せずに総括して扱う場合においては、メモリ２００と記載する場合がある。
メモリ２００は、例えば後述するようにしてダイナミック型のメモリアレイを備えてデータを保持するものである。なお、第１メモリ２００−１から第ｎメモリ２００−ｎの各々の容量は必ずしも同じでなくともよいが、同一のインターフェースを有するようにして構成されているものとする。
本発明の実施の形態におけるロジック３００は、各種所要の制御、処理を実行するものである。このような制御のうち、メモリシステム１００におけるメモリ２００に対する制御は、ロジック３００におけるメモリコントローラ３１０が実行する。メモリコントローラ３１０は、実行すべき制御、処理に応じて各種所要のコマンドＣＭＤを出力する。なお、ロジック３００は、特許請求の範囲に記載のリフレッシュ動作制御装置の一例である。また、メモリコントローラ３１０は、特許請求の範囲に記載のコマンド送信部の一例である。
本発明の実施の形態のメモリ２００はダイナミック型とされているので、定期的なリフレッシュを行うことが必要である。本発明の実施の形態のロジック３００は、メモリ２００に対する制御として、このリフレッシュ動作を実行させる。このために、ロジック３００におけるメモリコントローラ３１０は、コマンドＣＭＤの１つとしてリフレッシュ動作の実行を命令するリフレッシュコマンドを送信出力する。メモリ２００は、リフレッシュコマンドの受信に応答してその内部にてリフレッシュ動作を実行する。
そのうえで、本発明の実施の形態のロジック３００（メモリコントローラ３１０）は、メモリ２００の温度に応じてリフレッシュコマンドの送信頻度を変更する。すなわち、メモリ２００におけるリフレッシュ動作の実行頻度を変更する制御が可能とされている。このためにメモリコントローラ３１０は、各メモリ２００にて検出された自己温度情報Ｄｔｅｍｐ−０が示す温度状態を統合したものとして扱われる統合温度情報Ｄｔｅｍｐ−２を入力する。そして、この統合温度情報Ｄｔｅｍｐ−２が示す温度情報に従って、リフレッシュコマンドの送信頻度を変更する。
また、メモリ２００の各々は、温度センサー２２０を備える。この温度センサー２２０は対応するメモリの温度状態を検知し、その検知した温度状態を示す温度情報を生成する。温度センサー２２０により得られた温度情報については、自己温度情報Ｄｔｅｍｐ−０とする。
メモリ２００の各々は、コマンドＣＭＤに対応する信号路を接続可能とされている。また、メモリ２００の各々は、出力選択温度情報Ｄｔｅｍｐ−１に対応する信号路、統合温度情報Ｄｔｅｍｐ−２に対応する信号路、および、入力選択温度情報Ｄｔｅｍｐ３に対応する信号路をそれぞれ接続可能とされている。これに応じて１つのメモリ２００は、物理的に、コマンドＣＭＤ、出力選択温度情報Ｄｔｅｍｐ−１、統合温度情報Ｄｔｅｍｐ−２および入力選択温度情報Ｄｔｅｍｐ３のそれぞれに個別に対応する４つの端子を備えることになる。なお、上記各信号路の物理的な態様としては、線状である必要はない。例えば上記電極同士の接点として形成される態様も含む。いずれにせよ、対応する信号がメモリ２００およびロジック間で伝達されるための経路をここでは信号路と称している。
このメモリシステム１００において、コマンドＣＭＤに対応する信号路は次のようにして配線される。すなわち、メモリ２００の各々とロジック３００との間で共通の信号路により接続される。これにより、ロジック３００内のメモリコントローラ３１０から出力されるコマンドＣＭＤは、メモリ２００のそれぞれに対して同時に入力される。従って、ロジック３００から出力されるリフレッシュコマンドも、メモリ２００のそれぞれに対して同時に入力される。
次に温度情報の配線について説明する。この説明にあたり、メモリ２００は、入力選択温度情報Ｄｔｅｍｐ−３と出力選択温度情報Ｄｔｅｍｐ−１の各温度情報の配線の仕方としてみた場合には直列に多段接続されているものとしてみることができる。ここでは、第１メモリ２００−１を初段とし、以降、第２メモリ２００−２、第３メモリ２００−３・・・の順で、２段目、３段目・・・とし、第ｎメモリを最終段（ｎ段目）として扱う。
先ず、初段の第１メモリ２００−１においては、入力選択温度情報Ｄｔｅｍｐ３を入力しないために、これに対応する端子に信号路は接続されない。初段の第１メモリ２００−１の出力選択温度情報Ｄｔｅｍｐ−１に対応する端子と、その次段となる２段目の第２メモリ２００−２の入力選択温度情報Ｄｔｅｍｐ−３に対応する端子とが信号路経由で接続される。次に、２段目の第２メモリ２００−２の出力選択温度情報Ｄｔｅｍｐ−１に対応する端子と、その次段となる３段目の第３メモリ２００−３の入力選択温度情報Ｄｔｅｍｐ−３に対応する端子とが信号路経由で接続される。以降、最終段の第ｎメモリ２００−ｎに至るまで同様の接続態様となる。すなわち、ｉ段目の第ｉメモリ２００−２の出力選択温度情報Ｄｔｅｍｐ−１に対応する端子と、その次段となるｉ＋１段目の第（ｉ＋１）メモリ２００−（ｉ＋１）の入力選択温度情報Ｄｔｅｍｐ−３に対応する端子とが信号路経由で接続される。
このようにして、出力選択温度情報Ｄｔｅｍｐ−１と入力選択温度情報Ｄｔｅｍｐ３の信号路の配線については、メモリ２００およびロジック間で直列となるようにして多段接続されているとみてよい構成となっている。
次に、統合温度情報Ｄｔｅｍｐ−２については、メモリ２００の各々における統合温度情報Ｄｔｅｍｐ−２に対応の端子が共通の信号路経由で接続されるようになっている。これにより、後述するようにして最終段の第ｎメモリ２００−ｎから出力される統合温度情報Ｄｔｅｍｐ−２は、これより前段のメモリ２００のそれぞれに対して同時に入力される。また、ロジック３００のメモリコントローラ３１０の統合温度情報Ｄｔｅｍｐ−２に対応の端子については、最終段の第ｎメモリ２００−ｎの出力選択温度情報Ｄｔｅｍｐ−１に対応の端子と接続される。
［統合温度情報の生成例］
次に、同じ図１を参照して、統合温度情報Ｄｔｅｍｐ−２の生成例について説明する。結果的に、統合温度情報Ｄｔｅｍｐ−２は、第１メモリ２００−１から第ｎメモリ２００−ｎにて得られている自己温度情報Ｄｔｅｍｐ−０のうちで最も高い温度状態を示すことになる。
先ず、初段の第１メモリ２００−１においては、出力選択温度情報Ｄｔｅｍｐ−１として、必ず、自己が有する温度センサー２２０から出力される自己温度情報Ｄｔｅｍｐ−０を出力する。すなわち、初段の第１メモリ２００−１の出力選択温度情報Ｄｔｅｍｐ−１は、常に自己温度情報Ｄｔｅｍｐ−０と同じ温度状態を示すものとなる。
２段目の第２メモリ２００−２においては、前段の第１メモリ２００−１からの出力選択温度情報Ｄｔｅｍｐ−１を入力選択温度情報Ｄｔｅｍｐ−３として入力する。次に、第２メモリ２００−２は、自己の温度センサー２２０から出力される自己温度情報Ｄｔｅｍｐ−０と、入力選択温度情報Ｄｔｅｍｐ−３とを比較して、両者のうちからより高い温度状態を示す温度情報を選択する。そして、選択した温度情報を、出力選択温度情報Ｄｔｅｍｐ−１として出力する。この出力選択温度情報Ｄｔｅｍｐ−１は信号路を介して次段のメモリ２００−３が入力選択温度情報Ｄｔｅｍｐ−３として入力する。
第３メモリ２００−３も、前段の第２メモリ２００−２と同様に、自己の温度センサー２２０から出力される自己温度情報Ｄｔｅｍｐ−０と、入力選択温度情報Ｄｔｅｍｐ−３とを比較して、両者のうちからより高い温度状態を示す温度情報を選択する。そして、選択した温度情報を出力選択温度情報Ｄｔｅｍｐ−１として出力し、これを次段のメモリが入力選択温度情報Ｄｔｅｍｐ−３として入力する。以降、同様にして、最終段の第ｎメモリ２００−ｎまで、自己温度情報Ｄｔｅｍｐ−０と入力選択温度情報Ｄｔｅｍｐ−３のうちで、より高い温度状態を示す温度情報を選択し、出力選択温度情報Ｄｔｅｍｐ−１として出力する。
このようにして出力選択温度情報Ｄｔｅｍｐ−１と入力選択温度情報Ｄｔｅｍｐ−３とがメモリ２００間で入出力されていく。これにより、最終段の第ｎメモリ２００−ｎにて選択された温度情報は、各メモリ２００にて得られている自己温度情報Ｄｔｅｍｐ−０が示す温度状態のうちで最も高い温度状態を示すものとなる。また、このようにして得られた温度状態は、各メモリ２００の自己温度情報Ｄｔｅｍｐ−０を統合した温度状態を示しているとみることができる。
第ｎメモリ２００−ｎは、この選択した温度情報を、上記もしたように出力選択温度情報Ｄｔｅｍｐ−１として出力する。この出力は、ロジック３００のメモリコントローラ３１０が統合温度情報Ｄｔｅｍｐ−２として入力する。また、第ｎメモリ２００−ｎは、選択した温度情報を、統合温度情報Ｄｔｅｍｐ−２に対応の端子からも出力させる。これにより、最終段以外のメモリ２００の全てに対して共通に、統合温度情報Ｄｔｅｍｐ−２が入力される。後述するが、第１メモリ２００−１から第ｎメモリ２００−ｎまでの各メモリは、それぞれ、統合温度情報Ｄｔｅｍｐ−２と、自己温度情報Ｄｔｅｍｐ−０とに基づいて、自身の温度状態に応じて適切とされるリフレッシュ頻度を設定できる。
本発明の実施の形態のメモリシステム１００は、後述するようにしてロジック３００（メモリコントローラ３１０）から各メモリ２００に対して、統合温度情報Ｄｔｅｍｐ−２に従った頻度でリフレッシュコマンドをブロードキャストにより送信させる。そのうえで、各メモリ２００は、それぞれの自己温度情報Ｄｔｅｍｐ−０が示す温度状態に応じて適切なリフレッシュ頻度を個別に設定できる。そして、上記図１に示した温度情報の配線の態様と、これに伴う統合温度情報Ｄｔｅｍｐ−２生成ための構成を採ることで、本発明の実施の形態では、温度情報についての配線が簡略化される。
例えば、従来においてメモリシステムの各メモリの温度状態に応じて個別にリフレッシュ動作の頻度を設定しようとする場合には、各メモリの温度センサーにより得られた自己温度情報のそれぞれを、ロジックに入力させる必要があった。この場合、各メモリからロジックに温度情報を入力させるための配線が、メモリの数だけ必要になってしまう。これに伴い、ロジックには、メモリの数に応じただけの温度情報の入力端子を設けなければならない。また、ロジックは、入力される温度情報に応じてメモリごとに適切なリフレッシュ頻度を設定する。このために、ロジックは、ユニキャストによりメモリごとに異なるリフレッシュコマンドを送信しなければならない。この場合、ロジックにはメモリごとに応じたリフレッシュコマンドのための割り込み処理が発生し、例えば処理速度の低下であるとかバスの利用効率の低下などを招く。
これに対して本発明の実施の形態では、図１に示すように、出力選択温度情報Ｄｔｅｍｐ−１の信号路は、次段のメモリ２００またはロジック３００（最終段の第ｎメモリ２００−ｎの場合）に接続されればよい。すなわち、従来のようにして、各メモリ２００からの出力選択温度情報Ｄｔｅｍｐ−１の信号路を全てロジック３００に接続する必要がない。これにより、ロジック３００においては、統合温度情報Ｄｔｅｍｐ−２を入力するための端子が１つのみでよいことになる。また、統合温度情報Ｄｔｅｍｐ−２は、メモリ２００の間では共通の信号路で接続されている。すなわち、本発明の実施の形態においては、温度情報についての配線がより簡略になる。
また、本発明の実施の形態においては、ロジック３００はブロードキャストによりリフレッシュコマンドを送信する。ブロードキャストでは、ロジック３００（メモリコントローラ３１０）が制御するリフレッシュ動作の頻度は、各メモリ２００に対して共通となるので、メモリごとに応じたリフレッシュコマンドの割り込み処理は発生しない。従って、先に述べた処理速度やバス利用効率の低下はない。しかし、本発明の実施の形態においては、ブロードキャストによりリフレッシュコマンドを受ける仕様であるのにかかわらず、メモリ２００ごとに個別にリフレッシュ動作の頻度を変更設定可能とされているものである。
［メモリの全体構成例］
図２のブロック図は、本発明の実施の形態として、リフレッシュ動作に関連するメモリ２００の構成例を示している。図示するように、メモリ２００は、リフレッシュコマンドデコーダ２１０、温度センサー２２０、リフレッシュ制御回路６００、リフレッシュアドレスカウンタ２３０、ロウ制御回路２４０、メモリアレイ２５０を備えて成る。
リフレッシュコマンドデコーダ２１０は、コマンドＣＭＤについてのデコード処理として、リフレッシュ動作を命令するリフレッシュコマンドを弁別して抽出する部位である。より具体的には、リフレッシュコマンドデコーダ２１０は、ロジック３００（メモリコントローラ３１０）からのコマンドＣＭＤを受信して入力する。そして、入力したコマンドＣＭＤのコマンドＩＤなどを参照することでリフレッシュコマンドであるか否かを識別する。そして、リフレッシュコマンドであることを識別した場合には間接リフレッシュトリガＲＦＴＧ−２を発行して出力する。間接リフレッシュトリガＲＦＴＧ−２は、本来は、後述のメモリアレイ２５０にリフレッシュ動作を実行させるためのトリガとなる信号であり、例えばリフレッシュコマンドの受信タイミングに応答したパルスとなる。ただし、本発明の実施の形態の場合には、この間接リフレッシュトリガＲＦＴＧ−２は直接のトリガとはならず、リフレッシュ制御回路６００にて、間接リフレッシュトリガＲＦＴＧ−２をもとに出力される直接リフレッシュトリガＲＦＴＧ−２が直接のトリガとなる。なお、メモリ２００においてコマンドＣＭＤを受信する端子およびリフレッシュコマンドデコーダ２から成る部位が、特許請求の範囲に記載のリフレッシュコマンド受信部の一例となる。また、間接トリガ信号ＲＦＴＧ−１、直接リフレッシュトリガＲＦＧＴ−２は、それぞれ、特許請求の範囲に記載の暫定リフレッシュトリガ、リフレッシュトリガの一例となる。
温度センサー２２０は、図１にて述べたように、対応するメモリの温度を検出し、その検知した温度状態を示す自己温度情報Ｄｔｅｍｐ−０を出力するものである。なお、温度センサー２２０は、同じメモリ２００におけるメモリアレイ２５０の近傍に配置されることが望ましいが、メモリ２００としてのチップにおける物理的な制約により、多少離れた位置に配置される場合もあり得る。
リフレッシュ制御回路６００は、リフレッシュコマンドデコーダ２１０より入力される間接リフレッシュトリガＲＦＴＧ−２を利用して直接リフレッシュトリガＲＦＴＧ−２を生成して出力（発行）するものである。直接リフレッシュトリガＲＦＴＧ−２は、例えば対応するメモリ２００の自己の温度状態に対応した頻度でリフレッシュ動作が実行されるように出力間隔が設定されたパルスとして得られる。また、リフレッシュ制御回路６００は、図１にて説明したようにして出力選択温度情報Ｄｔｅｍｐ−１を生成して出力するものである。
このリフレッシュ制御回路６００においては、温度センサー２２０からの自己温度情報Ｄｔｅｍｐ−０を入力する。また、入力選択温度情報Ｄｔｅｍｐ−３を入力する。また、出力選択温度情報Ｄｔｅｍｐ−１を出力する。また、対応のメモリ２００が最終段以外の場合には統合温度情報Ｄｔｅｍｐ−２を入力し、最終段である場合には統合温度情報Ｄｔｅｍｐ−２を出力するように切り替えることができる。
また、リフレッシュ制御回路６００は、モード切り替え信号ＴＲＮＭＯＤＥと、レジスタ情報ＲＧＭＥＭを入力する。これらモード切り替え信号ＴＲＮＭＯＤＥとレジスタ情報ＲＧＭＥＭの意義と、これらの信号、情報に応じたリフレッシュ制御回路６００の動作については後述する。
リフレッシュアドレスカウンタ２３０は、リフレッシュアドレスＡＤＲＲＦをカウントして出力するカウンタである。リフレッシュアドレスＡＤＲＲＦのカウントは、入力される直接リフレッシュトリガＲＦＴＧ−２のパルスが得られるごとに実行される。
ロウ制御回路２４０は、メモリアレイ２５０に対するリフレッシュを行単位で順次行うものである。このために、ロウ制御回路２４０は、リフレッシュアドレスＡＤＲＲＦと直接リフレッシュトリガＲＦＴＧ−２を入力する。そして、ロウ制御回路２４０は、リフレッシュアドレスＡＤＲＲＦが示すメモリアレイ２５０の行を選択し、その選択行のメモリセルに対して、直接リフレッシュトリガＲＦＴＧ−２のパルスに応じたタイミングでリフレッシュのための電流を流す。これにより、リフレッシュアドレスＡＤＲＲＦの更新に応じて、行順次によるリフレッシュ動作が行われていく。
メモリアレイ２５０は、ダイナミック型メモリセルをアレイ状に並べた記憶素子群である。このメモリアレイ２５０の各メモリセルには、例えば縦方向に昇順となるようロウアドレスが付与され、横方向に昇順となるようカラムアドレスが付与される。これまでの説明から理解されるように、このメモリアレイ２５０を形成するメモリセルがリフレッシュ動作の対象となる。
［リフレッシュ制御回路の構成例］
図３のブロック図は、リフレッシュ制御回路６００の構成例を示している。この図に示すようにして、リフレッシュ制御回路６００は、温度情報選択部６１０、スイッチ部６２０およびトリガ発行頻度設定部６３０を備えるものとしてみることができる。
ここで先ず、モード切り替え信号ＴＲＮＭＯＤＥについて説明しておく。本発明の実施の形態のメモリシステム１００は、先に図１にて述べたように、ロジック３００がブロードキャストによりメモリ２００を共通に制御する。その一方で、メモリ２００の各々が自立して自己の温度状態に応じた適切なリフレッシュ動作の頻度を設定するというモード動作である。しかし、本発明の実施の形態のメモリシステム１００は、例えば先に述べた従来の構成に従ってロジック３００が各メモリ２００のリフレッシュ動作を個別に制御するモード動作も可能とされている。ここでは本発明の実施の形態に対応する前者のモードを共通制御モードと称し、従来に従った後者のモードを個別制御モードと称することにする。
モード切り替え信号ＴＲＮＭＯＤＥは、メモリシステム１００として上記共通制御モードと個別制御モードとの何れの構成が採られているのかを示す信号であり、例えば、共通制御モードを示す場合には「Ｈ」、個別制御モードを示す場合には「Ｌ」となる。温度情報選択部６１０とトリガ発行頻度設定部６３０は、モード切り替え信号ＴＲＮＭＯＤＥに応じて、共通制御モードと個別制御モードとに対応した動作モードの間で切り替えを行う。
なお、図３の説明にあっては、モード切り替え信号ＴＲＮＭＯＤＥは常に「Ｈ」であり、従って、温度情報選択部６１０とトリガ発行頻度設定部６３０は、共通制御モードに対応した動作であることを前提にする。
また、レジスタ情報ＲＧＭＥＭは、対応のメモリ２００が、メモリシステム１００の多段接続構成において何段目のメモリであるのかを示す情報であり、例えばそのメモリ２００が備えるレジスタ（ここでは図示せず）において保持されている。このレジスタ情報ＲＧＭＥＭはスイッチ部６２０のオン／オフを制御する信号として入力されている。そして、このスイッチ部６２０は、例えば、レジスタ情報ＲＧＭＥＭにより最終段以外のメモリであることが示される場合にはオフで、最終段のメモリであることが示される場合にオンとなるようにして制御されるものとする。
先ず、温度情報選択部６１０の動作から説明する。温度情報選択部６１０は、入力選択温度情報Ｄｔｅｍｐ−３と温度センサー２２０からの自己温度情報Ｄｔｅｍｐ−０とを入力する。そして、入力した入力選択温度情報Ｄｔｅｍｐ−３と自己温度情報Ｄｔｅｍｐ−０のそれぞれが示す温度状態とを比較し、より高い温度を示す温度状態の温度情報を選択して、出力選択温度情報Ｄｔｅｍｐ−１として出力する。なお、入力選択温度情報Ｄｔｅｍｐ−３と自己温度情報Ｄｔｅｍｐ−０のそれぞれが示す温度状態として温度が同じである場合には、何れの温度情報を選択して出力してもよい。
また、初段の第１メモリ２００−１の場合には、温度情報選択部６１０に対して入力選択温度情報Ｄｔｅｍｐ−３は入力されない。これに応じては、温度情報選択部６１０は、温度センサー２２０から入力する自己温度情報Ｄｔｅｍｐ−０をそのまま出力選択温度情報Ｄｔｅｍｐ−１として出力させるように動作する。
また、リフレッシュ制御回路６００において、出力選択温度情報Ｄｔｅｍｐ−１の信号路は、分岐してスイッチ部６２０の一端に入力されている。スイッチ部６２０の他端は、統合温度情報Ｄｔｅｍｐ−２の信号路と接続されている。スイッチ部６２０は、前述したように、対応のメモリ２００が最終段の場合にのみオンとなる。スイッチ部６２０がオンの状態では、出力選択温度情報Ｄｔｅｍｐ−１の信号路がスイッチ部６２０を介して、統合温度情報Ｄｔｅｍｐ−２の信号路と接続される。これにより、図１の第ｎメモリ２００−ｎとして示すように、出力選択温度情報Ｄｔｅｍｐ−１を統合温度情報Ｄｔｅｍｐ−２として外部に出力させる機能が得られる。また、出力選択温度情報Ｄｔｅｍｐ−１を統合温度情報Ｄｔｅｍｐ−２としてトリガ発行頻度設定部６３０に入力させる機能が得られる。
これに対して、メモリ２００が最終段以外である場合には、スイッチ部６２０がオフとなる。これにより、図１の最終段以外のメモリとしても示すように、リフレッシュ制御回路６００は、外部からの統合温度情報Ｄｔｅｍｐ−２を入力するように動作する。なお、スイッチ部６２０は、特許請求の範囲に記載の信号切替部の一例となる。
次に、トリガ発行頻度設定部６３０は、直接フレッシュトリガＲＦＴＧ−２の発行頻度を変更設定する。トリガ発行頻度設定部６３０に対しては、統合温度情報Ｄｔｅｍｐ−２、自己温度情報Ｄｔｅｍｐ−０、および間接リフレッシュトリガＲＦＴＧ−１が入力される。トリガ発行頻度設定部６３０は、先ず、統合温度情報Ｄｔｅｍｐ−２と自己温度情報Ｄｔｅｍｐ−０の温度状態の関係に基づいて、間接リフレッシュトリガＲＦＴＧ−１のパルスの間引き率を判定する。そして、判定した間引き率により間接リフレッシュトリガＲＦＴＧ−１からパルスを間引き、この間引き処理後のパルスを直接フレッシュトリガＲＦＴＧ−２として出力する。この直接フレッシュトリガＲＦＴＧ−２のパルス出力周期が、現在の自己の温度状態に適合するリフレッシュ動作の頻度に対応するものとなる。このようにして直接フレッシュトリガＲＦＴＧ−２のパルス発行頻度が変更される。なお、ここでの間引き処理には、間引き率が０％であると判定されて実質間引きを実行しない場合も含まれる。また、このような間引き処理により形成される直接フレッシュトリガＲＦＴＧ−２のパルスは、その発行頻度がリフレッシュコマンドの受信頻度と異なる場合はある。しかし、間接トリガ信号ＲＦＴＧ−１と同様にリフレッシュコマンドの受信タイミングには同期したものとなる。
［リフレッシュ制御回路の具体的構成例］
次に、図４（ａ）の論理回路図は、上記図３に示したリフレッシュ制御回路６００の構成の一具体例を示している。なお、この図に対応しては、図６に示すようにして温度情報とリフレッシュレートを定義していることを前提とする。すなわち、温度情報Ｄｔｅｍｐが示す温度状態としては低温と高温との２値であるとして定義する。この場合には「Ｌ」であれば低温、「Ｈ」であれば高温を示すものとする。なお、この定義については、自己温度情報Ｄｔｅｍｐ−０、出力選択温度情報Ｄｔｅｍｐ−１、統合温度情報Ｄｔｅｍｐ−２、入力選択温度情報Ｄｔｅｍｐ−３のそれぞれについて共通とする。
そして、上記の温度状態の定義に応じたリフレッシュレートとしては、温度情報Ｄｔｅｍｐが「Ｌ」とされて低温を示す場合には０．５倍を対応させ、「Ｈ」とされて高温を示す場合には１倍を対応させることとする。
図４（ａ）において、温度情報選択部６１０は、セレクタ６１１、否定論理積ゲート６１２、インバータ６１３および論理和ゲート６１４を備えて成る。スイッチ部６２０は、クロックドバッファ６２１を備えて成る。また、トリガ発行頻度設定部６３０は、排他的否定論理和ゲート６３１、セレクタ６３２、フリップフロップ６３３、６３４，インバータ６３５，論理積ゲート６３６、セレクタ６３７、フリップフロップ６３８を備えて成る。
温度情報選択部６１０において、セレクタ６１１は、入力信号である入力選択温度情報Ｄｔｅｍｐ−３と、「Ｌ」で固定の固定信号のうちから、モード切り替え信号ＴＲＮＭＯＤＥに応じて何れか一方の信号を選択して出力するものである。具体的には、セレクタ６１１は、モード切り替え信号ＴＲＮＭＯＤＥが「Ｈ」である場合に入力選択温度情報Ｄｔｅｍｐ−３を選択し、「Ｌ」である場合に固定信号を選択する。ここでの説明では、共通制御モードとされていることに応じてモード切り替え信号ＴＲＮＭＯＤＥは「Ｈ」となるので、セレクタ６１１は常に入力選択温度情報Ｄｔｅｍｐ−３を選択する。
論理和ゲート６１４は、セレクタ６１１の出力である入力選択温度情報Ｄｔｅｍｐ−３と温度センサー２２０からの自己温度情報Ｄｔｅｍｐ−０との論理和を、出力選択温度情報Ｄｔｅｍｐ−１として出力するものである。論理和ゲート６１４は少なくとも一方の入力が「Ｈ」であれば「Ｈ」を出力する。従って、論理和ゲート６１４は、入力選択温度情報Ｄｔｅｍｐ−３と自己温度情報Ｄｔｅｍｐ−０のうちで高い温度状態の温度情報を選択し、出力選択温度情報Ｄｔｅｍｐ−１として出力する動作を行っているものとみることができる。また、論理和ゲート６１４は、入力選択温度情報Ｄｔｅｍｐ−３と自己温度情報Ｄｔｅｍｐ−０とがともに「Ｈ」であれば「Ｈ」を出力し、ともに「Ｌ」であれば「Ｌ」を出力する。すなわち、同じ温度状態を示していれば、その温度状態を示す出力選択温度情報Ｄｔｅｍｐ−１を出力する。
また、入力選択温度情報Ｄｔｅｍｐ−３の信号路には、否定論理積ゲート６１２およびインバータ６１３から成る固定信号回路が接続される。この固定信号回路は、対応のメモリ２００が初段に配置されることで入力選択温度情報Ｄｔｅｍｐ−３が入力されない場合、セレクタ６１１の入力選択温度情報Ｄｔｅｍｐ−３に対応する入力を「Ｌ」に維持するものである。
否定論理積ゲート６１２にはリセット信号ＲＳＴと入力選択温度情報Ｄｔｅｍｐ−３が入力される。インバータ６１３は、否定論理積ゲート６１２の出力を反転させて、否定論理積ゲート６１２における入力選択温度情報Ｄｔｅｍｐ−３の入力側に対して出力する。
リセット信号ＲＳＴは、例えば各種初期化のトリガとなる信号であり、この場合には電源の起動時などにおいて「Ｌ」のパルスとなり、以降「Ｈ」を維持する信号である。上記の固定信号回路は、リセット信号ＲＳＴが「Ｌ」に立ち下がることに応じてインバータ６１３の出力として「Ｌ」で固定する。ただし、外部からの入力選択温度情報Ｄｔｅｍｐ−３が「Ｈ」と「Ｌ」とで反転すれば、これに応じて、インバータ６１３の出力も「Ｈ」と「Ｌ」で反転する。
これに対して、外部から入力選択温度情報Ｄｔｅｍｐ−３が入力されなければ、「Ｌ」で固定されたままとなる。これにより、初段の第１メモリ２００−１においては、定常的に入力選択温度情報Ｄｔｅｍｐ−３の信号路が「Ｌ」に対応する電位で固定される。また、これに応じて、論理和ゲート６１４は、常に、自己温度情報Ｄｔｅｍｐ−０を出力選択温度情報Ｄｔｅｍｐ−１として出力するという、初段の第１メモリ２００−１に対応する動作となる。
また、スイッチ部６２０におけるクロックドバッファ６２１は、出力選択温度情報Ｄｔｅｍｐ−１と統合温度情報Ｄｔｅｍｐ−２の信号路間のオン／オフを行うものである。この場合には、クロックドバッファ６２１の入力側に出力選択温度情報Ｄｔｅｍｐ−１の信号路が接続され、その出力側に統合温度情報Ｄｔｅｍｐ−２の信号路が接続される。
クロックドバッファ６２１のクロックであるレジスタ情報ＲＧＭＥＭは、前述のようにメモリシステム１００の多段構成において何段目のメモリであるのかを示す情報である。そして、最終段のメモリに対応しては、例えば０のＩＤ番号が付され、これに応じてレジスタ情報ＲＧＭＥＭは「Ｌ」となるものとする。これに対して、最終段以外のメモリの場合には、レジスタ情報ＲＧＭＥＭは「Ｈ」となるものとする。
これにより、クロックドバッファ６２１は、レジスタ情報ＲＧＭＥＭが「Ｌ」のときに、これが反転して「Ｈ」のクロックが入力され、出力選択温度情報Ｄｔｅｍｐ−１をそのまま統合温度情報Ｄｔｅｍｐ−２として出力する。すなわち、最終段の第ｎメモリ２００−ｎに対応した温度情報の入出力経路が形成される。これに対して、レジスタ情報ＲＧＭＥＭが「Ｌ」のときには、出力選択温度情報Ｄｔｅｍｐ−１と統合温度情報Ｄｔｅｍｐ−２の信号路は遮断された状態となる。この結果、最終段以外のメモリ２００に対応した温度情報の入出力経路を形成する。
次に、トリガ発行頻度設定部６３０において、排他的否定論理和ゲート６３１は、統合温度情報Ｄｔｅｍｐ−２と自己温度情報Ｄｔｅｍｐ−０の温度状態が一致しているか否かを検出する機能を有する。具体的に、排他的否定論理和ゲート６３１は、統合温度情報Ｄｔｅｍｐ−２と自己温度情報Ｄｔｅｍｐ−０がそれぞれ「Ｈ」、「Ｌ」または「Ｌ」、「Ｈ」となる一致しない状態であれば「Ｌ」を出力する。一方、統合温度情報Ｄｔｅｍｐ−２と自己温度情報Ｄｔｅｍｐ−０がともに「Ｈ」、またはともに「Ｌ」となる一致の状態であれば「Ｈ」を出力する。
なお、排他的否定論理和ゲート６３１は、直接リフレッシュトリガＲＦＴＧ−１を生成するために間接リフレッシュトリガＲＦＴＧ−１からパルスを間引く際の間引き率を設定しているものとみることができる。ここでの間引き率は、図６に示したようにリフレッシュレートが１倍、０．５倍の２段階で定義されていることに応じて、０％（間引きしない）と５０％の何れかとなる。この場合、排他的否定論理和ゲート６３１の出力が「Ｈ」のとき間引き率０％（間引きしない）となり、「Ｌ」のとき間引き率５０％となる。
セレクタ６３２は、モード切り替え信号ＴＲＮＭＯＤＥに応じて、排他的否定論理和ゲート６３１の出力と「Ｈ」に固定された固定信号との何れかを選択して出力するものである。ここでは、前述のように共通制御モードを前提としていることに対応してモード切り替え信号ＴＲＮＭＯＤＥは「Ｈ」であるとしている。従って、セレクタ６３２は、常に排他的否定論理和ゲート６３１の出力を選択して出力する。
フリップフロップ６３３は、上記セレクタ６３２からの出力である信号Ｓ１を、間接リフレッシュトリガＲＦＴＧ−１に同期させた信号Ｓ２として出力するものである。
フリップフロップ６３４およびインバータ６３５は、間接リフレッシュトリガＲＦＴＧ−１のパルスが得られるごとに反転する信号Ｓ３を生成するものである。このためにフリップフロップ６３４は、クロックとして間接リフレッシュトリガＲＦＴＧ−１を入力している。また、インバータ６３５は、フリップフロップ６３４の出力である信号Ｓ３を反転させて入力端子に帰還させている。
論理積ゲート６３６は、信号Ｓ３と間接リフレッシュトリガＲＦＴＧ−１との論理積を出力することで、間接リフレッシュトリガＲＦＴＧ−１からパルスを間引いた信号Ｓ４を出力する。この場合の論理積ゲート６３６は、１つおきにパルスを間引くが、これは５０％の間引き率による間引きを行うことを意味している。
セレクタ６３７は、信号Ｓ２に応じて間接リフレッシュトリガＲＦＴＧ−１と信号Ｓ４の何れかを選択して出力するものである。セレクタの切り替え信号である信号Ｓ２は、間引き率の設定結果に相当する排他的否定論理和ゲート６３１の出力に対応する。セレクタ６３７は、設定された間引き率に応じて、間接リフレッシュトリガＲＦＴＧ−１からパルスを間引いて出力するのに相当する動作を行っている。
また、フリップフロップ６３８は、セレクタ６３７の出力を、外部からのクロックＣＬＫに同期させて、直接リフレッシュトリガＲＦＴＧ−２として出力するための部位である。なお、フリップフロップ６３８は、例えばメモリアレイ２５０などに非同期型を採用する場合などには省略されてかまわない。従って、実質は、セレクタ６３７の出力が直接リフレッシュトリガＲＦＴＧ−２となる。
図４（ｂ）には、温度情報選択部６１０における固定信号回路の他の例を示している。すなわち、図４（ａ）に示す否定論理積ゲート６１２およびインバータ６１３に代えて、セレクタ６１５を設け、出力選択温度情報Ｄｔｅｍｐ−３と「Ｌ」に固定された固定信号とを入力する。切り替え信号としてはレジスタ情報ＲＧＭＥＭ１を入力する。ここでレジスタ情報ＲＥＧＭＥＭ１は「Ｈ」により初段のメモリであることを示し、「Ｌ」によりこれ以外の２段目以降のメモリであることを示すものとする。これにより、メモリが２段目以降の第２乃至第ｎメモリ２００−２乃至ｎの場合には、セレクタ６１１に対して常に入力選択温度情報Ｄｔｅｍｐ−３が出力され、初段の第１メモリ２００−１の場合には、「Ｌ」の固定信号が出力される。
［トリガ発行頻度設定部の動作］
図５のタイミングチャートは、図４に示したトリガ発行頻度設定部６３０の動作を示している。なお、この図に示す動作も、例えば、共通制御モードを前提としてモード切り替え信号ＴＲＮＭＯＤＥが「Ｈ」である場合のものとする。
先ず、間接リフレッシュトリガＲＦＴＧ−１は、図示するようにして、トリガ周期Ｔｒｆにより一定間隔で出力される。ただし、このトリガ周期Ｔｒｆの周期は、ロジック３００（メモリコントローラ３１０）が入力する統合温度情報Ｄｔｅｍｐ−２が「Ｈ」と「Ｌ」の何れであるのかに応じて切り替えられるように変化する。すなわち、メモリコントローラ３１０は、図６の定義に従って、統合温度情報Ｄｔｅｍｐ−２が「Ｈ」とされて高温を示すときには、例えば時間長Ｔによる周期でリフレッシュコマンドを発行する。これに対して、低温を示す「Ｌ」のときには、その２倍の時間長２Ｔによる周期でリフレッシュコマンドを発行する。間接リフレッシュトリガＲＦＴＧ−１のパルスの周期は、このリフレッシュコマンドの発行タイミングに対応する。従って、トリガ周期Ｔｒｆの周期は、例えば時間長Ｔ、２Ｔとの間で切り替わるようにして変更される。
この場合の信号Ｓ１は、セレクタ６３２を介して得られる排他的否定論理和ゲート６３１の出力となる。ここでは、時刻ｔ４−１より前までは統合温度情報Ｄｔｅｍｐ−２と自己温度情報Ｄｔｅｍｐ−０とが一致していなかったこととしている。しかし、時刻ｔ４−１に至って統合温度情報Ｄｔｅｍｐ−２と自己温度情報Ｄｔｅｍｐ−０の何れか一方が反転して両者が「Ｈ」または「Ｌ」により一致したこととしている。これにより、信号Ｓ１は、時刻ｔ４−１より前においては「Ｌ」で、時刻ｔ４−１以降において「Ｈ」となる。
この信号Ｓ１は、時刻ｔ４にて立ちあがった間接リフレッシュトリガＲＦＴＧ−１が「Ｈ」の途中のときに反転している。これは、信号Ｓ１と間接リフレッシュトリガＲＦＴＧ−１とが非同期であることを意味している。フリップフロップ６３４は、この信号Ｓ１を例えば間接リフレッシュトリガＲＦＴＧ−１の立ち上がりタイミングで同期させるようにして、タイミングシフトを行い、信号Ｓ２として出力させる。このようにして出力される信号Ｓ２は、例えば図示するように、時刻ｔ４−１が経過してから最初に間接リフレッシュトリガＲＦＴＧ−１が立ち上がる時刻ｔ５において、「Ｌ」から「Ｈ」に反転するものとなる。
次に、フリップフロップ６３４から出力される信号Ｓ３は、例えば図示するようにして、間接リフレッシュトリガＲＦＴＧ−１のパルスの立ち上がりごとに「Ｈ」と「Ｌ」とで反転するものとなる。論理積ゲート６３６の出力である信号Ｓ４は、この信号Ｓ３と間接リフレッシュトリガＲＦＴＧ−１の論理積であるため、図示するようにして、間接リフレッシュトリガＲＦＴＧ−１に対してパルスが１つおきで出現する信号となる。すなわち、間引き率１／２により間接リフレッシュトリガＲＦＴＧ−１からパルスを間引いた信号となる。
そして、セレクタ６３７は、切り替え信号として入力される信号Ｓ２が「Ｌ」である時刻ｔ５以前に対応しては、直接リフレッシュトリガＲＦＴＧ−２として信号Ｓ４を選択して出力する。これに対して、信号Ｓ２が「Ｈ」となる時刻ｔ５以降においては、間接リフレッシュトリガＲＦＴＧ−１を選択して出力する。
このようにして、図４のトリガ発行頻度設定部６３０は、自己温度情報Ｄｔｅｍｐ−０と統合温度情報Ｄｔｅｍｐ−２とにより示される温度状態が同じであるか否かに従って、間接リフレッシュトリガＲＦＴＧ−２の発行頻度を１：２の比率で変更設定している。
ところで、例えば図４（ａ）のトリガ発行頻度設定部６３０においては、フリップフロップ６３４を省略して信号Ｓ１をそのままセレクタ６３７の切り替え制御信号として入力させることとしてもよい。ただし、この場合において、図５の時刻ｔ４−１のようにして間接リフレッシュトリガＲＦＴＧ−１が「Ｈ」となる期間において信号Ｓ２が「Ｌ」に反転したとする。すると、セレクタ６３７は、時刻ｔ４−１にて「Ｈ」の間接リフレッシュトリガＲＦＴＧ−１から「Ｌ」の信号Ｓ４の選択に切り替えることになる。これは、例えば直接リフレッシュトリガＲＦＴＧ−２のパルス波形の出力時間の短縮による乱れ、欠落につながるもので、例えば動作の安定性などの点で好ましいことではない。そこで、本発明の実施の形態では、フリップフロップ６３４により信号Ｓ２を間接リフレッシュトリガＲＦＴＧ−１に同期させている。これにより、セレクタ６３７の信号切り替え動作も間接リフレッシュトリガＲＦＴＧ−１に同期することになって、前述の直接リフレッシュトリガＲＦＴＧ−２のパルス波形の乱れ、欠落は生じない。
［真理値表］
図７は、図４に示したリフレッシュ制御回路６００の動作に対応する真理値表である。なお、この図には、これまでに前提としてきた共通制御モードとともに個別制御モードの場合の動作に対応した真理値表も示されている。
図７（ａ）は、温度情報選択部６１０の動作に対応する真理値表である。先ず、共通制御モード時においてはモード切り替え信号ＴＲＮＭＯＤＥが「Ｈ」となる。そのうえで、自己温度情報Ｄｔｅｍｐ−０が「Ｌ」（温度状態：低温）、かつ入力選択温度情報Ｄｔｅｍｐ−３が「Ｌ」（温度状態：低温）の場合には、出力選択温度情報Ｄｔｅｍｐ−１は「Ｌ」（温度状態：低温）となる。また、自己温度情報Ｄｔｅｍｐ−０が「Ｈ」（温度状態：高温）、かつ入力選択温度情報Ｄｔｅｍｐ−３が「Ｌ」（温度状態：低温）の場合には、出力選択温度情報Ｄｔｅｍｐ−１は「Ｈ」（温度状態：高温）となる。また、自己温度情報Ｄｔｅｍｐ−０が「Ｌ」（温度状態：低温）、かつ入力選択温度情報Ｄｔｅｍｐ−３が「Ｈ」（温度状態：高温）の場合には、出力選択温度情報Ｄｔｅｍｐ−１は「Ｈ」（温度状態：高温）となる。自己温度情報Ｄｔｅｍｐ−０が「Ｈ」（温度状態：高温）、かつ入力選択温度情報Ｄｔｅｍｐ−３が「Ｈ」（温度状態：高温）の場合には、出力選択温度情報Ｄｔｅｍｐ−１は「Ｈ」（温度状態：高温）となる。この真理値表も、自己温度情報Ｄｔｅｍｐ−０と入力選択温度情報Ｄｔｅｍｐ−３のうちより高い温度状態を示す温度情報を出力選択温度情報Ｄｔｅｍｐ−１として選択する動作に対応している。また、自己温度情報Ｄｔｅｍｐ−０と入力選択温度情報Ｄｔｅｍｐ−３の温度状態が同じである場合には、この同じ温度状態を示す出力選択温度情報Ｄｔｅｍｐ−１を出力する動作にも対応している。
また、個別制御モード時についても説明しておく。個別制御モード時はモード切り替え信号ＴＲＮＭＯＤＥが「Ｌ」となる。そのうえで、自己温度情報Ｄｔｅｍｐ−０が「Ｌ」（温度状態：低温）のときには、入力選択温度情報Ｄｔｅｍｐ−３は無視して、出力選択温度情報Ｄｔｅｍｐ−１も「Ｌ」（温度状態：低温）となる。また、自己温度情報Ｄｔｅｍｐ−０が「Ｈ」（温度状態：高温）のときには、入力選択温度情報Ｄｔｅｍｐ−３は無視して、出力選択温度情報Ｄｔｅｍｐ−１も「Ｈ」（温度状態：高温）となる。すなわち、入力選択温度情報Ｄｔｅｍｐ−３に係わらず自己温度情報Ｄｔｅｍｐ−０をそのまま出力選択温度情報Ｄｔｅｍｐ−１として出力する。なお、入力選択温度情報Ｄｔｅｍｐ−３の無視は、例えば図４においては、固定信号回路（否定論理積ゲート６１２、インバータ６１３）により起動時以降、入力選択温度情報Ｄｔｅｍｐ−３を常に「Ｌ」で維持させる動作が相当する。また、個別制御モードでは、このようにして各メモリ２００から出力された出力選択温度情報Ｄｔｅｍｐ−１を、ロジック３００がそれぞれ異なる信号路により入力する構成を採る。
図７（ｂ）は、トリガ発行頻度設定部６３０の動作に対応する真理値表である。先ず、共通制御モードの場合のモード切り替え信号ＴＲＮＭＯＤＥは「Ｈ」である。そのうえで、自己温度情報Ｄｔｅｍｐ−０が「Ｌ」（温度状態：低温）、かつ統合温度情報Ｄｔｅｍｐ−２が「Ｌ」（温度状態：低温）である場合は、直接リフレッシュトリガＲＦＴＧ−２としては、リフレッシュコマンドを１回受ける（受信する）ごとに発行される。この場合、リフレッシュコマンドは、低温に対応して０．５倍のリフレッシュレートによる頻度で発行されており、かつ、メモリ２００自身も低温である。そこで、リフレッシュコマンドの受信入力と同じ頻度で直接リフレッシュトリガＲＦＴＧ−２を発行させることとしている。これは、例えばリフレッシュコマンドの単位受信回数を１回と規定した場合、この１回の単位受信回数ごとに応じた直接リフレッシュトリガＲＦＴＧ−２の発行回数を１とすることに相当する。
また、自己温度情報Ｄｔｅｍｐ−０が「Ｌ」（温度状態：低温）、かつ統合温度情報Ｄｔｅｍｐ−２が「Ｈ」（温度状態：高温）である場合、直接リフレッシュトリガＲＦＴＧ−２としては、リフレッシュコマンドを２回受けるごとに１回発行されるものとなる。このとき、リフレッシュコマンドは、高温に対応して１倍のリフレッシュレートによる頻度で発行されているのに対して、メモリ２００自身は低温であるから、０．５倍のリフレッシュレートでよい。そこで、リフレッシュコマンドの受信入力に対して５０％となる頻度により直接リフレッシュトリガＲＦＴＧ−２を発行させることとしている。これは、リフレッシュコマンドについて規定した単位受信回数１ごとに対応させて、直接リフレッシュトリガＲＦＴＧ−２の発行回数を０．５とすることに相当する。
また、自己温度情報Ｄｔｅｍｐ−０が「Ｈ」（温度状態：高温）、かつ統合温度情報Ｄｔｅｍｐ−２が「Ｈ」（温度状態：高温）である場合、直接リフレッシュトリガＲＦＴＧ−２としては、リフレッシュコマンドを受けるごとに発行されるものとなる。このとき、リフレッシュコマンドは、高温に対応して１倍のリフレッシュレートによる頻度で発行されているが、メモリ２００自身も高温なので同じく１倍のリフレッシュレートとなる。そこで、リフレッシュコマンドと同じ頻度により直接リフレッシュトリガＲＦＴＧ−２を発行させるということとしている。
また、個別制御モード時はモード切り替え信号ＴＲＮＭＯＤＥが「Ｌ」となる。そのうえで、自己温度情報Ｄｔｅｍｐ−０が「Ｌ」（温度状態：低温）のときには、統合温度情報Ｄｔｅｍｐ−２は無視、直接リフレッシュトリガＲＦＴＧ−２はリフレッシュコマンドを受けるごとに発行されるものとなる。また、自己温度情報Ｄｔｅｍｐ−０が「Ｈ」（温度状態：高温）のときには、統合温度情報Ｄｔｅｍｐ−２は無視、直接リフレッシュトリガＲＦＴＧ−２はリフレッシュコマンドを受けるごとに発行されるものとなる。すなわち、常に、リフレッシュコマンドを受けるごとに直接リフレッシュトリガＲＦＴＧ−２を発行する動作である。
上記の動作は、セレクタ６３２が、「Ｌ」のモード切り替え信号ＴＲＮＭＯＤＥを選択制御信号として入力することに応じて、「Ｈ」の固定信号を常に出力することで得られる。これにより、自己温度情報Ｄｔｅｍｐ−０にかかわらず、セレクタ６３７にて間接リフレッシュトリガＲＦＴＧ−１が選択され、直接リフレッシュトリガＲＦＴＧ−２として出力される。
［温度情報が持つ温度状態の拡張例］
これまでの説明では、温度情報Ｄｔｅｍｐは高温と低温の２値により温度状態を示すこととしたが、本発明の実施の形態としては、３以上の分解能により温度状態を示すようにして拡張してもよい。すなわち、温度情報Ｄｔｅｍｐが示す温度状態をｋ値（ｋは３以上の整数）とすることができる。なお、ｋ値への拡張は、自己温度情報Ｄｔｅｍｐ−０、出力選択温度情報Ｄｔｅｍｐ−１、入力選択温度情報Ｄｔｅｍｐ−３および統合温度情報Ｄｔｅｍｐ−２の全てにおよぶ。また、温度状態の番号値が大きくなる程、より高い温度を示すものとする。
図８は、温度情報Ｄｔｅｍｐの温度状態をｋ値とした場合における温度情報選択部６１０の動作例を示す真理値表である。なお、この図においても、これまでに前提としてきた共通制御モードとともに個別制御モードの場合の動作に対応した真理値表が示されている。
図８について、モード切り替え信号ＴＲＮＭＯＤＥが「Ｈ」である共通制御モードから説明する。本発明の実施の形態において温度状態がｋ値となった場合、自己温度情報Ｄｔｅｍｐ−０の温度状態＃１乃至ｋのそれぞれの場合において、入力選択温度情報Ｄｔｅｍｐ−３は温度状態＃１乃至ｋの何れも取り得る。
先ず、自己温度情報Ｄｔｅｍｐ−０が温度状態＃１である場合において、入力選択温度情報Ｄｔｅｍｐ−３が温度状態＃１で同じであれば、出力選択温度情報Ｄｔｅｍｐ−１も温度状態＃１となる。次に、入力選択温度情報Ｄｔｅｍｐ−３が温度状態＃２乃至ｋの何れかである場合、何れも入力選択温度情報Ｄｔｅｍｐ−３の温度状態のほうが高くなるため、出力選択温度情報Ｄｔｅｍｐ−１も温度状態＃２乃至ｋとなる。
また、自己温度情報Ｄｔｅｍｐ−０が温度状態＃２の場合、入力選択温度情報Ｄｔｅｍｐ−３が温度状態＃１であれば、出力選択温度情報Ｄｔｅｍｐ−１は、より高い方の自己温度情報Ｄｔｅｍｐ−０が選択されて温度状態＃２となる。また、入力選択温度情報Ｄｔｅｍｐ−３が温度状態＃２であって自己温度情報Ｄｔｅｍｐ−０と同じであれば、出力選択温度情報Ｄｔｅｍｐ−１も温度状態＃２となる。次に、入力選択温度情報Ｄｔｅｍｐ−３が温度状態＃３であって自己温度情報Ｄｔｅｍｐ−０より高温になると、入力選択温度情報Ｄｔｅｍｐ−３の温度状態が選択されて、出力選択温度情報Ｄｔｅｍｐ−１は温度状態＃３となる。以降、入力選択温度情報Ｄｔｅｍｐ−３の温度状態が＃４乃至ｋとなる場合のそれぞれにおいては、入力選択温度情報Ｄｔｅｍｐ−３が選択されて、出力選択温度情報Ｄｔｅｍｐ−１は温度状態＃４乃至ｋとなる。
また、自己温度情報Ｄｔｅｍｐ−０が温度状態＃３の場合、入力選択温度情報Ｄｔｅｍｐ−３が温度状態＃１乃至＃３の場合には、自己温度情報Ｄｔｅｍｐ−０の方が高温の状態、または同じ温度状態である。このために、出力選択温度情報Ｄｔｅｍｐ−１は温度状態＃３となる。次に、入力選択温度情報Ｄｔｅｍｐ−３が温度状態＃４となって自己温度情報Ｄｔｅｍｐ−０より高温になると、入力選択温度情報Ｄｔｅｍｐ−３の温度状態が選択され、出力選択温度情報Ｄｔｅｍｐ−１は温度状態＃４となる。さらに入力選択温度情報Ｄｔｅｍｐ−３の温度状態が＃５乃至ｋとなる場合のそれぞれにおいても、入力選択温度情報Ｄｔｅｍｐ−３の温度状態が選択されて、出力選択温度情報Ｄｔｅｍｐ−１は温度状態＃５乃至ｋとなる。
以降、同様にして、自己温度情報Ｄｔｅｍｐ−０が温度状態＃４以上の場合のそれぞれにおいても、自己温度情報Ｄｔｅｍｐ−０と入力選択温度情報Ｄｔｅｍｐ−３の温度情報とのうちで、より高温を示す方を出力選択温度情報Ｄｔｅｍｐ−１の温度情報とする。また、自己温度情報Ｄｔｅｍｐ−０と入力選択温度情報Ｄｔｅｍｐ−３とが同じ温度状態であれば、その温度状態を出力選択温度情報Ｄｔｅｍｐ−１とする。そして、図示するように、自己温度情報Ｄｔｅｍｐ−０が最高温の＃ｋの場合には、出力選択温度情報Ｄｔｅｍｐ−１も常に温度状態＃ｋとなる。
また、個別制御モードの場合には、モード切り替え信号ＴＲＮＭＯＤＥが「Ｌ」とされたうえで、次のようになる。すなわち、温度状態が２値の場合と同様に、入力選択温度情報Ｄｔｅｍｐ−３に係わらず、出力選択温度情報Ｄｔｅｍｐ−１は、自己温度情報Ｄｔｅｍｐ−０と同じ温度状態とする。
図９は、温度情報Ｄｔｅｍｐの温度状態をｋ値とした場合におけるトリガ発行頻度設定部６３０の動作例を示す真理値表である。この図においても、これまでに前提としてきた共通制御モードとともに個別制御モードの場合の動作に対応した真理値表が示されている。
温度状態をｋ値としたことに応じたリフレッシュレートの設定の仕方についてはいくつか考えられるが、ここでは次のように規定する。すなわち、温度状態を示す変数をｍとすると、１／２（ｋ−ｍ）で表される倍数によるリフレッシュレートを設定する。具体的に、最高温の温度状態＃ｋのリフレッシュレートを１倍とすると、温度状態＃ｋ−１、温度状態＃ｋ−２、温度状態＃ｋ−３の順で低くなっていくのに応じては、１／２倍、１／４倍、１／８倍のようにして変更させる。また、図９の説明にあたっては、自己温度情報Ｄｔｅｍｐ−０の温度状態の番号に対応する変数をｐとし、統合温度情報Ｄｔｅｍｐ−２の温度状態の番号に対応する変数をｑとする。図９のリフレッシュトリガＲＦＧＴ−２の欄には、変数ｐ、ｑに対して、対応する自己温度情報Ｄｔｅｍｐ−０と統合温度情報Ｄｔｅｍｐ−２の温度情報の番号を代入して示している。
図９においても、先ず、共通制御モードに対応してモード切り替え信号ＴＲＮＭＯＤＥは「Ｈ」である。そのうえで、自己温度情報Ｄｔｅｍｐ−０が最低温の温度状態＃１の場合には、直接リフレッシュトリガＲＦＴＧ−２のパルスは、「リフレッシュコマンドを２（ｑ−ｐ）回受けるごとに１回発行」するものとなる。これは、例えばリフレッシュコマンドの単位受信回数を１回と規定した場合、この１回の単位受信回数ごとに応じた直接リフレッシュトリガＲＦＴＧ−２の発行回数を１／２（ｑ−ｐ）とすることに相当する。これにより、具体的には統合温度情報Ｄｔｅｍｐ−２が温度状態＃１、＃２、＃３となるのに応じて、直接リフレッシュトリガＲＦＧＴ−２のパルスの発行頻度は、リフレッシュコマンドに対して１／２、４／１、１／８のようにしてその頻度が下がっていく。
また、自己温度情報Ｄｔｅｍｐ−０が温度状態＃２の場合には、統合温度情報Ｄｔｅｍｐ−２が温度状態＃１となって自己温度情報Ｄｔｅｍｐ−０より低温となる組み合わせが現れる。この場合には、直接リフレッシュトリガＲＦＧＴ−２のパルスは、「リフレッシュコマンドを受けるごとに２（ｐ−ｑ）回発行」される。これは、リフレッシュコマンドについて規定した単位受信回数１に対するフレッシュトリガＲＦＴＧ−２の発行回数を２（ｐ−ｑ）とすることに相当する。具体的にこの場合には、リフレッシュコマンドに対して２（２−１）倍、すなわち２倍となる頻度で直接リフレッシュトリガＲＦＧＴ−２のパルスを出力させることになる。また、統合温度情報Ｄｔｅｍｐ−２が温度状態＃２以上とされて、自己温度情報Ｄｔｅｍｐ−０に対して同じ、またはより高温となる場合には、直接リフレッシュトリガＲＦＧＴ−２は、「リフレッシュコマンドを２（ｑ−ｐ）回受けるごとに１回発行」される。
以降、自己温度情報Ｄｔｅｍｐ−０が温度状態＃３以上となるいずれの場合においても、上記と同様の規則に従う。すなわち、統合温度情報Ｄｔｅｍｐ−２の温度状態が自己温度情報Ｄｔｅｍｐ−０より低温となる組み合わせでは、直接リフレッシュトリガＲＦＧＴ−２のパルスは、「リフレッシュコマンドを受けるごとに２（ｐ−ｑ）回発行」される。また、統合温度情報Ｄｔｅｍｐ−２が自己温度情報Ｄｔｅｍｐ−０に対して同じ、またはより高温となる場合には、直接リフレッシュトリガＲＦＧＴ−２は、「フレッシュコマンドを２（ｑ−ｐ）回受けるごとに１回発行」される。そして、自己温度情報Ｄｔｅｍｐ−０が最高温の温度状態ｋの場合には、統合温度情報Ｄｔｅｍｐ−２が温度状態＃１乃至＃ｋの場合ごとに、直接リフレッシュトリガＲＦＧＴ−２は、「リフレッシュコマンドを受けるごとに２（ｐ−ｑ）回発行」される。
なお、統合温度情報Ｄｔｅｍｐ−２が自己温度情報Ｄｔｅｍｐ−０より低温となる組み合わせに対応して、直接リフレッシュトリガＲＦＧＴ−２をリフレッシュコマンドよりも高い頻度とするための構成として、例えば１つには逓倍器を設けることが考えられる。この逓倍器は、例えばオシレータなどにより構成できる。すなわち、オシレータについて、間接リフレッシュトリガＲＦＧＴ−１のパルスが入力されるごとに、上記の２（ｐ−ｑ）倍の個数に相当するパルスを生成するように構成すればよい。これにより、間接リフレッシュトリガＲＦＧＴ−１に同期し、かつ２（ｐ−ｑ）倍の周波数の直接リフレッシュトリガＲＦＧＴ−２が得られる。
先に述べたように、ここでは、温度状態を示す変数により１／２（ｋ−ｍ）で表される倍数によるリフレッシュレートであることを前提にしている。図９に示す真理値表の動作は、このリフレッシュレートに従って、常に、自己温度情報Ｄｔｅｍｐ−０に適合した頻度による直接リフレッシュトリガＲＦＧＴ−２のパルスが生成されるようになっている。
また、個別制御モードの場合には、モード切り替え信号ＴＲＮＭＯＤＥが「Ｌ」とされたうえで、次のようになる。すなわち、統合温度情報Ｄｔｅｍｐ−２については無視し、出力選択温度情報Ｄｔｅｍｐ−１の温度状態＃１乃至＃ｋの場合ごとに、直接リフレッシュトリガＲＦＧＴ−２は、「リフレッシュコマンドを受けるごとに発行」される。
なお、リフレッシュ制御回路６００の論理回路による構成は図４に限定されるものではなく、例えば図７の真理値表、または上記図８、図９の真理値表を満たすようにして構成されればどのような回路構成が採られてもよい。
＜第２の実施の形態＞
［積層型のメモリシステムの概要例］
これまで説明した本発明の実施の形態としてのメモリシステム１００は、例えば各メモリ２００とロジック３００の物理的配置については特に限定はない。例えば、メモリ２００とロジック３００としての各チップを平面方向において異なる位置に配置するような態様も、本発明の第１の実施の形態には含められる。これに対して、本発明の第２の実施の形態としては、メモリ２００とロジック３００のチップを積層して、いわゆる積層型のメモリシステムとして形成した場合に対応するものとなる。積層型とすることで、例えばメモリシステム２００としての物理的なモジュールのサイズを大幅に縮小することが可能になる。
図１０は、本発明の第２の実施の形態となる積層型のメモリシステム１００として、メモリ２００とロジック３００の物理的な配置例を側面方向より示している。この図に示すメモリシステム１００は、先ず、最上段（初段）から下の段にかけて、順に、第１メモリ２００−１から第ｎメモリ２００−ｎを順に配置している。そのうえで、最終段の第ｎメモリ２００−ｎの下に対してロジック３００を配置している。
また、本発明の第２の実施の形態のメモリシステム１００は、積層型として、メモリ２００とロジック３００のチップ間の電気的な接続に、ＴＳＶ（シリコン貫通ビア：Through Silicon Via）を採用するものとしている。ＴＳＶは、シリコン製半導体チップの内部を垂直に貫通する電極であり、例えばこれまでのワイヤボンディング接続に代替するものとして用いられる。
この図では、例えば２段目の第２メモリ２００−２から最下段（最終段）の第ｎメモリ２００−ｎのそれぞれにおいてＴＳＶ４００が形成されている場合が示されている。また、この場合には、ＴＳＶ４００が形成される各メモリ２００−２乃至ｎにおけるチップ表面と裏面とにおいて、その形成されたＴＳＶ４００が表出する位置に対しては接合用の電極としてマイクロバンプ５００が設けられる。隣接する上段、下段のチップとの直接の接続は、このマイクロバンプ５００同士を接合することにより行うこととしている。
そのうえで、図においては、積層された状態の第２メモリ２００−２から第ｎメモリ２００−ｎのそれぞれにおいて、ＴＳＶ４００をチップの平面方向において互いに同じ位置に設けた状態が示されている。これにより、第１メモリ２００−１から第ｎメモリ２００−ｎおよびロジック３００との間で共通の信号路を形成することが可能になる。
ここで、メモリシステムを積層型とする構成と、先に述べた従来の温度情報の配線とを組み合わせたとする。この場合には、各メモリの自己温度情報は個別にロジックと接続する必要があるために、それぞれ別の配線となる。そのうえ、これらの配線はＴＳＶを共有できない。このために、例えば中段のメモリは、これより上段のメモリの各々から引き出された自己温度情報の配線を通過させるためのＴＳＶを設けなければならない。この自己温度情報のためのＴＳＶは、例えば下段のメモリになるにつれて増加していくことになる。すなわち、この場合にはメモリチップについて、その積層される段ごとに、ＴＳＶの形成数が異なるものを作り分けなければならなくなる。例えばこれはコストアップなどの要因ともなるために好ましいことではない。
従来の場合においてこれを避けようとすれば、例えばロジックに最も近い最下段のメモリの温度情報だけをロジックに入力させることになる。この場合、ロジックは、この最下段のメモリの温度情報のみに基づいて、各メモリに対して共通にリフレッシュコマンドを発行してリフレッシュ制御を実行するという、最も単純なリフレッシュ制御になってしまう。積層型は、例えば具体的には、上層側はヒートシンクに近いために低温の傾向であるのに対して、下層側はヒートシンクから遠いために熱がこもるなどして高温となりやすい。すなわち、上層側と下層側との間での温度差が大きい。このために、例えばメモリの全てに対して適切に頻度でリフレッシュ動作を行わせることが非常に難しくなる。これに対して本発明の第２の実施の形態では、以降説明するようにして温度情報を配線する。
［チップ間の配例］
図１１は、本発明の第２の実施の形態のメモリシステム１００におけるチップ間の物理的な配線の態様例を示している。なお、この図の第１メモリ２００−１において示される各機能回路ブロックの構成は図２と同様である。残る第２メモリ２００−２から第ｎメモリ２００−ｎも同じ構成が採られているものとする。すなわち、第１メモリ２００−１から第ｎメモリ２００−ｎとしてのメモリチップは同じ規格により製造されているものとする。また、ロジック３００の内部構成は、図１と同様となる。
また、本発明の第２の実施の形態においても、コマンドＣＭＤおよび温度情報Ｄｔｅｍｐ−１乃至３についてのメモリチップとロジックチップ間の入出力態様は、図１と同様である。
本発明の実施の形態においては、図示するようにして、第１メモリ２００−１から第ｎメモリ２００−ｎにおいて、ＣＭＤ用ＴＳＶ４００ａと統合温度用ＴＳＶ４００ｂとを備える。
図１に示したように、コマンドＣＭＤは、第１メモリ２００−１から第ｎメモリ２００−ｎの各メモリとロジック３００との間で信号路を共有する。そこで、第１メモリ２００−１から第ｎメモリ２００−ｎの各チップの同じ位置にＣＭＤ用ＴＳＶ４００ａを形成する。そして、図示するように、このＣＭＤ用ＴＳＶ４００ａを互いに上下で隣接し合うチップのマイクロバンプ５００の接合を介して接続する。また、第１メモリ２００−１から第ｎメモリ２００−ｎの各メモリにおいては、ＣＭＤ用ＴＳＶ４００ａとリフレッシュコマンドデコーダ２１０におけるコマンド入力端子とを接続する。また、ロジック３００においてはメモリコントローラ３１０のコマンド出力端子と、ＣＭＤ用ＴＳＶ４００と同じ位置に設けたマイクロバンプ５００とを接続する。これにより、メモリコントローラ３１０からのコマンドＣＭＤを、共通の信号路を経由して各メモリ２００−１乃至２００−ｎのリフレッシュコマンドデコーダ２１０に対して共通に出力させることができる。
また、同じく図１に示したように、統合温度情報Ｄｔｅｍｐ−２は、第１メモリ２００−１から第ｎメモリ２００−ｎの各メモリの間で信号路を共有する。そこで、上記第ＣＭＤ用ＴＳＶ４００ａとは別に、第１メモリ２００−１から第ｎメモリ２００−ｎの各チップの同じ位置に統合温度用ＴＳＶ４００ｂを形成する。そして、この統合温度用ＴＳＶ４００ｂに対応するマイクロバンプ５００を、互いに上下で隣接し合うチップ間で接合して接続する。また、第１メモリ２００−１から第ｎメモリ２００−ｎの各メモリにおいては、統合温度用ＴＳＶ４００ｂとリフレッシュ制御回路６００における統合温度情報対応の入出力端子とを接続する。これにより、第ｎメモリ２００−ｎから出力させた統合温度情報Ｄｔｅｍｐ−２を、共通の信号路を経由して残る上段の各メモリ２００−１乃至ｎ−１のリフレッシュ制御回路６００に対して共通に入力させることができる。
また、図１に示したように、最終段以外の１つのメモリから出力される出力選択温度情報Ｄｔｅｍｐ−１は、次段のメモリ２００に対して入力選択温度情報Ｄｔｅｍｐ−３として入力されるようにする必要がある。また、最終段の第ｎメモリ２００−１からは統合温度情報Ｄｔｅｍｐ−２を出力選択温度情報Ｄｔｅｍｐ−１として出力されるようにする必要がある。
これに対応して、各メモリ２００において、出力選択温度情報Ｄｔｅｍｐ−１を出力するための出力選択温度情報用マイクロバンプ５００ａについては、そのチップの下側面における同じ位置に設ける。また、各メモリ２００において、入力選択温度情報Ｄｔｅｍｐ−３を入力するための入力選択温度情報用マイクロバンプ５００ｂについては、そのチップの上側面の平面方向において、出力選択温度情報用マイクロバンプ５００ａと同じ位置に設ける。ただし、最上段の第１メモリ２００−１については、入力選択温度情報用マイクロバンプ５００ｂを設ける必要はない。これにより、第１メモリ２００−１におけるリフレッシュ制御回路６００に対する入力選択温度情報Ｄｔｅｍｐ−３の入力端子はオープンとなる。また、ロジック３００としてのチップの上側面の平面方向においては、統合温度情報Ｄｔｅｍｐ−２を入力するための統合温度情報用マイクロバンプ５００ｃを、メモリ２００の出力選択温度情報用マイクロバンプ５００ａと同じ位置に設ける。
そして、互いに上下で隣接し合うメモリチップ間で、出力選択温度情報用マイクロバンプ５００ａと入力選択温度情報用マイクロバンプ５００ｂとを接合する。また、最終段の第ｎメモリ２００−ｎとロジック３００とのチップ間では、出力選択温度情報用マイクロバンプ５００ａと統合温度情報用マイクロバンプ５００ｃとを接合する。これにより、上記の統合温度情報Ｄｔｅｍｐ−２のための信号経路が、積層型のメモリシステム１００において形成される。
なお、出力選択温度情報用マイクロバンプ５００ａ、入力選択温度情報用マイクロバンプ５００ｂ、および統合温度用ＴＳＶ４００ｂとこれに対応して設けられるマイクロバンプ５００が、特許請求の範囲に記載の電極の一例となる。
このように本発明の第２の実施の形態では、温度情報のための物理的配線に関して各メモリ２００で同じ構造とすることができる。具体的には、メモリ２００ごとに、同じ位置に対して各１つの統合温度用ＴＳＶ４００、出力選択温度情報用マイクロバンプ５００ａ、および入力選択温度情報用マイクロバンプ５００ｂを設ければよい。これにより、メモリシステム１００を形成するために積層するメモリ２００の全てについて同じプロセスで製造したものを利用でき、また、これらのメモリ２００およびロジック３００との間で温度情報を入出力させるための配線が簡易化される。
なお、本発明の実施の形態は本発明を具現化するための一例を示したものであり、本発明の実施の形態において明示したように、本発明の実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本発明の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本発明は実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
１００ メモリシステム
２００ メモリ
２１０ リフレッシュコマンドデコーダ
２２０ 温度センサー
２３０ リフレッシュアドレスカウンタ
２４０ ロウ制御回路
２５０ メモリアレイ
３００ ロジック
３１０ メモリコントローラ
４００ ＴＳＶ
５００ マイクロバンプ
５００ａ 出力選択温度情報用マイクロバンプ
５００ｂ 入力選択温度情報用マイクロバンプ
５００ｃ 統合温度情報用マイクロバンプ
６００ リフレッシュ制御回路
６１０ 温度情報選択部
６２０ スイッチ部
６３０ トリガ発行頻度設定部

Claims (11)

  1. 温度状態を検出して自己温度情報を生成する温度センサーと、
    前段の記憶制御装置から入力された選択温度情報が示す温度状態と前記自己温度情報が示す温度状態とに基づいて前記入力された選択温度情報と前記自己温度情報の何れかを選択して、当該選択した外部出力温度情報または前記自己温度情報を選択温度情報として次段の記憶制御装置に出力する温度情報選択部と、
    最終段の記憶制御装置において得られる選択温度情報である統合温度情報が示す温度状態に対応してその送信頻度が設定されるリフレッシュコマンドを受信するリフレッシュコマンド受信部と、
    前記リフレッシュコマンドの受信に応じて、前記最終段の記憶制御装置から入力された前記統合温度情報と前記自己温度情報とに基づいてメモリアレイにリフレッシュ動作を実行させるためのリフレッシュトリガの発行頻度を設定するトリガ発行頻度設定部と
    を具備する記憶制御装置。
  2. 前記トリガ発行頻度設定部は、前記リフレッシュトリガの発行頻度として、前記リフレッシュコマンドの所定の単位受信回数に対する前記リフレッシュトリガの発行回数を設定する
    請求項１記載の記憶制御装置。
  3. 前記トリガ発行頻度設定部は、前記リフレッシュコマンドの受信に応じた頻度で発行させた暫定リフレッシュトリガに対して前記発行回数に対応する発行頻度に変更する処理を行って前記リフレッシュトリガとして出力する
    請求項２記載の記憶制御装置。
  4. 当該記憶制御装置が最終段の記憶制御装置ではない場合には最終段の記憶制御装置から出力された前記統合温度情報を前記発行頻度設定部に入力させるための信号経路を形成し、当該記制御憶装置が最終段の記憶制御装置である場合には前記温度情報選択部から出力された前記選択温度情報を前記統合温度情報として前記発行頻度設定部に入力させるための信号経路と前記統合温度情報として外部の他の記憶制御装置に出力させるための信号経路とを形成する信号切替部をさらに備える
    請求項１記載の記憶制御装置。
  5. 前記温度情報選択部は、当該記憶制御装置が初段の記憶制御装置である場合には前記入力した選択温度情報が示す温度状態に係わらず前記自己温度情報を選択して前記選択温度情報として出力する
    請求項１記載の記憶制御装置。
  6. 前記選択温度情報を次段の記憶制御装置に出力するための電極は、当該記憶制御装置の下面において、当該記憶制御装置が他の記憶制御装置と積層された状態のもとで下段に隣接して位置する前記次段の記憶制御装置の上面において設けられる前記選択温度情報を入力するための電極と同じとなる位置に設けられる
    請求項１記載の記憶制御装置。
  7. 前記選択温度情報を前段の記憶制御装置から入力するための電極は、当該記憶制御装置の上面において、当該記憶制御装置が他の記憶制御装置と積層された状態のもとで上段に隣接して位置する前記前段の記憶制御装置の下面において設けられる前記選択温度情報を出力するための電極と同じとなる位置に設けられる
    請求項１記載の記憶制御装置。
  8. 前記統合温度情報が入力または出力されるための電極は、貫通電極を有して成るとともに、当該記憶制御装置が他の記憶制御装置と積層された状態のもとで前記他の記憶制御装置において前記統合温度情報の信号経路の一部として設けられる貫通電極と同じとなる位置に設けられる
    請求項１記載の記憶制御装置。
  9. メモリアレイと、
    温度状態を検出して自己温度情報を生成する温度センサーと、
    前段の記憶装置から入力した選択温度情報が示す温度状態と前記自己温度情報が示す温度状態とに基づいて、この入力した選択温度情報と前記自己温度情報の何れかを選択して、当該選択した外部出力温度情報または前記自己温度情報を選択温度情報として次段の記憶装置に出力する温度情報選択部と、
    最終段の記憶制御装置において得られる選択温度情報である統合温度情報が示す温度状態に対応してその送信頻度が設定されるリフレッシュコマンドを受信するリフレッシュコマンド受信部と、
    前記リフレッシュコマンドの受信に応じて、前記最終段の記憶制御装置から入力された前記統合温度情報と前記自己温度情報とに基づいて前記メモリアレイにリフレッシュ動作を実行させるためのリフレッシュトリガの発行頻度を設定するトリガ発行頻度設定部と
    を具備する記憶装置。
  10. 積層される複数の記憶装置を具備し、
    前記記憶装置の各々は、
    メモリアレイと、
    温度状態を検出して自己温度情報を生成する温度センサーと、
    当該記憶装置の前段に隣接して位置する前段記憶装置がない場合には前記自己温度情報を出力し、前記前段記憶装置がある場合にはこの前段記憶装置から入力した選択温度情報が示す温度状態と前記自己温度情報が示す温度状態とに基づいて、この入力した選択温度情報と前記自己温度情報の何れかを選択して、当該選択した外部出力温度情報または前記自己温度情報を選択温度情報として、当該記憶装置の下段に隣接して位置する下段記憶装置またはリフレッシュ動作制御装置に出力する温度情報選択部と、
    最下段の記憶制御装置において得られる選択温度情報である統合温度情報が示す温度状態に対応してその送信頻度が設定されるリフレッシュコマンドを受信するリフレッシュコマンド受信部と、
    前記リフレッシュコマンドの受信に応じて、前記最終段の記憶制御装置から入力された前記統合温度情報と前記自己温度情報とに基づいて前記メモリアレイにリフレッシュ動作を実行させるためのリフレッシュトリガの発行頻度を設定するトリガ発行頻度設定部と、
    前記選択温度情報を前記下段記憶装置に出力するために当該記憶装置の下面に設けられる電極であり、前記下段記憶装置の上面において設けられる前記選択温度情報を入力するための電極と同じとなる位置に設けられる選択温度情報出力用電極と、
    前記選択温度情報を前段の記憶装置から入力するために当該記憶装置の上面に設けられる電極であり、前記上段記憶装置の下面において設けられる前記選択温度情報を出力するための電極と同じとなる位置に設けられる選択温度情報入力用電極と、
    前記統合温度情報が入力または出力されるための貫通電極を有して成る電極であり、他の記憶装置において前記統合温度情報の信号経路の一部として設けられる貫通電極と同じとなる位置に設けられる統合温度情報用電極と
    を具備する記憶装置システム。
  11. 積層される複数のチップ状の記憶装置とリフレッシュ動作制御装置を具備し、
    前記記憶装置の各々は、
    メモリアレイと、
    温度状態を検出して自己温度情報を生成する温度センサーと、
    当該記憶装置の前段に隣接して位置する前段記憶装置がない場合には前記自己温度情報を出力し、前記前段記憶装置がある場合にはこの前段記憶装置から入力した選択温度情報が示す温度状態と前記自己温度情報が示す温度状態とに基づいて、この入力した選択温度情報と前記自己温度情報の何れかを選択して、当該選択した外部出力温度情報または前記自己温度情報を選択温度情報として、当該記憶装置の下段に隣接して位置する下段記憶装置または前記リフレッシュ動作制御装置に出力する温度情報選択部と、
    リフレッシュコマンドを受信するリフレッシュコマンド受信部と、
    最下段の記憶制御装置において得られる選択温度情報である統合温度情報を入力し、前記リフレッシュコマンドの受信に応じて、前記入力された統合温度情報と前記自己温度情報とに基づいて前記メモリアレイにリフレッシュ動作を実行させるためのリフレッシュトリガの発行頻度を設定するトリガ発行頻度設定部と、
    前記選択温度情報を前記下段記憶装置に出力するために当該記憶装置の下面に設けられる電極であり、前記下段記憶装置の上面において設けられる前記選択温度情報を入力するための電極と同じとなる位置に設けられる選択温度情報出力用電極と、
    前記選択温度情報を前段の記憶装置から入力するために当該記憶装置の上面に設けられる電極であり、前記上段記憶装置の下面において設けられる前記選択温度情報を出力するための電極と同じとなる位置に設けられる選択温度情報入力用電極と、
    前記統合温度情報が入力または出力されるための貫通電極を有して成る電極であり、他の記憶装置において前記統合温度情報の信号経路の一部として設けられる貫通電極と同じとなる位置に設けられる統合温度情報用電極とを備え、
    前記リフレッシュ動作制御装置は、
    前記最下段の記憶制御装置から入力した前記統合温度情報に基づいて設定した送信頻度に従って前記リフレッシュコマンドを前記記憶装置の各々に対してブロードキャストにより送信するコマンド送信部と、
    前記統合温度情報が入力されるために当該リフレッシュ動作制御装置の上面に設けられる電極であり、当該リフレッシュ動作制御装置の上段に隣接して位置する最下段の記憶装置の前記選択温度情報出力用電極と同じとなる位置に設けられる統合温度情報入力用電極とを備える
    記憶装置システム。
JP2010036311A 2010-02-22 2010-02-22 記憶制御装置、記憶装置、記憶装置システム Pending JP2011170943A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010036311A JP2011170943A (ja) 2010-02-22 2010-02-22 記憶制御装置、記憶装置、記憶装置システム
US12/929,272 US8724415B2 (en) 2010-02-22 2011-01-12 Storage control device controlling refresh frequency based on temperature
KR1020110011387A KR101791861B1 (ko) 2010-02-22 2011-02-09 기억 제어 장치, 기억 장치, 기억 장치 시스템
CN201110038109.0A CN102163452B (zh) 2010-02-22 2011-02-15 存储控制设备、存储设备和存储设备***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010036311A JP2011170943A (ja) 2010-02-22 2010-02-22 記憶制御装置、記憶装置、記憶装置システム

Publications (1)

Publication Number Publication Date
JP2011170943A true JP2011170943A (ja) 2011-09-01

Family

ID=44464638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010036311A Pending JP2011170943A (ja) 2010-02-22 2010-02-22 記憶制御装置、記憶装置、記憶装置システム

Country Status (4)

Country Link
US (1) US8724415B2 (ja)
JP (1) JP2011170943A (ja)
KR (1) KR101791861B1 (ja)
CN (1) CN102163452B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013101728A (ja) * 2011-11-07 2013-05-23 Elpida Memory Inc 半導体装置
JP2014531698A (ja) * 2011-09-30 2014-11-27 インテル コーポレイション 熱データを用いた３次元積層メモリのための動的動作
US9711487B2 (en) 2015-04-08 2017-07-18 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip package
WO2018096632A1 (ja) * 2016-11-24 2018-05-31 オリンパス株式会社 データ処理装置、コンピュータ読取可能媒体、データ処理方法、及びプログラム
US10172564B2 (en) 2016-11-24 2019-01-08 Olympus Corporation Apparatus, computer-readable medium, and method for detecting biological data of target patient from attachable sensor attached to target patient
US10199085B2 (en) 2014-08-27 2019-02-05 Renesas Electronics Corporation Semiconductor device
US10324833B2 (en) 2015-10-27 2019-06-18 Toshiba Memory Corporation Memory controller, data storage device, and memory control method

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101190688B1 (ko) * 2010-11-29 2012-10-12 에스케이하이닉스 주식회사 반도체 장치, 반도체 시스템 및 그 내부정보 출력방법
JP2014048972A (ja) * 2012-08-31 2014-03-17 Fujitsu Ltd 処理装置、情報処理装置、及び消費電力管理方法
US9823990B2 (en) * 2012-09-05 2017-11-21 Nvidia Corporation System and process for accounting for aging effects in a computing device
US9269417B2 (en) * 2013-01-04 2016-02-23 Intel Corporation Memory refresh management
KR20140089982A (ko) * 2013-01-08 2014-07-16 삼성전자주식회사 적층된 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US9165668B1 (en) * 2013-07-29 2015-10-20 Western Digital Technologies, Inc. Data retention monitoring using temperature history in solid state drives
JP2015041395A (ja) 2013-08-20 2015-03-02 キヤノン株式会社 情報処理装置及びその制御方法、並びに、そのプログラムと記憶媒体
JP2015219927A (ja) * 2014-05-14 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
US9939328B2 (en) * 2015-03-12 2018-04-10 Qualcomm Incorporated Systems, apparatus, and methods for temperature detection
US10025685B2 (en) * 2015-03-27 2018-07-17 Intel Corporation Impedance compensation based on detecting sensor data
US10223311B2 (en) 2015-03-30 2019-03-05 Samsung Electronics Co., Ltd. Semiconductor memory device for sharing inter-memory command and information, memory system including the same and method of operating the memory system
KR102354987B1 (ko) 2015-10-22 2022-01-24 삼성전자주식회사 온도에 따라 셀프 리프레쉬 사이클을 제어하는 리프레쉬 방법
JP6756965B2 (ja) * 2016-12-09 2020-09-16 富士通株式会社 半導体装置及び半導体装置の制御方法
KR20180081989A (ko) * 2017-01-09 2018-07-18 삼성전자주식회사 메모리 장치 및 그것의 리프레시 방법
US9857978B1 (en) 2017-03-09 2018-01-02 Toshiba Memory Corporation Optimization of memory refresh rates using estimation of die temperature
US10115437B1 (en) * 2017-06-26 2018-10-30 Western Digital Technologies, Inc. Storage system and method for die-based data retention recycling
CN109298833B (zh) * 2017-07-24 2021-05-04 三星电子株式会社 存储设备及对包括其的电子设备的温度控制
JP2020144589A (ja) * 2019-03-06 2020-09-10 キオクシア株式会社 メモリシステム
US11507641B2 (en) * 2019-05-31 2022-11-22 Advanced Micro Devices, Inc. Temperature-based adjustments for in-memory matrix multiplication
US11250902B2 (en) * 2019-09-26 2022-02-15 Intel Corporation Method and apparatus to reduce power consumption for refresh of memory devices on a memory module
CN111145807B (zh) * 2019-12-10 2021-12-31 深圳市国微电子有限公司 一种3d堆叠存储器的温控自刷新方法及温控自刷新电路
KR20220062756A (ko) * 2020-11-09 2022-05-17 삼성전자주식회사 메모리 장치, 스토리지 모듈, 호스트 및 이들의 동작 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4768170A (en) * 1986-06-06 1988-08-30 Intel Corporation MOS temperature sensing circuit
JP3871853B2 (ja) * 2000-05-26 2007-01-24 株式会社ルネサステクノロジ 半導体装置及びその動作方法
JP2003100074A (ja) * 2001-09-21 2003-04-04 Seiko Epson Corp 集積回路の温度変化に応じた動作制御
KR100455393B1 (ko) * 2002-08-12 2004-11-06 삼성전자주식회사 리프레시 플래그를 발생시키는 반도체 메모리 장치 및반도체 메모리 시스템.
JP4477429B2 (ja) 2003-11-05 2010-06-09 富士通マイクロエレクトロニクス株式会社 半導体集積回路
KR100611775B1 (ko) * 2003-12-29 2006-08-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
KR100666928B1 (ko) * 2004-02-19 2007-01-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
JP2005253562A (ja) 2004-03-10 2005-09-22 Sri Sports Ltd アイアンゴルフクラブヘッド及びそれを用いたアイアンゴルフクラブ
US7233538B1 (en) * 2004-08-02 2007-06-19 Sun Microsystems, Inc. Variable memory refresh rate for DRAM
JP4838518B2 (ja) * 2005-02-22 2011-12-14 富士通セミコンダクター株式会社 半導体記憶装置
US7450456B2 (en) * 2005-03-30 2008-11-11 Intel Corporation Temperature determination and communication for multiple devices of a memory module
JP4423453B2 (ja) * 2005-05-25 2010-03-03 エルピーダメモリ株式会社 半導体記憶装置
DE102005025168B4 (de) * 2005-06-01 2013-05-29 Qimonda Ag Elektronische Speichervorrichtung und Verfahren zum Betreiben einer elektronischen Speichervorrichtung
KR100725992B1 (ko) * 2005-11-04 2007-06-08 삼성전자주식회사 리프레시 정보에 따라 반도체 메모리 장치의 리프레시를제어하는 장치 및 그 방법
TWI303763B (en) * 2006-01-25 2008-12-01 Via Tech Inc Device and method for controlling refresh rate of memory
US7590473B2 (en) * 2006-02-16 2009-09-15 Intel Corporation Thermal management using an on-die thermal sensor
DE102006018921A1 (de) * 2006-04-24 2007-11-08 Infineon Technologies Ag Integrierter Halbleiterspeicher mit Auffrischung von Speicherzellen
JP4850578B2 (ja) * 2006-05-19 2012-01-11 富士通セミコンダクター株式会社 半導体記憶装置及びリフレッシュ周期制御方法
KR100837823B1 (ko) * 2007-01-11 2008-06-13 주식회사 하이닉스반도체 온도 정보를 공유하는 다수의 반도체 칩을 포함하는 멀티칩 패키지
US7760569B2 (en) * 2007-04-05 2010-07-20 Qimonda Ag Semiconductor memory device with temperature control
US7940591B2 (en) * 2008-09-03 2011-05-10 Mitchell Jr Paul Michael Methods and apparatuses for controlling fully-buffered dual inline memory modules
KR101596281B1 (ko) * 2008-12-19 2016-02-22 삼성전자 주식회사 온도 관련 공유 제어회로를 갖는 반도체 메모리 장치

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014531698A (ja) * 2011-09-30 2014-11-27 インテル コーポレイション 熱データを用いた３次元積層メモリのための動的動作
US9195577B2 (en) 2011-09-30 2015-11-24 Intel Corporation Dynamic operations for 3D stacked memory using thermal data
JP2013101728A (ja) * 2011-11-07 2013-05-23 Elpida Memory Inc 半導体装置
US10199085B2 (en) 2014-08-27 2019-02-05 Renesas Electronics Corporation Semiconductor device
US10593650B2 (en) 2015-04-08 2020-03-17 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip package
US10090281B2 (en) 2015-04-08 2018-10-02 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip package
US9711487B2 (en) 2015-04-08 2017-07-18 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip package
US10804248B2 (en) 2015-04-08 2020-10-13 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip package
US11289457B2 (en) 2015-04-08 2022-03-29 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip package
US11640955B2 (en) 2015-04-08 2023-05-02 Samsung Electronics Co., Ltd. Method and device for controlling operation using temperature deviation in multi-chip
US10324833B2 (en) 2015-10-27 2019-06-18 Toshiba Memory Corporation Memory controller, data storage device, and memory control method
US10172564B2 (en) 2016-11-24 2019-01-08 Olympus Corporation Apparatus, computer-readable medium, and method for detecting biological data of target patient from attachable sensor attached to target patient
WO2018096632A1 (ja) * 2016-11-24 2018-05-31 オリンパス株式会社 データ処理装置、コンピュータ読取可能媒体、データ処理方法、及びプログラム

Also Published As

Publication number Publication date
CN102163452B (zh) 2016-04-06
US20110205826A1 (en) 2011-08-25
CN102163452A (zh) 2011-08-24
KR20110096481A (ko) 2011-08-30
US8724415B2 (en) 2014-05-13
KR101791861B1 (ko) 2017-10-31

Similar Documents

Publication Publication Date Title
JP2011170943A (ja) 記憶制御装置、記憶装置、記憶装置システム
US8724417B2 (en) Semiconductor system and device, and method for controlling refresh operation of stacked chips
US9412435B2 (en) Pipeline-controlled semiconductor memory device with reduced power consumption and memory access time
US8547767B2 (en) Chip, multi-chip system in a method for performing a refresh of a memory array
US20150356048A1 (en) Method and apparatus for controlling access to a common bus by multiple components
US7260009B2 (en) Semiconductor integrated circuit
CN106782641B (zh) 层叠存储器件和半导体存储***
JP2002015575A (ja) 自動プリチャージ機能を有するメモリ回路及び自動内部コマンド機能を有する集積回路装置
US9881658B2 (en) Methods and apparatuses for master-slave detection
US20140355370A1 (en) Semiconductor system and semiconductor package
US20110103121A1 (en) Stacked semiconductor device and automatic chip recognition selection circuit
CN104282325A (zh) 具有读取定时信息的多数据速率存储器
US9508394B2 (en) Integrated circuit system and memory system
JP2011154744A (ja) 記憶装置
US8432763B2 (en) Integrated circuit
US7742469B2 (en) Data input circuit and semiconductor device utilizing data input circuit
CN102751966A (zh) 延迟电路和存储器的潜伏时间控制电路及其信号延迟方法
KR20120080360A (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
KR20050041701A (ko) 패킷 방식을 이용한 메모리 및 그것을 포함한 메모리 시스템
JP2007220233A (ja) 半導体記憶装置、半導体装置及び電子装置
KR20210134422A (ko) 메모리 디바이스에서의 커맨드 및 어드레스 스와핑의 집중식 배치
JP2000306380A (ja) 半導体集積回路装置
US8497724B2 (en) Circuit and method for delaying signal
KR100421251B1 (ko) 웨이브 파이프라이닝 구조의 데이터 출력 회로를 가지는동기식 반도체 메모리 장치
US20140002164A1 (en) Delay circuit and delay method using the same