KR101387895B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR101387895B1
KR101387895B1 KR1020070018937A KR20070018937A KR101387895B1 KR 101387895 B1 KR101387895 B1 KR 101387895B1 KR 1020070018937 A KR1020070018937 A KR 1020070018937A KR 20070018937 A KR20070018937 A KR 20070018937A KR 101387895 B1 KR101387895 B1 KR 101387895B1
Authority
KR
South Korea
Prior art keywords
circuit
driving
drive circuit
drive
signal
Prior art date
Application number
KR1020070018937A
Other languages
English (en)
Other versions
KR20070089075A (ko
Inventor
유스께 오이께
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20070089075A publication Critical patent/KR20070089075A/ko
Application granted granted Critical
Publication of KR101387895B1 publication Critical patent/KR101387895B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Logic Circuits (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Pulse Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

지연이 있는 회로를 구동하는 구동 회로를 구비한 반도체 장치는 입력 신호로서 구동 회로의 구동 신호를 수신하며, 이 구동 회로의 구동을 가속시키는 보조 구동 회로를 포함하고 있다.
디코더, 논리 회로, 구동기, 회로, 보조 구동 회로

Description

반도체 장치{SEMICONDUCTOR DEVICE}
도 1은 본 발명의 실시예를 보여주는 블록도이다.
도 2는 본 발명의 실시예에 따른 보조 구동 회로의 동작을 보여주는 타이밍 차트이다.
도 3a는 보조 구동 회로의 예시적인 구성을 보여주는 블록도이며, 도 3b는 보조 구동 회로의 타이밍 차트를 보여주고 있다.
도 4a 및 도 4b는 보조 구동 회로의 예시적인 구성을 보여주는 블록도이다.
도 5a 및 도 5b는 보조 구동 회로의 예시적인 구성을 보여주는 블록도이다.
도 6a 및 도 6b는 보조 구동 회로의 예시적인 구성을 보여주는 블록도이다.
도 7a는 보조 구동 회로의 예시적인 구성을 보여주는 블록도이고, 도 7b는 보조 구동 회로의 상승 에지(rising edge)를 보여주는 타이밍 차트를 도시하고 있다.
도 8a는 보조 구동 회로의 예시적인 구성을 보여주는 블록도이고, 도 8b는 보조 구동 회로의 하강 에지(falling edge)를 보여주는 타이밍 차트를 도시하고 있다.
도 9a 및 도 9b는 보조 구동 회로의 예시적인 구성을 보여주는 다이어그램이다.
도 10은 본 발명의 실시예를 보여주는 블록도이다.
도 11은 도 10에 도시된 보조 구동 회로의 동작을 보여주는 타이밍 차트이 다.
도 12는 본 발명의 실시예를 보여주는 블록도 및 보조 구동 회로의 동작을 보여주는 차이밍 차트를 도시하고 있다.
도 13은 본 발명의 실시예를 보여주는 블록도 및 보조 구동 회로의 동작을 보여주는 차이밍 차트를 도시하고 있다.
도 14은 본 발명의 실시예를 보여주는 블록도 및 보조 구동 회로의 동작을 보여주는 차이밍 차트를 도시하고 있다.
도 15은 본 발명의 실시예를 보여주는 블록도이다.
도 16은 도 15에 도시된 구성의 주요부를 보여주는 회로도이다.
도 17은 도 15에 도시된 보조 구동 회로의 동작을 보여주는 타이밍 차트이다.
도 18은 본 발명의 실시예 및 종래의 기술에 따른 분배형 파라미터 회로들의 부하(load)의 위치 및 구동 시간 간의 관계를 보여주는 다이어그램이다.
도 19는 본 발명의 실시예에 따른 반도체 장치가 고체 촬상 장치에 적용된 예를 보여주는 다이어그램이다.
도 20은 예시적인 픽셀부를 보여주는 회로도이다.
도 21은 본 발명의 실시예에 따른 반도체 장치가 저장 장치에 적용된 예를 보여주는 다이어그램이다.
도 22는 본 발명의 실시예에 따른 반도체 장치가 프로그래머블 논리 어레이(programmable logic array; PLA)에 적용된 예를 보여주는 다이어그램이다.
도 23은 종래 기술에 있어서 양측 구동의 구성을 보여주는 블록도이다.
도 24는 종래 기술에 있어서 일측 구동의 구성을 보여주는 블록도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 회로
20 구동기
21 디코더
22 논리 회로
30 보조 구동 회로
본 발명은 2006년 2월 27일자로 일본국 특허청에 출원된 일본국 특허 출원 JP 2006-049730에 관련된 주제를 포함하고 있으며, 이 출원의 전체 내용은 참조로서 본 명세서에 통합된다.
본 발명은 구동을 가속시키기 위한 수단이 있는 반도체 장치에 관한 것이다(또는 본 발명은 반도체 장치의 분야에 관한 것이다).
고체 촬상 장치(CMOS 이미지 센서, CCD), 저장 장치(SRAM, DRAM, ROM, 플래시 메모리 등), PLA(programmable logic array) 등에 대한 대부분의 제어 신호는 분배형 파라미터 회로로부터 형성되며, 구동 회로의 위치는 그의 배열 구조 때문에 일반적으로 제어 신호 라인의 단부에 제한되어 있다. 그러므로, 분배형 파라미터 회로의 구동에서, 제어 신호들의 지연(delay) 시간 차가 현저하다. 일반적으로, 구동 회로는 어드레싱용 어드레스 디코더부를 갖고 있다. 고체 촬상 장치는 종종 동작 모드를 선택하는 논리 회로를 갖고 있다. 도 23에 도시된 바와 같이, 분배형 파라미터 회로의 부하(1015)가 분배형 파라미터 회로의 양단에 배치된 구동 회로(1020 및 1020)에 의해 구동될 때, 신호 전송은 고속이지만, 양단에 디코더(1021) 및 논리 회로(1022)를 배치해야할 필요가 있으므로, 큰 영역이 필요하게 된다. 더욱이, 동일 신호 라인이 양단에 배선되어 있고, 이로 인해 배선 수가 증가하고 전력 소모가 증가한다. 한편, 도 24에 도시된 바와 같이, 분배형 파라미터 회로의 부하(1015)가 한쪽의 구동 회로(1020)에 의해 구동될 때(예를 들어, JP-A-2003-143485 (특허 참조 1)), 회로 영역이 상당히 줄어들 수 있지만, 연결되어 있는 구동 회로(1020)의 반대쪽에 있는 부하(1015)에서 신호 지연이 현저해지며, 이로 인해 회로 성능이 저하된다.
분배형 정수 부하(distributed constant load)가 양단으로부터 구동되는 양단의 구동시, 고속 전송이 실현되지만, 대규모 어드레스 디코더 및 논리 회로가 영역을 현저하게 증가시킨다는 단점이 나타난다. 더욱이, 동일한 신호 라인이 양단에 배선되어 있어서, 배선 수 및 전력 소모 증가라는 문제가 발생한다. 한편, 지 연 시간은 한쪽의 구동시에 현저하므로, 회로 성능이 저하되는 문제가 발생한다.
그러므로, 신호 전송을 가속시키기 위한 회로에서 지연 차를 감소시키기 위해 회로 규모를 효율적으로 줄이는 것이 바람직하다.
본 발명의 실시예는 지연이 있는 회로를 구동하는 구동 회로를 구비하는 반도체 장치에 관한 것이며, 이 반도체 장치는 구동 회로의 구동 신호를 입력 신호로서 수신하여, 구동 회로의 구동을 가속시키기 위한 보조 구동 회로를 구비하고 있다.
본 발명의 실시예에 있어서, 구동 회로는 지연이 있는 회로의 한쪽에 배치될 수 있으며, 구동 회로의 구동을 가속시키기 위한 보조 구동 회로는 지연이 있는 구동 회로의 다른 쪽에 배치될 수 있다. 그러므로, 보조 구동 회로가 구동 회로의 구동을 가속시킴은 물론이고 구동 회로의 영역이 줄어들기 때문에, 지연이 있는 회로의 고속 구동을 구현할 수 있다.
본 발명의 실시예에 따르면, 구동 회로의 구동을 가속시키며 입력 신호로서 구동 회로의 구동 신호를 수신하는 보조 구동 회로가 배치되어 있다. 그러므로, 구동 회로의 구동이 보조 구동 회로에 의해 가속되어 지연이 있는 회로의 고속 구동이 구현되는 장점을 얻을 수 있다. 더구나, 회로를 고속으로 구동하기 위하여 회로의 양단에 대규모의 구동 회로를 배치해야 할 필요가 없으며, 회로의 한쪽에 대규모 영역의 구동 회로를 제공하는 것으로 충분하다. 그러므로, 회로 규모가 급격하게 줄어들 수 있다. 앞서 설명한 바와 같이, 본 발명의 실시예에 따르면, 고속 구동 및 회로규모의 감소가 동시에 성취될 수 있다.
본 발명의 실시예는 도 1에 도시된 블록도를 참조로 설명될 것이다.
도 1에 도시된 바와 같이, 반도체 장치(1)는 회로(예를 들어, 분배형 파라미터 회로)를 가지고 있다. 회로(10)를 구동하는 구동 회로(20)는 회로의 한 단에 연결되어 있고, 구동 회로(20)의 구동을 가속시키는 보조 구동 회로(30)는 회로(10)의 다른 단에 연결되어 있다. 이 보조 구동 회로는 입력 신호로서 구동 회로(20)의 구동 신호를 수신한다. 한 예로서, 보조 구동 회로(30)는 논리 임계치 Vtha를 갖고 있는 논리로 형성된 레벨 감지 회로(NOT 요소들 중 하나)에서 입력 신호로서 회로(10)의 구동 신호를 수신하며, 레벨 감지 회로의 출력 신호 및 Enable 신호는 NAND 회로에 입력되고, NAND 회로의 출력 신호는 MOS 트랜지스터의 게이트에 입력되어, MOS 트랜지스터가 온 상태로 되어 구동이 상승한다. 더욱이, 보조 구동 회로(30)는 논리 임계치 Vthb를 갖고 있는 논리로 형성된 레벨 감지 회로(다른 NOT 요소)에서 입력 신호로서 회로(10)의 구동 신호를 수신하며, 레벨 감지 회로의 출력 신호 및 Enable 신호는 NOR 회로에 입력되고, NOR 회로의 출력 신호는 MOS 트랜지스터의 게이트에 입력되어, MOS 트랜지스터가 온 상태로 되어 구동이 하강한다. 여기서, 보조 구동 회로(30)는 회로의 한 단에 연결되어 있지만, 이 회로의 어떤 위치에 연결되어도 좋고 아니면 복수의 보조 구동 회로가 배치될 수도 있다. 이들 실시예는 이후 상세히 설명될 것이다.
예로서, 디코더(21)는 논리 회로(22)를 통해서 구동 회로(20)에 연결되어 있다. 보조 구동 회로(30)는 제어 신호 라인(회로(10)의 부하)(11)의 신호 레벨을 모니터한다. 구동 제어 회로가 천이를 확인할 때, 제어 신호 라인(11)을 구동하기 시작한다. 제어 신호 라인(11)은 트리거이기 때문에, 디코더 및 논리 회로는 불필요하다. 이 예에서, 구동 회로(20)에 대한 트리거인 Enable 신호는 보조 구동 회로(30)에 대한 활성 신호이다. 보조 구동 회로(30)의 회로 구성은 예로서 도시되어 있다. 그러한 회로 구성은 입력 신호로서 구동 신호를 수신하여 구동 회로(20)의 구동을 가속시키기에 충분할 수 있다.
다음에는, 도 2는 회로(10)가 디코더(21) 및 논리 회로(22)에 의해 선택될 때 실행되는 보조 구동 회로(30)의 동작을 보여주는 타이밍 차트이다. 여기서, Enable 신호는 구동 회로(20)에 대한 트리거 신호이다. SIGL, SIGM 및 SIGR은 각각 회로(10)의 왼쪽 단, 가운데 그리고 오른쪽 단에 있는 전압이다. TRGr 및 TRGf는 보조 구동 회로(30)의 내부 신호의 전압이다. Vtha 및 Vthb는 입력으로서 제어 신호 라인(11)을 수신하는 논리 회로에 대한 논리 임계치이다.
도 2에 도시된 바와 같이, Enable 신호가 하이로 턴되면, 구동 회로(20)는 제어 신호 라인(11)을 하이 레벨로 턴시킨다. 이때, 왼쪽 단(왼쪽 단의 전압 SIGL)에서 구동이 빠르게 상승함에 반해서, 분배형 정수 부하(distributed constant load) 때문에 가운데(가운데의 전압 SIGM) 및 오른쪽 단(오른쪽 단의 SIGR)에서는 구동이 천천히 상승한다. 오른쪽 단의 신호(오른쪽 단의 전압 SIGR)가 논리 임계치 Vtha를 초과할 때, 보조 구동 회로(30)의 내부 신호 TRGr이 바뀐다. Enable 신호가 하이이므로, 보조 구동 회로(30)는 하이 레벨을 제어 신호 라인(11)에 제공해서 상승 신호 천이를 가속시킨다. 또한, Enable 신호가 하이로 턴되므로, 보조 구동 회로(30)의 로우 레벨을 제공하는 트랜지스터가 강제적으로 불능 상태가 된다.
Enable 신호가 로우로 턴할 때, 로우 레벨이 왼쪽 단으로부터 전파되어, 오른쪽 단에서 레벨이 유사하게 천천히 바뀐다. 이때, 보조 구동 회로(30)의 하이 레벨을 제공하는 트랜지스터는 Enable 신호에 의해 강제로 불능 상태가 된다. 오른쪽 단의 전압 SIGR이 Vthb를 초과할 때, 보조 구동 회로(30)의 내부 신호 TRGf가 바뀌고, 보조 구동 회로(30)는 로우 레벨을 제어 회로 라인(11)에 제공한다. 따라서, 하강 신호 천이가 가속된다.
입력으로서 보조 구동 회로(30)의 제어 신호 라인(11)을 갖고 있는 논리는 하이 레벨 및 로우 레벨에서 동일한 회로를 공유할 수 있다. 그러나, 분리해서 각 논리 레벨을 다르게 만들 수 있으며, 이는 구동기가 좀 더 효율적으로 구동을 가속시키게 해준다. 예를 들어, 논리 임계치 Vtha는 상승 에지에서 구동의 가속시에는 로우로 설정되고, 논리 임계치 Vthb는 하강 에지에서 구동의 가속시에는 하이로 설정되므로, 보조 구동 회로(30)를 구동하기 위한 타이밍은 각 레벨에서 속도가 증가할 수 있다. 이 실시예에 대한 설명은 후에 상세히 설명될 것이다.
더욱이, 보조 구동 회로는 하이 레벨 및 로우 레벨뿐만 아니라 복수의 소정 전압 공급을 위해 배치될 수 있다. 예를 들어, 4 종류의 전압이 제공될 때, 이들 중에서 2 종류의 전압에 대한 가속 구동기가 배치될 수 있다. 따라서, 회로 영역의 효율이 높아질 수 있다. 이 예에 대한 설명은 나중에 상세히 설명될 것이다.
다음에는, 보조 구동 회로가 상세히 설명될 것이다. 아래의 설명에서, 회 로(10)는 분배형 파라미터 회로인 것으로 간주한다.
도 3a는 가속을 위한 입력으로서 구동 신호 그 자체를 수신하는 보조 구동 회로(301)의 구성을 보여주고 있으며, 도 3b는 보조 구동 회로(301)를 설명하기 위한 타이밍 차트를 도시하고 있다.
도 3a 및 도 3b에 도시된 바와 같이, 입력 IN은 로우 레벨로부터 하이 레벨로 바뀌며, 그럼으로써 구동 회로(20)는 분배형 파라미터 회로 SIG를 구동한다.
분배형 파라미터 회로 SIG가 부하(15)를 가지고 있을 때, 점선으로 나타낸 바와 같이 신호 천이에서 지연이 발생한다. 보조 구동 회로(30)가 보조 구동 회로(30)의 활성/비활성을 스위칭하는 보조 구동 회로의 활성 신호 ACLE에 의해서 활성될 때, 보조 구동 회로(30)의 내부 신호의 전압 TRG는, 분배형 파라미터 회로 SIG가 논리 임계치 Vth를 초과한 시점에서 바뀌며, 이후 보조 구동 회로(30)는 분배형 파라미터 회로 SIG를 구동한다. 이와 같이, 분배형 파라미터 회로 SIG의 신호 천이를 가속시키는 장점을 얻을 수 있다.
도 4a 및 도 4b는 상승 에지를 가속시키는 예시적인 보조 구동 회로를 보여주는 블록도이고, 도 5a 및 도 5b는 하강 에지를 가속시키는 예시적인 보조 구동 회로를 보여주는 블록도이고, 도 6a 및 도 6b는 상승 에지 및 하강 에지를 가속시키는 예시적인 보조 구동 회로를 보여주는 블록도이다.
도 4a에 도시된 바와 같이, 상승 에지를 가속시키는 보조 구동 회로(301)는, 회로로부터의 입력 신호 SIG 및 보조 구동 회로의 활성 신호 ACLE를 갖고 있는 NOT 요소의 출력 신호를 입력으로서 수신하는 AND 회로와 출력 신호가 게이트에 입력되 는 MOS 트랜지스터로 구성된 AND 논리를 이용한다.
도 4b에 도시된 바와 같이, 상승 에지를 가속시키는 보조 구동 회로(302)는, 입력으로서 회로로부터의 입력 신호 SIG를 갖고 있는 NOT 요소가 NOT 회로에 직렬로 연결되고, 출력 신호가 제1 MOS 트랜지스터의 게이트에 입력되며, 보조 구동 회로의 활성 신호 ACLE가 NOT 회로에 입력되며, 그의 출력 신호가 제1 MOS 트랜지스터에 직렬 연결된 제2 MOS 트랜지스터의 게이트에 연결되며, 제1 MOS 트랜지스터가 입력 신호 라인에 연결되게 구성되어 있다.
도 5a 도시된 바와 같이, 하강 에지를 가속시키는 보조 구동 회로(303)는 회로로부터의 입력 신호 SIG와 보조 구동 회로의 활성 신호 ACLE을 갖고 있는 NOT 요소의 출력 신호를 입력으로서 수신하는 NAND 회로, 및 출력 신호가 게이트에 입력되며 MOS 트랜지스터 중 하나는 입력 신호 측에 연결되어 있으며 다른 MOS 트랜지스터는 접지되어 있는 MOS 트랜지스터로 구성된 NAND 논리를 이용한다.
도 5b에 도시된 바와 같이, 하강 에지를 가속시키는 보조 구동 회로(304)는, 회로로부터의 입력 신호 SIG를 갖고 있는 NOT 요소가 NOT 회로에 직렬로 연결되어 있고, 출력 신호가 제1 MOS 트랜지스터의 게이트에 입력되고, 보조 구동 회로의 활성 신호 ACLE이 NOT 회로에 입력되며, 그의 출력 신호는 제1 MOS 트랜지스터에 직렬로 접속된 제2 MOS 트랜지스터의 게이트에 입력되며, 제1 MOS 트랜지스터는 입력 신호 라인에 연결되어 있고, 제2 MOS 트랜지스터는 접지되어 있는 구성으로 되어 있다.
도 6a에 도시된 바와 같이, 보조 구동 회로(305)는 상승 에지와 하강 에지를 구동하는 하나의 논리 임계치 Vth를 갖고 있는 레벨 감지 회로를 갖고 있다. 이 보조 구동 회로(305)는 NOT 요소들로 구성된 레벨 감지 회로를 공유하도록 구성된, 도 4a에 도시된 보조 구동 회로(301) 및 도 5a에 도시된 보조 구동 회로(303)의 결합 기능을 갖고 있다.
도 6b에 도시된 바와 같이, 보조 구동 회로(306)는 상승 에지와 하강 에지를 구동하는 하나의 논리 임계치 Vth를 갖고 있는 레벨 감지 회로를 갖고 있다. 이 보조 구동 회로(306)는 NOT 요소들로 구성된 레벨 감지 회로를 공유하도록 구성된, 도 4b에 도시된 보조 구동 회로(302) 및 도 5b에 도시된 보조 구동 회로(304)의 결합 기능을 갖고 있다.
다음에는, 상승 에지와 하강 에지의 타이밍을 결정하는 논리 임계치 Vth가 설명될 것이다.
예를 들어, 보조 구동 회로(30)가 상승 에지에서 구동을 지원하는 경우에, 도 7a는 입력으로서 보조 구동 회로(30)의 구동 신호를 수신하는 논리 회로의 논리 임계치 Vtha가 로우로 설정되어 있는 구성을 보여주고 있으며, 도 7b는 타이밍 차트를 보여주고 있다. 논리 임계치 Vtha는 보통보다 낮은 논리 임계치이다. 예를 들어, 논리 임계치 Vtha는 접지 레벨(로우 레벨)과 하이 레벨의 중간 레벨보다 낮게 설정된다. 또한, 점선은 보조 구동 회로가 없는 경우를 보여주고 있다.
도 7a 및 도 7b에 도시된 바와 같이, 입력 IN은 구동 회로(20)가 분배형 파라미터 회로를 구동하도록 로우 레벨로부터 하이 레벨로 바뀐다. 분배형 파라미터 회로가 부하(15)를 갖고 있을 때, 신호 천이는 점선으로 표시한 느린 상승 에지를 따라가므로, 지연이 발생한다. 보조 구동 회로(30)가 보조 구동 회로(30)의 활성/비활성을 스위칭하는 보조 구동 회로의 활성 신호 ACLE에 의해서 활성화될 때, 보조 구동 회로(30)의 내부 신호의 전압 TRG는, 분배형 파라미터 회로의 전압 SIG가 논리 임계치 Vtha를 초과할 때 바뀌며, 보조 구동 회로(30)는 분배형 파라미터 회로의 전압 SIG를 바꾼다. 논리 임계치 Vtha는 로우, 즉 로우 레벨에 가까운 값으로 설정된다. 그럼으로써, 분배형 파라미터 회로의 전압 SIG의 상승 에지가 가속될 수 있다. 따라서, 분배형 파라미터 회로의 전압 SIG의 천이를 가속시키는 장점을 얻을 수 있다.
앞서 설명한 바와 같이, 논리 임계치 Vtha가 낮아져서, 구동 회로에 의해 상승 에지에서 구동되는 분배형 파라미터 회로의 전압 SIG의 변화를 이른 시점에서 얻을 수 있다. 그러므로, 분배형 파라미터 회로의 전압 SIG의 천이를 가속시킬 수 있는 장점이 성취된다.
예를 들어, 보조 구동 회로(30)가 하강 에지에서 구동을 지원하는 경우에, 도 8a는 입력으로서 보조 구동 회로(30)의 구동 신호를 갖고 있는 논리 회로의 논리 임계치 Vthb가 높게 설정되는 보조 구동 회로를 보여주고 있으며, 도 8b는 타이밍 차트를 도시하고 있다. 논리 임계치 Vthb는 보통보다 높은 논리 임계치이며, 예를 들어, 접지 레벨(로우 레벨)과 하이 레벨 간의 중간 레벨보다 높게 설정된다. 또한, 점선은 보조 구동 회로가 없는 경우를 보여주고 있다.
도 8a 및 도 8b에 도시된 바와 같이, 입력 IN은 구동 회로(20)가 분배형 파라미터 회로를 정지시키도록 하이 레벨에서 로우 레벨로 바뀐다. 분배형 파라미터 회로가 부하(15)를 갖고 있을 때, 신호 천이는 점선으로 표시한 바와 같이 느린 하강 에지를 따라가므로 지연이 발생한다. 보조 구동 회로(30)가 보조 구동 회로(30)의 활성/비활성을 스위칭하는 보조 구동 회로의 활성 신호 ACLE에 의해서 활성화될 때 보조 구동 회로(30)의 내부 신호의 전압 TRG는, 분배형 파라미터 회로의 전압 SIG가 논리 임계치 Vthb와 같거나 이보다 작을 때 바뀌며, 보조 구동 회로(30)는 분배형 파라미터 회로의 전압 SIG를 바꾼다. 논리 임계치 Vthb는 높게, 즉 하이 레벨에 가까운 값으로 설정된다. 그럼으로써, 분배형 파라미터 회로의 전압 SIG의 하강 에지가 가속될 수 있다. 따라서, 분배형 파라미터 회로의 전압 SIG의 천이를 가속시키는 장점을 얻을 수 있다.
앞서 설명한 바와 같이, 논리 임계치 Vthb가 높게 설정되어, 구동 회로에 의해 하강 에지에서 구동되는 분배형 파라미터 회로의 전압 SIG의 변화를 이른 시점에서 얻을 수 있다. 그러므로, 분배형 파라미터 회로(30)의 동작 개시 속도가 높아진다.
다음에는, 도 9a 및 도 9b는 서로 다른 전압이 상승 에지를 지원하기 위한 논리 임계치 Vtha 및 하강 에지를 지원하기 위한 논리 임계치 Vthb에 제공되는 예시적인 회로를 보여주고 있다. 양호하게는, Vtha는 로우 레벨에 가까운 전압에 설정하고 Vthb는 하이 레벨에 가까운 전압에 설정하여 Vtha를 Vthb보다 낮은 전압에 설정한다. 그럼으로써 도 7a, 도 7b, 도 8a 및 도 8b에 도시된 구성들이 결합될 수 있다.
도 9a에 도시된 바와 같이, 보조 구동 회로(307)는 두 개의 논리 임계치 Vtha 및 논리 임계치 Vthb를 갖고 있으며, 상승 에지와 하강 에지가 구동되는 논리 임계치 Vtha의 레벨 감지 회로 및 논리 임계치 Vthb의 레벨 감지 회로를 갖고 있다. 특히, 보조 구동 회로(307)는 도 4a에 도시된 보조 구동 회로(301)와 도 5a에 도시된 보조 구동 회로(303)의 결합 기능을 갖고 있다.
도 9b에 도시된 바와 같이, 보조 구동 회로(308)는 두 개의 논리 임계치 Vtha 및 논리 임계치 Vthb를 갖고 있으며, 상승 에지와 하강 에지가 구동되는 논리 임계치 Vtha의 레벨 감지 회로 및 논리 임계치 Vthb의 레벨 감지 회로를 갖고 있다. 특히, 보조 구동 회로(308)는 도 4b에 도시된 보조 구동 회로(302)와 도 5b에 도시된 보조 구동 회로(304)의 결합 기능을 갖고 있다.
앞서 설명한 바와 같이, 상승 에지를 지원하기 위한 논리 레벨 임계치 Vtha 및 하강 에지를 지원하기 위한 논리 임계치 Vthb에 서로 다른 전압이 제공되며, 그럼으로써 논리 임계치 Vtha 및 논리 임계치 Vthb가 개별적으로 설정될 수 있다. 그러므로, 상승 에지와 하강 에지가 고속으로 구동될 수 있다.
다음에는, 복수의 전압이 구동 회로에 제공되고 보조 구동 회로가 전압에 의해 구동되는 단일 또는 복수의 구동에 따라서 가속을 실행하는 보조 구동 회로를 갖고 있는 반도체 장치가 도 10에 도시된 회로도 및 도 11에 도시된 타이밍 차트를 참조해서 설명될 것이다.
도 10에 도시된 바와 같이, 반도체 장치(2)는 부하(15)를 갖고 있는 회로(예를 들어, 분배형 파라미터 회로)(10)를 갖고 있다. 회로(10)를 구동하는 구동 회로(20)는 회로의 한 단에 연결되어 있고, 구동 회로(20)의 구동을 가속시키는 복수의 보조 구동 회로(30-1, 30-2 및 30-3)는 회로(10)의 다른 단에 연결되어 있어서, 보조 구동 회로들이 입력 신호로서 구동 회로(20)의 구동 신호를 수신한다. 보조 구동 회로(30-1 내지 30-3)에 대해, 도 4a 내지 도 6b, 및 도 9a 및 도 9b에 도시된 회로 구성을 갖고 있는 보조 구동 회로를 채택할 수 있다. 더구나, 예로서, 디코더(21)(예를 들어, 어드레스 디코더)는 논리 회로(22)를 통해서 구동 회로(20)에 연결되어 있다.
구동 회로는 6 개 유형의 전압 V0, V1, V2, V3, V4 및 V5로 부하(15)를 구동하기 때문에, 구동 회로(20)에는 복수의 전압 DRVE0 내지 DRVE5가 공급된다. 이때, 구동 회로(20)에 전압 V0, V2, 및 V5가 공급될 때만, 구동이 보조 구동 회로(30-1, 30-2 및 30-3)에 의해 가속된다.
도 11에 도시된 바와 같이, 부하가 전압 DRVE0 (V0), DRVE3 (V3), DRVE1 (V1), DRVE4 (V4), DRVE2 (V2) 및 DRVE5 (V5)의 순서로 개별적으로 구동될 때, 보조 구동 회로(30)는 보조 구동 회로의 활성 신호 ACLEi (ACLE0, ACLE2, 및 ACLE5)로 적절한 타이밍에서 활성화되는 경우에만 신호 라인(예를 들어, 분배형 파라미터 회로의 제어 라인)의 전압 SIG의 상승 에지 또는 하강 에지의 구동시 내부 신호의 전압 TRGi (TRG0, TRG2, 및 TRG5)의 천이를 반영한다.
보조 구동 회로(30)가 활성화될 때 내부 신호의 전압 TRGi (TRG0, TRG2, 및 TRG5) 신호는 실선으로 표시되어 있다. 보조 구동 회로 없이 전압으로 구동할 때는 점선으로 표시된 바와 같은 신호 라인의 부하 때문에 지연이 현저해진다. 그러나, 보조 구동 회로(30)를 이용하여 전압으로 구동할 때는 신호 라인의 전압 SIG의 변화가 논리 임계치 Vthi(Vth0, Vth2, 및 Vth5)에 의해 감지되고 신호 라인의 전압 SIG의 천이는 가속된다. 구체적으로는 구동이 가속된다.
앞서 설명한 바와 같이, 보조 구동 회로는 부하를 구동하는 특정 전압에 관련해서 동작한다. 그럼으로써 보조 구동 회로는 회로의 성능이, 예를 들어, 특히 지연에 의해 영향받을 때만 활성화된다. 구동은 그러한 구동 이외에는 정상적인 방법으로 실행되므로, 보조 구동 회로를 회로의 특성과 성능에 따라서 융통성있게 설치할 수 있으며, 회로 영역을 효율적으로 줄일 수 있다.
앞서의 설명에서, 도 12에 도시된 바와 같이, 회로(분배형 파라미터 회로)(10)를 구동하는 구동 회로(20) 이외에, 보조 구동 회로(30)가 분배형 파라미터 회로(10)의 오른쪽 단에 배치되어 있는 구성이 도시되어 있다. 이 구성에서, 디코더(21) 및 논리 회로(22)에 의해 생성된 신호들이 구동 회로(20)에 의해 분배형 파라미터 회로(10)의 부하(15)를 통해서 전달될 때, 구동 회로(20)에 가까운 부하(15L)의 전압 SIGL은 고속으로 바뀌지만, 분배형 파라미터 회로(10)의 중간에 있는 부하(15M)의 전압 SIGM, 및 오른쪽 단의 부하(15R)의 전압 SIMR에서 지연이 생길 수 있다.
이제, 분배형 파라미터 회로(10)의 중간점에 그리고 구동 회로(20)의 반대쪽에 있는 복수의 지점에 보조 구동 회로(30)가 제공되어 있는 예시적인 구성을 도 13을 참조해서 설명하기로 한다.
도 13에 도시된 바와 같이, 반도체 장치(3)에서, 구동 회로의 구동 신호 DRVE가 구동 회로(20)에 입력될 때, 분배형 파라미터 회로(10)의 왼쪽에 있는 부하(15L)의 전압 SIGL이 상승한다. 이때, 분배형 파라미터 회로(10)의 왼쪽에서 구동된 신호는 분배형 파라미터 회로(10)를 통해서 전달된다. 보조 구동 회로(30-M)는 중간점에 있는 부하(15M)의 전압 SIGM이 논리 임계치 Vth를 초과할 때 활성화되며, 전압 SIGM은 바뀌어 중간점에서 부하(15M)의 구동이 가속된다. 보조 구동 회로(30-R)는 유사하게 분배형 파라미터 회로(10)의 오른쪽 단에 있는 부하(15R)의 전압 SIGR이 논리 임계치 Vth를 초과할 때 활성화되며, 전압 SIGL은 바뀌어 오른쪽 단에 있는 부하(15R)의 구동이 가속된다.
반도체 장치(3)에 있어서, 보조 구동 회로(30-M)는 분배형 파라미터 회로(10)의 중간점에 제공되지만, 복수의 보조 구동 회로가 분배형 파라미터 회로(10)의 소정 지점들에 제공될 수 있다. 특히, 분배형 파라미터 회로(10)가 아주 길때, 예를 들어, 복수의 보조 구동 회로를 예정된 간격으로 배치하면 고속 구동에 효과적이다.
보조 구동 회로(30)가 복수의 지점에 제공되어 있는 구성에서, 분배형 파라미터 회로(10)의 구동은 가속된다. 보조 구동 회로(30)는 구동 회로(20)에 제공되는 디코더 및 논리 회로를 생략할 수 있기 때문에, 회로 규모를 줄여서 회로 영역을 감소시킬 수 있다. 또한, 보조 구동 회로는 분배형 파라미터 회로(10)의 복수의 지점에 복수 개 제공될 수 있고, 따라서 고속 구동이 실행될 수 있다.
보조 구동 회로의 활성 신호 ACLE는 보조 구동 회로에 의해 가속된 구동 회로의 구동 신호와 동일할 수 있다. 이 경우의 예시적인 구성은 도 14에 도시된 블록도 및 타이밍 차트를 참조하여 설명될 것이다.
도 14에 도시된 바와 같이, 반도체 장치(4)에는, 부하(15)를 갖고 있는 회 로(10)(예를 들어, 분배형 파라미터 회로)가 제공되어 있다. 회로(10)를 구동하는 구동 회로(20)는 회로(10)의 한 단에 연결되어 있고, 구동 회로(20)의 구동을 가속시키는 보조 구동 회로(30)는 회로(10)의 다른 단에 연결되어 있으며, 보조 구동 회로(30)는 구동 회로(20)의 구동 신호를 입력 신호로서 수신한다. 보조 구동 회로(30)로서, 도 4a 내지 도 6b 및 도 9a 및 도 9b에 도시된 회로 구성을 채택할 수 있다. 더욱이, 예로서, 디코더(어드레스 디코더)(21)는 논리 회로(22)를 통해서 구동 회로(20)에 연결되어 있다.
보조 구동 회로(30)에는, 보조 구동 회로(30)가 활성화 또는 비활성화되게 스위칭하는 활성 신호 ACLE가 공급된다. 활성 신호 ACLE는 구동 회로(20)의 구동 신호 DRVE와 동일할 수 있다. 그러므로, 보조 구동 회로(30)는 구동 신호 DRVE가 입력되고 있는 동안 활성화된다.
앞서 설명한 바와 같이, 구동 회로(20) 및 보조 구동 회로(30)용 제어 신호는 공통으로 만들어지며, 그럼으로써 제어 신호의 수가 줄어들며 제어 타이밍이 단순해지고 회로에 대한 제어가 단순해진다.
앞서 설명한 구동을 가속시키는 보조 구동 회로는 한쪽에서 구동되는 분배형 파라미터 회로의 부하의 신호 천이를 모니터하여 구동을 자동으로 가속시킨다. 어드레스 디코더 및 논리 회로 대부분은 생략되므로, 양단에서의 구동 속도에 가까운 구동 속도가 작은 영역으로도 실현될 수 있다. 그러나, CMOS 이미지 센서와 같이 펄스의 하강 에지에서 버퍼 전압을 설정하는 것이 필요한 경우에는, 때로는 복수의 임계 논리를 설계하기가 어렵다.
예를 들어, 네가티브 전압 구동시에 고체 촬상 장치의 단위 픽셀에 배치되어 있는 전송 트랜지스터의 게이트 전극을 -1 V 내지 3.3 V로 구동하는 것이 필요한 고체 촬상 장치에 있어서, 게이트 전극은 때때로 3.3 V로부터 -1 V로 하강할 때 0 V로부터 구동된다. 이를 구현하는 예시적인 구성은 도 15에 도시되어 있는 블록도, 도 16에 도시된 회로도, 및 도 17에 도시된 타이밍 차트를 참조해서 설명될 것이다.
도 15에 도시된 바와 같이, 반도체 장치(5)에는 부하(15)를 갖고 있는 회로(10)(예를 들어, 분배형 파라미터 회로)가 제공되어 있다. 회로(10)를 구동하는 구동 회로(20)는 회로의 한 단에 연결되어 있고, 구동 회로(20)의 구동을 가속시키는 보조 구동 회로(30)는 회로(10)의 다른 단에 연결되어 있으며, 보조 구동 회로(30)는 보조 구동 회로(20)의 구동 신호를 입력 신호로서 수신한다. 보조 구동 회로(30)는 회로(10)의 부하(15)의 신호 천이를 모니터하며, 논리 임계치를 갖고 있는 논리로 형성된 논리 감지 회로(31) 및 가속된 구동 상태를 임시 저장하는 플래그 메모리(40)를 갖고 있다. 레벨 감지 회로(31) 및 플래그 메모리(40)의 각 출력은 부하(15)를 구동하기 위한 구동을 결정하는데 이용된다. 더구나, 디코더(21)는, 예를 들어, 논리 회로(22)를 통해서 구동 회로(20)에 연결되어 있다.
반도체 장치(5)에서, 구동 회로(20)에 의해서 바뀐 분배형 파라미터 회로의 부하(15)의 신호 레벨은 모니터되며, 보조 구동 회로(30)는 천이가 발생할 때 구동을 가속시키며, 플래그 메모리(40)는 구동이 발생한 사건을 저장한다. 하강 에지의 구동은 플래그 메모리(40)의 상태에 따라서 결정되고, 보조 구동 회로(30)에 의 해서 구동된다. 상승 에지 및 하강 에지의 구동 순서는 역일 수 있다.
다음에는, 보조 구동 회로(30)의 예시적인 회로가 도 16을 참조로 설명될 것이며, 보조 구동 회로(30)의 동작은 도 17에 도시된 타이밍 차트를 참조로 설명될 것이다. 또한, 도 17의 점선은 보조 구동 회로가 없는 경우를 보여주고 있다.
도 16 및 17에 도시된 바와 같이, 보조 구동 회로(30)는 도 1 및 도 9에 도시된 것과 동일하다. 보조 구동 회로가 없는 경우와 비교해 볼 때, 분배형 파라미터 회로의 부하의 전압 SIG에 대해서, 보조 구동 회로(30)는 상승 에지가 일정 레벨을 초과할 때, 예를 들어, 상승 에지가 논리 임계치 Vth를 초과할 때 구동을 가속시키는데 이용된다. 이때, 플래그 메모리(40)는 구동 상태를 저장하며, 중간 전압 Vmid는 전압을 과도 전압용 버퍼 구동기(45)에 제공하는 XPmid에 의해서 공급된다. 플래그 메모리(40)는 off 전압의 Vss가 XPlow에 공급되는 타이밍에서 리세트되고, 레벨 감지 회로(31)는 자동으로 OFF 상태로 되어 펄스 구동의 시퀀스가 종료된다. 도면에서 Flg는 플래그 메모리(40)의 출력 전압을 나타낸다. 또한, 보조 구동 회로(30)는 부하가 하강할 때 예정된 전압을 일시적으로 저장하며 이후 중간 전압의 하강시에 공급되는 과도 전압용 구동기(45)를 갖고 있다.
반도체 장치(5)에 있어서, 버퍼 전위의 공급이 필요하기 바로 전에 하이 레벨로 바뀌는 신호 라인에 중점을 둔다. 보조 구동 회로(30)가 하이 레벨 구동을 가속시킬 때, 플래그 메모리(40)는 기입되고, 이후 버퍼 전압이 공급되는 것이 결정된다. 플래그 메모리(40)는 로우 레벨 구동이 버퍼 전압을 통해서 가속될 때 리세트되며, 이 상태는 본래의 상태로 복귀한다. 특히, 상승 에지에서의 하나의 논 리 임계치 Vth는 하강 에지를 발생하기 위한 조건이 자동으로 설정되게 설정되기 때문에, 하강 에지에서 논리 임계치를 설정하는 것이 필요하지 않다. 앞서 설명한 바와 같이, 양단에서 구동하는 것에 가까운 구동 특성이 실현되면서도 영역이 감소하므로 패키징 밀도의 장점을 얻을 수 있다.
다음에는, 분배형 파라미터 회로들이 도 1에 도시된 반도체 장치(1)에 의한 가속 구동의 구성, 도 23 및 24도에 도시된 종래 기술에 있어서의 양단의 구동 구성 및 한쪽의 구동 구성으로 구동되는 시뮬레이션 결과를 도 18을 참조하여 설명하기로 한다. 도 18에서, 구동 시간은 수직 라인에 표현되어 있고, 분산형 파라미터 회로 내의 부하의 위치는 수평 라인에 표현되어 있다. 또한, 반도체 장치들 각각에 있는 분배형 파라미터 회로의 부하의 수는 1024 부하이었다. 한쪽 구동의 경우는, 구동 회로가 분배형 파라미터 회로의 왼쪽에 배치되어 있다. 양단의 구동의 경우는, 구동 회로가 분배형 파라미터 회로의 양단에 배치되어 있다. 본 발명(가속 구동)의 실시예에 따른 반도체 장치에 있어서, 구동 회로는 분배형 파라미터 회로의 왼쪽에 배치되어 있고, 보조 구동 회로가 분배형 파라미터 회로의 오른쪽에 연결되어 있다. 또한, 구동 트랜지스터의 사이즈는 모두 동일하였다.
도 18에 도시된 바와 같이, 한쪽 구동의 반도체 장치에 있어서, 지연시간이 구동 회로로부터 분리된 위치에서 현저하게 길어지지만, 보조 구동 회로가 있는 반도체 장치에 있어서는 양단 구동의 경우에 가까운 지연 특성을 나타내며, 한쪽 구동의 경우보다 훨씬 더 구동이 가속된다. 또한, 양단 구동시의 회로 영역이 감소되는 장점은 앞서 설명한 바와 같다. 앞서 설명한 바와 같이, 보조 구동 회로가 배치되어 있는 구성이 회로 규모를 효과적으로 줄여준다는 점에서 그리고 가속을 위한 회로에 있어서의 지연 차이를 감소시켜준다는 점에서 상당히 효과적이다.
다음에는, 본 발명의 실시예에 따른 반도체 장치가 고체 촬상 장치인 예시적인 구성이 도 19에 도시된 블록도 및 도 20에 도시된 블록도를 참조로 설명될 것이다. 도 19에서, 예로서, MOS 이미지 센서가 도시되어 있다.
도 19에 도시된 바와 같이, 반도체 장치(고체 촬상 장치)(6)에서, 픽셀(51)이 수직 방향(x 방향) 및 수평 방향(y 방향)으로 2차원으로 매트릭스로 배치되어 있다. 픽셀 행에 있는 픽셀(51)들 각각은 제어 신호 라인(52)에 의해서 연결되고 제어된다.
MOS 이미지 센서는 광전 변환 소자들을 포함하는 픽셀(51), 2차원으로 매트릭스로 배치되어 있는 픽셀 어레이부(50), 제어 신호 라인(52)을 구동하는 구동 회로(20), 구동 회로(20)를 제어하는 논리 회로(61), 수직 주사 회로(62), 타이밍 생성 회로(도시되어 있지 않음), 및 수평 주사 회로(63)를 갖고 있다. MOS 이미지 센서에서, 입력 신호로서 구동 신호를 수신하여 구동을 가속시키는 보조 구동 회로(30)는 제어 신호 라인(52)의 논리 회로(61)가 연결되어 있는 반대쪽에 연결되어 있다. 예를 들어, 제어 신호 라인(52)으로는, 전송 제어 라인(112), 리세트 제어 라인(113) 및 선택 제어 라인(114)이 있다. 그러므로, 보조 구동 회로(30)는 전송 제어 라인(112), 제어 라인(113) 및 선택 제어 라인(114)에 연결되어 있다.
이 구성에서, 수직 주사 회로(62) 및 논리 회로(61)에 의해 선택된 행은 한쪽으로부터 구동 회로(20)에 의해 구동된다. 보조 구동 회로(30)가 반대쪽에 배치되어 있기 때문에, 구동 회로(20)에 의해 구동되는 행에 대한 제어 신호 라인(수평 신호 라인)(52)의 구동이 가속될 수 있다.
또한, 출력 신호 라인(111)은 픽셀 어레이부(50)에서 픽셀(51)로 형성된 매트릭스 어레이에 관해서 모든 열에 배선되어 있다. 또한, 픽셀(51) 각 각에는 리세트 전압을 제공하는 리세트 라인(115)이 배선되어 있다.
픽셀(51)의 예시적인 회로 구성은 도 20에 도시된 확대도를 참조해서 설명될 것이다. 이러한 예시적인 회로의 단위 픽셀은, 예를 들어, 4 개의 트랜지스터, 전송 트랜지스터(512), 리세트 트랜지스터(513), 증폭기 트랜지스터(514) 및 선택 트랜지스터(515)를 구비하는 픽셀 회로를 구성하는 광전 변환 소자, 포토다이오드(511)를 갖고 있다. 여기서, N 채널 MOS 트랜지스터는, 예를 들어, 전송 트랜지스터(512), 리세트 트랜지스터(513), 증폭기 트랜지스터(514) 및 선택 트랜지스터(515)용으로 이용된다.
전송 트랜지스터(512)는 포토다이오드(511)의 캐소드 전극과 전하 전압 변환부인 부동 확산부(516) 사이에 연결되어 있으며, 전송 펄스 TRG가 게이트 전극(제어 전극)에 인가되면 포토다이오드(511)에 의해 광전기적으로 변환되어 저장된 신호 전하가 부동 확산부(516)로 전송된다.
리세트 트랜지스터(513)에서, 드레인 전극은 리세트 라인(115)에 연결되어 있고, 소스 전극은 부동 확신부(516)에 연결되어 있으며, 여기서, 포토다이오드(511)로부터의 신호 전하가 부동 확산부(516)에 전송되기 전에 리세트 펄스 RST가 게이트 전극에 인가되어 부동 확산부(516)의 전위가 리세트 전압 Vrst로 리세트 된다.
증폭기 트랜지스터(514)에 있어서, 게이트 전극은 부동 확산부(516)에 연결되어 있고, 드레인 전극은 픽셀 소스 Vdd에 연결되어 있으며, 여기서 부동 확산부(516)의 전위는 리세트 트랜지스터(513)에 의해 리세트된 후 리세트 레벨로서 출력되며, 전송 트랜지스터(512)에 의해서 신호 전하가 전송된 부동 확산부(516)의 전위는 신호 레벨로서 출력된다.
예를 들어, 선택 트랜지스터(515)에 있어서, 드레인 전극은 증폭기 트랜지스터(514)의 소스 전극에 연결되어 있고, 소스 전극은 출력 신호 라인(111)에 연결되어 있으며, 여기서 선택 펄스 SEL이 게이트 전극에 인가되면 게이트 전극이 온 상태로 되고 픽셀(51)이 선택된 상태가 되며, 증폭기 트랜지스터(514)로부터 출력된 신호는 출력 신호 라인(111)으로 출력된다. 또한, 선택 트랜지스터(515)로는, 픽셀 소스 Vdd와 증폭기 트랜지스터(514)의 드레인 전극 사이에 선택 트랜지스터(515)가 연결되어 있는 구성이 이용될 수 있다.
또한, 도 19로 돌아가서 설명을 계속하기로 한다. 구동 회로(20)는 픽셀 어레이부(11)의 판독 행에 있는 픽셀(51) 각각의 신호를 판독하는 판독 동작을 실행하도록 구성되어 있다.
수직 주사 회로(62)는, 예를 들어, 시프트 레지스터 또는 어드레스 디코더로 구성되어 있고, 여기서 리세트 펄스 RST, 전송 펄스 TRG 및 선택 펄스 SEL이 적절하게 발생되어 행들의 유닛들에 있는 전자 셔터 행 및 판독 행의 픽셀 어레이부(10)의 픽셀(51) 각각이 수직으로 주사되며, 동시에, 전자 셔터 행에 관해서 행 에 있는 픽셀(51)의 신호가 일소(sweep)되도록 전자 셔터 동작이 실행된다. 이때, 전자 셔터 동작은 판독 주사가 구동 회로(20)에 의해서 실행되기 전에 셔터 속도에 대응하는 기간에 동일한 행(전자 셔터 행)에 관해서 실행된다.
수평 주사 회로(63)는 시프트 레지스터 또는 어드레스 디코더로 구성되어 있으며, 픽셀 어레이부(10)의 모든 픽셀 열에서 수평으로 주사한다.
반도체 장치(6)(고체 촬상 장치)에 따르면, 보조 구동 회로(30)는 제어 신호 라인(52)의 구동 회로(20)의 반대쪽에 배치되어 있고, 그럼으로써 보조 구동 회로(30)가 배치되어 있는 쪽에 있는 수직 주사 회로 및 논리 회로의 부분들이 생략될 수 있다. 그러므로, 구동 속도가 보조 구동 회로(30)에 의해 가속될 수 있으며 가속된 수평 신호 라인의 지연 분포가 균일해질 수 있음은 물론이고 회로 영역이 줄어든다는 장점을 얻을 수 있으며, 이는 고체 촬상 장치의 성능을 향상시키는데 기여한다. CMOS 이미지 센서뿐만 아니라 CCD의 수평 신호 라인의 구동에 있어서 유사한 구성으로 유사한 장점을 얻을 수 있다.
다음에는, 본 발명의 실시예에 따른 반도체 장치가 저장 장치인 예시적인 구성을 도 21의 블록도를 참조해서 설명하기로 한다. 도 21에는, 예로서, 동적 랜덤 억세스 메모리(DRAM)가 도시되어 있다.
도 21에 도시된 바와 같이, 반도체 장치(저장 장치)(7)는 싱글 트랜지스터 및 싱글 캐패시터를 갖고 있는 메모리 요소가 수직 및 수평 방향으로 배치되어 있는 어레이를 갖고 있다. 워드 선택 회로(71)는 워드 선택 라인(72)을 선택하며, 이 라인은 구동 회로(20)에 의해 구동되어 예정된 저장 요소(73)에 데이타가 기록 되거나 저장 요소에 있는 데이타가 판독된다.
보조 구동 회로(30)는 워드 선택 라인(72)상의 구동 회로(20)가 연결되어 있는 반대쪽 단에 배치되어 있다. 예를 들어, 보조 구동 회로(30)로서, 도 4a 내지 도 6b, 및 도 9a 및 도 9b에 도시된 구성으로 이루어진 보조 구동 회로가 이용될 수 있다. 저장 요소(73)에서, 워드 선택 라인(72)은 MOS 트랜지스터(74)의 게이트에 연결되어 있고, 비트 라인(75)은 MOS 트랜지스터의 한쪽에 연결되어 있고, 캐패시터(76)는 다른 쪽에 연결되어 있다. 저장 장치(7)에서, 보조 구동 회로(30)는 워드 선택 라인(72)의 구동을 가속시킨다.
기록 동작의 경우, 전압이 행을 선택하는 워드 선택 라인(72)에 인가되고, 데이타는 대응하는 비트 라인(75)으로 전달되고, 이후 행이 선택되면 전압이 MOS 트랜지스터(74)의 게이트에 인가된다. 따라서, MOS 트랜지스터(74)의 소스 및 드레인이 도전되는 셀의 캐패시터(76)에 정보가 저장된다.
판독 동작의 경우, 비트 라인(75)은 프리-차지 전력 라인(도시되어 있지 않음)과 동일한 전압으로 설정된다. 프리-차지 전력 라인의 전압은 감지 증폭기의 임계 전압으로 설정된다. 계속해서, 프리-차지 스위치는 턴오프되고, 비트 라인(75)에 프리-차지된 전압은 잠시 보유된다. 이후, 워드 선택 라인(72)이 선택되어 전압이 인가된다. 따라서, MOS 트랜지스터(74)의 소스 및 드레인이 도전 상태로 되어 캐패시터(76) 내의 정보가 비트 라인(75)으로 전달된다. 비트 라인(75)이 프리-차지 전압을 갖고 있기 때문에, 캐패시터(76)가 전하를 갖고 있을 때 전압 값이 임계 전압을 초과하며, 캐패시터(76)가 전하를 갖고 있지 않을 때는 전압 값이 임계 전압보다 낮게 된다. 여기서, 전압은 감지 증폭기의 제어 단자에 인가되어 감지 증폭기가 활성화되고, 비트 라인(75)의 전압 값은 임계 전압을 기준으로 "1" 및 "0"에 대응하는 전압으로 바뀐다. 이때, 동일한 데이타가 메모리 셀의 캐패시터(76)에 다시 저장된다. 마지막으로, 열 선택 스위치가 온 상태로 턴되어 비트 라인(75) 내의 정보가 출력된다.
반도체 장치(7)(저장 장치)에 따르면, 보조 구동 회로(30)는 워드 선택 라인(72)의 구동 회로(20)의 반대쪽에 배치되어 있고, 그럼으로써 보조 구동 회로(30)가 배치되어 있는 쪽에 선택 워드 라인(71)을 생략할 수 있다. 그러므로, 구동 속도가 보조 구동 회로(30)에 의해 가속될 수 있으며 가속된 수평 신호의 지연 분포가 일정하게 될 수 있어 저장 장치의 판독 레이트 및 기록 레이트가 향상됨은 물론이고, 회로 영역이 줄어드는 장점이 성취될 수 있다.
다음에는, 본 발명의 실시예에 따른 반도체 장치가 저장 장치인 예시적인 구성을 도 22에 도시된 블록도를 참조해서 설명될 것이다. 도 22에는, 예로서, 동적 논리 회로로 형성된 프로그래머블 논리 어레이(PLA)가 도시되어 있다.
도 22에 도시된 바와 같이, 반도체 장치(프로그래머블 논리 어레이)(8)는 동적 논리 회로로 형성된 PLA(프로그래머블 논리 어레이)이다. 구동 회로(20)는 구동 신호 DRVE에 의해서 비활성화될 때 모든 출력을 로우 레벨로 턴시킨다. PRE 신호에 의해 프리-차지된 후에, 전단에 있는 논리 회로(22)로부터의 입력이 결정될 때, 구동 회로(20)는 구동 회로(20)의 구동 신호 DRVE에 의해 활성화된다. 보조 구동 회로(30)가 보조 구동 회로(30)의 활성 신호 ACLE에 의해 활성화될 때, 상승 에지에서의 천이가 가속될 수 있다.
반도체 장치(프로그래머블 논리 어레이)(8)에 따르면, 프로그래머블 논리 어레이의 구동이 가속될 수 있다. 특히, 논리 계산의 흐름 때문에 양단에 구동의 구성을 형성하기가 일반적으로 어렵기 때문에, 반도체 장치는 분배형 파라미터 회로로 형성된 신호 라인을 가속시키는 장점을 제공한다.
본 기술 분야에서 숙련된 자이면 특허청구범위의 범위 및 이의 균등물의 내에서 다양한 수정, 컴비네이션, 서브-컴비네이션 및 변형을 실행할 수 있음은 이해하여야 한다.
본 발명의 실시예에 따른 반도체 장치는 CMOS 이미지 센서 및 전하 결합 소자(CCD)와 같은 고체 촬상 장치, 동적 랜덤 억세스 메모리(DRAM), 정적 랜덤 억세스 메모리(SRAM), 판독 전용 메모리(ROM) 및 비휘발성 메모리와 같은 저장 장치, 및 PLA와 같은 프로그래머블 논리 어레이를 포함해서, 부하로서 분배형 파라미터 회로를 갖고 있는 제어 신호 라인에 대한 구동 회로를 가속시킴은 물론이고 영역을 줄여준다.

Claims (11)

  1. 지연(delay)을 갖는 피구동 회로와,
    복수의 구동 전압이 전환되어지는 구동 신호에 의해 상기 피구동 회로를 구동하는 구동 회로와,
    상기 구동 신호를 입력하고, 상기 구동 회로가 상기 구동 전압을 전환시킴으로써 상기 구동 신호에 대하여 행하는 복수의 구동 중, 입력되는 활성 신호에 따라 선택되는 하나 이상의 구동을 가속시키는 보조 구동 회로를 갖는, 반도체 장치.
  2. 제1항에 있어서,
    상기 구동 회로는, 복수의 구동 제어 신호에 기초하여 상기 복수의 구동 전압을 전환하여 상기 피구동 회로에 공급하고,
    상기 활성 신호는, 가속시키는 구동에 대응하는 하나 이상의 상기 구동 제어 신호에 동기한 복수의 신호인, 반도체 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 보조 구동 회로는,
    상기 구동 신호의 레벨 변화를 논리 임계치를 이용하여 검출하는 레벨 감지 회로와,
    상기 레벨 감지 회로의 출력과 상기 활성 신호에 기초하여 상기 구동의 가속 동작을 행하는 보조 동작 회로를 갖는, 반도체 장치.
  4. 제1항 또는 제2항에 있어서,
    상기 보조 구동 회로는,
    상이한 논리 임계치를 갖는 복수의 레벨 감지 회로와,
    대응하는 상기 레벨 감지 회로의 출력과 상기 활성 신호에 기초하여, 당해 활성 신호에 의해 선택되는 복수의 구동의 가속 동작을 행하는 복수의 보조 동작 회로를 갖는, 반도체 장치.
  5. 제4항에 있어서,
    상기 복수의 레벨 감지 회로의 복수의 상기 논리 임계치는, 상승 에지에서의 구동의 임계치가, 하강 에지에서의 구동의 임계치보다도 낮은, 반도체 장치.
  6. 제4항에 있어서,
    상기 복수의 레벨 감지 회로가 갖는 복수의 상기 논리 임계치 각각이, 전환 전후의 2개의 구동 전압 사이에 설정되어 있는, 반도체 장치.
  7. 제1항 또는 제2항에 있어서,
    상기 피구동 회로의 임의의 지점에, 하나 혹은 복수의 상기 보조 구동 회로를 갖는, 반도체 장치.
  8. 제1항에 있어서,
    상기 보조 구동 회로는,
    상기 피구동 회로의 회로 부하의 신호 천이를 모니터하는 레벨 감지 회로와,
    가속 구동된 상태를 일시적으로 기억하는 플래그 메모리를 갖고,
    상기 레벨 감지 회로와 상기 플래그 메모리의 각 출력을 구동의 판정에 이용하여 상기 피구동 회로의 부하를 구동하는, 반도체 장치.
  9. 제1항, 제2항 및 제8항 중 어느 한 항에 있어서,
    상기 보조 구동 회로를 갖는 고체 촬상 장치인, 반도체 장치.
  10. 제1항, 제2항 및 제8항 중 어느 한 항에 있어서,
    상기 보조 구동 회로를 갖는 저장 장치인, 반도체 장치.
  11. 제1항, 제2항 및 제8항 중 어느 한 항에 있어서,
    상기 보조 구동 회로를 갖는 프로그래머블 논리 어레이(programmable logic array; PLA)인, 반도체 장치.
KR1020070018937A 2006-02-27 2007-02-26 반도체 장치 KR101387895B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00049730 2006-02-27
JP2006049730A JP4631743B2 (ja) 2006-02-27 2006-02-27 半導体装置

Publications (2)

Publication Number Publication Date
KR20070089075A KR20070089075A (ko) 2007-08-30
KR101387895B1 true KR101387895B1 (ko) 2014-04-21

Family

ID=38549795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070018937A KR101387895B1 (ko) 2006-02-27 2007-02-26 반도체 장치

Country Status (5)

Country Link
US (3) US8659324B2 (ko)
JP (1) JP4631743B2 (ko)
KR (1) KR101387895B1 (ko)
CN (1) CN100486306C (ko)
TW (1) TW200807881A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4631743B2 (ja) 2006-02-27 2011-02-16 ソニー株式会社 半導体装置
JP5558278B2 (ja) * 2010-09-10 2014-07-23 株式会社東芝 固体撮像装置
JP2012165044A (ja) * 2011-02-03 2012-08-30 Toshiba Corp 固体撮像装置
CN102637450B (zh) * 2012-04-13 2014-09-17 中国科学院微电子研究所 电流共享型存储器的地址解码器
FR3027402B1 (fr) * 2014-10-21 2016-11-18 Centre Nat Rech Scient Circuit et procede pour le test sur puce d'une matrice de pixels
JP6469554B2 (ja) 2015-09-11 2019-02-13 ルネサスエレクトロニクス株式会社 半導体装置
US10658026B2 (en) 2017-05-26 2020-05-19 Taiwan Semiconductor Manufacturing Company Limited Word line pulse width control circuit in static random access memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63276793A (ja) * 1987-05-07 1988-11-15 Nec Ic Microcomput Syst Ltd ワ−ド線駆動回路
JPH10255477A (ja) * 1997-03-13 1998-09-25 Fujitsu Ltd 駆動回路及びそれを利用した半導体記憶装置
KR20020090287A (ko) * 2001-05-24 2002-12-02 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61237292A (ja) * 1985-04-15 1986-10-22 Hitachi Micro Comput Eng Ltd 半導体記憶装置
JPH03225694A (ja) * 1990-01-31 1991-10-04 Sony Corp 半導体メモリにおけるワード線の駆動方法
JP4116732B2 (ja) 1999-03-31 2008-07-09 オリンパス株式会社 送信装置および受信装置
JP2000286692A (ja) * 1999-03-31 2000-10-13 Sharp Corp 入出力バッファ回路
JP4337177B2 (ja) * 1999-07-09 2009-09-30 ソニー株式会社 固体撮像素子およびその駆動方法
JP4019409B2 (ja) 2001-11-02 2007-12-12 ソニー株式会社 固体撮像素子
JP2003143480A (ja) * 2001-11-06 2003-05-16 Sony Corp 固体撮像装置およびその駆動方法
US6947022B2 (en) * 2002-02-11 2005-09-20 National Semiconductor Corporation Display line drivers and method for signal propagation delay compensation
TWI256771B (en) * 2002-03-27 2006-06-11 Ind Tech Res Inst Capacitance coupling acceleration device
US7005910B2 (en) * 2004-01-16 2006-02-28 Arm Physical Ip, Inc. Feed-forward circuit for reducing delay through an input buffer
US7049863B2 (en) * 2004-07-13 2006-05-23 Skyworks Solutions, Inc. Output driver circuit with reduced RF noise, reduced power consumption, and reduced load capacitance susceptibility
KR100568545B1 (ko) * 2004-10-05 2006-04-07 삼성전자주식회사 신호 구동회로
JP4631743B2 (ja) * 2006-02-27 2011-02-16 ソニー株式会社 半導体装置
FR2911450A1 (fr) * 2007-01-15 2008-07-18 St Microelectronics Sa Circuit tampon a haute vitesse

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63276793A (ja) * 1987-05-07 1988-11-15 Nec Ic Microcomput Syst Ltd ワ−ド線駆動回路
JPH10255477A (ja) * 1997-03-13 1998-09-25 Fujitsu Ltd 駆動回路及びそれを利用した半導体記憶装置
KR20020090287A (ko) * 2001-05-24 2002-12-02 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치
JP2002353312A (ja) * 2001-05-24 2002-12-06 Hitachi Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
CN100486306C (zh) 2009-05-06
JP4631743B2 (ja) 2011-02-16
CN101060594A (zh) 2007-10-24
US20150215552A1 (en) 2015-07-30
US20100109716A1 (en) 2010-05-06
JP2007228470A (ja) 2007-09-06
US20080252356A1 (en) 2008-10-16
US9438835B2 (en) 2016-09-06
US8659324B2 (en) 2014-02-25
TW200807881A (en) 2008-02-01
KR20070089075A (ko) 2007-08-30

Similar Documents

Publication Publication Date Title
US9438835B2 (en) Semiconductor device
US6927433B2 (en) Active pixel image sensor with two transistor pixel, in-pixel non-uniformity correction, and bootstrapped reset lines
EP2244455B1 (en) Physical quantity detecting device and imaging apparatus
US7447085B2 (en) Multilevel driver
US7920194B2 (en) Image sensors with pixel reset
US8159589B2 (en) Image sensor for high-speed data readout
EP1713250A2 (en) Amplifying solid-state imaging device
US6937278B2 (en) Row driver circuit for a sensor including a shared row-reset bus and a charge pump boosting circuit
US20110001860A1 (en) Solid-state imaging device
KR960005618A (ko) 반도체 기억장치
JP2006229935A (ja) 電源ラインの電圧低下を防止できるイメージセンサ及びイメージセンサの電源ライン配置方法
US8456885B2 (en) Random access memory circuit
JP4359539B2 (ja) 固体撮像装置および固体撮像装置の制御方法
US8520109B2 (en) Solid-state image pickup apparatus and image pickup system
JP6960259B2 (ja) 撮像装置およびその駆動方法
US20080094928A1 (en) Semiconductor memory having data line separation switch
KR950003134B1 (ko) 반도체 기억장치
KR20050067565A (ko) 센싱 감도를 개선하기 위한 이미지 센서 및 그 구동 방법
KR20030065863A (ko) 단일 트랜지스터형 이미지 셀
JP2008065085A (ja) 電子装置
KR20040086809A (ko) 고체 촬상 장치, 그 구동 방법 및 카메라
CN114071041A (zh) 基于复合介质栅双晶体管光敏探测器的行列减法读出电路
EP1239487A1 (en) Memory reset method and circuit
JP2006156556A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee