CN102637450B - 电流共享型存储器的地址解码器 - Google Patents
电流共享型存储器的地址解码器 Download PDFInfo
- Publication number
- CN102637450B CN102637450B CN201210109999.4A CN201210109999A CN102637450B CN 102637450 B CN102637450 B CN 102637450B CN 201210109999 A CN201210109999 A CN 201210109999A CN 102637450 B CN102637450 B CN 102637450B
- Authority
- CN
- China
- Prior art keywords
- address
- electric current
- transistor
- address decoder
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 238000002592 echocardiography Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005039 memory span Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Static Random-Access Memory (AREA)
Abstract
本发明公开了一种电流共享型存储器的地址解码器，该地址解码器包括多个带有电流共享端口的地址解码电路，每个地址解码电路的电流共享端口连接在一起，实现共享驱动电流，以增加地址解码器的驱动能力。地址解码电路由地址解码单元和驱动单元构成，其中地址解码单元实现对存储器地址的解码，输出差分形式解码信号；驱动单元采用有源下拉电路，对解码信号进行放大后输出单端驱动信号，并提供下拉电流用以驱动存储阵列构成的等效电容，并提供电流共享端口。本发明的优点在于采用有源下拉电路增强解码电路的驱动能力，并提供电流共享端口，具有电路结构简单、电路稳定、功耗低、工作速度快、驱动能力强等特点。
Description
技术领域
本发明涉及集成电路存储器设计技术领域，特别涉及一种电流共享型存储器的地址解码器。
背景技术
半导体存储器一般由地址解码器、存储阵列和灵敏放大器构成。地址解码器由多个地址解码电路构成，对于N位地址的存储器，需要2N个地址解码电路。随着存储器容量的增加，存储阵列越来越大。存储阵列对于地址解码电路而言，等效为电容。随着存储阵列的增大，等效电容也逐渐增大。地址解码电路，一般采用射级跟随器驱动存储阵列，如图1所示。然而射级跟随器在驱动负载电容时，存在一个严重问题。随着负载电容的增加，射级跟随器输出信号波形的下降沿急剧增加。由于射级跟随器工作电流固定，对负载电容放电速度缓慢，其输出信号下降时间明显比上升时间长。负载电容越大，上升时间和下降时间差异越大。上升时间和下降时间不一样，大大降低电路的工作速度。增加射级跟随器的工作电流可以降低下降时间，减少上升时间和下降时间的差异，但是功耗也大大增加。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于提供一种高速、低功耗的电流共享型存储器的地址解码器，可以驱动大容量的存储器阵列，用以解决传统地址解码电路在驱动大容量存储阵列时其信号下降时间远大于上升时间，解决其工作速度的瓶颈。
(二)技术方案
为了达到上述目的，本发明提供了一种电流共享型存储器的地址解码器，该地址解码器包括多个带有电流共享端口的地址解码电路，每个地址解码电路的电流共享端口连接在一起，实现共享驱动电流，以增加地址解码器的驱动能力。
上述方案中，所述带有电流共享端口的地址解码电路包括地址解码单元和驱动单元，其中地址解码单元用于对存储器地址解码后输出差分解码信号；驱动单元用于对该差分解码信号进行放大以增加驱动能力，并提供下拉电流用以驱动存储器中存储阵列构成的等效电容，且提供电流共享端口。
上述方案中，所述地址解码单元有多种实现形式，包括基于射极耦合逻辑的或非门，或者是二极管与门。
上述方案中，所述驱动单元是一个有源下拉电路，包括：
第一电阻R1，第一电阻R1一端接地，另一端与差分解码信号的同相端以及第三晶体管Q3的基极相连；
第二电阻R2，第二电阻R2一端与差分解码信号的反相端以及第四晶体管Q4的基极相连，另一端与第三晶体管Q3的发射极以及第四晶体管Q4的集电极相连；
第三晶体管Q3，基极与第一电阻R1相连，集电极接地，发射极作为输出节点VO与第二电阻R2以及第四晶体管Q4集电极相连；
第四晶体管Q4，基极与第二电阻R2一端相连，集电极作为输出节点VO与第二电阻R2的另一端以及第三晶体管Q3发射极相连，发射极作为电流共享端口VC，与驱动电流源I2相连。
驱动电流源I2，一端作为电流共享端口VC与第四晶体管Q4发射极相连，另一端与电源VEE相连。
上述方案中，所述驱动电流源I2具有多种实现形式，包括将多个小的电流源并联等效于一个大的电流源，或者将多个地址解码电路中的驱动电流源通过电流共享端口连接在一起。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、本发明提供的电流共享型存储器的地址解码器，采用有源下拉电路增强驱动能力，并通过多个驱动单元之间共享电流，实现对驱动电流源的电流进行重新分配，增加下拉电流加速负载电容的放电过程，达到降低电路功耗的同时提供足够的驱动电流解决了传统地址解码电路在驱动大容量存储阵列时其信号下降时间远大于上升时间，解决了其工作速度的瓶颈，从而提高电路的工作速度。
2、本发明提供的电流共享型存储器的地址解码器，其优点在于采用有源下拉电路增强解码电路的驱动能力，并提供电流共享端口，具有电路结构简单、电路稳定、功耗低、工作速度快、驱动能力强等特点。
附图说明
图1是传统存储器地址解码电路的示意图；
图2是本发明的低功耗高速地址解码电路的示意图；
图3是本发明的低功耗高速的电流共享型存储器的地址解码器的示意图；
图4是本发明的地址解码电路在地址切换时电路工作原理的示意图；
图5是本发明中电流源的多种实现形式示意图；
图6是本发明的存储器地址解码电路在驱动2.0pF电容输出波形，与传统电路的比较的示意图；
图7是本发明的存储器地址解码电路的输出信号波形随着负载电容变化的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
需要说明的是，本发明的具体实施方式采用负电源供电，电源上轨接地，下轨为负电源VEE。当然，也可以采用正电源供电，此时电源上轨为电源VCC，下轨接地。
本发明的低功耗高速地址解码电路的一种实施例结构如图2所示，包括地址解码单元100和驱动单元200两部分。
地址解码单元100采用发射级耦合逻辑或非门(ECL NOR)结构。N个差分地址A1A2...AN分别与晶体管Q1-1Q1-2...Q1-N的基极相连。N晶体管Q1-1Q1-2...Q1-N呈并联关系，简称为Q1。Q1的发射极与Q2的发射极相连同时与电流源I1相连，Q2的基极与N个差分地址A1A2...AN的共模电平VB相连。电流源I1另一端与电源VEE相连。Q1的集电极与电阻R1相连同时与驱动单元200的晶体管Q3基极相连；Q2的集电极与电阻R2相连的同时与驱动单元200的晶体管Q4基极相连。电阻R1另一端与地相连，电阻R2另一端与驱动单元200中晶体管Q3发射极以及Q4集电极相连，并标记该节点为Vo。
驱动单元200，是一个有源下拉电路，其中中Q3集电极连接到地，Q4发射极与下拉电流源I2相连，并标记该共享电流节点为VC，I2的另一端与电源VEE相连。
如图3所示，对于N比特地址存储器而言，需要2N个地址解码电路，用以产生2N个存储器阵列驱动信号。本发明提供的电流共享型存储器的地址解码器将2N个地址解码电路的VC相连，如此一来，2N个地址解码电路可以共享2N个下拉电流源。假设，地址解码电路输出高电平信号代表选中存储器的存储阵列。存储器的地址解码电路特点在于同一时刻2N个地址解码信号中只有一个是高电平。在存储器地址切换瞬间，2N个地址解码单元输出中只有一个从高电平切换到低电平，只有一个从低电平切换到高电平，其余保持低电平。
地址解码电路用于加速其输出从高电平切换到低电平的放电过程，以及从低电平切换到高电平的充电过程。本发明通过共享电流增加放电时所需的下拉电流，同时增加充电时所需的充电电流，如图4所示，其中C1和C2代表存储阵列构成的等效电容。
假设地址解码电路VO1从高电平切换到低电平，VO2从低电平切换到高电平。本发明的解码单元100产生两个相位相反的差分信号。为此在VO1从高电平切换到低电平时，VB1切换到高电平，从而增加Q2中的电流，加速对负载电容C1的放电。在VO2从低电平切换到高电平时，VB2切换到低电平，Q4处于截止状态，Q3中电流全部用来加速对负载电容C2的充电。Q4处于截止状态，为此电流源I2有多余电流。对C1放电结束后，VB1恢复到低电平，Q2中电流将会减少，电流源I1中多余的电流将通过共享的方式用于加速下一个放电过程。
本发明的共享电流加速放电过程的原理在于，同一时刻只有一个地址解码电路处于放电过程，其他处于低电平输出的地址解码电路将会有多余电流，同时对处于充电过程的地址解码电路也有多余电流，通过电流共享，实现对驱动电流源的电流进行重新分配，将其他地址电路多余电流收集起来用来增加放电电流，加速放电过程。
本发明中所述的电流源有多种实现形式，如图5所示。
采用如图1所示的传统电路驱动负载电容CL，随着负载电容的增加，驱动信号的下降沿时间将明显大于上升沿，限制了电路的工作速度。本发明的存储器地址解码电路在驱动2.0pF电容输出波形，与传统电路的比较结果，如图6所示，本发明电路的下降沿时间明显小于传统电路。而采用本发明提供的电流共享型地址解码电路驱动同样的负载电容CL，在CL从0.5pF增加到2.5pF，下降沿时间和上升沿时间没有明显增加，而且两者基本相等，如图7所示，可见本发明的有效性。
需要说明的是，虽然实施例结构中地址解码单元100采用发射级耦合逻辑或非门(ECL NOR)结构进行说明，但本发明可以应道到其他地址解码单元电路。
需要说明的是，虽然图示中采用双极型晶体管进行说明，但本发明的结构可以应用到MOS电路。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (3)
1.一种电流共享型存储器的地址解码器，其特征在于，该地址解码器包括多个带有电流共享端口的地址解码电路，每个地址解码电路的电流共享端口连接在一起，实现共享驱动电流，以增加地址解码器的驱动能力；
其中，所述带有电流共享端口的地址解码电路包括地址解码单元和驱动单元，其中地址解码单元用于对存储器地址解码后输出差分解码信号；驱动单元用于对该差分解码信号进行放大以增加驱动能力，并提供下拉电流用以驱动存储器中存储阵列构成的等效电容，且提供电流共享端口；
所述驱动单元是一个有源下拉电路，包括：
第一电阻R1，第一电阻R1一端接地，另一端与差分解码信号的同相端以及第三晶体管Q3的基极相连；
第二电阻R2，第二电阻R2一端与差分解码信号的反相端以及第四晶体管Q4的基极相连，另一端与第三晶体管Q3的发射极以及第四晶体管Q4的集电极相连；
第三晶体管Q3，基极与第一电阻R1相连，集电极接地，发射极作为输出节点Vo与第二电阻R2以及第四晶体管Q4集电极相连；
第四晶体管Q4，基极与第二电阻R2一端相连，集电极作为输出节点Vo与第二电阻R2的另一端以及第三晶体管Q3发射极相连，发射极作为电流共享端口VC，与驱动电流源I2相连；
驱动电流源I2，一端作为电流共享端口VC与第四晶体管Q4发射极相连，另一端与电源VEE相连。
2.根据权利要求1所述的电流共享型存储器的地址解码器，其特征在于，所述地址解码单元有多种实现形式，包括基于射极耦合逻辑的或非门，或者是二极管与门。
3.根据权利要求1所述的电流共享型存储器的地址解码器，其特征在于，所述驱动电流源I2具有多种实现形式，包括将多个小的电流源并联等效于一个大的电流源，或者将多个地址解码电路中的驱动电流源通过电流共享端口连接在一起。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210109999.4A CN102637450B (zh) | 2012-04-13 | 2012-04-13 | 电流共享型存储器的地址解码器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210109999.4A CN102637450B (zh) | 2012-04-13 | 2012-04-13 | 电流共享型存储器的地址解码器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102637450A CN102637450A (zh) | 2012-08-15 |
| CN102637450B true CN102637450B (zh) | 2014-09-17 |
Family
ID=46621816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210109999.4A Active CN102637450B (zh) | 2012-04-13 | 2012-04-13 | 电流共享型存储器的地址解码器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102637450B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11149927B2 (en) * | 2019-03-01 | 2021-10-19 | Xiamen Eco Lighting Co. Ltd. | LED lighting apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5021688A (en) * | 1988-10-28 | 1991-06-04 | International Business Machines Corporation | Two stage address decoder circuit for semiconductor memories |
| CN101060594A (zh) * | 2006-02-27 | 2007-10-24 | 索尼株式会社 | 半导体设备 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100630346B1 (ko) * | 2005-07-05 | 2006-10-02 | 삼성전자주식회사 | 독출모드시 전하분배에 의한 워드라인 구동회로 및구동방법 |
-
2012
- 2012-04-13 CN CN201210109999.4A patent/CN102637450B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5021688A (en) * | 1988-10-28 | 1991-06-04 | International Business Machines Corporation | Two stage address decoder circuit for semiconductor memories |
| CN101060594A (zh) * | 2006-02-27 | 2007-10-24 | 索尼株式会社 | 半导体设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102637450A (zh) | 2012-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1691509A (zh) | 差分电流型相位/频率检测器电路 | |
| CN108155903A (zh) | 应用于GaN栅极驱动的高速高压电平转换电路 | |
| CN102208909A (zh) | 电平转换电路 | |
| CN101420223A (zh) | 差分发送器 | |
| CN102412825A (zh) | 电平转换电路 | |
| CN102637450B (zh) | 电流共享型存储器的地址解码器 | |
| CN102201807B (zh) | 一种简单的三态输入电路 | |
| US9716488B2 (en) | Carbon nanotube field effect transistor-based pulse generator | |
| CN102664617B (zh) | 一种驱动容性负载的有源下拉电路 | |
| CN102006072B (zh) | 采用分组式t/h开关的低电压低功耗折叠内插模数转换器 | |
| CN201341126Y (zh) | 一种电流开关型BiCMOS锁存比较器电路 | |
| CN101494450B (zh) | 电平转移电路 | |
| CN102868284B (zh) | 一种igbt驱动电路 | |
| CN102307002B (zh) | 一种带负压关断的功率开关管的驱动电路 | |
| CN202261591U (zh) | 掉电加速放电电路 | |
| CN202261207U (zh) | 死区增强保护高速互补开关驱动电路 | |
| CN206209581U (zh) | 一种超低功耗高抗eft的上电复位电路 | |
| CN201590808U (zh) | 推挽放大器的电平转换电路 | |
| CN102832903A (zh) | 一种电容倍增器 | |
| CN102637449A (zh) | 一种伪差分式存储阵列 | |
| CN106664090B (zh) | 一种缓冲器电路和采用该电路的电子设备 | |
| CN204794932U (zh) | Pin驱动电路 | |
| CN1720604A (zh) | 恒定延迟零待机差分逻辑接收机及方法 | |
| CN202121517U (zh) | 用于移相控制电路的死区时间调节电路 | |
| CN104579246B (zh) | 一种占空比调整电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20180904 Address after: No. 3, North Tu Cheng West Road, Chaoyang District, Beijing Patentee after: Beijing Zhongke micro Investment Management Co.,Ltd. Address before: 100083 No.3, Beitucheng Road (West), Chaoyang District, Beijing Cities Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20181107 Address after: 215000 Jiangsu Suzhou Industrial Park 99 Jinji Hu Road 99 Suzhou Nancheng 1 building 505 room Patentee after: Zhongke core (Suzhou) Microelectronics Technology Co.,Ltd. Address before: No. 3, North Tu Cheng West Road, Chaoyang District, Beijing Patentee before: Beijing Zhongke micro Investment Management Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190814 Address after: Unit 505, 218 A7 Building, Xinghu Street, Suzhou Industrial Park, Jiangsu Province Patentee after: ACELA MICRO CO.,LTD. Address before: Room 505, No. 99 Jinjihu Avenue, Suzhou Industrial Park, Jiangsu Province Patentee before: Zhongke core (Suzhou) Microelectronics Technology Co.,Ltd. |
|
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 708-1, Building 1, Northwest District, Suzhou Nanocity, No. 99 Jinjihu Avenue, Suzhou Industrial Park, Suzhou Area, China (Jiangsu) Free Trade Pilot Zone, Suzhou City, Jiangsu Province, 215124 Patentee after: Xunxin Microelectronics (Suzhou) Co.,Ltd. Address before: 215000 unit 505, a7 / F, 218 Xinghu street, Suzhou Industrial Park, Jiangsu Province Patentee before: ACELA MICRO CO.,LTD. |