CN114071041A - 基于复合介质栅双晶体管光敏探测器的行列减法读出电路 - Google Patents

基于复合介质栅双晶体管光敏探测器的行列减法读出电路 Download PDF

Info

Publication number
CN114071041A
CN114071041A CN202111323667.1A CN202111323667A CN114071041A CN 114071041 A CN114071041 A CN 114071041A CN 202111323667 A CN202111323667 A CN 202111323667A CN 114071041 A CN114071041 A CN 114071041A
Authority
CN
China
Prior art keywords
odd
bit line
module
line selection
subtraction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111323667.1A
Other languages
English (en)
Other versions
CN114071041B (zh
Inventor
闫锋
吴永杰
吴天泽
常峻淞
陈辉
李龙飞
王一鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University filed Critical Nanjing University
Priority to CN202111323667.1A priority Critical patent/CN114071041B/zh
Publication of CN114071041A publication Critical patent/CN114071041A/zh
Application granted granted Critical
Publication of CN114071041B publication Critical patent/CN114071041B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明公开了一种基于复合介质栅双晶体管光敏探测器的行列减法读出电路。该电路包括由多个复合栅介质晶体管构成的晶体管阵列、字线选择模块、奇数位线选择模块、偶数位线选择模块和电流减法模块等，在晶体管阵列中：同行的所有晶体管栅极相连构成字线，与字线选择模块相连；奇数行同列的所有晶体管漏极相连构成奇数位线，与奇数位线选择模块相连；偶数行同列的所有晶体管漏极相连构成偶数位线，与偶数位线选择模块相连；同列的所有晶体管源极相连构成源线；奇数位线选择模块和偶数位线选择模块均与电流减法模块相连，电流减法模块依次与电流电压转换模块和数模转换模块相连。本发明的读出电路具有小面积、低功耗、低噪声以及高精度的优势。

Description

基于复合介质栅双晶体管光敏探测器的行列减法读出电路
技术领域
本发明涉及一种基于复合介质栅双晶体管光敏探测器的行列电流减法读出电路，属于集成电路领域。
背景技术
在成像领域中常用的成像器件有CCD以及CMOS-APS，但二者在实际应用中仍有许多的不足。对于CCD，出于转移效率的考虑，其尺寸很难做小。对于CMOS-APS，由于其读出电路的复杂性，所占面积较大，导致实际感光区域很难做大，满阱电荷量小。
公告号为CN 102938409B的中国发明专利提出了一种双晶体管光敏探测器。其特点是单个器件即可实现复位、感光以及读出，相比于CCD以及CMOS-APS，所述双晶体管光敏探测器不需要复杂的读出部分，面积可以大大减小，感光面积可以做的更大，满阱电荷量大。但对于现有的光敏探测器，其输出一般都是在数字域做减法，会带来大面积、大功耗、高噪声以及低精度等问题。
发明内容
本发明的目的在于提供一种基于复合介质栅双晶体管光敏探测器的行列电流减法读出电路，可实现像素行与行之间以及列与列之间的电流减法读出。
本发明的技术方案如下：
基于复合介质栅双晶体管光敏探测器的行列减法读出电路，包括由多个复合栅介质晶体管构成的晶体管阵列、字线选择模块、奇数位线选择模块、偶数位线选择模块、电流减法模块、电流电压转换模块和数模转换模块；所述晶体管阵列中同行的所有晶体管栅极相连，构成字线，并与所述字线选择模块的输出端相连；所述晶体管阵列中奇数行同列的所有晶体管漏极相连，构成奇数位线，并与所述奇数位线选择模块的输出端相连；所述晶体管阵列中偶数行同列的所有晶体管漏极相连，构成偶数位线，并与所述偶数位线选择模块的输出端相连；所述晶体管阵列同列的所有晶体管源极相连，构成源线；所述奇数位线选择模块的输出端和所述偶数位线选择模块的输出端均与所述电流减法模块的输入端相连，所述电流减法模块的输出端与所述电流电压转换模块的输入端相连，所述电流电压转换模块的输出端与所述数模转换模块的输入端相连。
进一步地，所述字线选择模块包括字线选择译码器和字线电平转换电路，所述字线选择译码器的输入端与字线地址信号相连，其输出端与所述字线电平转换电路的输入端一一对应相连；所述字线电平转换电路的输出端作为所述字线选择模块的输出端且与所述晶体管阵列的字线一一对应相连。
进一步地，所述奇数位线选择模块包括奇数位线选择译码器和奇数位线电平转换电路，所述奇数位线选择译码器的输入端与奇数位线地址信号相连，其输出端与所述奇数位线电平转换电路的输入端一一对应相连；所述奇数位线电平转换电路的输出端作为所述奇数位线选择模块的输出端且与所述晶体管阵列的奇数位线一一对应相连。
进一步地，所述偶数位线选择模块包括偶数位线选择译码器和偶数位线电平转换电路，所述偶数位线选择译码器的输入端与偶数位线地址信号相连，其输出端与所述偶数位线电平转换电路的输入端一一对应相连；所述偶数位线电平转换电路的输出端作为偶数位线选择模块的输出端且与所述晶体管阵列的偶数位线一一对应相连。
进一步地，所述电流减法模块包括奇偶行电流镜减法电路、奇数行奇偶列电流镜减法电路和偶数行奇偶列电流镜减法电路；所述奇偶行电流镜减法电路的输入端与同列所述奇数位线和所述偶数位线相连，其输出端作为电流减法模块的输出端；所述奇数行奇偶列电流镜减法电路的输入端与所述晶体管阵列中每两个相邻列的奇数位线相连，其输出端作为电流减法模块的输出端；所述偶数行奇偶列电流镜减法电路的输入端与所述晶体管阵列中每两个相邻列的偶数位线相连，其输出端作为电流减法模块的输出端且与电流电压转换模块的输入端相连。
进一步地，所述电流电压转换模块为带预充电功能的电容模块，且输出端与数模转换模块的输入端相连，所述数模转换模块为单斜坡数模转换器。
进一步地，所述晶体管阵列使用一个电流减法模块；在晶体管阵列中，每列的奇数位线和偶数位线使用一个奇偶行电流镜减法电路，每两个相邻列的奇数位线使用一个所述奇数行奇偶列电流镜减法电路，每两个相邻列的偶数位线使用一个所述偶数行奇偶列电流镜减法电路。
本发明提出了模拟域的行列电流减法读出电路，具有以下技术效果：
读出模式下，一个读出周期内通过字线地址信号控制复合栅介质晶体管阵列相邻两行的字线选通，通过奇数位线地址信号和偶数位线地址信号分别控制复合栅介质晶体管阵列的所有奇数位线和偶数位线选通。通过奇偶行电流镜减法电路、奇数行奇偶列电流镜减法电路和偶数行奇偶列电流镜减法电路，实现奇数行与偶数行、奇数列与偶数列的电流减法读出。本发明的行列电流减法读出电路具有小面积、低功耗、低噪声以及高精度的优势。
附图说明
图1为复合介质栅双晶体管光敏探测器阵列以及各电路模块框图，
图2为复合介质栅双晶体管光敏探测器阵列在读出模式下的各端口连接方式示意图。
具体实施方式
本实施例提供一种基于复合介质栅双晶体管光敏探测器的行列电流减法读出电路，包括由多个复合栅介质晶体管构成的阵列、字线选择模块、奇数位线选择模块、偶数位线选择模块、电流减法模块、电流电压转换模块和数模转换模块。晶体管阵列中同行的所有晶体管栅极相连，构成字线(记作WL)，与字线选择模块的输出端相连。晶体管阵列中奇数行同列的所有晶体管漏极相连，构成奇数位线(记作BLO)，与奇数位线选择模块的输出端相连。晶体管阵列中偶数行同列的所有晶体管漏极相连，构成偶数位线(记作BLE)，与偶数位线选择模块的输出端相连。晶体管阵列同列的所有晶体管源极相连，构成源线(记作SL)。奇数位线选择模块的输出端和偶数位线选择模块的输出端均与电流减法模块的输入端相连。电流减法模块的输出端与电流电压转换模块的输入端相连，电流电压转换模块的输出端与数模转换模块的输入端相连。
其中，字线选择模块包括字线选择译码器和字线电平转换电路。字线选择译码器的输入端与字线地址信号相连，输出端与字线电平转换电路的输入端一一对应相连。字线电平转换电路的输出端与晶体管阵列的字线一一对应相连。
奇数位线选择模块包括奇数位线选择译码器和奇数位线电平转换电路。奇数位线选择译码器的输入端与奇数位线地址信号相连，输出端与奇数位线电平转换电路的输入端一一对应相连。奇数位线电平转换电路的输出端与晶体管阵列的奇数位线一一对应相连。
偶数位线选择模块包括偶数位线选择译码器和偶数位线电平转换电路。偶数位线选择译码器的输入端与偶数位线地址信号相连，输出端与偶数位线电平转换电路的输入端一一对应相连。偶数位线电平转换电路的输出端与晶体管阵列的偶数位线一一对应相连。
电流减法模块包括奇偶行电流镜减法电路、奇数行奇偶列电流镜减法电路和偶数行奇偶列电流镜减法电路。奇偶行电流镜减法电路的输入端与同列奇数位线和偶数位线相连，输出端与电流电压转换模块的输入端相连。奇数行奇偶列电流镜减法电路的输入端与晶体管阵列中每两个相邻列的奇数位线相连，输出端与电流电压转换模块的输入端相连。偶数行奇偶列电流镜减法电路的输入端与晶体管阵列中每两个相邻列的偶数位线相连，输出端与电流电压转换模块的输入端相连。电流电压转换模块的输出端与数模转换模块的输入端相连。
上述由多个复合栅介质晶体管所构成的晶体管阵列的字线对应一个字线选择模块，字线选择模块内有唯一的字线选择译码器。由多个复合栅介质晶体管所构成的晶体管阵列的奇数位线对应一个奇数位线选择模块，奇数位线选择模块内有唯一的奇数位线选择译码器。所述由多个复合栅介质晶体管所构成的阵列的偶数位线对应一个所述偶数位线选择模块，偶数位线选择模块内有唯一的偶数位线选择译码器。由多个复合栅介质晶体管所构成的晶体管阵列对应一个电流减法模块。由多个复合栅介质晶体管所构成的晶体管阵列中每列的奇数位线和偶数位线对应一个奇偶行电流镜减法电路。由多个复合栅介质晶体管所构成的晶体管阵列中每两个相邻列的奇数位线对应一个奇数行奇偶列电流镜减法电路。由多个复合栅介质晶体管所构成的晶体管阵列中每两个相邻列的偶数位线对应一个所述偶数行奇偶列电流镜减法电路。
优选地，电流电压转换模块为带预充电功能的电容模块。数模转换模块为单斜坡数模转换器。
读出模式下，一个读出周期内通过字线地址信号控制复合栅介质晶体管阵列相邻两行的字线选通，通过奇数位线地址信号和偶数位线地址信号分别控制复合栅介质晶体管阵列的所有奇数位线和偶数位线选通。
如图2所示，以WL<0>、WL<1>BLO<0>、BLO<1>、BLE<0>、BLE<1>选通为例，则位于所述复合栅介质晶体管阵列左上角的四个晶体管(即位于第1行第1、2列和第2行第1、2列的晶体管，分别记为M11、M12、M21、M22)导通，导通电流进入电流减法模块。则通过奇偶行电流镜减法电路，实现M11与M21的电流减法以及M12、M22的电流减法；通过奇数行奇偶列电流镜减法电路，实现M11与M12的电流减法；通过偶数行奇偶列电流镜减法电路，实现M21与M22的电流减法。以上输出的减法电流通过电流电压转换模块和数模转换模块输出。

Claims (7)

1.基于复合介质栅双晶体管光敏探测器的行列减法读出电路，包括由多个复合栅介质晶体管构成的晶体管阵列、字线选择模块、奇数位线选择模块、偶数位线选择模块、电流减法模块、电流电压转换模块和数模转换模块，其特征在于，所述晶体管阵列中同行的所有晶体管栅极相连，构成字线，并与所述字线选择模块的输出端相连；所述晶体管阵列中奇数行同列的所有晶体管漏极相连，构成奇数位线，并与所述奇数位线选择模块的输出端相连；所述晶体管阵列中偶数行同列的所有晶体管漏极相连，构成偶数位线，并与所述偶数位线选择模块的输出端相连；所述晶体管阵列同列的所有晶体管源极相连，构成源线；所述奇数位线选择模块的输出端和所述偶数位线选择模块的输出端均与所述电流减法模块的输入端相连，所述电流减法模块的输出端与所述电流电压转换模块的输入端相连，所述电流电压转换模块的输出端与所述数模转换模块的输入端相连。
2.根据权利要求1所述的基于复合介质栅双晶体管光敏探测器的行列减法读出电路，其特征在于，所述字线选择模块包括字线选择译码器和字线电平转换电路，所述字线选择译码器的输入端与字线地址信号相连，其输出端与所述字线电平转换电路的输入端一一对应相连；所述字线电平转换电路的输出端作为所述字线选择模块的输出端且与所述晶体管阵列的字线一一对应相连。
3.根据权利要求1所述的基于复合介质栅双晶体管光敏探测器的行列减法读出电路，其特征在于，所述奇数位线选择模块包括奇数位线选择译码器和奇数位线电平转换电路，所述奇数位线选择译码器的输入端与奇数位线地址信号相连，其输出端与所述奇数位线电平转换电路的输入端一一对应相连；所述奇数位线电平转换电路的输出端作为所述奇数位线选择模块的输出端且与所述晶体管阵列的奇数位线一一对应相连。
4.根据权利要求1所述的基于复合介质栅双晶体管光敏探测器的行列减法读出电路，其特征在于，所述偶数位线选择模块包括偶数位线选择译码器和偶数位线电平转换电路，所述偶数位线选择译码器的输入端与偶数位线地址信号相连，其输出端与所述偶数位线电平转换电路的输入端一一对应相连；所述偶数位线电平转换电路的输出端作为偶数位线选择模块的输出端且与所述晶体管阵列的偶数位线一一对应相连。
5.根据权利要求1所述的基于复合介质栅双晶体管光敏探测器的行列减法读出电路，其特征在于，所述电流减法模块包括奇偶行电流镜减法电路、奇数行奇偶列电流镜减法电路和偶数行奇偶列电流镜减法电路；所述奇偶行电流镜减法电路的输入端与同列所述奇数位线和所述偶数位线相连，其输出端作为电流减法模块的输出端；所述奇数行奇偶列电流镜减法电路的输入端与所述晶体管阵列中每两个相邻列的奇数位线相连，其输出端作为电流减法模块的输出端；所述偶数行奇偶列电流镜减法电路的输入端与所述晶体管阵列中每两个相邻列的偶数位线相连，其输出端作为电流减法模块的输出端且与电流电压转换模块的输入端相连。
6.根据权利要求1所述的基于复合介质栅双晶体管光敏探测器的行列减法读出电路，其特征在于，所述电流电压转换模块为带预充电功能的电容模块，且输出端与数模转换模块的输入端相连，所述数模转换模块为单斜坡数模转换器。
7.根据权利要求1所述的基于复合介质栅双晶体管光敏探测器的行列减法读出电路，其特征在于，所述晶体管阵列使用一个电流减法模块；在晶体管阵列中，每列的奇数位线和偶数位线使用一个奇偶行电流镜减法电路，每两个相邻列的奇数位线使用一个所述奇数行奇偶列电流镜减法电路，每两个相邻列的偶数位线使用一个所述偶数行奇偶列电流镜减法电路。
CN202111323667.1A 2021-11-10 2021-11-10 基于复合介质栅双晶体管光敏探测器的行列减法读出电路 Active CN114071041B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111323667.1A CN114071041B (zh) 2021-11-10 2021-11-10 基于复合介质栅双晶体管光敏探测器的行列减法读出电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111323667.1A CN114071041B (zh) 2021-11-10 2021-11-10 基于复合介质栅双晶体管光敏探测器的行列减法读出电路

Publications (2)

Publication Number Publication Date
CN114071041A true CN114071041A (zh) 2022-02-18
CN114071041B CN114071041B (zh) 2022-08-19

Family

ID=80274559

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111323667.1A Active CN114071041B (zh) 2021-11-10 2021-11-10 基于复合介质栅双晶体管光敏探测器的行列减法读出电路

Country Status (1)

Country Link
CN (1) CN114071041B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110215227A1 (en) * 2009-02-18 2011-09-08 Feng Yan Photosensitive Detector with Composite Dielectric Gate MOSFET Structure and Its Signal Readout Method
CN102938409A (zh) * 2012-11-07 2013-02-20 南京大学 基于复合介质栅mosfet的双晶体管光敏探测器及其信号读取办法
CN103227184A (zh) * 2013-04-11 2013-07-31 南京大学 基于复合介质栅结构像素单元的成像阵列及其曝光操作方法
CN103926766A (zh) * 2013-08-07 2014-07-16 上海中航光电子有限公司 像素阵列及液晶显示装置
CN106125433A (zh) * 2016-08-30 2016-11-16 武汉华星光电技术有限公司 一种阵列基板布线结构、液晶显示面板及液晶显示器
CN107591180A (zh) * 2016-07-07 2018-01-16 中芯国际集成电路制造(上海)有限公司 非挥发性存储器及其读取数据的方法
CN213960195U (zh) * 2020-12-31 2021-08-13 南京威派视半导体技术有限公司 基于复合介质栅双晶体管光敏探测器的像素合并电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110215227A1 (en) * 2009-02-18 2011-09-08 Feng Yan Photosensitive Detector with Composite Dielectric Gate MOSFET Structure and Its Signal Readout Method
CN102938409A (zh) * 2012-11-07 2013-02-20 南京大学 基于复合介质栅mosfet的双晶体管光敏探测器及其信号读取办法
CN103227184A (zh) * 2013-04-11 2013-07-31 南京大学 基于复合介质栅结构像素单元的成像阵列及其曝光操作方法
CN103926766A (zh) * 2013-08-07 2014-07-16 上海中航光电子有限公司 像素阵列及液晶显示装置
CN107591180A (zh) * 2016-07-07 2018-01-16 中芯国际集成电路制造(上海)有限公司 非挥发性存储器及其读取数据的方法
CN106125433A (zh) * 2016-08-30 2016-11-16 武汉华星光电技术有限公司 一种阵列基板布线结构、液晶显示面板及液晶显示器
CN213960195U (zh) * 2020-12-31 2021-08-13 南京威派视半导体技术有限公司 基于复合介质栅双晶体管光敏探测器的像素合并电路

Also Published As

Publication number Publication date
CN114071041B (zh) 2022-08-19

Similar Documents

Publication Publication Date Title
CN101753864B (zh) 固态成像装置和使用该固态成像装置的成像***
US11783875B2 (en) Circuits and methods for in-memory computing
US8558931B2 (en) Method and image sensor pixel without address transistor
US7447085B2 (en) Multilevel driver
CN109257548B (zh) 一种cmos图像传感器及图像输出方法
JP3658278B2 (ja) 固体撮像装置およびそれを用いた固体撮像システム
JP5311954B2 (ja) 固体撮像装置の駆動方法
JP4959207B2 (ja) 固体撮像装置
US10194106B2 (en) Image sensor and sensing method thereof
US6711088B2 (en) Semiconductor memory device
JPS6013398A (ja) 半導体多値記憶装置
CN111464765B (zh) 全差分像素读出电路、像素电路以及像素数据读出方法
KR101387895B1 (ko) 반도체 장치
US6600672B2 (en) Semiconductor memory device
US7046079B2 (en) Circuit for generating a reference voltage
CN114071041B (zh) 基于复合介质栅双晶体管光敏探测器的行列减法读出电路
JPS60239994A (ja) 多値ダイナミツクランダムアクセスメモリ
CN105791716A (zh) Cmostdi图像传感器及其控制方法
CN213960195U (zh) 基于复合介质栅双晶体管光敏探测器的像素合并电路
JPS6255234B2 (zh)
CN113237562B (zh) 具有盲元记忆和抑制功能的读出电路和红外探测器
CN111601056B (zh) 大动态范围半浮栅图像传感器
JP2011250188A (ja) 固体撮像装置
CN109951659B (zh) 一种cmos图像传感器及其读出电路
JP3805643B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant