CN117491738A - 芯片插座安装接触电阻测试装置及方法 - Google Patents

Abstract

本发明实施例公开的芯片插座安装接触电阻测试装置及方法，涉及半导体测试技术领域，包括：测试主板，至少布设有第一走线、第二走线及第三走线；测试基板，至少布设四个管脚，并通过第四走线互联，所述第三管脚与第四管脚通过第五走线互联；芯片插座，位于测试主板和测试基板之间；测量分析单元，与所述第一走线与第三走线的第二端分别连接，并配置为向所述第一走线发送测试信号，并经由第三走线传输返回测试信号来测试所述第一端子至第四端子的接触电阻。本发明便于测量出芯片插座端子的安装接触电阻，可以在一定程度上评估出芯片插座端子的接触状态，适用于芯片插座端子测试场景中。

Description

芯片插座安装接触电阻测试装置及方法

技术领域

本发明涉及半导体测试技术领域。尤其是涉及一种芯片插座安装接触电阻测试装置及方法。

背景技术

芯片插座(IC Socket)是将芯片安装在主板上的器件，芯片插座端子的两端分别与芯片管脚和主板焊盘接触，在芯片和主板之间起到导电的作用。芯片插座端子和主板、芯片之间的良好接触对确保芯片正常工作至关重要。因此，测量以有效评估芯片插座端子两端与主板、芯片管脚的接触状态，就成为芯片测试中必要的一个环节。

发明内容

有鉴于此，本发明实施例提供一种芯片插座安装接触电阻测试装置及方法，便于测量出芯片插座端子的安装接触电阻，从而可以在一定程度上评估出芯片插座端子的接触状态。

为达到上述发明目的，采用如下技术方案：

本申请实施例提供一种测试装置，所述装置包括：测试主板，包括测试分区，所述测试分区至少布设有第一走线、第二走线及第三走线；测试基板，至少布设有第一管脚、第二管脚、第三管脚及第四管脚，所述第一管脚与第二管脚通过第四走线互联，所述第三管脚与第四管脚通过第五走线互联；芯片插座，位于测试主板和测试基板之间，并包括第一端子、第二端子、第三端子及第四端子；其中，所述第一端子的第一端与所述第一走线的第一端连接，所述第一端子的第二端与所述第一管脚连接；所述第二端子的第一端与所述第三端子的第一端通过所述第二走线连接，所述第二端子的第二端与所述第二管脚连接，所述第三端子的第二端与所述第三管脚连接，所述第四端子的第一端与所述第三走线的第一端连接，所述第四端子的第二端与所述第四管脚连接；测量分析单元，与所述第一走线与第三走线的第二端分别连接，并配置为向所述第一走线发送测试信号，并经由第三走线传输返回测试信号来测试所述第一端子至第四端子的接触电阻。

根据本申请实施例的一种具体实现方式，所述测试分区与所述测试基板上下对应设置，所述第一走线、第二走线和第三走线印制于所述测试主板上，且对应于所述第一走线的第一端、第二走线的两端和第三走线的第一端分别设有接合点，且对应暴露于所述测试主板的表面；所述第一端子、第二端子、第三端子及第四端子的第一端分别连接于对应的所述接合点上。

根据本申请实施例的一种具体实现方式，所述第一端子、第二端子、第三端子及第四端子的第二端分别用于连接芯片管脚，所述测试基板的厚度与芯片厚度一致，所述测试基板的第一管脚、第二管脚、第三管脚及第四管脚的布局与所述芯片管脚的布局一致，所述测试分区的物理结构及电特性与芯片主板的物理结构及电特性一致。

根据本申请实施例的一种具体实现方式，所述测试主板上还设有去嵌分区，所述去嵌分区与所述测试分区分开设置，所述去嵌分区与所述测试分区的布局结构及电特性一致。

根据本申请实施例的一种具体实现方式，所述去嵌分区包括：第六走线及与所述第六走线同层布设的第七走线，所述第六走线的两端与第七走线的两端分别暴露于测试主板的表面，且所述第六走线的第一端与所述第七走线的第一端间隔设置，所述第六走线的第二端与所述第七走线的第二端间隔设置，所述第六走线的第一端和第七走线的第一端之间通过第八走线互联，以形成去嵌链路，所述去嵌链路与所述第一至第五走线构成的测试链路的长度和电特性大致一致，所述第六走线的第二端及第七走线的第二端分别用于连接至所述测量分析单元。

根据本申请实施例的一种具体实现方式，所述装置还包括：第一数据采集模块，所述第一数据采集模块包括：第一电源、第一采样电阻、第一数据采集卡和第二数据采集卡，所述第一电源的输出端与所述第一采样电阻的第一端连接，所述第一采样电阻的第二端与所述第一走线和第三走线的第二端连接；所述第一数据采集卡的两个端子分别连接于所述第一采样电阻的第一端和第二端，所述第二数据采集卡的两个端子分别连接于所述第一走线和第三走线的第二端；以及，还包括：第二数据采集模块，所述第二数据采集模块包括：第二电源、第二采样电阻、第三数据采集卡和第四数据采集卡，所述第二电源的输出端与所述第二采样电阻的第一端连接，所述第二采样电阻的第二端与所述第六走线和第七走线的第二端连接；所述第三数据采集卡的两个端子分别连接于所述第二采样电阻的第一端和第二端，所述第四数据采集卡的两个端子分别连接于所述第六走线和第七走线的第二端，所述第六走线和第七走线的第二端分别暴露于测试主板的表面，并连接于第三数据采集卡的两个端子上，所述第六走线的第二端与第七走线的第二端分别连接于第四数据采集卡的两个端子上，所述第三数据采集卡的两个端子和第四数据采集卡的两个端子的配置信息一致；所述第一电源配置为用于向所述测试链路提供电信号；所述第二电源配置为用于向所述去嵌链路提供电信号；所述第一数据采集卡配置为采集所述第一采样电阻的第一电压，所述第二数据采集卡配置为采集所述测试链路的第二电压；所述第三数据采集卡配置为采集所述第二采样电阻的第三电压，所述第四数据采集卡配置为采集所述去嵌链路的第四电压；所述第一数据采集卡、所述第二数据采集卡、第三数据采集卡及第四数据采集卡分别配置为连接所述测量分析单元；所述测量分析单元，配置为根据所述第一电压和第二电压计算得到所述测试链路的第一电阻；以及，根据所述第三电压和第四电压计算得到所述去嵌链路的第二电阻；以及，根据所述第一电阻和第二电阻进行去嵌计算，测量得到各端子的安装接触电阻。

根据本申请实施例的一种具体实现方式，所述装置还包括：压合扣具，配置为压合在所述测试基板上，以模拟仿真实际芯片工作时受到的压应力。

第二方面，本申请还实施例提供一种测试方法，所述方法包括：

经由测试主板的第一走线向芯片插座的第一端子提供测试用电信号；接收经由第一端子、第一管脚、第四走线、第二管脚、第二端子、第二走线、第三端子、第三管脚、第五走线、第四管脚、第四端子传输至所述第三走线的第二端环回的测试用电信号，其中，所述测试主板，包括测试分区，所述测试分区至少布设有第一走线、第二走线及第三走线；

所述第一管脚、第二管脚、第三管脚及第四管脚，布设于测试基板上，所述第一管脚与第二管脚通过第四走线互联，所述第三管脚与第四管脚通过第五走线互联；所述芯片插座，位于测试主板和测试基板之间，并包括第一端子、第二端子、第三端子及第四端子；其中，所述第一端子的第一端与所述第一走线的第一端连接，所述第一端子的第二端与所述第一管脚连接；所述第二端子的第一端与所述第三端子的第一端通过所述第二走线连接，所述第二端子的第二端与所述第二管脚连接，所述第三端子的第二端与所述第三管脚连接，所述第四端子的第一端与所述第三走线的第一端连接，所述第四端子的第二端与所述第四管脚连接；基于接收到的环回的测试用电信号，计算得到所述芯片插座的各端子的安装接触电阻。

根据本申请实施例的一种具体实现方式，接收经由第一端子、第一管脚、第四走线、第二管脚、第二端子、第二走线、第三端子、第三管脚、第五走线、第四管脚、第四端子传输至所述第三走线的第二端环回的测试用电信号还包括：经由测试主板的第六走线向去嵌链路提供去嵌用电信号；所述去嵌链路包括：第六走线及与所述第六走线同层布设于测试主板上的第七走线，以及将第六走线的第一端和第七走线的第一端互联的第八走线，所述去嵌链路与所述第一至第五走线构成的测试链路的长度和电特性大致一致；接收经由第七走线的第二端环回的去嵌用电信号；所述基于接收到的环回的测试用电信号，计算得到所述芯片插座的各端子的安装接触电阻，包括：根据所述测试用电信号与去嵌用电信号进行去嵌计算，得到所述芯片插座的各端子的安装接触电阻。

根据本申请实施例的一种具体实现方式，在接收环回的测试用电信号之时，所述方法还包括：采集第一采样电阻的第一电压，所述环回的测试用电信号为第二电压；所述第一采样电阻的第一端与第一电源连接，所述第一采样电阻的第二端连接于所述第一走线的第二端；以及，在接收环回的去嵌用电信号之时，采集第二采样电阻的第三电压，所述环回的去嵌用电信号为第四电压；所述二采样电阻的第一端与第二电源连接，所述第一采样电阻的第二端连接于所述第六走线的第二端；所述根据所述测试用电信号与去嵌用电信号进行去嵌计算，得到所述芯片插座的各端子的安装接触电阻，包括：据所述第一电压和第二电压计算得到所述测试链路的第一电阻；以及，根据所述第三电压和第四电压计算得到所述去嵌链路的第二电阻；以及，根据所述第一电阻和第二电阻进行去嵌计算，测量得到各端子的安装接触电阻。

根据本申请实施例的一种具体实现方式，经由测试主板的第一走线向芯片插座的第一端子提供测试用电信号之前，所述方法还包括：向所述测试基板上施加压应力，以模拟仿真实际芯片工作时受到的压应力。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为芯片插座(Socket)在测试主板上的一实施例安装结构示意图。

图2为现有技术中一实施例Socket测试装置用例结构示意图。

图3为本申请一实施例测试装置结构示意图。

图4是本申请又一实施例测试装置结构示意图。

图5是本申请一实施例测试装置的测试原理等效结构示意图。

图6是本申请一实施例测试方法流程示意图。

具体实施方式

下面结合附图对本发明实施例进行详细描述。

应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

为帮助理解本申请技术方案的创新主旨所在，对一些相关现有技术简要说明如下：集成电路芯片必须以主板作为载体，由主板为其提供相应电源，同时芯片的各个功能模块接口管脚需引出到主板上，与主板上的外设电路相接，构建起芯片工作的外部环境，从而实现芯片各项功能，完成数据运算和各类任务处理。

图1示意了芯片与主板目前主要连接方式之一：在主板105上安装芯片插座(Socket)103，然后将芯片102安装到芯片插座103中，此外芯片需要扣具101将芯片压合到位。芯片的管脚102与主板上芯片封装焊盘104通过芯片插座上的金属端子107进行连接。

通过芯片插座连接的好处是可以快速更换芯片，对于芯片验证、芯片筛片等应用场景，使用便捷且***维护成本低。由于芯片插座端子两端分别接触到芯片的管脚和主板的焊盘，在芯片和主板之间，起到了至关重要的导通作用，因此，芯片插座应用过程中端子和主板、芯片之间接触的好坏会极大的影响到芯片工作的状况。

如图2所示，在一些测试方案中，是单个socket端子的测试方案，且通常都是重点关注socket端子通流能力和高频特性，测试装置包含测试底座303和可偏移压合端子的测试板302，测试板压合力用于模拟真实芯片场景，再使用精密电阻测量仪表完成端子301电阻测试。然而，该测试装置无法覆盖芯片正常安装使用的实际应用场景，例如，因芯片多次安装、芯片插座多次拆装使用等原因，出现芯片锡球变形、芯片插座端子变形等，从而引起接触不良的问题，不可能将成片芯片插座的每个Pin针(即本文中的端子)逐个拔下来进行测试。此外，实际同样也无法模拟实际芯片安装时的压合情况。

针对上述至少一个问题，图3示出了根据本发明一实施例提供的测试装置。参考图3，本申请的测试装置400包括：测试主板410、测试基板420、芯片插座500和测量分析单元430。

其中，测试主板410包括测试分区411，测试分区411至少布设有第一走线41、第二走线42和第三走线43。其中，第一走线41、第二走线42和第三走线43可以是由铜制成的微带线(Microstrip Line)，布设在测试主板410的走线层上，例如第二走线42是由铜皮形成于测试主板的表面。

测试基板420至少布设有第一管脚421、第二管脚422、第三管脚423和第四管脚424。第一管脚421和第二管脚422通过第四走线425互联，第三管脚423和第四管脚424通过第五走线426互联。这些走线用于模拟真实芯片的内部电路走线。第四走线425和第五走线426可以是由铜制成的条形导体(Strip Conductor)，布设在测试基板420的走线层上，其具有较高的电流承载能力和较低的寄生电感。

芯片插座500(其并不属于测试装置的一部分，是被测器件，一般称DUT)位于测试主板410和测试基板420之间，并包括第一端子501、第二端子502、第三端子503和第四端子504。其中，所述第一端子501的第一端与所述第一走线41的第一端连接，所述第一端子501的第二端与所述第一管脚421连接；所述第二端子502的第一端与所述第三端子503的第一端通过所述第二走线42连接，所述第二端子502的第二端与所述第二管脚连接，所述第三端子503的第二端与所述第三管脚423连接，所述第四端子504的第一端与所述第三走线43的第一端连接，所述第四端子504的第二端与所述第四管脚424连接。这些端子可以是弹性或刚性的金属片或针，用于在芯片插座500中形成电气接触；例如，由镍镀金的弹性金属片(Elastic Metal Sheet)制成，布设在芯片插座500的内部。或者，由不锈钢制成的针形导体，并经过镀金处理，形成一个平滑的圆形接触面，用于与测试主板410上的相应走线或测试基板420的管脚连接。

测量分析单元430，与所述第一走线41与第三走线43的第二端分别连接，并配置为向第一走线41发送测试信号，并经由第三走线43传输返回测试信号来测试芯片插座500的各端子(包括第一端子501至第四端子504)的接触电阻。

其中，接触电阻是指两个导体之间接触面上产生的电阻，它可以反映导体之间的接触质量状况和导电性能。接触电阻过大会影响信号和电流的传输，导致信号失真、功率损耗、温度升高等问题。因此，对于高速、高频、高密度、低功耗等应用场景，要求芯片插座端子与芯片引脚和电路板焊盘之间的接触电阻尽可能小。

本发明实施例提供的测量芯片插座安装接触电阻测试装置，通过设计测试主板410、测试基板420和芯片插座500及其之间的走线和端子，构成一个测试电路，配合测量分析单元430发送和接收测试信号，并基于环回的测试信号测试出各端子的接触电阻，由此便于实现对芯片插座500端子的安装接触电阻的测量；进一步地，通过测量计算出的接触电阻的数值，可以判断出芯片插座500端子与芯片及主板之间的接触质量和导电性能。从而可以在一定程度上评估出芯片插座500端子的接触状态。

具体的，当接触电阻较小时，表示端子与芯片及主板的接触良好，导电性能好，芯片能正常工作；当接触电阻较大时，表示端子与芯片及主板的接触不良，导电性能差，芯片可能出现异常或无法工作。具体的，可以设置一个电阻阈值，小于该阈值，则视为接触电阻较小，大于该阈值，则视为接触电阻较大。当然，也可以划分更精细一些，实现量化评估其状态。

请参看图4，测试主板410设计为两部分，分别是芯片插座500接触电阻测试底板(对应测试分区411，以下也以测试分区描述)和接触电阻测试链路去嵌底板(对应去嵌分区412)。所述测试分区411与测试基板420上下对应设置，并在二者之间形成一容纳空间，用于提供芯片插座500的安装空间。

测试分区411上用于对芯片插座500的接触电阻进行测试。所述测试分区411上印制有第一走线41、第二走线42和第三走线43。第一走线41的第一端设有第一接合点44，第二走线42的两端分别设有第二接合点和第三接合点，第三走线43的第一端设有第四接合点45。这些接合点都对应暴露于测试主板410的表面，以便与芯片插座500的各端子的第一端连接。

芯片插座500包括四个端子，分别为第一端子501、第二端子502、第三端子503及第四端子504，分别用于将测试主板410与其上的测试基板420电性连接。第一端子501的第一端连接于第一接合点44上，第二端子502的第一端连接于第二接合点上，第三端子503的第一端连接于第三接合点上，第四端子504的第一端连接于第四接合点45上。该接合点可以是焊盘，该焊盘的形状可以是圆形、方形、长方形等，本实施例中，对此不作具体限定。

在使用该测试装置时，首先将测试主板410、芯片插座500及测试基板420连接在一起，使得每个芯片插座500的引脚301与对应的接合点连接。然后将测量分析单元430等设备，通过第一走线41和第三走线43的第二端与测试主板410连接。再通过第一走线41向芯片插座500施加电压等测试信号，并接收经由第三走线43环回的测试信号，从而计算出芯片插座500的接触电阻。

本发明实施例提供的测试装置，可以适应芯片插座500布局进行测试，同时对芯片插座500的多个端子进行接触电阻测试，提高了测试效率。

此外，该测试装置还可以通过更换不同的测试基板420来适应不同规格的芯片插座500，提高了测试装置的通用性。

在一些实施例中，所述第一端子501、第二端子502、第三端子503及第四端子504的第二端分别用于连接芯片管脚，所述测试基板420的厚度与芯片厚度一致，所述测试基板420的第一管脚421、第二管脚、第三管脚423及第四管脚424的布局与所述芯片管脚的布局一致，即所述测试基板420用于模仿一个假芯片，其管脚封装形式和PCB(印制电路板)尺寸包括厚度都和真实芯片基板一致；所述测试分区411的物理结构及电特性与芯片主板的物理结构及电特性一致，包括：测试分区的主板厚度与该被测芯片插座500实际应用的芯片主板的厚度、芯片插座500安装区域的Pad点位、走线布局及电特性要求等一致，以保证测试的准确性。

具体的，测试基板420可以对应芯片将所有管脚分为多个测试块，每个测试块由多个管脚组成，例如，在图2中，将四个管脚作为一个测试块，每个块组成一条电流通路，需要完成测试基板420上的直连走线，配合测试主板410完成电流通路的互联，并逐个块或并行测试划分的每个块对应的芯片插座500的接触电阻。

当然，应当理解，本实施例提供的技术方案同样适用于将两个管脚作为一个测试块的情况，两个管脚即可互联完成测试基板420上的直连走线。

参看图4，所述测试主板410上还设有去嵌分区412，所述去嵌分区412与所述测试分区411分开设置，所述去嵌分区412与所述测试分区411的布局结构及电特性一致。

具体的，所述去嵌分区412包括：第六走线417及与所述第六走线417同层布设的第七走线418，所述第六走线417的两端与第七走线418的两端分别暴露于测试主板410的表面，且所述第六走线417的第一端与所述第七走线418的第一端间隔设置，所述第六走线417的第二端与所述第七走线418的第二端间隔设置，所述第六走线417的第一端和第七走线418的第一端之间通过第八走线419互联，以形成去嵌链路，所述去嵌链路与所述第一至第五走线构成的测试链路的长度和电特性大致一致，所述第六走线417的第二端及第七走线418的第二端分别用于连接至所述测量分析单元430。

本实施例中，去嵌分区412所在的测试主板410部分上不安装芯片插座500，通过第八走线419将对应测试分区411的进出芯片插座500的电流通路的管脚(即下文所述的第六走线417和第七走线418的第二端)，使用铜皮连接，其他部分包括走线等都和测试分区411布局一致，用于将测试底板的走线电阻数值进行精准去嵌，从而提高测试准确性。

第六走线417和第七走线418的第二端分别设有接合点46。其中，接合点46和45具有相同的大小、形状、位于链路中的节点位置及数量相同，从而保证去嵌测试结果的准确性。

在一些实施例中，所述第六走线417与所述第一走线41的长度和阻抗对应设置一致，所述第三走线43与所述第七走线418的长度和阻抗对应设置一致，所述第八走线419的长度大致与所述第二走线42、第四走线和第五走线的长度之和相等，并且，测试链路的走线和去嵌链路的走线采用相同材料，并且走线形状保持一致，示例性地，测试链路的各走线以平直状布设，去嵌链路的走线也以平直状布设；测试链路的走线以S型布设，去嵌链路的走线也以S形布设，目的就是保持测试链路和去嵌链路的结构特性和电特性一致，最好完全一致。

此外，测试链路的各走线同层布设，对应地，去嵌链路的各走线也同层布设，这样可以避免出现走线交叉的情况。

在一些实施例中，当走线布设于不同层时，如果必须交叉设置时，则在交叉点处设置过孔(TSV)，以减少串扰和耦合。

其中，在一些实施例中，所述去嵌分区412和测试分区411设计在同一个PCB(Printed Circuit Board)上，并且这两部分走线设计需要一致。这样，通过将两块板子集成在一块板子上，可以节省PCB板材料和组装成本。另外，由于去嵌底板和测试底板的走线完全一致，可以最大限度地减少由不同PCB板带来的寄生参数差异，提高测试准确性。

请参看图5所示，所述装置还包括：第一数据采集模块440，所述第一数据采集模块440包括：第一电源441、第一采样电阻R2、第一数据采集卡443和第二数据采集卡444，所述第一电源441的输出端与所述第一采样电阻R2的第一端连接，所述第一采样电阻R2的第二端与所述第一走线41和第三走线43的第二端连接；

其中，在第一电源441的输出端与所述第一采样电阻R2之间还设有限流电阻R1，用于限流保护。第一采样电阻R2可以集成于数据采集模块440中，也可以单独设置，第一采样电阻R2选用精密电阻，由于精密电阻的阻值精度高，一般在±1％以内，甚至可以达到0.01％，这样可以提高采样电路的测量精度和可靠性。

所述第一数据采集卡443的两个端子分别连接于所述第一采样电阻R2的第一端和第二端，所述第二数据采集卡444的两个端子分别连接于所述第一走线41和第三走线43的第二端；

以及，还包括：第二数据采集模块450，第二数据采集模块450与第一数据采集模块440与电路组成相同，第二数据采集模块也可以参看图5，所不同之处在于连接的对象不同。

具体的，所述第二数据采集模块450包括：第二电源、第二采样电阻、第三数据采集卡和第四数据采集卡，所述第二电源的输出端与所述第二采样电阻的第一端连接，所述第二采样电阻的第二端与所述第六走线417和第七走线418的第二端连接；

所述第三数据采集卡的两个端子分别连接于所述第二采样电阻的第一端和第二端，所述第四数据采集卡的两个端子分别连接于所述第六走线417和第七走线418的第二端，所述第六走线417和第七走线418的第二端分别暴露于测试主板410的表面，并连接于第三数据采集卡的两个端子上，所述第六走线417的第二端与第七走线418的第二端分别连接于第四数据采集卡的两个端子上，所述第三数据采集卡的两个端子和第四数据采集卡的两个端子的配置信息一致；

所述第一电源441配置为用于向所述测试链路提供电信号；

所述第二电源配置为用于向所述去嵌链路提供电信号；

所述第一数据采集卡443配置为采集所述第一采样电阻R2的第一电压，所述第二数据采集卡444配置为采集所述测试链路的第二电压；

所述第三数据采集卡配置为采集所述第二采样电阻的第三电压，所述第四数据采集卡配置为采集所述去嵌链路的第四电压；

所述第一数据采集卡443、所述第二数据采集卡444、第三数据采集卡及第四数据采集卡分别配置为连接所述测量分析单元430；

所述测量分析单元430，配置为根据所述第一电压和第二电压计算得到所述测试链路的第一电阻；以及，根据所述第三电压和第四电压计算得到所述去嵌链路的第二电阻；以及，根据所述第一电阻和第二电阻进行去嵌计算，测量得到各端子的安装接触电阻。

其中，各个数据采集卡可以是集成大量ADC(模数转换单元)的电压数值读取模块，并能将读到的数据上传至上位机(可以为测量分析单元430)进行分析计算，同时数据采集模块还起到为电路提供电源输入的作用。数据采集模块主要分为三个部分功能模块，分别是电压源、ADC数据读取模块和上位机数据接口。数据采集模块可以使用数据采集仪实现，为了连接方便，数据采集模块可以设计成插卡形式，以方便插拔安装。

本实施例提供的芯片插座500接触电阻测试方案，可以有效地测量芯片插座500端子的接触电阻值，从而评估芯片插座500的性能和可靠性。其基本测试原理是：将芯片插座500接触电阻视为一个电阻R1，将该电阻R1接入到上述电子元件或模块构成的一条电路中，根据欧姆定律，通过精密采样电阻R2两端的电压V1和电流I，经过去嵌计算，就可以得出芯片插座500端子的接触电阻值R1。其中，精密采样电阻R2是一个已知的固定值。

示例性地，如图5所示，测试时，将芯片插座500测试通路的出入口，即第一走线41和第三走线43的第二端分别与一个数据采集模块连接，每个数据采集模块包括一个电源端口、两个ADC数据采集卡和上位机数据接口。数据采集模块通过电源端口为整条链路提供电源，两个ADC采集卡分别采集精密电阻R2两端的电压V1和测试链路的电压V2。

将精密电阻R2(即第一采样电阻R2)连接于芯片插座500的测试电路中，形成一条芯片插座500端子电阻测试通路。如图6所示，接口511和514即为芯片插座500测试通路的出入口。

将一个数据采集模块与去嵌分区412的所述第六走线417的第二端与第七走线418的第二端连接，形成去嵌通路。根据采集到的数据去嵌计算出芯片插座500端子的接触电阻值R1，并将结果输出到一个显示器或者存储到一个存储器中。

重复上述测试步骤，将精密电阻R2依次与芯片插座500的其他端子形成的测试回路连接，形成不同的芯片插座500端子电阻测试通路。每次连接后，数据采集模块都会自动进行一次测试，并输出或者存储相应的结果。

根据所有测试结果，分析芯片插座500端子的接触电阻分布情况，判断芯片插座500是否存在异常或者损坏。这样，可以快速、准确地测量芯片插座500端子的接触电阻值，从而全面评估芯片插座500的性能和可靠性。

本发明实施例提供的测试装置，支持测试基板420(假芯片)安装和真实芯片安装两种手段来完成芯片插座500接触电阻测试，测试原理相同，就不再赘述适用于真实芯片测试的过程。

为了帮助理解本发明实施例提供的测试芯片插座500接触电阻的技术方案，现以测试基板420(假芯片)、芯片插座500连接为示例说明如下：首先，按照前述的测试分区411和去嵌分区412与数据采集模块的电路连接关系完成测试链路搭建任务，电压源分别为电阻测试链路及去嵌分区412链路提供电流，然后ADC数据采集卡分别读出精密采样电阻R2和芯片插座500接触电阻测试电路的等效电阻的电压数值。对于去嵌分区412链路和测试分区411链路，分别根据欧姆定律得到如下关系式。

R_V2(去嵌分区412)＝V2*R2÷V1； (公式1)

R_V2(测试分区411)＝V2*R2÷V1； (公式2)

R(接触电阻)＝[RV2(测试底板)-RV2(去嵌底板)]÷N； (公式3)

其中，公式1是计算去嵌分区412的走线链路的电阻数值。公式2是计算测试底板安装芯片插座500和测试基板420以后，得到的电路电阻数值。公式2得到的电阻数值包含了三部分：走线电阻、芯片插座500端子两端的接触电阻和芯片插座500端子自身的电阻。因此只需要减去走线电阻，就能得到芯片插座500多个端子的接触电阻数值。公式3中N表示电路中芯片插座的端子的数量，通过公式3进行去嵌计算，并取平均值，即可得到芯片插座500单端子的单个接触电阻数值。根据该电阻数值，就可以评估芯片插座500的接触情况。

此外，如图6所示，对于真实芯片安装测试接触阻抗的测试示例性说明如下：本方案在设计时，基板上选择链路输入和输出基板串联链路的管脚，都选择为地管脚VSS。因此测试真实芯片时，电路路径中接口511以后的部分变为芯片地平面，则V2将是整个芯片地平面的电压，单独量测出测试环境中芯片地平面的电压值V2(VSS)，根据这个电压值，即可完成所有接入到真实芯片的链路的芯片插座500端子接触阻抗测试。

具体为：测试底板上输入和输出链路走线长度和走线层基本一致，所以测试底板上进入芯片插座500的走线电阻和芯片插座500出口到采集卡的走线电阻也基本一致。基于这种设计，安装真实芯片后，一条测试链路对应的芯片插座500接触电阻计算公式如下：

RV2(去嵌分区412)＝V2*R2÷V1；(公式4)

R(接触电阻)＝{[V2-V2(VSS)]*R2÷V1}-RV2(去嵌底板)}÷2；(公式5)

公式4是计算去嵌分区412上走线链路的电阻数值。公式5中V2为测试底板电路中读到的电压数据，其包括一半的走线电压和真实芯片地平面的电压，两者压差即为真实芯片安装时一个芯片插座500端子的接触电阻电压。根据公式5进行去嵌计算，即可完成真实芯片一个芯片插座500端子的接触电阻测试。

在一些测试方案中，例如图2所示的方案中，无法完全模拟实际芯片安装时的压合情况，所以测试出来的接触电阻数据，更多的是应用于高频电气特性等测试需求，无法解决芯片验证阶段因芯片插座500接触电阻异常带来的问题。

为了解决上述问题，请继续参看图3或图4，在一些实施例中，所述装置还包括：压合扣具450，配置为压合在所述测试基板420上，以模拟仿真实际芯片工作时受到的压应力，从而可以模拟实际芯片安装时的压合情况，提高测试准确性。

具体的，所述压合扣具450中间设置为具有贯穿通道结构，在测试基板420上设计出电源输入和形成测试链路，直接连接至测量分析单元430，形成测试回路，也可以实现逐个端子的测试。但这种方案需要设计特殊用途的扣具。

本发明实施例提供的测试装置，便于测量出芯片插座500端子的安装接触电阻，从而可以在一定程度上评估出芯片插座500端子的接触状态。进一步地，可以模拟在实际芯片插座500和结构扣具的压合力下，对芯片插座500接触电阻进行测试，根据电阻数值来确定芯片插座500接触是否完好，从而提高测试准确性。

实施例二

如图6所示，本申请还实施例提供一种芯片插座500安装接触电阻测试方法，所述方法包括：

S210、经由测试主板410的第一走线41向芯片插座500的第一端子501提供测试用电信号；

S220、接收经由第一端子501、第一管脚421、第四走线、第二管脚、第二端子502、第二走线42、第三端子503、第三管脚423、第五走线、第四管脚424、第四端子504传输至所述第三走线43的第二端环回的测试用电信号，其中，所述测试主板410，包括测试分区411，所述测试分区411至少布设有第一走线41、第二走线42及第三走线43；所述第一管脚421、第二管脚、第三管脚423及第四管脚424，布设于测试基板420上，所述第一管脚421与第二管脚通过第四走线互联，所述第三管脚423与第四管脚424通过第五走线互联；所述芯片插座500，位于测试主板410和测试基板420之间，并包括第一端子501、第二端子502、第三端子503及第四端子504；其中，所述第一端子501的第一端与所述第一走线41的第一端连接，所述第一端子501的第二端与所述第一管脚421连接；所述第二端子502的第一端与所述第三端子503的第一端通过所述第二走线42连接，所述第二端子502的第二端与所述第二管脚连接，所述第三端子503的第二端与所述第三管脚423连接，所述第四端子504的第一端与所述第三走线43的第一端连接，所述第四端子504的第二端与所述第四管脚424连接；

S230、基于接收到的环回的测试用电信号，计算得到所述芯片插座500的各端子的安装接触电阻。

该实施例提供的方法可以以软件的形式固化于某一制造的产品中，形成实施例一中任一所示的测试装置，当用户在使用该产品时，可以再现本申请实施例中所述的方法流程，其实现原理和技术效果与实施例一相类似，此处不再赘述。

具体的，步骤S220中，接收经由第一端子501、第一管脚421、第四走线、第二管脚、第二端子502、第二走线42、第三端子503、第三管脚423、第五走线、第四管脚424、第四端子504传输至所述第三走线43的第二端环回的测试用电信号还包括：

经由测试主板410的第六走线417向去嵌链路提供去嵌用电信号；所述去嵌链路包括：第六走线417及与所述第六走线417同层布设于测试主板410上的第七走线418，以及将第六走线417的第一端和第七走线418的第一端互联的第八走线419，所述去嵌链路与所述第一至第五走线构成的测试链路的长度和电特性大致一致；接收经由第七走线418的第二端环回的去嵌用电信号。

所述基于接收到的环回的测试用电信号，计算得到所述芯片插座500的各端子的安装接触电阻，包括：根据所述测试用电信号与去嵌用电信号进行去嵌计算，得到所述芯片插座500的各端子的安装接触电阻。

其中，去嵌用电信号一般为电压信号。

具体的，在接收环回的测试用电信号之时，所述方法还包括：采集第一采样电阻R2的第一电压，所述环回的测试用电信号为第二电压；所述第一采样电阻R2的第一端与第一电源441连接，所述第一采样电阻R2的第二端连接于所述第一走线41的第二端；

以及，在接收环回的去嵌用电信号之时，采集第二采样电阻的第三电压，所述环回的去嵌用电信号为第四电压；所述二采样电阻的第一端与第二电源连接，所述第一采样电阻R2的第二端连接于所述第六走线417的第二端；

所述根据所述测试用电信号与去嵌用电信号进行去嵌计算，得到所述芯片插座500的各端子的安装接触电阻，包括：

根据所述第一电压和第二电压计算得到所述测试链路的第一电阻；以及，根据所述第三电压和第四电压计算得到所述去嵌链路的第二电阻；

以及，根据所述第一电阻和第二电阻进行去嵌计算，测量得到各端子的安装接触电阻。

为了能够模拟芯片实际应用时的受压状态，提高测试准确性，在一些实施例中，在经由测试主板410的第一走线41向芯片插座500的第一端子501提供测试用电信号之前，所述方法还包括：向所述测试基板420上施加压应力，以模拟仿真实际芯片工作时受到的压应力。

需要说明的是，在各实施例说明中所使用的附图，为使各构成要素在图上能够清楚的展示，有时，可能会以不同比例尺展示各构成要素，这些附图所记载的构成要素的数量、形状、大小的比例，以及，各构成要素的相对位置关系、各构成要素的相互位置或连接关系不限于图示的形式，例如，图2中示意的四个端子通过互联，同样，根据测试需要，也可以将四个以上的端子互联。

综上，本发明实施例提供的芯片插座500安装接触电阻测试装置及方法，解决了现有技术无法覆盖实际芯片安装使用场景出现的接触阻抗测试问题；能实现新芯片插座500与芯片初次适配时，结构方面的适配筛选；进一步地，能完成芯片插座500应用过程中因接触异常导致的故障问题定位；该测试方案通用性较强，无论是金属结构针，还是各种pogopin针，以及各种同轴非同轴端子等，均可适用。

需要说明的是，在本文中，各个实施例之间描述的方案的侧重点不同，但是各个实施例又存在某种相互关联的关系，在理解本申请方案时，各个实施例之间可相互参照；另外，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者测量控制单元不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者测量控制单元103所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者测量控制单元中还存在另外的相同要素。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (12)

1.一种测试装置，其特征在于，所述测试装置包括：

测试主板，包括测试分区，所述测试分区至少布设有第一走线、第二走线及第三走线；

测试基板，至少布设有第一管脚、第二管脚、第三管脚及第四管脚，所述第一管脚与第二管脚通过第四走线互联，所述第三管脚与第四管脚通过第五走线互联；

芯片插座，位于测试主板和测试基板之间，并包括依次设置的第一端子、第二端子、第三端子及第四端子；其中，所述第一端子的第一端与所述第一走线的第一端连接，所述第一端子的第二端与所述第一管脚连接；所述第二端子的第一端与所述第三端子的第一端通过所述第二走线连接，所述第二端子的第二端与所述第二管脚连接，所述第三端子的第二端与所述第三管脚连接，所述第四端子的第一端与所述第三走线的第一端连接，所述第四端子的第二端与所述第四管脚连接；

测量分析单元，与所述第一走线与第三走线的第二端分别连接，并配置为向所述第一走线发送测试信号，并经由第三走线传输返回测试信号来测试所述第一端子至第四端子的接触电阻。

2.根据权利要求1所述的测试装置，其特征在于，所述测试分区与所述测试基板上下对应设置，所述第一走线、第二走线和第三走线印制于所述测试主板上，且对应于所述第一走线的第一端、第二走线的两端和第三走线的第一端分别设有接合点，且对应暴露于所述测试主板的表面；

所述第一端子、第二端子、第三端子及第四端子的第一端分别连接于对应的所述接合点上。

3.根据权利要求2所述的测试装置，其特征在于，所述第一端子、第二端子、第三端子及第四端子的第二端分别用于连接芯片管脚，所述测试基板的厚度与芯片厚度一致，所述测试基板的第一管脚、第二管脚、第三管脚及第四管脚的布局与所述芯片管脚的布局一致，所述测试分区的物理结构及电特性与芯片主板的物理结构及电特性一致。

4.根据权利要求1所述的测试装置，其特征在于，所述测试主板上还设有去嵌分区，所述去嵌分区与所述测试分区分开设置，所述去嵌分区与所述测试分区的布局结构及电特性一致。

5.根据权利要求4所述的测试装置，其特征在于，所述去嵌分区包括：第六走线及与所述第六走线同层布设的第七走线，所述第六走线的两端与第七走线的两端分别暴露于测试主板的表面，且所述第六走线的第一端与所述第七走线的第一端间隔设置，所述第六走线的第二端与所述第七走线的第二端间隔设置，所述第六走线的第一端和第七走线的第一端之间通过第八走线互联，以形成去嵌链路，所述去嵌链路与所述第一至第五走线构成的测试链路的长度和电特性大致一致，所述第六走线的第二端及第七走线的第二端分别用于连接至所述测量分析单元。

6.根据权利要求5所述的测试装置，其特征在于，所述第八走线的长度大致与所述第二走线、第四走线和第五走线的长度之和相等。

7.根据权利要求5所述的测试装置，其特征在于，所述装置还包括：第一数据采集模块，所述第一数据采集模块包括：第一电源、第一采样电阻、第一数据采集卡和第二数据采集卡，所述第一电源的输出端与所述第一采样电阻的第一端连接，所述第一采样电阻的第二端与所述第一走线和第三走线的第二端连接；

所述第一数据采集卡的两个端子分别连接于所述第一采样电阻的第一端和第二端，所述第二数据采集卡的两个端子分别连接于所述第一走线和第三走线的第二端；

以及，还包括：第二数据采集模块，所述第二数据采集模块包括：第二电源、第二采样电阻、第三数据采集卡和第四数据采集卡，所述第二电源的输出端与所述第二采样电阻的第一端连接，所述第二采样电阻的第二端与所述第六走线和第七走线的第二端连接；

所述第三数据采集卡的两个端子分别连接于所述第二采样电阻的第一端和第二端，所述第四数据采集卡的两个端子分别连接于所述第六走线和第七走线的第二端，所述第六走线和第七走线的第二端分别暴露于测试主板的表面，并连接于第三数据采集卡的两个端子上，所述第六走线的第二端与第七走线的第二端分别连接于第四数据采集卡的两个端子上，所述第三数据采集卡的两个端子和第四数据采集卡的两个端子的配置信息一致；

所述第一电源配置为用于向所述测试链路提供电信号；

所述第二电源配置为用于向所述去嵌链路提供电信号；

所述第一数据采集卡配置为采集所述第一采样电阻的第一电压，所述第二数据采集卡配置为采集所述测试链路的第二电压；

所述第三数据采集卡配置为采集所述第二采样电阻的第三电压，所述第四数据采集卡配置为采集所述去嵌链路的第四电压；

所述第一数据采集卡、所述第二数据采集卡、第三数据采集卡及第四数据采集卡分别配置为连接所述测量分析单元；

所述测量分析单元，配置为根据所述第一电压和第二电压计算得到所述测试链路的第一电阻；以及，根据所述第三电压和第四电压计算得到所述去嵌链路的第二电阻；

以及，根据所述第一电阻和第二电阻进行去嵌计算，测量得到各端子的安装接触电阻。

8.根据权利要求1所述的测试装置，其特征在于，所述装置还包括：压合扣具，配置为压合在所述测试基板上，以模拟仿真实际芯片工作时受到的压应力。

9.一种测试方法，其特征在于，所述方法包括：

经由测试主板的第一走线向芯片插座的第一端子提供测试用电信号；

接收经由第一端子、第一管脚、第四走线、第二管脚、第二端子、第二走线、第三端子、第三管脚、第五走线、第四管脚、第四端子传输至所述第三走线的第二端环回的测试用电信号，其中，所述测试主板，包括测试分区，所述测试分区至少布设有第一走线、第二走线及第三走线；

所述第一管脚、第二管脚、第三管脚及第四管脚，布设于测试基板上，所述第一管脚与第二管脚通过第四走线互联，所述第三管脚与第四管脚通过第五走线互联；所述芯片插座，位于测试主板和测试基板之间，并包括第一端子、第二端子、第三端子及第四端子；所述第一端子的第一端与所述第一走线的第一端连接，所述第一端子的第二端与所述第一管脚连接；所述第二端子的第一端与所述第三端子的第一端通过所述第二走线连接，所述第二端子的第二端与所述第二管脚连接，所述第三端子的第二端与所述第三管脚连接，所述第四端子的第一端与所述第三走线的第一端连接，所述第四端子的第二端与所述第四管脚连接；

基于接收到的环回的测试用电信号，计算得到所述芯片插座的各端子的安装接触电阻。

10.根据权利要求9所述的测试方法，其特征在于，接收经由第一端子、第一管脚、第四走线、第二管脚、第二端子、第二走线、第三端子、第三管脚、第五走线、第四管脚、第四端子传输至所述第三走线的第二端环回的测试用电信号还包括：

经由测试主板的第六走线向去嵌链路提供去嵌用电信号；所述去嵌链路包括：第六走线及与所述第六走线同层布设于测试主板上的第七走线，以及将第六走线的第一端和第七走线的第一端互联的第八走线，所述去嵌链路与所述第一至第五走线构成的测试链路的长度和电特性大致一致；

接收经由第七走线的第二端环回的去嵌用电信号；

所述基于接收到的环回的测试用电信号，计算得到所述芯片插座的各端子的安装接触电阻，包括：根据所述测试用电信号与去嵌用电信号进行去嵌计算，得到所述芯片插座的各端子的安装接触电阻。

11.根据权利要求9或10所述的测试方法，其特征在于，在接收环回的测试用电信号之时，所述方法还包括：采集第一采样电阻的第一电压，所述环回的测试用电信号为第二电压；所述第一采样电阻的第一端与第一电源连接，所述第一采样电阻的第二端连接于所述第一走线的第二端；

以及，在接收环回的去嵌用电信号之时，采集第二采样电阻的第三电压，所述环回的去嵌用电信号为第四电压；所述二采样电阻的第一端与第二电源连接，所述第一采样电阻的第二端连接于所述第六走线的第二端；

所述根据所述测试用电信号与去嵌用电信号进行去嵌计算，得到所述芯片插座的各端子的安装接触电阻，包括：

根据所述第一电压和第二电压计算得到所述测试链路的第一电阻；以及，根据所述第三电压和第四电压计算得到所述去嵌链路的第二电阻；

以及，根据所述第一电阻和第二电阻进行去嵌计算，测量得到各端子的安装接触电阻。

12.根据权利要求9所述的测试方法，其特征在于，经由测试主板的第一走线向芯片插座的第一端子提供测试用电信号之前，所述方法还包括：向所述测试基板上施加压应力，以模拟仿真实际芯片工作时受到的压应力。