JP2009020105A - ソケット及びこれを有する検査装置及び方法 - Google Patents
ソケット及びこれを有する検査装置及び方法 Download PDFInfo
- Publication number
- JP2009020105A JP2009020105A JP2008178063A JP2008178063A JP2009020105A JP 2009020105 A JP2009020105 A JP 2009020105A JP 2008178063 A JP2008178063 A JP 2008178063A JP 2008178063 A JP2008178063 A JP 2008178063A JP 2009020105 A JP2009020105 A JP 2009020105A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- socket
- pad
- inspection
- inspection object
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 166
- 238000012360 testing method Methods 0.000 title claims abstract description 97
- 239000004065 semiconductor Substances 0.000 claims abstract description 128
- 230000002950 deficient Effects 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims description 82
- 238000000034 method Methods 0.000 claims description 23
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000005476 soldering Methods 0.000 claims description 3
- 230000008878 coupling Effects 0.000 abstract 3
- 238000010168 coupling process Methods 0.000 abstract 3
- 238000005859 coupling reaction Methods 0.000 abstract 3
- 230000015654 memory Effects 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0441—Details
- G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
【解決手段】検査装置は、一面に第1パッドが形成されたテストボード、半導体素子パッケージとテストボードとを電気的に連結するソケットを有する。ソケットは、第1連結端子と電気的に連結する第1連結ユニットと前記第2連結端子と電気的に連結する第2連結ユニットとを有する。テストボードの第1パッドと第1連結端子とを電気的に連結する第1ピンを有し、第2連結ユニットは、互いに電気的に連結する第1パッドと第2パッドとを有するソケット基板、ソケット基板の第1パッドと検査対象物の第2連結端子とを電気的に連結する第2ピン、及びソケット基板の第2パッドと電気的に連結して検査対象物と電気信号をやり取りする良品の電子部品を有する。
【選択図】図3
Description
また、第1半導体素子パッケージに良品である第2半導体素子パッケージを積層した後、第1半導体素子パッケージの上面に提供されたパッドの電気的連結状態をテストするので、テストの結果、第1半導体素子パッケージの上面に提供されたパッドが不良と判断された場合、良品である第2半導体素子パッケージも廃棄される。
また、本発明は、詳述した半導体素子パッケージの上面及び下面各々に提供された電気的連結端子の電気的連結状態検査に必要とする時間を短縮できる検査装置及び方法を提供すること目的とする。
本発明の目的は、これに限定されず、言及されないもう一つの目的は以下の記載から当業者に明確に分かる。
一例によれば、前記ソケット基板と前記第2ボディとは前記ハンドラに固定設置される。前記第1ボディと前記第2ボディのうち、いずれか一つには整列ピンが設置され、他の一つには前記整列ピンが挿入される整列ホールが形成される。また、前記検査装置は前記第1ボディが挿入される通穴が形成され、前記第1ボディを前記テストボードに固定する支持台が提供され、前記支持台と前記ハンドラのうち、いずれか一つには整列ピンが設置され、他の一つには前記整列ピンが挿入される整列ホールが形成される。
一例によれば、前記検査対象物は第1半導体素子が内蔵された第1半導体素子パッケージであり、前記良品の電子部品は前記第1半導体素子パッケージに積層しようとする第2半導体素子パッケージに提供される第2半導体素子を含む。前記第1半導体素子はロジックチップを含み、前記第2半導体素子はメモリチップを含む。
また、検査対象物の電気的特性を検査する装置に使用されるソケットを提供する。前記ソケットは検査対象物が置かれるハウジングと、前記ハウジングに置かれた前記検査対象物の下面に提供された第1連結端子と電気的に連結するように提供される第1連結ユニットと、前記ハウジングに置かれた前記検査対象物の上面に提供された第2連結端子と電気的に連結する第2連結ユニットと、を含む。
また、本発明によれば、検査対象物である第1半導体素子パッケージと第2半導体素子パッケージとがソルダボールを媒介として、直接積層がなされない状態でも、積層がなされたのと類似の条件で検査を行なうことができる。
図2は、本発明の第1実施形態による検査装置2の分解図であり、図3は、検査対象物である第1半導体素子パッケージ10が提供された状態の検査装置2の結合図である。
ハウジング420は、第1ボディ320と第2ボディ340とを有し、第1ボディ320と第2ボディ340とは互いに脱着可能な構造を有する。第1ボディ320は、テストユニット100に固定設置され、第2ボディ340は、ハンドラ200に固定設置される。テストユニット100上には、第1ボディ320をテストユニット100に固定する支持台240が装着される。支持台240は、大体中央に通穴が形成された直六面体形状を有する。第1ボディ320は、支持台240内に提供された通穴に挿入設置される。第1ボディ320の上面中央には検査対象物10が置かれる溝328が形成される。第1ボディ320には、複数の第1ホール322が形成される。第1ホール322は、溝328の底面と第1ボディ320の底面とを上下方向に貫通するように形成される。第1ホール322は、テストボード120の第1パッド122及び第1ボディ320の溝328内に置かれた検査対象物10の第1連結端子14と対向するように位置される。第1ホール322には、詳述した第1ピン330が挿入される。
図5と図6とに示すように、検査装置3は、テストユニット100、ハンドラ200、及びソケット400aを有する。テストユニット100は、検査対象物10に所定の入力信号を印加し、検査対象物10から出力される信号を受ける。テストユニット100は、出力信号から検査対象物10の不良であるか否かを判読する。テストユニット100には、第1パッド122及び第2パッド124が形成されたテストボード120が提供される。第1パッド122は、検査対象物10に入力信号を印加するために主に用い、第2パッド124は、検査対象物10から出力信号を受けるために主に用いられる。ソケット400aは、検査対象物10とテストボード120とを電気的に連結する。ハンドラ200は、検査対象物10をソケット400aへ移動させる。以下、テストユニット100の一般な構造及びハンドラ200に対する具体的な説明は省略し、本発明の主な特徴であるソケット400aを中心に説明し、テストユニット100とハンドラ200については一般な構造と相異した部分に対してのみ説明する。
ハウジング420aは、第1ボディ320と第2ボディ340とを有し、第1ボディ320と第2ボディ340とは、互いに脱着可能な構造を有する。第1ボディ320は、テストユニット100に固定設置され、第2ボディ340は、ハンドラ200に固定設置される。テストユニット100上には、第1ボディ320をテストユニット100に固定する支持台240が装着される。支持台240は、大体中央に通穴が形成された直六面体形状を有する。第1ボディ320は、支持台240内に提供された通穴に挿入設置される。第1ボディ320の上面中央には、検査対象物10が置かれる溝328が形成される。第1ボディ320には、複数の第1ホール322が形成される。第1ホール322は、溝328の底面と第1ボディ320の底面とを上下方向に貫通するように形成される。第1ホール322は、テストボード120の第1パッド及び第1ボディ320の溝328内に置かれた検査対象物10の下面に提供された第1連結端子14と対向するように位置される。第1ホール322には、詳述した第1ピン330が挿入される。第1ボディ320で溝328が形成された領域外側には、第3ホール326が形成される。第3ホール326は、第1ボディ320の上面と下面とを上下方向に貫通するように形成される。第3ホール326は、ソケット基板360の第2パッド364及びテストボード120の第2パッド124と対向するように位置される。第3ホール326には、詳述した第3ピン380aが挿入される。
第2実施形態によれば、検査対象物10の下面に提供された連結端子14の連結状態と上面に提供された連結端子16の連結状態とを同時に検査できる。
2、3 検査装置
10 第1半導体素子パッケージ
20 第2半導体素子パッケージ
100 テストユニット
120 テストボード
200 ハンドラ
300、300a ソケット
320 第1ボディ
330 第1ピン
340 第2ボディ
350 第2ピン
360 ソケット基板
380 良品の電子部品
380a 第3ピン
Claims (33)
- 下面に第1連結端子が形成され、上面に第2連結端子が形成された検査対象物の電気的特性を検査する装置であって、
一面に第1パッドが形成されたテストボードと、
前記検査対象物と前記テストボードを電気的に連結するソケットと、
前記ソケットで前記検査対象物を移送するハンドラとを備え、
前記ソケットは、
前記第1連結端子と電気的に連結する第1連結ユニットと、
前記第2連結端子と電気的に連結する第2連結ユニットと、を含むことを特徴とする検査装置。 - 前記第1連結ユニットは、
前記テストボードの前記第1パッドと前記第1連結端子とを電気的に連結する第1ピンを有し、
前記第2連結ユニットは、
互いに電気的に連結する第1パッドと第2パッドを有するソケット基板と、
前記ソケット基板の前記第1パッドと前記検査対象物の前記第2連結端子とを電気的に連結する第2ピンと、
前記ソケット基板の前記第2パッドと電気的に連結され、前記検査対象物と電気信号をやり取りする良品の電子部品とを備えることを特徴とする請求項1に記載の検査装置。 - 前記ソケットは、
第1ボディと、
前記第1ボディに着脱可能な第2ボディとを有し、
前記第1ピンは前記第1ボディを上下に貫通するように形成された第1ホールに挿入設置され、前記第2ピンは前記第2ボディを上下に貫通するように形成された第2ホールに挿入設置され、
前記ソケット基板は前記第2ボディの上部に配置されることを特徴とする請求項2に記載の検査装置。 - 前記第1ボディの上面又は前記第2ボディの下面には前記検査対象物が挿入される溝が形成されることを特徴とする請求項3に記載の検査装置。
- 前記良品の電子部品は前記ソケット基板にハンダ付けによって固定設置されることを特徴とする請求項2に記載の検査装置。
- 前記良品の電子部品は前記ソケット基板に脱着可能に設置されることを特徴とする請求項2に記載の検査装置。
- 前記ソケット基板と前記第2ボディとは前記ハンドラに固定設置されることを特徴とする請求項3に記載の検査装置。
- 前記第1ボディと前記第2ボディのうち、いずれか一つには整列ピンが設置され、他の一つには前記整列ピンが挿入される整列ホールが形成されることを特徴とする請求項7に記載の検査装置。
- 前記検査装置は前記第1ボディが挿入される通穴が形成され、前記第1ボディを前記テストボードに固定する支持台をさらに含み、
前記支持台と前記ハンドラのうち、いずれか一つには整列ピンが設置され、他の一つには前記整列ピンが挿入される整列ホールが形成されることを特徴とする請求項7に記載の検査装置。 - 前記検査対象物は第1半導体素子が内蔵されたパッケージであり、
前記良品の電子部品は前記第1半導体素子と電気的信号をやり取りする第2半導体素子と、を含むことを特徴とする請求項2に記載の検査装置。 - 前記検査対象物は第1半導体素子が内蔵された第1半導体素子パッケージであり、
前記良品の電子部品は前記第1半導体素子パッケージに積層しようとする第2半導体素子パッケージに提供される第2半導体素子を含むことを特徴とする請求項2に記載の検査装置。 - 前記第1半導体素子はロジックチップを含み、前記第2半導体素子はメモリチップを含むことを特徴とする請求項11に記載の検査装置。
- 前記テストボードは第2パッドをさらに含み、
前記第1連結ユニットは、
前記テストボードと第1パッドと前記第1連結端子とを電気的に連結する第1ピンを有し、
前記第2連結ユニットは、
互いに電気的に連結される第1パッドと第2パッドとを有するソケット基板と、
前記ソケット基板の前記第1パッドと前記検査対象物の前記第2連結端子とを電気的に連結する第2ピンと、
前記ソケット基板の前記第2パッドと前記テストボードの第2パッドを電気的に連結する第3ピンを含むことを特徴とする請求項1に記載の検査装置。 - 前記ソケットは、
前記第1ピンが挿入設置されるように上下に貫通された第1ホールが形成された第1ボディと、
前記第2ピンが挿入設置されるように上下に貫通された第2ホールが形成された第2ボディとを有し、
前記第1ボディの上面又は前記第2ボディの下面には前記検査対象物が位置される溝が形成され、
前記第1ボディと前記第2ボディのうち、前記溝が形成されたボディには前記溝外側に前記第3ピンが挿入設置される第3ホールが形成されたことを特徴とする請求項13に記載の検査装置。 - 前記ソケット基板と前記第2ボディとは前記ハンドラに固定設置されることを特徴とする請求項14に記載の検査装置。
- 前記第1ボディと前記第2ボディのうち、いずれか一つには整列ピンが設置され、他の一つには前記整列ピンが挿入される整列ホールが形成されることを特徴とする請求項15に記載の検査装置。
- 前記検査装置には前記第1ボディが挿入される通穴が形成され、前記第1ボディを前記テストユニットに固定する支持台が提供され、
前記支持台と前記ハンドラのうち、いずれか一つには整列ピンが設置され、他の一つには前記整列ピンが挿入される整列ホールが形成されることを特徴とする請求項15に記載の検査装置。 - 前記検査対象物は半導体素子パッケージであることを特徴とする請求項13に記載の検査装置。
- 検査対象物の電気的特性を検査する装置に使用されるソケットであって、
検査対象物が置かれるハウジングと、
前記ハウジングに置かれた前記検査対象物の下面に提供された第1連結端子と電気的に連結するように提供される第1連結ユニットと、
前記ハウジングに置かれた前記検査対象物の上面に提供された第2連結端子と電気的に連結する第2連結ユニットと、を含むことを特徴とするソケット。 - 前記ハウジングは、
第1ボディと、
前記第1ボディと結合及び分離が可能な第2ボディとを有し、
前記第1連結ユニットは、
前記第1ボディに上下方向に形成されたホール内に挿入設置される第1ピンを有し、
前記第2連結ユニットは、
互いに電気的に連結する第1パッドと第2パッドとを有するソケット基板と、
前記ソケット基板の前記第1パッドと前記検査対象物の前記第2連結端子とを電気的に連結する第2ピンと、
前記ソケット基板の前記第2パッドと電気的に連結され、前記検査対象物と電気信号をやり取りする良品の電子部品とを備えることを特徴とする請求項19に記載のソケット。 - 前記第1ボディの上面又は前記第2ボディの下面には前記検査対象物が挿入される溝が形成されることを特徴とする請求項20に記載のソケット。
- 前記第1ボディと前記第2ボディのうち、いずれか一つには整列ピンが形成され、他の一つには前記整列ピンが挿入される整列ホールが形成されたことを特徴とする請求項20に記載のソケット。
- 前記ハウジングは、
第1ボディと、
前記第1ボディと結合及び分離が可能な第2ボディとを有し、
前記第1連結ユニットは、
前記第1ボディに上下方向に形成された第1ホール内に挿入設置される第1ピンを有し、
前記第2連結ユニットは、
互いに電気的に連結する第1パッドと第2パッドとを有するソケット基板と、
前記第2ボディに上下方向に形成された第2ホール内に挿入設置され、前記ソケット基板の前記第1パッドと前記検査対象物の前記第2連結端子とを電気的に連結する第2ピンと、
前記ソケット基板の前記第2パッドと電気的に連結され、前記第1ボディ又は前記第2ボディに形成された第3ホールに挿入設置される第3ピンと、を備えることを特徴とする請求項19に記載のソケット。 - 前記第1ボディ又は前記第2ボディのうち、いずれか一つのボディには前記検査対象物が挿入される溝が形成され、検査時他の一つのボディは前記溝内に挿入されることを特徴とする請求項23に記載のソケット。
- 前記第1ボディと前記第2ボディのうち、いずれか一つには整列ピンが設置され、他の一つには前記整列ピンが挿入される整列ホールが形成されたことを特徴とする請求項23に記載のソケット。
- 下面に第1連結端子が形成され、上面に第2連結端子が形成された検査対象物の電気的特性を検査する方法であって、
前記検査対象物が置かれるソケットに前記第1連結端子と電気的に接触される第1ピンと、前記第2連結端子と電気的に接触される第2ピンとを同時に提供し、テストボードを通して前記第1ピンで電気信号を印加することによって前記検査対象物の前記第1連結端子及び前記第2連結端子が良好であるか否かを同時に検査することを特徴とする検査方法。 - 前記検査対象物と電気信号をやり取りする電子部品及び前記第2ピンを電気的に連結するソケット基板を提供し、
前記テストボードで印加される信号は順次に前記第1ピン、前記検査対象物、前記第2ピン、前記ソケット基板、前記電子部品、前記ソケット基板、前記第2ピン、前記検査対象物、かつ前記第1ピンを通して前記テストボードに出力されることを特徴とする請求項26に記載の検査方法。 - 前記検査対象物は第1半導体素子が内蔵された半導体素子パッケージであって、
前記電子部品は前記第1半導体素子と電気的信号をやり取りする第2半導体素子を含むことを特徴とする請求項27に記載の検査方法。 - 前記検査対象物は第1半導体素子が内蔵された第1半導体素子パッケージであって、
前記電子部品は前記第1半導体素子パッケージに積層しようとする第2半導体素子パッケージに提供される第2半導体素子を含むことを特徴とする請求項27に記載の検査方法。 - 前記1半導体素子はロジックチップを含み、前記第2半導体素子はメモリチップを含むことを特徴とする請求項29に記載の検査方法。
- 前記テストボードと接触される第3ピン、及び前記第2ピンと前記第3ピンを電気的に連結するソケット基板を提供し、
前記テストボードで印加される信号は順次に前記第1ピン、前記検査対象物、前記第2ピン、前記ソケット基板、かつ第3ピンを通して前記テストボードに出力されることを特徴とする請求項26に記載の検査方法。 - 前記検査対象物は半導体素子パッケージであることを特徴とする請求項31に記載の検査方法。
- 前記検査対象物は積層型半導体素子パッケージに提供される半導体素子パッケージのうち、いずれか一つであることを特徴とする請求項31に記載の検査方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2007-0069259 | 2007-07-10 | ||
KR1020070069259A KR101341566B1 (ko) | 2007-07-10 | 2007-07-10 | 소켓, 검사 장치, 그리고 적층형 반도체 소자 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009020105A true JP2009020105A (ja) | 2009-01-29 |
JP5308086B2 JP5308086B2 (ja) | 2013-10-09 |
Family
ID=40246606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008178063A Active JP5308086B2 (ja) | 2007-07-10 | 2008-07-08 | ソケット及びこれを有する検査装置及び方法 |
Country Status (4)
Country | Link |
---|---|
US (4) | US7737710B2 (ja) |
JP (1) | JP5308086B2 (ja) |
KR (1) | KR101341566B1 (ja) |
CN (1) | CN101344571B (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011242149A (ja) * | 2010-05-14 | 2011-12-01 | Seiko Epson Corp | 電子部品検査装置及び電子部品搬送方法 |
JP2012202843A (ja) * | 2011-03-25 | 2012-10-22 | Renesas Electronics Corp | 半導体装置の製造方法 |
CN103412212A (zh) * | 2013-07-24 | 2013-11-27 | 昆山迈致治具科技有限公司 | 一种具有定位功能的pcb板性能检测治具 |
JP2016014614A (ja) * | 2014-07-03 | 2016-01-28 | 株式会社アドバンテスト | 試験用キャリア |
JP2016533508A (ja) * | 2013-09-30 | 2016-10-27 | エヌティーエス・カンパニー・リミテッド | 半導体チップ検査装置 |
KR20170007582A (ko) * | 2015-07-08 | 2017-01-19 | 삼성전자주식회사 | 진공 소켓 및 이를 포함하는 반도체 검사 장비 |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102095946B (zh) * | 2009-12-15 | 2013-03-27 | 日月光封装测试(上海)有限公司 | 通用型封装构造电性测试装置 |
US8553420B2 (en) | 2010-10-19 | 2013-10-08 | Tessera, Inc. | Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics |
KR20120110451A (ko) * | 2011-03-29 | 2012-10-10 | 삼성전자주식회사 | 반도체 패키지 |
US8633576B2 (en) | 2011-04-21 | 2014-01-21 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
US8304881B1 (en) | 2011-04-21 | 2012-11-06 | Tessera, Inc. | Flip-chip, face-up and face-down wirebond combination package |
US8928153B2 (en) | 2011-04-21 | 2015-01-06 | Tessera, Inc. | Flip-chip, face-up and face-down centerbond memory wirebond assemblies |
US8952516B2 (en) | 2011-04-21 | 2015-02-10 | Tessera, Inc. | Multiple die stacking for two or more die |
US8970028B2 (en) | 2011-12-29 | 2015-03-03 | Invensas Corporation | Embedded heat spreader for package with multiple microelectronic elements and face-down connection |
US9013033B2 (en) | 2011-04-21 | 2015-04-21 | Tessera, Inc. | Multiple die face-down stacking for two or more die |
US8808010B2 (en) * | 2011-06-06 | 2014-08-19 | Interconnect Devices, Inc. | Insulated metal socket |
KR101246182B1 (ko) * | 2013-01-22 | 2013-03-22 | 프라임텍 주식회사 | 카메라모듈 검사용 소켓 |
US9341671B2 (en) * | 2013-03-14 | 2016-05-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Testing holders for chip unit and die package |
CN103412252A (zh) * | 2013-07-24 | 2013-11-27 | 昆山迈致治具科技有限公司 | 一种具有定位限行程功能的pcb板性能检测治具 |
CN103487738A (zh) * | 2013-09-27 | 2014-01-01 | 昆山迈致治具科技有限公司 | 一种具有散热定位限行程功能的pcb板性能检测治具 |
CN103487740A (zh) * | 2013-09-27 | 2014-01-01 | 昆山迈致治具科技有限公司 | 一种具有定位散热功能的pcb板性能检测治具 |
KR101514304B1 (ko) * | 2013-10-01 | 2015-04-22 | (주)매트릭스 | 가성불량 방지를 위한 핀 블록 및 이를 이용한 부품검사기 |
JP6109032B2 (ja) * | 2013-10-02 | 2017-04-05 | 三菱電機株式会社 | 半導体試験治具およびその搬送治具、ならびにそれらを用いた異物除去方法 |
US9772373B2 (en) * | 2014-03-25 | 2017-09-26 | Advantest Corporation | Handler apparatus, device holder, and test apparatus |
KR102102830B1 (ko) * | 2014-04-10 | 2020-04-23 | (주)테크윙 | 테스트핸들러, 테스트핸들러용 푸싱장치 및 테스트트레이, 테스터용 인터페이스보드 |
CN105575836B (zh) * | 2014-10-08 | 2018-06-12 | 慧荣科技股份有限公司 | 测试装置 |
KR101599049B1 (ko) * | 2014-11-28 | 2016-03-04 | 주식회사 세미코어 | 반도체 칩 검사장치 |
US9425313B1 (en) | 2015-07-07 | 2016-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR102402669B1 (ko) * | 2015-08-20 | 2022-05-26 | 삼성전자주식회사 | 접속 구조체 및 접속 구조체 모듈, 및 이를 이용하는 프로브 카드 어셈블리 및 웨이퍼 테스트 장치 |
CN105489589B (zh) * | 2016-01-26 | 2018-06-01 | 兰微悦美(北京)科技有限公司 | 可堆叠的集成电路及其封装方法 |
US9837747B2 (en) * | 2016-03-23 | 2017-12-05 | Texas Instruments Incorporated | Burn-in socket for packaged integrated circuits |
KR101864939B1 (ko) * | 2016-08-31 | 2018-06-05 | 세메스 주식회사 | 반도체 소자 테스트 장치 |
KR101907448B1 (ko) * | 2016-12-13 | 2018-10-12 | 퀄맥스시험기술 주식회사 | 전자 부품 검사 소켓 |
KR102361639B1 (ko) * | 2017-07-10 | 2022-02-10 | 삼성전자주식회사 | 유니버설 테스트 소켓, 반도체 테스트 장비, 및 반도체 장치의 테스트 방법 |
KR101949873B1 (ko) * | 2017-07-10 | 2019-02-20 | 주식회사 미콘 | 전자모듈 검사블록 |
TWI682588B (zh) * | 2017-08-02 | 2020-01-11 | 英研智能移動股份有限公司 | 可攜式電子裝置 |
JP7247177B2 (ja) * | 2017-10-26 | 2023-03-28 | ザイリンクス インコーポレイテッド | 集積回路パッケージのワークプレス検査システムの平衡適合力機構 |
US10564212B2 (en) | 2017-11-02 | 2020-02-18 | Xilinx, Inc. | Integrated circuit package testing system |
US10910746B2 (en) * | 2017-12-01 | 2021-02-02 | Intel Corporation | Memory and power mezzanine connectors |
KR101967401B1 (ko) * | 2017-12-29 | 2019-04-10 | 에스케이하이닉스 주식회사 | 테스트 소켓 |
KR102642193B1 (ko) * | 2018-10-24 | 2024-03-05 | 삼성전자주식회사 | 반도체 소자 테스트 장치, 방법 및 테스트 핸들러 |
KR102016504B1 (ko) * | 2019-03-14 | 2019-10-21 | 안병호 | 회로기판 검사용 지그 |
TWI701438B (zh) * | 2019-05-06 | 2020-08-11 | 美商第一檢測有限公司 | 檢測設備 |
CN113078079B (zh) * | 2020-03-26 | 2023-09-22 | Tse有限公司 | 半导体封装的测试装置 |
KR102319388B1 (ko) * | 2020-07-16 | 2021-11-01 | 주식회사 아이에스시 | 검사용 커넥팅 장치 |
KR102629074B1 (ko) * | 2021-08-27 | 2024-01-24 | 주식회사 티에스이 | 반도체 패키지의 테스트 장치 |
KR102644477B1 (ko) * | 2021-10-12 | 2024-03-07 | 주식회사 티에스이 | 반도체 패키지의 테스트 장치 |
US12025971B2 (en) * | 2022-02-09 | 2024-07-02 | Intel Corporation | Socket interposer for system-in-package (SIP) module qualification in product platform validation (PPV) setup |
CN117491738A (zh) * | 2023-10-31 | 2024-02-02 | 海光信息技术(成都)有限公司 | 芯片插座安装接触电阻测试装置及方法 |
KR102651424B1 (ko) * | 2023-12-19 | 2024-03-26 | 주식회사 피엠티 | 칩 테스트 소켓 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07239362A (ja) * | 1994-02-28 | 1995-09-12 | Ando Electric Co Ltd | 浮動機構つき吸着ハンドおよび搬送接触機構 |
JP2000040571A (ja) * | 1998-07-23 | 2000-02-08 | Nec Ibaraki Ltd | Icソケット |
JP2000292485A (ja) * | 1999-03-08 | 2000-10-20 | Samsung Electronics Co Ltd | Bgaパッケージの電気的検査のためのソケット及びこれを用いた検査方法 |
JP2006186247A (ja) * | 2004-12-28 | 2006-07-13 | Nec Electronics Corp | 半導体装置 |
JP2006269404A (ja) * | 2005-02-22 | 2006-10-05 | Fujitsu Ltd | 電子部品用コンタクタ及びコンタクト方法 |
JP2007163463A (ja) * | 2005-11-16 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 検査装置および検査方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0262974A (ja) | 1988-08-30 | 1990-03-02 | Fanuc Ltd | 印刷配線基板の両面同時検査装置 |
US5905382A (en) * | 1990-08-29 | 1999-05-18 | Micron Technology, Inc. | Universal wafer carrier for wafer level die burn-in |
JPH07244116A (ja) * | 1994-03-07 | 1995-09-19 | Hitachi Chem Co Ltd | 半導体特性測定用治具とその製造法並びにその使用方法 |
US6204680B1 (en) * | 1997-04-15 | 2001-03-20 | Delaware Capital Formation, Inc. | Test socket |
JPH11233216A (ja) * | 1998-02-16 | 1999-08-27 | Nippon Denki Factory Engineering Kk | テスト用icソケット |
US6134685A (en) * | 1998-03-16 | 2000-10-17 | Advanced Micro Devices, Inc. | Package parallel test method and apparatus |
KR100564564B1 (ko) | 2000-03-08 | 2006-03-28 | 삼성전자주식회사 | 패키지의 양면에 존재하는 접속패드에 접속이 가능한검사용 소켓 |
US6583636B2 (en) * | 2000-05-12 | 2003-06-24 | Delaware Capitol Formation | BGA on-board tester |
JP2002071749A (ja) * | 2000-08-29 | 2002-03-12 | Molex Inc | Icパッケージの試験評価用ソケット |
DE10301124A1 (de) * | 2003-01-14 | 2004-07-29 | Infineon Technologies Ag | Universal-Messadapter-System |
US6861288B2 (en) * | 2003-01-23 | 2005-03-01 | St Assembly Test Services, Ltd. | Stacked semiconductor packages and method for the fabrication thereof |
KR100547656B1 (ko) | 2003-05-27 | 2006-01-31 | (주) 핸들러월드 | 마이크로 모듈 검사용 핸들러 장치 |
DE112004002858T5 (de) * | 2004-05-11 | 2007-04-19 | Spansion Llc, Sunnyvale | Träger für eine Stapel-Halbleitervorrichtung und Verfahren zum Herstellen derselben |
WO2006105749A1 (de) * | 2005-04-07 | 2006-10-12 | Luk Lamellen Und Kupplungsbau Beteiligungs Kg | Elektrohydraulische steuereinrichtung |
KR100652416B1 (ko) * | 2005-07-07 | 2006-12-01 | 삼성전자주식회사 | 멀티-스택 집적회로 패키지를 테스트하는 장치 및 방법 |
KR100652417B1 (ko) * | 2005-07-18 | 2006-12-01 | 삼성전자주식회사 | 인-트레이(In-tray) 상태의 반도체 패키지 검사장치및 검사방법 |
TW200729373A (en) * | 2006-01-20 | 2007-08-01 | Advanced Semiconductor Eng | Test module for wafer |
KR100681156B1 (ko) * | 2006-01-25 | 2007-02-09 | 삼성전자주식회사 | 전기적 검사 장치용 소켓 |
US7484698B2 (en) | 2006-04-21 | 2009-02-03 | Michael Budagher | Stackable transmission line hanger |
KR100843202B1 (ko) * | 2006-09-06 | 2008-07-02 | 삼성전자주식회사 | 기판 양면에 검사용 패드를 갖는 반도체 패키지 및검사방법 |
KR100827654B1 (ko) * | 2006-10-24 | 2008-05-07 | 삼성전자주식회사 | 스택형 반도체 패키지 소켓 및 스택형 반도체 패키지테스트 시스템 |
US20080197867A1 (en) * | 2007-02-15 | 2008-08-21 | Texas Instruments Incorporated | Socket signal extender |
JP2011013049A (ja) * | 2009-06-30 | 2011-01-20 | Fujitsu Ltd | 回路試験用治具および回路試験方法 |
-
2007
- 2007-07-10 KR KR1020070069259A patent/KR101341566B1/ko active IP Right Grant
-
2008
- 2008-06-30 US US12/215,769 patent/US7737710B2/en active Active
- 2008-07-08 JP JP2008178063A patent/JP5308086B2/ja active Active
- 2008-07-09 CN CN2008101361143A patent/CN101344571B/zh active Active
-
2010
- 2010-05-20 US US12/783,722 patent/US20100231248A1/en not_active Abandoned
-
2011
- 2011-04-15 US US13/087,590 patent/US8242794B2/en active Active
-
2012
- 2012-05-31 US US13/484,845 patent/US9459281B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07239362A (ja) * | 1994-02-28 | 1995-09-12 | Ando Electric Co Ltd | 浮動機構つき吸着ハンドおよび搬送接触機構 |
JP2000040571A (ja) * | 1998-07-23 | 2000-02-08 | Nec Ibaraki Ltd | Icソケット |
JP2000292485A (ja) * | 1999-03-08 | 2000-10-20 | Samsung Electronics Co Ltd | Bgaパッケージの電気的検査のためのソケット及びこれを用いた検査方法 |
JP2006186247A (ja) * | 2004-12-28 | 2006-07-13 | Nec Electronics Corp | 半導体装置 |
JP2006269404A (ja) * | 2005-02-22 | 2006-10-05 | Fujitsu Ltd | 電子部品用コンタクタ及びコンタクト方法 |
JP2007163463A (ja) * | 2005-11-16 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 検査装置および検査方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011242149A (ja) * | 2010-05-14 | 2011-12-01 | Seiko Epson Corp | 電子部品検査装置及び電子部品搬送方法 |
US8816709B2 (en) | 2010-05-14 | 2014-08-26 | Seiko Epson Corporation | Electronic component testing device and electronic component transport method |
JP2012202843A (ja) * | 2011-03-25 | 2012-10-22 | Renesas Electronics Corp | 半導体装置の製造方法 |
US8603840B2 (en) | 2011-03-25 | 2013-12-10 | Renesas Electronics Corporation | Manufacturing method of semiconductor device |
CN103412212A (zh) * | 2013-07-24 | 2013-11-27 | 昆山迈致治具科技有限公司 | 一种具有定位功能的pcb板性能检测治具 |
JP2016533508A (ja) * | 2013-09-30 | 2016-10-27 | エヌティーエス・カンパニー・リミテッド | 半導体チップ検査装置 |
US9910068B2 (en) | 2013-09-30 | 2018-03-06 | Nts Co., Ltd. | Semiconductor chip test device |
JP2016014614A (ja) * | 2014-07-03 | 2016-01-28 | 株式会社アドバンテスト | 試験用キャリア |
KR20170007582A (ko) * | 2015-07-08 | 2017-01-19 | 삼성전자주식회사 | 진공 소켓 및 이를 포함하는 반도체 검사 장비 |
KR102332339B1 (ko) | 2015-07-08 | 2021-12-01 | 삼성전자주식회사 | 진공 소켓 및 이를 포함하는 반도체 검사 장비 |
Also Published As
Publication number | Publication date |
---|---|
US20110193582A1 (en) | 2011-08-11 |
KR20090005875A (ko) | 2009-01-14 |
US20100231248A1 (en) | 2010-09-16 |
US7737710B2 (en) | 2010-06-15 |
US9459281B2 (en) | 2016-10-04 |
US8242794B2 (en) | 2012-08-14 |
KR101341566B1 (ko) | 2013-12-16 |
CN101344571B (zh) | 2013-05-29 |
US20120235695A1 (en) | 2012-09-20 |
US20090015279A1 (en) | 2009-01-15 |
CN101344571A (zh) | 2009-01-14 |
JP5308086B2 (ja) | 2013-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5308086B2 (ja) | ソケット及びこれを有する検査装置及び方法 | |
JP5914541B2 (ja) | プローブカード | |
US6301121B1 (en) | Direct-chip-attach (DCA) multiple chip module (MCM) with repair-chip ready site to simplify assembling and testing process | |
US20080054434A1 (en) | Semiconductor stack package for optimal packaging of components having interconnections | |
US7129730B2 (en) | Probe card assembly | |
USRE41516E1 (en) | Socketless/boardless test interposer card | |
US20080079455A1 (en) | IC Chip Package, Test Equipment and Interface for Performing a Functional Test of a Chip Contained Within Said Chip Package | |
JP2004138405A (ja) | 半導体装置測定用プローブ | |
KR102163321B1 (ko) | 프로브 카드 및 그 제조 방법 | |
JP2010156569A (ja) | 積層lsiチップのシステム検査のための方法および装置 | |
KR100681156B1 (ko) | 전기적 검사 장치용 소켓 | |
KR100723518B1 (ko) | 패드 체인을 구비하는 인터포우저 패턴 | |
US7952186B2 (en) | Semiconductor package land grid array substrate and plurality of first and second electrodes | |
KR101421048B1 (ko) | 능동소자 칩이 탑재된 반도체 검사 장치 | |
US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
JP2004138391A (ja) | 半導体装置の製造方法 | |
KR100871378B1 (ko) | Fbga 패키지 테스트 장치 | |
JP2006080564A (ja) | 半導体装置のパッケージ構造 | |
US8044498B2 (en) | Interposer, semiconductor chip mounted sub-board, and semiconductor package | |
CN106601639B (zh) | 不着检出测试方法及其所用的基板与压板 | |
KR101311177B1 (ko) | 능동소자 칩이 탑재된 프로브카드 | |
TW455689B (en) | Test method for an integrated circuit device | |
TW202311768A (zh) | 晶片插座、測試夾具及其晶片測試方法 | |
JP4388989B2 (ja) | 半導体チップマウント封止サブ基板 | |
JP2006222109A (ja) | マルチチップモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130628 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5308086 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |