JP2010156569A - 積層lsiチップのシステム検査のための方法および装置 - Google Patents
積層lsiチップのシステム検査のための方法および装置 Download PDFInfo
- Publication number
- JP2010156569A JP2010156569A JP2008333816A JP2008333816A JP2010156569A JP 2010156569 A JP2010156569 A JP 2010156569A JP 2008333816 A JP2008333816 A JP 2008333816A JP 2008333816 A JP2008333816 A JP 2008333816A JP 2010156569 A JP2010156569 A JP 2010156569A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- probe
- lsi chip
- probe card
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000012795 verification Methods 0.000 title abstract 3
- 239000000523 sample Substances 0.000 claims abstract description 77
- 239000000872 buffer Substances 0.000 claims description 40
- 238000007689 inspection Methods 0.000 claims description 28
- 230000007246 mechanism Effects 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 239000007853 buffer solution Substances 0.000 claims description 2
- 238000012360 testing method Methods 0.000 abstract description 18
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 238000003475 lamination Methods 0.000 abstract description 5
- 238000010030 laminating Methods 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 8
- 230000007547 defect Effects 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000003550 marker Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000008451 emotion Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】貫通電極11をシステムバスとする積層LSIチップ1の最上層チップ表面の貫通電極端子にプローブピン31を接続させて、積層LSIチップ1のシステム検査を行う。
【選択図】図5
Description
図3に上記のとおりの特徴を有する本発明の一実施形態の概略図を示す。ここでは、積層LSIチップ1は、貫通電極が中心部に配置されたシステムバス用の中心部パッドと周辺部に配置される電源や外部インターフェース用の周辺部パッドとに分かれた構成となっている。検査対象の積層体1は、周辺部パッドに対応するコンタクトを内部に有するソケット2に挿入して接続される。システムバス用の中心部パッドは、微細バンプを持つ平面プローブカード3に接続される。中心部プローブと周辺部パッドを分離する理由は、1)システムバスで用いられる信号は従来のチップ間インターフェース信号と異なり、内部回路配線の信号レベルと同等であり、信号レベルが小さい、そのため、2)ノイズ対策を考慮する必要が生じるためである。そのため、前述した低容量貫通ビアはシステムバスラインに接続される論理ゲートの負荷を軽減するのに重要となる。また、外部インターフェースのためのバッファ回路を不用とするため、積層システムの消費電力を低減することが出来る。特に本発明のように多数のバス幅を持つシステムの構成では大きな特徴となる。
貫通ビアピッチ:50μm(システムバスビア11およびチップ周辺部ビア12)
パッド寸法:直径10μm〜直径20μm
アライメント精度:3μm〜5μm
システムバス:1600個/2mm□
LSIチップ寸法:〜20mm□程度
以下に、本発明によるプローブカードおよびテスターの更なる実施形態について説明する。
[第三実施形態]
以上のプローブカードおよびテスターに対し、検査対象となる積層LSIチップ1の実施形態としては以下のようなものがある。
[第四実施形態]
以上のとおりの各実施形態を持つプローブカード/テスターならびに積層LSIチップにおいて、積層体1とプローブカード3とのアライメントは、透明なプローブカード基板を用いることで図9にも例示したようにカード上方から容易に短時間で行うことができるが、プローブカード3上に検査信号用バッファIC7を搭載させた実施形態や検査信号用バッファIC7そのものをプローブカードとさせた実施形態では、それが困難になる場合が考えられる。
[第五実施形態]
以上の各実施形態における本発明によるプローブカードおよびそれを用いたテスターによる積層LSIチップのシステムテストについては、たとえば次のようなチップエミュレーションによる試験も可能である。
11 貫通電極(貫通ビア)
12 貫通電極(貫通ビア)
13 交換チップ
14 フォトダイオード
2 ソケット(ソケット押さえ金具)
21 コンタクト
3 プローブカード
31 コンタクトプローブ(プローブピン)
32 プローブ基板
33 緩衝基材(緩衝層)
34 配線電極
4 基板ボード(プリント基板/配線基板)
5 入出力信号用増幅回路IC
6 アライメント装置
61 カメラ
62 検査信号制御部
63 X−Y位置合わせ機構
64 Z−コンタクト駆動機構
7 検査信号用バッファIC
71 貫通電極
72 IC回路
73 緩衝層
74 緩衝層ビア
75 バンプコンタクト(プローブピン)
76 樹脂コアバンプコンタクト(プローブピン)
77 I/Fバッファゲート
78 貫通電極
79 貫通孔
8 検査用IC
81 貫通電極
9 基板
10 配線チップ(インターフェースチップ)
101 コンタクト
102 貫通電極
20 面発光レーザチップ
201 面発光レーザ
Claims (16)
- 貫通電極をシステムバスとする積層LSIチップの最上層チップ表面の貫通電極端子にプローブピンを接続させて、積層LSIチップのシステム検査を行う方法。
- 貫通電極をシステムバスとする積層LSIチップの最上層チップ表面の貫通電極端子に接続されるプローブピンを備えた、積層LSIチップのシステム検査を行う装置。
- 積層LSIチップの中心部に設けられている貫通電極群の各貫通電極に対してプローブピンが接続されるようになっている、請求項2記載の装置。
- プローブカードにプローブピンが設けられている、請求項2または3記載の装置。
- プローブカードがプローブ基板、緩衝基材、およびプローブピンを備えている、請求項4記載の装置。
- プローブカードが透明である、請求項4または5記載の装置。
- プローブ基板および緩衝基板が透明である、請求項5記載の装置。
- プローブカードが接続される配線基板上に配線信号用バッファICが搭載されている、請求項4ないし7のいずれかに記載の装置。
- プローブカード上に配線信号用バッファICが搭載されている、請求項4ないし7のいずれかに記載の装置。
- 配線信号用バッファICがプローブカード機構を持つ、請求項4ないし7のいずれかに記載の装置。
- 配線信号用バッファICのプローブカード機構が、IC回路面側に設けられた緩衝層、緩衝層ビア、およびプローブピンを含む、請求項10記載の装置。
- 配線信号用バッファICのプローブカード機構が、IC回路面側に設けられた樹脂コアプローブピンを含む、請求項10記載の装置。
- 積層LSIチップ上に配線信号用バッファICが搭載されている、請求項4ないし7のいずれかに記載の装置。
- 積層LSIチップのシステムバス貫通電極とプローブピンとの位置合わせを行うアライメント機構を含む、請求項2ないし13のいずれかに記載の装置。
- アライメント機構が位置合わせカメラを有する、請求項14に記載の装置。
- アライメント機構が位置合わせレーザを発光するレーザ光源を有する、請求項14に記載の装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008333816A JP5412667B2 (ja) | 2008-12-26 | 2008-12-26 | 積層lsiチップのシステム検査のための方法および検査システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008333816A JP5412667B2 (ja) | 2008-12-26 | 2008-12-26 | 積層lsiチップのシステム検査のための方法および検査システム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010156569A true JP2010156569A (ja) | 2010-07-15 |
JP2010156569A5 JP2010156569A5 (ja) | 2012-02-02 |
JP5412667B2 JP5412667B2 (ja) | 2014-02-12 |
Family
ID=42574595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008333816A Active JP5412667B2 (ja) | 2008-12-26 | 2008-12-26 | 積層lsiチップのシステム検査のための方法および検査システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5412667B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013077628A (ja) * | 2011-09-29 | 2013-04-25 | Powertech Technology Inc | マルチチップ積層体の製造方法 |
JP2013088288A (ja) * | 2011-10-18 | 2013-05-13 | Fujitsu Semiconductor Ltd | 検査装置及び検査システム |
WO2013176128A1 (ja) * | 2012-05-23 | 2013-11-28 | 株式会社アドバンテスト | 試験用キャリア、良否判定装置、及び良否判定方法 |
JP2013545079A (ja) * | 2010-09-30 | 2013-12-19 | 日本テキサス・インスツルメンツ株式会社 | Tsvダイとパッケージ基板との間の接合完全性の非接触判定 |
JP2014120531A (ja) * | 2012-12-13 | 2014-06-30 | National Institute Of Advanced Industrial & Technology | 積層型lsiチップの絶縁膜の検査方法及び積層型lsiチップの製造方法 |
WO2016009652A1 (ja) * | 2014-07-17 | 2016-01-21 | 株式会社日本マイクロニクス | 半導体モジュール、電気的接続体、及び検査装置 |
JP2017198640A (ja) * | 2016-04-29 | 2017-11-02 | 日本電子材料株式会社 | プローブカード |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6249239U (ja) * | 1985-09-13 | 1987-03-26 | ||
JPH01157544A (ja) * | 1987-09-02 | 1989-06-20 | Tokyo Electron Ltd | プローブ装置 |
JPH02103482A (ja) * | 1988-10-13 | 1990-04-16 | Matsushita Graphic Commun Syst Inc | 集積回路装置 |
JPH04216151A (ja) * | 1990-02-22 | 1992-08-06 | Hewlett Packard Co <Hp> | アドレス変換装置 |
JPH05275504A (ja) * | 1992-01-16 | 1993-10-22 | Toshiba Corp | プローブカード |
JPH0737947A (ja) * | 1992-12-31 | 1995-02-07 | Sgs Thomson Microelectron Sa | 集積回路チップのテスト方法及びそのための集積回路ウエハ |
JPH1038924A (ja) * | 1996-07-25 | 1998-02-13 | Advantest Corp | プローブカード |
JP2001144149A (ja) * | 1999-11-12 | 2001-05-25 | Sony Corp | 半導体測定冶具 |
JP2003036183A (ja) * | 2001-06-04 | 2003-02-07 | Hewlett Packard Co <Hp> | 統合デバッグ回路を利用する集積回路の試験方法 |
-
2008
- 2008-12-26 JP JP2008333816A patent/JP5412667B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6249239U (ja) * | 1985-09-13 | 1987-03-26 | ||
JPH01157544A (ja) * | 1987-09-02 | 1989-06-20 | Tokyo Electron Ltd | プローブ装置 |
JPH02103482A (ja) * | 1988-10-13 | 1990-04-16 | Matsushita Graphic Commun Syst Inc | 集積回路装置 |
JPH04216151A (ja) * | 1990-02-22 | 1992-08-06 | Hewlett Packard Co <Hp> | アドレス変換装置 |
JPH05275504A (ja) * | 1992-01-16 | 1993-10-22 | Toshiba Corp | プローブカード |
JPH0737947A (ja) * | 1992-12-31 | 1995-02-07 | Sgs Thomson Microelectron Sa | 集積回路チップのテスト方法及びそのための集積回路ウエハ |
JPH1038924A (ja) * | 1996-07-25 | 1998-02-13 | Advantest Corp | プローブカード |
JP2001144149A (ja) * | 1999-11-12 | 2001-05-25 | Sony Corp | 半導体測定冶具 |
JP2003036183A (ja) * | 2001-06-04 | 2003-02-07 | Hewlett Packard Co <Hp> | 統合デバッグ回路を利用する集積回路の試験方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013545079A (ja) * | 2010-09-30 | 2013-12-19 | 日本テキサス・インスツルメンツ株式会社 | Tsvダイとパッケージ基板との間の接合完全性の非接触判定 |
JP2013077628A (ja) * | 2011-09-29 | 2013-04-25 | Powertech Technology Inc | マルチチップ積層体の製造方法 |
JP2013088288A (ja) * | 2011-10-18 | 2013-05-13 | Fujitsu Semiconductor Ltd | 検査装置及び検査システム |
WO2013176128A1 (ja) * | 2012-05-23 | 2013-11-28 | 株式会社アドバンテスト | 試験用キャリア、良否判定装置、及び良否判定方法 |
TWI493203B (zh) * | 2012-05-23 | 2015-07-21 | Advantest Corp | A test vehicle, a good judgment device, and a good judgment method |
JP5847933B2 (ja) * | 2012-05-23 | 2016-01-27 | 株式会社アドバンテスト | 試験用キャリア、良否判定装置、及び良否判定方法 |
JP2014120531A (ja) * | 2012-12-13 | 2014-06-30 | National Institute Of Advanced Industrial & Technology | 積層型lsiチップの絶縁膜の検査方法及び積層型lsiチップの製造方法 |
WO2016009652A1 (ja) * | 2014-07-17 | 2016-01-21 | 株式会社日本マイクロニクス | 半導体モジュール、電気的接続体、及び検査装置 |
JPWO2016009652A1 (ja) * | 2014-07-17 | 2017-04-27 | 株式会社日本マイクロニクス | 半導体モジュール、電気的接続体、及び検査装置 |
US10101365B2 (en) | 2014-07-17 | 2018-10-16 | Kabushiki Kaisha Nihon Micronics | Semiconductor module, electrical connector, and inspection apparatus |
JP2017198640A (ja) * | 2016-04-29 | 2017-11-02 | 日本電子材料株式会社 | プローブカード |
Also Published As
Publication number | Publication date |
---|---|
JP5412667B2 (ja) | 2014-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5412667B2 (ja) | 積層lsiチップのシステム検査のための方法および検査システム | |
KR101341566B1 (ko) | 소켓, 검사 장치, 그리고 적층형 반도체 소자 제조 방법 | |
CN103063886B (zh) | 用于探测集成电路的探针卡 | |
JP5914541B2 (ja) | プローブカード | |
JP2014062925A (ja) | 信号測定装置 | |
CN107449948A (zh) | 探针卡装置 | |
CN104465436B (zh) | 衬底检查装置 | |
CN103887193B (zh) | 用于三维集成电路测试的装置 | |
USRE41516E1 (en) | Socketless/boardless test interposer card | |
KR20140024594A (ko) | 멀티 칩 반도체 장치 | |
US20080158839A1 (en) | Printed Wiring Board, Printed Circuit Board, and Method of Inspecting Joint of Printed Circuit Board | |
US9581638B2 (en) | Chip-on-wafer process control monitoring for chip-on-wafer-on-substrate packages | |
US7649375B2 (en) | Connector-to-pad printed circuit board translator and method of fabrication | |
CN110531125B (zh) | 空间转换器、探针卡及其制造方法 | |
Renbi et al. | Contactless testing of circuit interconnects | |
US8058888B2 (en) | Test apparatus for electronic device package and method for testing electronic device package | |
CN114783981A (zh) | 转接板及封装测试*** | |
TW202124974A (zh) | 探針卡 | |
KR102124550B1 (ko) | 전기 특성의 검사 방법 | |
KR101320934B1 (ko) | 반도체 디바이스 및 그 제작 방법 | |
JP4556023B2 (ja) | システムインパッケージ試験検査装置および試験検査方法 | |
Shan et al. | Organic multi-chip module for high performance systems | |
Gunji et al. | Cost-effective Capacitive Testing for Fine Pitch RDL First | |
Chen et al. | Fan-out wafer level chip scale package testing | |
JP4022698B2 (ja) | 検査回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111121 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131023 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5412667 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |