KR101270875B1 - 절연막의 개질 방법 - Google Patents

절연막의 개질 방법 Download PDF

Info

Publication number
KR101270875B1
KR101270875B1 KR1020110098798A KR20110098798A KR101270875B1 KR 101270875 B1 KR101270875 B1 KR 101270875B1 KR 1020110098798 A KR1020110098798 A KR 1020110098798A KR 20110098798 A KR20110098798 A KR 20110098798A KR 101270875 B1 KR101270875 B1 KR 101270875B1
Authority
KR
South Korea
Prior art keywords
plasma
film
treatment
silicon oxynitride
oxynitride film
Prior art date
Application number
KR1020110098798A
Other languages
English (en)
Other versions
KR20120034016A (ko
Inventor
요시노리 오사키
데츠로 다카하시
고지 마에카와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20120034016A publication Critical patent/KR20120034016A/ko
Application granted granted Critical
Publication of KR101270875B1 publication Critical patent/KR101270875B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

[과제] 플라즈마 질화 처리에 의해 형성한 산화질화규소막으로부터의 N 이탈에 의한 막 중 질소 농도의 저하를 억제하여, 피처리체 간·로트 간의 질소 농도의 편차를 최소한으로 한다.
[해결수단] 절연막의 개질 방법은, 피처리체의 표면에 노출된 산화규소막을 플라즈마 질화 처리하여 산화질화규소막을 형성하는 질화 처리 공정과, 상기 산화질화규소막의 표면을 산화 처리하는 개질 공정을 행하고, 질화 처리 공정의 종료로부터 상기 개질 공정의 개시까지의 동안, 진공 분위기를 유지한다. 또한, 플라즈마 질화 처리는, 질화 처리 공정 직후의 산화질화규소막의 막 중 질소 농도를 NC0라고 하고, 개질 공정 후의 산화질화규소막의 막 중 질소 농도의 목표값을 NCT라고 했을 때, NC0>NCT가 되도록 행한다.

Description

절연막의 개질 방법{METHOD OF MODIFYING INSULATING FILM}
본 발명은 예컨대 MOS 구조의 디바이스의 제조에 이용 가능한 절연막의 개질 방법에 관한 것이다.
MOSFET로 대표되는 반도체 디바이스에 있어서, 이른바 보론의 빠져나감(boron penetration) 현상을 방지하기 위하여, 게이트 절연막으로서 산화질화규소(SiON)막이 사용되고 있다. 또한, 최근의 반도체 장치의 미세화 고성능화의 요청에 따라, 게이트 절연막의 박막화가 한계에 접근해 가고 있다. 산화규소(SiO2)막을 박막화한 경우, 다이렉트 터널링에 의해 누설 전류가 지수함수적으로 증가하여, 소비전력이 증대해 버린다. 그래서, 누설 전류를 줄일 목적으로, 게이트 절연막으로서 산화질화규소막이 사용되고 있다.
산화질화규소막은 예컨대 열산화 등의 방법으로 형성된 SiO2막에 대하여, 질소 가스의 플라즈마를 작용시킴으로써 형성할 수 있다. 그리고, 이와 같이 플라즈마 질화 처리에 의해 형성한 산화질화규소막에 대하여, 막질의 열화를 방지하기 위하여, 열 어닐링 등의 개질 처리를 더 행하는 것도 제안되어 있다(특허문헌 1 내지 3).
일본 특허 공개 2004-25377 일본 특허 공개 2006-156995 국제공개 WO2008/081724
SiO2막을 플라즈마 질화 처리하여 형성되는 산화질화규소막은 질화 처리 후 시간의 경과와 함께 질소 원자가 막 중으로부터 외부로 방출된다(이른바「N 이탈 현상」). N 이탈 현상이 생기면, 동일한 조건에서 플라즈마 질화 처리를 행해도, 다음 공정까지의 대기 시간의 차이로 인해, 반도체 웨이퍼 간·로트 간에 산화질화규소막 중의 질소 농도에 편차가 생기는 결과가 되어, 최종 제품의 품질 관리가 곤란하게 된다. 예컨대 산화질화규소막을 MOSFET 등 트랜지스터의 게이트 절연막으로서 이용하는 경우, 질소 농도의 편차에 의해, 보론의 빠져나감이나 누설 전류를 억제하는 효과가 변동되어, 디바이스의 신뢰성의 저하나 수율의 저하로 이어질 우려가 있다.
따라서, 본 발명은 플라즈마 질화 처리에 의해서 형성한 산화질화규소막으로부터의 N 이탈에 의한 막 중 질소 농도의 저하를 억제하여, 피처리체 간·로트 간의 질소 농도의 편차를 최소한으로 하여, 막 중의 질소 농도를 일정하게 안정시킨 산화질화규소막을 제공하는 것을 목적으로 한다.
본 발명의 절연막의 개질 방법은, 피처리체의 표면에 노출된 산화규소막을 플라즈마 질화 처리하여 산화질화규소막을 형성하는 질화 처리 공정과, 상기 산화질화규소막의 표면을 산화 처리하는 개질 공정을 구비하고, 상기 질화 처리 공정의 종료 후, 진공 분위기를 유지한 채, 계속해서 상기 개질 공정을 개시한다.
본 발명의 절연막의 개질 방법은, 질화 처리 공정 직후의 산화질화규소막의 막 중 질소 농도를 NC0라고 하고, 상기 개질 공정 후의 산화질화규소막의 막 중 질소 농도의 목표값을 NCT라고 했을 때, NC0>NCT가 되도록 상기 플라즈마 질화 처리를 행하는 것이 바람직하다.
본 발명의 절연막의 개질 방법에 있어서, 상기 개질 공정은, 복수의 구멍을 갖는 평면 안테나에 의해 처리 용기 내에 마이크로파를 도입하여 처리 가스의 플라즈마를 생성시키는 플라즈마 처리 장치에 의한 플라즈마 산화 처리를 포함하는 것이 바람직하다. 이 경우, 하나의 피처리체에 대하여, 상기 플라즈마 질화 처리 및 상기 플라즈마 산화 처리를, 상기 플라즈마 처리 장치의 동일 처리 용기 내에서 연속해서 행하는 것이 바람직하다. 이 경우, 상기 플라즈마 질화 처리 후, 상기 플라즈마 산화 처리의 전에, 상기 처리 용기 내에 잔류하는 질소를 진공 흡인 또는 퍼지 처리로 제거하는 것이 바람직하다. 또한, 상기 플라즈마 산화 처리 후에, 상기 개질 공정의 일부로서, 산화 분위기에서 피처리체를 800℃ 이상 1100℃ 이하의 범위 내의 온도로 어닐링 처리하는 공정을 더 포함하는 것이 바람직하다.
또한, 본 발명의 절연막의 개질 방법은, 상기 플라즈마 산화 처리의 처리 압력이 67Pa 이상 1333Pa 이하의 범위 내인 것이 바람직하다.
또한, 본 발명의 절연막의 개질 방법에 있어서, 상기 플라즈마 산화 처리는 전체 처리 가스에 대한 산소 가스의 부피 유량 비율을 0.1% 이상 20% 이하의 범위 내에서 하는 것이 바람직하다.
또한, 본 발명의 절연막의 개질 방법은 상기 플라즈마 산화 처리의 처리 온도가 200℃ 이상 600℃ 이하의 범위 내인 것이 바람직하다.
또한, 본 발명의 절연막의 개질 방법은 상기 플라즈마 산화 처리의 처리 시간이 1초 이상 90초 이하의 범위 내인 것이 바람직하다.
또한, 본 발명의 절연막의 개질 방법은, 상기 질화 처리 공정을, 복수의 구멍을 갖는 평면 안테나에 의해 처리 용기 내에 마이크로파를 도입하여 처리 가스의 플라즈마를 생성시키는 플라즈마 처리 장치에 의해 행하고, 상기 개질 공정을, 산화 분위기에서 피처리체를 800℃ 이상 1100℃ 이하의 범위 내의 온도로 어닐링 처리하는 어닐링 장치에 의해 행하는 것이 바람직하다. 이 경우, 상기 어닐링 처리의 처리 시간이 10초 이상 50초 이하의 범위 내인 것이 바람직하다. 또한, 상기 플라즈마 처리 장치로부터 상기 어닐링 장치로의 피처리체의 이송을 진공 상태에서 행하는 것이 바람직하다.
또한, 본 발명의 절연막의 개질 방법은 상기 산화질화규소막이 MOS 구조 디바이스의 게이트 절연막인 것이 바람직하다.
본 발명에 의하면, 플라즈마 질화 처리 후에 진공 분위기를 유지한 채, 계속해서 개질 공정을 개시함으로써, 산화질화규소막의 막질을 개선하여, 산화질화규소막의 경시적인 질소 농도의 감소(N 이탈)를 억제할 수 있다. 따라서, 본 발명의 절연막의 개질 방법을, 예컨대 MOSFET 등의 MOS 구조 디바이스의 게이트 절연막의 개질에 이용함으로써, 누설 전류의 증가나 보론의 빠져나감을 효과적으로 억제하면서, 웨이퍼 간·로트 간의 게이트 절연막의 질소 농도의 편차를 억제하여, 반도체 장치의 신뢰성과 수율을 개선할 수 있다.
도 1은 본 발명의 제 1 실시형태에서 사용 가능한 플라즈마 처리 장치의 일례를 도시하는 개략 단면도이다.
도 2는 평면 안테나의 구조를 도시하는 도면이다.
도 3은 제어부의 구성예를 도시하는 설명도이다.
도 4는 본 발명의 제 1 실시형태에 따른 절연막의 개질 방법의 순서의 개략을 나타내는 흐름도이다.
도 5는 제 1 실시형태에 있어서의 플라즈마 질화 처리 공정의 설명도이다.
도 6은 제 1 실시형태에 있어서의 플라즈마 산화 처리 공정의 설명도이다.
도 7은 제 1 실시형태에 있어서의 개질 처리 후의 산화질화규소막의 설명도이다.
도 8은 본 발명의 제 2 실시형태에서 사용 가능한 어닐링 처리 장치의 일례를 도시하는 개략 단면도이다.
도 9는 본 발명의 제 2 실시형태에서 사용 가능한 기판 처리 시스템의 개략 구성을 도시하는 평면도이다.
도 10은 본 발명의 제 2 실시형태에 따른 절연막의 개질 방법의 순서의 개략을 나타내는 흐름도이다.
도 11은 제 2 실시형태에 있어서의 플라즈마 질화 처리 공정의 설명도이다.
도 12는 제 2 실시형태에 있어서의 산화 어닐링 공정의 설명도이다.
도 13은 제 2 실시형태에 있어서의 개질 처리 후의 산화질화규소막의 설명도이다.
도 14는 본 발명의 제 3 실시형태에 따른 절연막의 개질 방법의 순서의 개략을 나타내는 흐름도이다.
도 15는 제 3 실시형태에 있어서의 플라즈마 질화 처리 공정의 설명도이다.
도 16은 제 3 실시형태에 있어서의 플라즈마 산화 처리 공정의 설명도이다.
도 17은 제 3 실시형태에 있어서의 산화 어닐링 공정의 설명도이다.
도 18은 제 3 실시형태에 있어서의 개질 처리 후의 산화질화규소막의 설명도이다.
도 19는 시험예 1에 있어서, 플라즈마 질화 처리 후의 SiON막 중의 질소 농도와 경과시간의 관계를 나타내는 그래프이다.
도 20은 시험예 1에 있어서, 플라즈마 질화 처리 공정 종료로부터 1시간 경과 후의 SiON막 중의 질소 농도의 감소율과 질소 농도의 관계를 나타내는 그래프이다.
도 21은 플라즈마 질화 처리 후 16시간 경과 후의 SiON막의 N 농도와, 1시간 경과 후의 SiON막의 N 농도의 차분(세로축)을, 처리 조건별로 나타낸 그래프이다.
도 22는 플라즈마 산화 처리의 전후에 있어서의 SiON막 중의 질소 원자 및 산소 원자의 XPS 분석의 차트를 나타내는 도면이다.
도 23은 플라즈마 질화 처리 직후의 SiON막의 질소 농도에 대한 100시간 경과 후의 질소 농도의 감소율(세로축)과 어닐링 처리의 조건의 관계를 나타낸 그래프이다.
발명을 실시하기 위한 형태
[제 1 실시형태]
이하, 본 발명의 실시형태에 대하여 도면을 참조하여 구체적으로 설명한다. 본 실시형태의 절연막의 개질 방법은, 산화규소막에 대하여, 플라즈마 질화 처리를 행하여 산화질화규소막을 형성하는 공정과, 이 산화질화규소막에 대하여 플라즈마 산화 처리를 행하는 개질 공정을 포함할 수 있다.
도 1은 제 1 실시형태에 따른 절연막의 개질 방법에 이용하는 플라즈마 처리 장치(100)의 개략 구성을 모식적으로 도시하는 단면도이다. 도 2는 도 1의 플라즈마 처리 장치(100)의 평면 안테나를 도시하는 평면도이다. 도 3은 도 1의 플라즈마 처리 장치(100)를 제어하는 제어부의 구성예를 도시하는 도면이다.
플라즈마 처리 장치(100)는, 복수의 슬롯 형상의 구멍을 갖는 평면 안테나, 특히 RLSA(Radial Line Slot antenna; 래디얼 라인 슬롯 안테나)로 처리 용기 내에 마이크로파를 도입함으로써, 고밀도이고 또한 저전자온도의 마이크로파 여기 플라즈마를 발생시켜 얻는 RLSA 마이크로파 플라즈마 처리 장치로서 구성되어 있다. 플라즈마 처리 장치(100)로서는 1×1010 내지 5×1012/cm3의 플라즈마 밀도이고, 또한 0.7 내지 2eV의 저전자온도를 갖는 플라즈마에 의한 처리가 가능하다. 따라서, 플라즈마 처리 장치(100)는, 각종 반도체 장치의 제조 과정에 있어서, 플라즈마 질화 처리, 플라즈마 산화 처리를 행하는 목적에서 적합하게 이용할 수 있다.
플라즈마 처리 장치(100)는, 주요 구성으로서, 기밀로 구성된 처리 용기(1)와, 처리 용기(1) 내에 가스를 공급하는 가스 공급 장치(18)와, 처리 용기(1) 내를 감압 배기하기 위한 진공 펌프(24)를 구비한 배기 장치와, 처리 용기(1)의 상부에 설치되고, 처리 용기(1) 내에 마이크로파를 도입하는 마이크로파 도입 기구(27)와, 이들 플라즈마 처리 장치(100)의 각 구성부를 제어하는 제어부(50)를 구비하고 있다.
처리 용기(1)는 접지된 대략 원통 형상의 용기에 의해 형성되어 있다. 또한, 처리 용기(1)는 각통 형상의 용기에 의해 형성할 수도 있다. 처리 용기(1)는 알루미늄 등의 금속 또는 그 합금으로 이루어지는 바닥벽(1a)과 측벽(1b)을 가지고 있다.
처리 용기(1)의 내부에는 피처리체인 반도체 웨이퍼(이하, 간단히 「웨이퍼」라고 적음)(W)를 수평으로 지지하기 위한 재치대(載置臺)(2)가 설치되어 있다. 재치대(2)는 열전도성이 높은 재질, 예컨대 AlN 등의 세라믹스에 의해 구성되어 있다. 이 재치대(2)는 배기실(11)의 바닥부 중앙으로부터 상방으로 뻗는 원통 형상의 지지 부재(3)에 의해 지지되어 있다. 지지 부재(3)는 예컨대 AlN 등의 세라믹스에 의해 구성되어 있다.
또한, 재치대(2)에는, 그 외연부를 커버하고, 웨이퍼(W)를 가이드하기 위한 커버 링(4)이 설치되어 있다. 이 커버 링(4)은 예컨대 석영, AlN, Al2O3, SiN 등의 재질로 구성된 환상 부재이다. 커버 링(4)은 재치대(2)의 표면과 측면을 씌우도록 하는 것이 바람직하다. 이것에 의해, 금속 오염 등을 방지할 수 있다.
또한, 재치대(2)에는 온도 조절 기구로서의 저항 가열형의 히터(5)가 매립되어 있다. 이 히터(5)는 히터 전원(5a)으로부터 급전되는 것에 의해 재치대(2)를 가열하고, 그 열로 피처리 기판인 웨이퍼(W)를 균일하게 가열한다.
또한, 재치대(2)에는, 열전대(TC6)가 배비(配備)되어 있다. 이 열전대(6)에 의해 재치대(2)의 온도 계측을 행함으로써, 웨이퍼(W)의 가열 온도를 예컨대 실온으로부터 900℃까지의 범위에서 제어 가능하게 되어 있다.
또한, 재치대(2)에는, 웨이퍼(W)를 지지하여 승강시키기 위한 웨이퍼 지지 핀(도시하지 않음)이 설치되어 있다. 각 웨이퍼 지지 핀은 재치대(2)의 표면에 대하여 돌몰(突沒; 튀어나오고 들어감) 가능하게 설치되어 있다.
처리 용기(1)의 내주에는, 석영으로 이루어지는 원통 형상의 라이너(7)가 설치되어 있다. 또한, 재치대(2)의 외주측에는, 처리 용기(1) 내를 균일 배기하기 위하여 다수의 배기 구멍(8a)을 갖는 석영제의 배플 플레이트(8)가 환상으로 설치되어 있다. 이 배플 플레이트(8)는 복수의 지주(9)에 의해 지지되어 있다.
처리 용기(1)의 바닥벽(1a)의 대략 중앙부에는, 원형의 개구부(10)가 형성되어 있다. 바닥벽(1a)에는 이 개구부(10)와 연통하고, 아래쪽을 향하여 돌출하는 배기실(11)이 설치되어 있다. 이 배기실(11)에는 배기관(12)이 접속되어 있고, 이 배기관(12)을 통하여 진공 펌프(24)에 접속되어 있다.
처리 용기(1)의 상부에는, 중앙부가 개구한 환상의 덮개 부재(13)가 배비되어 있다. 개구의 내주는 내측(처리 용기 내 공간)을 향하여 돌출하고, 환상의 지지부(13a)를 형성하고 있다.
처리 용기(1)의 측벽(1b)에는 환상을 이루는 가스 도입부(15)가 설치되어 있다. 이 가스 도입부(15)는 질소 함유 가스, 산소 함유 가스나 플라즈마 여기용 가스를 공급하는 가스 공급 장치(18)에 접속되어 있다. 또한, 가스 도입부(15)는 노즐 형상 또는 샤워 형상으로 설치할 수도 있다.
또한, 처리 용기(1)의 측벽(1b)에는, 플라즈마 처리 장치(100)와, 이것에 인접하는 진공측 반송실(103) 사이에서, 웨이퍼(W)의 반입과 반출을 행하기 위한 반입출구(16)와, 이 반입출구(16)를 개폐하는 게이트 밸브(G1)가 설치되어 있다.
가스 공급 장치(18)는, 가스 공급원(예컨대 불활성 가스 공급원(19a), 질소 함유 가스 공급원(19b), 산소 함유 가스 공급원(19c))과, 배관(예컨대 가스 라인(20a, 20b, 20c))과, 유량 제어 장치(예컨대 매스 플로우 컨트롤러(21a, 21b, 21c))와, 밸브(예컨대 개폐 밸브(22a, 22b, 22c))를 가지고 있다. 또한, 가스 공급 장치(18)는 상기 이외의 도시하지 않은 가스 공급원으로서 예컨대 처리 용기(1) 내 분위기를 치환할 때 이용하는 퍼지 가스 공급원 등을 가지고 있을 수도 있다.
불활성 가스로서는 예컨대 N2 가스나 희가스 등을 사용할 수 있다. 희가스로서는 예컨대 Ar 가스, Kr 가스, Xe 가스, He 가스 등을 사용할 수 있다. 이들 중에서도, 경제성이 우수한 점에서 Ar 가스를 사용하는 것이 특히 바람직하다. 플라즈마 질화 처리에 사용하는 질소 함유 가스로서는 예컨대 N2, NO, NO2, NH3 등을 사용할 수 있다. 또한, 플라즈마 산화 처리에 사용하는 산소 함유 가스로서는 예컨대 산소 가스(O2), 수증기(H2O), 일산화질소(NO), 일산화이질소(N2O) 등을 사용할 수 있다.
불활성 가스, 질소 함유 가스 및 산소 함유 가스는 가스 공급 장치(18)의 불활성 가스 공급원(19a), 질소 함유 가스 공급원(19b) 및 산소 함유 가스 공급원(19c)으로부터, 각각 가스 라인(20a, 20b, 20c)을 통하여 가스 도입부(15)에 도달하고, 가스 도입부(15)로부터 처리 용기(1) 내에 도입된다. 각 가스 공급원에 접속하는 각각의 가스 라인(20a, 20b, 20c)에는 매스 플로우 컨트롤러(21a, 21b, 21c) 및 그 전후의 1조의 개폐 밸브(22a, 22b, 22c)가 설치되어 있다. 이러한 가스 공급 장치(18)의 구성에 의해, 공급되는 가스의 전환이나 유량 등의 제어를 행할 수 있게 되어 있다.
배기 장치는 진공 펌프(24)를 구비하고 있다. 진공 펌프(24)는 예컨대 터보 분자펌프 등의 고속 진공 펌프 등에 의해 구성된다. 진공 펌프(24)는 배기관(12)을 통하여 처리 용기(1)의 배기실(11)에 접속되어 있다. 처리 용기(1) 내의 가스는 배기실(11)의 공간(11a) 내로 균일하게 흐르고, 추가로 공간(11a)으로부터 진공 펌프(24)를 작동시키는 것에 의해, 배기관(12)을 통하여 외부로 배기된다. 이것에 의해, 처리 용기(1) 내를 소정의 진공도, 예컨대 0.133Pa까지 고속으로 감압하는 것이 가능하게 되어 있다.
다음에 마이크로파 도입 기구(27)의 구성에 대하여 설명한다. 마이크로파 도입 기구(27)는 주요 구성으로서 투과판(28), 평면 안테나(31), 지파재(遲波材)(33), 커버 부재(34), 도파관(37), 매칭 회로(38) 및 마이크로파 발생 장치(39)를 구비하고 있다.
마이크로파를 투과시키는 투과판(28)은 덮개 부재(13)에 있어서 내주측으로 돌출시킨 지지부(13a) 위에 배비되어 있다. 투과판(28)은 유전체, 예컨대 석영이나Al2O3, AlN 등의 세라믹스로 구성되어 있다. 이 투과판(28)과 지지부(13a) 사이는 시일 부재(29)를 통하여 기밀로 밀봉되어 있다. 따라서, 처리 용기(1) 내는 기밀로 유지된다.
평면 안테나(31)는, 투과판(28)의 상방에서, 재치대(2)와 대향하도록 설치되어 있다. 평면 안테나(31)는 원판 형상을 이루고 있다. 또한, 평면 안테나(31)의 형상은 원판 형상에 한하지 않고, 예컨대 사각판 형상일 수도 있다. 이 평면 안테나(31)는 덮개 부재(13)의 상단에 걸어 고정되어 있다.
평면 안테나(31)는 예컨대 표면이 금 또는 은 도금된 구리판 또는 알루미늄판으로 구성되어 있다. 평면 안테나(31)는 마이크로파를 방사하는 다수의 슬롯 형상의 마이크로파 방사 구멍(32)을 가지고 있다. 마이크로파 방사 구멍(32)은 소정의 패턴으로 평면 안테나(31)를 관통하여 형성되어 있다.
개개의 마이크로파 방사 구멍(32)은, 예컨대 도 2에 도시하는 바와 같이, 가늘고 긴 장방 형상(슬롯 형상)을 이루고 있다. 그리고, 전형적으로는 인접하는 마이크로파 방사 구멍(32)이 「T」자형으로 배치되어 있다. 또한, 이와 같이 소정의 형상(예컨대 T자형)으로 조합하여 배치된 마이크로파 방사 구멍(32)은 게다가 전체적으로 동심원 형상으로 배치되어 있다.
마이크로파 방사 구멍(32)의 길이나 배열 간격은 마이크로파의 파장(λg)에 따라 결정된다. 예컨대 마이크로파 방사 구멍(32)의 간격은 λg/4 내지 λg가 되도록 배치된다. 또한, 도 2에서는, 동심원 형상으로 형성된 인접하는 마이크로파 방사 구멍(32)끼리의 간격을 Δr로 나타내고 있다. 또한, 마이크로파 방사 구멍(32)의 형상은 원형상, 원호 형상 등의 다른 형상일 수도 있다. 더욱이, 마이크로파 방사 구멍(32)의 배치 형태는 특별히 한정되지 않고, 동심원 형상 외에, 예컨대 나선 형상, 방사 형상 등으로 배치할 수도 있다.
평면 안테나(31)의 상면에는 진공보다도 큰 유전율을 갖는 지파재(33)가 설치되어 있다. 이 지파재(33)는, 진공 중에서는 마이크로파의 파장이 길어지므로, 마이크로파의 파장을 짧게 하여 플라즈마를 조정하는 기능을 가지고 있다. 지파재(33)의 재질로서는, 예컨대 석영, 폴리테트라플루오로에틸렌 수지, 폴리이미드 수지 등을 사용할 수 있다.
또한, 평면 안테나(31)와 투과판(28) 사이, 또, 지파재(33)와 평면 안테나(31) 사이는 각각 접촉시킬 수도 이간시킬 수도 있지만, 접촉시키는 것이 바람직하다.
처리 용기(1)의 상부에는, 이들 평면 안테나(31) 및 지파재(33)를 씌우도록, 커버 부재(34)가 설치되어 있다. 커버 부재(34)는 예컨대 알루미늄이나 스테인레스강 등의 금속 재료에 의해 형성되어 있다. 이 커버 부재(34)와 평면 안테나(31)로 편평 도파로가 형성되어 있다. 덮개 부재(13)의 상단과 커버 부재(34)는 시일 부재(35)에 의해 밀봉되어 있다. 또한, 커버 부재(34)의 내부에는, 냉각수 유로(34a)가 형성되어 있다. 이 냉각수 유로(34a)에 냉각수를 통류시킴으로써, 커버 부재(34), 지파재(33), 평면 안테나(31) 및 투과판(28)을 냉각할 수 있도록 되어 있다. 또한, 커버 부재(34)는 접지되어 있다.
커버 부재(34)의 상벽(천장부)의 중앙에는 개구부(36)가 형성되어 있고, 이 개구부(36)에는 도파관(37)이 접속되어 있다. 도파관(37)의 타단측에는, 매칭 회로(38)를 통하여 마이크로파를 발생하는 마이크로파 발생 장치(39)가 접속되어 있다.
도파관(37)은 상기 커버 부재(34)의 개구부(36)로부터 상방으로 뻗어 나오는 단면 원 형상의 동축 도파관(37a)과, 이 동축 도파관(37a)의 상단부에 모드 변환기(40)를 통하여 접속된 수평방향으로 뻗는 직사각형 도파관(37b)을 가지고 있다. 모드 변환기(40)는 직사각형 도파관(37b) 내를 TE 모드로 전파하는 마이크로파를 TEM 모드로 변환하는 기능을 가지고 있다.
동축 도파관(37a)의 중심에는 내측 도체(41)가 뻗어서 존재한다. 이 내측 도체(41)는 그 하단부에서 평면 안테나(31)의 중심에 접속 고정되어 있다. 이러한 구조에 의해, 마이크로파는 동축 도파관(37a)의 내측 도체(41)를 통하여 커버 부재(34)와 평면 안테나(31)로 형성되는 편평 도파로에 방사상으로 효율적이고 균일하게 전파되고, 평면 안테나(31)의 마이크로파 방사 구멍(슬롯)(32)으로부터 처리 용기 내에 도입되어, 플라즈마가 생성된다.
이상과 같은 구성의 마이크로파 도입 기구(27)에 의해, 마이크로파 발생 장치(39)에서 발생한 마이크로파가 도파관(37)을 통하여 평면 안테나(31)로 전파되고, 또한 투과판(28)을 통하여 처리 용기(1) 내로 도입되도록 되어 있다. 또한, 마이크로파의 주파수로서는 예컨대 2.45GHz가 바람직하게 사용되고, 그 외에 8.35GHz, 1.98GHz 등을 사용할 수도 있다.
플라즈마 처리 장치(100)의 각 구성부는 제어부(50)에 접속되어 제어되는 구성으로 되어있다. 제어부(50)는 컴퓨터를 가지고 있고, 예컨대 도 3에 도시한 바와 같이, CPU를 구비한 프로세스 컨트롤러(51)와, 이 프로세스 컨트롤러(51)에 접속된 유저 인터페이스(52) 및 기억부(53)를 구비하고 있다. 프로세스 컨트롤러(51)는 플라즈마 처리 장치(100)에 있어서, 예컨대 온도, 압력, 가스 유량, 마이크로파 출력 등의 프로세스 조건에 관계되는 각 구성부(예컨대 히터 전원(5a), 가스 공급 장치(18), 진공 펌프(24), 마이크로파 발생 장치(39) 등)를 총괄하여 제어하는 제어 수단이다.
유저 인터페이스(52)는 공정 관리자가 플라즈마 처리 장치(100)를 관리하기 위하여 커맨드의 입력 조작 등을 행하는 키보드나, 플라즈마 처리 장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등을 가지고 있다. 또한, 기억부(53)에는, 플라즈마 처리 장치(100)에서 실행되는 각종 처리를 프로세스 컨트롤러(51)의 제어로써 실현하기 위한 제어 프로그램(소프트웨어)나 처리 조건 데이터 등이 기록된 레시피가 보존되어 있다.
그리고, 필요에 따라, 유저 인터페이스(52)로부터의 지시 등으로 임의의 레시피를 기억부(53)로부터 호출하여 프로세스 컨트롤러(51)에 실행시킴으로써 프로세스 컨트롤러(51)의 제어하에, 플라즈마 처리 장치(100)의 처리 용기(1) 내에서 원하는 처리가 행해진다. 또한, 상기 제어 프로그램이나 처리 조건 데이터 등의 레시피는 컴퓨터 판독 가능한 기억 매체, 예컨대 CD-ROM, 하드 디스크, 플렉시블 디스크, 플래쉬 메모리, DVD, 블루레이 디스크 등에 저장된 상태의 것을 이용하거나, 또는, 다른 장치로부터 예컨대 전용회선을 통하여 수시 전송시켜 온라인으로 이용하거나 하는 것도 가능하다.
이와 같이 구성된 플라즈마 처리 장치(100)에서는 600℃ 이하의 저온에서 하지(下地)층 등으로의 손상 없는 플라즈마 처리를 할 수 있다. 또한, 플라즈마 처리 장치(100)는, 플라즈마의 균일성이 우수하므로, 예컨대 300mm 직경 이상의 대형 웨이퍼(W)에 대해서도 웨이퍼(W)의 면 내에서 처리의 균일성을 실현할 수 있다.
다음에 플라즈마 처리 장치(100)에서 행해지는 절연막의 개질 방법에 대하여 도 4 내지 도 7을 참조하면서 설명한다. 도 4는 절연막으로서의 산화규소막의 개질 순서의 흐름을 나타내는 흐름도이며, 도 4 내지 도 7은 그 주요 공정을 설명하는 공정도이다.
본 실시형태의 절연막의 개질 방법은 예컨대 도 4에 나타낸 스텝 S1부터 스텝 S4의 순서에 의해 실시된다. 우선, 도 4의 스텝 S1에서는 처리 대상의 웨이퍼(W)를 플라즈마 처리 장치(100)에 반입한다.
여기서, 웨이퍼(W)의 표면 부근에는 실리콘층(301)과, 그 위에 산화규소(SiO2)막(303)이 형성되어 있다. 그리고, 스텝 S2에서는, 도 5에 도시하는 바와 같이, 플라즈마 처리 장치(100)를 사용하여 웨이퍼(W)의 산화규소막(303)에 대하여 플라즈마 질화 처리를 행한다. 플라즈마 질화 처리에 의해서, 산화규소막(303)은 질화되어 산화질화규소(SiON)막(305)으로 개질된다. 이 플라즈마 질화 처리에서는 후의 플라즈마 산화 처리 공정(스텝 S3)에서의 질소 농도의 감소를 예상하여, 최종적인 목표 질소 농도(NCT)보다도 예컨대 1 내지 3% 정도 높은 질소 농도(NC0)가 되도록 질화 처리를 행한다. 스텝 S2의 플라즈마 질화 처리의 조건은, 질소 농도(NC0)를 실현할 수 있으면 특별히 한정되는 것은 아니고, 임의의 조건에서 행할 수 있다.
다음에 스텝 S3에서는, 도 6에 도시한 바와 같이, 플라즈마 처리 장치(100)를 사용하여 산화질화규소막(305)의 표면을 플라즈마 산화 처리한다. 스텝 S3의 플라즈마 산화 처리는, 산화질화규소막(305)의 산화와 N 이탈을 억제하는 관점에서, 스텝 S2의 플라즈마 질화 처리의 종료 후, 계속해서 처리 용기(1) 내에서 분위기를 진공으로 유지한 채, 플라즈마 질화 처리의 종료로부터 180초 이내, 바람직하게는 60초 이내에 실시한다. 이 공정에서는, 산화질화규소막(305)의 표층의 예컨대 깊이 방향으로 0.5 내지 1.0nm 정도의 범위를 플라즈마 산화시켜, 산소 농도가 높은 산화질화규소막(305B)으로 개질한다. 이것에 의해, 도 7에 도시한 바와 같이, 실리콘층(301)의 위에 산화질화규소막(305)으로서 산화질화규소막(305A)과, 그 위에 개질된 산소 풍부한 산화질화규소막(305B)이 형성된다.
[플라즈마 산화 처리의 순서]
스텝 S3의 플라즈마 산화 처리의 순서와 조건은 이하와 같다. 우선, 플라즈마 처리 장치(100)의 처리 용기(1) 내를 감압 배기하면서, 가스 공급 장치(18)의 불활성 가스 공급원(19a), 산소 함유 가스 공급원(19c)으로부터, 예컨대 Ar 가스, O2 가스를 소정의 유량으로 각각 가스 도입부(15)를 통하여 처리 용기(1) 내에 도입한다. 이렇게 하여, 처리 용기(1) 내를 소정의 압력으로 조절한다.
다음에 마이크로파 발생 장치(39)에서 발생시킨 소정 주파수가 예컨대 2.45GHz인 마이크로파를 매칭 회로(38)를 통하여 도파관(37)으로 인도한다. 도파관(37)으로 인도된 마이크로파는 직사각형 도파관(37b) 및 동축 도파관(37a)을 차례로 통과하여, 내측 도체(41)를 통하여 평면 안테나(31)에 공급된다. 즉, 마이크로파는 직사각형 도파관(37b) 내에서는 TE 모드로 전파하고, 이 TE 모드의 마이크로파는 모드 변환기(40)에서 TEM 모드로 변환되고, 동축 도파관(37a)을 통하여 커버 부재(34)와 평면 안테나(31)로 구성되는 편평 도파로를 전파해 나간다. 그리고, 마이크로파는 평면 안테나(31)에 관통 형성된 슬롯 형상의 마이크로파 방사 구멍(32)으로부터 투과판(28)을 통하여 처리 용기(1) 내에서의 웨이퍼(W)의 상방 공간으로 방사된다. 이 때의 마이크로파 출력은, 예컨대 200mm 직경 이상의 웨이퍼(W)를 처리하는 경우에는, 1000W 이상 5000W 이하의 범위 내에서 목적에 따라 선택할 수 있다.
평면 안테나(31)로부터 투과판(28)을 거쳐 처리 용기(1)에 방사된 마이크로파에 의해, 처리 용기(1) 내에서 전자계가 형성되어, Ar 가스 및 O2 가스가 각각 플라즈마화한다. 이 여기된 플라즈마는, 마이크로파가 평면 안테나(31)의 다수의 마이크로파 방사 구멍(32)으로부터 방사됨으로써, 대략 1×1010 내지 5×1012/cm3의 고밀도이고, 또한 웨이퍼(W) 근방에서는, 대략 1.2eV 이하의 저전자온도를 갖는다. 이렇게 하여 형성되는 플라즈마는 하지막으로의 이온 등에 의한 플라즈마 손상이 적다. 그리고, 플라즈마 중의 활성종 O2 ＋ 이온이나 O(1D2) 라디칼의 작용에 의해 웨이퍼(W)에 플라즈마 산화 처리가 행해진다. 즉, 웨이퍼(W)의 산화질화규소막(305)의 표면이 극히 얇게 산화됨으로써, 막의 최표면이 불안정한 상태인 Si-N 결합이나 유리된 N 대신에, Si-O 결합이 형성되어 산소 풍부한 산화질화규소막(305B)이 형성된다. 이것에 의해, 산화질화규소막 중의 질소가 이탈되지 않도록 캡핑된 상태로 되어, 질소 농도를 일정하고 또한 안정한 상태로 유지할 수 있다.
[플라즈마 산화 처리 조건]
플라즈마 산화 처리의 처리 가스로서는 희가스와 산소 함유 가스를 포함하는 가스를 사용하는 것이 바람직하다. 희가스로서는 Ar 가스를, 산소 함유 가스로서는 O2 가스를 각각 사용하는 것이 바람직하다. 이때, 전체 처리 가스에 대한 O2 가스의 부피 유량 비율(O2 가스 유량/전체 처리 가스 유량의 백분율)은 산화질화규소막(305) 중의 질소 농도의 시간적인 감소를 효과적으로 억제하는 관점에서, 0.1% 이상 20% 이하의 범위 내로 하는 것이 바람직하고, 1% 이상 15% 이하의 범위 내로 하는 것이 보다 바람직하고, 10% 이상 15% 이하의 범위 내로 하는 것이 바람직하다. 플라즈마 산화 처리로서는 예컨대 Ar 가스의 유량은 500mL/min(sccm) 이상 5000mL/min(sccm) 이하의 범위 내, O2 가스의 유량은 5mL/min(sccm) 이상 1000mL/min(sccm) 이하의 범위 내에서 상기 유량비가 되도록 설정하는 것이 바람직하다.
또한, 처리 압력은, 산화질화규소막(305) 중의 질소 농도의 시간적인 감소를 효과적으로 억제하는 관점에서, 예컨대 67Pa 이상 1333Pa 이하의 범위 내가 바람직하고, 133.3Pa 이상 1333Pa 이하의 범위 내가 보다 바람직하고, 333Pa 이상 1333Pa의 범위 내가 바람직하다. 플라즈마 산화 처리에 있어서의 처리 압력이 67Pa 미만으로 되면, 플라즈마 중의 산화활성종으로서 이온 성분이 지배적이게 되기 때문에, 산화 레이트가 높아져, 산화규소막(303)을 질화하여 수득된 산화질화규소막(305)의 표면의 질소 농도가 저하되어 버린다.
또한, 마이크로파의 파워 밀도는, 플라즈마 중에서 활성종인 O2 ＋ 이온이나 O(1D2) 라디칼을 효율적으로 생성시키는 관점에서, 0.51W/cm2 이상 2.56W/cm2 이하의 범위 내로 하는 것이 바람직하고, 산화질화규소막(305)의 표면을 극히 얇은 두께로 산화시키기 위해서는 플라즈마 에너지가 작은 편이 좋기 때문에, 0.51W/cm2 이상 1.54W/cm2의 범위 내가 보다 바람직하다. 또한, 마이크로파의 파워 밀도는 투과판(28)의 면적 1cm2당에 공급되는 마이크로파 파워를 의미한다(이하, 동일함). 예컨대 200mm 직경 이상의 웨이퍼(W)를 처리하는 경우에는, 마이크로파 파워를 1000W 이상 5000W 이하의 범위 내로 하는 것이 바람직하다.
또한, 웨이퍼(W)의 가열 온도는, 재치대(2)의 온도로서, 예컨대 200℃ 이상 600℃ 이하의 범위 내로 하는 것이 바람직하고, 400℃ 이상 600℃ 이하의 범위 내로 설정하는 것이 보다 바람직하다.
또한, 플라즈마 산화 처리의 처리 시간은, 산화질화규소막(305) 중의 표층만을 산화시키는 관점에서, 예컨대 1초 이상 90초 이하의 범위 내로 하는 것이 바람직하고, 1초 이상 60초 이하의 범위 내로 하는 것이 보다 바람직하다. 이와 같이, 짧은 시간에 플라즈마 처리함으로써 산화질화규소막(305)의 표면을 극히 얇은 두께로 산화시킬 수 있다. 또한, 플라즈마 산화 처리를 플라즈마 질화 처리와 동일한 처리 용기(1) 내에서 행하는 경우는, 산화규소막을 플라즈마 질화 처리한 후, 처리 용기(1) 내의 잔류 질소를 진공 흡인하여 배기하거나, 진공 흡인하면서 Ar 가스 등을 공급하여 배기를 신속하게 행하는 것이 바람직하다.
이상의 조건은 제어부(50)의 기억부(53)에 레시피로서 보존되어 있다. 그리고, 프로세스 컨트롤러(51)가 그 레시피를 읽어내어 플라즈마 처리 장치(100)의 각 구성부 예컨대 가스 공급 장치(18), 진공 펌프(24), 마이크로파 발생 장치(39), 히터 전원(5a) 등에 제어 신호를 송출함으로써 원하는 조건에서 플라즈마 산화 처리가 행해진다.
이상과 같이 산화질화규소막(305)을 개질한 후, 스텝 S4에서는, 웨이퍼(W)를 플라즈마 처리 장치(100)로부터 반출함으로써 1장의 웨이퍼(W)에 대한 처리가 종료한다.
본 실시형태에 있어서, 개질된 산화질화규소막(305B)에서는, 플라즈마 산화에 의해, 산화질화규소막(305) 중의 불안정한 질소 원자가 산소 원자로 치환되어, 막 밖으로 방출된다. 그 때문에, 산화질화규소막(305B) 중의 질소 농도(NC1)는 플라즈마 질화 처리 직후의 산화질화규소막(305)의 질소 농도(NC0)보다도 낮게 되어 있다(NC0>NC1). 또한, 플라즈마 산화 처리에 의해서 개질되지 않은 심층부의 산화질화규소막(305A)의 질소 농도(NC2)는, 거의 플라즈마 질화 처리 직후의 질소 농도(NC0)와 동일한 값으로 된다. 따라서, 최종적으로 형성된 산화질화규소막(305A)의 질소 농도(NC2)와 산화질화규소막(305B)의 질소 농도(NC1)의 평균이 목표 질소 농도(NCT)에 근접하도록 스텝 S2의 플라즈마 질화 처리 및 스텝 S3의 플라즈마 산화 처리를 행하는 것이 바람직하다.
본 실시형태에서는, 스텝 S2의 플라즈마 질화 처리와, 스텝 S3의 플라즈마 산화 처리를, 플라즈마 처리 장치(100)의 동일한 처리 용기 내에서 연속하여 행할 수 있다. 따라서, 플라즈마 질화 처리 후, 산화질화규소막(305) 중의 질소 농도의 경시 변화(자연 감소)가 생기지 않는 동안에, 플라즈마 산화 처리를 행하여 산화질화규소막(305) 중의 질소 농도의 안정화를 도모할 수 있다. 또한, 본 실시형태에서는, 후술하는 기판 처리 시스템(200)(그림 9)과 동일한 멀티 챔버 구조의 클러스터 툴을 사용하여, 스텝 S2의 플라즈마 질화 처리와, 스텝 S3의 플라즈마 산화 처리를 상이한 처리 용기 내에서 행하도록 할 수도 있다.
[제 2 실시형태]
다음에 도 8부터 도 13를 참조하면서, 본 발명의 제 2 실시형태에 따른 절연막의 개질 방법에 대하여 설명한다. 본 실시형태의 절연막의 개질 방법은, 산화규소막에 대하여, 플라즈마 질화 처리를 행하여 산화질화규소막을 형성하는 공정과, 이 산화질화규소막에 대하여 산화 어닐링 처리를 행하는 개질 공정을 포함할 수 있다. 여기서, 본 실시형태에 있어서의 플라즈마 질화 처리는 제 1 실시형태에서 사용한 것과 동일한 플라즈마 처리 장치(100)(도 1 내지 도 3)를 사용하여 실시할 수 있다.
산화 어닐링 처리는 예컨대 도 8에 도시하는 어닐링 처리 장치(101)에 의해 행할 수 있다. 이 어닐링 처리 장치(101)는 제어성이 좋은 단시간 가열이 가능한 장치이며, 예컨대 웨이퍼(W)에 형성한 박막 등을 산화성 가스 분위기하에서 800 내지 1100℃ 정도의 고온 영역에서, 단시간에 산화 어닐링 처리 가능한 RTP(Rapid Thermal Process) 장치로서 사용할 수 있다.
도 8에 있어서, 부호 71은 원통 형상의 처리 용기이며, 이 처리 용기(71)의 하방에는 하부 발열 유닛(72)이 착탈 가능하게 설치되고, 또한, 처리 용기(71)의 상방에는 하부 발열 유닛(72)과 대향하도록 상부 발열 유닛(74)이 착탈 가능하게 설치되어 있다. 하부 발열 유닛(72)은 수냉 재킷(73)의 상면에 복수 배열된 가열 수단인 텅스텐 램프(76)를 가지고 있다. 마찬가지로, 상부 발열 유닛(74)은 수냉 재킷(75)과, 그 하면에 복수 배열된 가열 수단인 텅스텐 램프(76)를 가지고 있다. 또한, 램프로서는 텅스텐 램프(76)에 한하지 않고, 예컨대 할로젠 램프, Xe 램프, 수은 램프, 플래쉬 램프 등일 수도 있다. 이와 같이, 처리 용기(71) 내에서 서로 대향하여 배비된 각 텅스텐 램프(76)는 도시하지 않은 전원에 접속되어 있고, 그곳으로부터의 전력 공급량을 제어부(50)에 의해 조절함으로써, 발열량을 제어할 수 있게 되어 있다. 또한, 제어부(50)의 구성은 제 1 실시형태와 동일하다(도 3 참조).
하부 발열 유닛(72)과 상부 발열 유닛(74) 사이에는, 웨이퍼(W)를 지지하기 위한 지지부(77)가 설치되어 있다. 이 지지부(77)는 웨이퍼(W)를 처리 용기(71) 내의 처리 공간에 유지한 상태로 지지하기 위한 웨이퍼 지지 핀(77a)과, 처리 중에 웨이퍼(W)의 온도를 계측하기 위한 핫 라이너(78)를 지지하는 라이너 설치부(77b)를 가지고 있다. 또한, 지지부(77)는 도시하지 않은 회전 기구와 연결되어 있고, 지지부(77)를 전체적으로 연직축 주위로 회전시킨다. 이것에 의해, 처리 중에 웨이퍼(W)가 소정 속도로 회전하여, 열처리의 균일화가 도모된다.
처리 용기(71)의 하방에는, 파이로미터(81)가 배치되어 있어, 열처리 중에 핫 라이너(78)로부터의 열선을, 포트(81a) 및 광섬유(81b)를 통하여 파이로미터(81)로 계측함으로써 간접적으로 웨이퍼(W)의 온도를 파악할 수 있게 되어 있다. 또한, 직접 웨이퍼(W)의 온도를 계측하도록 할 수도 있다.
또한, 핫 라이너(78)의 하방에는 하부 발열 유닛(72)인 텅스텐 램프(76)와의 사이에 석영 부재(79)가 개재하여 배비되어 있고, 도시된 바와 같이 상기 포트(81a)는 이 석영 부재(79)에 설치되어 있다. 또한, 포트(81a)를 복수 배비하는 것도 가능하다. 더욱이, 웨이퍼(W)의 상방에도, 상부 발열 유닛(74)의 텅스텐 램프(76)와의 사이에 석영 부재(80a)가 개재하여 배비되어 있다. 또한, 웨이퍼(W)를 둘러싸도록, 처리 용기(71)의 내주면에도 석영 부재(80b)가 설치되어 있다. 한편, 웨이퍼(W)를 지지하여 승강시키기 위한 리프터 핀(도시하지 않음)이 핫 라이너(78)를 관통하여 설치되어 있고, 웨이퍼(W)의 반입출에 사용된다.
하부 발열 유닛(72)과 처리 용기(71) 사이, 및 상부 발열 유닛(74)과 처리 용기(71) 사이에는, 각각 시일 부재(도시하지 않음)가 개재되어 있어, 처리 용기(71) 내는 기밀 상태로 된다. 또한, 처리 용기(71)의 측부에는, 가스 도입관(82)에 접속된 가스 공급 장치(83)가 배비되어 있고, 도시하지 않는 유량 제어 장치에 의해, 처리 용기(71)의 처리 공간 내에, 예컨대 O2 가스, NO, N2O, H2O(O2와 H2로부터 수증기 발생기로 생성시킴) 등의 산화성 가스나, 필요에 따라 희가스 등의 불활성 가스 등을 더 도입할 수 있게 되어 있다. 또한, 처리 용기(71)의 하부에는 배기관(84)이 설치되어 있고, 도시하지 않은 진공 펌프 등의 배기 장치에 의해 처리 용기(71) 내를 감압할 수 있도록 구성되어 있다.
어닐링 처리 장치(101)의 각 구성부도, 플라즈마 처리 장치(100)와 마찬가지로, 제어부(50)에 접속되어 제어되는 구성으로 되어 있다. 그리고, 유저 인터페이스(52)로부터의 지시 등으로 임의의 레시피를 기억부(53)로부터 호출하여 프로세스 컨트롤러(51)에 실행시킴으로써 프로세스 컨트롤러(51)의 제어하에서, 어닐링 처리 장치(101)에서의 산화 어닐링 처리가 행해진다. 예컨대 프로세스 컨트롤러(51)에 의해 하부 발열 유닛(72)과 상부 발열 유닛(74)에 설치된 각 텅스텐 램프(76)로의 전력공급량을 제어함으로써 웨이퍼(W)의 가열 속도나 가열 온도를 조절할 수 있다. 또한, 가스 공급 장치(83)로부터 처리 용기(71) 내로 공급되는 산화성 가스의 유량이나 비율을 조절할 수 있다.
도 9는, 웨이퍼(W)에 대하여, 예컨대 플라즈마 질화 처리 및 산화 어닐링 처리를 진공 조건에서 연속적으로 행하도록 구성된 기판 처리 시스템(200)을 도시하는 개략 구성도이다. 이 기판 처리 시스템(200)은 멀티 챔버 구조의 클러스터 툴로서 구성되어 있다.
기판 처리 시스템(200)은, 주요 구성으로서, 웨이퍼(W)에 대하여 각종 처리를 행하는 4개의 프로세스 모듈(100a, 100b, 101a, 101b)과, 이들 프로세스 모듈(100a, 100b, 101a, 101b)에 대하여 게이트 밸브(G1)를 통하여 접속된 진공측 반송실(103)과, 이 진공측 반송실(103)에 게이트 밸브(G2)를 통하여 접속된 2개의 로드록실(105a, 105b)과, 이들 2개의 로드록실(105a, 105b)에 대하여 게이트 밸브(G3)를 통하여 접속된 로더 유닛(107)을 구비하고 있다.
4개의 프로세스 모듈(100a, 100b, 101a, 101b)은 웨이퍼(W)에 대하여 동일한 내용의 처리를 행하는 것일 수도 있고, 또는 각각 상이한 내용의 처리를 행하는 것일 수도 있다. 본 실시형태에서서는, 프로세스 모듈(100a, 100b)에서는 웨이퍼(W)의 실리콘을 플라즈마 질화 처리하여 산화질화규소막을 형성하고, 프로세스 모듈(101a, 101b)에서는 플라즈마 질화 처리에 의해 형성된 산화질화규소막을 더욱 산화 어닐링 처리할 수 있도록 구성되어 있다.
진공 흡인 가능하게 구성된 진공측 반송실(103)에는, 프로세스 모듈(100a, 100b, 101a, 101b)이나 로드록실(105a, 105b)에 대하여 웨이퍼(W)의 주고받기를 행하는 제 1 기판 반송 장치로서의 반송 장치(109)가 설치되어 있다. 이 반송 장치(109)는 서로 대향하도록 배치된 한 쌍의 반송 아암부(111a, 111b)를 가지고 있다. 각 반송 아암부(111a, 111b)는 동일한 회전축을 중심으로 하여, 굴신 및 선회 가능하게 구성되어 있다. 또한, 각 반송 아암부(111a, 111b)의 선단에는, 각각 웨이퍼(W)를 재치하여 유지하기 위한 포크(113a, 113b)가 설치되어 있다. 반송 장치(109)는, 이들 포크(113a, 113b) 위에 웨이퍼(W)를 재치한 상태에서, 프로세스 모듈(100a, 100b, 101a, 101b) 사이, 또는 프로세스 모듈(100a, 100b, 101a, 101b)과 로드록실(105a, 105b) 사이에서 웨이퍼(W)의 반송을 행한다.
로드록실(105a, 105b) 내에는, 각각 웨이퍼(W)를 재치하는 재치대(106a, 106b)가 설치되어 있다. 로드록실(105a, 105b)은 진공 상태와 대기 개방 상태를 전환할 수 있도록 구성되어 있다. 이 로드록실(105a, 105b)의 재치대(106a, 106b)를 통하여, 진공측 반송실(103)과 대기측 반송실(119)(후술) 사이에서 웨이퍼(W)의 주고 받기가 행해진다.
로더 유닛(107)은 웨이퍼(W)의 반송을 행하는 제 2 기판 반송 장치로서의 반송 장치(117)가 설치된 대기측 반송실(119)과, 이 대기측 반송실(119)에 인접 배비된 3개의 로드 포트(LP)와, 대기측 반송실(119)의 다른 측면에 인접 배비되어, 웨이퍼(W)의 위치 측정을 행하는 위치 측정 장치로서의 오리엔터(121)를 가지고 있다.
대기측 반송실(119)은 예컨대 질소 가스나 청정 공기를 다운 플로우시키는 순환 설비(도시 생략)를 구비하여, 깨끗한 환경이 유지되고 있다. 대기측 반송실(119)은 평면으로 보아 직사각형 형상을 이루고 있고, 그 긴 쪽 방향을 따라 가이드 레일(123)이 설치되어 있다. 이 가이드 레일(123)에 반송 장치(117)가 슬라이드 이동 가능하게 지지되어 있다. 즉, 반송 장치(117)는 도시하지 않은 구동기구에 의해, 가이드 레일(123)을 따라 X방향으로 이동 가능하게 구성되어 있다. 이 반송 장치(117)는 상하 2단으로 배치된 한 쌍의 반송 아암부(125a, 125b)를 가지고 있다. 각 반송 아암부(125a, 125b)는 굴신 및 선회 가능하게 구성되어 있다. 각 반송 아암부(125a, 125b)의 선단에는, 각각 웨이퍼(W)를 재치하여 유지하는 유지 부재로서의 포크(127a, 127b)가 설치되어 있다. 반송 장치(117)는 이들 포크(127a, 127b) 위에 웨이퍼(W)를 재치한 상태에서, 로드 포트(LP)의 웨이퍼 카세트(CR)와, 로드록실(105a, 105b)과, 오리엔터(121) 사이에서 웨이퍼(W)의 반송을 행한다.
로드 포트(LP)는 웨이퍼 카세트(CR)를 재치할 수 있도록 되어 있다. 웨이퍼 카세트(CR)는 복수매의 웨이퍼(W)를 동일한 간격으로 다단으로 재치하여 수용할 수 있도록 구성되어 있다.
오리엔터(121)는 도시하지 않은 구동 모터에 의해 회전되는 회전판(133)과, 이 회전판(133)의 외주 위치에 설치되어, 웨이퍼(W)의 주연부를 검출하기 위한 광학 센서(135)를 구비하고 있다.
[웨이퍼 처리의 순서]
기판 처리 시스템(200)에서는, 이하의 순서로 웨이퍼(W)에 대한 플라즈마 질화 처리, 및 산화 어닐링 처리가 행해진다. 우선, 대기측 반송실(119)의 반송 장치(117)의 포크(127a, 127b) 중 어느 하나를 사용하여, 로드 포트(LP)의 웨이퍼 카세트(CR)로부터 1장의 웨이퍼(W)가 꺼내지고, 오리엔터(121)로 위치 맞추어진 후, 로드록실(105a)(또는 105b)에 반입된다. 웨이퍼(W)가 재치대(106a)(또는 106b)에 재치된 상태의 로드록실(105a)(또는 105b)에서는, 게이트 밸브(G3)가 닫히고, 내부가 진공 상태로 감압 배기된다. 그 후, 게이트 밸브(G2)가 개방되어, 진공측 반송실(103) 내의 반송 장치(109)의 포크(113a, 113b)에 의해 웨이퍼(W)가 로드록실(105a)(또는 105b)로부터 옮겨진다.
반송 장치(109)에 의해 로드록실(105a)(또는 105b)로부터 옮겨진 웨이퍼(W)는, 우선, 프로세스 모듈(100a, 100b) 중 어느 하나에 반입되고, 게이트 밸브(G1)가 닫힌 후에 웨이퍼(W)에 대하여 플라즈마 질화 처리가 행해진다.
이어서, 상기 게이트 밸브(G1)가 개방되고, 산화질화규소막(305)이 형성된 웨이퍼(W)가 반송 장치(109)에 의해 프로세스 모듈(100a)(또는 100b)로부터 진공 상태인 채로 프로세스 모듈(101a, 101b) 중 어느 한 쪽에 반입된다. 그리고, 게이트 밸브(G1)가 닫힌 후에 웨이퍼(W)에 대하여 산화 어닐링 처리가 행해진다.
이어서, 상기 게이트 밸브(G1)가 개방되고, 개질된 산화질화규소막(305)이 형성된 웨이퍼(W)가 반송 장치(109)에 의해 프로세스 모듈(101a)(또는 101b)로부터 진공 상태인 채로 반출되어, 로드록실(105a)(또는 105b)로 반입된다. 그리고, 상기와는 반대의 순서로 로드 포트(LP)의 웨이퍼 카세트(CR)에 처리 완료된 웨이퍼(W)가 수납되고, 기판 처리 시스템(200)에서의 1장의 웨이퍼(W)에 대한 처리가 완료된다. 또한, 기판 처리 시스템(200)에서의 각 처리 장치의 배치는, 효율적으로 처리를 행할 수 있는 배치라면, 어떠한 배치 구성일 수도 있다. 또한, 기판 처리 시스템(200)에서의 프로세스 모듈의 수는 4개에 한하지 않고, 5개 이상일 수도 있다.
도 10은 절연막으로서의 산화규소막의 개질 순서의 흐름을 나타내는 흐름도로, 도 11 내지 도 13은 그 주요 공정을 설명하는 공정도이다.
본 실시형태의 절연막의 개질 방법은 예컨대 도 10에 나타낸 스텝 S11부터 스텝 S15의 순서에 의해 실시된다. 여기에서, 스텝 S11, S12까지의 공정은 제 1 실시형태의 스텝 S1, S2와 동일하게 실시할 수 있다. 우선, 도 10의 스텝 S11에서는, 진공측 반송실(103) 내의 반송 장치(109)에 의해, 처리 대상의 웨이퍼(W)를 플라즈마 처리 장치(100)(프로세스 모듈(100a 또는 100b))에 반입한다. 여기서, 웨이퍼(W)의 표면 부근에는, 실리콘층(301)과, 그 위에 산화규소(SiO2)막(303)이 형성되어 있다. 그리고, 스텝 S12에서는, 도 11에 도시한 바와 같이, 웨이퍼(W)의 산화규소막(303)에 대하여 플라즈마 질화 처리를 행한다. 플라즈마 질화 처리에 의해, 산화규소막(303)은 질화되어 산화질화규소(SiON)막(305)이 형성된다. 이 플라즈마 질화 처리로서는, 후의 산화 어닐링 처리 공정(스텝 S14)에서의 질소 농도의 감소를 예상하여, 최종적인 목표 질소 농도(NCT)보다도 예컨대 1 내지 3% 정도 높은 질소 농도(NC0)가 되도록 질화 처리를 행한다. 스텝 S12의 플라즈마 질화 처리의 조건은 질소 농도(NC0)가 실현되면 특별히 한정되는 것은 아니고, 임의의 조건에서 행할 수 있다.
다음에 스텝 S13에서는, 웨이퍼(W)를 플라즈마 처리 장치(100)(프로세스 모듈(100a 또는 100b))로부터 어닐링 처리 장치(101)(프로세스 모듈(101a 또는 101b))로 이송한다. 이 이송은, 진공측 반송실(103) 내의 반송 장치(109)에 의해 진공 상태인 채로 실시된다.
다음에 스텝 S14에서는, 도 12에 도시한 바와 같이, 어닐링 처리 장치(101)를 사용하여, 산화질화규소막(305)의 표면을 산화 어닐링 처리한다. 산화 어닐링 처리는, 산화질화규소막(305)의 표면 산화와 N 이탈을 억제하는 관점에서, 스텝 S12의 플라즈마 질화 처리의 종료 후, 진공을 유지한 채로 웨이퍼(W)를 어닐링 처리 장치(101)에 반입하고, 플라즈마 질화 처리의 종료로부터 180초 이내, 바람직하게는 60초 이내에 실시한다. 이 공정에서는, 산화질화규소막(303)의 표층의 예컨대 깊이 방향으로 0.5 내지 1.0nm 정도의 범위를 산화시켜, 산소 농도가 높은 산화질화규소막(305B)으로 개질한다. 이것에 의해, 도 13에 도시한 바와 같이, 실리콘층(301)의 위에, 산화질화규소막(305)으로서 산화질화규소막(305A)과 그 위에 개질된 산소 풍부한 산화질화규소막(305B)이 형성된다.
[산화 어닐링 처리의 순서]
우선, 어닐링 처리 장치(101)에 있어서, 처리 용기(71) 내의 지지부(77)에 웨이퍼(W)를 세팅한 후, 기밀인 공간을 형성한다. 이어서, 프로세스 컨트롤러(51)의 제어하에, 도시하지 않은 전원으로부터 소정의 전력을 하부 발열 유닛(72) 및 상부 발열 유닛(74)의 각 텅스텐 램프(76)의 발열체(도시생략)에 공급하고 온(켬)으로 하면, 각 발열체가 발열하고, 발생한 열선이 석영 부재(79) 및 석영 부재(80a)를 통과하여 웨이퍼(W)에 도달하고, 레시피에 기초한 조건(승온 레이트, 가열 온도, 가스 유량 등)에서 웨이퍼(W)가 상하로부터 급속히 가열된다. 웨이퍼(W)를 가열하면서, 가스 공급 장치(83)로부터 소정의 유량으로 O2 가스 등의 산소 함유 가스를 도입함과 아울러, 도시하지 않은 배기 장치를 작동시켜 배기관(84)으로부터 배기를 행함으로써, 처리 용기(71) 내를 감압 상태의 산화 분위기로 한다.
산화 어닐링 처리 동안은, 도시하지 않은 회전 기구에 의해 지지부(77)를 전체적으로 연직축 주위, 즉 수평 방향으로 예컨대 80rpm의 회전속도로 회전시킴으로써, 웨이퍼(W)를 회전시킨다. 그 결과, 웨이퍼(W)로의 공급 열량의 균일성이 확보된다. 또한, 열처리 중에는 핫 라이너(78)의 온도를 파이로미터(81)에 의해 계측하여, 간접적으로 웨이퍼(W)의 온도를 계측할 수 있다. 파이로미터(81)에 의해 계측된 온도 데이터는 프로세스 컨트롤러(51)에 피드백되고, 레시피에서의 설정 온도와의 사이에 차이가 있는 경우에는, 텅스텐 램프(76)로의 전력공급이 조절된다.
열처리가 종료된 후는, 하부 발열 유닛(72) 및 상부 발열 유닛(74)의 텅스텐 램프(76)를 오프(끔)함과 아울러, 처리 용기(71) 내에, 도시하지 않은 퍼지 포트로부터 질소 등의 퍼지 가스를 흘려 넣으면서 배기관(84)으로부터 배기하여 웨이퍼(W)를 냉각한 후, 반출한다.
또한, 산화 어닐링 처리는, 이하에 예시하는 바와 같이, 승온 공정을 복수 단계(예컨대 3단계)로 나누어 실시하는 것이 바람직하다.
우선, 제 1 승온 단계에서는, 웨이퍼(W)의 방사율이 최대가 되는 제 1 온도까지 웨이퍼(W)를 승온시킨다. 여기서 웨이퍼(W)의 방사율은 웨이퍼(W)에 형성된 산화질화규소막에 따라 설정된다.
다음에 제 2 승온 단계에서는, 웨이퍼(W)의 방사율이 최대가 되는 온도(제 1 온도)로부터, 처리 온도보다도 낮은 제 2 온도에 도달할 때까지 웨이퍼(W)를 승온시킨다. 여기에서, 제 2 온도(X)는 다음 관계식 3≤(T-X)/Y≤7[단, T; 처리 온도, Y; 제 3 승온 레이트에서의 1초당의 승온 온도폭을 나타낸다]
을 충족시키도록 규정되는 온도이다.
상기 관계식에 있어서, (T-X)/Y가 3 미만인 경우에는, 제 3 승온 단계가 그 승온 레이트와의 관계에서 지나치게 짧아, 오버슈트가 생겨, 웨이퍼(W)에 휨이나 슬립이 발생할 가능성이 높아지기 때문에 바람직하지 않다. 반대로, 상기 관계식에 있어서, (T-X)/Y가 7을 초과하는 경우에는, 제 3 승온 단계가 그 승온 레이트와의 관계에서 지나치게 길기 때문에, 처리의 스루풋을 저하시키기 때문에 바람직하지 않다. 제 2 온도(X)는 예컨대 처리 온도(T)에 대하여 85% 내지 95%의 온도에서 행하는 것이 바람직하다.
제 3 승온 단계에서는, 제 2 온도로부터, 처리 온도에 도달할 때까지 피처리 기판을 승온시킨다. 그리고, 처리 온도(예컨대 800℃ 내지 1100℃)에서, 일정 온도로의 산화 어닐링 처리를 실시하고, 소정 시간의 처리가 종료하면 소정의 강온 레이트로 웨이퍼(W)의 온도를 강하시킴으로써 열처리가 종료된다.
제 1 승온 단계부터 제 3 승온 단계에서, 제 2 승온 단계의 승온 레이트는 제 3 승온 단계의 승온 레이트보다도 높게 한다. 제 2 승온 단계에서는, 주로 스루풋을 향상시키는 관점에서, 승온 레이트를 가능한 한 높게 하는 것이 바람직하기 때문이다. 그러나, 높은 승온 레이트로 처리 온도까지 승온하는 것은 오버슈트를 발생시키는 것이나, 급격한 온도 변화에 의해 피처리 기판의 면 내에서 가열 속도가 불균일하게 되어, 피처리 기판에 열응력(변형)이 가해져, 휨이나 결정 결함인 슬립을 발생시킨다. 이 때문에, 제 2 승온 단계의 후에, 이것보다도 승온 레이트가 낮은 제 3 승온 단계를 마련함으로써, 오버슈트나 피처리 기판의 면 내에서의 가열속도를 균일하게 하여, 피처리 기판의 휨이나 슬립의 발생을 방지하고 있다.
또한, 제 3 승온 단계의 승온 레이트는 제 1 승온 단계의 승온 레이트 이상인 것이 바람직하다. 제 1 승온 단계에서는, 웨이퍼(W)의 방사율이 최대가 되는 온도(제 1 온도)까지 승온하는데, 이 제 1 온도에 도달할 때까지는 피처리 기판에 휨이 발생하기 쉽다. 따라서, 제 1 승온 단계에서의 승온 레이트가 지나치게 높으면, 피처리 기판의 면 내에서의 가열 속도가 불균일하게 되어 피처리 기판에 휨이 생기거나, 슬립 등을 발생시키는 경우가 있다. 따라서, 제 1 승온 단계에서의 승온 레이트는 제 3 승온 단계의 승온 레이트 이하, 3 스텝의 승온 단계 중, 가장 낮게 설정하는 것이 바람직하다.
산화 어닐링 처리에 의해, 웨이퍼(W)의 산화질화규소막(305)의 표면이 극히 얇게 산화됨으로써, 막의 최표면이 불안정한 상태의 Si-N 결합이나 유리한 N 대신에, Si-O 결합이 형성되어 산소 풍부한 산화질화규소막(305B)이 형성된다. 이것에 의해, 산화질화규소막 중의 질소가 이탈하지 않도록 캡핑된 상태로 되어, 질소 농도를 일정하게 또한 안정한 상태로 유지할 수 있다.
[산화 어닐링 처리의 조건]
산화 어닐링 처리의 산소 함유 가스로서는 처리 용기(71) 내에서 산화 분위기를 형성할 수 있는 가스이면 특별히 제약은 없지만, 예컨대 O2 가스, NO 가스, N2O 가스, H2O(수증기) 등이 바람직하고, 이것들에 불활성 가스로서의 Ar 등의 희가스나 N2 등을 혼입할 수도 있다. O2 가스와 N2 가스의 혼합가스를 사용하는 경우는, 개질 효과를 높이기 위하여, O2 가스 유량:N2 가스 유량의 부피 비율이 예컨대 10:1 내지 1:2의 범위 내가 되도록 혼합하는 것이 바람직하다. 본 발명 방법에서는 산화질화규소막 중의 질소 농도의 시간적인 감소를 효과적으로 억제하는 관점에서, 특별히 O2 가스를 사용하는 산화 어닐링 처리가 바람직하다. 이 때, 산소 함유 가스의 유량은 0.5mL/min(sccm) 이상 2000mL/min(sccm) 이하의 범위 내에서 설정할 수 있다.
또한, 처리 압력은, 산화질화규소막 중의 질소 농도의 시간적인 감소를 효과적으로 억제하는 관점에서, 10Pa 이상 15000Pa 이하의 범위 내가 바람직하고, 133Pa 이상 10000Pa 이하의 범위 내가 보다 바람직하다.
또한, 웨이퍼(W)의 가열 온도는, 파이로미터(81)의 계측 온도로서, 예컨대 800℃ 이상 1100℃ 이하의 범위 내로 하는 것이 바람직하고, 900℃ 이상 1100℃ 이하의 범위 내로 설정하는 것이 보다 바람직하다.
또한, 산화 어닐링 처리의 처리 시간은, 산화질화규소막(305) 중의 표층만을 산화시키는 관점에서, 예컨대 10초 이상 50초 이하의 범위 내로 하는 것이 바람직하고, 10초 이상 30초 이하의 범위 내로 하는 것이 보다 바람직하다. 이와 같이 단시간에 산화 어닐링을 행함으로써 산화질화규소막(305)의 표면을 극히 얇은 두께로 산화시킬 수 있다. 또한, 산화질화규소막(305)의 증막(전기적 막 두께(EOT)의 증대)을 억제할 수 있다.
이상의 조건은 제어부(50)의 기억부(53)에 레시피로서 보존되어 있다. 그리고, 프로세스 컨트롤러(51)가 그 레시피를 읽어내어 어닐링 처리 장치(101)의 각 구성부 예컨대 가스 공급 장치(83), 배기 장치(도시하지 않음), 하부 발열 유닛(72) 및 상부 발열 유닛(74)(텅스텐 램프(76)) 등으로 제어 신호를 송출함으로써 원하는 조건에서 산화 어닐링 처리가 행해진다.
이상과 같이 산화질화규소막(305)을 개질한 후, 스텝 S15에서는, 진공 반송실(103) 내의 반송 장치(109)에 의해 처리 완료된 웨이퍼(W)를 어닐링 처리 장치(101)(프로세스 모듈(101a 또는 101b))로부터 반출하여, 상기 순서로 로드 포트(LP)의 웨이퍼 카세트(CR)에 수납한다.
본 실시형태에 있어서, 개질된 산화질화규소막(305B)에서는, 산화 어닐링 처리에 의해, 산화질화규소막(305) 중이 불안정한 질소 원자가 산소 원자로 치환되어, 막 밖으로 방출된다. 그 때문에, 산화질화규소막(305B) 중의 질소 농도(NC1)는 플라즈마 질화 처리 직후의 산화질화규소막(305)의 질소 농도(NC0)보다도 낮게 되어 있다(NC0>NC1). 또한, 산화 어닐링 처리에 의해 개질되지 않은 심부의 산화질화규소막(305A)의 질소 농도(NC2)는 거의 플라즈마 질화 처리 직후의 질소 농도(NC0)와 동일한 값으로 된다. 따라서, 최종적으로 형성된 산화질화규소막(305A)의 질소 농도(NC2)와 산화질화규소막(305B)의 질소 농도(NC1)의 평균이 목표 질소 농도(NCT)에 근접하도록 스텝 S12의 플라즈마 질화 처리 및 스텝 S14의 산화 어닐링 처리를 행하는 것이 바람직하다.
본 실시형태에서는, 스텝 S12의 플라즈마 질화 처리와, 스텝 S14의 산화 어닐링 처리를, 기판 처리 시스템(200)에서 진공 조건인 채로 연속하여 할 수 있다. 따라서, 플라즈마 질화 처리 후, 산화질화규소막(305) 중의 질소 농도의 경시 변화(자연 감소)가 생기지 않는 동안에, 플라즈마 산화 처리를 행하여 산화질화규소막(305) 중의 질소 농도의 안정화를 도모할 수 있다.
본 실시형태에 있어서의 다른 구성 및 효과는 제 1 실시형태와 동일하다.
[제 3 실시형태]
다음에 도 14 내지 도 18를 참조하면서, 본 발명의 제 3 실시형태에 따른 절연막의 개질 방법에 대하여 설명한다. 본 실시형태의 절연막의 개질 방법은, 산화규소막에 대하여 플라즈마 질화 처리를 행하여 산화질화규소막을 형성하는 공정과, 이 산화질화규소막에 대하여 플라즈마 질화 처리를 행하는 제 1 개질 공정과, 산화질화규소막에 대하여 산화 어닐링 처리를 더 행하는 제 2 개질 공정을 포함할 수 있다. 여기에서, 본 실시형태에 있어서의 플라즈마 질화 처리 및 플라즈마 산화 처리는 제 1 실시형태에서 사용한 것과 동일한 플라즈마 처리 장치(100)(도 1 내지 도 3)를 사용하여 실시할 수 있다. 산화 어닐링 처리는 예컨대 도 8에 도시하는 어닐링 처리 장치(101)에 의해 행할 수 있다. 또한, 이상의 처리는 도 9에 도시한 기판 처리 시스템(200)과 동일하게 구성된 멀티 챔버 구조의 클러스터 툴에서 행할 수 있다.
도 14는 절연막으로서의 산화규소막의 개질 순서의 흐름을 나타내는 흐름도이며, 도 15 내지 도 18은 그 주요 공정을 설명하는 공정도이다.
본 실시형태의 절연막의 개질 방법은 예컨대 도 14에 나타낸 스텝 S21부터 스텝 S26의 순서에 의해 실시된다. 여기에서, 스텝 S21 내지 S23까지의 공정은, 제 1 실시형태의 스텝 S1 내지 S3과 동일하게 실시할 수 있다. 우선, 도 14의 스텝 S21에서는, 진공측 반송실(103) 내의 반송 장치(109)에 의해, 처리 대상의 웨이퍼(W)를 플라즈마 처리 장치(100)(프로세스 모듈(100a 또는 100b))에 반입한다. 여기에서, 웨이퍼(W)의 표면 부근에는, 실리콘층(301)과, 그 위에 산화규소(SiO2)막(303)이 형성되어 있다. 그리고, 스텝 S22에서는, 도 15에 도시한 바와 같이, 웨이퍼(W)의 산화규소막(303)에 대하여 플라즈마 질화 처리를 행한다. 플라즈마 질화 처리에 의해, 산화규소막(303)은 질화되어 산화질화규소(SiON)막(305)이 형성된다. 이 플라즈마 질화 처리로서는 후의 플라즈마 산화 처리 공정(스텝 S23) 및 산화 어닐링 처리(스텝 S25)에서의 질소 농도의 감소를 예상하여, 최종적인 목표 질소 농도(NCT)보다도 예컨대 1 내지 3% 정도 높은 질소 농도(NC0)가 되도록 질화 처리를 행한다. 스텝 S22의 플라즈마 질화 처리의 조건은, 질소 농도(NC0)를 실현할 수 있으면 특별히 한정되는 것은 아니고, 임의의 조건에서 행할 수 있다.
다음에 스텝 S23에서는, 도 16에 도시한 바와 같이, 플라즈마 처리 장치(100)를 사용하여 산화질화규소막(305)의 표면을 플라즈마 산화 처리한다. 플라즈마 산화 처리는, 산화질화규소막(305)의 산화와 N 이탈을 억제하는 관점에서, 스텝 S22의 플라즈마 질화 처리의 종료 후, 계속해서 처리 용기(1) 내에서 분위기를 진공으로 유지한 채, 플라즈마 질화 처리의 종료로부터 180초 이내, 바람직하게는 60초 이내에 실시한다. 이 공정에서는, 산화질화규소막(305)의 표층의 예컨대 깊이 방향으로 0.5 내지 1.0nm 정도의 범위를 플라즈마 산화시켜, 산소 농도가 높은 산화질화규소막(305B)으로 개질한다. 이것에 의해, 도 17에 도시한 바와 같이, 실리콘층(301)의 위에, 산화질화규소막(305A)과, 그 위에 개질된 산소 풍부한 산화질화규소막(305B)이 형성된다. 플라즈마 산화 처리의 조건은 제 1 실시형태의 스텝 S13과 동일하다.
다음에 스텝 S24에서는, 웨이퍼(W)를 플라즈마 처리 장치(100)(프로세스 모듈(100a 또는 100b))로부터 어닐링 처리 장치(101)(프로세스 모듈(101a 또는 101b))로 이송한다. 이 이송은 진공측 반송실(103) 내의 반송 장치(109)에 의해 진공 상태인 채로 실시된다.
다음에 스텝 S25에서는, 도 17에 도시한 바와 같이, 어닐링 처리 장치(101)를 사용하여, 산화질화규소막(305)의 표면을 산화 어닐링 처리한다. 이 공정에서는, 산화질화규소막(305)의 표층의 예컨대 깊이 방향으로 0.5 내지 1.0nm 정도의 범위를 산화시켜, 산소 농도가 높은 산화질화규소막(305B)으로 개질한다. 이것에 의해, 도 18에 도시한 바와 같이, 실리콘층(301)의 위에, 산화질화규소막(305)으로서 산화질화규소막(305A)과, 그 위에 개질된 산소 풍부한 산화질화규소막(305B)이 형성된다. 산화 어닐링 처리의 조건은 제 2 실시형태의 스텝 S14와 동일하다.
이상과 같이 산화질화규소막(305)을 개질한 후, 스텝 S26에서는, 진공 반송실(103) 내의 반송 장치(109)에 의해 처리 완료된 웨이퍼(W)를 어닐링 처리 장치(101)(프로세스 모듈(101a 또는 101b))로부터 반출하고, 상기 순서로 로드 포트(LP)의 웨이퍼 카세트(CR)에 수납한다.
본 실시형태에서는, 플라즈마 산화 처리와 산화 어닐링 처리의 조합에 의해, 웨이퍼(W)의 산화질화규소막(305)의 표면이 극히 얇게 산화됨으로써, 막의 최표면이 불안정한 상태의 Si-N 결합이나 유리한 N 대신에, Si-O 결합이 형성되어 산소 풍부한 산화질화규소막(305B)가 형성된다. 이것에 의해, 산화질화규소막 중의 질소가 이탈하지 않도록 캡핑된 상태로 되어, 질소 농도를 일정하고 또한 안정한 상태로 유지할 수 있다.
본 실시형태에 있어서, 개질된 산화질화규소막(305B)에서는, 플라즈마 산화 처리와 산화 어닐링 처리의 조합에 의해, 산화질화규소막(305) 중의 불안정한 질소 원자가 산소 원자로 치환되어, 막 밖으로 방출된다. 그 때문에, 산화질화규소막(305B) 중의 질소 농도(NC1)는 플라즈마 질화 처리 직후의 산화질화규소막(305)의 질소 농도(NC0)보다도 낮게 되어 있다(NC0>NC1). 또한, 플라즈마 산화 처리 및 산화 어닐링 처리에 의해 개질되지 않은 심부의 산화질화규소막(305A)의 질소 농도(NC2)는 거의 플라즈마 질화 처리 직후의 질소 농도(NC0)와 동일한 값으로 된다. 따라서, 최종적으로 형성된 산화질화규소막(305A)의 질소 농도(NC2)와 산화질화규소막(305B)의 질소 농도(NC1)의 평균이 목표 질소 농도(NCT)에 근접하도록 스텝 S22의 플라즈마 질화 처리, 및, 스텝 S23의 플라즈마 산화 처리 및 스텝 S25의 산화 어닐링 처리를 행하는 것이 바람직하다.
본 실시형태에서는, 스텝 S22의 플라즈마 질화 처리와, 스텝 S23의 플라즈마 산화 처리 및 스텝 S25의 산화 어닐링 처리를, 기판 처리 시스템(200)에서 진공 조건인 채로 연속하여 할 수 있다. 따라서, 플라즈마 질화 처리 후, 산화질화규소막(305) 중의 질소 농도의 경시 변화(자연 감소)가 생기지 않는 동안에, 플라즈마 산화 처리 및 산화 어닐링 처리를 행하여 산화질화규소막(305) 중의 질소 농도의 안정화를 도모할 수 있다.
또한, 본 실시형태에서는, 도 14에 도시한 바와 같이, 스텝 S22의 플라즈마 질화 처리의 후에, 스텝 S23의 플라즈마 산화 처리를 행하고, 그 후, 스텝 S25의 산화 어닐링 처리를 행했지만, 스텝 S22의 플라즈마 질화 처리의 후에, 우선, 산화 어닐링 처리를 행하고, 다음에 플라즈마 산화 처리를 행하도록 할 수도 있다. 또한, 스텝 S22의 플라즈마 질화 처리와, 스텝 S23의 플라즈마 산화 처리는 처리 용기를 바꾸어서 행할 수도 있다. 예컨대 스텝 S22의 플라즈마 질화 처리는, 프로세스 모듈(100a)에서 행하고, 스텝 S23의 플라즈마 산화 처리는 프로세스 모듈(100b)에서 행하도록 할 수도 있다.
본 실시형태에 있어서의 다른 구성 및 효과는 제 1 및 제 2 실시형태와 동일하다.
[작용]
산화규소막을 플라즈마 질화 처리한 직후의 산화질화규소막 중에는, 불안정한 상태의 Si-N 결합이나 질소 원자가 포함되어 있다. 이들 질소 원자는, 시간의 경과와 함께 서서히 산화질화규소막 중에서 외부로 방출된다(N 이탈 현상). 본 발명자들은, 플라즈마 질화 처리 후에, 경시적으로 산화질화규소막 중의 질소 농도가 저하되는 N 이탈 현상이 생기는 것은 Si-N 결합이 절단되기 쉽고, 대신에 분위기 중의 산소 원자가 막 중에 받아들여져, Si-O 결합으로 치환되기 때문이라고 생각했다. 그래서, 발상을 역전시켜, 플라즈마 질화 처리의 직후(예컨대 180초 이내)에, 진공 분위기를 유지한 채, 산화질화규소막의 표층에 단시간의 플라즈마 산화 처리 및/또는 산화 어닐링 처리를 포함하는 개질 처리를 시행함으로써, 상기 표층 부분의 Si-N 결합을 Si-O 결합으로 강제적으로 전환시킴과 아울러, 유리 상태의 질소 원자의 막외 방출을 촉진시키기로 했다. 개질 처리에 의해, 산화질화규소막의 표층 부근에, 얇은 산소 풍부한(S-O 결합이 밀집한) 개질층이 형성된다. 이 개질층은 1종의 배리어 기능을 수행하여, 산화질화규소막 중의 개질층보다 심부로부터의 질소 원자의 방출을 억제하도록 작용한다. 따라서, 개질 처리에 의해, 장시간의 지속적인 질소 농도의 저하(N 이탈 현상)를 방지할 수 있다. 또한, 개질 처리는, 산화질화규소막의 표면 부근인 정도의 질소 농도의 감소를 수반하지만, 미리 감소폭을 예상하여 플라즈마 질화 처리 공정에서 다소 많게 질소를 투여함으로써, 개질 공정 후의 산화질화규소막을 목표 질소 농도로 컨트롤할 수 있게 된다.
다음에 본 발명의 기초가 된 실험 데이터에 대하여 설명한다.
시험예 1:
드라이 산화법에 의해 성막한 두께 3.2nm의 SiO2막에 대하여, 도 1에 도시한 플라즈마 처리 장치(100)와 동일한 구성의 플라즈마 처리 장치를 사용하여, 하기의 조건에서 플라즈마 질화 처리를 행함으로써, 4단계의 상이한 질소 농도(질소 농도; 고, 중-고, 중-저, 저)의 SiON막을 형성했다.
[플라즈마 질화 처리 조건]
Ar 가스 유량; 500 또는 1000mL/min(sccm)
N2 가스 유량; 200mL/min(sccm)
처리 압력; 35Pa(260mTorr)
재치대의 온도; 400℃
마이크로파 파워; 1900W
처리 시간; 5초, 30초, 115초 또는 300초
각 SiON막을 27℃ 분위기에서 방치하고, 경시적으로 막 중 질소 농도를 측정했다. 그 결과를 도 19에 나타냈다. 도 19의 세로축은 SiON막 중의 질소 농도를 나타내고 있고, 가로축은 경과시간을 나타내고 있다. 이 결과로부터, 막 중 질소 농도의 감소 경향은 초기의 질소 농도가 낮을수록 작고, 높을수록 커지고 있었다. 이것은, SiON막 표면에 Si-N 결합이 많은 경우, 외부의 산소에 의해 산화되기 쉽게 되기 때문에, Si-N 결합이 Si-O 결합으로 변화되어, 유리 질소가 막 밖으로 방출된 결과라고 생각되었다.
다음에 도 19 중의 질소 농도가 「중-고」인 SiON막에 대하여, 도 1에 도시한 플라즈마 처리 장치(100)와 동일한 구성의 플라즈마 처리 장치를 사용하여, 하기의 2종류의 조건에서 플라즈마 산화 처리를 실시하여, 플라즈마 질화 처리 후의 초기의 질소 농도에 대한 질소 농도의 경시적인 감소율을 평가했다. 여기에서, 플라즈마 산화 처리는 플라즈마 질화 처리에 계속해서 180초 이내에 동일한 처리 용기 내에서 실시했다. 그 결과를 도 20에 도시했다. 도 20의 세로축은 플라즈마 질화 처리 종료로부터의 질소 농도의 감소율(%)을 나타내고 있고, 가로축은 플라즈마 질화 처리 공정 종료로부터 1시간 경과 후의 질소 농도(%)를 나타내고 있다. 또한, 도 21은 플라즈마 질화 처리 후 16시간 경과 후의 SiON막의 N 농도와, 1시간 경과 후의 SiON막의 N 농도의 차분(세로축)을, 처리 조건별로 나타내고 있다. 한편, 도 20 및 도 21 중의 「표준」은 플라즈마 산화 처리를 행하지 않고 플라즈마 질화 처리인 채로 방치한 경우를 의미한다.
[조건 1; 고산화 레이트]
Ar 가스 유량; 2000mL/min(sccm)
O2 가스 유량; 20mL/min(sccm)
유량 백분율(O2/Ar＋O2); 약 1%
처리 압력; 127Pa(950mTorr)
재치대의 온도; 400℃
마이크로파 파워; 2750W
마이크로파 파워 밀도; 0.97W/cm2(투과판의 면적 1cm2당)
처리 시간; 3초
[조건 2; 저산화 레이트]
Ar 가스 유량; 2000mL/min(sccm)
O2 가스 유량; 300mL/min(sccm)
유량 백분율(O2/Ar＋O2); 약 13%
처리 압력; 333Pa(2500mTorr)
재치대의 온도; 400℃
마이크로파 파워; 2750W
마이크로파 파워 밀도; 0.97W/cm2(투과판의 면적 1cm2당)
처리 시간; 3초
도 20 및 도 21로부터, SiON막에 대하여, 고산화 레이트의 조건 1, 및 저산화 레이트의 조건 2의 어느 쪽으로 플라즈마 산화를 행한 경우에도, 플라즈마 산화 처리를 행하지 않은 경우에 비교하여, 질소 농도의 감소가 억제되어 있는 것을 확인할 수 있었다. 즉, SiON막에 대하여 플라즈마 산화 처리를 행함으로써, 질소 농도의 경시적인 감소가 억제되어 있었다. 특히, 처리 압력이 333Pa, 산소 가스의 부피 유량 비율이 13%인 조건 2에서는, 동일한 경과시간이더라도 플롯의 위치가 도 20 중의 상방으로 대폭적인 변화를 보이고 있었다. 따라서, SiON막을 개질 처리하기 위한 플라즈마 산화 처리에서는 처리 압력은 127Pa 이상이 바람직하고, 333Pa 이상이 보다 바람직하고, 전체 처리 가스 중의 산소 유량비는 1% 이상으로 하는 것이 바람직하고, 13% 이상으로 하는 것이 보다 바람직한 것이 확인되었다.
또한, 도 22는 플라즈마 산화 처리의 전후에 있어서의 SiON막 중의 XPS(X선 광전자 분광) 분석의 결과를 나타내고 있다. 도 22의 세로축은 막 중의 질소 농도 및 산소 농도와 상관이 있는 강도를 나타내고 있고, 가로축은 막 중의 깊이를 나타내고 있다. 이 도 22로부터, 플라즈마 산화 처리에 의해, 막의 표면으로부터 극히 얕은 0.5nm 이하의 깊이에서 산소 농도가 증가하고, 반대로 질소 농도가 감소하고 있는 것을 알 수 있다.
시험예 2
드라이 산화법에 의해 성막한 두께 6nm의 SiO2막에 대하여, 도 1에 도시한 플라즈마 처리 장치(100)와 동일한 구성의 플라즈마 처리 장치를 사용하여, 하기의 조건에서 플라즈마 질화 처리를 행하여, SiON막을 형성했다.
[플라즈마 질화 처리 조건]
Ar 가스 유량; 1000mL/min(sccm)
N2 가스 유량; 200mL/min(sccm)
처리 압력; 35Pa(260 mTorr)
재치대의 온도; 400℃
마이크로파 파워; 1900W
처리 시간; 115초
이 SiON막에 대하여, 이하에 나타내는 조건으로 어닐링 처리를 행했다. 여기에서, 어닐링 처리는, 플라즈마 질화 처리에 계속하여, 진공을 유지한 채로 도 8에 도시한 어닐링 처리 장치(101)와 동일한 구성의 장치에 SiON막이 형성된 웨이퍼(W)를 반입하여, 180초 이내에 실시했다.
[어닐링 조건 1; O2 어닐링]
O2 가스 유량; 2L/min(slm)
[어닐링 조건 2; O2·N2 어닐링]
O2 가스 유량:N2 가스 유량비; 1:1
O2 가스 유량; 1L/min(slm)
N2 가스 유량; 1mL/min(sccm)
[어닐링조건 3; N2 어닐링]
N2 가스 유량; 2mL/min(sccm)
[공통 조건]
처리 압력; 133Pa(1 Torr), 667Pa(5 Torr) 또는 9998Pa(75 Torr)
처리 온도; 900℃, 1050℃, 또는 1100℃
처리 시간; 15초
도 23은 플라즈마 질화 처리 직후의 SiON막의 질소 농도에 대한 100시간 경과 후의 질소 농도의 감소율(세로축)과 어닐링 처리의 조건과의 관계를 나타내고 있다. 또한, 도 23 중의「표준」은 어닐링 처리를 행하지 않고 플라즈마 질화인 채로 방치한 경우를 의미한다. 질소 농도의 감소율을 목표값인 1% 이하로 억제하기 위해서는, 어닐링 조건 3의 N2 어닐링보다도 어닐링 조건 1의 O2 어닐링 또는 어닐링 조건 2의 O2·N2 어닐링이 바람직한 것을 알았다. 또한, 어닐링 조건 1의 O2 어닐링 중에서는, 처리 압력 및 처리 온도가 높을수록 질소 농도의 감소를 억제하는 효과가 큰 것이 확인되었다.
이상과 같이, 플라즈마 질화 처리 후의 SiON막에 대하여, 플라즈마 산화 처리 또는 산화 어닐링 처리를 행함으로써, 산화질화규소막의 막질을 개선하고, N 이탈을 억제할 수 있는 것을 확인할 수 있었다. 또한, 상기 결과로부터, 플라즈마 질화 처리 후의 SiON막에 대하여, 플라즈마 산화 처리와 산화 어닐링 처리 모두를 행할 수도 있는 것을 이해할 수 있다.
본 발명의 절연막의 개질 방법은, 예컨대 MOSFET 등의 MOS 구조 디바이스의 게이트 절연막의 개질에 이용함으로써, 누설 전류의 증가나 보론의 빠져나감을 효과적으로 억제할 수 있음과 아울러, 웨이퍼 간·로트 간의 게이트 절연막의 질소 농도의 편차를 억제하여, 반도체 장치의 신뢰성과 수율을 개선할 수 있다.
이상, 본 발명의 실시형태를 기술했는데, 본 발명은 상기 실시형태에 제약되는 것은 아니고, 여러 변형이 가능하다. 예컨대 상기 실시형태에서는, 플라즈마 산화 처리에 RLSA 방식의 마이크로파 플라즈마 처리 장치를 이용했는데, 예컨대 ICP 플라즈마 방식, ECR 플라즈마 방식, 표면 반사파 플라즈마 방식, 마그네트론 플라즈마 방식 등의 다른 방식의 플라즈마 처리 장치를 이용할 수 있다. 또한, 산화 어닐링 처리에 대해서도, 낱장 방식의 어닐링 처리 장치에 한하지 않고, 다른 방식의 어닐링 처리 장치, 예컨대 배치(batch)식의 열산화로 등을 이용하는 것이 가능하다.
1 … 처리 용기
2 … 재치대
3 … 지지 부재
5 … 히터
12 … 배기관
15 … 가스 도입부
16 … 반입출구
18 … 가스 공급 장치
19a … 불활성 가스 공급원
19b … 질소 함유 가스 공급원
19c … 산소 함유 가스 공급원
24 … 진공 펌프
28 … 투과판
29 … 시일 부재
31 … 평면 안테나
32 … 마이크로파 방사 구멍
37 … 도파관
37a … 동축 도파관
37b … 직사각형 도파관
39 … 마이크로파 발생 장치
50 … 제어부
51 … 프로세스 컨트롤러
52 … 유저 인터페이스
53 … 기억부
100 … 플라즈마 처리 장치
101 … 어닐링 처리 장치
200 … 기판 처리 시스템
301 … 실리콘층
303, 305 … 산화규소막
W … 반도체 웨이퍼(기판)

Claims (14)

  1. 피처리체의 표면에 노출된 산화규소막을 플라즈마 질화 처리하여, 산화질화규소막을 형성하는 질화 처리 공정과,
    상기 산화질화규소막의 표면을 산화 처리하는 개질 공정
    을 구비하고,
    상기 질화 처리 공정의 종료 후, 진공 분위기를 유지한 채, 계속해서 상기 개질 공정을 개시하는 것을 특징으로 하는 절연막의 개질 방법.
  2. 제 1 항에 있어서,
    상기 질화 처리 공정 직후의 산화질화규소막의 막 중 질소 농도를 NC0라고 하고, 상기 개질 공정 후의 산화질화규소막의 막 중 질소 농도의 목표값을 NCT라고 했을 때,
    NC0>NCT
    가 되도록 상기 플라즈마 질화 처리를 행하는 것을 특징으로 하는 절연막의 개질 방법.
  3. 제 1 항에 있어서,
    상기 개질 공정은 복수의 구멍을 갖는 평면 안테나에 의해 처리 용기 내에 마이크로파를 도입하여 처리 가스의 플라즈마를 생성시키는 플라즈마 처리 장치에 의한 플라즈마 산화 처리를 포함하는 것을 특징으로 하는 절연막의 개질 방법.
  4. 제 3 항에 있어서,
    하나의 피처리체에 대하여, 상기 플라즈마 질화 처리 및 상기 플라즈마 산화 처리를 상기 플라즈마 처리 장치의 동일한 처리 용기 내에서 연속해서 행하는 것을 특징으로 하는 절연막의 개질 방법.
  5. 제 4 항에 있어서,
    상기 플라즈마 질화 처리의 후, 상기 플라즈마 산화 처리의 전에, 상기 처리 용기 내에 잔류하는 질소를 진공 흡인 또는 퍼지 처리로 제거하는 것을 특징으로 하는 절연막의 개질 방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 플라즈마 산화 처리의 후에, 상기 개질 공정의 일부로서, 산화 분위기에서 피처리체를 800℃ 이상 1100℃ 이하의 범위 내의 온도로 어닐링 처리하는 공정을 더 포함하는 것을 특징으로 하는 절연막의 개질 방법.
  7. 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 플라즈마 산화 처리의 처리 압력이 67Pa 이상 1333Pa 이하의 범위 내인 것을 특징으로 하는 절연막의 개질 방법.
  8. 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 플라즈마 산화 처리는 전체 처리 가스에 대한 산소 가스의 부피 유량 비율을 0.1% 이상 20% 이하의 범위 내에서 행하는 것을 특징으로 하는 절연막의 개질 방법.
  9. 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 플라즈마 산화 처리의 처리 온도가 200℃ 이상 600℃ 이하의 범위 내인 것을 특징으로 하는 절연막의 개질 방법.
  10. 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 플라즈마 산화 처리의 처리 시간이 1초 이상 90초 이하의 범위 내인 것을 특징으로 하는 절연막의 개질 방법.
  11. 제 1 항 또는 제 2 항에 있어서,
    상기 질화 처리 공정을 복수의 구멍을 갖는 평면 안테나에 의해 처리 용기 내에 마이크로파를 도입하여 처리 가스의 플라즈마를 생성시키는 플라즈마 처리 장치에 의해 행하고,
    상기 개질 공정을 산화 분위기에서 피처리체를 800℃ 이상 1100℃ 이하의 범위 내의 온도로 어닐링 처리하는 어닐링 장치에 의해 행하는 것을 특징으로 하는 절연막의 개질 방법.
  12. 제 11 항에 있어서,
    상기 어닐링 처리의 처리 시간이 10초 이상 50초 이하의 범위 내인 것을 특징으로 하는 절연막의 개질 방법.
  13. 제 12 항에 있어서,
    상기 플라즈마 처리 장치로부터 상기 어닐링 장치로의 피처리체의 이송을 진공 상태에서 행하는 것을 특징으로 하는 절연막의 개질 방법.
  14. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 산화질화규소막이 MOS 구조 디바이스의 게이트 절연막인 것을 특징으로 하는 절연막의 개질 방법.
KR1020110098798A 2010-09-30 2011-09-29 절연막의 개질 방법 KR101270875B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-221269 2010-09-30
JP2010221269A JP2012079785A (ja) 2010-09-30 2010-09-30 絶縁膜の改質方法

Publications (2)

Publication Number Publication Date
KR20120034016A KR20120034016A (ko) 2012-04-09
KR101270875B1 true KR101270875B1 (ko) 2013-06-05

Family

ID=46009127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110098798A KR101270875B1 (ko) 2010-09-30 2011-09-29 절연막의 개질 방법

Country Status (4)

Country Link
JP (1) JP2012079785A (ko)
KR (1) KR101270875B1 (ko)
CN (1) CN102446728A (ko)
TW (1) TW201234480A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6040609B2 (ja) * 2012-07-20 2016-12-07 東京エレクトロン株式会社 成膜装置及び成膜方法
GB201615272D0 (en) * 2016-09-08 2016-10-26 Johnson Matthey Plc Method
US11450578B2 (en) * 2018-04-27 2022-09-20 Tokyo Electron Limited Substrate processing system and substrate processing method
EP3832697B1 (en) * 2018-08-02 2023-06-07 Fuji Corporation Atmospheric-pressure plasma generator

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090080606A (ko) * 2008-01-22 2009-07-27 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
KR20100088713A (ko) * 2008-01-18 2010-08-10 도쿄엘렉트론가부시키가이샤 어모퍼스 카본막의 처리 방법, 그것을 이용한 반도체 장치의 제조 방법 및 그와 관련된 컴퓨터 판독 가능한 기억 매체

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005235792A (ja) * 2002-02-27 2005-09-02 Tokyo Electron Ltd 基板処理方法
JP2004253777A (ja) * 2003-01-31 2004-09-09 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US7429540B2 (en) * 2003-03-07 2008-09-30 Applied Materials, Inc. Silicon oxynitride gate dielectric formation using multiple annealing steps
US7915179B2 (en) * 2004-11-04 2011-03-29 Tokyo Electron Limited Insulating film forming method and substrate processing method
US7501352B2 (en) * 2005-03-30 2009-03-10 Tokyo Electron, Ltd. Method and system for forming an oxynitride layer
US7429538B2 (en) * 2005-06-27 2008-09-30 Applied Materials, Inc. Manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric
WO2008081724A1 (ja) * 2006-12-28 2008-07-10 Tokyo Electron Limited 絶縁膜の形成方法および半導体装置の製造方法
CN101271840A (zh) * 2007-03-22 2008-09-24 中芯国际集成电路制造(上海)有限公司 栅氧化层的制作方法及半导体器件的制作方法
KR100998417B1 (ko) * 2007-08-20 2010-12-03 주식회사 하이닉스반도체 반도체 메모리 소자의 유전체막 형성 방법
JP2010021378A (ja) * 2008-07-11 2010-01-28 Tokyo Electron Ltd シリコン酸窒化膜の形成方法および形成装置
KR20100012482A (ko) * 2008-07-29 2010-02-08 주식회사 하이닉스반도체 플래시 메모리 소자의 터널 절연막 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100088713A (ko) * 2008-01-18 2010-08-10 도쿄엘렉트론가부시키가이샤 어모퍼스 카본막의 처리 방법, 그것을 이용한 반도체 장치의 제조 방법 및 그와 관련된 컴퓨터 판독 가능한 기억 매체
KR20090080606A (ko) * 2008-01-22 2009-07-27 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법

Also Published As

Publication number Publication date
CN102446728A (zh) 2012-05-09
KR20120034016A (ko) 2012-04-09
JP2012079785A (ja) 2012-04-19
TW201234480A (en) 2012-08-16

Similar Documents

Publication Publication Date Title
KR101005953B1 (ko) 절연막 형성 방법
KR101122347B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
KR100978966B1 (ko) 기판 처리 방법 및 기판 처리 장치
KR101188574B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
KR100874517B1 (ko) 플라즈마 처리 방법
JP2012216631A (ja) プラズマ窒化処理方法
JP5390379B2 (ja) プラズマ窒化処理におけるチャンバ内の前処理方法、プラズマ処理方法、および記憶媒体
JPWO2009099252A1 (ja) 絶縁膜のプラズマ改質処理方法
KR20090094033A (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
KR20120112237A (ko) 플라즈마 처리 방법 및 소자 절연 방법
KR20070112830A (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
JPWO2009008474A1 (ja) プラズマ処理方法およびプラズマ処理装置
KR101270875B1 (ko) 절연막의 개질 방법
JP4965849B2 (ja) 絶縁膜形成方法およびコンピュータ記録媒体
KR101255905B1 (ko) 실리콘 산화막의 형성 방법 및 장치
JP5374748B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
JP5374749B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
KR101140694B1 (ko) 플라즈마 산화 처리 방법 및 플라즈마 처리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee