KR100998417B1 - 반도체 메모리 소자의 유전체막 형성 방법 - Google Patents

반도체 메모리 소자의 유전체막 형성 방법 Download PDF

Info

Publication number
KR100998417B1
KR100998417B1 KR1020070083355A KR20070083355A KR100998417B1 KR 100998417 B1 KR100998417 B1 KR 100998417B1 KR 1020070083355 A KR1020070083355 A KR 1020070083355A KR 20070083355 A KR20070083355 A KR 20070083355A KR 100998417 B1 KR100998417 B1 KR 100998417B1
Authority
KR
South Korea
Prior art keywords
film
forming
dielectric film
insulating film
memory device
Prior art date
Application number
KR1020070083355A
Other languages
English (en)
Other versions
KR20090019139A (ko
Inventor
김재문
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070083355A priority Critical patent/KR100998417B1/ko
Priority to US12/147,232 priority patent/US20090053905A1/en
Priority to JP2008175137A priority patent/JP2009049379A/ja
Publication of KR20090019139A publication Critical patent/KR20090019139A/ko
Application granted granted Critical
Publication of KR100998417B1 publication Critical patent/KR100998417B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/409—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H01L21/3162—Deposition of Al2O3 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H01L21/3142—Deposition using atomic layer deposition techniques [ALD] of nano-laminates, e.g. alternating layers of Al203-Hf02
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 반도체 기판 상에 제1 산화막을 형성하는 단계; 상기 제1 산화막 상에 고유전체막을 형성하는 단계; 후속의 열처리 공정시 상기 고유전체막이 비정질 박막 특성을 유지하기 위한 플라즈마 산화 처리 공정을 실시하는 단계; 및 상기 고유전체막 상에 제2 산화막을 형성하는 단계를 포함하는 반도체 메모리 소자의 유전체막 형성 방법으로 이루어진다.
유전체막, 산화막, 질화막, 고유전체, 플라즈마, 누설전류, 결정화

Description

반도체 메모리 소자의 유전체막 형성 방법{Method of forming a dielectric layer in semiconductor memory device}
본 발명은 반도체 메모리 소자의 유전체막 형성 방법에 관한 것으로, 특히 반도체 메모리 소자의 전기적 특성을 향상시킬 수 있는 반도체 메모리 소자의 유전체막 형성 방법에 관한 것이다.
반도체 메모리 소자 중에서, 플래시 메모리 소자를 예로 들어 설명하면 다음과 같다. 일반적으로, 플래시 메모리 소자는 반도체 기판상에 터널 절연막, 플로팅 게이트, 유전체막 및 콘트롤 게이트가 적층된 구조로 형성된다. 터널 절연막과 유전체막은 플로팅 게이트를 격리키는 역할을 한다. 좀 더 구체적으로 설명하면, 터널 절연막은 반도체 기판과 플로팅 게이트 사이에서 전자의 터널링(tunneling)을 조절하고, 유전체막은 플로팅 게이트와 콘트롤 게이트 사이에서 커플링(coupling)을 조절하는 역할을 한다.
이 중에서, 유전체막은 제1 절연막, 제2 절연막 및 제3 절연막이 순차적으로 적층된 구조로 형성된다. 제1 및 제3 절연막은 산화막으로 형성하며, 제2 절연막은 질화막으로 형성하는데, 질화막을 형성한 이후에 질화막의 막질을 고르게 하기 위하여 열처리 공정을 실시한다. 하지만, 열처리 공정 시, 높은 온도에 의해 질화막이 결정화되기 쉬우며, 터널 절연막에 열적 결함이 발생하기 쉽다. 또한, 질화막이 결정화되면, 반도체 메모리 소자에 누설전류가 발생하기가 쉬우므로 전기적 특성 저하를 유발할 수 있다.
본 발명이 해결하고자 하는 과제는, 플로팅 게이트 및 콘트롤 게이트 사이에 형성하는 유전체막을 제1 절연막, 제2 절연막 및 제3 절연막의 적층구조로 형성하되, 제2 절연막을 고유전체막으로 형성하여 반도체 소자의 전기적 특성을 향상시키고, 제2 절연막에 플라즈마 처리 공정을 실시하여 제2 절연막의 표면을 고르게 함과 동시에 제2 절연막의 결정화를 억제하여 반도체 메모리 소자의 누설전류 발생을 방지할 수 있다.
본 발명의 일 실시예에 따른 반도체 메모리 소자의 유전체막 형성 방법은, 반도체 기판 상에 제1 산화막을 형성하는 단계; 상기 제1 산화막 상에 고유전체막을 형성하는 단계; 후속의 열처리 공정시 상기 고유전체막이 비정질 박막 특성을 유지하기 위한 플라즈마 산화 처리 공정을 실시하는 단계; 및 상기 고유전체막 상에 제2 산화막을 형성하는 단계를 포함하는 반도체 메모리 소자의 유전체막 형성 방법으로 이루어진다.
본 발명의 다른 실시예에 따른 반도체 메모리 소자의 유전체막 형성 방법은, 터널 절연막, 제1 도전막 및 소자 분리막이 형성된 반도체 기판이 제공되는 단계; 상기 제1 도전막 및 소자 분리막 상에 제1 절연막을 형성하는 단계; 상기 제1 절연막 상에 제2 절연막을 형성하는 단계; 상기 제2 절연막의 비정질 특성을 유지시키기 위하여 상기 제2 절연막이 형성된 상기 반도체 기판에의 막질을 고르게 하는 플라즈마 산화 공정을 실시하는 단계; 및 상기 제2 절연막 상에 제3 절연막을 형성하는 단계를 포함하는 반도체 메모리 소자의 유전체막 형성 방법으로 이루어진다.
제3 절연막 상에 제2 도전막을 형성하는 단계를 더 포함하며, 제2 절연막은 고유전체막(high-k)으로 형성한다. 고유전체막은 20Å 내지 150Å의 두께로 형성하며, 원자층 증착법(ALD)으로 형성한다.
원자층 증착법(ALD)은 200℃ 내지 600℃의 온도를 가하여 실시하고, 소스가스 주입공정, 퍼지 공정 및 반응가스 주입 공정을 단위 싸이클로 하고, 단위 싸이클을 반복 실시하여 형성한다.
반응가스는 O2, H2O 및 O3 중 어느 하나 또는 이들을 혼합하여 주입하며, 고유전체막은 소스가스의 종류에 따라 Al2O3, HfO2, ZrO2, SiON, La2O3, Y2O3, TiO2, CeO2, N2O3, Ta2O5, BaTiO3, SrTiO3, BST 또는 PZT 중 어느 하나로 형성하거나, 이들 중 두 가지 이상을 적층하여 형성한다.
플라즈마 산화 공정은 고유전체막이 결정화되지 않는 온도에서 실시하며, 플라즈마 산화 공정은 라디컬(radical)을 이용하여 실시한다.
플라즈마 산화 공정은 Ar 가스와 O2 가스를 혼합한 가스를 사용하고, 혼합한 가스에 H2 가스를 더 혼합하여 실시한다.
플라즈마 산화 공정은 0.01Torr 내지 10Torr의 압력에서 1kW 내지 5kW의 파워(power)를 가하고, 300℃ 내지 600℃의 온도를 가하여 실시한다.
제1 및 제2 절연막은 20Å 내지 50Å 두께의 산화막으로 형성하며, 산화막은 600℃ 내지 900℃의 온도를 가하여 저압 화학적 기상 증착법(LP-CVD)으로 형성한다.
산화막은 SiCl2H2 및 N2O2가스를 반응시켜 DCS-HTO(DiChloroSilane High Temperature Oxide)막으로 형성한다.
본 발명의 또 다른 실시예에 따른 반도체 메모리 소자의 유전체막 형성 방법은, 소자 분리막으로 구획된 반도체 기판 상에 터널 절연막 및 제1 도전막을 형성한다. 제1 도전막 및 소자 분리막의 표면을 따라 제1 산화막을 형성한다. 제1 산화막의 상부에 고유전체막을 형성한다. 고유전체막이 결정화되지 않는 온도에서 플라즈마 산화 공정을 수행한다. 고유전체막 상에 제2 산화막을 형성한다. 제2 산화막 상에 제2 도전막을 형성하는 단계를 포함하는 반도체 메모리 소자의 유전체막 형성 방법으로 이루어진다.
플라즈마 산화 공정은 0.01Torr 내지 10Torr의 압력에서 1kW 내지 5kW의 파워(power)를 가하고, 300℃ 내지 600℃의 온도를 가하여 실시한다.
본 발명은, 반도체 메모리 소자의 유전체막을 형성하는데 있어서, 유전체막으로 제1 절연막, 제2 절연막 및 제3 절연막을 형성하되, 제1 및 제3 절연막은 산화막으로 형성하고 제2 절연막은 고유전체막으로 형성함으로써 유전율을 높일 수 있고, 파괴전압(breakdown voltage)을 높일 수 있으며, 플랫밴드 전압(flatband voltage)의 이동을 방지할 수 있다. 또한, 충전용량의 증가와 셀(cell) 간 간섭(interference) 현상을 감소시킬 수 있다.
그리고, 고유전체막이 형성된 반도체 기판에 플라즈마 처리 공정을 실시함으 로써 고유전체막의 결정화를 방지하면서 막질을 고르게 할 수 있고, 이로 인해 누설전류의 발생을 억제할 수 있으며, 터널 절연막의 열적 결함을 방지할 수 있으므로 반도체 메모리 소자의 신뢰도를 향상시킬 수 있다.
첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a 내지 도 1e는 본 발명에 따른 반도체 메모리 소자의 유전체막 형성 방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 반도체 기판(100)의 상부에 터널 절연막(102) 및 플로팅 게이트용 제1 도전막(104)을 순차적으로 형성한다. 터널 절연막(102)은 산화막으로 형성하는 것이 바람직하고, 제1 도전막(104)은 폴리실리콘막으로 형성하는 것이 바람직하다.
도면에서는 도시되지 않았지만, 트렌치를 형성한 후, 트렌치 내에 소자 분리막(미도시)을 형성한다. 본 도면은 소자 분리막과 평행한 단면을 도시하였으므로 소자 분리막이 도시되지 않았음(이하, '미도시'로 기재함)을 유의해야 한다. 소자 분리막(미도시)을 형성하는 방법을 구체적인 예를 들어 설명하면, 제1 도전막(104) 의 상부에 소자분리 마스크 패턴(미도시)을 형성하고, 소자분리 마스크 패턴(미도시)에 따라 식각 공정을 실시하여 제1 도전막(104) 및 터널 절연막(102)을 패터닝하고, 노출된 반도체 기판(100)을 식각하여 트렌치(미도시)를 형성한다. 트렌치(미도시) 내부에 소자 분리막(미도시)을 형성하고, 소자분리 마스크 패턴(미도시)을 제거한다. 이어서, 소자 분리막(미도시)의 EFH(effective field oxide height)를 조절한다.
도 1b를 참조하면, 제1 도전막(104)의 상부에 유전체막용 제1 절연막(106)을 형성한다. 제1 절연막(106)은 산화막으로 형성할 수 있다. 구체적으로 설명하면, 산화막은 저압 화학적 기상 증착법(low pressure chemical vapor deposition; LP-CVD)을 이용하여 형성할 수 있다. 저압 화학적 기상 증착법(LP-CVD)은 600℃ 내지 900℃의 온도를 가하여 형성할 수 있으며, SiCl2H2 및 N2O2가스를 반응시켜 DCS-HTO(DiChloroSilane High Temperature Oxide)막의 제1 절연막(106)을 형성할 수 있다. 이때, 제1 절연막(106)은 20Å 내지 50Å의 두께로 형성할 수 있다.
도 1c를 참조하면, 제1 절연막(106)의 상부에 유전체막용 제2 절연막(108)을 형성한다. 제2 절연막(108)은 고유전체(high-k)막으로 20Å 내지 150Å의 두께로 형성하는 것이 바람직하며 원자층 증착법(atomic layer deposition; ALD)으로 형성하는 것이 바람직하다. 고유전체막은 유전상수가 3.9보다 큰 막(layer)으로써 누설전류의 발생을 억제하기에 용이하다.
원자층 증착법(ALD)은 소스가스와 반응가스를 주입하여 실시하는데, 소스가 스와 반응가스는 동시에 주입하지 않고 각각 주입하며, 그 사이에 퍼지(purge) 공정을 실시하여 흡착 및 탈착 반응을 이용한다. 이러한 소스가스 주입 공정, 퍼지 공정 및 반응가스 주입 공정을 단위 싸이클(cycle)로 하고, 단위 싸이클을 반복 실시하여 제2 절연막(108)을 형성할 수 있다.
구체적으로, 원자층 증착법(ALD) 공정은 200℃ 내지 600℃의 온도를 가하여 실시할 수 있는데, 반응가스는 O2, H2O 및 O3 중 어느 하나 또는 혼합하여 사용할 수 있으며, 소스가스의 종류에 따라 다양한 종류의 고유전체막을 형성할 수 있다. 예를 들면, 고유전체막은 Al2O3, HfO2, ZrO2, SiON, La2O3, Y2O3, TiO2, CeO2, N2O3, Ta2O5, BaTiO3, SrTiO3, BST 또는 PZT 중 어느 하나로 형성할 수 있으며, 이들 중 두 가지 이상을 적층하여 형성할 수도 있다.
고유전체막은 일반적인 질화막보다 막질이 우수할 뿐만 아니라 스텝 커버리지(step coverage) 특성도 우수하기 때문에, 고유전체막으로 제2 절연막(108)을 형성함으로써 파괴전압(breakdown voltage)을 상승시킬 수 있다. 또한, 고유전체막으로 인해, 플랫밴드 전압(flatband voltage)의 변동을 억제할 수 있고, 충전용량의 증가와 셀(cell) 간 간섭(interference) 현상을 감소시킬 수 있다.
그리고, 고유전체막을 형성하는 공정 시, 상술한 것처럼 200℃ 내지 600℃의 낮은 온도에서 형성할 수 있으므로, 터널 절연막(102)의 열에 의한 손상을 방지할 수 있으므로 반도체 소자의 신뢰도를 개선할 수 있다.
이어서, 제2 절연막(108)을 형성한 후, 제2 절연막(108)의 막질을 고르게 하 기 위한 선 처리(post treatment) 공정을 실시한다. 일반적으로는 유전체막 형성 공정 시 질화막을 형성한 이후에 선 처리 공정으로 열처리 공정을 실시하여 막질을 고르게 하지만, 본 발명에서는 열처리 공정 대신에 플라즈마 처리 공정을 실시한다. 본 발명에서 플라즈마 처리 공정 시에도 열을 가하기는 하지만, 일반적인 열처리 공정보다 낮은 온도(예를 들면, 300℃ 내지 600℃의 온도)에서 실시하므로 제2 절연막(108)의 결정화를 억제할 수 있다.
플라즈마 처리 공정은 Ar 가스와 O2 가스를 혼합한 가스를 사용하며, H2 가스를 혼합할 수도 있다. 플라즈마 처리 공정은 라디컬(radical)을 이용한 플라즈마 산화 공정(Plasma Oxidation)으로 실시하는 것이 바람직하다. 라디컬을 이용한 플라즈마 산화 공정은 0.01Torr 내지 10Torr의 압력 하에서 1kW 내지 5kW의 파워(power)를 가하여 실시할 수 있다.
이처럼, 300℃ 내지 600℃의 낮은 온도에서 플라즈마 처리 공정을 실시할 경우, 고유전체막은 비정질 박막의 특성을 유지할 수 있다. 또한, 후속 공정에서 실시하는 열처리 공정 시, 700℃ 내지 1000℃의 고온에서 열처리 공정이 실시되더라도 낮은 온도에서 실시한 플라즈마 처리 공정에 의해 고유전체막의 결정화가 덜 진행됨에 따라 결정립계 통로(grain boundary path)를 감소시켜 누설 전류(leakage current) 발생을 억제시킬 수 있다.
도 1d를 참조하면, 제2 절연막(108)의 상부에 유전체막용 제3 절연막(110)을 형성한다. 구체적으로 설명하면, 제3 절연막(110)은 저압 화학적 기상 증착법(LP- CVD)을 이용하여 산화막으로 형성할 수 있다. 저압 화학적 기상 증착법(LP-CVD)은 600℃ 내지 900℃의 온도를 가하여 형성할 수 있으며, SiCl2H2 및 N2O2가스를 반응시켜 DCS-HTO(DiChloroSilane High Temperature Oxide)막의 제3 절연막(110)을 형성할 수 있다. 이때, 제3 절연막(110)은 20Å 내지 50Å의 두께로 형성할 수 있다.
이로써, 상술한 제1 절연막, 제2 절연막 및 제3 절연막(106, 108 및 110)은 유전체막(111)이 된다.
도 1e를 참조하면, 유전체막(111)의 상부에 콘트롤 게이트용 제2 도전막(112)을 형성한다. 제2 도전막(112)은 폴리실리콘막으로 형성할 수 있으며, 폴리실리콘막 및 금속막을 적층하여 형성할 수도 있다.
상술한 기술에 따라, 제2 절연막(108)으로 고유전체막을 형성하고, 고유전체막에 플라즈마 처리 공정을 실시함으로써 고유전체막의 결정화를 방지할 수 있으므로 누설전류(leakage current) 특성 및 전하보유(charge retention) 특성을 향상시킬 수 있으며, 열적 결함(thermal budget)에 의한 터널 절연막(102)의 신뢰성 저하를 방지할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a 내지 도 1e는 본 발명에 따른 반도체 메모리 소자의 유전체막 형성 방법을 설명하기 위한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 터널 절연막
104 : 제1 도전막 106 : 제1 절연막
108 : 제2 절연막 110 : 제3 절연막
111 : 유전체막 112 : 제2 도전막

Claims (20)

  1. 반도체 기판 상에 제1 산화막을 형성하는 단계;
    상기 제1 산화막 상에 고유전체막을 형성하는 단계; 및
    후속의 열처리 공정시 상기 고유전체막이 비정질 박막 특성을 유지하기 위한 플라즈마 산화 공정을 실시하는 단계; 및
    상기 고유전체막 상에 제2 산화막을 형성하는 단계를 포함하는 반도체 메모리 소자의 유전체막 형성 방법.
  2. 터널 절연막, 제1 도전막 및 소자 분리막이 형성된 반도체 기판이 제공되는 단계;
    상기 제1 도전막 및 소자 분리막 상에 제1 절연막을 형성하는 단계;
    상기 제1 절연막 상에 제2 절연막을 형성하는 단계;
    후속의 열처리 공정시 상기 제2 절연막의 비정질 특성을 유지시키기 위하여 상기 제2 절연막이 형성된 상기 반도체 기판에 플라즈마 산화 공정을 실시하는 단계; 및
    상기 제2 절연막 상에 제3 절연막을 형성하는 단계를 포함하는 반도체 메모리 소자의 유전체막 형성 방법.
  3. 제 2 항에 있어서,
    상기 제3 절연막 상에 제2 도전막을 형성하는 단계를 더 포함하는 반도체 메모리 소자의 유전체막 형성 방법.
  4. 제 2 항에 있어서,
    상기 제2 절연막은 고유전체막(high-k)으로 형성하는 반도체 메모리 소자의 유전체막 형성 방법.
  5. 제 1 항 또는 제 4 항에 있어서,
    상기 고유전체막은 20Å 내지 150Å의 두께로 형성하는 반도체 메모리 소자의 유전체막 형성 방법.
  6. 제 1 항 또는 제 4 항에 있어서,
    상기 고유전체막은 원자층 증착법(ALD)으로 형성하는 반도체 메모리 소자의 유전체막 형성 방법.
  7. 제 6 항에 있어서,
    상기 원자층 증착법(ALD)은 200℃ 내지 600℃의 온도를 가하여 실시하는 반도체 메모리 소자의 유전체막 형성 방법.
  8. 제 6 항에 있어서,
    상기 원자층 증착법(ALD)은 소스가스 주입 공정, 퍼지 공정 및 반응가스 주입 공정을 단위 싸이클로 하고, 상기 단위 싸이클을 반복 실시하여 형성하는 반도체 메모리 소자의 유전체막 형성 방법.
  9. 제 8 항에 있어서,
    상기 반응가스 주입 공정 시, 반응가스는 O2, H2O 및 O3 중 어느 하나 또는 이들을 혼합하여 주입하는 반도체 메모리 소자의 유전체막 형성 방법.
  10. 제 1 항 또는 제 4 항에 있어서,
    상기 고유전체막은 소스가스의 종류에 따라 Al2O3, HfO2, ZrO2, SiON, La2O3, Y2O3, TiO2, CeO2, N2O3, Ta2O5, BaTiO3, SrTiO3, BST 또는 PZT 중 어느 하나로 형성하거나, 이들 중 두 가지 이상을 적층하여 형성하는 반도체 메모리 소자의 유전체막 형성 방법.
  11. 제1항 또는 제4항에 있어서,
    상기 플라즈마 산화 공정은 상기 고유전체막이 결정화되지 않는 온도에서 실시하는 반도체 메모리 소자의 유전체막 형성 방법.
  12. 제1항 또는 제2항에 있어서,
    상기 플라즈마 산화 공정은 라디컬(radical)을 이용하여 실시하는 반도체 메모리 소자의 유전체막 형성 방법.
  13. 제 12 항에 있어서,
    상기 플라즈마 산화 공정은 Ar 가스와 O2 가스를 혼합한 가스를 사용하는 반도체 메모리 소자의 유전체막 형성 방법.
  14. 제 13 항에 있어서,
    상기 혼합한 가스에 H2 가스를 더 혼합하여 실시하는 반도체 메모리 소자의 유전체막 형성 방법.
  15. 제 12 항에 있어서,
    상기 플라즈마 산화 공정은 0.01Torr 내지 10Torr의 압력에서 1kW 내지 5kW의 파워(power)를 가하고, 300℃ 내지 600℃의 온도를 가하여 실시하는 반도체 메모리 소자의 유전체막 형성 방법.
  16. 제 2 항에 있어서,
    상기 제1 및 제2 절연막은 20Å 내지 50Å 두께의 산화막으로 형성하는 반도체 메모리 소자의 유전체막 형성 방법.
  17. 제 16 항에 있어서,
    상기 산화막은 600℃ 내지 900℃의 온도를 가하여 저압 화학적 기상 증착법(LP-CVD)으로 형성하는 반도체 메모리 소자의 유전체막 형성 방법.
  18. 제 16 항에 있어서,
    상기 산화막은 SiCl2H2 및 N2O2가스를 반응시켜 DCS-HTO(DiChloroSilane High Temperature Oxide)막으로 형성하는 반도체 메모리 소자의 유전체막 형성 방법.
  19. 소자 분리막으로 구획된 반도체 기판 상에 터널 절연막 및 제1 도전막을 형성하는 단계;
    상기 제1 도전막 및 상기 소자 분리막의 표면을 따라 제1 산화막을 형성하는 단계;
    상기 제1 산화막의 상부에 고유전체막을 형성하는 단계;
    후속의 열처리 공정시 상기 고유전체막이 비정질 특성을 유지하도록 플라즈마 산화 공정을 수행하는 단계;
    상기 고유전체막 상에 제2 산화막을 형성하는 단계; 및
    상기 제2 산화막 상에 제2 도전막을 형성하는 단계를 포함하는 반도체 메모리 소자의 유전체막 형성 방법.
  20. 제 19 항에 있어서,
    상기 플라즈마 산화 공정은 0.01Torr 내지 10Torr의 압력에서 1kW 내지 5kW의 파워(power)를 가하고, 300℃ 내지 600℃의 온도를 가하여 실시하는 반도체 메모리 소자의 유전체막 형성 방법.
KR1020070083355A 2007-08-20 2007-08-20 반도체 메모리 소자의 유전체막 형성 방법 KR100998417B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070083355A KR100998417B1 (ko) 2007-08-20 2007-08-20 반도체 메모리 소자의 유전체막 형성 방법
US12/147,232 US20090053905A1 (en) 2007-08-20 2008-06-26 Method of forming dielectric layer of semiconductor memory device
JP2008175137A JP2009049379A (ja) 2007-08-20 2008-07-04 半導体メモリ素子の誘電体膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070083355A KR100998417B1 (ko) 2007-08-20 2007-08-20 반도체 메모리 소자의 유전체막 형성 방법

Publications (2)

Publication Number Publication Date
KR20090019139A KR20090019139A (ko) 2009-02-25
KR100998417B1 true KR100998417B1 (ko) 2010-12-03

Family

ID=40382595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070083355A KR100998417B1 (ko) 2007-08-20 2007-08-20 반도체 메모리 소자의 유전체막 형성 방법

Country Status (3)

Country Link
US (1) US20090053905A1 (ko)
JP (1) JP2009049379A (ko)
KR (1) KR100998417B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101589777B1 (ko) * 2008-08-01 2016-01-28 레르 리키드 쏘시에떼 아노님 뿌르 레？드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 기재 상에 탄탈-함유 층의 형성 방법
JP2012079785A (ja) * 2010-09-30 2012-04-19 Tokyo Electron Ltd 絶縁膜の改質方法
JP5744202B2 (ja) * 2011-06-30 2015-07-08 京セラ株式会社 アルミナ膜の形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100584998B1 (ko) 2003-12-29 2006-05-29 주식회사 하이닉스반도체 반도체 소자의 강유전체 캐패시터 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040129674A1 (en) * 2002-08-27 2004-07-08 Tokyo Electron Limited Method and system to enhance the removal of high-k dielectric materials
US7122415B2 (en) * 2002-09-12 2006-10-17 Promos Technologies, Inc. Atomic layer deposition of interpoly oxides in a non-volatile memory device
US6787440B2 (en) * 2002-12-10 2004-09-07 Intel Corporation Method for making a semiconductor device having an ultra-thin high-k gate dielectric
US6998317B2 (en) * 2003-12-18 2006-02-14 Sharp Laboratories Of America, Inc. Method of making a non-volatile memory using a plasma oxidized high-k charge-trapping layer
US20080217294A1 (en) * 2007-03-09 2008-09-11 Tokyo Electron Limited Method and system for etching a hafnium containing material
US7645663B2 (en) * 2007-07-18 2010-01-12 Infineon Technologies Ag Method of producing non volatile memory device
KR101347286B1 (ko) * 2007-12-20 2014-01-03 삼성전자주식회사 비휘발성 메모리 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100584998B1 (ko) 2003-12-29 2006-05-29 주식회사 하이닉스반도체 반도체 소자의 강유전체 캐패시터 제조방법

Also Published As

Publication number Publication date
US20090053905A1 (en) 2009-02-26
JP2009049379A (ja) 2009-03-05
KR20090019139A (ko) 2009-02-25

Similar Documents

Publication Publication Date Title
KR100644405B1 (ko) 불휘발성 메모리 장치의 게이트 구조물 및 이의 제조 방법
KR100932321B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
US7981786B2 (en) Method of fabricating non-volatile memory device having charge trapping layer
US8987804B2 (en) Nonvolatile semiconductor memory device and method of fabricating the same
KR100757324B1 (ko) 불휘발성 메모리 장치의 제조 방법
US20070063266A1 (en) Semiconductor device and method for manufacturing the same
JP2008166813A (ja) 非揮発性メモリ素子及びその製造方法
KR100763123B1 (ko) 플래시 메모리 소자의 유전체막 형성 방법
KR100998417B1 (ko) 반도체 메모리 소자의 유전체막 형성 방법
KR100859256B1 (ko) 반도체 소자 및 그 제조 방법
US20060273320A1 (en) Method of manufacturing semiconductor device
JP2004193409A (ja) 絶縁膜の形成方法
KR100945935B1 (ko) 불휘발성 메모리소자의 제조방법
US20090053881A1 (en) Method of forming dielectric layer of semiconductor memory device
US7972927B2 (en) Method of manufacturing a nonvolatile semiconductor memory device
KR100814418B1 (ko) 불휘발성 메모리 장치의 제조 방법
KR100953064B1 (ko) 비휘발성 메모리 소자의 제조 방법
KR20080029607A (ko) 반도체 소자의 산화막을 질화처리하는 방법 및 이를 이용한게이트 절연막 형성방법
KR100842953B1 (ko) 반도체 소자의 커패시터 제조방법
KR100898399B1 (ko) 플래시 메모리 소자의 제조 방법
KR20080030274A (ko) Ｓｏｎｏｓ 구조를 갖는 불휘발성 메모리 소자의 제조 방법
KR20090025444A (ko) 비휘발성 메모리 소자의 제조 방법
KR20090078104A (ko) 플래시 메모리 소자의 제조 방법
KR20080099900A (ko) 반도체 소자의 게이트 패턴 형성방법
KR20090025446A (ko) 비휘발성 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee