KR20090080606A - 플래시 메모리 소자의 제조 방법 - Google Patents
플래시 메모리 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20090080606A KR20090080606A KR1020080006467A KR20080006467A KR20090080606A KR 20090080606 A KR20090080606 A KR 20090080606A KR 1020080006467 A KR1020080006467 A KR 1020080006467A KR 20080006467 A KR20080006467 A KR 20080006467A KR 20090080606 A KR20090080606 A KR 20090080606A
- Authority
- KR
- South Korea
- Prior art keywords
- nitrogen
- oxide film
- gas
- memory device
- flash memory
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 174
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 90
- 238000009825 accumulation Methods 0.000 claims abstract description 43
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000001301 oxygen Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 83
- 230000008569 process Effects 0.000 claims description 63
- 239000007789 gas Substances 0.000 claims description 29
- 238000000137 annealing Methods 0.000 claims description 23
- 230000003647 oxidation Effects 0.000 claims description 20
- 238000007254 oxidation reaction Methods 0.000 claims description 20
- 239000012298 atmosphere Substances 0.000 claims description 10
- 238000003860 storage Methods 0.000 claims description 7
- 230000004913 activation Effects 0.000 claims description 3
- 238000011066 ex-situ storage Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 82
- 239000010409 thin film Substances 0.000 abstract description 11
- 238000009413 insulation Methods 0.000 description 11
- 230000001351 cycling effect Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 230000014759 maintenance of location Effects 0.000 description 6
- 238000005121 nitriding Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910018557 Si O Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910007991 Si-N Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 플래시 메모리 소자의 제조 방법에 관한 것으로, 반도체 기판 상에 산화막을 형성하는 단계, 상기 반도체 기판과 상기 산화막의 계면에 제1 질소 축적층을 형성하는 단계, 상기 산화막 표면에 제2 질소 축적층을 형성하는 단계, 상기 산화막 표면의 데미지(damage)를 개선하면서 상기 제1 및 제2 질소 축적층에 산소를 주입시키는 단계 및 상기 제1 및 제2 질소 축적층에 질소를 축적시키는 단계를 포함한다.
터널 절연막, 이중 질소 피크(double nitrogen peak), 누설 전류, 문턱 전압 쉬프트
Description
본 발명은 플래시 메모리 소자의 제조 방법에 관한 것으로, 열화 특성이 개선된 이중 질소 피크(double nitrogen peak)를 가지는 터널 절연막을 형성할 수 있는 플래시 메모리 소자의 제조 방법에 관한 것이다.
반도체 소자 중 플래시 메모리 소자는 전원 공급이 차단될지라도 그 메모리 셀에 저장되어 있는 정보를 유지할 뿐만 아니라 회로 기판에 장착되어 있는 상태로 고속의 전기적 소거(erase)가 가능한 비휘발성 메모리 소자로서 고집적화에 유리한 구조 때문에 최근 많이 연구되고 개발되는 메모리 소자이다. 이러한 플래시 메모리 소자의 단위 셀은 반도체 기판의 활성 영역 상에 터널 산화막, 플로팅 게이트, 유전체막 및 컨트롤 게이트가 순차적으로 적층되어 형성된다. 이중에 터널 산화막은 일반적인 트랜지스터의 게이트 산화막과는 달리 박막 자체가 데이터를 이동시키는 통로 역할을 하므로 매우 뛰어난 박막 특성이 요구된다.
낸드 플래시(NAND Flash) 소자의 경우 프로그램(program)과 소거(erase) 동작 모두 F-N 터널링 방식을 사용하므로 수많은 프로그램과 소거 동작이 반복되면 터널 산화막의 열화 현상이 발생하여 기능을 제대로 발휘할 수 없게 된다. 따라서, 터널 산화막의 두께는 가능한 얇게 형성하여 프로그램 스피드 특성을 향상시키되 박막 특성이 열화되는 것을 방지하기 위해 박막 내에 질소(nitrogen; N)를 주입시키고 있다. 기존에는 산화(oxidation) 공정을 진행하여 순수한 산화막을 성장시킨 후 후속으로 N20 또는 N0 가스를 이용한 어닐링(annealing) 공정으로 터널 산화막과 반도체 기판의 계면에 2~3at%의 질소를 분포시켜서 박막의 특성을 개선하는 방법을 사용하여 왔다.
하지만, 최근의 급속하게 얇아진 터널 산화막에 2~3at%의 질소를 분포시키는 정도로는 만족스러운 브레이크다운 전압(breakdown voltage) 특성이나 누설 전류(leakage current) 특성을 확보할 수 없게 되었고, PMOS 트랜지스터의 경우에는 보론(boron) 침투(penetration) 유발에 의한 게이트 절연막 특성이 열화되는 문제점이 노출되었다.
이에 대한 대비책으로 터널 산화막 형성 후 플라즈마(plasma)를 이용한 질화(nitridation) 기술을 이용하여 옥시나이트라이드(oxynitride)막을 제조할 수 있게 되었다. 그러나, 이렇게 제조된 터널 산화막은 플라즈마 질화 공정으로 진행된 박막이기 때문에 터널 산화막 표면의 데미지(damage) 문제와 미쳐 결합하지 못한 질소 등의 불안정성 때문에 질화 공정 진행 후 가지게 된 이중 질소 피크(double nitrogen peak)의 장점을 살리지 못하고 특성이 오히려 열화되는 문제점이 있다.
본 발명은 터널 절연막 형성 시, 반도체 기판과 산화막의 계면 및 산화막 표면에 질소 축적층 형성 후 건식 산화 공정 및 N2 어닐링 공정을 실시함으로써, 질소 축적층의 산소 밀도를 증가시키는 반면 질소의 손실은 방지하고, 박막의 데미지(damage)를 개선하여 터널 절연막의 누설 전류 및 문턱 전압 쉬프트(Vt shift) 특성 등의 소자 신뢰성을 향상시킬 수 있는 플래시 메모리 소자의 제조 방법을 제공함에 있다.
본 발명의 일 실시예에 따른 플래시 메모리 소자의 제조 방법은, 반도체 기판 상에 산화막을 형성하는 단계, 반도체 기판과 산화막의 계면에 제1 질소 축적층을 형성하는 단계, 산화막 표면에 제2 질소 축적층을 형성하는 단계, 산화막 표면의 데미지(damage)를 개선하면서 제1 및 제2 질소 축적층에 산소를 주입시키는 단계 및 제1 및 제2 질소 축적층에 질소를 축적시키는 단계를 포함한다.
상기에서, 산화막은 플라즈마 산화(plasma oxidation) 공정을 이용하여 형성된다. 플라즈마 산화 공정은 Ar 및 O2 가스 분위기하에서 400 내지 500℃의 온도, 0.05 내지 0.1Torr의 압력 및 3000 내지 4000W의 파워로 실시된다.
제1 질소 축적층은 N20 가스를 이용한 어닐링 공정을 이용하여 형성된다. N2O 가스를 이용한 어닐링 공정은 N2O 분위기하에서 상압 및 900 내지 1100℃의 온도로 실시된다. N2O 가스를 이용한 어닐링 공정은 산화막 형성 후 익스-시튜(ex-situ)로 실시된다. N2O 가스를 이용한 어닐링 공정 시, 프리 활성 챔버(Pre Activation Chamber; PAC)를 사용한다.
제2 질소 축적층은 플라즈마 질화(plasma nitridation) 처리 공정을 이용하여 형성된다. 플라즈마 질화 처리 공정은 Ar 및 N2 가스 분위기하에서 400 내지 500℃의 온도, 250 내지 300mTorr의 압력 및 1800 내지 2000W의 파워로 실시된다. 플라즈마 질화 처리 공정은 산화막 표면의 질소 농도가 3 내지 10at%로 조절되도록 실시된다.
산화막 표면의 데미지를 개선하면서 제1 및 제2 질소 축적층에 산소를 주입시키는 단계는 건식 산화(dry oxidation) 공정으로 실시된다. 건식 산화 공정은 O2 가스 분위기하에서 상압 및 750 내지 900℃의 온도로 실시된다. 산소 주입에 의해 제1 및 제2 질소 축적층 각각은 산화질화막(SiON)으로 형성된다.
제1 및 제2 질소 축적층에 질소 축적 시, N2 가스를 이용한 어닐링 공정을 이용한다. N2 가스를 이용한 어닐링 공정은 N2 분위기하에서 상압 및 750 내지 900℃의 온도로 실시된다.
본 발명은 다음과 같은 효과가 있다.
첫째, 터널 절연막 형성 시, 반도체 기판과 산화막의 계면 및 산화막의 표면에 N20 어닐링 공정과 플라즈마 질화(plasma nitridation) 처리 공정을 이용하여 질소 축적층을 형성한 후 건식 산화 공정 및 N2 어닐링 공정을 실시함으로써, 질소 축적층의 산소 밀도를 증가시키고, 박막의 데미지(damage)를 개선함과 동시에 박막의 치밀화를 돕고, 질소의 손실은 방지하여 터널 절연막의 누설 전류, 문턱 전압 쉬프트(Vt shift), 싸이클링(cycling) 및 전하 보존(retention) 특성 등의 소자 신뢰성을 향상시킬 수 있다.
둘째, 터널 절연막 표면의 질소 농도를 3~10at%로 높여 브레이크다운 전압(breakdown voltage) 및 누설 전류 특성을 향상시킬 수 있다.
셋째, 질소 축적층 형성 전, H2 가스를 사용하지 않는 500℃ 이하의 플라즈마 산화 공정을 통해 산화막을 형성함으로써, Si-H의 결합에 의한 결함 전하들의 생성을 억제하여 터널 절연막의 문턱 전압 쉬프트를 줄이고, 싸이클링, 전하 보전 및 누설 전류 특성을 더욱 향상시킬 수 있다. 또한, 써멀 버짓(thermal budget)에 의한 터널 절연막의 열화 특성을 개선하고, 보다 치밀(dense)한 박막을 얻을 수 있어 후속의 고온 공정에서 터널 절연막의 막질이 저하되는 것을 방지할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 일 실시예를 보다 상세히 설명한 다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어지는 것으로 해석되어져서는 안되며, 당업계에서 보편적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 플래시 메모리 소자의 터널 절연막 형성 방법을 설명하기 위한 단면도들이고, 도 2는 본 발명의 일 실시예에 의한 터널 절연막의 깊이에 따른 질소 농도를 나타낸 SIMS(Secondary Ion Mass Spectrometry) 그래프이다.
도 1a를 참조하면, 반도체 기판(10) 상에 산화막(12)을 형성한다. 산화막(12)은 플라즈마 산화(plasma oxidation) 공정을 이용하여 형성할 수 있으며, 이 경우 Ar 및 O2 가스 분위기하에서 400 내지 500℃의 온도, 0.05 내지 0.1Torr의 압력 및 3000 내지 4000W의 파워로 실시할 수 있다. 이로써, 산화막(12)은 순수(pure)한 실리콘 산화막(SiO2)으로 형성된다. 이때, 산화막(12)은 60 내지 70Å의 두께로 형성할 수 있다.
이처럼, 수소(H2) 가스를 사용하지 않고 Ar 및 O2 가스만을 이용한 플라즈마 산화 공정으로 산화막(12)을 형성할 경우, 산화막(12) 내에 Si-H와 같은 수소 베이스의 결함 본드가 생성되지 않아 깊은 레벨로 트랩(trap)되는 결함 전하들(defect charges)의 생성이 억제된다. 따라서, 산화막(12) 내 결함 전하들을 줄여 이후에 형성될 터널 절연막의 문턱 전압 쉬프트(Vt shift)를 줄이고, 싸이클링(cycling) 및 전하 보전(retention) 특성 향상에 기여할 수 있다.
또한, 플라즈마 산화 공정을 이용하여 산화막(12)을 형성할 경우에는 보다 치밀(dense)한 박막을 얻을 수 있어 후속의 고온 공정에서 터널 절연막의 막질이 저하되는 것을 방지할 수 있다. 더욱이, 500℃ 이하의 저온에서 산화막(12)을 형성하므로 써멀 버짓(thermal budget)에 의한 터널 절연막의 열화를 방지할 수 있고, 이온 주입된 보론(boron)이 외부로 확산되는 것을 방지하여 막질 저하를 방지할 수 있다.
도 1b를 참조하면, 반도체 기판(10)과 산화막(12)의 계면(interface)에 질소를 축적시키기 위한 공정을 실시한다. 이때, 질소 축적 공정은 N2O 가스를 이용한 어닐링(annealing) 공정으로 실시할 수 있으며, 산화막(12) 형성 후 익스-시튜(ex-situ)로 실시한다. 이 경우, N2O 어닐링 공정은 N2O 분위기하에서 상압 및 900 내지 1100℃의 온도로 실시하며, 프리 활성 챔버(Pre Activation Chamber; PAC)를 사용하여 N2O 가스의 분해를 돕는다.
이로써, 반도체 기판(10)과 산화막(12)의 계면에 형성된 Si-O 결합의 산소 자리에 질소가 치환되어 제1 질소 축적층(12a)으로 변경된다. 이러한 제1 질소 축적층(12a)에 의해 반도체 기판(10)과 산화막(12)의 계면에 필연적으로 발생하는 계면 트랩 전하(interface trap charge)의 밀도를 감소시키고, SILC(Stress Induced Leakage Current), C-V(current-voltage) 특성 등을 개선하여 이후에 형성될 터널 절연막의 싸이클링 및 전하 보존 특성을 더욱 향상시킬 수 있다.
한편, N2O 어닐링 공정 시 산화막(12)의 두께가 초기 형성된 두께보다 10 내지 20Å정도 증가될 수 있다.
도 1c를 참조하면, 산화막(12)의 표면을 질화(nitridation) 처리한다. 질화 처리 공정은 플라즈마 질화(plasma nitridation) 처리 공정으로 실시하는 것이 바람직하며, 이 경우 플라즈마 질화 처리 공정은 Ar 및 N2 가스 분위기하에서 400 내지 500℃의 온도, 250 내지 300mTorr의 압력 및 1800 내지 2000W의 파워로 실시할 수 있다.
이로써, 산화막(12)의 표면에 형성된 Si-O 결합의 산소 자리에 질소가 치환되어 산화막(12)의 표면이 제2 질소 축적층(12b)으로 변경된다. 이때, 제2 질소 축적층(12b)은 실리콘 질화막(Si3N4) 또는 실리콘 산화질화막(SiON)으로 형성될 수 있다.
특히, 본 발명의 일 실시예에 따른 제2 질소 축적층(12b)은 질소의 농도를 3 내지 10at%로 조절하여 이후에 형성될 터널 절연막의 브레이크다운 전압(breakdown voltage) 특성을 향상시키고, 누설 전류(leakage current)를 줄여 누설 전류 특성을 향상시킨다.
이처럼, 산화막(12)의 상부 및 하부에 제1 및 제2 질소 축적층(12a, 12b)이 형성되어 이중 질소 피크(double nitrogen peak)를 갖게 되고, 이를 통해 이후에 형성될 터널 절연막 내부 전하의 트랩 밀도를 감소시키고, SILC, C-V 특성 등을 개선하여 터널 절연막의 싸이클링 및 전하 보존 특성을 더욱 향상시킬 수 있다.
그러나, 제2 질소 축적층(12b)은 플라즈마 질화 처리 공정으로 형성되기 때문에 산화막(12) 표면의 데미지(damage) 문제와 미쳐 결합하지 못한 질소 등의 불안정성 때문에 질화 처리 공정 진행 후 가지게 된 이중 질소 피크의 장점을 살리지 못하고 특성이 오히려 열화되는 문제점이 있으므로 후속한 처리를 통해 이러한 문제점을 해결해야 한다.
도 1d를 참조하면, 제2 질소 축적층(12b)이 형성된 산화막(12) 표면에 대한 데미지를 개선하기 위하여 건식 산화(dry oxidation) 공정을 실시한다. 이때, 건식 산화 공정은 O2 가스 분위기하에서 상압 및 750 내지 900℃의 온도로 실시할 수 있다.
이러한 건식 산화 공정을 통한 열처리 효과에 의해 산화막(12) 표면의 데미지를 개선하여 전기적 스트레스를 완화하고, 표면 거칠기(roughness)를 개선하며, 제1 및 제2 질소 축적층(12a, 12b)을 치밀화한다. 이와 동시에 제1 및 제2 질소 축적층(12a, 12b)에 산소를 주입하여 미쳐 산소와 결합하지 못한 Si-N 결합에 산소를 결합시켜 제1 및 제2 질소 축적층(12a, 12b)의 산소 밀도를 증가시킨다. 이로써, 제1 및 제2 질소 축적층(12a, 12b)은 모두 산화질화막(SiON)으로 형성된다. 따라서, 건식 산화 공정을 통해 이후에 형성될 터널 절연막의 싸이클링 및 전하 보존 특성 등의 소자 특성을 더욱 향상시킬 수 있다.
도 1e를 참조하면, 1 및 제2 질소 축적층(12a, 12b)의 질소 농도를 유지하기 위하여 추가로 질소를 축적시키기 위한 공정을 실시한다. 이때, 질소를 축적시키기 위한 공정은 N2 가스를 이용한 어닐링 공정으로 실시할 수 있으며, 이 경우 N2 가스 분위기하에서 상압 및 750 내지 900℃의 온도로 실시할 수 있다.
이러한 N2 어닐링 공정에 의해 제1 및 제2 질소 축적층(12a, 12b)의 질소 손실(loss)이 방지되어 시간이 지남에 따라 질소의 농도가 낮아지는 현상이 완화되어 이후에 형성될 터널 절연막의 문턱 전압 쉬프트(Vt shift) 및 변이(variation) 특성 열화가 방지된다.
한편, 건식 산화 공정 및 N2 어닐링 공정 시 공정 조건을 적절히 조절하여 N2 어닐링 완료 후 제2 질소 축적층(12b) 형성 후에 비해 두께 증가량이 1Å이하로 제어되도록 한다.
이로써, 산화질화막(SiON)으로 이루어지는 제1 질소 축적층(12a), 산화막(12) 및 산화질화막(SiON)으로 이루어지는 제2 질소 축적층(12b)의 적층막으로 이루어지는 터널 절연막(14)이 형성된다.
도 2를 참조하면, 도 1a 내지 도 1e에서와 같이 본 발명의 일 실시예에 따른 터널 절연막(14)은 A, B와 같이 이중 질소 피크(double nitrogen peak) 구조를 가지되, 터널 절연막(14) 표면(A)의 질소 농도가 반도체 기판(10)과 터널 절연막(14) 간 계면(B)의 질소 농도에 비해 3 내지 10at%로 높게 유지되는 것을 확인할 수 있다.
따라서, 본 발명의 일 실시예에 따른 터널 절연막(14)은 상부 표면의 질소 농도가 3~10at%로 높게 유지되고, 산소 밀도가 증가됨과 동시에 표면의 데미지가 개선되면서 산화질화막(SiON)으로 이루어진 제1 및 제2 질소 축적층(12a, 12b)이 치밀화되어 형성됨으로써, 브레이크다운 전압, 누설 전류 특성 뿐만 아니라 싸이클링, 전하 보전, 문턱 전압 쉬프트 및 변이 특성 등이 향상되어 소자의 신뢰성을 향상시킬 수 있다.
도시하지 않았으나, 후속으로 터널 절연막(14) 상에 플로팅 게이트용 폴리실리콘막을 형성한 후 후속 공정을 실시하여 반도체 소자를 완성한다.
본 발명은 상기에서 서술한 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 상기의 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 따라서, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 플래시 메모리 소자의 터널 절연막 형성 방법을 설명하기 위한 단면도들이다.
도 2는 본 발명의 일 실시예에 의한 터널 절연막의 깊이에 따른 질소 농도를 나타낸 SIMS 그래프이다.
<도면의 주요 부분에 대한 부호 설명>
10 : 반도체 기판 12 : 산화막
12a : 제1 질소 축적층 12b : 제2 질소 축적층
14 : 터널 절연막
Claims (15)
- 반도체 기판 상에 산화막을 형성하는 단계;상기 반도체 기판과 상기 산화막의 계면에 제1 질소 축적층을 형성하는 단계;상기 산화막 표면에 제2 질소 축적층을 형성하는 단계;상기 산화막 표면의 데미지를 개선하면서 상기 제1 및 제2 질소 축적층에 산소를 주입시키는 단계; 및상기 제1 및 제2 질소 축적층에 질소를 축적시키는 단계를 포함하는 플래시 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 산화막은 플라즈마 산화 공정을 이용하여 형성되는 플래시 메모리 소자의 제조 방법.
- 제 2 항에 있어서,상기 플라즈마 산화 공정은 Ar 및 O2 가스 분위기하에서 400 내지 500℃의 온도, 0.05 내지 0.1Torr의 압력 및 3000 내지 4000W의 파워로 실시되는 플래시 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 제1 질소 축적층은 N20 가스를 이용한 어닐링 공정을 이용하여 형성되는 플래시 메모리 소자의 제조 방법.
- 제 4 항에 있어서,상기 N2O 가스를 이용한 어닐링 공정은 N2O 분위기하에서 상압 및 900 내지 1100℃의 온도로 실시되는 플래시 메모리 소자의 제조 방법.
- 제 4 항에 있어서,상기 N2O 가스를 이용한 어닐링 공정은 상기 산화막 형성 후 익스-시튜(ex-situ)로 실시되는 플래시 메모리 소자의 제조 방법.
- 제 4 항에 있어서,상기 N2O 가스를 이용한 어닐링 공정 시, 프리 활성 챔버(Pre Activation Chamber; PAC)를 사용하는 플래시 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 제2 질소 축적층은 플라즈마 질화 처리 공정을 이용하여 형성되는 플래 시 메모리 소자의 제조 방법.
- 제 8 항에 있어서,상기 플라즈마 질화 처리 공정은 Ar 및 N2 가스 분위기하에서 400 내지 500℃의 온도, 250 내지 300mTorr의 압력 및 1800 내지 2000W의 파워로 실시되는 플래시 메모리 소자의 제조 방법.
- 제 8 항에 있어서,상기 플라즈마 질화 처리 공정은 상기 산화막 표면의 질소 농도가 3 내지 10at%로 조절되도록 실시되는 플래시 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 산화막 표면의 데미지를 개선하면서 상기 제1 및 제2 질소 축적층에 산소를 주입시키는 단계는 건식 산화 공정으로 실시되는 플래시 메모리 소자의 제조 방법.
- 제 11 항에 있어서,상기 건식 산화 공정은 O2 가스 분위기하에서 상압 및 750 내지 900℃의 온도로 실시되는 플래시 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 산소 주입에 의해 상기 제1 및 제2 질소 축적층 각각은 산화질화막(SiON)으로 형성되는 플래시 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 제1 및 제2 질소 축적층에 질소 축적 시, N2 가스를 이용한 어닐링 공정을 이용하는 플래시 메모리 소자의 제조 방법.
- 제 14 항에 있어서,상기 N2 가스를 이용한 어닐링 공정은 N2 분위기하에서 상압 및 750 내지 900℃의 온도로 실시되는 플래시 메모리 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080006467A KR20090080606A (ko) | 2008-01-22 | 2008-01-22 | 플래시 메모리 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080006467A KR20090080606A (ko) | 2008-01-22 | 2008-01-22 | 플래시 메모리 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090080606A true KR20090080606A (ko) | 2009-07-27 |
Family
ID=41291689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080006467A KR20090080606A (ko) | 2008-01-22 | 2008-01-22 | 플래시 메모리 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090080606A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101270875B1 (ko) * | 2010-09-30 | 2013-06-05 | 도쿄엘렉트론가부시키가이샤 | 절연막의 개질 방법 |
-
2008
- 2008-01-22 KR KR1020080006467A patent/KR20090080606A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101270875B1 (ko) * | 2010-09-30 | 2013-06-05 | 도쿄엘렉트론가부시키가이샤 | 절연막의 개질 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5416936B2 (ja) | 半導体装置およびその製造方法 | |
| US8426302B2 (en) | Method of manufacturing semiconductor device | |
| KR20100012482A (ko) | 플래시 메모리 소자의 터널 절연막 형성 방법 | |
| JP2007043147A (ja) | 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法 | |
| KR101094554B1 (ko) | 불휘발성 메모리 소자의 제조방법 | |
| KR20130118963A (ko) | 실리콘 질화물 및 실리콘 산질화물의 플라즈마 처리 | |
| JP2007194511A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US20090273021A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR100933835B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| US20090140322A1 (en) | Semiconductor Memory Device and Method of Manufacturing the Same | |
| KR100894764B1 (ko) | 반도체 소자의 제조 방법 | |
| US8860118B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20090256192A1 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
| US7157332B2 (en) | Method for manufacturing flash memory cell | |
| KR20090080606A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100543209B1 (ko) | Ｓｏｎｏｓ 구조를 갖는 트랜지스터 제조 방법 | |
| KR20090025780A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20070106155A (ko) | 비휘발성 메모리 소자의 제조방법 | |
| KR100933840B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100833445B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| KR100998946B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20090106717A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |