JP2005235792A - 基板処理方法 - Google Patents
基板処理方法 Download PDFInfo
- Publication number
- JP2005235792A JP2005235792A JP2002051746A JP2002051746A JP2005235792A JP 2005235792 A JP2005235792 A JP 2005235792A JP 2002051746 A JP2002051746 A JP 2002051746A JP 2002051746 A JP2002051746 A JP 2002051746A JP 2005235792 A JP2005235792 A JP 2005235792A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- substrate
- silicon
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 79
- 238000000034 method Methods 0.000 title abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 36
- 239000010703 silicon Substances 0.000 claims abstract description 36
- 239000001301 oxygen Substances 0.000 claims abstract description 22
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 22
- 238000005121 nitriding Methods 0.000 claims abstract description 18
- 239000007789 gas Substances 0.000 claims description 20
- -1 oxygen radicals Chemical class 0.000 claims description 16
- 238000003672 processing method Methods 0.000 claims description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 8
- 229910001882 dioxygen Inorganic materials 0.000 claims description 7
- 239000011261 inert gas Substances 0.000 claims description 7
- 150000002831 nitrogen free-radicals Chemical class 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 4
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 4
- 230000005284 excitation Effects 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 13
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 29
- 229910052814 silicon oxide Inorganic materials 0.000 description 28
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 230000000694 effects Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 150000003254 radicals Chemical class 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910017840 NH 3 Inorganic materials 0.000 description 1
- YZCKVEUIGOORGS-IGMARMGPSA-N Protium Chemical compound [1H] YZCKVEUIGOORGS-IGMARMGPSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000004335 scaling law Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】酸化膜をラジカル窒化して酸窒化膜に変換する際に、酸窒化膜とシリコン基板との界面領域近傍に形成されるダングリングボンドを終端し、フラットバンド特性を回復させる。
【解決手段】酸化膜をマイクロ波ラジカル窒化して酸窒化膜に変換する工程に引き続き、マイクロ波ラジカル酸化処理を行い、原子状酸素を酸窒化膜に脅威球し、シリコン基板と酸窒化膜界面領域近傍のダングリングボンドを終端する。
【選択図】 図６
【解決手段】酸化膜をマイクロ波ラジカル窒化して酸窒化膜に変換する工程に引き続き、マイクロ波ラジカル酸化処理を行い、原子状酸素を酸窒化膜に脅威球し、シリコン基板と酸窒化膜界面領域近傍のダングリングボンドを終端する。
【選択図】 図６
Description
【０００１】
【発明の属する技術分野】
本発明は一般に基板処理技術に係り、特に基板上に誘電体膜を形成する基板処理方法に関する。
【０００２】
微細化技術の進展により、今日では０．１μｍを切るゲート長の超微細化半導体装置の製造が可能になりつつある。
【０００３】
かかる超微細化半導体装置において、ゲート長の短縮に伴って半導体装置の動作速度を向上させようとすると、ゲート絶縁膜の厚さをスケーリング則に従って減少させる必要がある。例えばゲート絶縁膜として従来の熱酸化膜を使った場合、ゲート絶縁膜の厚さを従来の１．７ｎｍ以下に減少させる必要がある。しかし、酸化膜の厚さをこのように減少させると、トンネル効果により酸化膜を通って流れるゲートリーク電流が増大してしまう。
【０００４】
このため、従来より、ゲート絶縁膜として従来のシリコン酸化膜の代わりにＴａ2Ｏ5あるいはＺｒＯ2などの高誘電体膜を使うことが検討されている。しかし、これらの高誘電体膜は半導体技術において従来から使われてきているシリコン酸化膜とは性質が大きく異なっており、これらの高誘電体膜をゲート絶縁膜として使うためには、解決しなければならない課題が数多く残っている。
【０００５】
これに対し、シリコン窒化膜は従来の半導体プロセスで使われてきた材料であり、しかもシリコン酸化膜の２倍の比誘電率を有するため、次世代の高速半導体装置のゲート絶縁膜として有望な材料である。
【０００６】
【従来の技術】
従来より、シリコン窒化膜は層間絶縁膜上にプラズマＣＶＤ法により形成されるのが一般的であった。しかし、このようなＣＶＤ窒化膜は一般にリーク電流が大きく、ゲート絶縁膜としては不適当であった。このため、従来より窒化膜をゲート電極に使う試みはなされていない。
【０００７】
これに対し、最近ではマイクロ波励起されたＡｒあるいはＫｒのような希ガスプラズマ中に窒素あるいは窒素と水素、あるいはＮＨ3ガスのような窒素を含んだガスを導入し、ＮラジカルあるいはＮＨラジカルを発生させ、シリコン酸化膜表面を窒化処理により酸窒化膜に変換する技術が提案されている。このようにして形成された窒化膜は、熱酸化膜に匹敵する、あるいはそれを凌ぐリーク電流特性を有し、次世代高速半導体装置のゲート絶縁膜として有望であると考えられている。また、シリコン基板表面をかかるマイクロ波プラズマにより直接に窒化する技術も提案されている。
【０００８】
【発明が解決しようとする課題】
ところで、このようにシリコン基板上に形成されたシリコン酸化膜表面をマイクロ波励起された窒化水素ラジカルＮＨ*あるいは窒素ラジカルＮ*により改質する場合、初めはシリコン酸化膜表面がシリコン窒化膜に変換されるのに伴い、膜全体の換算膜厚が減少し、またリーク電流値も、同じ換算膜厚のシリコン酸化膜に比べて減少するが、ある時点を越えると逆に膜全体の換算膜厚が増加するターンアラウンドと呼ばれる現象が発生する。
【０００９】
このようなターンアラウンド現象が発生すると、ＭＯＳトランジスタのフラットバンド電圧、従ってしきい値電圧が変化してしまい、所望のトランジスタ特性は得られない。
【００１０】
そこで、本発明は上記の課題を解決した、新規で有用な基板処理方法を提供することを概括的課題とする。
【００１１】
本発明のより具体的な課題は、シリコン基板表面に、あるいはシリコン基板上の酸化膜表面にプラズマ窒化処理により酸窒化膜を形成する際に、ターンアラウンド後に生じる電気特性の劣化を回復することのできる基板処理方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明は上記の課題を、
請求項１に記載したように、
シリコン基板上の酸化膜表面を、窒素ラジカルを供給することにより窒化し、酸窒化膜を形成する工程と、
前記酸窒化膜を形成する工程の後、前記酸窒化膜表面に酸素ラジカルを供給する工程とよりなることを特徴とする基板処理方法により、または
請求項２に記載したように、
前記窒素ラジカルは、不活性ガスと窒素ガスの混合ガス中にプラズマを励起することにより形成されることを特徴とする請求項１記載の基板処理方法により、または
請求項３に記載したように、
前記プラズマはマイクロ波により励起されることを特徴とする請求項２記載の基板処理方法により、または
請求項４に記載したように、
前記水素ラジカルは、不活性ガスと酸素ガスの混合ガス中にプラズマを励起することにより形成されることを特徴とする請求項２または３記載の基板処理方法により、または
請求項５に記載したように、
前記酸窒化膜形成工程の後、前記プラズマの励起はいったん中断され、前記酸素ラジカルは、不活性ガスと酸素ガスの混合ガス中にマイクロ波プラズマを再び励起することにより形成されることを特徴とする請求項２記載の基板処理方法により、または
請求項６に記載したように、
前記酸化膜は、前記シリコン基板表面上の自然酸化膜であることを特徴とする請求項１〜５のうち、いずれか一項記載の基板処理方法により、または
請求項７に記載したように、
前記酸化膜は、前記シリコン基板表面に形成された化学酸化膜であることを特徴とする請求項１〜５のうち、いずれか一項記載の基板処理方法により、解決する。
［作用］
本発明によれば、酸化膜を窒素ラジカルにより窒化処理した結果、先に説明したターンアラウンド現象が生じＳｉ基板表面と酸窒化膜との間の界面が劣化した場合でも、酸素ラジカル処理を行うことにより、フラットバンド電圧等の電気特性が回復する。これは、酸素ラジカルがシリコン基板／酸窒化膜界面にまで到達し、シリコン基板と酸窒化膜との界面領域のダングリングボンド等の欠陥を終端することによるものと考えられる。このような酸素ラジカル処理により、形成された酸窒化膜には増膜が生じるが、窒化処理当初の酸化膜としてシリコン基板表面に存在する自然酸化膜あるいは化学酸化膜を使うことにより、形成された酸窒化膜の膜厚を最小限に止めることが可能である。
【００１３】
【発明の実施の形態】
［第１実施例］
図１は、本発明で使われるプラズマ基板処理装置１０の概略的構成を示す。
【００１４】
図１を参照するに、プラズマ基板処理装置１０は被処理基板Ｗを保持する基板保持台１２が形成された処理容器１１を有し、処理容器１１は排気ポート１１Ａにおいて排気される。
【００１５】
前記処理容器１１上には前記基板保持台１２上の被処理基板Ｗに対応して開口部が形成されており、前記開口部は、石英等の低損失セラミックよりなるカバープレート１３により塞がれている。
【００１６】
前記カバープレート１３はマイクロ波窓を形成し、前記カバープレート１３の外側には、ラジアルラインスロットアンテナあるいはホーンアンテナ等のマイクロ波アンテナ１５が形成されている。
【００１７】
動作時には、前記処理容器１１内部の処理空間は前記排気ポート１１Ａを介して排気することにより所定の処理圧に設定され、前記シャワープレート１４からＡｒやＫｒ等の不活性ガスと共に酸化ガスや窒化ガスが導入される。
【００１８】
さらに前記アンテナ１５から周波数が数ＧＨｚのマイクロ波を導入することにより、前記処理容器１１中において被処理基板Ｗの表面に高密度マイクロ波プラズマを励起する。プラズマをマイクロ波により励起することにより、図１の基板処理装置ではプラズマの電子温度が低く、被処理基板Ｗや処理容器１１内壁の損傷が回避できる。また、形成されたラジカルは被処理基板Ｗの表面に沿って径方向に流れ、速やかに排気されるため、ラジカルの再結合が抑制され、効率的で非常に一様な基板処理が、５５０°Ｃ以下の低温において可能になる。
【００１９】
図２（Ａ）〜（Ｃ）は、図１の基板処理装置１０を使った本発明の第１実施例による基板処理プロセスを示す。
【００２０】
図２（Ａ）を参照するに、シリコン基板２１を前記被処理基板Ｗとして前記基板処理装置１０の処理容器１１中に導入し、ガスリングからＫｒあるいはＡｒ，あるいはＨｅと酸素の混合ガスを導入し、これをマイクロ波プラズマ励起することにより原子状酸素Ｏ*を形成する。かかる原子状酸素Ｏ*により前記シリコン基板２１の表面を処理することにより、図２（Ｂ）に示すように、シリコン基板２１の表面にシリコン酸化膜２２を形成する。このようにして形成されたシリコン酸化膜２２は、４００℃程度の非常に低い基板温度で形成されたにもかかわらず、１０００℃以上の高温で形成された熱酸化膜に匹敵するリーク電流特性を有する。あるいは、前記シリコン酸化膜２２は熱酸化膜あるいは化学酸化膜あるいは自然酸化膜であってもよい。
【００２１】
次に図２（Ｃ）の工程において、図１の処理容器１１中にＡｒと窒素の混合ガスを供給し、基板温度を４００℃に設定してマイクロ波を供給することによりプラズマを励起する。
【００２２】
図２（Ｃ）の工程では、処理容器１１の内圧を７Ｐａに設定し、Ａｒガスを例えば１０００ＳＣＣＭの流量で、また窒素ガスを例えば４０ＳＣＣＭの流量で供給し、さらに２．４５ＧＨｚのマイクロ波を１５００Ｗの電力で供給する。その際、前記シャワープレート１４と被処理基板Ｗとの間隔は、例えば１０５ｍｍに設定される。その結果、前記シリコン酸化膜２２の表面が窒素ラジカルによる窒化処理を受け、シリコン酸窒化膜２２Ａに変換される。
【００２３】
図２（Ｃ）の工程は２０秒間以上、例えば４０秒間継続され、その結果、前記シリコン窒化膜２２Ａは成長し、ターンアラウンド点を過ぎるとシリコン窒化膜２２Ａの下のシリコン酸化膜２２中の酸素がシリコン基板２１中に侵入を開始する。
【００２４】
図３（Ａ）〜（Ｃ）は、ターンアラウンド点の前後におけるシリコン酸化膜２２およびシリコン窒化膜２２Ａの様子を概略的に示す。
【００２５】
図３（Ａ）〜（Ｃ）を参照するに、図３（Ａ）は図２（Ｂ）の工程に対応しており、シリコン基板２１上にシリコン酸化膜２２が形成された状態を示しているが、図３（Ｂ）は図２（Ｃ）の工程の初期の状態に対応し、前記シリコン酸化膜２２の表面が窒化され、薄いシリコン窒化膜２２Ａが形成されている。
【００２６】
これに対し、図３（Ｃ）は、ターンアラウンド点を超えた図２（Ｃ）の工程の後期の状態に対応し、シリコン窒化膜２２Ａの成長に伴って、シリコン酸化膜２２中の酸素がシリコン基板２１中に侵入し、見かけ上、シリコン酸化膜２２がシリコン基板２１中にシフトしたような状態になっている。図３（Ｂ）および３（Ｃ）中、Ａは当初のシリコン酸化膜２２とシリコン基板２１との境界面を示す。
【００２７】
勿論、図３（Ｃ）の状態ではシリコン酸化膜２２とシリコン基板２１との間には図３（Ｂ）のような明確で平坦な境界面は形成されず、多数のシリコンダングリングボンドが形成されていると考えられる。このようなダングリングボンドが存在すると膜の電気的特性は変化し、従ってこのようなＭＯＳトランジスタを形成した場合、トランジスタのしきい値電圧に変化が生じてしまう。
【００２８】
そこで、本発明では図２（Ｄ）の工程において、図２（Ａ）の工程と同様なＡｒガスと酸素ガスの混合ガスプラズマを形成し、原子状酸素Ｏ*を励起する。
【００２９】
このようにして励起された原子状酸素Ｏ*は、通常の酸素分子Ｏ2と異なり、シリコン酸窒化膜２２Ａ中を自由に通過することが可能で、容易にシリコン酸窒化膜２２Ａの下のシリコン酸化膜２２、さらにシリコン酸化膜２２とシリコン基板との界面近傍に到達し、ダングリングボンドを終端する。その結果、図２（Ｄ）のＯ2ラジカル処理を行った場合、シリコン酸化膜２２にターンアラウンド点を超えたプラズマ窒化処理を行って生じた特性の劣化を回復させることが可能になる。
【００３０】
図４は、このようにしてシリコン酸化膜に窒化処理およびＯ2ラジカル処理を行って得られた絶縁膜のリーク電流特性Ｊｇと酸化膜換算膜厚Ｔｅｑとの関係を示す。
【００３１】
図４を参照するに、シリコン酸化膜２２は当初（ｔ1＝０ｓｅｃ）１．８５ｎｍの膜厚を有しているが、前記窒化処理を１０秒間行い（ｔ2＝１０ｓｅｃ）、シリコン窒化膜２２Ａを形成することで酸化膜換算膜厚Ｔｅｑが約１．６５ｎｍまで減少するのがわかる。またその際のリーク電流値Ｊｇは、厚さが１．６５ｎｍのシリコン酸化に対して予期される値の半分程度に減少している。同様に、前記窒化処理を２０秒間行った場合（ｔ3＝２０ｓｅｃ）、シリコン酸化膜２２とシリコン窒化膜２２Ａとを含む絶縁膜全体の酸化膜換算膜厚Ｔｅｑはさらに減少し、しかもリーク電流Ｊｇはほとんど増大しないことがわかる。一方、前記窒化処理を４０秒間継続した場合には（ｔ4＝４０ｓｅｃ）、酸化膜換算膜厚Ｔｅｑはさらに減少し、１．５ｎｍに近づくのがわかる。この状態ではシリコン酸化膜２２中の酸素がＳｉ基板２１中に侵入し始めており、シリコン酸化膜２２とシリコン窒化膜２２Ａの合計の物理膜厚が増大し始める。これに伴い、図４中に破線の矢印で示すように、膜２２と２２Ａ全体の換算膜厚も増加に転じる。
【００３２】
これに対し、フラットバンド電圧と酸化膜換算膜厚Ｔｅｑとの関係を示す図５を参照するに、図２（Ｃ）の窒化処理時間が１０秒（ｔ2＝１０ｓｅｃ）までは、前記シリコン酸窒化膜２２Ａ上にポリシリコンゲート電極を形成したＭＯＳ構造のフラットバンド電圧は約−０．７９Ｖでほとんど変化しないのに対し、窒化処理時間が２０秒（ｔ３＝２０ｓｅｃ）になるとやや変化し、さらに窒化を行い窒化処理時間が４０秒（ｔ4＝４０ｓｅｃ）に達すると、−０．８０７Ｖまで急変することがわかる。これは先の図３（Ｃ）に示したターンアラウンドの効果であり、シリコン基板２１中にシリコン酸化膜２２中の酸素が侵入をはじめたことを意味している。
【００３３】
図５はまた、前記窒化処理を４０秒間行ったターンアラウンド点を超えた試料に対して図２（Ｄ）の酸素ラジカル処理を１０秒間行った場合のフラットバンド電圧を▲で示す。ただしこの酸素ラジカル処理は、１３０Ｐａの処理圧力下、基板温度を４００℃に設定し、Ａｒガスおよび酸素ガスをそれぞれ２０００ＳＣＣＭおよび２００ＳＣＣＭの流量で供給し、２．４５ＧＨｚのマイクロ波を２０００Ｗの電力で供給することにより実行している。またシャワープレート１４と被処理基板Ｗの間隔は１０５ｍｍに設定している。
【００３４】
図５を参照するに、ターンアラウンド点を超えた試料に対してこのような酸素ラジカル処理を行うことにより、フラットバンド電圧が、当初の−０．７９Ｖに近い−０．７９３Ｖ程度まで回復するのがわかる。
【００３５】
このようにして図２（Ｄ）の酸素ラジカル処理を行った酸窒化膜では、図４よりわかるように熱酸化膜換算膜厚が当初の場合よりも多少増大するが、膜中に窒素を導入した効果として、リーク電流の値が当初の酸化膜のものよりも改善されている。
［第２実施例］
図６（Ａ）〜（Ｃ）は、本発明の第２実施例による基板処理プロセスを示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００３６】
図６（Ａ）を参照するに、Ｓｉ基板２１の表面には自然酸化膜３２が形成されており、図６（Ｂ）の工程においてＡｒガスと窒素ガスの混合ガス中にプラズマを励起し、プラズマ励起に伴って形成された窒素ラジカルＮ*により、前記自然酸化膜３２の表面を窒化処理する。その結果、前記自然酸化膜３２は酸窒化膜３２Ａに変換される。
【００３７】
本実施例では、さらに図６（Ｃ）の工程において処理容器１１中にさらに酸素ガスを導入し、励起された原子状酸素Ｏ*により、酸窒化膜３２Ａを処理する。
【００３８】
このようにして形成された原子状酸素Ｏ*は、酸素分子と異なり、酸窒化膜３２Ａ中に容易に侵入でき、Ｓｉ基板２１と酸窒化膜３２Ａとの界面に到達してＳｉのダングリングボンドを効果的に終端する。
【００３９】
本実施例では、図６（Ａ）の段階でシリコン基板２１表面の酸化膜３２として非常に薄い自然酸化膜を使うことにより、リーク電流Ｊｇが図７中曲線２で示すように変化し、図６（Ｃ）の酸素ラジカル処理を行った終状態（図中▲で示す）における熱酸化膜換算膜厚Ｅｏｔ2が、図４に対応する曲線１の場合の熱酸化膜換算膜厚Ｅｏｔ1よりも実質的に小さくなる。
【００４０】
なお、本実施例においては図６（Ａ）の段階での酸化膜３２の膜厚が小さいことが肝要で、前記酸化膜３２としては自然酸化膜のみならず、化学酸化膜や、膜厚が１ｎｍ以下、好ましくは０．８ｎｍ以下、さらに好ましくは０．６ｎｍ以下の酸化膜であってもよい。
【００４１】
以上、本発明を好ましい実施例について説明したが、本発明は上記の課題に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【００４２】
【発明の効果】
本発明によれば、酸化膜の窒化処理に引き続いて形成された酸窒化膜に対して酸素ラジカル処理を行うことにより、酸窒化膜とシリコン基板の界面におけるダングリングボンド等の欠陥を解消することが可能になる。特に、酸窒化膜をターンアラウンドポイントを超えて形成した場合でも、かかる酸素ラジカル処理を行うことにより、かかる窒化膜の使用に伴うＭＯＳトランジスタのフラットバンド電圧およびしきい値電圧の変動が回復される。
【図面の簡単な説明】
【図１】本発明で使われる基板処理装置の構成を示す図である。
【図２】（Ａ）〜（Ｄ）は、本発明第１実施例による基板処理工程を示す図である。
【図３】（Ａ）〜（Ｄ）は、本発明第１実施例の基板処理工程の一部を拡大して示す概略図である。
【図４】本発明第１実施例の効果を説明する図である。
【図５】本発明第１実施例の効果を説明する図である。
【図６】（Ａ）〜（Ｃ）は、本発明の第２実施例による基板処理工程を示す図である。
【図７】本発明第２実施例の効果を説明する図である。
【符号の説明】
１０ 基板処理装置
１１ 処理室
１２ 基板保持台
１３ カバープレート
１５ アンテナ
２１ シリコン基板
２２，３２ 酸化膜
２２Ａ，３２Ａ 酸窒化膜
【発明の属する技術分野】
本発明は一般に基板処理技術に係り、特に基板上に誘電体膜を形成する基板処理方法に関する。
【０００２】
微細化技術の進展により、今日では０．１μｍを切るゲート長の超微細化半導体装置の製造が可能になりつつある。
【０００３】
かかる超微細化半導体装置において、ゲート長の短縮に伴って半導体装置の動作速度を向上させようとすると、ゲート絶縁膜の厚さをスケーリング則に従って減少させる必要がある。例えばゲート絶縁膜として従来の熱酸化膜を使った場合、ゲート絶縁膜の厚さを従来の１．７ｎｍ以下に減少させる必要がある。しかし、酸化膜の厚さをこのように減少させると、トンネル効果により酸化膜を通って流れるゲートリーク電流が増大してしまう。
【０００４】
このため、従来より、ゲート絶縁膜として従来のシリコン酸化膜の代わりにＴａ2Ｏ5あるいはＺｒＯ2などの高誘電体膜を使うことが検討されている。しかし、これらの高誘電体膜は半導体技術において従来から使われてきているシリコン酸化膜とは性質が大きく異なっており、これらの高誘電体膜をゲート絶縁膜として使うためには、解決しなければならない課題が数多く残っている。
【０００５】
これに対し、シリコン窒化膜は従来の半導体プロセスで使われてきた材料であり、しかもシリコン酸化膜の２倍の比誘電率を有するため、次世代の高速半導体装置のゲート絶縁膜として有望な材料である。
【０００６】
【従来の技術】
従来より、シリコン窒化膜は層間絶縁膜上にプラズマＣＶＤ法により形成されるのが一般的であった。しかし、このようなＣＶＤ窒化膜は一般にリーク電流が大きく、ゲート絶縁膜としては不適当であった。このため、従来より窒化膜をゲート電極に使う試みはなされていない。
【０００７】
これに対し、最近ではマイクロ波励起されたＡｒあるいはＫｒのような希ガスプラズマ中に窒素あるいは窒素と水素、あるいはＮＨ3ガスのような窒素を含んだガスを導入し、ＮラジカルあるいはＮＨラジカルを発生させ、シリコン酸化膜表面を窒化処理により酸窒化膜に変換する技術が提案されている。このようにして形成された窒化膜は、熱酸化膜に匹敵する、あるいはそれを凌ぐリーク電流特性を有し、次世代高速半導体装置のゲート絶縁膜として有望であると考えられている。また、シリコン基板表面をかかるマイクロ波プラズマにより直接に窒化する技術も提案されている。
【０００８】
【発明が解決しようとする課題】
ところで、このようにシリコン基板上に形成されたシリコン酸化膜表面をマイクロ波励起された窒化水素ラジカルＮＨ*あるいは窒素ラジカルＮ*により改質する場合、初めはシリコン酸化膜表面がシリコン窒化膜に変換されるのに伴い、膜全体の換算膜厚が減少し、またリーク電流値も、同じ換算膜厚のシリコン酸化膜に比べて減少するが、ある時点を越えると逆に膜全体の換算膜厚が増加するターンアラウンドと呼ばれる現象が発生する。
【０００９】
このようなターンアラウンド現象が発生すると、ＭＯＳトランジスタのフラットバンド電圧、従ってしきい値電圧が変化してしまい、所望のトランジスタ特性は得られない。
【００１０】
そこで、本発明は上記の課題を解決した、新規で有用な基板処理方法を提供することを概括的課題とする。
【００１１】
本発明のより具体的な課題は、シリコン基板表面に、あるいはシリコン基板上の酸化膜表面にプラズマ窒化処理により酸窒化膜を形成する際に、ターンアラウンド後に生じる電気特性の劣化を回復することのできる基板処理方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明は上記の課題を、
請求項１に記載したように、
シリコン基板上の酸化膜表面を、窒素ラジカルを供給することにより窒化し、酸窒化膜を形成する工程と、
前記酸窒化膜を形成する工程の後、前記酸窒化膜表面に酸素ラジカルを供給する工程とよりなることを特徴とする基板処理方法により、または
請求項２に記載したように、
前記窒素ラジカルは、不活性ガスと窒素ガスの混合ガス中にプラズマを励起することにより形成されることを特徴とする請求項１記載の基板処理方法により、または
請求項３に記載したように、
前記プラズマはマイクロ波により励起されることを特徴とする請求項２記載の基板処理方法により、または
請求項４に記載したように、
前記水素ラジカルは、不活性ガスと酸素ガスの混合ガス中にプラズマを励起することにより形成されることを特徴とする請求項２または３記載の基板処理方法により、または
請求項５に記載したように、
前記酸窒化膜形成工程の後、前記プラズマの励起はいったん中断され、前記酸素ラジカルは、不活性ガスと酸素ガスの混合ガス中にマイクロ波プラズマを再び励起することにより形成されることを特徴とする請求項２記載の基板処理方法により、または
請求項６に記載したように、
前記酸化膜は、前記シリコン基板表面上の自然酸化膜であることを特徴とする請求項１〜５のうち、いずれか一項記載の基板処理方法により、または
請求項７に記載したように、
前記酸化膜は、前記シリコン基板表面に形成された化学酸化膜であることを特徴とする請求項１〜５のうち、いずれか一項記載の基板処理方法により、解決する。
［作用］
本発明によれば、酸化膜を窒素ラジカルにより窒化処理した結果、先に説明したターンアラウンド現象が生じＳｉ基板表面と酸窒化膜との間の界面が劣化した場合でも、酸素ラジカル処理を行うことにより、フラットバンド電圧等の電気特性が回復する。これは、酸素ラジカルがシリコン基板／酸窒化膜界面にまで到達し、シリコン基板と酸窒化膜との界面領域のダングリングボンド等の欠陥を終端することによるものと考えられる。このような酸素ラジカル処理により、形成された酸窒化膜には増膜が生じるが、窒化処理当初の酸化膜としてシリコン基板表面に存在する自然酸化膜あるいは化学酸化膜を使うことにより、形成された酸窒化膜の膜厚を最小限に止めることが可能である。
【００１３】
【発明の実施の形態】
［第１実施例］
図１は、本発明で使われるプラズマ基板処理装置１０の概略的構成を示す。
【００１４】
図１を参照するに、プラズマ基板処理装置１０は被処理基板Ｗを保持する基板保持台１２が形成された処理容器１１を有し、処理容器１１は排気ポート１１Ａにおいて排気される。
【００１５】
前記処理容器１１上には前記基板保持台１２上の被処理基板Ｗに対応して開口部が形成されており、前記開口部は、石英等の低損失セラミックよりなるカバープレート１３により塞がれている。
【００１６】
前記カバープレート１３はマイクロ波窓を形成し、前記カバープレート１３の外側には、ラジアルラインスロットアンテナあるいはホーンアンテナ等のマイクロ波アンテナ１５が形成されている。
【００１７】
動作時には、前記処理容器１１内部の処理空間は前記排気ポート１１Ａを介して排気することにより所定の処理圧に設定され、前記シャワープレート１４からＡｒやＫｒ等の不活性ガスと共に酸化ガスや窒化ガスが導入される。
【００１８】
さらに前記アンテナ１５から周波数が数ＧＨｚのマイクロ波を導入することにより、前記処理容器１１中において被処理基板Ｗの表面に高密度マイクロ波プラズマを励起する。プラズマをマイクロ波により励起することにより、図１の基板処理装置ではプラズマの電子温度が低く、被処理基板Ｗや処理容器１１内壁の損傷が回避できる。また、形成されたラジカルは被処理基板Ｗの表面に沿って径方向に流れ、速やかに排気されるため、ラジカルの再結合が抑制され、効率的で非常に一様な基板処理が、５５０°Ｃ以下の低温において可能になる。
【００１９】
図２（Ａ）〜（Ｃ）は、図１の基板処理装置１０を使った本発明の第１実施例による基板処理プロセスを示す。
【００２０】
図２（Ａ）を参照するに、シリコン基板２１を前記被処理基板Ｗとして前記基板処理装置１０の処理容器１１中に導入し、ガスリングからＫｒあるいはＡｒ，あるいはＨｅと酸素の混合ガスを導入し、これをマイクロ波プラズマ励起することにより原子状酸素Ｏ*を形成する。かかる原子状酸素Ｏ*により前記シリコン基板２１の表面を処理することにより、図２（Ｂ）に示すように、シリコン基板２１の表面にシリコン酸化膜２２を形成する。このようにして形成されたシリコン酸化膜２２は、４００℃程度の非常に低い基板温度で形成されたにもかかわらず、１０００℃以上の高温で形成された熱酸化膜に匹敵するリーク電流特性を有する。あるいは、前記シリコン酸化膜２２は熱酸化膜あるいは化学酸化膜あるいは自然酸化膜であってもよい。
【００２１】
次に図２（Ｃ）の工程において、図１の処理容器１１中にＡｒと窒素の混合ガスを供給し、基板温度を４００℃に設定してマイクロ波を供給することによりプラズマを励起する。
【００２２】
図２（Ｃ）の工程では、処理容器１１の内圧を７Ｐａに設定し、Ａｒガスを例えば１０００ＳＣＣＭの流量で、また窒素ガスを例えば４０ＳＣＣＭの流量で供給し、さらに２．４５ＧＨｚのマイクロ波を１５００Ｗの電力で供給する。その際、前記シャワープレート１４と被処理基板Ｗとの間隔は、例えば１０５ｍｍに設定される。その結果、前記シリコン酸化膜２２の表面が窒素ラジカルによる窒化処理を受け、シリコン酸窒化膜２２Ａに変換される。
【００２３】
図２（Ｃ）の工程は２０秒間以上、例えば４０秒間継続され、その結果、前記シリコン窒化膜２２Ａは成長し、ターンアラウンド点を過ぎるとシリコン窒化膜２２Ａの下のシリコン酸化膜２２中の酸素がシリコン基板２１中に侵入を開始する。
【００２４】
図３（Ａ）〜（Ｃ）は、ターンアラウンド点の前後におけるシリコン酸化膜２２およびシリコン窒化膜２２Ａの様子を概略的に示す。
【００２５】
図３（Ａ）〜（Ｃ）を参照するに、図３（Ａ）は図２（Ｂ）の工程に対応しており、シリコン基板２１上にシリコン酸化膜２２が形成された状態を示しているが、図３（Ｂ）は図２（Ｃ）の工程の初期の状態に対応し、前記シリコン酸化膜２２の表面が窒化され、薄いシリコン窒化膜２２Ａが形成されている。
【００２６】
これに対し、図３（Ｃ）は、ターンアラウンド点を超えた図２（Ｃ）の工程の後期の状態に対応し、シリコン窒化膜２２Ａの成長に伴って、シリコン酸化膜２２中の酸素がシリコン基板２１中に侵入し、見かけ上、シリコン酸化膜２２がシリコン基板２１中にシフトしたような状態になっている。図３（Ｂ）および３（Ｃ）中、Ａは当初のシリコン酸化膜２２とシリコン基板２１との境界面を示す。
【００２７】
勿論、図３（Ｃ）の状態ではシリコン酸化膜２２とシリコン基板２１との間には図３（Ｂ）のような明確で平坦な境界面は形成されず、多数のシリコンダングリングボンドが形成されていると考えられる。このようなダングリングボンドが存在すると膜の電気的特性は変化し、従ってこのようなＭＯＳトランジスタを形成した場合、トランジスタのしきい値電圧に変化が生じてしまう。
【００２８】
そこで、本発明では図２（Ｄ）の工程において、図２（Ａ）の工程と同様なＡｒガスと酸素ガスの混合ガスプラズマを形成し、原子状酸素Ｏ*を励起する。
【００２９】
このようにして励起された原子状酸素Ｏ*は、通常の酸素分子Ｏ2と異なり、シリコン酸窒化膜２２Ａ中を自由に通過することが可能で、容易にシリコン酸窒化膜２２Ａの下のシリコン酸化膜２２、さらにシリコン酸化膜２２とシリコン基板との界面近傍に到達し、ダングリングボンドを終端する。その結果、図２（Ｄ）のＯ2ラジカル処理を行った場合、シリコン酸化膜２２にターンアラウンド点を超えたプラズマ窒化処理を行って生じた特性の劣化を回復させることが可能になる。
【００３０】
図４は、このようにしてシリコン酸化膜に窒化処理およびＯ2ラジカル処理を行って得られた絶縁膜のリーク電流特性Ｊｇと酸化膜換算膜厚Ｔｅｑとの関係を示す。
【００３１】
図４を参照するに、シリコン酸化膜２２は当初（ｔ1＝０ｓｅｃ）１．８５ｎｍの膜厚を有しているが、前記窒化処理を１０秒間行い（ｔ2＝１０ｓｅｃ）、シリコン窒化膜２２Ａを形成することで酸化膜換算膜厚Ｔｅｑが約１．６５ｎｍまで減少するのがわかる。またその際のリーク電流値Ｊｇは、厚さが１．６５ｎｍのシリコン酸化に対して予期される値の半分程度に減少している。同様に、前記窒化処理を２０秒間行った場合（ｔ3＝２０ｓｅｃ）、シリコン酸化膜２２とシリコン窒化膜２２Ａとを含む絶縁膜全体の酸化膜換算膜厚Ｔｅｑはさらに減少し、しかもリーク電流Ｊｇはほとんど増大しないことがわかる。一方、前記窒化処理を４０秒間継続した場合には（ｔ4＝４０ｓｅｃ）、酸化膜換算膜厚Ｔｅｑはさらに減少し、１．５ｎｍに近づくのがわかる。この状態ではシリコン酸化膜２２中の酸素がＳｉ基板２１中に侵入し始めており、シリコン酸化膜２２とシリコン窒化膜２２Ａの合計の物理膜厚が増大し始める。これに伴い、図４中に破線の矢印で示すように、膜２２と２２Ａ全体の換算膜厚も増加に転じる。
【００３２】
これに対し、フラットバンド電圧と酸化膜換算膜厚Ｔｅｑとの関係を示す図５を参照するに、図２（Ｃ）の窒化処理時間が１０秒（ｔ2＝１０ｓｅｃ）までは、前記シリコン酸窒化膜２２Ａ上にポリシリコンゲート電極を形成したＭＯＳ構造のフラットバンド電圧は約−０．７９Ｖでほとんど変化しないのに対し、窒化処理時間が２０秒（ｔ３＝２０ｓｅｃ）になるとやや変化し、さらに窒化を行い窒化処理時間が４０秒（ｔ4＝４０ｓｅｃ）に達すると、−０．８０７Ｖまで急変することがわかる。これは先の図３（Ｃ）に示したターンアラウンドの効果であり、シリコン基板２１中にシリコン酸化膜２２中の酸素が侵入をはじめたことを意味している。
【００３３】
図５はまた、前記窒化処理を４０秒間行ったターンアラウンド点を超えた試料に対して図２（Ｄ）の酸素ラジカル処理を１０秒間行った場合のフラットバンド電圧を▲で示す。ただしこの酸素ラジカル処理は、１３０Ｐａの処理圧力下、基板温度を４００℃に設定し、Ａｒガスおよび酸素ガスをそれぞれ２０００ＳＣＣＭおよび２００ＳＣＣＭの流量で供給し、２．４５ＧＨｚのマイクロ波を２０００Ｗの電力で供給することにより実行している。またシャワープレート１４と被処理基板Ｗの間隔は１０５ｍｍに設定している。
【００３４】
図５を参照するに、ターンアラウンド点を超えた試料に対してこのような酸素ラジカル処理を行うことにより、フラットバンド電圧が、当初の−０．７９Ｖに近い−０．７９３Ｖ程度まで回復するのがわかる。
【００３５】
このようにして図２（Ｄ）の酸素ラジカル処理を行った酸窒化膜では、図４よりわかるように熱酸化膜換算膜厚が当初の場合よりも多少増大するが、膜中に窒素を導入した効果として、リーク電流の値が当初の酸化膜のものよりも改善されている。
［第２実施例］
図６（Ａ）〜（Ｃ）は、本発明の第２実施例による基板処理プロセスを示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００３６】
図６（Ａ）を参照するに、Ｓｉ基板２１の表面には自然酸化膜３２が形成されており、図６（Ｂ）の工程においてＡｒガスと窒素ガスの混合ガス中にプラズマを励起し、プラズマ励起に伴って形成された窒素ラジカルＮ*により、前記自然酸化膜３２の表面を窒化処理する。その結果、前記自然酸化膜３２は酸窒化膜３２Ａに変換される。
【００３７】
本実施例では、さらに図６（Ｃ）の工程において処理容器１１中にさらに酸素ガスを導入し、励起された原子状酸素Ｏ*により、酸窒化膜３２Ａを処理する。
【００３８】
このようにして形成された原子状酸素Ｏ*は、酸素分子と異なり、酸窒化膜３２Ａ中に容易に侵入でき、Ｓｉ基板２１と酸窒化膜３２Ａとの界面に到達してＳｉのダングリングボンドを効果的に終端する。
【００３９】
本実施例では、図６（Ａ）の段階でシリコン基板２１表面の酸化膜３２として非常に薄い自然酸化膜を使うことにより、リーク電流Ｊｇが図７中曲線２で示すように変化し、図６（Ｃ）の酸素ラジカル処理を行った終状態（図中▲で示す）における熱酸化膜換算膜厚Ｅｏｔ2が、図４に対応する曲線１の場合の熱酸化膜換算膜厚Ｅｏｔ1よりも実質的に小さくなる。
【００４０】
なお、本実施例においては図６（Ａ）の段階での酸化膜３２の膜厚が小さいことが肝要で、前記酸化膜３２としては自然酸化膜のみならず、化学酸化膜や、膜厚が１ｎｍ以下、好ましくは０．８ｎｍ以下、さらに好ましくは０．６ｎｍ以下の酸化膜であってもよい。
【００４１】
以上、本発明を好ましい実施例について説明したが、本発明は上記の課題に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【００４２】
【発明の効果】
本発明によれば、酸化膜の窒化処理に引き続いて形成された酸窒化膜に対して酸素ラジカル処理を行うことにより、酸窒化膜とシリコン基板の界面におけるダングリングボンド等の欠陥を解消することが可能になる。特に、酸窒化膜をターンアラウンドポイントを超えて形成した場合でも、かかる酸素ラジカル処理を行うことにより、かかる窒化膜の使用に伴うＭＯＳトランジスタのフラットバンド電圧およびしきい値電圧の変動が回復される。
【図面の簡単な説明】
【図１】本発明で使われる基板処理装置の構成を示す図である。
【図２】（Ａ）〜（Ｄ）は、本発明第１実施例による基板処理工程を示す図である。
【図３】（Ａ）〜（Ｄ）は、本発明第１実施例の基板処理工程の一部を拡大して示す概略図である。
【図４】本発明第１実施例の効果を説明する図である。
【図５】本発明第１実施例の効果を説明する図である。
【図６】（Ａ）〜（Ｃ）は、本発明の第２実施例による基板処理工程を示す図である。
【図７】本発明第２実施例の効果を説明する図である。
【符号の説明】
１０ 基板処理装置
１１ 処理室
１２ 基板保持台
１３ カバープレート
１５ アンテナ
２１ シリコン基板
２２，３２ 酸化膜
２２Ａ，３２Ａ 酸窒化膜
Claims (7)
- シリコン基板上の酸化膜表面を、窒素ラジカルを供給することにより窒化し、酸窒化膜を形成する工程と、
前記酸窒化膜を形成する工程の後、前記酸窒化膜表面に酸素ラジカルを供給する工程とよりなることを特徴とする基板処理方法。 - 前記窒素ラジカルは、不活性ガスと窒素ガスの混合ガス中にプラズマを励起することにより形成されることを特徴とする請求項１記載の基板処理方法。
- 前記プラズマはマイクロ波により励起されることを特徴とする請求項２記載の基板処理方法。
- 前記酸素ラジカルは、前記不活性ガスと酸素ガスの混合ガス中にプラズマを励起することにより形成されることを特徴とする請求項２または３記載の基板処理方法。
- 前記酸窒化膜形成工程の後、前記プラズマの励起はいったん中断され、前記酸素ラジカルは、不活性ガスと酸素ガスの混合ガス中にマイクロ波プラズマを再び励起することにより形成されることを特徴とする請求項２記載の基板処理方法。
- 前記酸化膜は、前記シリコン基板表面上の自然酸化膜であることを特徴とする請求項１〜５のうち、いずれか一項記載の基板処理方法。
- 前記酸化膜は、前記シリコン基板表面に形成された化学酸化膜であることを特徴とする請求項１〜５のうち、いずれか一項記載の基板処理方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002051746A JP2005235792A (ja) | 2002-02-27 | 2002-02-27 | 基板処理方法 |
| TW092104310A TWI290744B (en) | 2002-02-27 | 2003-02-27 | Method for processing substrate |
| AU2003211806A AU2003211806A1 (en) | 2002-02-27 | 2003-02-27 | Method for processing substrate |
| PCT/JP2003/002272 WO2003073492A1 (fr) | 2002-02-27 | 2003-02-27 | Procede de traitement de substrat |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002051746A JP2005235792A (ja) | 2002-02-27 | 2002-02-27 | 基板処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005235792A true JP2005235792A (ja) | 2005-09-02 |
Family
ID=27764320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002051746A Pending JP2005235792A (ja) | 2002-02-27 | 2002-02-27 | 基板処理方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2005235792A (ja) |
| AU (1) | AU2003211806A1 (ja) |
| TW (1) | TWI290744B (ja) |
| WO (1) | WO2003073492A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007037094A1 (en) * | 2005-09-29 | 2007-04-05 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device with nitride and oxide layers |
| JP2009545895A (ja) * | 2006-08-04 | 2009-12-24 | アプライド マテリアルズ インコーポレイテッド | 希ガスを含有するダブルプラズマ窒化物形成によるＣＭＯＳＳｉＯＮゲート誘電性能の改善 |
| JP2012079785A (ja) * | 2010-09-30 | 2012-04-19 | Tokyo Electron Ltd | 絶縁膜の改質方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3402881B2 (ja) * | 1995-11-24 | 2003-05-06 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4255563B2 (ja) * | 1999-04-05 | 2009-04-15 | 東京エレクトロン株式会社 | 半導体製造方法及び半導体製造装置 |
-
2002
- 2002-02-27 JP JP2002051746A patent/JP2005235792A/ja active Pending
-
2003
- 2003-02-27 TW TW092104310A patent/TWI290744B/zh not_active IP Right Cessation
- 2003-02-27 WO PCT/JP2003/002272 patent/WO2003073492A1/ja active Application Filing
- 2003-02-27 AU AU2003211806A patent/AU2003211806A1/en not_active Abandoned
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007037094A1 (en) * | 2005-09-29 | 2007-04-05 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device with nitride and oxide layers |
| JP2007123825A (ja) * | 2005-09-29 | 2007-05-17 | Toshiba Corp | 半導体装置の製造方法 |
| US7772129B2 (en) | 2005-09-29 | 2010-08-10 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device |
| US8557717B2 (en) | 2005-09-29 | 2013-10-15 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device |
| JP2009545895A (ja) * | 2006-08-04 | 2009-12-24 | アプライド マテリアルズ インコーポレイテッド | 希ガスを含有するダブルプラズマ窒化物形成によるＣＭＯＳＳｉＯＮゲート誘電性能の改善 |
| JP2012079785A (ja) * | 2010-09-30 | 2012-04-19 | Tokyo Electron Ltd | 絶縁膜の改質方法 |
| CN102446728A (zh) * | 2010-09-30 | 2012-05-09 | 东京毅力科创株式会社 | 绝缘膜的改性方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200308021A (en) | 2003-12-16 |
| WO2003073492A1 (fr) | 2003-09-04 |
| TWI290744B (en) | 2007-12-01 |
| AU2003211806A1 (en) | 2003-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7964514B2 (en) | Multiple nitrogen plasma treatments for thin SiON dielectrics | |
| JP4795407B2 (ja) | 基板処理方法 | |
| KR100993124B1 (ko) | 플라즈마 질화된 게이트 유전체의 두 단계 포스트 질화어닐링을 위한 개선된 제조 방법 | |
| JP4926219B2 (ja) | 電子デバイス材料の製造方法 | |
| US20080090425A9 (en) | Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics | |
| JP4606737B2 (ja) | 基材処理方法および電子デバイス用材料 | |
| KR100645306B1 (ko) | 기판 처리 방법 | |
| JP4408653B2 (ja) | 基板処理方法および半導体装置の製造方法 | |
| KR100486278B1 (ko) | 신뢰성이 향상된 게이트 산화막 형성방법 | |
| JP2009545895A (ja) | 希ガスを含有するダブルプラズマ窒化物形成によるＣＭＯＳＳｉＯＮゲート誘電性能の改善 | |
| US20060024864A1 (en) | Substrate processing method | |
| JP4048048B2 (ja) | 基板処理方法 | |
| JP2005235792A (ja) | 基板処理方法 | |
| JP2007201507A (ja) | 基板処理方法および基板処理装置 | |
| WO2007124197A2 (en) | Method for forming silicon oxynitride materials |