KR100978966B1 - 기판 처리 방법 및 기판 처리 장치 - Google Patents

기판 처리 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR100978966B1
KR100978966B1 KR1020087001857A KR20087001857A KR100978966B1 KR 100978966 B1 KR100978966 B1 KR 100978966B1 KR 1020087001857 A KR1020087001857 A KR 1020087001857A KR 20087001857 A KR20087001857 A KR 20087001857A KR 100978966 B1 KR100978966 B1 KR 100978966B1
Authority
KR
South Korea
Prior art keywords
substrate
processed
temperature
preheating
wafer
Prior art date
Application number
KR1020087001857A
Other languages
English (en)
Other versions
KR20080038311A (ko
Inventor
고이치 다카츠키
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20080038311A publication Critical patent/KR20080038311A/ko
Application granted granted Critical
Publication of KR100978966B1 publication Critical patent/KR100978966B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

기판 처리 장치의 처리실내에서, 피처리 기판을 탑재대에 탑재하고, 가열 수단에 의해 탑재대를 거쳐서 피처리 기판을 700℃ 이상의 프로세스 온도로 가열하면서 피처리 기판에 대해 처리를 실행하는 기판 처리 방법으로서, 처리실에 피처리 기판을 반입하고, 탑재대에 탑재한 상태에서 피처리 기판이 소정 온도에 달할 때까지 제 1 예비가열을 실행하고, 다음에, 탑재대의 기판 지지핀을 상승시키고 피처리 기판을 해당 기판 지지핀 상에 유지한 상태에서 제 2 예비가열을 실행하고, 그 후, 기판 지지핀을 하강시키고 피처리 기판을 탑재대에 탑재하여 플라즈마 산화 처리 등의 처리를 실행한다.

Description

기판 처리 방법 및 기판 처리 장치{SUBSTRATE PROCESSING METHOD AND SUBSTRATE PROCESSING APPARATUS}
본 발명은 기판 처리 방법에 관한 것으로서, 상세하게는 반도체 웨이퍼 등의 피처리 기판에 대해, 성막 등의 처리를 실행하는 기판 처리 방법에 관한 것이다.
피처리 기판인 반도체 웨이퍼(이하, 단지 「웨이퍼」로 기재하는 경우가 있음)에 대해 CVD 등의 방법에 의해서 성막을 실행하는 성막 장치에서는 웨이퍼를 탑재하는 기판 탑재대로서의 서셉터에 가열 수단이 구비되어 있고, 이 서셉터를 가열하는 것에 의해 간접적으로 웨이퍼를 가열하면서, 각종 성막 반응을 진행시킨다. 서셉터는 열전도성이 우수한 AlN 등의 세라믹계 재료에 의해 구성되어 있으며, 예를 들면 700℃ 이상의 처리온도까지 피처리 기판을 가열할 수 있다.
최근에는 웨이퍼의 사이즈가 200㎜ 내지 300㎜로 대형화되어 있으며, 그것에 수반해서 성막할 때의 가열시(승온공정)의 온도변화에 따라, 웨이퍼에 휨이 잘 발생하게 된다. 이와 같이 웨이퍼에 휨이 발생하면, 반송시에 웨이퍼의 위치 어긋남 등을 야기하고, 서셉터에 탑재했을 때에, 웨이퍼의 주연부 등이 서셉터와 접촉하 여, 파손이나 파티클 오염을 발생시키는 원인이 된다. 따라서, 웨이퍼를 가열 처리하는 프로세스에 있어서 웨이퍼에 휨이 생기지 않도록 하는 것은 매우 중요하다.
이 때문에, 웨이퍼를 처리실내에 반입한 후, 기판 지지핀상에 유지한 상태에서 제 1 예비가열을 실행하고, 다음에, 기판 지지핀을 강하시키고 웨이퍼를 탑재대에 탑재하여 제 2 예비가열을 실행하는 CVD 성막 방법이 제안되어 있다(예를 들면, 일본국 특허공개공보 제2003-77863호).
상기 일본국 특허공개공보 제2003-77863호에 기재된 2단계의 예비가열을 실행하는 방법은 기판의 휨을 회피하는데 있어서 우수한 방법이다. 그러나, 웨이퍼의 급격한 온도상승을 회피하기 위해, 웨이퍼 지지핀에 의해 웨이퍼를 탑재대로부터 이간시킨 상태에서 제 1 예비가열을 하기 때문에, 예비가열에 시간이 소요되고, 특히 프로세스 온도가 700℃ 이상의 고온인 경우에는 스루풋을 희생시킬 수 밖에 없어, 그 개선이 요망되고 있었다.
따라서, 본 발명의 목적은 700℃ 이상의 고온으로 기판을 처리하는 경우에, 승온과정에서 웨이퍼의 휨을 확실하게 방지하고, 또한 높은 스루풋에서의 처리가 가능한 기판 처리 방법을 제공하는 것에 있다.
본 발명의 제 1 관점은 기판 처리 장치의 처리실내에서, 피처리 기판을 탑재대에 탑재한 상태에서 제 1 예비가열을 실행하는 공정과, 상기 탑재대의 기판 지지핀을 상승시키고 피처리 기판을 해당 기판 지지핀 상에 유지한 상태에서 제 2 예비가열을 실행하는 공정과, 상기 기판 지지핀을 하강시키고 피처리 기판을 상기 탑재대에 탑재하여 700℃ 이상의 프로세스 온도로 가열하면서 처리를 실행하는 공정을 포함하는 기판 처리 방법을 제공한다.
또한, 본 발명의 제 2 관점은 기판 처리 장치의 처리실내에서, 피처리 기판을 탑재대에 탑재한 상태에서 소정 시간 소요하여 피처리 기판에 휨이 발생하지 않는 온도영역에서 제 1 예비가열을 실행하는 공정과, 상기 탑재대의 기판 지지핀을 상승시키고 해당 기판 지지핀상에 피처리 기판을 유지한 상태에서 피처리 기판에 휨이 발생하기 쉬운 온도영역에서 제 2 예비가열을 실행하는 공정과, 상기 기판 지지핀을 하강시키고 피처리 기판을 상기 탑재대에 탑재하여 700℃ 이상의 프로세스 온도로 가열하면서 처리를 실행하는 공정을 포함하는 기판 처리 방법을 제공한다.
또한, 본 발명의 제 3 관점은 기판 처리 장치의 처리실내에 피처리 기판을 반입하고, 피처리 기판을 제 1 포지션에 위치시키는 제 1 공정과, 상기 제 1 포지션에서 제 2 포지션으로 바꾸어 피처리 기판을 가열하는 제 2 공정과, 상기 제 2 포지션에서 제 3 포지션으로 바꾸어 피처리 기판을 가열하는 제 3 공정과, 상기 제 3 포지션에서 제 4 포지션으로 바꾸어 피처리 기판을 가열하면서 700℃ 이상의 프로세스 온도로 처리하는 제 4 공정을 포함하는 기판 처리 방법을 제공한다.
상기 제 3 관점에 있어서, 상기 제 2 포지션 및 상기 제 4 포지션은 피처리 기판을 상기 탑재대에 탑재한 위치이고, 상기 제 3 포지션은 피처리 기판을 상기 탑재대의 위쪽에 지지한 위치여도 좋다.
상기 제 1 및 제 2 관점에 있어서, 피처리 기판이 실리콘 기판이고, 상기 제 1 예비가열에서의 가열온도가 600℃ 미만인 것이 바람직하다.
상기 제 3 관점에 있어서, 피처리 기판이 실리콘 기판이고, 상기 제 2 공정에서의 가열온도가 600℃ 미만인 것이 바람직하다.
상기 제 1 관점 내지 제 3 관점에 있어서, 상기 프로세스 온도가 700℃∼1100℃인 것이 바람직하다. 또한, 상기 기판 처리 장치는 피처리 기판에 대해, 처리 가스의 플라즈마를 작용시켜 처리를 실행하는 플라즈마 처리 장치인 것이 바람직하다. 이 경우, 상기 플라즈마는 복수의 슬롯을 갖는 평면 안테나에 있어서 상기 처리실내에 마이크로파를 도입하여 형성되는 것이 바람직하다.
또한, 제 1 관점 내지 제 3 관점에 있어서, 처리압력이 53.3Pa보다 크고 101325Pa 이하인 것이 바람직하다.
또한, 상기 제 1 및 제 2 관점에 있어서, 상기 제 1 예비가열을 실행하는 공정에서는 피처리 기판을 제 1 온도까지 승온하고, 상기 제 2 예비가열을 실행하는 공정에서는 피처리 기판을 제 2 온도까지 승온하며, 상기 제 1 온도는 상기 제 2 온도보다 낮은 온도인 것이 바람직하다. 이 경우, 상기 제 1 온도는 600℃ 미만의 온도인 것이 더욱 바람직하고, 상기 제 2 온도는 600℃를 넘는 온도인 것이 더욱 바람직하다.
또한, 상기 제 1 예비가열을 실행하는 공정에서는 피처리 기판을 제 1 압력 조건하에서 승온시키고, 상기 제 2 예비가열을 실행하는 공정에서는 피처리 기판을 제 2 압력 조건하에서 승온시킴과 동시에, 상기 제 1 압력 조건은 상기 제 2 압력 조건보다 낮은 압력으로 하는 것이 바람직하다.
또한, 상기 제 1 예비가열을 실행하는 공정과 상기 제 2 예비가열을 실행하는 공정은 동일한 압력 조건에서 피처리 기판을 승온시키는 것이 바람직하다.
또한, 상기 제 2 예비가열을 실행하는 공정은 피처리 기판을 소정 시간 가열하여 해당 피처리 기판에 휨을 형성하는 단계와, 또한 피처리 기판을 소정 시간 가열하여 해당 피처리 기판의 휨을 되돌리는 공정을 포함하는 것이 바람직하다.
본 발명의 제 4 관점은 컴퓨터 상에서 동작하며, 실행시에, 기판 처리 장치의 처리실내에서, 피처리 기판을 탑재대에 탑재한 상태에서 제 1 예비가열을 실행하는 공정과, 상기 탑재대의 기판 지지핀을 상승시키고 피처리 기판을 해당 기판 지지핀 상에 유지한 상태에서 제 2 예비가열을 실행하는 공정과, 상기 기판 지지핀을 하강시키고 피처리 기판을 상기 탑재대에 탑재하여 700℃ 이상의 프로세스 온도로 가열하면서 처리를 실행하는 공정을 포함하는 기판 처리 방법이 실행되도록 상기 기판 처리 장치를 제어하는 제어 프로그램을 제공한다.
본 발명의 제 5 관점은 컴퓨터 상에서 동작하는 제어 프로그램이 기억된 컴퓨터 판독 가능한 기억 매체로서, 상기 제어 프로그램은 실행시에, 기판 처리 장치의 처리실내에서, 피처리 기판을 탑재대에 탑재한 상태에서 제 1 예비가열을 실행하는 공정과, 상기 탑재대의 기판 지지핀을 상승시키고 피처리 기판을 해당 기판 지지핀 상에 유지한 상태에서 제 2 예비가열을 실행하는 공정과, 상기 기판 지지핀을 하강시키고 피처리 기판을 상기 탑재대에 탑재하여 700℃ 이상의 프로세스 온도로 가열하면서 처리를 실행하는 공정을 포함하는 기판 처리 방법이 실행되도록 상기 기판 처리 장치를 제어하는 것을 특징으로 하는 컴퓨터 판독 가능한 기억 매체를 제공한다.
본 발명의 제 6 관점은 피처리 기판을 탑재하는 탑재대를 구비한 진공배기 가능한 처리실과, 상기 탑재대의 기판 탑재면에 대해 돌출 함몰 가능하게 마련되고 기판 탑재면으로부터 돌출된 상태에서 피처리 기판을 지지하는 기판 지지핀과, 상기 처리실내에서, 피처리 기판을 탑재대에 탑재한 상태에서 제 1 예비가열을 실행하는 공정과, 상기 탑재대의 기판 지지핀을 상승시키고 피처리 기판을 해당 기판 지지핀 상에 유지한 상태에서 제 2 예비가열을 실행하는 공정과, 상기 기판 지지핀을 하강시키고 피처리 기판을 상기 탑재대에 탑재하여 700℃ 이상의 프로세스 온도로 가열하면서 처리를 실행하는 공정을 포함하는 기판 처리 방법이 실행되도록 제어하는 제어부를 구비한 기판 처리 장치를 제공한다.
본 발명의 기판 처리 방법에 따르면, 피처리 기판을 탑재대에 일단 탑재하여 소정온도까지 제 1 예비가열을 실행한 후, 탑재대의 기판 지지핀을 상승시키고 피처리 기판을 해당 기판 지지핀 상에 유지한 상태에서 제 2 예비가열을 실행한다. 제 2 예비가열에서는 피처리 기판이 탑재대상에 탑재되어 있지 않고, 기판 지지핀 상에 지지되어 있기 때문에, 승온과정에서 기판에 휨(왜곡)이 형성되기 쉬운 온도영역을 제 2 예비가열에서 통과시키는 것에 의해서 피처리 기판에 휨이 발생해도 파손이나 파티클 오염을 회피할 수 있다.
또한, 피처리 기판에 형성된 휨은 피처리 기판을 기판 지지핀의 위에 지지한 상태에서 완만하게 승온이 실행되는 제 2 예비가열의 과정에서 해소시킬 수 있다. 따라서, 피처리 기판이 대형이라도 휨의 발생을 확실하게 방지할 수 있다.
또한, 피처리 기판을 탑재대에 탑재한 상태에서 제 1 예비가열을 실행하는 것에 의해, 이 온도영역에서의 승온 시간이 짧아져, 처리의 스루풋을 향상시킬 수 있다.
도 1은 본 발명에 이용 가능한 플라즈마 처리 장치의 일예를 나타내는 개략 단면도.
도 2는 평면 안테나 부재의 설명에 관한 도면.
도 3은 본 발명 방법의 수순의 일예를 나타내는 흐름도.
도 4a는 웨이퍼를 챔버내에 반입하고, 제 1 포지션에서 웨이퍼 지지핀에 수수한 상태를 나타내는 모식도.
도 4b는 웨이퍼 지지핀을 하강시키고, 제 2 포지션에서 웨이퍼를 예비가열하고 있는 상태를 나타내는 모식도.
도 4c는 웨이퍼 지지핀을 상승시키고, 제 3 포지션에서 웨이퍼를 예비가열하고 있는 상태를 나타내는 모식도.
도 4d는 웨이퍼 지지핀을 하강시키고, 제 4 포지션에서 웨이퍼에 대해 플라즈마 처리를 실행하고 있는 상태를 나타내는 모식도.
도 5는 도 3의 흐름도에 대응하는 타이밍도.
도 6은 본 발명 방법과 비교 방법에 있어서의 웨이퍼 지지핀(60)의 위치를 병렬적으로 나타내는 타이밍도.
도 7은 웨이퍼를 연속 처리한 경우의 파티클 수의 측정 결과를 나타내는 그래프도.
도 8은 본 발명에 이용 가능한 열처리 장치의 일예를 나타내는 개략 단면도.
도 9는 본 발명에 이용 가능한 CVD 장치의 일예를 나타내는 개략 단면도.
이하, 적절히 첨부 도면을 참조하여 본 발명의 실시형태에 대해 구체적으로 설명한다. 도 1은 본 발명에 적절하게 이용 가능한 플라즈마 처리 장치의 일예를 모식적으로 나타내는 단면도이다. 이 플라즈마 처리 장치(100)는 복수의 슬롯을 갖는 평면 안테나, 특히 RLSA(Radial Line S1ot Antenna; 래디얼 라인 슬롯 안테나)를 통해 처리실내에 마이크로파를 도입하여 플라즈마를 발생시키는 것에 의해, 고밀도이고 또한 저전자 온도의 마이크로파 여기 플라즈마를 발생시킬 수 있는 RLSA 마이크로파 플라즈마 처리 장치로서 구성되어 있으며, 1×1010∼5×1012/㎤의 플라즈마 밀도이고, 또한 0.7∼2eV의 전자온도를 갖는 플라즈마에 의한 처리가 가능하다.
본 실시형태에 있어서, 플라즈마 처리 장치(100)는 산소함유 가스 플라즈마에 의해 산화 처리를 실행하는 플라즈마 산화 처리 장치로서 구성되어 있으며, 예를 들면 MOS 트랜지스터, MOSFET(전계 효과형 트랜지스터) 등의 각종 반도체 장치 의 제조과정에 있어서의 게이트 절연막의 형성 등의 목적으로 적절하게 이용 가능한 것이다.
상기 플라즈마 처리 장치(100)는 기밀하게 구성되며, 접지된 대략 원통형상의 챔버(1)를 갖고 있다. 챔버(1)의 바닥벽(1a)의 대략 중앙부에는 원형의 개구부(10)가 형성되어 있으며, 바닥벽(1a)에는 이 개구부(10)와 연통하며 아래쪽을 향해 돌출된 배기실(11)이 마련되어 있다.
챔버(1)내에는 피처리 기판인 웨이퍼(W)를 수평으로 지지하기 위한 AlN 등의 세라믹스로 이루어지는 서셉터(2)가 마련되어 있다. 이 서셉터(2)는 배기실(11)의 바닥부 중앙으로부터 위쪽으로 연장하는 원통형상의 AlN 등의 세라믹스로 이루어지는 지지부재(3)에 의해 지지되어 있다. 서셉터(2)의 외연부에는 웨이퍼(W)를 가이드하기 위한 가이드링(4)이 마련되어 있다.
서셉터(2)에는 저항 가열형의 히터(5)가 매립되어 있으며, 이 히터(5)는 히터 전원(5a)으로부터 급전(給電)되는 것에 의해 서셉터(2)를 가열하고, 그 열로 피처리 기판인 웨이퍼(W)를 가열한다. 또한, 서셉터(2)에는 열전쌍(6)이 배비되어 있으며, 웨이퍼(W)의 가열온도를 예를 들면 실온에서 1100℃까지의 범위에서 온도 제어 가능하게 되어 있다.
서셉터(2)에는 웨이퍼(W)를 지지하여 승강시키기 위한 기판 지지 부재로서, 3개(2개만 도시)의 웨이퍼 지지핀(60)이 서셉터(2)의 표면에 대해 돌출 함몰 가능하게 마련되고, 이들 웨이퍼 지지핀(60)은 지지판(61)에 고정되어 있다. 그리고, 웨이퍼 지지핀(60)은 에어 실린더 등의 구동 기구(62)에 의해 지지판(61)을 거쳐서 승강된다.
챔버(1)의 내주에는 석영으로 이루어지는 원통형상의 라이너(7)가 마련되며, 챔버 구성 재료에 의한 금속오염을 방지하고 있다. 또한, 서셉터(2)의 외주측에는 챔버(1)내를 균일하게 배기하기 위해, 다수의 관통구멍(도시하지 않음)이 형성된 배플 플레이트(8)가 환상으로 마련되어 있다. 이 배플 플레이트(8)는 복수의 지주(9)에 의해 지지되어 있다.
챔버(1)의 측벽에는 환상을 이루는 가스 도입 부재(15)가 마련되어 있고, 이 가스 도입 부재(15)에는 가스 공급계(16)가 접속되어 있다. 또, 가스 도입 부재(15)는 노즐형상 또는 샤워형상으로 배치해도 좋다. 가스 공급계(16)는 예를 들면 희가스 공급원(17), 산소함유 가스 공급원(18)을 갖고 있으며, 희가스나 산소함유 가스가 각각 가스라인(20)을 거쳐서 가스 도입 부재(15)에 이르고, 가스 도입 부재(15)로부터 챔버(1)내에 도입된다. 가스라인(20)의 각각에는 매스플로 콘트롤러(21) 및 그 전후의 개폐밸브(22)가 마련되어 있다.
상기 산소함유 가스로서는 예를 들면 O2 가스 등을 이용할 수 있다. 또, O2 가스(22)에 부가하여 H2 가스 등을 이용하는 것도 가능하며, 이 경우에는 O2와 H2는 별개의 가스 공급원으로부터 각각 도입한다. 또한, 상기 희가스로서는 예를 들면 Ar 가스, Kr 가스, Xe 가스, He 가스 등을 이용할 수 있다.
상기 배기실(11)의 측면에는 배기관(23)이 접속되어 있으며, 이 배기관(23)에는 고속 진공 펌프를 포함하는 배기 장치(24)가 접속되어 있다. 그리고 이 배기 장치(24)를 작동시키는 것에 의해 챔버(1)내의 가스가, 배플 플레이트(8)를 거쳐 배기실(11)의 공간(11a)내로 균일하게 배출되며, 배기관(23)을 거쳐서 배기된다. 이것에 의해 챔버(1)내를 소정의 진공도, 예를 들면 0.133Pa까지 고속으로 감압하는 것이 가능하게 되어 있다.
챔버(1)의 측벽에는 플라즈마 처리 장치(100)에 인접하는 반송실(도시하지 않음)과의 사이에서 웨이퍼(W)의 반입/반출을 실행하기 위한 반입출구(25)와, 이 반입출구(25)를 개폐하는 게이트밸브(26)가 마련되어 있다.
챔버(1)의 상부는 개구부로 되어 있고, 이 개구부에는 환상의 상부 플레이트(27)가 접합된다. 상부 플레이트(27)의 내주 하부는 내측의 챔버내 공간을 향해 돌출되며, 환상의 지지부(27a)를 형성하고 있다. 이 지지부(27a) 상에 유전체, 예를 들면 석영이나 Al2O3, AlN 등의 세라믹스로 이루어지고, 마이크로파를 투과하는 마이크로파 투과판(28)이 밀봉 부재(29)를 거쳐서 기밀하게 마련되어 있다. 따라서, 챔버(1)내는 기밀하게 유지된다.
투과판(28)의 위쪽에는 서셉터(2)와 대향하도록 원판형상의 평면 안테나부재(31)가 마련되어 있다. 이 평면 안테나부재(31)는 챔버(1)의 측벽 상단에 걸어 고정되어 있다. 평면 안테나부재(31)는 예를 들면 표면이 금 또는 은도금된 동판 또는 알루미늄판으로 이루어지고, 마이크로파를 방사하는 다수의 슬롯형상의 마이크로파 방사 구멍(32)이 소정의 패턴으로 관통되어 형성된 구성으로 되어 있다.
마이크로파 방사 구멍(32)은 예를 들면 도 2에 나타내는 바와 같이 긴홈형상 을 이루며, 전형적으로는 인접하는 마이크로파 방사 구멍(32)끼리가 「T」자 형상으로 배치되고, 이들 복수의 마이크로파 방사 구멍(32)이 동심원형상으로 배치되어 있다. 마이크로파 방사 구멍(32)의 길이나 배열 간격은 마이크로파의 파장(λg)에 따라 결정되며, 예를 들면 마이크로파 방사 구멍(32)의 간격은 λg/4, λg/2 또는 λg로 되도록 배치된다. 또, 도 2에 있어서, 동심원형상으로 형성된 인접하는 마이크로파 방사 구멍(32)끼리의 간격을 △r로 나타내고 있다. 또한, 마이크로파 방사 구멍(32)은 원형형상, 원호형상 등의 다른 형상이어도 좋다. 또한, 마이크로파 방사 구멍(32)의 배치형태는 특히 한정되지 않으며, 동심원형상 이외에 예를 들면 나선형상, 방사상으로 배치할 수도 있다.
이 평면 안테나부재(31)의 상면에는 진공보다 큰 유전율을 갖는 지파재(遲波材)(33)가 마련되어 있다. 이 지파재(33)는 진공 중에서는 마이크로파의 파장이 길게 되기 때문에, 마이크로파의 파장을 짧게 하여 플라즈마를 조정하는 기능을 갖고 있다. 또, 평면 안테나부재(31)와 투과판(28)의 사이, 또 지파재(33)와 평면 안테나부재(31)의 사이는 각각 밀착시켜도 이간시켜도 좋다.
챔버(1)의 상면에는 이들 평면 안테나부재(31) 및 지파재(33)를 덮도록, 예를 들면 알루미늄이나 스테인리스강 등의 금속재로 이루어지는 쉴드덮개(34)가 마련되어 있다. 챔버(1)의 상면과 쉴드덮개(34)는 밀봉 부재(35)에 의해 밀봉되어 있다. 쉴드덮개(34)에는 냉각수 유로(34a)가 형성되어 있으며, 그곳에 냉각수를 통류시켜 쉴드덮개(34), 지파재(33), 평면 안테나부재(31) 및 투과판(28)을 냉각하는 것에 의해, 평면 안테나부재(31)의 변형이나, 쉴드덮개(34), 지파재(33) 및 투 과판(28)의 파손을 방지하여, 안정된 플라즈마를 형성할 수 있도록 되어 있다. 또, 쉴드덮개(34)는 접지되어 있다.
쉴드덮개(34)의 상부벽의 중앙에는 개구부(36)가 형성되어 있고, 이 개구부(36)에는 도파관(37)이 접속되어 있다. 이 도파관(37)의 단부에는 매칭회로(38)를 거쳐서 마이크로파를 발생하는 마이크로파 발생 장치(39)가 접속되어 있다. 이것에 의해, 마이크로파 발생 장치(39)에서 발생한, 예를 들면 주파수 2.45㎓인 마이크로파가 도파관(37)을 거쳐서 상기 평면 안테나부재(31)에 전파되도록 되어 있다. 마이크로파의 주파수로서는 8.35㎓, 1.98㎓ 등을 이용하는 것도 가능하다.
도파관(37)은 상기 쉴드덮개(34)의 개구부(36)로부터 위쪽으로 연장하는 단면이 원형형상인 동축 도파관(37a)과, 이 동축 도파관(37a)의 상단부에 모드 변환기(40)를 거쳐서 접속된 수평방향으로 연장하는 직사각형 도파관(37b)을 갖고 있다. 직사각형 도파관(37b)과 동축 도파관(37a)의 사이의 모드 변환기(40)는 직사각형 도파관(37b)내를 TE 모드로 전파하는 마이크로파를 TEM 모드로 변환하는 기능을 갖고 있다. 동축 도파관(37a)의 중심에는 내부도체(41)가 연장되어 있으며, 내부도체(41)는 그 하단부에 있어서 평면 안테나부재(31)의 중심에 접속 고정되어 있다. 이것에 의해, 마이크로파는 동축 도파관(37a)의 내부도체(41)를 거쳐서 평면 안테나부재(31)로 방사상으로 효율좋게 균일하게 전파된다.
플라즈마 처리 장치(100)의 각 구성부는 CPU를 구비한 프로세스 콘트롤러(50)에 접속되어 제어되는 구성으로 되어 있다. 프로세스 콘트롤러(50)에는 공정 관리자가 플라즈마 처리 장치(100)를 관리하기 위해 커맨드의 입력조작 등을 실 행하는 키보드나, 플라즈마 처리 장치(100)의 가동상황을 가시화하고 표시하는 디스플레이 등으로 이루어지는 사용자 인터페이스(51)가 접속되어 있다.
또한, 프로세스 콘트롤러(50)에는 플라즈마 처리 장치(100)에서 실행되는 각종 처리를 프로세스 콘트롤러(50)의 제어에 의해 실현하기 위한 제어 프로그램(소프트웨어)이나 처리 조건 데이터 등이 기록된 레시피가 저장된 기억부(52)가 접속되어 있다.
그리고, 필요에 따라서, 사용자 인터페이스(51)로부터의 지시 등으로 임의의 레시피를 기억부(52)로부터 호출하여 프로세스 콘트롤러(50)에 실행시킴 으로써, 프로세스 콘트롤러(50)의 제어 하에 플라즈마 처리 장치(100)에서의 원하는 처리가 실행된다. 또한, 상기 제어 프로그램이나 처리 조건 데이터 등의 레시피는 컴퓨터 판독 가능한 기억 매체, 예를 들면 CD-ROM, 하드 디스크, 플렉시블 디스크, 플래시 메모리 등에 저장된 상태의 것을 이용하거나, 혹은 다른 장치로부터, 예를 들면 전용회선을 거쳐서 수시로 전송시켜 온라인에서 이용하는 것도 가능하다.
이와 같이 구성된 RLSA 방식의 플라즈마 처리 장치(100)에 있어서는 웨이퍼(W)의 실리콘(다결정 실리콘 또는 단결정 실리콘)을 산화하여 실리콘 산화막을 형성하는 처리를 실행할 수 있다. 이하, 그 수순에 대해, 도 3∼도 5를 참조하면서 설명한다. 또, 도 3은 플라즈마 산화 처리의 공정의 개요를 나타내는 흐름도이며, 도 4a 내지 도 4d는 주요공정에 있어서의 챔버(1)내의 상태를 설명하는 모식도이고, 도 5는 각 공정에 있어서의 가스유량, 압력, 마이크로파 파워 및 웨이퍼 지지핀(60)의 위치를 나타내는 타이밍도이다.
우선, 도 4a에 나타내는 바와 같이, 게이트밸브(26)를 열림으로 하여 감압 상태로 유지된 반송실(70)로부터 반출입구(25)를 거쳐, 반송 장치(71)에 의해 웨이퍼(W)를 챔버(1)내에 반입한다(스텝 S11). 그리고, 웨이퍼 지지핀(60)을 상승시키고, 제 1 포지션에서 웨이퍼(W)를 수취한다(스텝 S12).
다음에, 게이트밸브(26)를 닫고, 희가스 공급원(17)으로부터 Ar 가스를 소정 유량, 예를 들면 1000mL/min(sccm)으로 챔버(1)내에 도입함과 동시에, 챔버(1)내를 배기하고, 소정압력 예를 들면 126.6Pa(950mTorr)로 유지한다(스텝 S13). 계속해서, 도 4b에 나타내는 바와 같이, 웨이퍼 지지핀(60)을 하강시키고 웨이퍼(W)를 서셉터(2)상에 탑재하여 제 2 포지션으로 한다(스텝 S14). 이 제 2 포지션이 웨이퍼(W)에 대해 처리를 실행하기 위한 프로세스 포지션이다.
이 제 2 포지션(즉, 서셉터(2)상에 웨이퍼(W)를 탑재한 상태)에서 제 1 예비가열을 실행한다(스텝 S15). 제 1 예비가열은 웨이퍼(W)에 휨이 발생하는 온도의 바로 앞, 즉 웨이퍼(W)에 휨이 발생하지 않는 온도영역에서 실행한다. 예를 들면, 실리콘 웨이퍼의 경우에는 약 600℃에서 방사율(열흡수율)이 최대로 되고, 이 온도 부근에서 가장 휨이 잘 발생하므로, 그 직전의 온도 예를 들면 600℃미만, 더욱 구체적으로는 웨이퍼(W)가 400℃ 이상, 바람직하게는 400℃∼550℃로 될 때까지 가열을 실행한다. 웨이퍼(W)의 위에 이미 막을 갖는 경우나, 실리콘 웨이퍼 이외의 기판을 처리하는 경우에는 방사율이 다르므로, 미리 방사율을 측정해 두는 것에 의해, 제 1 예비가열공정에 있어서의 최적의 가열온도를 결정할 수 있다. 제 1 예비가열의 시간은 서셉터(2)의 온도나 기판의 종류, 막 종류 등에 따라서 변화하지만, 예를 들면 5초 이상 30초 이하, 바람직하게는 15초 이상 25초 이하로 할 수 있다.
이와 같이, 제 1 예비가열은 웨이퍼(W)를 서셉터(2)상에 탑재한 상태에서 실행되므로, 서셉터(2)로부터의 직접적인 열 전달에 의해서, 승온속도가 빠르고, 단시간에서의 가열이 가능하게 된다. 따라서, 스루풋을 높일 수 있다. 또한, 웨이퍼(W)의 휨은 방사율이 최대로 되는 온도영역에서 발생하기 쉽지만, 제 1 예비가열은 그 직전까지의 승온과정이기 때문에, 이 단계에서 웨이퍼(W)의 휨은 거의 발생하지 않는다. 따라서, 휨에 의해서 웨이퍼(W)의 주연부와 서셉터(2)가 접촉하여, 웨이퍼(W)의 파손이나 파티클 오염이 발생한다고 하는 문제도 잘 발생하지 않는다.
그 후, 도 4c에 나타내는 바와 같이, 웨이퍼 지지핀(60)을 상승시키고(스텝 S16), 웨이퍼(W)를 서셉터(2)로부터 이간시킨 상태(제 3 포지션)로 유지하여 제 2 예비가열을 실행한다(스텝 S17). 이 제 3 포지션은 반송 장치(71)와의 사이에서 웨이퍼(W)의 수수를 실행하는 제 1 포지션과 달라도 좋지만, 제 1 포지션과 동일한 포지션으로 하는 것이 바람직하다. 이 스텝 S17에서는 웨이퍼(W)가 프로세스 온도에 도달할 때까지의 동안, 웨이퍼(W)를 수수 포지션에 배치하는 것에 의해서, 웨이퍼(W)의 급격한 승온에 의해 웨이퍼(W)의 센터와 에지의 온도차가 커지는 것을 억제한다. 즉, 웨이퍼(W)에 가장 휨이 잘 발생하는 조건인 웨이퍼(W)의 방사율이 최대로 되는 온도영역을 수수 포지션에서 통과시킨다. 즉, 이것에 의해, 웨이퍼(W)에 휨이 발생해도, 그대로 진행하지 않아, 오히려 제 2 예비가열의 동안에 휨을 해소시킬 수 있다. 또, 제 2 예비가열의 동안에 휨이 발생해도, 웨이퍼(W)는 웨이퍼 지지핀(60)상에 지지된 상태에 있기 때문에, 웨이퍼(W)의 주연부와 서셉터(2)가 접 촉하여 파손이나 파티클 오염의 문제가 생기거나, 웨이퍼(W)의 위치 어긋남 등의 문제가 생기는 일이 없다. 제 2 예비가열의 시간은 서셉터(2)의 온도나 기판의 종류, 막 종류 등에 따라서 변화하지만, 예를 들면 10초 이상 120초 이하, 바람직하게는 30초 이상 70초 이하로 할 수 있다.
다음에, 웨이퍼 지지핀(60)을 하강시키고, 도 4d에 나타내는 바와 같이 웨이퍼(W)를 서셉터(2)에 탑재하여 제 4 포지션으로 한다(스텝 S18). 이 상태에서, 압력을 106.6Pa까지 감압하고, 가스 공급계(16)의 산소함유 가스 공급원(18)으로부터 예를 들면 O2 가스를 소정의 유량으로 가스 도입 부재(15)를 거쳐서 챔버(1)내에 도입하고, 가스유량이 안정화할 때까지 대기한다(스텝 S19). 이 가스 안정화 공정의 시간은 예를 들면 5초 이상 50초 이하, 바람직하게는 10초 이상 30초 이하로 할 수 있다.
그리고, 마이크로파 파워를 온(ON)으로 하여 플라즈마를 착화하고, 웨이퍼 처리를 개시한다(스텝 S20).
즉, 마이크로파 발생 장치(39)로부터의 마이크로파를, 매칭 회로(38)를 경유해서 도파관(37)에 인도하고, 직사각형 도파관(37b), 모드 변환기(40), 및 동축 도파관(37a)을 순차 통과시켜 내부도체(41)를 거쳐서 평면 안테나부재(31)에 공급하며, 평면 안테나부재(31)의 마이크로파 방사 구멍(32)으로부터 투과판(28)을 거쳐서 챔버(1)내에 있어서의 웨이퍼(W)의 상측공간에 방사시킨다. 마이크로파는 직사각형 도파관(37b)내에서는 TE 모드로 전파하고, 이 TE 모드의 마이크로파는 모드 변환기(40)에서 TEM 모드로 변환되어, 동축 도파관(37a)내를 평면 안테나부재(31)를 향해 전파되어 간다. 이 때의 마이크로파 파워는 예를 들면 500∼5000W로 할 수 있다. 그리고, 평면 안테나부재(31)로부터 투과판(28)을 경유해서 챔버(1)에 방사된 마이크로파에 의해 챔버(1)내에서 전자계가 형성되고, Ar 가스 및 O2 가스가 플라즈마화된다. 이 마이크로파 플라즈마는 마이크로파가 평면 안테나부재(31)의 다수의 마이크로파 방사 구멍(32)으로부터 방사되는 것에 의해, 대략 1×1010∼5× 1012/㎤의 고밀도이고, 또한 웨이퍼(W) 근방에서는 대략 1.5eV 이하인 저전자 온도 플라즈마로 된다. 이와 같이 해서 형성되는 마이크로파 여기 플라즈마는 이온 등에 의한 플라즈마 데미지가 적은 것이다. 그리고, 플라즈마 중의 활성종, 주로 O래디컬의 작용에 의해서 실리콘 중에 산소가 도입되고, 실리콘 표면에 균일하게 SiO2막이 형성된다.
또, 플라즈마 질화 처리를 실행하는 경우에는 처리 가스로서, 예를 들면 Ar과 N2를 이용하는 것에 의해 SiN막을 형성할 수 있고, 예를 들면 Ar과 N2와 O2를 이용하여 플라즈마 산질화 처리하는 것에 의해 SiON막을 형성할 수 있다.
플라즈마 산화 처리에서는 예를 들면 Ar이나 Xe 등의 희가스 유량을 250∼2000mL/min(sccm), O2 등의 산소함유 가스 유량을 1∼100mL/min(sccm)으로 설정하고, 챔버내를 53.3Pa 초과 101325Pa 이하(400mTorr 초과∼760Torr), 바람직하게는 80Pa∼1333Pa(600mTorr∼10 Torr), 바람직하게는 106.7Pa∼400Pa(800mTorr∼3Torr) 의 처리압력으로 조정한다. 또한, 프로세스 온도는 웨이퍼(W)의 온도로서 700∼1100℃, 바람직하게는 800∼900℃로 가열한다. 플라즈마 산화 처리의 공정 시간에 제한은 없지만, 예를 들면 10초 이상 60초 이하, 바람직하게는 20초 이상 40초 이하로 할 수 있다.
소정 시간 소요하여 플라즈마 산화 처리를 실시한 후, 마이크로파 파워를 오프(OFF)로 함과 동시에, 가스도입을 정지하고, 프로세스를 종료시킨다(스텝 S21). 그 후, 스텝 S11 및 S12와 반대의 수순으로 웨이퍼 지지핀(60)을 상승시켜 제 5 포지션으로 하고, 반송 장치(71)에 의해 웨이퍼(W)를 반출시킨다(스텝 S22).
본 실시형태에 있어서, 제 2 예비가열공정에서는 대략 프로세스 온도영역까지 승온되어 있으므로, 웨이퍼 지지핀(60)을 하강시키고 서셉터(2)에 탑재한 후에는 재차 예비가열을 실행할 필요가 없다. 단, 프로세스 온도가 예를 들면 1000℃를 초과하는 바와 같은 고온인 경우에는 제 3 예비가열공정을 마련해도 좋다.
다음에, 본 발명의 효과를 확인한 시험 결과에 대해 설명한다. 플라즈마 처리 장치(100)를 이용하여, 표 1 내지 표 3에 나타내는 프로세스 조건으로 웨이퍼(W)의 처리를 실행하고, 웨이퍼(W)의 휨 발생의 유무와 파티클 발생의 유무에 대해 조사하였다. 또, 어느 조건에서도 프로세스 온도(처리시의 웨이퍼(W)의 온도)는 800℃로 하였다.
표 1(비교 방법1)은 웨이퍼(W)의 휨에 대한 대책을 일절 실시하고 있지 않은 예이다. 즉, 표 1에 나타내는 바와 같이 웨이퍼 지지핀(60)을 하강시켜 프로세스 포지션에 배치한 상태에서 예비가열공정을 60초 동안 실시한 후에, 20초간 소요하 여 가스를 안정화시키고, 또한 그 후 30초간 소요하여 플라즈마 산화 처리를 실시하였다. 또, 플라즈마 종료 처리(공정구분 4)는 3초간 실행하였다. 서셉터(2)의 히터(5)의 설정온도는 전체공정을 통해 800℃로 하였다.
표 2(비교 방법2)는 웨이퍼(W)로의 휨 대책으로서, 웨이퍼(W)를 챔버(1)에 반입한 후, 웨이퍼 지지핀(60)을 상승시킨 채 웨이퍼(W)를 120초간 수수 포지션에서 유지하는 제 1 예비가열공정을 마련하고, 그 후, 웨이퍼(W)를 서셉터(2)에 탑재하고 프로세스 포지션에서 재차 60초간 소요하여 제 2 예비가열을 실행한 예이다. 제 2 예비가열공정의 후는 프로세스 포지션에서 20초간 소요하여 가스를 안정화시키고, 그 후, 30초간 소요하여 프로세스 포지션에서 플라즈마 산화 처리를 실시하였다. 또, 플라즈마 종료 처리(공정구분 5)는 3초간 실행하였다. 서셉터(2)의 히터(5)의 설정온도는 전체공정을 통해 800℃로 하였다.
표 3(본 발명 방법)은 웨이퍼(W)로의 휨 대책으로서, 웨이퍼 지지핀(60)을 하강시켜 프로세스 포지션에 배치한 상태에서의 제 1 예비가열공정을 20초간 실시한 후에, 웨이퍼 지지핀(60)을 상승시켜 웨이퍼(W)를 수수 포지션에 배치한 상태에서 제 2 예비가열공정을 70초간 실시한 예이다. 제 2 예비가열공정의 후는 프로세스 포지션에서 20초간 소요하여 가스를 안정화시키고, 그 후, 30초간 소요하여 프로세스 포지션에서 플라즈마 산화 처리를 실시하였다. 또, 플라즈마 종료 처리(공정구분 5)는 3초간 실행하였다. 서셉터(2)의 히터(5)의 설정온도는 제 1 예비가열공정만 600℃ 미만으로 하고, 다른 공정은 800℃로 하였다.
또, 표 1 내지 표 3의 처리에 대응하는 웨이퍼 지지핀(60)의 위치를 도 6에 나타내었다.
공정구분 1 2 3 4
내용 예비가열 가스안정화 플라즈마 ON
(산화처리)		 플라즈마 OFF
시간(초) 60 20 30 3
웨이퍼지지핀
위치		 프로세스
포지션		 프로세스
포지션		 프로세스
포지션		 프로세스
포지션
압력(Pa) 126.6 106.6 106.6 106.6
Ar 가스유량
(mL/min)		 1000 1000 1000 1000
O2 가스유량
(mL/min)		 0 5 5 5
마이크로파 파워(W) 0 0 900 0
온도(℃) 800 800 800 800
공정구분 1 2 3 4 5
내용 예비가열 예비가열 가스안정화 플라즈마 ON
(산화처리)		 플라즈마 OFF
시간(초) 120 60 20 30 3
웨이퍼지지핀
위치		 수수
포지션		 프로세스
포지션		 프로세스
포지션		 프로세스
포지션		 프로세스
포지션
압력(Pa) 126.6 126.6 106.6 106.6 106.6
Ar 가스유량
(mL/min)		 1000 1000 1000 1000 1000
O2 가스유량
(mL/min)		 0 0 5 5 5
마이크로파 파워(W) 0 0 0 900 0
온도(℃) 800 800 800 800 800
공정구분 1 2 3 4 5
내용 제 1
예비가열		 제 2
예비가열		 가스안정화 플라즈마 ON
(산화처리)		 플라즈마 OFF
시간(초) 20 70 20 30 3
웨이퍼지지핀
위치		 프로세스
포지션		 수수
포지션		 프로세스
포지션		 프로세스
포지션		 프로세스
포지션
압력(Pa) 126.6 126.6 106.6 106.6 106.6
Ar 가스유량
(mL/min)		 1000 1000 1000 1000 1000
O2 가스유량
(mL/min)		 0 0 5 5 5
마이크로파 파워(W) 0 0 0 900 0
온도(℃) 600 미만 800 800 800 800
표 1에 나타내는 비교방법 1의 경우, 예비가열 개시 후 30초 부근부터, 웨이퍼(W)에 심한 휨이 발생하였다. 또한, 이물 검사 장치(서프 스캔)에 의한 측정의 결과, 웨이퍼(W)상에 파티클의 밀집부가 발생하고 있었다.
표 2에 나타내는 비교방법 2의 경우, 웨이퍼(W)를 반입한 후, 수수 포지션에 웨이퍼(W)를 배치하여 제 1 예비가열을 실행하고, 웨이퍼(W)에 휨이 발생하는 승온영역을 지난 후에 서셉터(2)에 탑재하여 제 2 예비가열을 실행하였다. 이 경우, 웨이퍼(W)의 휨은 예비가열 개시후 80∼120초에서 발생하기 때문에, 예비가열 시간은 120초 이상 확보할 필요가 있다. 이 비교방법 2에서는 웨이퍼(W)에 휨은 보이지 않고, 파티클의 발생도 보이지 않았다. 그러나, 웨이퍼(W)를 수수 포지션에 배치한 상태에서의 제 1 예비가열의 시간이 120초간으로 길기 때문에, 제 1 예비가열에서 웨이퍼처리 종료까지의 합계시간은 230초로 길어, 스루풋이 저하하였다(도 6 참조).
표 3에 나타내는 본 발명 방법의 경우, 웨이퍼(W)를 챔버(1)에 반입한 후, 우선, 웨이퍼(W)를 서셉터(2)상에 탑재한 상태에서 20초간 소요하여 제 1 예비가열을 실행하고, 웨이퍼(W)에 휨이 발생하기 직전까지 신속하게 승온한 후, 웨이퍼(W)를 수수 위치까지 상승시킨 상태에서 실행하는 제 2 예비가열로 전환하는 것에 의해, 휨의 발생을 확실하게 방지할 수 있고, 파티클 발생도 보이지 않았다. 또한, 도 6에 나타내는 바와 같이, 제 1 예비가열에서 웨이퍼처리 종료까지의 합계 시간은 140초이며, 비교방법 2에 비해 스루풋이 대폭 개선되었다.
웨이퍼(W)(실리콘 기판)의 방사율은 약 600℃ 전후에서 최대에 도달하는 것이 알려져 있다. 따라서, 웨이퍼(W)를 승온해 가는 과정에서, 웨이퍼온도 600℃ 전후가 가장 웨이퍼(W)에 휨(왜곡)이 발생하기 쉬운 온도영역이라 고려된다. 이 때문에, 비교방법 1과 같이, 웨이퍼(W)를 서셉터(2)에 탑재한 상태에서는 급속한 가열이 실행되므로, 이 승온 레이트에서는 웨이퍼 온도가 600℃ 전후의 온도영역에서 웨이퍼(W)에 휨이 발생하여 변형되고, 서셉터(2)와 접촉하여 파티클을 발생시키는 원인으로 된다. 이것은 히터측(서셉터(2)측)의 웨이퍼면의 온도와 진공측(웨이퍼(W)의 표면측)의 웨이퍼면의 온도에 차가 생기기 때문이다.
한편, 웨이퍼(W)에 대해, 수수 포지션에서 제 1 예비가열을 실행하는 비교방법 2의 경우, 웨이퍼(W)는 서셉터(2)로부터의 직접적인 열전달을 받지 않으므로, 온도상승은 느긋한 것으로 되어, 급격한 온도변화는 생기지 않기 때문에 휨이 잘 발생하지 않는다. 또한, 웨이퍼 지지핀(60)상에 웨이퍼(W)를 유지하고, 서셉터(2)와의 사이에 충분한 거리가 있는 상태이면, 열전달 공간을 거쳐서 600℃ 전후의 온도영역을 통과시키므로, 가령 웨이퍼(W)에 휨(왜곡)이 발생한 경우에도 서셉터(2)와의 접촉을 회피할 수 있다. 또한, 수수 포지션에서 600℃ 이상의 온도영역(처리온도)까지 승온을 계속하는 것에 의해, 발생된 휨이 해소된다. 그 후, 휨이 해소된 단계에서 웨이퍼(W)를 서셉터(2)에 탑재하고, 웨이퍼(W)를 예를 들면 700℃를 넘는 프로세스 온도까지 승온하고, 그 온도로 유지하여 플라즈마 처리를 실행해도, 웨이퍼(W)에 휨은 발생하지 않아, 파티클 오염을 회피할 수 있다. 그러나, 이 비교방법 2의 경우에는 웨이퍼(W)를 웨이퍼 지지핀(60)상에 탑재한 상태에서 600℃ 이상의 온도영역까지 가열할 필요가 있기 때문에, 승온에 120초나 소요되어, 스루풋이 대폭 저하한다.
본 발명 방법에 있어서는 예비가열의 초기에서는 프로세스 포지션에 웨이퍼(W)를 탑재하고, 실리콘 웨이퍼의 경우에 방사율이 최대에 도달하는 600℃의 직전까지 직접 서셉터(2)로부터의 열전달에 의해 신속하게 가열하고, 그 후 웨이퍼 지지핀(60)을 상승시켜 수수 포지션에서 600℃ 전후의 온도영역을 통과시키는 것에 의해, 가령 휨이 발생해도 서셉터(2)와의 접촉을 회피할 수 있음과 동시에, 또한 그 상태에서 프로세스 온도까지 승온 유지시키는 것에 의해, 일단 발생한 휨도 해소시킬 수 있다. 또한, 서셉터(2)에 웨이퍼(W)를 탑재한 상태에서 제 1 예비가열을 실행하는 것에 의해, 단시간에 600℃ 부근까지의 승온을 실행할 수 있다. 따라서, 본 발명 방법에서는 웨이퍼(W)의 휨의 해소와, 스루풋을 양립시킬 수 있다.
도 7은 상기 표 1에 나타내는 비교방법 1과 표 3에 나타내는 본 발명 방법에 따라, 플라즈마 처리 장치(100)에 의해서 웨이퍼(W)를 처리한 경우의 파티클 수를 나타내는 그래프이다. 여기서는 1개째, 5개째, 10개째, 15개째, 20개째 및 25개째에 웨이퍼(W)를 처리함과 동시에, 2∼4개째, 6∼9개째, 11∼14개째, 16∼19개째, 21∼24개째까지는 더미 웨이퍼에 대해 처리를 실행하였다. 또, 도 7의 종축은 웨이퍼(W)면 내의 파티클 수를 나타내고 있다.
도 7로부터, 비교방법 1에서는 파티클 수가 16개 이상으로 많이 검출되어 있는데 반해, 본 발명방법에서는 파티클 수가 10개 이하로 적어 양호한 결과이었다. 이것은 비교방법 1에서는 급속한 가열에 의해 웨이퍼(W)에 휨이 발생하고, 웨이퍼(W)의 주연부가 서셉터(2)에 접촉하여 파티클의 발생으로 이어진 것으로 고려된다.
다음에, 본 발명 방법에 의해 웨이퍼(W)에 플라즈마 처리 장치(100)를 이용하여 플라즈마 산화 처리를 실행하는 경우에, 예비 가열시의 휨 발생과 그 후의 회복(휨의 해소)에 압력이 미치는 영향을 조사하였다.
표 4에 나타내는 프로세스 조건에서, 압력을 40Pa∼126.6Pa까지의 범위에서 변화시켜 기판의 처리를 실행하였다. 각 프로세스 단계(공정구분 1∼5)에 있어서, 기판의 휨의 발생의 유무와, 휨 발생까지의 시간 및 발생한 휨이 회복(즉, 휨이 해소)할 때까지의 시간에 대해 육안에 의해 관찰하고, 그 결과를 표 5에 나타내었다. 표 5중, O는 휨이 발생하고 있지 않은 상태(휨이 해소된 상태도 포함)를 나타내고, ×는 휨이 발생하고 있는 상태를 나타낸다. 또, 서셉터(2)의 히터(5)의 설정온도는 제 1 예비가열공정만 600℃ 미만으로 하고, 다른 공정은 800℃로 하였다.
공정구분 1 2 3 4 5
내용 제 1
예비가열		 제 2
예비가열		 가스안정화 플라즈마 ON
(산화처리)		 플라즈마 OFF
시간(초) 20 70 20 5 3
웨이퍼지지핀
위치		 프로세스
포지션		 수수
포지션		 프로세스
포지션		 프로세스
포지션		 프로세스
포지션
압력(Pa) 표 5와 같이, 40Pa ~ 126.6Pa의 사이에서 변화시킴
Ar 가스유량
(mL/min)		 1500 1500 1500 1500 1500
O2 가스유량
(mL/min)		 0 0 5 5 5
마이크로파 파워(W) 0 0 0 1200 0
온도(℃) 600미만 800 800 800 800
샘플 No. 챔버내 압력
 공정구분
1 2 3 4 5
1 40Pa [0.3Torr] ○ 40초에서 휨발생, 또한 30초간에서 회복하지 않음 × × ×
2 40Pa [0.3Torr] ○ 45초에서 휨발생, 또한 25초간에서 회복하지 않음 × × ×
3 40Pa [0.3Torr] ○ 45초에서 휨발생, 또한 25초간에서 회복하지 않음 × × ×
4 40Pa [0.3Torr] ○ 45초에서 휨발생, 또한 25초간에서 회복하지 않음 × × ×
5 40Pa [0.3Torr] ○ 45초에서 휨발생, 또한 25초간에서 회복하지 않음 × × ×
6 53.3Pa [0.4Torr] ○ 40초에서 휨발생, 또한 30초간에서 회복하지 않음 × × ×
7 106.6Pa [0.8Torr] ○ 30초에서 휨발생, 또한 35초이내에 회복 ○ ○ ○
8 126.6Pa [0.95Torr] ○ 30초에서 휨발생, 또한 35초이내에 회복 ○ ○ ○
9 40Pa [0.3Torr] ○ 45초에서 휨발생, 또한 25초간에서 회복하지 않음 × × ×
10 53.3Pa [0.4Torr] ○ 40초에서 휨발생, 또한 30초간에서 회복하지 않음 × × ×
11 80Pa [0.6Torr] ○ 40초에서 휨발생, 또한 25초이내에 회복 ○ ○ ○
12 106.6Pa [0.8Torr] ○ 35초에서 휨발생, 또한 30초이내에 회복 ○ ○ ○
13 126.6Pa [0.95Torr] ○ 30초에서 휨발생, 또한 30초이내에 회복 ○ ○ ○
표 5로부터, 공정구분 2(수수 포지션에 있어서의 제 2 예비가열단계)에 있어서는 모든 샘플의 웨이퍼(W)에서 휨이 발생하였다. 그러나, 고압측, 예를 들면 처리압력이 80Pa 이상인 샘플 7, 8, 11∼13에서는 휨 발생까지의 시간이 개시부터 40초 이내의 시간 예를 들면 30∼40초로 짧고, 그 결과, 70초간의 공정구분 2내의 나머지 시간(즉, 공정구분 2의 후반의 30∼20초간)에 있어서 일단 발생한 휨이 해소되었다. 또한, 그 후의 단계(공정구분 3∼5)에서는 재차 휨이 발생하는 일은 없었다.
이와 같이 처리압력을 80Pa 이상으로 설정하는 것에 의해, 수수 포지션에서 실행되는 제 2 예비가열공정에 있어서 단시간에 휨을 발생시키고 또한 이 휨을 신속하게 회복시킬 수 있다. 즉, 압력을 약간 높게 설정하면, 제 2 예비가열공정내의 조기에 웨이퍼(W)에 휨을 발생시킬 수 있음과 동시에, 휨의 회복도 빠르게 되기 때문에, 웨이퍼(W)를 동일한 수수 포지션에 유지한 상태(제 2 예비가열공정내)에서 휨의 회복을 완료시키는 것이 가능해진다.
이에 대해, 챔버내 압력이 53.3Pa 이하인 저압측의 조건에서는 공정구분 2의 예비가열단계에서 휨이 발생할 때까지 개시부터 40초 이상의 시간이 소요됨과 동시에, 70초간의 공정구분 2 중에서 휨은 회복하지 않고, 그 후의 공정구분 3∼5에서, 서셉터(2)상에 휨이 나온 웨이퍼(W)를 탑재해도, 발생한 휨의 해소는 보이지 않았다. 또한, 공정구분 3의 처리로 이행할 때에, 휨이 들어간 상태에서 서셉터(2)에 탑재되게 되기 때문에, 서셉터(2)상에서 웨이퍼(W)가 튈 위험이 있었다.
이상의 결과로부터, 제 1 예비가열공정(공정구분 1)에서는 서셉터(2)상에 기판을 탑재하고 신속하게 600℃ 미만 예를 들면 550℃까지 승온하고, 계속해서 600℃ 이상∼프로세스 온도까지의 승온을 실행하는 제 2 예비가열공정(공정구분 2)에서는 웨이퍼 지지핀(60)을 상승시켜 직접 웨이퍼(W)로의 열전달을 실행하지 않고, 가스/진공 영역을 거쳐서 가열하는 것에 의해, 웨이퍼(W)의 휨을 방지할 수 있는 것이 나타났다.
또한, 제 2 예비가열공정을 실시할 때의 압력이 높을수록, 웨이퍼(W)에 휨이 남는 현상을 확실하게 방지할 수 있는 것이 판명되었다. 웨이퍼 지지핀(60)상으로의 웨이퍼(W)에는 가스를 거쳐서 열전달이 실행되지만, 압력이 높으면 가스분압이 높아지고, 웨이퍼(W)의 주위에 많은 가스분자가 존재하게 된다. 그 결과, 압력이 높은 쪽이, 제 2 예비가열공정에서 웨이퍼 지지핀(60)에 지지된 상태에 놓여져 있는 웨이퍼(W)로의 열전달 효율이 높아지고, 휨의 발생에서 회복까지의 시간이 단축되어, 결과적으로 웨이퍼(W)에 휨이 남지 않는 것으로 고려된다. 따라서, 제 2 예비가열공정의 압력은 제 1 예비가열공정의 압력보다 높게 설정하는 것이 바람직하다.
또한, 이 압력에 의한 영향을 적극적으로 이용하여, 예를 들면 휨의 발생을 피할 수 없는 경우 등에, 80Pa 이상의 압력으로 제 2 예비가열공정을 실시하는 것에 의해, 해당 제 2 예비가열공정내에서 휨을 발생시키고, 휨의 되돌림을 실행하여, 웨이퍼(W)에 휨을 남게 하지 않는 것도 가능하다.
이상으로부터, 적어도 제 2 예비가열공정을 실시할 때의 챔버(1)내의 압력은 53.3Pa 초과∼1333Pa(400mTorr∼10Torr)가 바람직하고, 80 Pa(600mTorr) 이상이 더욱 바람직하며, 106.6∼400Pa(800mTorr∼3Torr)로 조정하는 것이 바람직하다고 고려된다. 또, 제 2 예비가열공정의 압력과 플라즈마 처리시(공정구분 4)의 압력은 동일해도 달라도 좋다.
또한, 불활성 가스의 유량은 가스분압을 높이기 위해서는 500mL/min 이상이 바람직하고, 1000mL/min 이상인 것이 더욱 바람직하다.
이상, 본 발명의 실시형태를 설명했지만, 본 발명은 상기 실시형태에 제약되는 것은 아니며, 각종 변형이 가능하다. 즉, 상기 실시형태는 어디까지나 본 발명의 기술적 내용을 명확하게 하는 것을 의도하는 것으로서, 본 발명은 이러한 구체예에만 한정해서 해석되는 것이 아니라, 본 발명의 정신과 청구범위에 기술하는 범위에서, 각종 변경해서 실시할 수 있는 것이다.
예를 들면, 상기 실시형태에서는 RLSA 방식의 플라즈마 처리 장치(100)를 예로 들었지만, 예를 들면 리모트 플라즈마 방식, ICP 플라즈마 방식, ECR 플라즈마 방식, 표면 반사파 플라즈마 방식, 마그네트론 플라즈마 방식 등의 플라즈마 처리 장치를 이용하는 경우에도, 본 발명 방법을 적용할 수 있다.
또한, 상기 실시형태에서는 피처리 기판인 반도체 웨이퍼에 대해 산화 처리를 실행하는 예를 들었지만, 처리 방법은 특히 제약되는 것은 아니다. 예를 들면 질화 처리 방법, 기판에 대해 700℃ 이상의 온도로 성막 등의 처리를 실행하는 방법, RTP(Rapid Thermal Processor) 등을 사용하여 단지 기판을 열처리하는 방법, 또한 실리콘 산화막이나 금속막 등을 CVD에 의해 퇴적시키는 방법 등에도 본 발명을 적용할 수 있다.
예를 들면 도 8은 본 발명 방법을 실시할 수 있는 열처리 장치의 구성예를 나타내는 개략 단면도이다. 이 열처리 장치(200)는 예를 들면 알루미늄으로 구성된 챔버(101)내에, 피처리 기판인 웨이퍼(W)를 탑재하는 원판형상의 서셉터(102)를 갖고 있다. 챔버(101)의 측벽에는 웨이퍼(W)를 반입/반출하기 위한 반입출구(103)가 마련되고, 이 반입출구(103)는 게이트밸브(104)에 의해서 개폐된다. 또한, 챔버(101)의 측벽에는 열처리시에 필요한 처리 가스 예를 들면 N2 등을 처리공간에 공급하는 가스노즐(105)이 마련되어 있고, 가스 공급원(112)으로부터 소정의 유량으로 챔버(101)내에 처리 가스를 공급할 수 있도록 구성되어 있다. 또한, 챔버(101)의 하부에는 배기관(106)이 접속되어 있고, 이 배기관(106)을 거쳐서 도시하지 않은 배기 장치에 의해 처리공간내가 진공배기 가능하게 되어 있다.
서셉터(102)에는 저항가열히터(107)가 마련되고, 히터 전원(108)으로부터 급전하는 것에 의해, 서셉터(102)에 탑재된 웨이퍼(W)를 예를 들면 700℃ 이상의 온도까지 가열할 수 있도록 구성되어 있다. 또한, 서셉터(102)에는 웨이퍼를 지지하기 위해 3개의 웨이퍼 지지핀(109)(2개만 도시)이 웨이퍼 탑재면에 대해 돌출 함몰 가능하게 마련되어 있다. 이들 웨이퍼 지지핀(109)은 지지판(110)을 거쳐서 에어 실린더 등의 구동 기구(111)에 의해 승강 가능하게 지지된다. 이러한 구성의 열처리 장치(200)에 있어서도, 웨이퍼 지지핀(109)을 승강시키는 것에 의해, 웨이퍼(W)의 높이 위치를 수수 포지션과 서셉터(102)에 탑재한 프로세스 포지션의 사이에서 전환할 수 있다. 따라서, 도시하지 않은 제어부에 의한 제어 하에서 웨이퍼(W)에 대해 제 1 예비가열과 제 2 예비가열을 다른 포지션에서 실행할 수 있다.
도 9는 본 발명 방법을 실시할 수 있는 플라즈마 CVD 장치의 구성예를 나타내는 단면도이다. 이 플라즈마 CVD 장치(300)는 챔버(201)를 갖고 있으며, 그 중에는 피처리 기판인 웨이퍼(W)를 수평으로 지지하기 위한 서셉터(202)가 그 중앙 하부에 마련된 원통형상의 지지부재(203)에 의해 지지된 상태에서 배치되어 있다. 이 서셉터(202)는 AlN 등의 세라믹스로 이루어지고, 그 중에는 저항가열히터(204)가 매립되어 있다. 이 저항가열히터(204)는 히터 전원(205)으로부터 급전되는 것에 의해 피처리 기판인 웨이퍼(W)를 소정의 온도로 가열한다. 또한, 서셉터(202)에는 하부 전극으로서 기능하는 전극(206)이 저항가열히터(204)의 위에 매설되어 있다.
챔버(201)의 측벽에는 웨이퍼(W)의 반입/반출을 실행하기 위한 반입출구(207)와, 이 반입출구(207)를 개폐하는 게이트밸브(208)가 마련되어 있다. 챔버(201)의 천정벽에는 샤워헤드(210)가 마련되어 있다. 이 샤워헤드(210)는 상단 블록체(211), 중간단 블럭체(212) 및 하단 블럭체(213)로 구성되어 있다. 하단 블럭체(213)에는 가스를 토출하는 토출 구멍(214)과 토출구멍(215)이 교대로 형성되어 있다. 이들 가스토출 구멍(214, 215)은 샤워헤드 상부에 마련된 제 1 가스 도입구(216) 및 제 2 가스 도입구(217)를 거쳐서, 각각 제 1 가스 공급부(218), 제 2 가스 공급부(219)에 접속되어 있다. 제 1 가스 공급부(218)는 예를 들면 Ti 함유 가스인 TiC14 가스, 플라즈마 가스인 Ar 가스 등의 가스 공급원(도시생략)을 갖고, 제 2 가스 공급부(219)는 예를 들면, 환원 가스인 H2 가스, 질화 가스인 NH3 가스, N2 가스, 산화 가스인 O2 가스 등의 가스 공급원(도시 생략)을 갖고 있다.
샤워헤드(210)에는 고주파 전원(220)이 접속되어 있으며, 성막시에 고주파 전원(220)으로부터 샤워헤드(210)에 고주파 전력이 공급되도록 되어 있다. 고주파 전원(220)으로부터 고주파 전력을 공급하는 것에 의해, 샤워헤드(210) 및 전극(206)의 사이에 고주파 전계가 발생하고, 챔버(201)내에 공급된 가스를 플라즈마화하며, Ti막을 성막할 수 있도록 되어 있다. 챔버(201)의 아래쪽에는 배기실(221)이 마련되어 있고, 이 배기실(221)의 측면에는 배기관(222)이 접속되며, 이 배기관(222)에는 배기 장치(223)가 접속되어 있다. 그리고, 이 배기 장치(223)를 작동시키는 것에 의해 챔버(201)내를 소정의 진공도까지 감압하는 것이 가능하게 되어 있다. 서셉터(202)에는 웨이퍼(W)를 지지하여 승강시키기 위한 3개(2개만 도시)의 웨이퍼 지지핀(224)이 서셉터(202)의 표면에 대해 돌출 함몰 가능하게 마련되고, 이들 웨이퍼 지지핀(224)은 지지판(225)에 지지되어 있다. 그리고, 웨이퍼 지지핀(224)은 에어 실린더 등의 구동 기구(226)에 의해 지지판(225)을 거쳐서 승강하고, 그들에 지지되어 웨이퍼(W)의 위치를 상하시킨다.
이러한 구성의 CVD 장치(300)에 있어서도, 웨이퍼 지지핀(224)을 승강시키는 것에 의해, 웨이퍼(W)의 높이 위치를, 수수 포지션과 서셉터(202)에 탑재한 프로세스 포지션의 사이에서 전환할 수 있다. 따라서, 도시하지 않은 제어부에 의한 제어 하에서, 웨이퍼(W)에 대해 제 1 예비가열과 제 2 예비가열을 다른 위치에서 실행할 수 있다.
또한, 피처리 기판이 예를 들면 액정 표시 디스플레이(LCD)로 대표되는 플랫 패널 디스플레이(FPD)용의 유리 기판인 경우나, 화합물 반도체 기판 등인 경우에도 본 발명의 기술사상을 적용할 수 있다.
본 발명은 각종 반도체 장치 등의 제조과정에서 가열을 수반하는 프로세스에 있어서 적합하게 이용 가능할 수 있다.

Claims (19)

  1. 기판 처리 장치의 처리실내에서, 피처리 기판을 탑재대에 탑재한 상태에서 제 1 예비가열을 실행하는 공정과,
    상기 탑재대의 기판 지지핀을 상승시키고 상기 피처리 기판을 해당 기판 지지핀상에 유지한 상태에서 제 2 예비가열을 실행하는 공정과,
    상기 기판 지지핀을 하강시키고 상기 피처리 기판을 상기 탑재대에 탑재하여 700℃ 이상의 프로세스 온도로 가열하면서 상기 피처리 기판에 대한 처리를 실행하는 공정
    을 포함하고,
    상기 제 1 예비가열을 실행하는 공정에서는 상기 피처리 기판을 제 1 온도까지 승온하고, 상기 제 2 예비가열을 실행하는 공정에서는 상기 피처리 기판을 제 2 온도까지 승온하며,
    상기 제 1 온도는 600℃ 미만의 온도이고,
    상기 제 2 온도는 600℃를 넘는 온도인
    기판 처리 방법.
  2. 기판 처리 장치의 처리실내에서, 피처리 기판을 탑재대에 탑재한 상태에서 소정 시간 소요하여 피처리 기판에 휨이 발생하지 않는 온도영역에서 제 1 예비가열을 실행하는 공정과,
    상기 탑재대의 기판 지지핀을 상승시키고 해당 기판 지지핀상에 상기 피처리 기판을 유지한 상태에서 상기 피처리 기판에 휨이 발생하기 쉬운 온도영역에서 제 2 예비가열을 실행하는 공정과,
    상기 기판 지지핀을 하강시키고 상기 피처리 기판을 상기 탑재대에 탑재하여 700℃ 이상의 프로세스 온도로 가열하면서 상기 피처리 기판에 대한 처리를 실행하는 공정
    을 포함하고,
    상기 피처리 기판에 휨이 발생하지 않는 온도영역은 600℃ 미만이고,
    상기 피처리 기판에 휨이 발생하기 쉬운 온도영역은 600℃를 넘는
    기판 처리 방법.
  3. 기판 처리 장치의 처리실내에 피처리 기판을 반입하고, 피처리 기판을 제 1 포지션에 위치시키는 제 1 공정과,
    상기 제 1 포지션에서 제 2 포지션으로 바꾸어 상기 피처리 기판을 가열하는 제 2 공정과,
    상기 제 2 포지션에서 제 3 포지션으로 바꾸어 상기 피처리 기판을 가열하는 제 3 공정과,
    상기 제 3 포지션에서 제 4 포지션으로 바꾸어 상기 피처리 기판을 가열하면서 700℃ 이상의 프로세스 온도로 상기 피처리 기판을 처리하는 제 4 공정
    을 포함하고,
    상기 제 2 공정에서의 가열 온도는 600℃ 미만이고,
    상기 제 3 공정에서의 가열 온도는 600℃를 넘는
    기판 처리 방법.
  4. 제 3 항에 있어서,
    상기 제 2 포지션 및 상기 제 4 포지션은 상기 피처리 기판을 탑재대에 탑재한 위치이고, 상기 제 3 포지션은 상기 피처리 기판을 상기 탑재대의 위쪽에 지지한 위치인 기판 처리 방법.
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서,
    상기 프로세스 온도가 700℃∼1100℃인 것을 특징으로 하는 기판 처리 방법.
  8. 제 1 항에 있어서,
    상기 기판 처리 장치는 피처리 기판에 대해, 처리 가스의 플라즈마를 작용시켜 처리를 실행하는 플라즈마 처리 장치인 것을 특징으로 하는 기판 처리 방법.
  9. 제 8 항에 있어서,
    상기 플라즈마는 복수의 슬롯을 갖는 평면 안테나에 있어서 상기 처리실내에 마이크로파를 도입하여 형성되는 것인 것을 특징으로 하는 기판 처리 방법.
  10. 제 1 항에 있어서,
    처리압력이 53.3Pa보다 크고 101325Pa 이하인 것을 특징으로 하는 기판 처리 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제 1 항에 있어서,
    상기 제 1 예비가열을 실행하는 공정에서는 피처리 기판을 제 1 압력 조건하에서 승온시키고, 상기 제 2 예비가열을 실행하는 공정에서는 피처리 기판을 제 2 압력 조건하에서 승온시킴과 동시에, 상기 제 1 압력 조건은 상기 제 2 압력 조건보다 낮은 압력인 기판 처리 방법.
  15. 제 1 항에 있어서,
    상기 제 1 예비가열을 실행하는 공정과 상기 제 2 예비가열을 실행하는 공정은 동일한 압력 조건에서 피처리 기판을 승온시키는 기판 처리 방법.
  16. 제 1 항에 있어서,
    상기 제 2 예비가열을 실행하는 공정은 피처리 기판을 소정 시간 가열하여 해당 피처리 기판에 휨을 형성하는 단계와, 또한 피처리 기판을 소정 시간 가열하여 해당 피처리 기판의 휨을 되돌리는 공정을 포함하는 기판 처리 방법.
  17. 삭제
  18. 컴퓨터상에서 동작하는 제어 프로그램이 기억된 컴퓨터 판독 가능한 기억 매체로서, 상기 제어 프로그램은 실행시에, 기판 처리 장치의 처리실내에서, 피처리 기판을 탑재대에 탑재한 상태에서 제 1 예비가열을 실행하는 공정과,
    상기 탑재대의 기판 지지핀을 상승시키고 상기 피처리 기판을 해당 기판 지지핀상에 유지한 상태에서 제 2 예비가열을 실행하는 공정과,
    상기 기판 지지핀을 하강시키고 상기 피처리 기판을 상기 탑재대에 탑재하여 700℃ 이상의 프로세스 온도로 가열하면서 상기 피처리 기판에 대한 처리를 실행하는 공정
    을 포함하고,
    상기 제 1 예비가열을 실행하는 공정에서는 상기 피처리 기판을 제 1 온도까지 승온하고, 상기 제 2 예비가열을 실행하는 공정에서는 상기 피처리 기판을 제 2 온도까지 승온하며,
    상기 제 1 온도는 600℃ 미만의 온도이고,
    상기 제 2 온도는 600℃를 넘는 온도인
    기판 처리 방법이 실행되도록 상기 기판 처리 장치를 제어하는 것인 것을 특징으로 하는 컴퓨터 판독 가능한 기억 매체.
  19. 피처리 기판을 탑재하는 탑재대를 구비한 진공배기 가능한 처리실과,
    상기 탑재대의 기판 탑재면에 대해 돌출 함몰 가능하게 마련되고, 상기 기판 탑재면으로부터 돌출된 상태에서 상기 피처리 기판을 지지하는 기판 지지핀과,
    상기 처리실내에서, 상기 피처리 기판을 상기 탑재대에 탑재한 상태에서 제 1 예비가열을 실행하는 공정과, 상기 탑재대의 기판 지지핀을 상승시키고 피처리 기판을 해당 기판 지지핀 상에 유지한 상태에서 제 2 예비가열을 실행하는 공정과, 상기 기판 지지핀을 하강시키고 상기 피처리 기판을 상기 탑재대에 탑재하여 700℃ 이상의 프로세스 온도로 가열하면서 상기 피처리 기판에 대한 처리를 실행하는 공정을 포함하는 기판 처리 방법이 실행되도록 제어하는 제어부
    를 구비하고,
    상기 제 1 예비가열을 실행하는 공정에서는 상기 피처리 기판을 제 1 온도까지 승온하고, 상기 제 2 예비가열을 실행하는 공정에서는 상기 피처리 기판을 제 2 온도까지 승온하며,
    상기 제 1 온도는 600℃ 미만의 온도이고,
    상기 제 2 온도는 600℃를 넘는 온도인
    기판 처리 장치.
KR1020087001857A 2005-07-28 2006-07-28 기판 처리 방법 및 기판 처리 장치 KR100978966B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005218138 2005-07-28
JPJP-P-2005-00218138 2005-07-28

Publications (2)

Publication Number Publication Date
KR20080038311A KR20080038311A (ko) 2008-05-06
KR100978966B1 true KR100978966B1 (ko) 2010-08-30

Family

ID=37683492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087001857A KR100978966B1 (ko) 2005-07-28 2006-07-28 기판 처리 방법 및 기판 처리 장치

Country Status (5)

Country Link
US (1) US8076252B2 (ko)
JP (1) JP5008562B2 (ko)
KR (1) KR100978966B1 (ko)
CN (1) CN101147244B (ko)
WO (1) WO2007013605A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4975605B2 (ja) * 2007-12-26 2012-07-11 東京エレクトロン株式会社 処理システム、処理システムの制御方法およびソフトウェアのバージョンアップ方法
US8242405B2 (en) * 2008-07-15 2012-08-14 Tokyo Electron Limited Microwave plasma processing apparatus and method for producing cooling jacket
KR101167998B1 (ko) * 2009-11-27 2012-07-26 주식회사 테라세미콘 다결정 실리콘 형성 장치 및 그 방법
JP5478280B2 (ja) * 2010-01-27 2014-04-23 東京エレクトロン株式会社 基板加熱装置および基板加熱方法、ならびに基板処理システム
KR101167989B1 (ko) * 2010-04-30 2012-07-23 주식회사 테라세미콘 기판 처리 장치
WO2011136604A2 (ko) * 2010-04-30 2011-11-03 주식회사 테라세미콘 기판 처리 장치
US20120052216A1 (en) * 2010-08-27 2012-03-01 Applied Materials, Inc. Gas distribution showerhead with high emissivity surface
JP5982758B2 (ja) * 2011-02-23 2016-08-31 東京エレクトロン株式会社 マイクロ波照射装置
KR101312592B1 (ko) * 2012-04-10 2013-09-30 주식회사 유진테크 히터 승강형 기판 처리 장치
CN202796877U (zh) 2012-04-16 2013-03-13 京东方科技集团股份有限公司 一种基板支撑梢
JP2014060378A (ja) * 2012-08-23 2014-04-03 Tokyo Electron Ltd シリコン窒化膜の成膜方法、有機電子デバイスの製造方法及びシリコン窒化膜の成膜装置
JP2014090058A (ja) * 2012-10-30 2014-05-15 Tokyo Electron Ltd マイクロ波加熱処理装置および処理方法
JP6303592B2 (ja) * 2014-02-25 2018-04-04 東京エレクトロン株式会社 基板処理装置
CN105336644B (zh) * 2014-08-06 2018-07-03 沈阳芯源微电子设备有限公司 一种热盘工艺腔气流均布装置
KR102188354B1 (ko) * 2017-12-28 2020-12-09 세메스 주식회사 기판 처리 장치 및 방법
US11108127B2 (en) * 2018-09-25 2021-08-31 Micron Technology, Inc. Rectangular waveguide communication between memory and processor
KR102195920B1 (ko) * 2018-11-30 2020-12-29 세메스 주식회사 기판 처리 장치
CN110211902B (zh) * 2019-06-19 2021-08-13 北京北方华创微电子装备有限公司 承载装置及工艺腔室
US10925146B1 (en) * 2019-12-17 2021-02-16 Applied Materials, Inc. Ion source chamber with embedded heater
JP2022121015A (ja) 2021-02-08 2022-08-19 東京エレクトロン株式会社 基板処理方法、基板処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308084A (ja) * 2000-04-26 2001-11-02 Tokyo Electron Ltd 熱処理装置及び被処理体の熱処理方法
JP2002164399A (ja) * 2000-11-24 2002-06-07 Ulvac Japan Ltd 温度制御室、及びその温度制御室を用いた真空処理装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3891636B2 (ja) * 1997-04-22 2007-03-14 株式会社ルネサステクノロジ 半導体製造装置および半導体ウェハの移載方法
US6313017B1 (en) * 1999-01-26 2001-11-06 University Of Vermont And State Agricultural College Plasma enhanced CVD process for rapidly growing semiconductor films
KR20080103609A (ko) * 2001-05-30 2008-11-27 에이에스엠 아메리카, 인코포레이티드 저온 로딩 및 소성
JP4738671B2 (ja) * 2001-08-31 2011-08-03 東京エレクトロン株式会社 Ｃｖｄ成膜方法
JP3745700B2 (ja) * 2002-03-29 2006-02-15 三井造船株式会社 マイクロ波プラズマ生成用アンテナ
JP4330949B2 (ja) * 2003-07-01 2009-09-16 東京エレクトロン株式会社 プラズマｃｖｄ成膜方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308084A (ja) * 2000-04-26 2001-11-02 Tokyo Electron Ltd 熱処理装置及び被処理体の熱処理方法
JP2002164399A (ja) * 2000-11-24 2002-06-07 Ulvac Japan Ltd 温度制御室、及びその温度制御室を用いた真空処理装置

Also Published As

Publication number Publication date
WO2007013605A1 (ja) 2007-02-01
US8076252B2 (en) 2011-12-13
JP5008562B2 (ja) 2012-08-22
KR20080038311A (ko) 2008-05-06
CN101147244A (zh) 2008-03-19
CN101147244B (zh) 2010-05-19
JPWO2007013605A1 (ja) 2009-02-12
US20100144159A1 (en) 2010-06-10

Similar Documents

Publication Publication Date Title
KR100978966B1 (ko) 기판 처리 방법 및 기판 처리 장치
KR101005953B1 (ko) 절연막 형성 방법
KR101028625B1 (ko) 기판의 질화 처리 방법 및 절연막의 형성 방법
KR100887271B1 (ko) 플라즈마 처리 장치
KR101188574B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
JP5390379B2 (ja) プラズマ窒化処理におけるチャンバ内の前処理方法、プラズマ処理方法、および記憶媒体
KR100966927B1 (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
KR101257985B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR20080038323A (ko) 플라즈마 처리 장치 및 가스 통과 플레이트
KR100936550B1 (ko) 석영제부재의 표면 처리 방법, 플라즈마 처리 장치 및 플라즈마 처리 방법
JP5860392B2 (ja) プラズマ窒化処理方法及びプラズマ窒化処理装置
WO2010038654A1 (ja) シリコン酸化膜の形成方法及び装置
JP6022785B2 (ja) 半導体装置の製造方法、基板処理装置、及びプログラム
KR101270875B1 (ko) 절연막의 개질 방법
KR101123538B1 (ko) 석영제부재
JP2011029250A (ja) マイクロ波プラズマ処理装置およびマイクロ波プラズマ処理方法
KR20230096113A (ko) 기판 처리 방법 및 기판 처리 장치
JP2010238739A (ja) プラズマ処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee