KR101121685B1 - 기억소자 및 그 구동방법 - Google Patents

기억소자 및 그 구동방법 Download PDF

Info

Publication number
KR101121685B1
KR101121685B1 KR1020050103674A KR20050103674A KR101121685B1 KR 101121685 B1 KR101121685 B1 KR 101121685B1 KR 1020050103674 A KR1020050103674 A KR 1020050103674A KR 20050103674 A KR20050103674 A KR 20050103674A KR 101121685 B1 KR101121685 B1 KR 101121685B1
Authority
KR
South Korea
Prior art keywords
variable resistance
state
voltage
electrode
elements
Prior art date
Application number
KR1020050103674A
Other languages
English (en)
Other versions
KR20060052373A (ko
Inventor
쓰네노리 시이모토
카쓰히사 아라타니
마사아키 하라
토모히토 쓰시마
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20060052373A publication Critical patent/KR20060052373A/ko
Application granted granted Critical
Publication of KR101121685B1 publication Critical patent/KR101121685B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명에 있어서는, 기억 데이터의 내용의 판별을 용이하게 할 수 있는 동시에, 소비전력을 감소하는 것이 가능한 구성의 기억소자 및 그 구동방법을 제공하는 것이다. 본 발명의 기억소자(10)은, 한쪽의 전극(1)과 다른쪽의 전극(2) 사이에, 다른 극성의 전압을 인가함으로써, 저항상태가 고저항 상태와 저저항 상태 사이를 가역적으로 변화되는 가변저항소자(11,12)를 구비하고, 2개의 상기 가변저항소자(11,12)의 각 소자의 상기 한쪽의 전극(1)을 공통 전극으로 하고 2개의 상기 가변저항소자(11,12)의 각 소자의 상기 다른쪽의 전극(2)을 독립시켜 각각 단자 X, Y를 설치하여, 합계 2단자로서 메모리셀을 구성한 것을 특징으로 한다.
기억소자, 불휘발성, 저항상태, 가변저항소자, 공통 전극

Description

기억소자 및 그 구동방법{MEMORY ELEMENT AND METHOD OF DRIVING THE SAME}
도1a는 본 발명의 일 실시예의 기억소자의 모식적 구성도이다.
도1b는 도 1a의 기억소자의 회로구성도이다.
도2a는 본 발명의 다른 실시예의 기억소자의 모식적 구성도이다.
도2b는 도 2a의 기억소자의 회로구성도이다.
도3a 내지 도 3d는 도1a의 기억소자가 취할 수 있는 상태를 도시한 도면이다.
도4a는 도1a의 기억소자에 기록 전압을 주었을 경우의 동작을 설명하는 상태추이 도이다.
도 4b는 「S=1 상태 」로부터 「S=0 상태」로의 천이전류를 설명하는 도면이다.
도 4c는 「S=0 상태 」로부터 「S=1 상태」로의 천이전류를 설명하는 도면이다.
도5a～도 5h는 도3의 각 상태에 있어서의 전압 배분예를 도시한 도면이다.
도6a는 본 발명의 또 다른 실시예의 기억소자의 모식적 구성도이다.
도 6b는 도6a의 기억소자의 회로구성도이다.
도7a는 선출원의 기억소자의 모식적 구성도이다.
도 7b는 도7a의 기억소자의 회로구성도이다.
도8a～도8d는 도7a의 기억소자가 취할 수 있는 상태를 도시한 도면이다.
도9a는 가변저항소자의 막 구성을 나타내는 단면도이다.
도9b는 도9a의 가변저항소자의 회로기호를 도시한 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
1: 전극 2: 전극
3: 도체막 4: 절연체막
10, 20, 30, 40: 기억소자 11, 12: 가변저항소자
101, 102: 전극 103: 도체막
104: 절연체막 105: 가변저항소자
본 발명은, 기억소자 및 그 구동방법에 관한 것으로, 불휘발성 메모리에 사용하기 적합한 것이다.
컴퓨터 등의 정보기기에 있어서, 종래부터, 랜덤 액세스 메모리로서, 동작이 고속이고, 고밀도의 DRAM이 널리 사용되고 있다.
그러나, DRAM은, 전원을 끄면 정보가 꺼져 버리는 휘발성 메모리이며, 빈번하게 리플레쉬 동작, 즉 기록된 정보(데이터)를 판독하고, 고쳐 증폭하고, 재차 고쳐 기록하는 동작을 행할 필요가 있다.
이 때문에 전원을 꺼도 정보가 꺼지지 않는, 불휘발성메모리가 요구되고 있 다.
불휘발성메모리로서는, 반도체 플래시 메모리가 실용화되어 있다.
또한, 그 밖에도, 불휘발성메모리를 구성하는 불휘발성 디바이스로서, 예를 들면 ＦｅＲＡＭ(강유전체 메모리)나 ＭＲＡＭ(자기기억소자) 등의 불휘발성 디바이스가 제안되어 있다(비특허문헌 1 참조).
[비특허문헌 1] 닛께이 일렉트로닉스 2001.2.12호(제164쪽-171쪽)
그런데, 본 출원인은, 앞서, 전술한 각종의 불휘발성 디바이스보다도 뛰어난 특성을 가질 수 있는 불휘발성의 가변저항소자를 제안하고 있다.
이 가변저항소자의 막 구성은, 예를 들면 도9a의 단면도에 도시된 것과 같이 2개의 전극(101, 102) 사이에 도전막(103)과 절연체막(104)을 가지는 막 구성으로 되어 있다. 도체막(103)으로부터 절연체막(104)을 향해서 전류 I가 흐르도록 전압을 걸면, 가변저항소자(105)가 저저항으로 변화되어서 데이터가 기록되고, 절연체막(104)으로부터 도체막(103)을 향해서 전류가 흐르도록 전압을 걸면 가변저항소자(105)가 고저항으로 변화되어서 데이터가 소거된다.
또한, 이 가변저항소자(105_는, 예를 들면 도9a에 도시된 것과 같이, 일반의 가변저항기의 회로기호와 같은 회로기호로 기재하는 동시에, 화살표의 방향을 도9a에 표시되는 기록시의 전류 I의 방향과 같도록 결정하고 있다.
그렇지만, 저저항이 된 가변저항소자에 대하여 판독 전압을 가하면, 큰 전류 가 흐르므로, 소비전력이 커져 버린다.
전술한 문제의 해결을 위해, 본 발명에 있어서는, 불휘발로 정보를 기억할 수 있는 동시에, 소비전력을 감소하는 것이 가능한 구성의 기억소자 및 그 구동방법을 제공하는 것이다.
본 발명의 기억소자는, 한쪽의 전극과 다른쪽의 전극 사이에, 다른 극성의 전압을 인가함으로써, 저항상태가 고저항 상태와 저저항 상태 사이를 가역적으로 변화되는 가변저항소자를 구비하고, 2개의 상기 가변저항소자의 각 소자의 상기 한쪽의 전극을 공통 전극으로 하고, 2개의 상기 가변저항소자의 각 소자의 상기 다른쪽의 전극을 독립시켜 각각 단자를 설치하여, 합계 2단자로서 메모리셀을 구성한 것을 특징으로 한다.
본 발명의 기억소자에서는, 2개의 가변저항소자의 각 소자의 한쪽의 전극을 접속해서 공통 전극으로 하고, 2개의 가변저항소자의 각 소자의 다른쪽의 전극을 독립시켜 각각 단자를 설치하여, 합계 2단자로서 메모리셀을 구성함으로써, 한쪽의 전극이 공통 전극이므로, 이들 2개의 가변저항소자를 상보적으로 동작시켜, 정보의 기록을 행하는 것이 가능하게 된다. 그리고, 예를 들면 2개의 가변저항소자를 적층해서 형성하면, 다수의 기억소자를 집적화한 기억장치를 작은 면적에 집적시킬 수 있다.
즉, 한쪽의 전극이 공통 전극이므로, 2개의 가변저항소자의 다른쪽의 전극의 사이에 2개의 가변저항소자가 직렬로 접속되게 된다. 그리고, 이들 다른쪽의 전극 사이에 전압을 인가하면, 그 전압이 2개의 가변저항소자의 한쪽의 가변저항소자에 대해서는 고저항 상태로부터 저저항 상태로 변화시키도록 작용하고, 다른쪽의 가변저항소자에 대해서는 저저항 상태로부터 고저항 상태로 변화시키도록 작용한다. 이에 따라, 한쪽의 가변저항소자를 저저항 상태로, 다른쪽의 가변저항소자를 고저항 상태로, 각각 변화시키고, 그 변화된 후의 상태를 안정적으로 유지할 수 있다.
또한, 다른쪽의 전극 사이에 전술한 전압과 역극성의 전압을 인가하면, 한쪽의 가변저항소자를 고저항 상태로, 다른쪽의 가변저항소자를 저저항 상태로, 각각 변화시키고, 이에 따라 제1 가변저항소자 및 제2 가변저항소자의 저항상태의 조합을 바꾸어, 정보를 재기록할 수 있다.
이것을 이용하여, 예를 들면 「1」과 「0」의 2개의 정보를 각 메모리셀에 기억하는 것이 가능하게 된다.
더구나, 2개의 가변저항소자의 저항상태가 변화될 때에는, 고저항 상태이었던 가변저항소자가 먼저 저저항 상태로 변화되고, 그 후에 저저항 상태이었던 가변저항소자가 고저항 상태로 변화되므로, 2개의 가변저항소자가 함께 저저항 상태가 되는 중간상태를 경유하게 된다.
그리고, 중간상태가 되는 시간은 짧고, 그 이외는 2개의 가변저항소자 중 한쪽이 고저항 상태로 있기 때문에, 메모리셀 전체의 합성 저항이 커지고, 메모리셀에 흐르는 전류는 작다. 이에 따라 정보의 기록?소거나 정보의 판독시에, 메모리셀에 전압을 인가해서 흐르는 전류를 감소할 수 있다.
본 발명의 기억소자는, 한쪽의 전극과 다른쪽의 전극 사이에, 다른 극성의 전압을 인가함으로써, 저항상태가 고저항 상태와 저저항 상태 사이를 가역적으로 변화되는 가변저항소자를 구비하고, 2개의 가변저항소자로부터 기억소자가 형성되며, 상기 가변저항소자는, 각 소자에 각각 형성된 절연체막과, 상기 2개의 상기 가변저항소자에서 공통되어 형성된 도체막으로 구성되고, 상기 도체막으로부터 상기 절연체막을 향해서 전류가 흐르도록 전압을 인가하면 상기 고저항 상태로부터 상기 저저항 상태로 변화되고, 상기 절연체막으로부터 상기 도체막을 향해서 전류가 흐르도록 전압을 인가하면 상기 저저항 상태로부터 상기 고저항 상태로 변화되는 특성을 가지는 것을 특징으로 한다.
본 발명의 기억소자에서는, 2개의 가변저항소자로부터 기억소자가 형성되고, 상기 가변저항소자는, 각 소자에 각각 형성된 절연체막과, 상기 2개의 상기 가변저항소자에서 공통되어 형성된 도체막으로 구성되는 구조로 함으로써, 도체막으로부터 절연체막을 향해서 전류가 흐르도록 전압을 인가하면 고저항 상태로부터 저저항 상태로 변화되고, 절연체막으로부터 도체막을 향해서 전류가 흐르도록 전압을 인가하면 저저항 상태로부터 고저항 상태로 상보적으로 동작시켜, 정보의 기록을 행하는 것이 가능하게 된다.
그리고 예를 들면 이 2개의 가변저항소자를 적층해서 형성하면, 다수의 기억소자를 집적화한 기억장치를 작은 면적에 집적시킬 수 있다.
본 발명의 기억소자의 구동방법은, 한쪽의 전극과 다른쪽의 전극 사이에, 다른 극성의 전압을 인가함으로써, 저항상태가 고저항 상태와 저저항 상태 사이를 가 역적으로 변화되는 가변저항소자를 구비하고, 2개의 상기 가변저항소자의 각 소자의 상기 한쪽의 전극을 접속하며, 2개의 상기 가변저항소자의 각 소자의 상기 다른쪽의 전극을 독립시켜 각각 단자를 설치하여, 합계 2단자로서 메모리셀을 구성한 기억소자를 구동하는 방법에 있어서, 상기 가변저항소자는, 상기 고저항 상태와 상기 저저항 상태 사이에서 가역적으로 변화될 때에, 각각 전압의 임계값을 가지고, 상기 기억소자의 양단의 단자에, 상기 전압의 임계값보다도 큰 전압을 인가함으로써, 정보의 기록을 행하고, 상기 정보의 기록시에 흐르는 천이전류의 유무에 의해 기억소자에 기록된 정보를 판독하는 것을 특징으로 한다.
본 발명의 기억소자의 구동방법에서는, 각 가변저항소자의 전극 중, 각 소자의 한쪽을 공통 전극으로 하여 상기 본 발명의 기억소자를 구동할 때에, 가변저항소자가 고저항 상태와 저저항 상태 사이에서 가역적으로 변화될 때에 각각 전압의 임계값을 가지는 구성이며, 기억소자의 양단의 단자에 전압의 임계값보다도 큰 전압을 인가함으로써, 정보의 기록?소거를 행하고, 제1 가변저항소자 및 제2 가변저항소자의 저항상태의 조합을 용이하게 변화시켜서 정보의 기록?소거를 행할 수 있고, 정보의 판독시는, 천이전류의 유무에 의해, 용이하게 정보를 판독할 수 있다.
본 발명의 기억소자의 구동방법은, 한쪽의 전극과 다른쪽의 전극 사이에, 다른 극성의 전압을 인가함으로써, 저항상태가 고저항 상태와 저저항 상태 사이를 가역적으로 변화되는 가변저항소자를 구비하고, 2개의 상기 가변저항소자로부터 기억소자가 형성되며, 상기 가변저항소자는, 각 소자에 각각 형성된 절연체막과, 상기 2개의 상기 가변저항소자에서 공통되어 형성된 도체막으로 구성되고, 상기 각 가변 저항소자의 절연체막측의 양쪽 전극에 각각 단자를 설치하여, 합계 2단자로서 메모리셀을 구성한 기억소자를 구동하는 방법에 있어서, 상기 가변저항소자는, 상기 고저항 상태와 상기 저저항 상태 사이에서 가역적으로 변화될 때에, 각각 전압의 임계값을 가지고, 상기 기억소자의 양단의 단자에, 상기 전압의 임계값보다도 큰 전압을 인가함으로써, 정보의 기록을 행하고, 상기 정보의 기록시에 흐르는 천이전류의 유무에 의해 기억소자에 기록된 정보를 판독하는 것을 특징으로 한다.
본 발명의 기억소자의 구동방법에서는, 각 가변저항소자의 도체막을 공용으로 하여 상기 본 발명의 기억소자를 구동할 때에, 가변저항소자가 고저항 상태와 저저항 상태 사이에서 가역적으로 변화될 때에 각각 전압의 임계값을 가지는 구성이며, 기억소자의 양단의 단자에 전압의 임계값보다도 큰 전압을 인가함으로써, 정보의 기록?소거를 행하고, 제1 가변저항소자 및 제2 가변저항소자의 저항상태의 조합을 용이하게 변화시켜서 정보의 기록?소거를 행할 수 있고, 정보의 판독시는, 천이전류의 유무에 의해, 용이하게 정보를 판독할 수 있다.
[실시예]
이하, 도면을 참조해서 본 발명의 실시예에 관하여 설명한다.
본원발명을 이해하기 위해, 도7(선출원의 구성)의 참고예를 설명한다. 선출원의 기억소자의 개략적인 구성도를 도7a 및 도7b에 나타낸다. 도7a는 모식적인 구성도를 나타내고 있고, 도7b는 회로구성도를 나타내고 있다.
이 기억소자(40)는, 도7a에 도시된 것과 같이 모두 불휘발성의 제1 가변저항 소자(11) 및 제2 가변저항소자(12)를 갖고 이루어진다. 이들 가변저항소자(11,12)는, 모두 전극(1, 2) 사이에 도체막(3)과 절연체막(4)을 설치한 막 구성으로 되어 있다.
그리고, 2개의 가변저항소자(11,12)에 있어서, 도체막(3)측의 전극(1)을 접속해서 공통 단자 Z로 하고, 절연체막(4)측의 전극(2)을 각각 X단자와 Y단자에 접속함으로써 콤프리멘터리한 3단자의 기억소자(40)를 구성하고 있다. 회로기호에서는, 도7b에 도시된 것과 같이 2개의 가변저항소자(11,12)의 화살표가 서로 반대를향하고 있다.
제1및 제2 가변저항소자(11,12)를 구성하는 도체막(3)으로서는, 예를 들면 Cu, Ag, Zn 등의 금속원소를 함유하는 금속막, 합금막(예를 들면 CuTe 합금막), 금속화합물막 등을 들 수 있다.
또한, 절연체막(4)으로서는, 예를 들면 비결정질 GdO3나, SiO2등의 절연체를 들 수 있다.
구체적인 막 구성으로서는, 예를 들면 도체막(3)으로서 CuTe막을 막두께 20nm로 형성하고, 그 위에 절연체막(4)으로서 비결정질 Gd2O3막을 막두께 5nm로 형성한다.
이러한 재료막을 사용한 경우, 도체막(3)에 포함되는 Cu, Ag, Zn 등의 금속원소가, 이온화해서 음극측으로 끌어당겨지는 성질을 가진다.
따라서, 가변저항소자(11,12)의 상하의 전극(1,2) 사이에, 절연체막(4)측의 전극(2)이 저전위가 되도록 전압을 가하면, 금속원소의 이온이 전극(2)에 끌어 당겨져, 절연체막(4) 내에 들어간다. 그리고, 이온이 전극(2)까지 도달하면, 상하의 전극(1,2) 사이가 도통해서 저항값이 내려가게 된다.
한편, 가변저항소자(11,12)의 상하의 전극(1,2) 사이에, 도체막(3)측의 전극(1)이 저전위가 되도록 전압을 가하면, 금속원소가 이온화해서 전극(1)에 끌어 당겨져, 절연체막(4)으로부터 빠져나가기 때문에, 상하의 전극(1,2) 사이의 절연성이 상승하게 된다.
이러한 변화를 반복함으로써, 가변저항소자(11,12)의 저항값을, 고저항 상태와 저저항 상태 사이에서 가역적으로 변화시킬 수 있다.
이러한 막 구성의 가변저항소자(11,12)는, 소자의 사이즈 의존성이 없어, 큰 신호를 얻을 수 있기 때문에, 스케일링에 강하다고 하는 특징을 가진다.
또한, 저항변화에 의한 데이터 기록 속도를 예를 들면 5나노초 정도로 빠르게 할 수 있고, 또한 저전압 (예를 들면 1V 정도)와 저전류(예를 들면 20μＡ 정도)에서 동작시킬 수 있다고 하는 이점을 가진다.
다음에 도7에 나타낸 실시예의 기억소자(40)의 구성에 있어서의 구체적인 동작을 설명한다.
우선, 이 기억소자(40)가 취할 수 있는 4개의 상태를, 도8a～도8d에 나타낸다.
그리고, 도8a에 도시된 것과 같이 단자 X와 접속되어 있는 제1 가변저항소자(11)가 저저항(예를 들면 1kΩ)이고, 단자 Y와 접속되어 있는 제2 가변저항소자 (12)가 고저항(예를 들면 100kΩ)인 상태를 「S=1 상태」로 정의하고, 도8b에 도시된 것과 같이 단자 X와 접속되어 있는 제1 가변저항소자(11)가 고저항(예를 들면 100kΩ)이고, 단자 Y와 접속되어 있는 제2 가변저항소자(12)가 저저항(예를 들면 1kΩ)인 상태를 「S=0 상태」로 정의하기로 한다.
또한, 도8c에 도시된 것과 같이 2개의 가변저항소자(11,12)가 함께 저저항으로 되어 있는 상태를 「중간상태」로 부르고, 도8d에 도시된 것과 같이 2개의 가변저항소자(11,12)가 함께 고저항으로 되어 있는 상태를 「금지 상태」로 부르기로 한다.
그런데, 전술한 본 실시예에 관한 기억소자(40)에 있어서는, 각 가변저항소자(11,12) 사이에 공통 단자 Z를 필요로 하고, 또한, 각 가변저항소자(11,12)를 평면 상에 접속하고 있기 때문에, 이러한 기억소자(40)를 다수 집적시켜서 기억장치(소위 메모리)를 형성시키면 평면형의 작은 면적으로 집적시키는 것이 곤란했다.
여기에서, 도１～도6을 이용하여 전술한 기억소자보다 집적율을 향상한 본 발명의 실시예에 관하여 설명한다.
본 발명의 일 실시예로서, 기억소자의 개략적인 구성도를 도1a 및 도1b에 나타낸다. 도1a는 모식적인 구성도를 나타내고 있고, 도1b는 회로구성도를 나타내고 있다.
본 실시예에 관련되는 기억소자(10)는, 도1a에 도시된 것과 같이 모두 불휘발성의 제1 가변저항소자(11) 및 제2 가변저항소자(12)를 갖고 이루어진다. 이들 가변저항소자 11 및 12은, 모두, 전극 1 및 2 사이에 도체막(3)[3a,3b]과 절연체막 (4)[4a,4b]을 설치한 막 구성으로 되어 있다.
그리고, 2개의 가변저항소자 11및 12에 있어서, 도체막 3a 및 3b측의 전극(1)을 각각 공용하고, 절연체막 4a 및 4b측의 전극(2)을 각각 X단자와 Y단자에 접속함으로써 콤프리멘터리한 2단자의 기억소자(10)를 구성하고 있다. 회로기호에서는, 도1b에 도시된 것과 같이 2개의 가변저항소자 11 및 12의 화살표가 서로 반대를 향하고 있다.
제1및 제2 가변저항소자(11,12)를 구성하는 도체막(3)[3a,3b]로서는, 예를 들면 Cu, Ag, Zn 등의 금속원소를 함유하는 금속막, 합금막(예를 들면 CuTe 합금막), 금속화합물막 등을 들 수 있다.
또한, 절연체막(4)[4a,4b]로서는, 예를 들면 비결정질 Gd2O3나, SiO2 등의 절연체를 들 수 있다.
구체적인 막 구성으로서는, 예를 들면 도체막(3)[3a,3b]로서 CuTe막을 막두께 20nm로 형성하고, 절연체막(4)[4a,4b]로서 비결정질 Gd2O3막을 막두께 5nm로 형성한다.
이러한 재료막을 사용했을 경우, 도체막(3)[3a,3b]에 포함되는 Cu, Ag, Zn 등의 금속원소가, 이온화해서 음극측에 끌어당겨지는 성질을 가진다.
따라서, 가변저항소자(11,12)의 상하의 전극(1,2)사이에, 절연체막(4)측의 전극(2)이 저전위가 되도록 전압을 가하면, 금속원소의 이온이 전극(2)에 끌어당겨져, 절연체막(4) 내에 들어간다. 그리고, 이온이 전극(2)까지 도달하면, 상하의 전 극(1,2) 사이가 도통해서 저항값이 내려가게 된다.
한편, 가변저항소자(11,12)의 상하의 전극(1,2) 사이에, 도체막(3)측의 전극(1)이 저전위가 되도록 전압을 가하면, 금속원소가 이온화해서 전극(1)에 끌어당겨져, 절연체막(4)으로부터 빠져 나가기 때문에, 상하의 전극(1,2) 사이의 절연성이 증가하여, 저항값이 상승하게 된다.
이러한 변화를 반복함으로써, 가변저항소자(11,12)의 저항값을, 고저항 상태와 저저항 상태 사이에서 가역적으로 변화시킬 수 있다.
이러한 막 구성의 가변저항소자(11,12)은, 소자의 사이즈 의존성이 없어, 큰 신호를 얻을 수 있기 때문에, 스케일링에 강하다고 하는 특징을 가진다.
또한, 저항변화에 의한 데이터 기록 속도를 예를 들면 5나노초 정도로 빠르게 할 수 있고, 또한 저전압(예를 들면 1V 정도)과 저전류(예를 들면 20μＡ 정도)에서 동작시킬 수 있다고 하는 이점을 가진다.
또한, 본 발명의 다른 실시예로서, 기억소자의 개략적인 구성도를 도2a 및 도2b에 나타낸다. 도2a는 모식적인 구성도를 나타내고 있고, 도2b은 회로구성도를 나타내고 있다.
기억소자(20)는, 도2a에 도시된 것과 같이 도1a와 같은 제1 가변저항소자(11) 및 제2 가변저항소자(12)를 갖고 이루어진다. 그리고, 2개의 가변저항소자 11및 12에 있어서, 절연체막(4)[4a,4b]측의 전극(2)(소위 공통 전극)을 각각 공용하고, 도체막(3)[3a,3b]측의 전극(1)을 각각 X단자와 Y단자에 접속함으로써 콤프리멘터리한 2단자의 기억소자(20)를 구성하고 있다. 회로기호에서는, 도2b에 도시된 것과 같이 2개의 가변저항소자 11및 12의 화살표가 마주 보고 있다.
다음에, 도1에 나타낸 실시예의 기억소자(10)의 구성에 있어서의 구체적인 동작을 설명한다. 기억소자(10)가 취할 수 있는 4개의 상태를, 도3a～도3d에 나타낸다.
그리고, 도3a에 도시된 것과 같이 단자X와 접속되어 있는 제1 가변저항소자(11)이 저저항 (예를 들면 1kΩ)로, 단자Y와 접속되어 있는 제2 가변저항소자(12)이 고저항 (예를 들면 100kΩ)인 상태를 「S=1 상태 」(이)라고 정의하고, 도3B에 도시된 것과 같이 단자X와 접속되어 있는 제1 가변저항소자(11)이 고저항(예를 들면 100kΩ)이고, 단자 Y와 접속되어 있는 제2 가변저항소자(12)가 저저항(예를 들면 1kΩ)인 상태를 「S=0 상태」로 정의하기로 한다.
또한, 도3c에 도시된 것과 같이 2개의 가변저항소자(11,12)가 함께 저저항으로 되어 있는 상태를 「중간상태」로 부르고, 도3d에 도시된 것과 같이 2개의 가변저항소자(11,12)이 함께 고저항으로 되어 있는 상태를 「금지 상태」로 부르기로 한다.
이때, 도2에 나타낸 실시예의 기억소자(20)의 구성을 사용할 경우도, 가변저항소자(11,12)의 화살표의 방향이, 도3a～도3d에 나타낼 경우와는 반대인 방향으로 교체된 것 뿐으로, 동작적으로는 동일하다.
이어서, 기억소자(10)에 데이터를 기록하기 위해, 단자X와 Y에 기록하기 위한 전압 Vx, Vy를 주었을 경우의 동작을 설명하는 상태추이도를 도4a에 나타낸다. 도4b 및 도4c은, 각각, 「S=1 상태」→「S=0 상태」의 천이전류의 모양, 「S=0 상 태」→「S=1 상태」의 천이전류의 모양을 나타내고 있다.. 도4의 상태천이도를 보충하기 위해, 도5a～도5h에, 각 상태에 있어서의 전압 Vx, Vy, 가변저항소자(11,12)에 인가되는 전압 V11, V12,및 소자에 흐르는 전류 Ixy를 나타낸다. 전압V11,V12은 저저항화가 일어나는 전압의 방향을 정극성으로 하고 있다. Ixy는 단자 X로부터 단자Y에 흐르는 방향을 정극성으로 하고 있다.
도4a에서는, 각 상태의 원 내부에 가변저항소자(11,12)의 저항값으로서 (제1 가변저항소자(11)의 저항값/제2 가변저항소자(12)의 저항값)을 기재하고, 각 상태의 추이를 화살표로 나타내며, 이 화살표에 대하여 각각 기억소자(10)의 각 단자 X, Y에 인가되는 전압과 소자에 흐르는 전류로서 {Vx, Vy}/Ixy를 기재하고 있다.
더구나, 각 가변저항소자(11,12)의 데이터 기록 임계값을 Vmr로 정의하고, 데이터 소거 임계값을 Ver로 정의했을 때에,
0.3V <Ver<1.0V, 0.3V <Vwr<2.0V
가 성립하는 것으로 가정한다. 여기에서 사용하고 있는 수치도 반드시 옳지 않지만, 대강 타당한 수치로 되어 있다.
우선, 도4a의 상측의 「S=1 상태」(1kΩ/100kΩ)의 경우, 단자X와 접속되어 있는 제1 가변저항소자(11)가 저저항(1kΩ)이고, 단자Y와 접속되어 있는 제2 가변저항소자(12)가 고저항(100kΩ)이다. 이 상태에 있어서, Vx=0V, Vy=2V라고 하는 전압을 주면, 단자 X로부터 단자Y에 정전류 Ixy=-20μA가 흐르지만, 도5a에 도시된 것과 같이 이것은 저저항의 제1 가변저항소자(11)에 있어서도 고저항의 제2 가변저항소자(12)에 있어서도 안정된 방향이다. 따라서, 도4a의 「S=1상태」를 의미하는 원 위의 화살표({0V,2V}/-20μA)에 도시된 것과 같이 각 가변저항소자(11,12)의 상태는 변화되지 않는다.
다음에 「S=1 상태」(1kΩ/100kΩ)에 있어서,Vx=2V, Vy=0V라고 하는 전압을 주면, 제2 가변저항소자(12)가 고저항(100kΩ)이기 때문에, 도5b에 도시된 것과 같이 고저항의 제2 가변저항소자(12)에 기록 방향의 전압 2V가 주어지기 때문에, 제2 가변저항소자(12)이 저저항(1kΩ)으로 변화되고, 도５c에 나타낸 것과 같이「S=1상태 」로부터 「중간상태」로 상태가 추이한다. 따라서, 도4a 중 상측의 「S=1상태 (1kΩ/100kΩ)로부터, 도4a의 우측의 중간상태(1kΩ/1kΩ)로 추이한다.
이 중간상태 (1kΩ/1kΩ)에서는, 2개의 가변저항소자 11및 12이 양쪽 모두 저저항(1kΩ)이기 때문에, 도5c에 도시된 것과 같이 XY 사이의 2V의 전압이 절반 정도씩 분압되어, 제1 가변저항소자(11)에 1V의 전압이 소거 방향으로 걸리게 된다. 그러면, 제1 가변저항소자(11)가 고저항(100kΩ)으로 변화되고, 도5d에 도시된 것과 같이 「S=0 상태」로 상태가 추이하여, 안정상태가 된다. 따라서, 도4a 중 우측의 중간상태(1kΩ/1 kΩ)로부터 하측의 「S=0상태」(100kΩ/1kΩ)로 추이한다.
이 「S=1상태」로부터 「S=0 상태」로 추이할 때의 전압 Vx-Vy와 소자에 흐르는 전류 Ixy의 시간축상의 변화를 도4b에 나타낸다.
중간상태에서는, 비교적 큰 +1mA의 천이전류가 발생하지만, 중간상태의 시간은 10나노초 정도로 짧고 소비전력은 적다.
마찬가지에, 도4a의 하측의 「S=0상태」(100kΩ/1kΩ)의 경우, 단자X와 접속되어 있는 제1 가변저항소자(11)가 고저항(100kΩ)이고, 단자Y와 접속되어 있는 제 2 가변저항소자(12)이 저저항(1kΩ)이다. 이 상태에 있어서, Vx=2V, Vy=0V라고 하는 전압을 주면, 단자X로부터 단자Y에 정전류 Ixy=+20μA가 흐르지만, 도5d에 도시된 것과 같이 이것은 저저항의 제2 가변저항소자(12)에 있어서도 고저항의 제1 가변저항소자(11)에 있어서도 안정된 방향이다. 따라서, 도4a의 「S=0상태」를 의미하는 원 아래의 화살표({2V,0V}/+20μA)로 도시된 것과 같이 각 가변저항소자(11,12)의 상태는 변화되지 않는다.
다음에 「S=0 상태」(100kΩ/1kΩ)에 있어서, Vx=0V, Vy=2V라고 하는 전압을 주면, 제1 가변저항소자(11)이 고저항(100kΩ)이기 때문에, 도5e에 도시된 것과 같이 고저항의 제1 가변저항소자(11)에 기록 방향의 전압 2V가 주어지기 때문에, 제1 가변저항소자(11)이 저저항(1kΩ)으로 변화되고, 도5f에 나타낸 것처럼「 S=0 상태 」로부터 「중간상태」로 상태가 추이한다. 따라서, 도4a 중 하측의 「S=0상태」 (100kΩ/1kΩ)로부터, 좌측의 중간상태(1kΩ/1kΩ)로 추이한다.
이 중간상태 (1kΩ/1kΩ)에서는, 2개의 가변저항소자(11,12)가 양쪽 모두 저저항(1kΩ)이기 때문에, 도5f에 도시된 것과 같이 XY 사이의 2V의 전압이 절반 정도씩 분압되어, 제2 가변저항소자(12)에 1V의 전압이 소거 방향으로 걸리게 된다. 그러면, 제2 가변저항소자(12)가 고저항(100kΩ)으로 변화되고, 도5a에 도시된 것과 같이 「S=1 상태」로 상태가 추이하여, 안정상태가 된다. 따라서, 도4a 중 좌측의 중간상태(1kΩ/1k Ω)로부터 상측의 「S=1상태」(1kΩ/100kΩ)로 추이한다.
이 「S=0상태 」로부터 「S=1 상태」로 추이 할때의 전압 Vx-Vy와 소자에 흐르는 전류 Ixy의 시간축상의 변화를 도4c에 나타낸다.
중간상태에서는 비교적 큰 -1mA의 천이전류가 발생하지만, 중간상태의 시간은 10나노초 정도로 짧고 소비전력은 적다.
이와 같이, 본 실시예의 기억소자(10)에서는, 콤프리멘터리로 접속되어 있는 2개의 가변저항소자(11,12)가 서로 고저항과 저저항이라고 하는 다른 저항값이며, 어느쪽의 소자가 저저항으로 되어 있을지에 따라, 기억 데이터가 1인지 0인지를 구별하는 점에 특징이 있다.
또한, 데이터를 고쳐쓰여진 경우에는, 불안정한 「중간상태」를 경과하고나서 안정된 「S=1상태」 또는 「S=0 상태」로 추이하는 점에 특징이 있다.
이러한 재기록 동작을 반복하여 행하기 위해서는, 기억소자(10)에 사용하고 있는 불휘발성의 가변저항소자(11,12)가, 기록시의 전압의 약 1/2의 전압이 역방향에 걸리는 것으로 소거될 필요가 있다.
또한, 이러한 데이터의 재기록 동작은, 양측의 단자 X, Y에, 가변저항소자(11,12)의 데이터 기록 임계값 Vwr보다 크고, 게다가 데이터 소거 임계값 Ver의 2배보다도 큰 전압을 줌으로써 실현할 수 있다.
그리고, 재기록 동작시의 천이전류의 유무를 판별, 즉, 중간상태의 유무를 검출함으로써, 재기록전의 기록 정보를 판독할 수 있다. 예를 들면 Vx=2V, Vy=0V의 전압을 인가하고, +1mA의 천이전류가 발생하면 「S=1 상태」로부터 「S=0 상태」로의 천이가 발생한 것을 판별할 수 있고, 재기록전은 「S=1 상태」이었던 것을 식별할 수 있다. 천이전류가 발생하지 않으면, 재기록전은 「S=0 상태」로 재기록도 발생하지 않았다고 식별할 수 있다. 전자에서는 파괴 판독이 되기 때문에, 판독후에 「S=1 상태」로의 재기록이 필요하게 된다.
마찬가지로, Vx=0V, Vy=2V의 전압을 인가하고, -1mA의 천이전류가 발생하면 「 S=0 상태」로부터 「S=1 상태」로의 천이가 발생한 것을 판별할 수 있고, 재기록전은 「S=0상태」이었던 것을 식별할 수 있다. 천이전류가 발생하지 않으면, 재기록전은 「S=1 상태」로 재기록도 발생하지 않았다고 식별할 수 있다. 전자에서는 파괴 판독이 되기 때문에, 판독후에 「S=0 상태」로의 재기록이 필요하게 된다.
더구나, 도3d에 나타낸 「금지 상태」, 즉, 2개의 가변저항소자(11,12)가 모두 고저항인 상태가, 기억소자(10)의 초기 상태가 된다. 이 상태에서는, 도5g 또는 도5h에 도시된 것과 같이 양측의 단자 X, Y에 2V의 전위차를 주어도, 어느쪽의 가변저항소자(11,12)도 저저항으로는 안된다.
이 때문에, 양측의 단자 X, Y 사이에 데이터 기록 임계값 Vwr의 2배 정도의 전압(정전압 혹은 펄스 전압)을 줌으로써, 불휘발성의 가변저항소자(11,12)를 2개 모두 또는 1개만 저저항으로 하도록 조작(초기화)을 행할 필요가 있다. 이 조작을 행함으로써, 기억소자(10)가 도4에 나타낸 상태추이 사이클 중에 들어가, 데이터 기록 및 데이터 소거의 동작이 가능하게 된다.
이 기억소자(10)에서는, 안정한 2개의 상태인 「S=1상태」와 「S=0 상태」에 있어서, 2개의 가변저항소자(11,12)의 합성 저항은 일정하여, 거의 고저항의 값과 같아진다.
따라서, 기록 판독 전압을 주었을 경우에 흐르는 전류는, 본 예에서는 겨우 20μA이다. 동작 설명을 쉽게 하기 위해, 각 가변저항소자(11,12)의 고저항 상태를 100kΩ으로 했지만, 1MΩ～1TΩ로 설계하면, 2μＡ 이하로 감소할 수 있다.
「S=1 상태 」와 「S=0 상태」로 천이가 발생한 경우에는, 1mA의 천이전류가 흐르지만 그 시간은 10나노초 정도로 짧아 소비전력은 적다. 또한, 저저항 상태를 10kΩ～100k로 설계하면, 천이전류는 100μＡ 이하로 감소할 수 있다.
따라서, 메모리셀에 흐르는 전류를 감소하여, 기억소자의 소비전력을 감소할 수 있다. 저저항이 된 소자에 대하여 전압을 가하면 큰 전류가 흘러 소비전력이 커진다고 하는 가변저항소자를 이용하여 구성한 불휘발성메모리 전반의 공통 문제를, 본 발명에서는, 2개의 가변저항소자(11,12)의 합성 저항을 이용함에 의해, 해결할 수 있다. 이 때문에, 전술한 각 실시예의 기억소자(10,20)는, 전원을 꺼도 정보를 잃어버리지 않는 메모리 등을 구성하기 위한 기본소자로서 사용할 수 있다.
전술한 각 실시예에 관련되는 기억소자(10,20)를, 다수 매트릭스 모양으로 배치함에 의해, 기억장치를 구성할 수 있다.
그리고, 전술한 각 실시예의 기억소자(10,20)를 사용함으로써, 소비전력이 작은 기억장치를 구성할 수 있다.
이어서, 또한, 본 발명의 다른 실시예로서, 기억소자의 개략적인 구성도를 도6a에 나타낸다. 즉, 2개의 가변저항소자 11 및 12가 1개의 도체막(3)을 공용하는 개략적인 구성도이다. 기억소자(30)의 등가회로를 도6b에 나타낸다. 도6b의 등가회로는 도1b와 동일하며, 본 실시예의 기억소자(30)도 도1a에 나타낸 기억소자(10)와 같은 동작을 하기 때문에, 중복 설명을 생략한다.
본 실시예에 관련되는 기억소자(30)은, 도1a의 전극 1(소위 공통 전극)을 생 략하고, 모두 불휘발성의, 제1 가변저항소자(11) 및 제2 가변저항소자(12)을 가져서 이루어진다. 이들 가변저항소자 11 및 12은, 모두 각 전극 2의 사이에 공용하는 도체막(3)과 각 절연체막(4a ,4b)을 설치하는 막 구성으로 되어 있다. 그리고, 2개의 가변저항소자 11및 12에 있어서, 절연체막 4a 및 4b측의 전극 2을 각각 X단자와 Y단자에 접속함으로써 콤프리멘터리한 2단자의 기억소자(30)을 구성하고 있다. 도6a에 나타내는 공용하는 도체막(3)의 막두께는, 도1a의 각 도체막(3)a 및 3b의 1개분의 막두께로 하여도 좋고, 임의로 설정할 수 있다. 회로기호에서는, 도6b에 도시된 것과 같이 2개의 가변저항소자 11 및 12의 화살표가 서로 반대를 향하고 있다.
본 실시예에 관련되는 기억소자(30)에 의하면, 전술한 기억소자 10 및 20과 같은 효과를 나타내고, 또한, 각 가변저항소자(11,12)의 도체막(3)을 공용함에 의해, 적층시킬 가변저항소자의 구조를 간략화 할 수 있어, 제조공정을 짧게 할 수 있다.
전술한 본 실시예에 관련되는 기억소자 10, 20 및 30에 의하면, 2개의 가변저항소자(11, 12)의 각 소자의 한쪽의 전극을 접속하고, 2개의 가변저항소자(11, 12)의 각 소자의 다른쪽의 전극을 독립시켜 각각 단자를 설치하여, 합계 2단자로서 메모리셀을 구성함으로써, 한쪽의 전극이 각각 접속되어 있으므로, 이들 2개의 가변저항소자를 상보적으로 동작시켜서, 정보의 기록을 행하는 것이 가능하게 된다.
즉, 한쪽의 전극이 각각 접속되어 있으므로, 2개의 가변저항소자(11, 12)의 다른쪽의 전극의 사이에 2개의 가변저항소자가 직렬로 접속되게 된다. 그리고, 이들 다른쪽의 전극 사이에 전압을 인가하면, 그 전압이 2개의 가변저항소자의 한쪽 의 가변저항소자에 대해서는 고저항 상태로부터 저저항 상태로 변화시키도록 작용하고, 다른쪽의 가변저항소자에 대해서는 저저항 상태로부터 고저항 상태로 변화시키도록 작용한다. 이에 따라 한쪽의 가변저항소자를 저저항 상태로, 다른쪽의 가변저항소자를 고저항 상태로, 각각 변화시키고, 그 변화된 후의 상태를 안정적으로 유지 할 수 있다.
또한, 다른쪽의 전극 사이에 전술한 전압과 역극성의 전압을 인가하면, 한쪽의 가변저항소자를 고저항 상태로, 다른쪽의 가변저항소자를 저저항 상태로, 각각 변화시키고, 이에 따라 제1 가변저항소자(11)및 제2 가변저항소자(12)의 저항상태의 조합을 바꾸어, 정보를 재기록할 수 있다.
이것을 이용하고, 제1 가변저항소자(11)및 제2 가변저항소자(12)의 저항상태의 조합과, 고저항 상태?저저항 상태일 경우와, 저저항 상태?고저항 상태일 경우 에 의하여, 예를 들면 「1」과 「0」의 2개의 정보를 각 메모리셀에 기억하는 것이 가능하게 된다.
또한, 2개의 가변저항소자(11, 12)의 저항상태가 변화될 때에는, 고저항 상태이었던 가변저항소자가 먼저 저항 상태로 변화되고, 그 후에 저저항 상태이었던 가변저항소자가 고저항 상태로 변화되므로, 2개의 가변저항소자가 함께 저저항 상태가 되는 중간상태를 경유하게 된다.
그리고, 중간상태가 되는 시간은 짧고, 그 이외는 2개의 가변저항소자(11, 12) 중의 한쪽이 고저항 상태에 있기 때문에, 메모리셀 전체의 합성 저항이 커지고, 메모리셀에 흐르는 전류는 작다. 이에 따라 정보의 기록시에, 메모리셀에 전압 을 인가해서 흐르는 전류를 감소할 수 있다.
또한, 정보의 기록시에 천이전류의 유무를 검출, 즉, 중간상태의 유무를 검출함에 의해, 기록전의 기록 정보를 판독할 수 있다.
본 발명의 기억소자의 구동방법에 의하면, 상기 본 발명의 기억소자 10, 20및 30을 구동할 때에, 가변저항소자(11, 12)가 고저항 상태와 저저항 상태 사이에서 가역적으로 변화될 때에 각각 전압의 임계값을 가지는 구성이며, 기억소자의 양단의 단자에 전압의 임계값보다도 큰 전압을 인가함으로써, 제1 가변저항소자(11)및 제2 가변저항소자(12)의 저항상태의 조합을 용이하게 변화시켜서 정보의 기록을 행할 수 있다.
또한, 상기 본 발명의 기억소자(10)에 있어서, 가변저항소자(11, 12)은, 한쪽의 전극과 다른쪽의 전극 사이에 도체막(3)과 절연체막(4)이 형성되고, 도체막(3)로부터 절연체막(4)을 향해서 전류가 흐르도록 전압을 인가하면 고저항 상태로부터 저저항 상태로 변화되고, 절연체막(4)로부터 도체막(3)을 향해서 전류가 흐르도록 전압을 인가하면 저저항 상태로부터 고저항 상태로 변화되는 특성을 가지고, 도체막 3a 및 3b측의 전극 1을 각각 접속하고 있는 구성으로 하는 것도 가능하다.
혹은, 상기 본 발명의 기억소자(20)에 있어서, 가변저항소자(11, 12)은, 한쪽의 전극과 다른쪽의 전극 사이에 도체막(3)과 절연체막(4)이 형성되어, 도체막(3)로부터 절연체막(4)을 향해서 전류가 흐르도록 전압을 인가하면 고저항 상태로부터 저저항 상태로 변화되고, 절연체막(4)로부터 도체막(3)을 향해서 전류가 흐르도록 전압을 인가하면 저저항 상태로부터 고저항 상태로 변화되는 특성을 가지고, 절연체막(4)측의 전극 2을 각각 접속하고 있는 구성으로 하는 것도 가능하다.
그리고, 상기 본 발명의 기억소자(30)에 있어서, 가변저항소자(11, 12)는, 한쪽의 전극과 다른쪽의 전극 사이에 도체막(3)과 절연체막(4)이 형성되어, 도체막(3)로부터 절연체막(4)을 향해서 전류가 흐르도록 전압을 인가하면 고저항 상태로부터 저저항 상태로 변화되고, 절연체막(4)로부터 도체막(3)을 향해서 전류가 흐르도록 전압을 인가하면 저저항 상태로부터 고저항 상태로 변화되는 특성을 가지고, 상기 도체막(3)을 공용하고 있는 구성으로 하는 것도 가능하다.
이러한 구성의 기억소자 10, 20, 30로 했을 때에는, 가변저항소자(11, 12)이 한쪽의 전극과 다른쪽의 전극 사이에 도체막(3)과 절연체막(4)이 형성되어, 도체막(3)로부터 절연체막(4)을 향해서 전류가 흐르도록 전압을 인가하면 고저항 상태로부터 저저항 상태로 변화되고, 절연체막(4)로부터 도체막(3)을 향해서 전류가 흐르도록 전압을 인가하면 저저항 상태로부터 고저항 상태로 변화되는 특성을 가지므로, 가변저항소자(11, 12)의 저항값을, 고저항 상태와 저저항 상태 사이에서 가역적으로 변화시킬 수 있다.
그리고, 소자의 사이즈 의존성이 없어, 큰 신호를 얻을 수 있다. 또한, 정보의 기록을 고속으로 행하는 것이 가능하게 되고, 저전압에서 저전류로 동작시킬 수 있다.
전술한 각 실시예의 기억소자 10, 20 및 30을, 다수 매트릭스 모양으로 배치함에 의해, 기억장치를 구성 할 수 있다.
그리고, 전술의 각실시예의 기억소자 10,20 및 30을 사용함으로써, 소비전력 이 작은 기억장치를 구성 할 수 있다.
2개의 가변저항소자를 적층시킴으로써, 다수의 기억소자를 집적화한 기억장치를 작은 면적에 집적시킬 수 있다.
이때, 가변저항소자(11,12)의 기록 임계값 Vwr 및 소거 임계값 Ver는, 도1a, 도2a 및 도6a에 각각 나타낸 막 구성의 경우, 도체막(3) 또는 절연체막(4)의 재료?막조성이나 막두께 등을 선정함으로써, 임계값의 크기를 제어하는 것이 가능하다.
전술한 각 실시예에서는, 기억소자 10, 20, 30을 구성하는 가변저항소자(11,12)이, 2개의 전극 사이에 도체막 및 절연체막을 설치한 구성이 되어 있었지만, 그 밖의 구성으로 하여도 좋다.
예를 들면 도체막의 대신에 반도체막을 사용하거나, 절연체막 대신에 반도체막이나 도체막을 사용하거나 해도 되며, 적층순서가 반대이거나, 단층이여도 좋다. 어느쪽의 구성에서도, 가변저항소자가, 전압을 인가함으로써 고저항 상태와 저저항 상태 사이에서 변화되는 특성이며, 또한, 저항상태가 변화되는 전압의 임계값을 가지고 있으면 좋다.
또, 가변저항소자의 저항값이나 단자에 인가하는 전압의 크기 등은, 전술한 실시예에 나타낸 구성에 한정되는 것이 아니라, 기타 폭넓은 구성으로 할 수 있다.
본 발명은, 전술한 실시예에 한정되는 것이 아니라, 본 발명의 요지를 일탈하지 않는 범위에서 기타 여러가지 구성을 취할 수 있다.
전술한 본 발명에 의하면, 한쪽의 가변저항소자를 저저항 상태로, 다른쪽의 가변저항소자를 고저항 상태로, 각각 변화시키고, 그 변화된 후의 상태를 안정적으로 유지할 수 있어, 이 동작을 이용해서 메모리셀에 정보를 기억함으로써, 메모리셀에 안정적으로 정보를 기억할 수 있다. 이에 따라, 기억소자에 대하여 불휘발로 정보를 기억할 수 있다.
그리고, 정보의 기록이나 정보의 판독시에, 기억소자에 전압을 인가해서 흐르는 전류를 감소할 수 있으므로, 소비전력을 작게 할 수 있다.

Claims (8)

  1. 한쪽의 전극과 다른쪽의 전극 사이에, 다른 극성의 전압을 인가함으로써, 저항상태가 고저항 상태와 저저항 상태 사이를 가역적으로 변화되는 가변저항소자를 구비하고,
    2개의 상기 가변저항소자의 각 소자의 상기 한쪽의 전극을 공통 전극으로 하고, 2개의 상기 가변저항소자의 각 소자의 상기 다른쪽의 전극을 독립시켜 각각 단자를 설치하여, 합계 2단자로서 메모리셀을 구성하고,
    상기 가변저항소자는, 상기 한쪽의 전극과 상기 다른쪽의 전극 사이에, 도체막과 절연체막이 형성되어, 상기 도체막으로부터 상기 절연체막을 향해서 전류가 흐르도록 전압을 인가하면 상기 고저항 상태로부터 상기 저저항 상태로 변화되고, 상기 절연체막으로부터 상기 도체막을 향해서 전류가 흐르도록 전압을 인가하면 상기 저저항 상태로부터 상기 고저항 상태로 변화되는 특성을 가지는 기억소자.
  2. 제 1항에 있어서,
    상기 가변저항소자는, 상기 고저항 상태와 상기 저저항 상태 사이에서 가역적으로 변화될 때에, 각각 전압의 임계값을 가지는 것을 특징으로 하는 기억소자.
  3. 제 1항에 있어서,
    상기 가변저항소자는, 상기 도체막측의 전극을 상기 공통 전극으로 하여 각각 접속하고 있는 것을 특징으로 하는 기억소자.
  4. 제 1항에 있어서,
    상기 가변저항소자는, 상기 절연체막측의 전극을 상기 공통 전극으로 하여 각각 접속하고 있는 것을 특징으로 하는 기억소자.
  5. 한쪽의 전극과 다른쪽의 전극 사이에, 다른 극성의 전압을 인가함으로써, 저항상태가 고저항 상태와 저저항 상태 사이를 가역적으로 변화되는 가변저항소자를 구비하고,
    2개의 상기 가변저항소자로부터 기억소자가 형성되고,
    상기 가변저항소자는, 각 소자에 각각 형성된 절연체막과, 상기 2개의 상기 가변저항소자에서 공통되어 형성된 도체막으로 구성되고,
    상기 도체막으로부터 상기 절연체막을 향해서 전류가 흐르도록 전압을 인가하면 상기 고저항 상태로부터 상기 저저항 상태로 변화되고, 상기 절연체막으로부터 상기 도체막을 향해서 전류가 흐르도록 전압을 인가하면 상기 저저항 상태로부터 상기 고저항 상태로 변화되는 특성을 가지는 것을 특징으로 하는 기억소자.
  6. 제 5항에 있어서,
    상기 가변저항소자는, 상기 고저항 상태와 상기 저저항 상태 사이에서 가역적으로 변화될 때에, 각각 전압의 임계값을 가지는 것을 특징으로 하는 기억소자.
  7. 삭제
  8. 한쪽의 전극과 다른쪽의 전극 사이에, 다른 극성의 전압을 인가함으로써, 저항상태가 고저항 상태와 저저항 상태 사이를 가역적으로 변화되는 가변저항소자를 구비하고,
    2개의 상기 가변저항소자로부터 기억소자가 형성되고,
    상기 가변저항소자는, 각 소자에 각각 형성된 절연체막과, 상기 2개의 상기 가변저항소자에서 공통되어 형성된 도체막으로 구성되고,
    상기 각 가변저항소자의 절연체막측의 양쪽 전극에 각각 단자를 설치하여,
    합계 2단자로서 메모리셀을 구성한 기억소자를 구동하는 방법에 있어서,
    상기 가변저항소자는, 상기 고저항 상태와 상기 저저항 상태 사이에서 가역적으로 변화될 때에, 각각 전압의 임계값을 가지고,
    상기 기억소자의 양단의 단자에, 상기 전압의 임계값보다도 큰 전압을 인가함으로써, 정보의 기록을 행하고, 상기 정보의 기록의 시에 흐르는 천이전류의 유무에 의해 기억소자에 기록된 정보를 판독하는 것을 특징으로 하는 기억소자의 구동방법.
KR1020050103674A 2004-11-02 2005-11-01 기억소자 및 그 구동방법 KR101121685B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00319655 2004-11-02
JP2004319655A JP4475098B2 (ja) 2004-11-02 2004-11-02 記憶素子及びその駆動方法

Publications (2)

Publication Number Publication Date
KR20060052373A KR20060052373A (ko) 2006-05-19
KR101121685B1 true KR101121685B1 (ko) 2012-03-09

Family

ID=36261611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050103674A KR101121685B1 (ko) 2004-11-02 2005-11-01 기억소자 및 그 구동방법

Country Status (3)

Country Link
US (1) US7433220B2 (ko)
JP (1) JP4475098B2 (ko)
KR (1) KR101121685B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4367281B2 (ja) * 2004-08-03 2009-11-18 ソニー株式会社 演算回路
JP4543885B2 (ja) * 2004-11-04 2010-09-15 ソニー株式会社 記憶装置の読み出し方法及び記憶装置、並びに半導体装置
JP4919146B2 (ja) 2005-09-27 2012-04-18 独立行政法人産業技術総合研究所 スイッチング素子
US7579611B2 (en) * 2006-02-14 2009-08-25 International Business Machines Corporation Nonvolatile memory cell comprising a chalcogenide and a transition metal oxide
JP2007294592A (ja) * 2006-04-24 2007-11-08 Sony Corp 記憶装置の駆動方法
JP5550101B2 (ja) * 2007-02-12 2014-07-16 ヴィリックス ファーマシューティカルズ インコーポレイテッド トラマドールの副作用の低減薬の製造におけるトラマドールおよびｐｄｅ阻害剤の使用方法
JP4446054B2 (ja) 2007-03-23 2010-04-07 独立行政法人産業技術総合研究所 不揮発性記憶素子
JP2009043905A (ja) * 2007-08-08 2009-02-26 Hitachi Ltd 半導体装置
JP4466738B2 (ja) * 2008-01-09 2010-05-26 ソニー株式会社 記憶素子および記憶装置
KR101182423B1 (ko) * 2008-12-17 2012-09-12 한국전자통신연구원 상변화 메모리 소자를 이용한 필드프로그래머블 게이트 어레이(ｆｐｇａ)의 프로그래머블 논리 블록
WO2010103649A1 (ja) * 2009-03-12 2010-09-16 富士通株式会社 複合抵抗変化素子及びその製造方法
CN102449702B (zh) * 2009-05-29 2015-05-20 于利奇研究中心有限公司 存储元件、堆叠、存储矩阵和用于运行的方法
US8737111B2 (en) 2010-06-18 2014-05-27 Sandisk 3D Llc Memory cell with resistance-switching layers
US8724369B2 (en) 2010-06-18 2014-05-13 Sandisk 3D Llc Composition of memory cell with resistance-switching layers
US8520425B2 (en) 2010-06-18 2013-08-27 Sandisk 3D Llc Resistive random access memory with low current operation
JP2012018964A (ja) * 2010-07-06 2012-01-26 Sony Corp 記憶素子およびその駆動方法、並びに記憶装置
WO2014111481A2 (de) 2013-01-16 2014-07-24 Helmholtz-Zentrum Dresden-Rossendorf E.V. Komplementärer widerstandsschalter, kontaktierte polykristalline piezo- oder ferroelektrische dünnschicht, verfahren zum verschlüsseln einer bitfolge
DE102013200615A1 (de) * 2013-01-16 2014-07-17 Helmholtz-Zentrum Dresden - Rossendorf E.V. Komplementärer Widerstandsschalter, dessen Herstellung und Verwendung
DE102013020517B4 (de) * 2013-12-11 2015-06-25 Forschungszentrum Jülich GmbH Verfahren zum Auslesen einer resistiven Speicherzelle und eine Speicherzelle zur Durchführung
CN105989877A (zh) * 2015-02-02 2016-10-05 华邦电子股份有限公司 电阻式存储装置
US10199093B1 (en) 2015-12-30 2019-02-05 Crossbar, Inc. State change detection for two-terminal memory utilizing current mirroring circuitry
US9659642B1 (en) * 2015-12-30 2017-05-23 Crossbar, Inc. State change detection for two-terminal memory during application of a state-changing stimulus
TW201738888A (zh) * 2016-04-18 2017-11-01 Univ Chang Gung 記憶體之結構
US10516398B2 (en) 2016-05-24 2019-12-24 Technion Research & Development Foundation Limited Logic design with unipolar memristors
DE102016112765B4 (de) * 2016-07-12 2024-04-25 Infineon Technologies Ag Magnetspeicherbauelement und Verfahren zum Betreiben desselben
KR102542998B1 (ko) 2018-06-26 2023-06-14 에스케이하이닉스 주식회사 3차원 적층형 반도체 메모리 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032867A (ja) 2004-07-21 2006-02-02 Sony Corp 記憶素子及びその駆動方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087674A (en) * 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
JP4103497B2 (ja) * 2002-04-18 2008-06-18 ソニー株式会社 記憶装置とその製造方法および使用方法、半導体装置とその製造方法
KR100583090B1 (ko) * 2003-05-30 2006-05-23 주식회사 하이닉스반도체 강유전체 레지스터의 캐패시터 제조방법
US7129133B1 (en) * 2004-09-13 2006-10-31 Spansion Llc Method and structure of memory element plug with conductive Ta removed from sidewall at region of memory element film

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032867A (ja) 2004-07-21 2006-02-02 Sony Corp 記憶素子及びその駆動方法

Also Published As

Publication number Publication date
US20060092691A1 (en) 2006-05-04
JP4475098B2 (ja) 2010-06-09
US7433220B2 (en) 2008-10-07
KR20060052373A (ko) 2006-05-19
JP2006134954A (ja) 2006-05-25

Similar Documents

Publication Publication Date Title
KR101121685B1 (ko) 기억소자 및 그 구동방법
US7471543B2 (en) Storage device and semiconductor device
US7242606B2 (en) Storage apparatus and semiconductor apparatus
CN101911201B (zh) 存储器单元、存储器单元编程方法、存储器单元读取方法、存储器单元操作方法及存储器装置
JP4684297B2 (ja) 不揮発性半導体記憶装置の書き込み方法
JP4499740B2 (ja) 記憶素子、メモリ回路、半導体集積回路
JP4460552B2 (ja) 半導体記憶装置
US9837149B2 (en) Low read current architecture for memory
KR101263017B1 (ko) 기억 장치 및 반도체 장치
WO2013080499A1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
KR101265325B1 (ko) 기억 장치 및 반도체 장치
JPWO2006137111A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
US8421048B2 (en) Non-volatile memory with active ionic interface region
JP2007226883A (ja) 可変抵抗素子の抵抗制御方法及び不揮発性半導体記憶装置
JP2006032867A (ja) 記憶素子及びその駆動方法
JP4483540B2 (ja) 記憶装置
US8149610B2 (en) Nonvolatile memory device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee