KR101112549B1 - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR101112549B1
KR101112549B1 KR1020050008557A KR20050008557A KR101112549B1 KR 101112549 B1 KR101112549 B1 KR 101112549B1 KR 1020050008557 A KR1020050008557 A KR 1020050008557A KR 20050008557 A KR20050008557 A KR 20050008557A KR 101112549 B1 KR101112549 B1 KR 101112549B1
Authority
KR
South Korea
Prior art keywords
region
electrode
drain
gate
gate insulating
Prior art date
Application number
KR1020050008557A
Other languages
English (en)
Other versions
KR20060087739A (ko
Inventor
문국철
주승용
김일곤
박태형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050008557A priority Critical patent/KR101112549B1/ko
Priority to TW095100609A priority patent/TWI392096B/zh
Priority to US11/337,151 priority patent/US7612377B2/en
Priority to CNB2006100061602A priority patent/CN100568513C/zh
Priority to JP2006023475A priority patent/JP4926483B2/ja
Publication of KR20060087739A publication Critical patent/KR20060087739A/ko
Application granted granted Critical
Publication of KR101112549B1 publication Critical patent/KR101112549B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
    • E04H13/00—Monuments; Tombs; Burial vaults; Columbaria
    • E04H13/006—Columbaria, mausoleum with frontal access to vaults
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Architecture (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Structural Engineering (AREA)
  • Civil Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명에 따른 박막 트랜지스터 표시판은 기판, 기판 위에 형성되어 있으며 제1 도전성 불순물로 도핑되어 있는 복수의 소스/드레인 영역 및 제2 도전성 불순물로 도핑되어 있는 고농도 도핑 영역, 불순물이 도핑되지 않은 유지 영역 및 채널 영역을 포함하는 반도체, 반도체 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있으며 채널 영역과 중첩하는 게이트선, 게이트 절연막 위에 형성되어 있으며 유지 영역과 중첩하는 유지 전극을 가지는 유지 전극선, 게이트 절연막 위에 형성되어 있으며 소스/드레인 영역과 연결되어 있는 데이터선, 그리고 게이트 절연막 위에 형성되어 있으며 소스/드레인 영역 및 고농도 도핑 영역과 연결되어 있는 드레인 전극, 드레인 전극과 연결되어 있는 화소 전극을 포함한다.
유지용량, 다결정, 액정표시장치

Description

박막 트랜지스터 표시판 {THIN FILM TRANSISTOR ARRAY PANEL}
도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록도이다.
도 2는 본 발명의 한 실시예에 따른 표시 장치의 한 예인 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 화소 부분을 도시한 배치도이다.
도 4는 도 3에 도시한 박막 트랜지스터 표시판을 IV-IV'-IV" 선을 따라 절단한 단면도이다.
도 5는 본 발명의 한 실시예에 따른 액정 표시 장치의 게이트 구동부용 박막 트랜지스터를 개략적으로 도시한 배치도이다.
도 6은 도 5에 도시한 박막 트랜지스터를 VI-VI' 선을 따라 자른 단면도이다.
도 7a 및 도 7b는 도 3 내지 도 6에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 첫 번째 단계에서의 배치도이다.
도 7c는 각각 도 7a 및 도 7b의 VIIc-VIIc',VIIc"-VIIc" '선을 따라 잘라 도시한 단면도이다.
도 8a 및 도 8b는 도 7a 및 도 7b의 다음 단계에서의 배치도이다.
도 8c는 각각 도 8a 및 도 8b의 VIIIc-VIIIc', VIIIc"-VIIIc"'선을 따라 잘라 도시한 단면도이다.
도 9는 도 8c의 다음 단계에서의 단면도이다.
도 10a 및 도 10b는 도 9의 다음 단계에서의 배치도이다.
도 10c는 각각 도 9a 및 도 9b의 Xc-Xc', Xc"-Xc"'선을 따라 잘라 도시한 단면도이다.
도 11a 및 도 11b는 도 10a 및 도 10b의 다음 단계에서의 배치도이다.
도 11c는 각각 도 10a 및 도 10b의 XIc-XIc', XIc"-XIc"'선을 따라 잘라 도시한 단면도이다.
도 12a 및 도 12b는 도 11a 및 도 11b의 다음 단계에서의 배치도이다.
도 12c는 각각 도 12a 및 도 12b의 XIIc-XIIc', XIIc"-XIIc'"선을 따라 잘라 도시한 단면도이다.
*도면의 주요 부분에 대한 부호 설명*
110: 기판
121: 게이트선
133: 유지 전극
151, 151a, 151b: 반도체
171: 데이터선
190: 화소 전극
본 발명은 박막 트랜지스터 표시판에 관한 것으로 특히, 다결정 규소로 이루어지는 반도체를 가지는 박막 트랜지스터 표시판에 관한 것이다.
박막 트랜지스터 표시판은 박막 트랜지스터에 의하여 구동되는 복수의 화소를 가지는 액정 표시 장치 또는 유기 발광 표시 장치(organic light display, OLED) 등 평판 표시 장치의 한 기판으로 사용된다.
액정 표시 장치는 전기장을 생성하는 전계 생성 전극과 그 사이의 액정층을 포함한다. 이러한 액정 표시 장치에서는 두 전계 생성 전극에 전압을 인가하여 액정층에 전계를 형성함으로써 액정 분자들의 배향을 결정하고 입사광의 편광을 조절하여 영상을 표시한다. 이 경우 박막 트랜지스터는 전극에 인가되는 신호를 제어하는 데 사용된다.
유기 발광 표시 장치는 발광성 유기 물질을 여기 발광시켜 영상을 표시하는 자기 발광형 표시 장치이다. 유기 발광 표시 장치는 정공 주입 전극(애노드)과 전자 주입 전극(캐소드)과 이들 사이에 들어 있는 유기 발광층을 포함하고, 유기 발광층에 정공과 전자를 주입하면, 이들이 쌍을 이룬 후 소멸하면서 빛을 낸다.
유기 발광 표시 장치의 각각의 화소에는 두 개의 박막 트랜지스터 즉, 구동 박막 트랜지스터와 스위칭 트랜지스터가 구비되어 있다. 발광을 위한 전류를 공급하는 구동 박막 트랜지스터의 전류량은 스위칭 트랜지스터를 통해 인가되는 데이터 신호에 의해 제어된다.
이러한 박막 트랜지스터 표시판에서 각 화소는 일정 기간 동안 일정한 전압을 유지해야 한다. 그래서 각 화소에는 전하를 축적할 수 있는 축전기capacitor)를 형성하여 비선택 기간에도 일정 기간 동안 표시할 수 있도록 하고 있다.
다결정 규소로 이루어진 반도체를 포함하는 박막 트랜지스터 표시판의 축전기는 반도체/절연막/유지전극 또는 게이트 전극/절연막/데이터선의 적층으로 형성할 수 있다.
전자의 경우에는 절연막의 두께를 얇게 하여 충분한 용량을 얻을 수는 있지만, 반도체를 도전체로 하기 위해서는 추가적인 도핑 공정을 필요로 하여 공정이 복잡해진다. 그리고 후자의 경우에는 절연막이 두꺼워 충분한 용량을 얻기 위해서는 게이트 전극과 데이터선의 중첩 면적을 크게 하여야 하므로 화소의 개구율이 감소한다.
본 발명의 기술적 과제는 액정 표시 장치의 개구율이 감소하지 않으면서도 충분한 유지 용량을 얻을 수 있는 박막 트랜지스터 표시판을 제공하는 것이다.
위와 같은 과제를 이루기 위하여 본 발명에 따른 박막 트랜지스터 표시판은 기판, 기판 위에 형성되어 있으며 제1 도전성 불순물로 도핑되어 있는 복수의 소스/드레인 영역 및 제2 도전성 불순물로 도핑되어 있는 고농도 도핑 영역, 불순물이 도핑되지 않은 유지 영역 및 채널 영역을 포함하는 반도체, 반도체 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있으며 채널 영역과 중첩하는 게이트선, 게이트 절연막 위에 형성되어 있으며 유지 영역과 중첩하는 유지 전극을 가지는 유지 전극선, 게이트 절연막 위에 형성되어 있으며 소스/드레인 영역과 연결되어 있는 데이터선, 그리고 게이트 절연막 위에 형성되어 있으며 소스/드레인 영역 및 고농도 도핑 영역과 연결되어 있는 드레인 전극, 드레인 전극과 연결되어 있는 화소 전극을 포함한다.
여기서 제1 도전성 불순물은 N형 또는 P형 도전성 불순물 중 하나이고, 제2 도전성 불순물은 N형 또는 P형 도전성 불순물 중 제1 도전성 불순물을 제외한 나머지인 것이 바람직하다.
그리고 드레인 전극은 유지 전극과 중첩하는 것이 바람직하다.
또한, 절연 기판과 반도체 사이에 형성되어 있는 차단막을 더 포함할 수 있다.
또한, 채널 영역과 소스/드레인 영역 사이에 형성되어 있는 저농도 도핑 영역을 더 포함할 수 있다.
또한, 유지 영역은 소스/드레인 영역 및 고농도 도핑 영역과 연결되어 있는 것이 바람직하다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나 타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제, 첨부한 도면을 참고하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대해서 설명한다.
먼저 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 표시 장치에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 표시 장치의 한 예인 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 표시 장치는 표시판부(display panel unit)(300) 및 이에 연결된 게이트 구동부(400), 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 신호 생성부(800) 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.
도 2를 참고하면, 표시판부(300)는 등가 회로로 볼 때 복수의 표시 신호선(display panel line)(G1-Gn, D1-Dm)과 이에 연결되어 있고 대략 행렬의 형태로 배열되어 있으며 표시 영역(display area)(DA)을 이루는 복수의 화소(pixel)(PX)를 포함한다. 도 1을 참고하면, 액정 표시 장치의 표시판부(300)는 하부 및 상부 표 시판(100, 200)과 그 사이의 액정층(3)을 포함한다. 유기 발광 표시 장치(organic light emitting display)의 경우 표시판부(300)가 하나의 표시판만을 포함할 수 있다.
표시 신호선(G1-Gn, D1-Dm)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(gate line)(G1-Gn)과 데이터 신호를 전달하는 데이터선(data line)(D1-Dm)을 포함한다. 게이트선(G1-Gn)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1-Dm)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
각 화소(PX)는 박막 트랜지스터 등 적어도 하나의 스위칭 소자(Q)와 적어도 하나의 축전기(CLC)를 포함한다.
도 1 및 도 2를 참고하면, 액정 표시 장치의 각 화소(PX)는 표시 신호선(G1-Gn, D1-Dm)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(CLC) 및 유지 축전기(storage capacitor)(CST)를 포함한다. 표시 신호선(G1-Gn, D1-Dm)은 하부 표시판(100)에 배치되어 있다.
다결정 규소 박막 트랜지스터 따위의 스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있으며, 각각 게이트선(G1-Gn)에 연결되어 있는 제어 단자, 데이터선(D1 -Dm)에 연결되어 있는 입력 단자, 그리고 액정 축전기(CLC) 및 유지 축전기(CST )에 연 결되어 있는 출력 단자를 가지고 있는 삼단자 소자이다.
액정 축전기(CLC)는 하부 표시판(100)의 화소 전극(190)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(190, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(190)은 스위칭 소자(Q)에 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며, 이 때에는 두 전극(190, 270)이 모두 선형 또는 막대형으로 만들어질 수 있다.
유지 축전기(CST)는 액정 축전기(CLC)를 보조하는 축전기로서, 하부 표시판(100)에 구비된 반도체의 유지 영역(도시하지 않음)과 유지 전극선 및 데이터선이 절연막을 사이에 두고 상, 하에서 중첩되어 이루어진다. 유지 전극선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다.
색 표시를 구현하기 위해서, 각 화소(PX)가 복수의 원색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 복수의 원색을 번갈아 표시함으로써(시간 분할), 원색의 공간적, 시간적 합으로 원하는 색상을 나타낸다. 원색의 예로는 적색, 녹색 및 청색을 들 수 있다. 도 2는 각 화소(PX)가 상부 표시판(200)에서 화소 전극(190)과 마주보는 대응하는 영역에 원색 중 하나의 색상을 나타내는 색 필터(230)를 구비한 공간 분할의 예를 보여주고 있다. 이와는 달리 색필터(230)는 하부 표시판(100)의 화소 전극(190) 위 또는 아래에 형성할 수도 있다.
표시판부(300)의 두 표시판(100, 200) 중 적어도 하나의 바깥 면에는 빛을 편광시키는 하나 이상의 편광자(도시하지 않음)가 부착되어 있다.
유기 발광 표시 장치의 각 화소(PX)는 표시 신호선(G1-Gn, D1-Dm )에 연결된 스위칭 트랜지스터(도시하지 않음), 이에 연결된 구동 트랜지스터(driving transistor)(도시하지 않음) 및 유지 축전기(도시하지 않음), 그리고 발광 다이오드(light emitting diode)(도시하지 않음)를 포함할 수 있다. 발광 다이오드는 화소 전극(도시하지 않음)과 공통 전극(도시하지 않음) 및 그 사이의 발광 부재(light emitting member)(도시하지 않음)를 포함한다.
도 1을 다시 참고하면, 계조 신호 생성부(800)는 화소(PX)의 투과율과 관련된 복수의 계조 신호를 생성한다. 액정 표시 장치용 계조 신호 생성부(800)의 경우 공통 전압(Vcom)에 대하여 양의 값과 음의 값을 각각 가지는 두 벌의 계조 전압을 생성한다.
게이트 구동부(400)는 표시판부(300)의 게이트선(G1-Gn)에 연결되어 게이트 온 전압(Von) 및 게이트 오프 전압(Voff)과 각각 동일한 두 값을 가지는 게이트 신호를 게이트선(G1-Gn)에 인가한다. 게이트 구동부(400)는 표시판부(300)에 집적되어 있으며 복수의 구동 회로(도시하지 않음)를 포함한다. 게이트 구동부(400)를 이루는 각각의 구동 회로는 하나의 게이트선(G1-Gn)에 연결되어 있으며 복수의 N형, P형, 상보형 다결정 규소 박막 트랜지스터를 포함한다. 그러나 게이트 구동부(400)가 집적 회로(integrated circuit, IC) 칩의 형태로 표시판부(300) 위에 장착되거나 가요성 인쇄 회로(flexible printed circuit, FPC) 필름 위에 장착될 수 있 다. 후자의 경우에 가요성 인쇄 회로 필름이 표시판부(300) 위에 부착된다.
데이터 구동부(500)는 표시판부(300)의 데이터선(D1-Dm)에 연결되어 있으며 계조 신호 생성부(800)로부터의 계조 전압을 선택하여 데이터 전압으로서 데이터선(D1-Dm)에 인가한다. 데이터 구동부(500)는 또한 표시판부(300)에 집적되거나, 하나 이상의 집적 회로 칩의 형태로 표시판부(300) 위에 장착되거나 표시판부(300) 위에 부착된 가요성 인쇄 회로(flexible printed circuit, FPC) 필름 위에 장착될 수 있다.
구동부(400, 500) 또는 이들이 장착되어 있는 가요성 인쇄 회로 필름은 표시판부(300)에서 표시 영역(DA)의 바깥 쪽에 위치한 주변 영역(peripheral area)에 위치한다.
신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어하며 인쇄 회로 기판(printed circuit board, PCB) 등에 장착될 수 있다.
그러면, 도 3 내지 도 6를 참고로 하여 도 1 및 도 2에 도시한 액정 표시 장치의 하부 표시판, 즉 박막 트랜지스터 표시판의 한 예에 대하여 상세하게 설명한다.
여기에서 화소(PX)의 박막 트랜지스터는 N형인 경우를 예로 들고, 게이트 또는 데이터 구동부 구동부(400, 500)의 박막 트랜지스터는 N형과 P형이 모두 형성될 수 있으나, 설명을 간소화하기 위해서 P형 박막 트랜지스터만을 예시한다.
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시 판의 화소 부분을 도시한 배치도이고, 도 4는 도 3에 도시한 박막 트랜지스터 표시판을 IV-IV'-IV" 선을 따라 절단한 단면도이다. 또한 도 5는 본 발명의 한 실시예에 따른 액정 표시 장치의 게이트 구동부용 박막 트랜지스터를 개략적으로 도시한 배치도이고, 도 6은 도 5에 도시한 박막 트랜지스터를 VI-VI' 선을 따라 자른 단면도이다.
도 3 내지 도 6에 도시한 바와 같이, 투명한 절연 기판(110) 위에 산화 규소(SiO2) 또는 질화 규소(SiNx) 등으로 이루어진 차단막(blocking film)(111)이 형성되어 있다. 차단막(111)은 복층 구조를 가질 수도 있다.
차단막(111) 위에는 다결정 규소 따위로 이루어진 복수의 화소부 섬형 반도체(151a) 및 구동부 섬형 반도체(151b)가 형성되어 있다.
각각의 반도체(151a, 151b)는 도전성 불순물을 함유하는 불순물 영역(extrinsic region)과 도전성 불순물을 거의 함유하지 않은 진성 영역(intrinsic region)을 포함하며, 불순물 영역에는 불순물 농도가 높은 고농도 영역(heavily doped region)과 불순물 농도가 낮은 저농도 영역(lightly doped region)이 있다.
화소부 반도체(151a)의 진성 영역은 서로 떨어져 있는 두 개의 채널 영역(channel region)(154a) 및 유지 영역(157)을 포함한다. 그리고 고농도 불순물 영역(153a, 155a, 158, 159)은 N형 불순물 도핑 영역(153a, 155a, 159)과 P형 불순물 도핑 영역(158)을 포함하고, N형 불순물 도핑 영역은 채널 영역(154a)을 중심으로 서로 분리되어 있는 복수의 소스/드레인 영역(source/drain region)(153a, 155a, 159)을 포함한다. 소스/드레인 영역은 본 발명의 실시예보다 더 적게 또는 더 많은 수로 형성될 수 있으며, 이에 따라서 채널 영역의 수도 더 적게 또는 더 많은 수로 형성된다.
그리고 소스/드레인 영역(153a, 155a, 159)과 채널 영역(154a) 사이에 위치한 저농도 불순물 영역(152)은 저농도 도핑 드레인 영역(lightly doped drain region, LDD region)이라고 하며 그 폭이 다른 영역보다 좁다.
구동부 반도체(151b)의 진성 영역은 채널 영역(154b)을 포함하며, 고농도 불순물 영역은 P형 도전성 불순물이 도핑되어 있는 소스/드레인 영역(153b, 155b)을 포함한다.
여기에서 P형 도전성 불순물로는 붕소(B), 갈륨(Ga) 등이 도핑되고, N형 도전성 불순물로는 인(P), 비소(As) 등이 도핑되어 있다. 저농도 도핑 영역(152)은 박막 트랜지스터의 누설 전류(leakage current)나 펀치스루(punch through) 현상이 발생하는 것을 방지하며, 저농도 도핑 영역(152a, 152b)은 불순물이 들어있지 않은 오프셋(offset) 영역으로 대체할 수 있다.
반도체(151a, 151b) 위에는 질화 규소 또는 산화 규소로 이루어진 수백 두께의 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
차단막(111) 및 반도체(151) 위에는 주로 가로 방향으로 뻗은 복수의 게이트선(gate line)(121)과 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며, 반도체(151a)의 일부분은 위로 돌 출하여 반도체(151)의 채널 영역(154a)과 중첩하는 복수의 돌출부를 포함한다. 이처럼 채널 영역(154a)과 중첩하는 게이트선(121)의 일부분은 박막 트랜지스터의 게이트 전극(124a)으로 사용된다. 게이트 전극(124a)은 저농도 도핑 영역(152)과도 중첩될 수 있다.
게이트선(121)의 한 쪽 끝 부분은 게이트 구동 회로에 바로 연결될 수 있다.
제어 전극(124b)은 구동부 반도체(151b)의 채널 영역(154b)과 중첩하며 제어 신호를 인가하는 다른 신호선(도시하지 않음)과 연결되어 있다.
유지 전극선(131)은 공통 전극(도시하지 않음)에 인가되는 공통 전압(common voltage) 등 소정의 전압을 인가 받으며, 반도체(151a)의 유지 영역(157)과 중첩하는 유지 전극(137)을 포함한다.
게이트선(121), 제어 전극(124b) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열의 금속, 구리(Cu)나 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 이루어질 수 있다. 그러나 게이트선(121)은 물리적 성질이 다른 두 개의 도전막(도시하지 ??음)을 포함하는 다중막 구조를 가질 수 있다. 이중 한 도전막은 게이트선(121), 유지 전극선(131) 및 제어 전극(124b)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열의 금속, 은 계열의 금속, 구리 계열의 금속으로 이루어진다. 다른 하나의 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접 촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 또는 티타늄 등으로 이루어질 수 있다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다.
게이트선(121), 제어 전극(124b) 및 유지 전극선(131)의 측면은 그 위에 형서되어 있는 박막이 단자로 인하여 끊어지는 것을 방지하고 접착성을 향상하기 위하여 기판(110)의 표면에 대하여 경사져 있다.
게이트선(121), 제어 전극(124b), 유지 전극선(131) 및 게이트 절연막(140) 위에는 층간 절연막(interlayer insulating film)(160)이 형성되어 있다. 층간 절연막(160)은 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위로 형성할 수 있다. 층간 절연막(160) 및 게이트 절연막(140)에는 소스/드레인 영역(153a, 153b, 155a, 155b)을 각각 노출하는 복수의 접촉 구멍(163, 165, 166, 167)이 형성되어 있다.
층간 절연막(160) 위에는 복수의 데이터선(data line)(171), 복수의 드레인 전극(drain electrode)(175a), 복수의 입력 전극(173b) 및 복수의 출력 전극(175b)이 형성되어 있다.
데이터 신호를 전달하는 데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며, 접촉 구멍(163)을 통해 소스 영역(153a)과 연결되어 있는 소스 전극(173a)을 포함한다. 데이터선(171)의 한쪽 끝 부분은 다른 층 또는 외부의 구동 회로와 접속하기 위하여 면적이 넓을 수 있으며, 데이터 신호를 생성하는 데이 터 구동 회로(도시하지 않음)가 기판(110) 위에 집적되는 경우 데이터선(171)이 데이터 구동 회로에 바로 연결될 수 있다.
드레인 전극(175a)은 소스 전극(173a)과 떨어져 있으며 접촉 구멍(165)을 통해 소스/드레인 영역(155a)과 연결되어 있다. 그리고 드레인 전극(175a)은 접촉 구멍(168)을 통해 P형 불순물 도핑 영역(158)과 연결되어 있으며, 유지 전극(137)과도 중첩하여 유지 축전기를 형성한다.
입력 전극(173b)과 출력 전극(175b)은 제어 전극(124b)을 중심으로 서로 떨어져 있으며 다른 신호선(도시하지 않음)과 연결될 수 있다.
데이터선(171), 드레인 전극(175a), 입력 전극(173b) 및 출력 전극(175b)은 몰리브덴, 크롬, 탄탈륨, 티타늄 따위의 내화성 금속(refratory metal) 또는 이들의 합금으로 이루어지는 것이 바람직하다. 그러나 이들 또한 게이트선(121)과 같이 저항이 낮은 도전막과 접촉 특성이 좋은 도전막을 포함하는 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 앞서 설명한 크롬 하부막과 알루미늄 상부막 또는 알루미늄 하부막과 몰리브덴 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.
데이터선(171), 드레인 전극(175a), 입력 전극(173b) 및 출력 전극(175b)의 측면 또한 기판(110) 면에 대하여 경사진 것이 바람직하다.
데이터선(171), 드레인 전극(175a), 입력 전극(173b), 출력 전극(175b)) 및 층간 절연막(160) 위에는 평탄화 특성이 우수한 유기물 따위로 만들어진 보호막(passivation)(180)이 형성되어 있다. 보호막(180)은 감광성(photosensitivity)을 가지는 물질로 사진 공정만으로 만들어질 수도 있다. 보호막(180)은 또한 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등 유전 상수 4.0 이하의 저유전율 절연 물질 또는 질화 규소 따위의 무기물로 이루어질 수도 있으며, 무기물로 이루어진 하부막과 유기물로 이루어진 상부막을 포함할 수도 있다. 그리고 보호막(180)은 드레인 전극(175a)을 노출하는 복수의 접촉 구멍(185) 및 데이터선(171)의 한쪽 끝부분을 노출하는 복수의 접촉 구멍(182)을 가진다.
보호막(180) 위에는 IZO(indium zinc oxide) 또는 ITO(indium tin oxide) 등과 같이 투명한 도전 물질 또는 알루미늄이나 은 등 불투명한 반사성 도전 물질로 이루어지는 화소 전극(pixel electrode)(190) 및 접촉 보조 부재(82)가 형성되어 있다.
화소 전극(190)은 접촉 구멍(185)을 통해 소스/드레인 영역(155a)에 연결되어 있는 드레인 전극(175a)과 연결되어 드레인 전극(175a)로부터 데이터 전압을 인가 받는다.
접촉 보조 부재(82)는 데이터선(171)의 끝 부분과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 한다. 데이터 전압이 인가된 화소 전극(190)은 공통 전압을 인가 받는 공통 전극과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자들의 방향을 결정한다.
데이터 전압이 인가된 화소 전극(190)은 공통 전압을 인가 받는 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(190, 270) 사이의 액정층(3)의 액정 분자들의 배열을 변경한다.
도 2를 참고하면 화소 전극(190)과 공통 전극(270)은 액정 축전기(CLC)를 이루어 박막 트랜지스터(Q)가 턴 오프된 후에도 인가된 전압을 유지하며, 화소 전극(190) 및 드레인 전극(175a)의 일부 및 유지 영역(157)과 유지 전극(137)을 비롯한 유지 전극선(131)이 중첩하여 유지 축전기(Cst)를 형성하여 액정 축전기(CLC)의 전압 유지 능력을 향상한다.
본 발명의 실시예에서 유지 축전기는 화소 전극(190)과 유지 전극선(131), 화소 전극(190)과 드레인 전극(175a), 드레인 전극(175a)과 유지 전극(137), 유지 전극(137)과 유지 영역(157)의 중첩으로 만들어진다. 이때, 드레인 전극(175a)은 N형 및 P형 고농도 불순물 영역과 접촉하고 있다.
이처럼 드레인 전극(175a)이 N형 및 P형 고농도 불순물 영역에 동시에 접촉하도록 형성하면, 액정 표시 장치가 반전 구동을 하더라도 항상 일정한 유지 축전기를 형성할 수 있다.
즉, 반전 구동을 하게 되면 드레인 전극(175a)에 전달되는 전압이 유지 전극(137)에 인가되는 전압보다 높거나 낮을 수 있다.
이때, 소스 전극(173a)을 통해 드레인 전극(175a)에 전달되는 전압이 유지 전극(137)에 인가되는 전압보다 높은 경우에는 p형 고농도 불순물 영역과 유지 전극(137) 사이에 순방향 전계가 형성되고, 이 전계가 유지 영역(157)의 문턱 전압(Vth)을 넘게 되면 유지 영역(157)과 유지 전극(137) 사이에 축전기가 형성된다. 그리고 드레인 전극(175a)에 전달되는 전압이 유지 전극(137)에 인가되는 전압보다 낮은 경우에는 n형 고농도 불순물 영역과 유지 전극(137) 사이에 순방향 전계가 형성되고, 이 전계가 유지 영역(157)의 문턱 전압(Vth)를 넘게 되면 유지 영역(157)과 유지 전극(137) 사이에 축전기가 형성된다.
이처럼 드레인 전극(175a)에 전달되는 전압에 상관없이 항상 일정한 전압을 유지할 수 있으며 유지 전극(137)/게이트 절연막(140)/유지 영역(157)의 중첩으로 유전층의 두께가 얇기 때문에 적은 면적으로도 충분한 유지 축전기를 형성할 수 있다. 그리고 유지 영역(157)에 별도의 도핑 공정이 없이도 유지 축전기를 형성하므로 공정이 간소화된다.
보호막(180)을 저유전율의 유기 물질로 형성하는 경우에는 화소 전극(190)을 데이터선(171) 및 게이트선(121)과 중첩시켜 형성할 수 있어서 개구율을 향상시킬 수 있다.
그러면 도 3 내지 도 6에 도시한 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 7a 내지 도 12c와 함께 앞서의 도 3 내지 도 6을 참조하여 상세히 설명한다.
도 7a 및 도 7b는 도 3 내지 도 6에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 첫 번째 단계에서의 배치도이고, 도 7c는 각각 도 7a 및 도 7b의 VIIc-VIIc', VIIc"-VIIc"' 선을 따라 잘라 도시한 단면도이고, 도 8a 및 도 8b는 도 7a 및 도 7b의 다음 단계에서의 배치도이고, 도 8c는 각각 도 8a 및 도 8b의 VIIIc-VIIIc', VIIIc"-VIIIc"'선을 따라 잘라 도시한 단면도 이고, 도 9는 도 8c의 다음 단계에서의 단면도이고, 도 10a 및 도 10b는 도 9a 및 도 9의 다음 단계에서의 배치도이고, 도 10c는 각각 도 9a 및 도 9b의 Xc-Xc', Xc"-Xc'"선을 따라 잘라 도시한 단면도이고, 도 11a 및 도 11b는 도 10a 및 도 10b의 다음 단계에서의 배치도이고, 도 11c는 각각 도 10a 및 도 10b의 XIc-XIc', XIc"-XIc'"선을 따라 잘라 도시한 단면도이고, 도 12a 및 도 12b는 도 11a 및 도 11b의 다음 단계에서의 배치도이고, 도 12c는 각각 도 12a 및 도 12b의 XIIc-XIIc', XIIc"-XIIc'"선을 따라 잘라 도시한 단면도이다.
먼저 도 7a 내지 도 7c에 도시한 바와 같이, 투명한 절연 기판(110) 위에 차단막(111)을 형성한 다음, 화학 기상 증착(chemical vapor deposition, CVD), 스퍼터링(sputtering) 등의 방법으로 비정질 규소로 이루어진 반도체막을 형성한다.
그런 다음 레이저 열처리(laser annealing), 노 열처리(furnace annealing) 또는 순차적 측면 고상화(sequential lateral solidification, SLS) 방식으로 반도체막을 결정화한다. 그리고 반도체막을 패터닝하여 섬형 반도체(151a, 151b)를 형성한다.
다음 도 8a 내지 도 8c에 도시한 바와 같이, 반도체(151a, 151b) 위에 화학 기상 증착 방법으로 게이트 절연막(140)을 형성한다.
게이트 절연막(140) 위에 스퍼터링 따위로 게이트 금속막(120) 및 마스크용 금속막을 연속하여 적층한다. 마스크용 금속막은 게이트 금속막(120)과 식각 선택비가 큰 금속으로 형성하며 고내열성, 고화학성 물질로 형성한다. 예를 들어 게이트 금속막(120)을 알루미늄으로 형성할 경우에 마스크용 금속막은 크롬으로 형성할 수 있다.
다음 마스크용 금속막 위에 제1 감광막(도시하지 않음)을 형성한다. 제1 감광막은 구동부 반도체(151b)를 덮어 보호하고 있으며, 화소부 반도체(151a)의 소정 영역(151) 위에도 형성된다.
제1 감광막을 식각 마스크로 마스크용 금속막 및 게이트 금속막(120)을 식각하여 마스크용 금속 부재(MP) 및 그 아래에 위치하며 게이트 전극(124a)을 포함하는 복수의 게이트선(121)과 유지 전극용 패턴(130)을 형성한다.
이때 식각 시간을 충분히 길게 하여 게이트용 금속막(120)이 마스크용 금속 부재(MP)보다 과식각되도록 하면, 게이트선(121), 게이트 전극(124a)의 너비가 마스크용 금속 부재(MP)보다 좁아진다.
이어 제1 감광막을 제거한 후 마스크용 금속 부재(MP)을 이온 주입 마스크로 삼아 N형 불순물 이온을 고농도로 주입하면 화소부의 반도체층(151a)에 N형 소스/드레인 영역(153a, 155a, 159)을 포함하는 복수의 고농도 불순물 영역이 형성된다. 이온 주입은 감광막(PR1)을 제거한 후 실시할 수 있다.
다음 도 9에 도시한 바와 같이, 제1 감광막(PR) 및 마스크용 금속 부재(MP)를 제거한 후 화소부의 게이트 전극(124a)을 이온 주입 마스크로 섬형 반도체(151a)에 N형 불순물 이온을 저농도로 도핑하여 복수의 저농도 불순물 영역(152)을 형성한다. 이와 같이 하면, 게이트 전극(124a) 아래 영역은 채널 영역(154a)이 된다.
저농도 불순물 영역(152)은 이상에서 설명한 마스크용 금속 부재(MP) 이외에 게이트 전극(124)의 측벽에 스페이서(spacer) 등을 만들어 형성할 수 있다.
이후 도 10a 내지 도 10c에 도시한 바와 같이, 기판(110) 위에 제2 감광막(PR2)을 형성한다. 제2 감광막(PR2)은 유지 전극용 패턴(130)의 소정 영역을 제외하고 화소부를 덮어 보호하고 있으며, 구동부의 소정 영역 위에 위치한다. 이후 제2 감광막(PR2)을 마스크로 구동부 및 화소부의 소정 영역에 남은 게이트 금속막(120) 및 유지 전극용 패턴(130)을 식각하여 구동부의 제어 전극(124b) 및 화소부의 유지 전극(137)을 가지는 유지 전극선(131)을 완성한다.
그런 다음 제어 전극(124b)을 마스크로 P형 불순물 이온을 고농도로 주입하여 반도체(151b)에 P형 소스 영역(153b) 및 드레인 영역(155b)과 화소부의 P형 고농도 불순물 영역(158)을 형성한다. 유지 전극(137) 아래의 도핑 되지 않은 영역은 유지 영역(157)이 된다.
다음 도 11a 내지 도 11c에 도시한 바와 같이, 기판(110) 전면에 층간 절연막(160)을 적층하고 사진 식각하여 소스/드레인 영역(153a, 155a, 153b, 155b, 158)을 각각 노출하는 복수의 접촉 구멍(163, 165, 166, 167, 168)을 형성한다.
다음 층간 절연막(160) 위에 접촉 구멍(163)을 통해 소스/드레인 영역(153a)과 연결되는 소스 전극(173a)을 가지는 복수의 데이터선(171)과 접촉 구멍(165, 168)을 통해 소스/드레인 영역(155a) 및 P형 고농도 불순물 영역(158)과 연결되는 드레인 전극(175a)을 형성한다. 그리고 접촉 구멍(166, 167)을 통해 각각 소스 영역(153b) 및 드레인 영역(155b)와 연결되는 입력 전극(173b) 및 출력 전극(175b)을 형성한다.
도 12a 내지 도 12c에 도시된 바와 같이, 보호막(180)을 적층하고 사진 식각하여 화소부의 드레인 전극(175a)을 노출하는 복수의 접촉 구멍(185)을 형성한다.
마지막으로 도 3 및 도 4에 도시한 바와 같이, 보호막(180) 위에 IZO(indium zinc oxide), ITO(indium tin oxide) 등과 같은 투명한 도전 물질로 접촉 구멍(185)을 통해 드레인 전극(175a)과 연결되는 복수의 화소 전극(190)을 형성한다.
이상 설명한 바와 같이, N형 및 P형 고농도 도핑 영역을 함께 형성함으로써 드레인 전극에 인가되는 전압에 상관없이 항상 일정한 유지 용량을 얻을 수 있다.
그리고 유지 영역에 별도의 도핑 공정 없이도 유지 영역/게이트 절연막/유지 전극으로 이루어지는 유지 축전기를 형성할 수 있어 액정 표시 장치의 개구율이 증가한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (7)

  1. 기판,
    상기 기판 위에 형성되어 있으며 제1 도전성 불순물로 도핑되어 있는 복수의 소스/드레인 영역 및 제2 도전성 불순물로 도핑되어 있는 고농도 도핑 영역, 불순물이 도핑되지 않은 유지 영역 및 채널 영역을 포함하는 반도체,
    상기 반도체 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며 상기 채널 영역과 중첩하는 게이트선,
    상기 게이트 절연막 위에 형성되어 있으며 상기 유지 영역과 중첩하는 유지 전극을 가지는 유지 전극선,
    상기 게이트 절연막 위에 형성되어 있으며 상기 소스/드레인 영역과 연결되어 있는 데이터선, 그리고
    상기 게이트 절연막 위에 형성되어 있으며 상기 소스/드레인 영역 및 상기 고농도 도핑 영역과 연결되어 있는 드레인 전극,
    상기 드레인 전극과 연결되어 있는 화소 전극을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 제1 도전성 불순물은 N형 도전성 불순물이고,
    상기 제2 도전성 불순물은 P형 도전성 불순물인 박막 트랜지스터 표시판.
  3. 제1항에서,
    상기 드레인 전극은 상기 유지 전극과 중첩하는 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 기판과 상기 반도체 사이에 형성되어 있는 차단막을 더 포함하는 박막 트랜지스터 표시판.
  5. 제1항에서,
    상기 채널 영역과 소스/드레인 영역 사이에 형성되어 있는 저농도 도핑 영역을 더 포함하는 박막 트랜지스터 표시판.
  6. 제1항에서,
    상기 유지 영역은 상기 소스/드레인 영역 및 상기 고농도 도핑 영역과 연결되어 있는 박막 트랜지스터 표시판.
  7. 제1항에서,
    상기 제1 도전성 불순물은 P형 도전성 불순물이고,
    상기 제2 도전성 불순물은 N형 도전성 불순물인 박막 트랜지스터 표시판.
KR1020050008557A 2005-01-31 2005-01-31 박막 트랜지스터 표시판 KR101112549B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050008557A KR101112549B1 (ko) 2005-01-31 2005-01-31 박막 트랜지스터 표시판
TW095100609A TWI392096B (zh) 2005-01-31 2006-01-06 薄膜電晶體陣列面板
US11/337,151 US7612377B2 (en) 2005-01-31 2006-01-19 Thin film transistor array panel with enhanced storage capacitors
CNB2006100061602A CN100568513C (zh) 2005-01-31 2006-01-25 薄膜晶体管阵列面板
JP2006023475A JP4926483B2 (ja) 2005-01-31 2006-01-31 薄膜トランジスタ表示板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050008557A KR101112549B1 (ko) 2005-01-31 2005-01-31 박막 트랜지스터 표시판

Publications (2)

Publication Number Publication Date
KR20060087739A KR20060087739A (ko) 2006-08-03
KR101112549B1 true KR101112549B1 (ko) 2012-06-12

Family

ID=36755574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050008557A KR101112549B1 (ko) 2005-01-31 2005-01-31 박막 트랜지스터 표시판

Country Status (5)

Country Link
US (1) US7612377B2 (ko)
JP (1) JP4926483B2 (ko)
KR (1) KR101112549B1 (ko)
CN (1) CN100568513C (ko)
TW (1) TWI392096B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7796223B2 (en) * 2005-03-09 2010-09-14 Samsung Electronics Co., Ltd. Liquid crystal display apparatus having data lines with curved portions and method
US7731377B2 (en) 2006-03-21 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Backlight device and display device
KR100778514B1 (ko) * 2006-08-09 2007-11-22 삼성에스디아이 주식회사 유기 발광 표시 장치
JP4993292B2 (ja) * 2007-07-18 2012-08-08 カシオ計算機株式会社 表示パネル及びその製造方法
KR100882693B1 (ko) * 2007-09-14 2009-02-06 삼성모바일디스플레이주식회사 발광표시장치 및 그의 제조방법
TWI366034B (en) 2007-11-07 2012-06-11 Au Optronics Corp Lcd panel
TWI423310B (zh) 2011-06-10 2014-01-11 Au Optronics Corp 畫素結構
KR102097023B1 (ko) * 2013-06-17 2020-04-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN105140237B (zh) * 2015-08-04 2018-06-12 武汉华星光电技术有限公司 阵列基板及其制备方法以及液晶显示器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040021069A (ko) * 2002-09-02 2004-03-10 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
KR20040031138A (ko) * 2002-10-04 2004-04-13 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07104312A (ja) 1993-09-30 1995-04-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
KR0141774B1 (ko) 1994-06-17 1998-06-15 구자홍 액정표시장치 및 그 제조방법
KR100212273B1 (ko) 1995-01-20 1999-08-02 윤종용 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터구조 및 그 제조방법
JPH08213625A (ja) 1995-01-31 1996-08-20 Sony Corp アクティブマトリクス型表示装置及びその製造方法
JP3184771B2 (ja) * 1995-09-14 2001-07-09 キヤノン株式会社 アクティブマトリックス液晶表示装置
KR100192447B1 (ko) * 1996-05-15 1999-06-15 구자홍 액정표시장치의 제조방법
TW471180B (en) * 1996-06-28 2002-01-01 Seiko Epson Corp Thin film transistor, its manufacturing method, circuit and liquid crystal display apparatus using thin film transistor
KR100226494B1 (ko) * 1997-02-20 1999-10-15 김영환 액정표시장치 및 그 제조방법
KR100267981B1 (ko) 1997-07-25 2000-10-16 구자홍 액정표시장치제조방법
KR19990080208A (ko) 1998-04-14 1999-11-05 구자홍 액정표시장치의 제조방법
JP3941901B2 (ja) * 1998-04-28 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20000002472A (ko) 1998-06-20 2000-01-15 구자홍 액정표시장치 제조방법
US6313481B1 (en) * 1998-08-06 2001-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US6512271B1 (en) * 1998-11-16 2003-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
JP2001337348A (ja) 2000-05-30 2001-12-07 Toshiba Corp アレイ基板およびその製造方法
JP2002006341A (ja) * 2000-06-26 2002-01-09 Seiko Epson Corp 液晶装置およびその製造方法
JP4570278B2 (ja) * 2000-08-28 2010-10-27 シャープ株式会社 アクティブマトリクス基板
TWI284529B (en) * 2000-12-18 2007-08-01 Sankyo Co A composition for lowering triglyceride
JP2002296619A (ja) 2001-03-30 2002-10-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
TW575777B (en) 2001-03-30 2004-02-11 Sanyo Electric Co Active matrix type display device
KR100446940B1 (ko) 2001-08-29 2004-09-01 일진다이아몬드(주) 액정표시장치용 박막 트랜지스터 및 그 제조방법
CN1325984C (zh) * 2001-09-26 2007-07-11 三星电子株式会社 液晶显示器的薄膜晶体管阵列板
JP4019697B2 (ja) * 2001-11-15 2007-12-12 株式会社日立製作所 液晶表示装置
US6822264B2 (en) * 2001-11-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
TW550531B (en) * 2002-02-07 2003-09-01 Chi Mei Optoelectronics Corp Pixel driving device of liquid crystal display
JP4179800B2 (ja) * 2002-05-24 2008-11-12 ソニー株式会社 表示装置及びその製造方法
KR100859524B1 (ko) * 2002-07-11 2008-09-22 삼성전자주식회사 박막 트랜지스터 기판
KR100870013B1 (ko) * 2002-08-27 2008-11-21 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100482162B1 (ko) 2002-08-28 2005-04-14 엘지.필립스 엘시디 주식회사 구동회로부 일체형 액정표시장치용 박막트랜지스터의제조방법
JP2004165241A (ja) * 2002-11-11 2004-06-10 Sanyo Electric Co Ltd 半導体装置及びその製造方法
TW586144B (en) 2002-11-15 2004-05-01 Toppoly Optoelectronics Corp Method of forming a liquid crystal display
KR100905470B1 (ko) * 2002-11-20 2009-07-02 삼성전자주식회사 박막 트랜지스터 어레이 기판
JP3615212B2 (ja) 2003-09-17 2005-02-02 シャープ株式会社 スイッチング素子基板
KR101006438B1 (ko) * 2003-11-12 2011-01-06 삼성전자주식회사 액정 표시 장치
KR100984359B1 (ko) * 2003-11-20 2010-09-30 삼성전자주식회사 박막 트랜지스터 표시판

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040021069A (ko) * 2002-09-02 2004-03-10 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법
KR20040031138A (ko) * 2002-10-04 2004-04-13 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
CN100568513C (zh) 2009-12-09
JP2006227610A (ja) 2006-08-31
US7612377B2 (en) 2009-11-03
US20060169984A1 (en) 2006-08-03
TW200631182A (en) 2006-09-01
TWI392096B (zh) 2013-04-01
KR20060087739A (ko) 2006-08-03
CN1828910A (zh) 2006-09-06
JP4926483B2 (ja) 2012-05-09

Similar Documents

Publication Publication Date Title
KR101112549B1 (ko) 박막 트랜지스터 표시판
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
JP3999205B2 (ja) アクティブマトリックス型有機電界発光表示装置及びその製造方法
JP5108212B2 (ja) 有機発光表示装置用表示板
JP4613054B2 (ja) 有機発光表示板及びその製造方法
US20130056784A1 (en) Organic Light-Emitting Display Device and Method of Fabricating the Same
KR101232736B1 (ko) 어레이 기판
US8106409B2 (en) Thin film transistor array panel
US20060157711A1 (en) Thin film transistor array panel
KR101338021B1 (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
US7911568B2 (en) Multi-layered thin films, thin film transistor array panel including the same, and method of manufacturing the panel
US20050127367A1 (en) Thin film transistor and thin film transistor array panel
US20080197357A1 (en) Display panel and manufacturing method
KR20060117635A (ko) 다층 박막, 이를 포함하는 박막 트랜지스터 및 박막트랜지스터 표시판의 제조 방법
KR100712211B1 (ko) 박막트랜지스터 및 그를 이용한 유기전계발광표시장치
KR20060053507A (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의제조 방법
KR101209052B1 (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법
KR20060040327A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101977667B1 (ko) 유기발광다이오드 표시장치 및 그 제조방법
KR20060039632A (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법
KR20080003985A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060070366A (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법
KR20060084490A (ko) 결정화용 마스크 및 그를 이용한 박막 트랜지스터 표시판
KR20060040328A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20080025494A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 9