KR100212273B1 - 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터구조 및 그 제조방법 - Google Patents

박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터구조 및 그 제조방법 Download PDF

Info

Publication number
KR100212273B1
KR100212273B1 KR1019950000985A KR19950000985A KR100212273B1 KR 100212273 B1 KR100212273 B1 KR 100212273B1 KR 1019950000985 A KR1019950000985 A KR 1019950000985A KR 19950000985 A KR19950000985 A KR 19950000985A KR 100212273 B1 KR100212273 B1 KR 100212273B1
Authority
KR
South Korea
Prior art keywords
pattern
polysilicon
liquid crystal
crystal display
storage capacitor
Prior art date
Application number
KR1019950000985A
Other languages
English (en)
Other versions
KR960029861A (ko
Inventor
이주형
황우현
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950000985A priority Critical patent/KR100212273B1/ko
Publication of KR960029861A publication Critical patent/KR960029861A/ko
Application granted granted Critical
Publication of KR100212273B1 publication Critical patent/KR100212273B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Power Engineering (AREA)

Abstract

이 발명은 박막트랜지스터 액정디스플레이 소자 및 제조방법에 관한 것으로서, 이중 스토리지 구조에 의해 스토리지 캐패시터의 면적을 줄이면서도 높은 개구율을 얻을 수 있는 박막트랜지스터 액정 디스플레이 소자를 제공하기 위한, 기판 위에 n+폴리실리콘 패턴이 형성되어 있고, 상기 n+폴리실리콘 패턴의 상부에 제1절연막 패턴이 형성되어 있고, 상기 제1절연막 패턴의 상부에 액티브폴리실리콘과 제2절연막이 차례로 적층되어 있고, 상기 제2절연막의 상부에 게이트폴리실리콘 패턴이 형성되어 있고, 상기 게이트폴리실리콘 패턴의 상부에 층간절연막 패턴이 형성되어 있고, 상기 층간절연막 패턴의 상부에 메탈이 적층되어 있는 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법에 관한 것이다.

Description

박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조 및 그 제조방법
제1도는 종래의 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조를 나타낸 측단면도.
제2도는 종래의 또다른 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조를 나타낸 측단면도.
제3도는 본 발명의 바람직한 실시예에 따른 박막트랜지스터 액정디스플레이 소자의 스토리지 캐패시터 구조를 나타낸 측단면도.
제4(a)도제4(e)도는 본 발명의 바람직한 실시예에 따른 박막트랜지스터 액정디스플레이 소자의 스토리지 캐패시터 구조를 나타낸 측단면도.
제5도는 본 발명의 제2실시예에 따른 박막트랜지스터 액정디스플레이 소자의 스토리지 캐패시터 구조를 나타낸 측단면도이다.
* 도면의 주요부분에 대한 부호의 설명
2 : 기판 4 : n+폴리실리콘
6 : 제1절연막 8 : 액티브폴리실리콘
10 : 제2절연막 12 : 게이트폴리실리콘
14 : 층간절연막 16 : 메탈
22 : 기판 24 : 콘택버퍼폴리실리콘
26 : 액티브폴리실리콘 28 : 절연막
30 : 게이트폴리실리콘 42 : 기판
44 : 콘택버퍼폴리실리콘 46 : 액티브폴리실리콘
48 : 절연막 50 : 게이트폴리실리콘
52 : 질화막 62 : 기판
64 : n+폴리실리콘 66 : 제1절연막
68 : 액티브폴리실리콘 70 : 제2절연막
72 : 게이트폴리실리콘
이 발명은 박막트랜지스터 액정디스플레이 소자의 스토리지 캐패시터 구조 및 제조방법에 관한 것으로서, 박막트랜지스터 액정디스플레이 소자에 이중 스토리지 구조를 두어 스토리지 캐패시터의 면적을 줄이면서도 높은 개구율을 얻을 수 있도록 하는 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조 및 그 제조방법에 관한 것이다.
일반적으로 액정디스플레이 소자는 액정디스플리에 각 화소에 트랜지스터를 배합되어 있다. 이때, 트랜지스터는 기판 상에 아몰퍼스실리콘등의 박막으로 형성하며, 액정 재료는 TN 액정을 사용한다. 각 화소의 트랜지스터를 동작시켜 신호를 입력하는 화소만을 온으로 할 수 있기 때문에 크로스토크(CROSS-TALK)가 발생하지 않는다. 게다가 각 화소에는 박막으로 제작된 축적용량을 두고 있다. 여기에 전하를 축적하는 것으로 비선택기간에도 표시를 보존할 수 있는 특징이 있어 디스플레이 소자로 박막트랜지스터 액정디스플레이 소자의 중요성이 점점 더 증대되고 있다.
이하, 종래의 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조 및 그 제조방법을 설명하면 다음과 같다.
제1도는 종래의 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조를 나타낸 측단면도이고, 제2도는 종래의 또다른 박막트랜지스터 액정디스플레이 소자의 스토리지 캐패시터 구조를 나타낸 측면도이다.
일반적으로 종래의 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터는 제1도에 도시한 바와 같이, 액티브콜리실리콘(26)과 게이트 폴리실리콘(30)을 이용하는 구조를 하고 있다. 따라서 높은 개구율을 얻기 위해서는 화소전극의 면적을 증가시키고 스토리지 캐패시터의 면적을 최소한으로 줄여야 한다. 그러나 스토리지 캐패시터의 면저을 줄이는 데에는 한계가 있다. 특히, 게이트 길이가 3이하인 박막트랜지스터 액정디스플레이 소자의경우 스토리지캐패시터의 면적을 줄이게 되면 우수한 특성 확보에 어려움이 있어 고화질(high definition: HD)을 이룰 수 없는 단점이 있다.
따라서, 높은 개구율을 얻기 위하여 스토리지캐패시터의 크기는 일정하게 유지하면서 절연막의 유전율을 증가시키는 방법이 소니사에 의해 개발되었는 바, 제2도에 도시된 바와 같이 오엔오(ONO) 구조의 절연막을 이용하였다.
그러나 이 경우, 질화막(52)의 누설전류를 억제하게 위한 원하는 면적과 값을 갖는 스토리지캐패시터를 형성하지 못하는 단점이 있다.
그러므로 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 박막트랜지스터 액정 디스플레이의 고화질(high definition: HD)을 구현하기 위하여, 이중 스토리지캐패시터 구조를 두어 스토리지캐패시터의 면적을 줄이면서도 높은 개구율을 이루도록 하는 박막트랜지스터 액정디스플레이 소자의 스토리지 캐패시터 구조 및 그 제조방법을 제공하기 위한 것이다.
상기한 목적을 달성하기 위한 본 발명의 구성은, 기판 위에 n+폴리실리콘 패턴이 형성되어 있고, 상기 n+폴리실리콘 패턴의 상부에 제1절연막 패턴이 형성되어 있고, 상기 제1절연막 패턴의 상부에 액티브폴리실리콘과 제2절연막이 차례로 적층되어 있고, 상기 제2절연막의 상부에 게이트폴리실리콘 패턴이 형성되어 있고, 상기 게이트폴리실리콘 패턴의 상부에 층간절연막 패턴이 형성되어 있고, 상기 층간절연막 패턴의 상부에 메탈이 적층되어 있다.
상기 목적을 달성하기 위한 본 발명의 제조 방법의 구성은, 기판 위에 n+폴리실리콘을 적층한 후, 사진식각하여 n+폴리실리콘 패턴을 형성하는 단계와; 상기 n+폴리실리콘 패턴의 상부에 제1절연막을 적층한 후, 사진식각하여 제1절연막 패턴을 형성하는 단계와; 상기 제1절연막 패턴의 상부에 액티브폴리실리콘을 적층한 후, 상기 액티브폴리실리콘의 상부에 제2절연막을 형성하는 단계와; 상기 제2절연막의 상부에 게이트폴리실리콘을 적층한 후, 사진식각하여 게이트폴리실리콘 패턴을 형성한 다음, 상기 게이트폴리실리콘 패턴의 상부에 층간절연막을 적층하는 단계와; 상기 층간전절연막을 사진식각하여 층간절연막 패턴을 형성한 다음, 상기 층간절연막 패턴의 상부에 메탈을 적층한 후, 사진식각하여 메탈 패턴을 형성하는 단계로 이루어져 있다.
이하, 첨부된 도면을 참고로 하여 본 발명의 바람직한 실시예에 따른 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조를 상세히 설명한다.
제3도는 본 발명의 바람직한 실시예에 따른 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조를 나타낸 측단면도이고, 제4(a)도제4(e)도는 본 발명의 바람직한 실시예에 따른 박막트랜지스터 액정디스플레이 소자의 스토리지 캐패시터 구조의 공정순서를 나타낸 측단면도이고, 제5도는 본 발명의 제2실시예에 따른 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조의 측단면도이다.
상기 제3도에 도시되어 있듯이, 이 발명의 바람직한 실시예에 따른 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조의 구성은, 기판(2) 위에 n+폴리실리콘(4) 패턴이 형성되어 있고, 상기 n+폴리실리콘(4) 패턴의 상부에 제1절연막(6) 패턴이 형성되어 있고, 상기 제1절연막(6) 패턴의 상부에 액티브폴리실리콘(8)과 제2절연막(10)이 차례로 적층되어 있고, 상기 제2절연막(10)의 상부에 게이트폴리실리콘(12) 패턴이 형성되어 있고, 상기 게이트폴리실리콘(12) 패턴의 상부에 층간절연막(14) 패턴이 형성되어 있고, 상기 층간절연막(14) 패턴의 상부에 메탈(16)이 적층되어 있다.
또한 제4(a)도-제4(e)도에 도시되어 있듯이, 이 발명의 바람직한 실시예에 따른 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조의 제조 방법의 구성은, 기판(2) 위에 n+폴리실리콘(4)을 적층한 후, 사진식각하여 n+폴리실리콘(4) 패턴을 형성하는 단계와; 상기 n+폴리실리콘(4) 패턴의 상부에 제1절연막(6)을 적층한 후, 사진식각하여 제1절연막(6) 패턴을 형성하는 단계와; 상기 제1절연막(6) 패턴의 상부에 액티브폴리실리콘(8)을 적층한 후, 상기 액티브폴리실리콘(8)의 상부에 제2절연막(10)을 형성하는 단계와; 상기 제2절연막(10)의 상부에 게이트폴리실리콘(12)을 적층한 후, 사진식각하여 게이트 폴리실리콘(12) 패턴을 형성한 다음, 상기 게이트 폴리실리콘 패턴(12)의 상부에 층간절연막(14)을 적층하는 단계와; 상기 층간전절연막(14)을 사진식각하여 층간절연막(14) 패턴을 형성한 다음, 상기 층간절연막(14) 패턴의 상부에 메탈(16)을 적층한 후, 사진식각하여 메탈(16) 패턴을 형성하는 단계로 이루어져 있다.
상기 구성 의한 하여 이발명의 바람직한 실시예에 따른 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조의 제조공정을 구체적으로 설명하면 다음과 같다.
먼저 제4(a)도에 도시한 바와 같이, 기판(2)위에 n+폴리실리콘(4)을 적층한 후, 사진식각하여 n+폴리실리콘(4) 패턴을 형성한다.
이때, n+폴리실리콘(4) 패턴의 두께는 1000이 바람직하다.
다음, 제4(b)도에 도시한 바와 같이, 상기 n+폴리실리콘(4) 패턴의 상부에 제1절연막(6)을 적층한 후, 사진식각하여 제1절연막(6) 패턴을 형성한다.
이때, 제1절연막(6)은 열산화 또는 오엔오(ONO) 구조로 형성한다.
다음, 제4(c)도에 도시한 바와 같이, 상기 제1절연막(6)패턴의 상부에 액티브폴리실리콘(8)을 적층한 후, 상기 액티브폴리실리콘(8)의 상부에 제2절연막(10)을 형성한다.
이때, 액티브폴리실리콘(8)은 바람직하게 800의 두께로 아몰퍼스실리콘을 증착후 열산화 또는 오엔오(ONO) 구조로 제2절연막을 형성하면 300정도의 두께의 폴리실리콘으로 변화된다.
다음, 제4(d)도에 도시한 바와 같이, 상기 제2절연막(10)의 상부에 게이트폴리실리콘(12)을 적층한 후, 사진식각하여 게이트폴리실리콘(12)패턴을 형성한 다음, 상기 게이트폴리실리콘(12) 패턴의 층간절연막(14)을 적층한다.
이때, 게이트폴리실리콘(12)의 두께는 3000가 바람직하다. 또한 층간절연막(14)예 두께는 6000가 바람직하다.
다음, 제4(e)도에 도시한 바와 같이, 상기 층간절연막(14)을 사진식각하여 층간절연막(14) 패턴을 형성한 다음, 상기 층간절연막(14) 패턴의 상부에 메탈(16)을 적층한 후, 사진식각하여 메탈(16) 패턴을 형성한다.
이때, 메탈(16)의 두께는 8000가 바람직하다.
그리고, 상기 제5도에 도시되어 있듯이, 이 발명의 또다른 실시예에 따른 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조의 구성은, 기판(62) 위에 n+폴리실리콘(64) 패턴이 형성되어 있고, 상기 n+폴리실리콘(64) 패턴의 상부에 제1절연막(66) 패턴이 형성되어 있고, 상기 제1절연막(66) 패턴의 상부에 액티브폴리실리콘(68)과 제2절연막(70)이 차례로 적층되어 있고, 상기 제2절연막(70)의 상부에 게이트폴리실리콘(72) 패턴이 상기 n+폴리실리콘(64)과 연결되게 이루어져 있다.
상기와 같이 이루어진 박막트랜지스터 액정디스플레이 소자의 효과는, 이중 스토리지 캐패시터 구조에 의해 스토리지 캐패시터의 면적을 줄이면서도 높은 개구율을 얻을 수 있는 장점이 있다.

Claims (9)

  1. 기판(2) 위에 n+폴리실리콘(4) 패턴이 형성되어 있고, 상기 n+폴리실리콘(4) 패턴의 상부에 제1절연막(6) 패턴이 형성되어 있고, 상기 제1절연막(6) 패턴의 상부에 액티브폴리실리콘(8)과 제2절연막(10)이 차례로 적층되어 있고, 상기 제2절연막(10)의 상부에 게이트폴리실리콘(12) 패턴이 형성되어 있고, 상기 게이트폴리실리콘(12) 패턴의 상부에 층간절연막(14) 패턴이 형성되어 있고, 상기 층간절연막(14) 패턴의 상부에 메탈(16)이 적층되어 있는 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조.
  2. 제1항에 있어서, 상기 n+폴리실리콘(4) 패턴은 그 두께가 1000인 것을 특징으로 하는 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조.
  3. 제1항에 있어서, 상기 게이트폴리실리콘(12)는 그 두께가 3000인 것을 특징으로 하는 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조.
  4. 제1항에 있어서, 상기 층간절연막(14)은 그 두께가 6000인 것을 특징으로 하는 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조.
  5. 제1항에 있어서, 상기 메탈(16) 패턴은 그 두께가 8000인 것을 특징으로 하는 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조.
  6. 기판(2) 위에 n+폴리실리콘(4) 패턴이 형성되어 있고, 상기 n+폴리실리콘(4) 패턴의 상부에 제1절연막(6) 패턴이 형성되어 있고, 상기 제1절연막(6) 패턴의 상부에 액티브폴리실리콘(8)과 제2절연막(10)이 차례로 적층되어 있고, 상기 제2절연막(10)의 상부에 게이트폴리실리콘(12) 패턴이 형성되어 있고, 상기 게이트폴리실리콘(12) 패턴의 상부에 층간절연막(14) 패턴이 형성되어 있고, 상기 층간절연막(14) 패턴의 상부에 메탈(16)이 적층되어 있는 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조의 제조공정.
  7. 제6항에 있어서, 상기 제1절연막(6)의 형성은 열산화 또는 오엔오(ONO) 구조로 형성하는 것을 특징으로 하는 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조의 제조공정.
  8. 제6항에 있어서, 상기 액티브폴리실리콘(8)의 형성은 800의 두께로 아몰퍼스실리콘을 증착후 열산화 또는 오엔오(ONO) 구조로 제2절연막을 형성하면 300정도의 두께의 폴리실리콘으로 변화하는 것을 특징으로 하는 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조의 제조공정.
  9. 기판(62) 위에 n+폴리실리콘(64) 패턴이 형성되어 있고, 상기 n+폴리실리콘(64) 패턴의 상부에 제1절연막(66) 패턴이 형성되어 있고, 상기 제1절연막(66) 패턴의 상부에 액티브폴리실리콘(68)과 제2절연막(70)이 차례로 적층되어 있고, 상기 제2절연막(70)의 상부에 게이트폴리실리콘(72) 패턴이 상기 n+폴리실리콘(64)과 연결되게 형성되어 있는 것을 특징으로 하는 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터 구조.
KR1019950000985A 1995-01-20 1995-01-20 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터구조 및 그 제조방법 KR100212273B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950000985A KR100212273B1 (ko) 1995-01-20 1995-01-20 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터구조 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950000985A KR100212273B1 (ko) 1995-01-20 1995-01-20 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터구조 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR960029861A KR960029861A (ko) 1996-08-17
KR100212273B1 true KR100212273B1 (ko) 1999-08-02

Family

ID=19407034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950000985A KR100212273B1 (ko) 1995-01-20 1995-01-20 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터구조 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100212273B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532026B1 (ko) * 1998-12-04 2006-03-14 엘지.필립스 엘시디 주식회사 박막트랜지스터 광센서의 스토리지커패시터 및 그 제조방법
US7612377B2 (en) 2005-01-31 2009-11-03 Samsung Electronics Co., Ltd. Thin film transistor array panel with enhanced storage capacitors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532026B1 (ko) * 1998-12-04 2006-03-14 엘지.필립스 엘시디 주식회사 박막트랜지스터 광센서의 스토리지커패시터 및 그 제조방법
US7612377B2 (en) 2005-01-31 2009-11-03 Samsung Electronics Co., Ltd. Thin film transistor array panel with enhanced storage capacitors

Also Published As

Publication number Publication date
KR960029861A (ko) 1996-08-17

Similar Documents

Publication Publication Date Title
KR100205388B1 (ko) 액정표시장치 및 그 제조방법
JP2838412B2 (ja) 半導体記憶装置のキャパシタおよびその製造方法
JPS60223153A (ja) Ｍｉｓ型キャパシタを有する半導体装置の製法
US5773330A (en) Semiconductor device and method for fabricating the same
JPH05206451A (ja) Ｍｏｓｆｅｔおよびその製造方法
KR940003021A (ko) 반도체 기억장치 및 그 제조방법
KR100212273B1 (ko) 박막트랜지스터 액정 디스플레이 소자의 스토리지 캐패시터구조 및 그 제조방법
US5270561A (en) Semiconductor memory device with a ring-shaped bit line
KR880005687A (ko) 다이내믹 반도체 메모리용 기억셀 장치
JPS62235784A (ja) 薄膜トランジスタの製造方法
JPH10135467A (ja) 薄膜トランジスタおよびその製造方法
JP3062067B2 (ja) 半導体装置及びその製造方法
US20240234486A1 (en) Semiconductor device and fabricating method thereof
JPS59188963A (ja) 半導体装置
JPH05190767A (ja) 半導体装置
KR0145895B1 (ko) 박막트랜지스터 액정 디스플레이 소자의 패드 구조 및 그 제조방법
KR0161724B1 (ko) 반도체 소자의 캐패시터 제조방법
JPS63208263A (ja) 半導体装置
JPH04216666A (ja) 半導体装置及びその製造方法
JPH03232271A (ja) 円筒形積層キャパシターを備える半導体素子および製造方法
JP2607508B2 (ja) 半導体記憶装置
JPH10326863A (ja) 半導体装置の製造方法
JPH03246949A (ja) 薄膜トランジスタおよびその製造方法
KR920000384B1 (ko) 반도체 기억장치의 제조방법 및 그 소자
KR100228527B1 (ko) 반도체 장치의 캐패시터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080429

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee