KR20040021069A - 박막 트랜지스터 기판 및 그의 제조 방법 - Google Patents
박막 트랜지스터 기판 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR20040021069A KR20040021069A KR1020020052510A KR20020052510A KR20040021069A KR 20040021069 A KR20040021069 A KR 20040021069A KR 1020020052510 A KR1020020052510 A KR 1020020052510A KR 20020052510 A KR20020052510 A KR 20020052510A KR 20040021069 A KR20040021069 A KR 20040021069A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- data
- contact hole
- insulating layer
- pad
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000010409 thin film Substances 0.000 title claims description 36
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 239000012535 impurity Substances 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 140
- 239000011229 interlayer Substances 0.000 claims description 43
- 239000002184 metal Substances 0.000 claims description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 32
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 238000000206 photolithography Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 3
- 238000005260 corrosion Methods 0.000 abstract 1
- 230000007797 corrosion Effects 0.000 abstract 1
- 239000002210 silicon-based material Substances 0.000 abstract 1
- 238000003860 storage Methods 0.000 description 33
- 230000000903 blocking effect Effects 0.000 description 7
- 230000005611 electricity Effects 0.000 description 7
- 230000003068 static effect Effects 0.000 description 7
- 238000000137 annealing Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명에 따른 박막 트랜지스터 기판은 절연 기판 위에 형성되며 주사 신호를 전달하기 위한 게이트 배선, 게이트 배선과 절연되도록 교차하여 화상 신호를 전달하는 데이터 배선, 상기 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터를 포함하는 박막 트랜지스터 기판에 있어서, 게이트 배선 및 데이터 배선의 소정 영역과 연결되어 있으며 도전성 반도체 물질로 형성되어 있는 쇼팅바를 더 포함하여 이루어진다.
Description
본 발명은 쇼팅바가 형성되어 있는 박막 트랜지스터 기판에 관한 것이다.
박막 트랜지스터 기판(Thin Firm Transistor, TFT)은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 기판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트 배선을 덮어 절연하는 게이트 절연층 및 박막 트랜지스터와 데이터 배선을 덮어 절연하는 층간 절연층 등으로 이루어져 있다.
이러한 박막 트랜지스터 기판은 게이트 배선과 데이터 배선 등이 형성되는 기판이 절연체이기 때문으로 제조 공정 중에 발생된 정전기가 이러한 배선에 유입되어 국소적으로 존재하게 된다.
유입된 정전기가 적은 양일지라도 유입된 부분에서는 국소적으로 존재하는 것에 의해 그 전압이 높게 되므로 박막 트랜지스터 등의 소자에 손상을 입히거나 배선의 단선을 유발한다.
따라서 정전기에 의한 불량을 줄이기 위해 게이트 패드 및 데이터 패드의 내측 및 외측 각각의 모든 게이트 배선 및 데이터 배선을 연결시켜주는 쇼팅바(shorting bar) 또는 가드링(guard ring)을 이용하여 정전기를 차단 또는 방지하고 있다.
쇼팅바를 이용할 경우, 박막 트랜지스터 기판을 제조하는 마지막 공정에서 박막 트랜지스터와 바를 분리하게 된다. 따라서 금속으로 이루어진 쇼팅바의 끝부분은 외기에 노출된 상태로 부식될 수 있다.
따라서 본 발명의 목적은 외기에 노출되어도 쇼팅바가 부식되지 않도록 하는 박막 트랜지스터 기판을 제공하는 것이다.
도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 1b는 도 1a의 Ib-Ib'선에 대한 단면도이다.
도 2a 내지 도 2f는 제1 실시예에 따른 박막 트랜지스터 기판의 제조 공정을 순서대로 도시한 도면이다.
도 3은 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 4는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 5a는 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 5b는 도 5a의 Vb-Vb',Vb'Vb선에 대한 단면도이다.
도 6a 내지 도 6d는 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판의 제조 공정을 순서대로 도시한 도면이다.
도 7a는 본 발명의 제5 실시예에 따른 박막 트랜지스터 기판의 배치도이다.
도 7b는 도 7a의 VIIb-VIIb'선에 대한 단면도이다.
※도면의 주요부분에 대한 부호 설명※
110 : 절연 기판 111 : 차광 패턴
121 : 게이트선 123 : 게이트 전극
125 : 게이트 패드 131 : 유지 전극선
133 : 유지 전극 140 : 게이트 절연막
153 : 소스 영역 154 : 채널 영역
155 : 드레인 영역 157 : 유지 영역
171 : 데이터선 173 : 소스 전극
175 : 드레인 전극
상기한 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 기판은 절연 기판 위에 형성되며 주사 신호를 전달하기 위한 게이트 배선, 게이트 배선과 절연되도록 교차하여 화상 신호를 전달하는 데이터 배선, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터를 포함하는 박막 트랜지스터 기판에 있어서, 게이트 배선 및 데이터 배선의 소정 영역과 연결되어 있으며 도전성 반도체 물질로형성되어 있는 쇼팅바를 더 포함하여 이루어진다.
좀더 구체적으로는 절연 기판, 기판 위에 형성되어 있으며 소스 영역, 드레인 영역, 채널 영역을 포함하는 활성층, 활성층 위에 형성되어 있는 게이트 절연층, 게이트 절연층 위의 소정 영역에 형성되어 있는 게이트선, 게이트 패드, 게이트 전극을 포함하는 게이트 배선, 게이트 배선 위에 형성되어 있으며 소스 영역을 노출하는 제1 접촉구, 드레인 영역을 노출하는 제2 접촉구를 포함하는 제1 층간 절연층, 게이트선과 교차하고 제1접촉구를 통해 소스 영역과 연결되는 데이터선, 제2 접촉구를 통해 드레인 영역과 연결되는 드레인 전극 및 데이터선의 일단에 형성되어 있는 데이터 패드를 포함하는 데이터 배선, 데이터 배선 위에 형성되어 있으며 드레인 전극을 노출하는 제3 접촉구를 포함하는 제2 층간 절연층, 제2 층간 절연층에 형성되어 있으며 제3 접촉구를 통해 드레인 전극과 연결되어 있는 화소 전극, 소스 영역 또는 드레인 영역과 동일한 물질로 동일한 층에 형성되어 있으며 게이트 패드 및 데이터 패드와 연결되어 있는 쇼팅바를 포함하여 이루어진다.
상기한 목적을 달성하기 위한 다른 박막 트랜지스터 기판은 절연 기판, 기판 위에 형성되어 있으며 소스 영역, 드레인 영역, 채널 영역을 포함하는 활성층, 게이트 절연층 위의 소정 영역에 형성되어 있는 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선, 게이트선과 일정거리 이격되어 있고 게이트선을 사이에 두고 상하로 분리되어 있는 데이터 금속편, 데이터 금속편의 소정 영역에 형성되어 있는 데이터 패드, 기판 위에 형성되어 있으며 데이터 금속편의 일단과 타단을 노출하는 제1 및 제2 접촉구, 드레인 영역을 노출하는 제3 접촉구를 포함하는 층간절연층, 층간 절연층 위에 형성되어 있고, 제1 및 제2 접촉구를 통하여 이웃하는 두개의 데이터 금속편과 접촉하여 이들을 연결하고 있는 데이터 연결부, 층간 절연층 위에 형성되어 있으며 제3 접촉구를 통해 드레인 영역과 연결되는 화소 전극, 소스 영역 및 드레인 영역과 동일한 물질로 동일한 층에 형성되며 데이터 패드 및 게이트 패드와 연결되어 있는 쇼팅바를 포함하여 이루어진다.
그리고 절연 기판, 기판 위에 형성되어 있으며 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선, 게이트 배선 위에 형성되어 있는 게이트 절연층, 게이트 절연층 위의 소정 영역에 형성되어 있는 반도체층, 반도체층의 소정 영역을 제외한 영역에 형성되어 있는 저항성 접촉층, 저항성 접촉층 위에 형성되어 있는 데이터선, 데이터 패드, 소스 전극, 드레인 전극을 포함하는 데이터 배선, 드레인 전극을 노출하는 접촉구를 포함하는 층간 절연층, 접촉구를 통해 드레인 전극과 연결되는 화소 전극, 저항성 접촉층과 동일한 물질로 동일한 층에 형성되어 있으며 게이트 패드 및 데이터 패드와 연결되어 있는 쇼팅바를 포함하여 이루어질 수도 있다.
이러한 기판을 형성하기 위한 방법으로는 절연 기판 위에 비정질 규소층을 형성하는 단계, 비정질 규소층을 결정화 한 후, 패터닝하여 제1및 제2 다결정 규소 패턴을 형성하는 단계, 제1및 제2 다결정 규소 패턴 위에 게이트 절연층을 형성한 후 사진 식각 공정으로 제1 및 제2 접촉구를 형성하는 단계, 게이트 절연층 위의 소정 영역에 형성되어 있는 게이트선, 게이트선의 일부분인 게이트 전극, 게이트선의 일단에 형성되며 제1 접촉구를 통해 제2 다결정 규소 패턴과 연결되어 있는 게이트 패드를 포함하는 게이트 배선을 형성하는 단계, 게이트 배선을 마스크로 하여 제1 다결정 규소 패턴에 n형 또는 p형 불순물을 도핑하여 소스 영역, 드레인 영역, 불순물이 도핑되지 않은 채널 영역을 포함하는 활성층을 형성하고 동시에 제2 다결정 규소 패턴에 불순물을 도핑하여 쇼팅바를 형성하는 단계, 게이트 배선 위에 소스 영역을 노출하는 제3 접촉구와 드레인 영역을 노출하는 제4 접촉구 및 제2 접촉구를 노출하는 제5 접촉구를 형성하는 단계, 제1 층간 절연층 위에 제3 접촉구를 통하여 소스 영역과 연결되는 데이터선과 제4 접촉구를 통하여 드레인 영역과 연결되는 드레인 전극 및 제2 및 제5 접촉구를 통해 쇼팅바와 연결되는 데이터 패드를 포함하는 데이터 배선을 형성하는 단계, 데이터 배선 위에 드레인 전극을 노출하는 제6 접촉구를 형성하는 단계, 제2 층간 절연층 위에 제6 접촉구를 통하여 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 형성한다.
또는 절연 기판 위에 비정질 규소층을 형성하는 단계, 비정질 규소층을 결정화 한 후, 패터닝하여 제1및 제2 다결정 규소 패턴을 형성하는 단계, 제1및 제2 다결정 규소 패턴 위에 게이트 절연층을 형성한 후 사진 식각 공정으로 제1 및 제2 접촉구를 형성하는 단계, 게이트 절연층 위에 게이트선, 제1 접촉구를 통해 제2 다결정 규소 패턴과 연결되는 게이트 패드 및 게이트 전극을 포함하는 게이트 배선과 제2 접촉구를 통해 제2 다결정 규소 패턴과 연결되는 데이터 패드를 포함하는 데이터 금속편을 형성하는 단계, 게이트 배선 및 데이터 금속편을 마스크로 하여 제1 다결정 규소 패턴 및 제2 다결정 규소 패턴에 n형 또는 p형 불순물을 도핑하여불순물이 도핑된 소스 영역, 드레인 영역, 불순물이 도핑되지 않은 채널 영역을 포함하는 활성층 및 쇼팅바를 형성하는 단계, 게이트 배선 및 데이터 금속편 위에 층간 절연층을 형성하는 단계, 층간 절연층에 소스 영역을 노출하는 제3 접촉구, 드레인 영역을 노출하는 제4 접촉구, 데이터 금속편을 노출하는 제5 접촉구를 형성하는 단계, 층간 절연층 위에 제3, 4, 5 접촉구를 통해 각각 소스 영역, 드레인 영역, 데이터 금속편과 연결되는 화소 전극을 형성하는 단계를 포함하여 형성한다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
이제 본 발명의 실시예를 참조한 도면과 함께 상세히 설명한다.
[제1 , 2 실시예]
도 1a는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 개략적인 배치도이고 도 1b는 도 1a의 Ib-Ib'선에 대한 단면도이다.
도시한 바와 같이, 기판(110) 위에 일 방향으로 다수개의 게이트 배선(121, 123, 125)이 형성되어 있고, 게이트 배선(121, 123, 125)과 교차하여 화소 영역(PX)을 정의하도록 다수개의 데이터 배선(171, 173, 175, 179)이 형성되어 있다. 유지 용량을 증가시키기 위한 유지 전극 배선(131, 133, 135)이 각 게이트 배선(121, 123, 125) 사이에 위치하도록 형성되어 있다.
각각의 데이터 배선(171, 173, 175, 179), 게이트 배선(121, 123, 125), 유지 전극 배선(131, 133, 135)의 일단은 쇼팅바(201)와 연결하여 각 배선에 유입되는 정전기가 쇼팅바(201)로 전달되도록 한다.
좀더 상세히 설명하면 투명한 절연 기판(110) 위에 차단층(111)이 형성되어 있다. 차단층(111) 위의 소정 영역에 소스 영역(153), 채널 영역(154), 드레인 영역(155), 유지 영역을 포함하는 활성층(150)이 형성되어 있다. 그리고 활성층(150)과 동일한 층에 쇼팅바(201)가 형성되어 있다. 쇼팅바(201)는 소스 영역(153) 또는 드레인 영역(155)과 동일한 물질로 형성되어 있다. 유지 영역(157)은 유지 전극(133)과 중첩되어 유지 용량을 증가시킨다.
활성층(150) 및 쇼팅바 위에는 쇼팅바(201)를 노출하는 제1 , 2, 3 접촉구(161, 162, 163)를 가지는 게이트 절연층(140)이 형성되어 있다. 게이트 절연층(140) 위에는 일 방향으로 길게 형성되어 있는 게이트선(121), 게이트선(121)의 일부분인 게이트 전극(123), 게이트선(121)의 일단에 형성되어 있는 게이트 패드(125)를 포함하는 게이트 배선(121, 123, 125)이 형성되어 있다. 게이트 패드(125)는 제1 접촉구(161)를 통해 쇼팅바(201)와 연결되어 있다.
또한, 유지 전극 배선(131, 133, 135)은 유지 용량을 증가시키기 위한 것으로 유지 전극선(131), 유지 전극(133), 유지 패드(135)로 이루어지며, 유지 전극선(131)은 게이트선(121)과 일정 거리 이격되어 평행하게 위치하도록 형성되어 있다. 이 때, 유지 전극선(131)의 일 부분인 유지 전극(133)은 유지 영역(157)과 중첩되도록 형성되어 있다. 그리고 유지 패드(135)는 제3 접촉구(163)를 통해 쇼팅바(201)와 연결되어 있다.
게이트 배선 위에는 소스 영역(153)을 노출하는 제4 접촉구(164)와 드레인 영역(155)을 노출하는 제5 접촉구(165), 제2 접촉구(162)를 노출하는 제6 접촉구(166)를 포함하는 제1 층간 절연층(801)이 형성되어 있다. 그리고 제1 층간 절연층(801) 위에 게이트선(121)과 교차하며 제4 접촉구(164)를 통해 소스 영역(153)과 연결되는 데이터선(171), 제5 접촉구(165)를 통해 드레인 영역(155)과 연결되는 드레인 전극(175), 제2및 제6 접촉구를 통해 쇼팅바(201)와 연결되는 데이터 패드(179)를 포함하는 데이터 배선(171, 173, 175, 179)이 형성되어 있다.
데이터 배선 위에는 제7 접촉구(167)를 포함하는 제2 층간 절연층(802)이 형성되어 있으며, 제2 층간 절연층(802) 위에는 제7 접촉구(167)를 통해 드레인 전극(175)과 연결되는 화소 전극(190)이 형성되어 있다.
제1 실시예 보다 쇼팅바(201)의 저항을 높이기 위해서 도 3에 도시한 바와 같이 쇼팅바(201)를 지그재그로 형성할 수 있다(제2 실시예).
본 발명의 제1 실시예에 따른 박막 트랜지스터 기판을 형성하는 방법을 도 2a내지 도 2f를 참조하여 설명한다.
먼저 도2a에 도시한 바와 같이, 투명한 절연 기판(110) 위에 차단층(111), 비정질 규소층을 순차적으로 적층한다. 그리고 비정질 규소층을 열처리하여 결정화 한 후 사진 식각 방법으로 패터닝하여 제1 및 제2 다결정 규소패턴(150a, 150b)을 형성한다.
이때 사용되는 투명 절연 기판(110)으로는 유리, 석영 또는 사파이어등을 사용할 수 있으며, 차단층(111)은 산화 규소(SiO2) 또는 질화 규소(SiNx)를 증착하여 형성하고, 비정질 규소층은 비정질 규소를 화학 기상 증착(Chemical Vapor Deposition, CVD) 방법으로 증착하여 형성한다. 그리고 열처리는 레이저 열처리(laser annealing) 또는 로 열처리(furnace annealing)를 사용한다.
도2b에 도시한 바와 같이, 다결정 규소 패턴(150a, 150b) 위에 게이트 절연층(140)을 형성한 후 사진 식각 공정으로 패터닝하여 제1, 2, 3 접촉구(161, 162, 163)를 형성한다.
도 2c에 도시한 바와 같이, 제1 , 2, 3 접촉구(161, 162, 163) 위에 도전층을 형성한 후 사진 식각 공정으로 패터닝하여 게이트 배선(121, 123, 125) 및 유지 전극 배선(131, 133, 135)을 형성한다.
게이트 패드(125), 데이터 패드(179), 유지 패드(135)는 각각 제1 접촉구(161), 제2 접촉구(162), 제3 접촉구(163)를 통해 제2 다결정 규소 패턴(150b)과 연결된다.
이후, 게이트 배선(121, 123, 125) 및 유지 전극 배선(131, 133, 135)을 마스크로 제1 및 제2 다결정 규소 패턴(150a, 150b)에 고농도 불순물을 주입한다. 여기서 제1 다결정 규소 패턴(150a)은 소스 영역(153), 드레인 영역(155), 채널 영역(154), 유지 영역(157)을 포함하는 활성층(150)이 된다. 그리고 제2 다결정 규소 패턴(150b)은 정전기를 방지하기 위한 쇼팅바(201)가 된다.
채널 영역(154)은 불순물이 주입되지 않은 영역으로 게이트 전극(123) 아래에 위치하여 소스 영역(153)과 드레인 영역(155)을 분리시킨다. 그리고 유지 영역(157)은 불순물이 주입되지 않으며, 유지 전극(133) 아래에 위치하여 유지 용량을 증가시킨다.
도 2d에 도시한 바와 같이, 기판 전면에 절연물질을 증착하여 제1층간 절연층(801)을 형성한다.
이후 제1층간 절연층(801)에 사진 식각 방법으로 소스 영역(153)을 노출하는 제4 접촉구(164), 드레인 영역(155)을 노출하는 제5 접촉구(165), 제2 접촉구를 노출하는 제6 접촉구(166)를 형성한다.
도 2e에 도시한 바와 같이, 제1층간 절연층(801) 위에 도전층을 형성한 후 패터닝하여 데이터선(171), 데이트 패드(179) 및 드레인 전극(175)을 포함하는 데이터 배선(171, 173, 175)을 형성한다.
데이터선(171)은 게이트선(121)과 교차하도록 형성하여 화소 영역(PX)을 정의하며, 제1접촉구(161)를 통해 소스 영역(153)과 연결한다. 그리고, 드레인 전극(175)은 제2 접촉구(162)를 통해 드레인 영역(155)과 연결하고, 데이터 패드(179)는 제6 접촉구(166) 및 제2 접촉구(162)를 통해 쇼팅바(201)와 연결한다.
이후 제1층간 절연층(801) 위에 절연 물질을 적층하여 제2층간 절연층(802)을 형성한다.
그리고 제2층간 절연층(802)에 사진 식각 방법으로 드레인 전극(175)을 노출하는 제7 접촉구(167)를 형성한다. 그리고 제2층간 절연층(802) 위에 투명한 도전 금속을 증착한 후 패터닝하여 화소 전극(190)을 형성한다. 화소 전극(190)은 제7접촉구(187)를 통해 드레인 전극(175)과 연결한다. (도 1a 참조)
[제3 실시예]
도 4에 도시한 바와 같이 쇼팅바는 게이트 패드(125)와 연결되어 있는 제1 쇼팅바, 데이터 패드(179)와 연결되어 있는 제2 쇼팅바로 이루어진다.
즉, 제1 실시예의 제조 공정을 완료한 후, 게이트 패드(125) 및 데이터 패드(179)와 연결되어 있는 쇼팅바의 소정 영역을 레이저로 절단하거나 스크라이빙하여 분리한다.
[제4 실시예]
도 5a는 본 발명의 제4 실시예에 따른 박막 트랜지스터 기판의 개략적인 배치도이고, 도 5b는 도 5a의 Vb-Vb', Vb'-Vb선에 대한 단면도이다.
도시한 바와 같이 투명한 절연 기판(110) 위에 차단층(111)이 형성되어 있다. 차단층(111) 위의 소정 영역에 소스 영역(153), 채널 영역(154), 드레인 영역(155), 유지 영역을 포함하는 활성층(150)이 형성되어 있다. 그리고 활성층(150)과 동일한 층에 쇼팅바(201)가 형성되어 있다. 쇼팅바(201)는 소스 영역(153) 또는 드레인 영역(155)과 동일한 물질로 형성되어 있다. 유지 영역(157)은 유지 전극(133)과 중첩되는 영역으로 유지 용량을 증가시킨다.
활성층(150) 및 쇼팅바 위에는 쇼팅바(201)를 노출하는 제1, 2, 3 접촉구(161, 162, 163)를 가지는 게이트 절연층(140)이 형성되어 있다. 게이트 절연층(140) 위에는 게이트 배선(121, 123, 125), 데이터 금속편(171a), 유지 전극 배선(131, 133, 135)이 형성되어 있다.
게이트 배선(121, 123, 125)은 일 방향으로 길게 형성되어 있는 게이트선(121), 게이트선(121)의 일부분인 게이트 전극(123), 게이트선(121)의 일단에 형성되어 있는 게이트 패드(125)를 포함한다. 그리고 게이트 패드(125)는 제1 접촉구(161)를 통해 쇼팅바(201)와 연결되어 있다.
데이터 금속편(171a)은 게이트선(121)과 일정 거리 이격되어 게이트선(121)과 수직한 방향으로 신장되며, 게이트선(121)과 동일한 층에 형성되어 있다. 즉, 데이터 금속편(171a)은 인접한 두 게이트선(121) 사이에 게이트선(121)과 연결되지 않도록 형성되어 있다. 여기서 첫번째 또는 마지막 게이트 선과 일정거리 이격되며, 게이트선과 게이트선 사이에 위치하지 않도록 형성되어 있는 데이터 금속편(171a)은 외부 회로로 부터 화상 신호를 인가 받기 위한 데이터 패드(179)를 포함한다. 여기서 데이터 패드(179)는 제2 접촉구(162)를 통해 쇼팅바(201)와 연결되어 있다.
또한, 유지 전극 배선(131, 133, 135)은 유지 용량을 증가시키기 위한 것으로 유지 전극선(131), 유지 전극(133), 유지 패드(135)로 이루어지며, 유지 전극선(131)은 게이트선(121)과 일정 거리 이격되어 평행하게 위치하도록 형성되어 있다. 이 때, 유지 전극선(131)의 일 부분인 유지 전극(133)은 유지 영역(157)과 중첩되도록 형성되어 있다. 그리고 유지 패드(135)는 제3 접촉구(163)를 통해 쇼팅바(201)와 연결되어 있다.
게이트 배선(121, 123, 125) 및 데이터 금속편(171a) 위에 층간 절연층(160)이 형성되어 있다.
층간 절연층(160) 위에는 데이터 연결부(171b), 화소 전극(190), 보조 게이트 패드(95), 보조 데이퍼 패드(97)가 형성되어 있다.
데이터 연결부(171b)는 층간 절연층(160)에 형성되어 있는 제6 접촉구(166)를 통해 데이터 금속편(171a)과 연결되어 있으며, 제4 접촉구(164)를 통해 소스 영역(153)과 연결되어 있다. 즉, 데이터 연결부(171b)에 의하여 분리되어 있는 데이터 금속편(171a)들이 게이트선(121)을 건너 연결된다.
화소 전극(190)은 제5 접촉구(165)를 통해 드레인 영역(155)과 연결되어 있다. 그리고 보조 게이트 패드(95)는 제7 접촉구(167)를 통해 게이트 패드(125)와 연결되고, 보조 데이터 패드(97)은 제8 접촉구(168)를 통해 보조 데이터 패드(97)와 연결된다.
제2및 제3 실시예와 같이 쇼팅바의 저항을 높이기 위해서 쇼팅바를 지그재그로 형성하거나, 게이트 패드(125)와 연결되는 제1 쇼팅바, 데이터 패드(179)와 연결되는 제2 쇼팅바로 분리되도록 형성할 수 있다(도시하지 않음).
이러한 구조를 가지는 박막 트랜지스터를 형성하는 방법을 도 6a 내지 도 6d를 참조하여 설명한다.
먼저 도 6a에 도시한 바와 같이, 투명한 절연 기판(110) 위에 차단층(111), 비정질 규소층을 적층하고 열처리하여 비정질 규소층을 결정화 한다. 이 후, 비정질 규소층을 패터닝하여 제1 및 제2 다결정 규소 패턴(150a, 150b)을 형성한다.
그리고 제1 및 제2 다결정 규소 패턴(150a, 150b) 위에 게이트 절연층(140)을 형성한 후 사진 식각 공정으로 제1, 2, 3 접촉구(161, 162, 163)를 형성한다.
도 6b에 도시한 바와 같이, 게이트 절연층(140) 위에 도전층을 형성한 후 사진 식각 공정으로 패터닝하여 게이트 배선(121, 123, 125) 및 데이터 금속편(171a)을 형성한다.
이때 게이트 패드(125), 데이터 패드(179) 및 유지 패드(135)는 각각 제1, 2, 3 접촉구를 통해 제2 다결정 규소 패턴(150b)과 연결한다.
도 6c에 도시한 바와 같이, 게이트 배선(121, 123, 125) 및 데이터 금속편(171a)을 마스크로 n형 또는 p형 불순물을 고농도로 도핑하여 소스 영역(153), 드레인 영역(155), 불순물이 도핑되지 않은 채널 영역(154)을 포함하는 활성층(150) 및 쇼팅바(201)를 형성한다.
도 6d에 도시한 바와 같이, 게이트 배선(121, 123, 125) 및 데이터 금속편(171a) 위에 층간 절연층(160)을 형성한다. 그리고 사진 식각 공정으로 소스 영역(153)을 노출하는 제4 접촉구(164), 드레인 영역(155)을 노출하는 제5 접촉구(165), 데이터 금속편(171a) 을 노출하는 제6 접촉구(166), 게이트 패드(125)를 노출하는 제7 접촉구(167) 및 데이터 패드(179)를 노출하는 제8 접촉구(168)를 형성한다.
층간 절연층(160) 위에 제1 접촉구(161)를 통해 소스 영역(153)과 연결되고 제6 접촉구(165)를 통해 데이터 금속편(171a)과 연결되는 데이터 연결부(171b) 및 제5 접촉구(164)를 통하여 드레인 영역(155)과 연결되는 화소 전극(190)을 형성한다. 그리고 제7 접촉구를 통해 게이트 패드(125)와 연결되는 보조 데이터 패드(95), 제8 접촉구를 통해 데이터 패드(179)와 연결되는 보조 데이터 패드(179)를 형성한다. (도 5a 참조)
[제5 실시예]
이상 다결정 규소를 이용한 박막 트랜지스터 기판에 대해서 설명하였으나 비정질 규소를 이용한 박막 트랜지스터 기판에서도 적용할 수 있다.
도 7a는 본 발명의 제6 실시예에 따른 박막 트랜지스터 기판의 개략적인 배치도 이고, 도 7b는 도 7a의 VIIb-VIIb'선에 대한 단면도이다.
투명한 절연 기판(110) 위에 게이트선(121), 게이트 전극(123), 게이트 패드(125)를 포함하는 게이트 배선이 형성되어 있다. 그리고 게이트 배선(121, 123, 125) 위에 게이트 패드(125)를 노출하는 제1 접촉구(181)를 포함하는 게이트 절연층(140)이 형성되어 있다.
게이트 전극(123)과 대응되는 부분의 게이트 절연층(140) 위에는 비정질 규소와 같은 반도체 물질로 형성한 반도체층(154)이 형성되어 있다. 그리고 반도체층(154)을 포함하는 게이트 절연층의 소정 영역에 비정질 규소와 같은 반도체 물질에 n형 또는 p형 불순물을 고농도로 도핑하여 형성한 저항성 접촉층(161, 163, 165, 167, 169) 및 쇼팅바(201)가 형성되어 있다. 쇼팅바(201)는 제1 접촉구(181)를 통해 게이트 패드(125)와 연결되어 있다.
저항성 접촉층(161, 163, 165) 및 쇼팅바(202) 위에 데이터 배선(171, 173, 175, 177, 179)이 형성되어 있다. 데이터 배선(171, 173, 175, 179)은 게이트선(121)과 수직하게 교차하여 화소 영역(PX)을 정의하는 데이터선(171), 데이터선(171)의 분지이며 저항성 접촉층(163)에도 연결되는 소스 전극(173), 데이터선(171)의 일단에 연결되어 있으며 외부로부터의 화상신호를 인가받는 데이터 패드(179), 소스 전극(173)과 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)의 반대 저항성 접촉층(165) 위에 형성되어 있는 드레인 전극(175)을 포함한다. 여기서 데이터 패드(179)는 쇼팅바와 일부 중첩되도록 형성되어 있다.
그리고 기판 위에 드레인 전극(175)을 노출하는 제2 접촉구(182), 게이트 패드(125)를 노출하는 제3 접촉구(183), 데이터 패드(125)를 노출하는 제4 접촉구(184), 유지 용량용 전극(177)을 노출하는 제5 접촉구(185)를 가지는 보호층(180)이 형성되어 있다.
보호층(180) 위에는 제2 및 제5 접촉구(182, 185)를 통해 각각 드레인 전극(175) 과 연결되는 화소 전극(190)이 형성되어 있다.
본 실시에도 쇼팅바를 게이트 패드(125)와 연결되는 제1 쇼팅바, 데이터 패드(179)와 연결되는 제2 쇼팅바로 분리되도록 형성하거나, 지그재그로 형성할 수 있다(도시하지 않음).
이상 본 발명에 따른 쇼팅바는 데이터 배선과 게이트 배선을 하나로 연결하거나 또는 절단 공정으로 각각의 데이터 패드, 게이트 패드와 연결되어 있는 쇼팅바에 대해서 설명하였다. 그러나 각각의 데이터 패드를 하나로 묶어주는 제1 쇼팅바와 게이트 패드를 하나로 묶어주는 제2 쇼팅바로 형성할 수 있다.
기술한 바와 같이 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본발명의 권리범위에 속하는 것이다.
이상에서와 같이, 본 발명에 따라 정전기를 유도하기 위한 쇼팅바를 불순물이 도핑되어 있는 규소를 이용하여 형성하면 쇼팅바가 외부에 노출되더라도 부식되지 않는다.
Claims (11)
- 절연 기판 위에 형성되며 주사 신호를 전달하기 위한 게이트 배선, 상기 게이트 배선과 절연되도록 교차하여 화상 신호를 전달하는 데이터 배선, 상기 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터를 포함하는 박막 트랜지스터 기판에 있어서,상기 게이트 배선 및 데이터 배선의 소정 영역과 연결되어 있으며 도전성 반도체 물질로 형성되어 있는 쇼팅바를 더 포함하는 박막 트랜지스터 기판.
- 제1항에서,상기 게이트 배선은 게이트선, 게이트 패드, 게이트 전극을 포함하고, 상기 데이터 배선은 데이터선, 소스 전극, 드레인 전극, 데이터선, 데이터 패드를 포함하여 이루어지며 상기 쇼팅바는 상기 게이트 패드 또는 상기 데이터 패드와 연결되어 있는 박막 트랜지스터 기판.
- 제1항 또는 제2항에서,상기 도전성 반도체 물질은 n형 또는 p형 불순물이 도핑되어 있는 규소인 박막 트랜지스터 기판.
- 절연 기판,상기 기판 위에 형성되어 있으며 소스 영역, 드레인 영역, 채널 영역을 포함하는 활성층,상기 활성층 위에 형성되어 있는 게이트 절연층,상기 게이트 절연층 위의 소정 영역에 형성되어 있는 게이트선, 게이트 패드, 게이트 전극을 포함하는 게이트 배선,상기 게이트 배선 위에 형성되어 있으며 상기 소스 영역을 노출하는 제1 접촉구, 상기 드레인 영역을 노출하는 제2 접촉구를 포함하는 제1 층간 절연층,상기 게이트선과 교차하고 상기 제1접촉구를 통해 상기 소스 영역과 연결되는 데이터선, 상기 제2 접촉구를 통해 상기 드레인 영역과 연결되는 드레인 전극 및 상기 데이터선의 일단에 형성되어 있는 데이터 패드를 포함하는 데이터 배선,상기 데이터 배선 위에 형성되어 있으며 상기 드레인 전극을 노출하는 제3 접촉구를 포함하는 제2 층간 절연층,상기 제2 층간 절연층에 형성되어 있으며 상기 제3 접촉구를 통해 상기 드레인 전극과 연결되어 있는 화소 전극,상기 소스 영역 또는 드레인 영역과 동일한 물질로 동일한 층에 형성되어 있으며 상기 게이트 패드 및 데이터 패드와 연결되어 있는 쇼팅바를 포함하는 박막 트랜지스터 기판.
- 절연 기판,상기 기판 위에 형성되어 있으며 소스 영역, 드레인 영역, 채널 영역을 포함하는 활성층,상기 게이트 절연층 위의 소정 영역에 형성되어 있는 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선,상기 게이트선과 일정거리 이격되어 있고 상기 게이트선을 사이에 두고 상하로 분리되어 있는 데이터 금속편,상기 데이터 금속편의 소정 영역에 형성되어 있는 데이터 패드,상기 기판 위에 형성되어 있으며 상기 데이터 금속편의 일단과 타단을 노출하는 제1 및 제2 접촉구, 드레인 영역을 노출하는 제3 접촉구를 포함하는 층간 절연층,상기 층간 절연층 위에 형성되어 있고, 상기 제1 및 제2 접촉구를 통하여 이웃하는 두개의 상기 데이터 금속편과 접촉하여 이들을 연결하고 있는 데이터 연결부,상기 층간 절연층 위에 형성되어 있으며 상기 제3 접촉구를 통해 상기 드레인 영역과 연결되는 화소 전극,상기 소스 영역 및 드레인 영역과 동일한 물질로 동일한 층에 형성되며 상기 데이터 패드 및 게이트 패드와 연결되어 있는 쇼팅바를 포함하는 박막 트랜지스터 기판.
- 절연 기판,상기 기판 위에 형성되어 있으며 게이트선, 게이트 전극, 게이트 패드를 포함하는 게이트 배선,상기 게이트 배선 위에 형성되어 있는 게이트 절연층,상기 게이트 절연층 위의 소정 영역에 형성되어 있는 반도체층,상기 반도체층의 소정 영역을 제외한 영역에 형성되어 있는 저항성 접촉층,상기 저항성 접촉층 위에 형성되어 있는 데이터선, 데이터 패드, 소스 전극, 드레인 전극을 포함하는 데이터 배선,상기 드레인 전극을 노출하는 접촉구를 포함하는 층간 절연층,상기 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극,상기 저항성 접촉층과 동일한 물질로 동일한 층에 형성되어 있으며 상기 게이트 패드 및 상기 데이터 패드와 연결되어 있는 쇼팅바를 포함하는 박막 트랜지스터 기판.
- 제4 또는 제5항에서,상기 게이트 패드 또는 데이터 패드는 상기 게이트 절연층 또는 층간 절연층에 형성되어 있는 접촉구를 통해 상기 쇼팅바와 연결되어 있는 박막 트랜지스터 기판.
- 제6항에서,상기 게이트 패드는 상기 게이트 절연층에 형성되어 있는 접촉구를 통해 상기 쇼팅바와 연결되어 있는 박막 트랜지스터 기판.
- 절연 기판 위에 비정질 규소층을 형성하는 단계,상기 비정질 규소층을 결정화 한 후, 패터닝하여 제1및 제2 다결정 규소 패턴을 형성하는 단계,상기 제1및 제2 다결정 규소 패턴 위에 게이트 절연층을 형성한 후 사진 식각 공정으로 제1 및 제2 접촉구를 형성하는 단계,상기 게이트 절연층 위의 소정 영역에 형성되어 있는 게이트선, 상기 게이트선의 일부분인 게이트 전극, 상기 게이트선의 일단에 형성되며 상기 제1 접촉구를 통해 상기 제2 다결정 규소 패턴과 연결되어 있는 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,상기 게이트 배선을 마스크로 하여 상기 제1 다결정 규소 패턴에 n형 또는 p형 불순물을 도핑하여 소스 영역, 드레인 영역, 불순물이 도핑되지 않은 채널 영역을 포함하는 활성층을 형성하고 동시에 제2 다결정 규소 패턴에 불순물을 도핑하여 쇼팅바를 형성하는 단계,상기 게이트 배선 위에 상기 소스 영역을 노출하는 제3 접촉구와 상기 드레인 영역을 노출하는 제4 접촉구 및 제2 접촉구를 노출하는 제5 접촉구를 형성하는 단계,상기 제1 층간 절연층 위에 상기 제3 접촉구를 통하여 상기 소스 영역과 연결되는 데이터선과 상기 제4 접촉구를 통하여 상기 드레인 영역과 연결되는 드레인 전극 및 상기 제2 및 제5 접촉구를 통해 상기 쇼팅바와 연결되는 데이터 패드를 포함하는 데이터 배선을 형성하는 단계,상기 데이터 배선 위에 상기 드레인 전극을 노출하는 제6 접촉구를 형성하는 단계,상기 제2 층간 절연층 위에 상기 제6 접촉구를 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 절연 기판 위에 비정질 규소층을 형성하는 단계,상기 비정질 규소층을 결정화 한 후, 패터닝하여 제1및 제2 다결정 규소 패턴을 형성하는 단계,상기 제1및 제2 다결정 규소 패턴 위에 게이트 절연층을 형성한 후 사진 식각 공정으로 제1 및 제2 접촉구를 형성하는 단계,상기 게이트 절연층 위에 게이트선, 상기 제1 접촉구를 통해 상기 제2 다결정 규소 패턴과 연결되는 게이트 패드 및 게이트 전극을 포함하는 게이트 배선과 제2 접촉구를 통해 상기 제2 다결정 규소 패턴과 연결되는 데이터 패드를 포함하는 데이터 금속편을 형성하는 단계,상기 게이트 배선 및 데이터 금속편을 마스크로 하여 상기 제1 다결정 규소 패턴 및 제2 다결정 규소 패턴에 n형 또는 p형 불순물을 도핑하여 불순물이 도핑된 소스 영역, 드레인 영역, 불순물이 도핑되지 않은 채널 영역을 포함하는 활성층 및 쇼팅바를 형성하는 단계,상기 게이트 배선 및 데이터 금속편 위에 층간 절연층을 형성하는 단계,상기 층간 절연층에 상기 소스 영역을 노출하는 제3 접촉구, 상기 드레인 영역을 노출하는 제4 접촉구, 상기 데이터 금속편을 노출하는 제5 접촉구를 형성하는 단계,상기 층간 절연층 위에 상기 제3, 4, 5 접촉구를 통해 각각 상기 소스 영역, 드레인 영역, 데이터 금속편과 연결되는 화소 전극을 형성하는 단계,를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제2항에 있어서,상기 데이터 금속편은 상기 게이트선과 일정거리 이격되며 상기 게이트선을 사이에 두고 상하로 분리되도록 형성하고,상기 데이터 연결부는 상기 게이트 배선과 교차하도록 형성하는 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020052510A KR100905469B1 (ko) | 2002-09-02 | 2002-09-02 | 박막 트랜지스터 기판 및 그의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020052510A KR100905469B1 (ko) | 2002-09-02 | 2002-09-02 | 박막 트랜지스터 기판 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040021069A true KR20040021069A (ko) | 2004-03-10 |
| KR100905469B1 KR100905469B1 (ko) | 2009-07-02 |
Family
ID=37325300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020052510A KR100905469B1 (ko) | 2002-09-02 | 2002-09-02 | 박막 트랜지스터 기판 및 그의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100905469B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101112549B1 (ko) * | 2005-01-31 | 2012-06-12 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| CN109801909A (zh) * | 2018-06-12 | 2019-05-24 | 京东方科技集团股份有限公司 | 阵列基板母板及其制造方法、阵列基板、显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100318541B1 (ko) * | 1999-03-19 | 2001-12-22 | 윤종용 | 액정 표시 장치 및 그 제조 방법 |
| KR100679518B1 (ko) * | 2000-07-13 | 2007-02-07 | 엘지.필립스 엘시디 주식회사 | 액정표장치용 어레이기판과 그 제조방법 |
| KR100752547B1 (ko) * | 2000-12-29 | 2007-08-29 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판의 아이디 마크 및 그의 형성방법 |
-
2002
- 2002-09-02 KR KR1020020052510A patent/KR100905469B1/ko active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101112549B1 (ko) * | 2005-01-31 | 2012-06-12 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| CN109801909A (zh) * | 2018-06-12 | 2019-05-24 | 京东方科技集团股份有限公司 | 阵列基板母板及其制造方法、阵列基板、显示装置 |
| US11943979B2 (en) | 2018-06-12 | 2024-03-26 | Boe Technology Group Co., Ltd. | Array substrate and fabrication method thereof, array substrate motherboard and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100905469B1 (ko) | 2009-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102169014B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| KR102224457B1 (ko) | 표시장치와 그 제조 방법 | |
| KR100935671B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR100905469B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| JP4441299B2 (ja) | 表示装置の製造方法 | |
| KR100900543B1 (ko) | 박막 트랜지스터 기판의 다결정 규소 박막 트랜지스터 및그의 형성 방법 | |
| KR100992137B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR101018752B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR101054340B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR101018757B1 (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
| KR20060102172A (ko) | 박막 트랜지스터 표시판 | |
| KR20040031138A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100956938B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100992126B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR100864493B1 (ko) | 규소층의 표면 처리 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법 | |
| JP4855511B2 (ja) | 表示装置 | |
| KR100590739B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR101771251B1 (ko) | 간접 열 결정화 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101699549B1 (ko) | 박막트랜지스터를 구비한 표시장치 및 그 제조방법 | |
| KR101351403B1 (ko) | 박막 트랜지스터, 이의 제조 방법 및 이를 이용한 표시장치의 제조 방법 | |
| KR100848097B1 (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR20060038076A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20050081054A (ko) | 박막 트랜지스터 표시판 및 그의 제조방법 | |
| KR20050061803A (ko) | 박막 트랜지스터의 제조 방법 | |
| KR20050063011A (ko) | 박막 트랜지스터 표시판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| E902 | Notification of reason for refusal | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130531 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20140530 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20170601 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20190529 Year of fee payment: 11 |