KR100446940B1 - 액정표시장치용 박막 트랜지스터 및 그 제조방법 - Google Patents
액정표시장치용 박막 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR100446940B1 KR100446940B1 KR10-2001-0052375A KR20010052375A KR100446940B1 KR 100446940 B1 KR100446940 B1 KR 100446940B1 KR 20010052375 A KR20010052375 A KR 20010052375A KR 100446940 B1 KR100446940 B1 KR 100446940B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- layer
- active layer
- pattern
- data line
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 19
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000011159 matrix material Substances 0.000 claims abstract description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 238000003860 storage Methods 0.000 claims abstract description 32
- 239000012535 impurity Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 241000282412 Homo Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
데이터 전위의 증가에 따르는 충분한 저장용량을 확보할 수 있는 캐패시터 구조를 갖는 액정표시장치용 박막 트랜지스터가 개시된다. 게이트 배선은 투광성 절연기판 상에 형성된 활성층과 부분적으로 오버랩되고, 상기 제 3 절연층 위에서 일측 방향을 따라서 배열된 게이트 라인과, 상기 게이트 라인과 이격되고 상기 활성층과 부분적으로 오버랩되는 스토리지 섬을 포함한다. 게이트 배선을 포함하는 결과적인 기판의 전면에 제 4 절연층이 형성된다. 데이터 배선은 제 4 절연층 위에 형성되고, 게이트 라인과 직교하도록 배치된 데이터 라인, 상기 데이터 라인과 이격되고 상기 활성층과 상기 다결정 실리콘 층을 전기적으로 연결하는 제 1 전도성 섬 패턴부와, 상기 데이터 라인 및 상기 제 1 전도성 섬 패턴부와 이격되고, 상기 블랙 매트릭스 패턴과 상기 게이트 배선의 스토리지 섬을 상호 연결하는 제 2 전도성 섬 패턴부를 포함한다. 상기 데이터 배선을 포함하는 결과적인 기판의 전면에 제 5 절연층이 형성되고, 그 위에 화소전극이 형성되어, 상기 데이터 배선의 제 1 전도성 섬 패턴부와 콘택된다.
Description
본 발명은 박막 트랜지스터 및 그 제조방법에 관한 것으로, 보다 상세하게는 박막 트랜지스터 기판에 형성된 블랙 매트릭스 층의 하부에 고농도의 불순물을 함유한 다결정 실리콘을 형성하여 전하저장용량(Storage capacitance)을 향상시킨 액정표시장치용 박막 트랜지스터 및 그 제조방법에 관한 것이다.
오늘날과 같은 정보화 사회에 있어서 전자 디스플레이 장치(electronic display device)의 역할은 갈수록 중요해지며, 각종 전자 디스플레이 장치가 다양한 산업 분야에 광범위하게 사용되고 있다.
일반적으로 전자 디스플레이 장치란 다양한 정보를 시각을 통해 인간에게 전달하는 장치를 말한다. 즉, 전자 디스플레이 장치란 각종 전가 기기로부터 출력되는 전기적 정보 신호를 인간의 시각으로 인식 가능한 광 정보 신호로 변환하는 전자 장치라고 정의할 수 있으며, 인간과 전자 기기를 연결하는 가교적 역할을 담당하는 장치로 정의될 수도 있다.
이러한 전자 디스플레이 장치에 있어서, 광 정보 신호가 발광 현상에 의해 표시되는 경우에는 발광형 표시(emissive display) 장치로 불려지며, 반사, 산란, 간섭 현상 등에 의해 광 변조를 표시되는 경우에는 수광형 표시(non-emissive display) 장치로 일컬어진다. 능동형 표시 장치라고도 불리는 상기 발광형 표시 장치로는 음극선관(cathode ray tube; CRT), 플라즈마 디스플레이 패널(plasma display panel; PDP), 발광 다이오드(light emitting diode; LED) 및 일렉트로 루미네슨트 디스플레이(electroluminescent display; ELD) 등을 들 수 있다. 또한, 수동형 표시 장치인 상기 수광형 표시 장치에는 액정표시장치(liquid crystal display; LCD), 전기화학 표시장치(electrochemical display; ECD) 및 전기 영동 표시장치(electrophoretic image display; EPID) 등이 해당된다.
텔레비전이나 컴퓨터용 모니터 등과 같은 화상표시장치에 사용되는 음극선관(CRT)은 표시 품질 및 경제성 등의 면에서 가장 높은 점유율을 차지하고 있으나, 무거운 중량, 큰 용적 및 높은 소비 전력 등과 같은 많은 단점을 가지고 있다.
그러나, 반도체 기술의 급속한 진보에 의해 각종 전자 장치의 고체화, 저 전압 및 저 전력화와 함께 전자 기기의 소형 및 경량화에 따라 새로운 환경에 적합한 전자 디스플레이 장치, 즉 얇고 가벼우면서도 낮은 구동 전압 및 낮은 소비 전력의 특징을 갖춘 평판 패널(flat panel)형 디스플레이 장치에 대한 요구가 급격히 증대하고 있다.
현재 개발된 여러 가지 평판 디스플레이 장치 중에서 액정표시장치는 다른 디스플레이 장치에 비해 얇고 가벼우며, 낮은 소비 전력 및 낮은 구동 전압을 갖추고 있을 뿐만 아니라, 음극선관에 가까운 화상 표시가 가능하기 때문에 다양한 전자 장치에 광범위하게 사용되고 있다.
액정표시장치는 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 상기 전극에 전압을 인가하여 상기 액정층의 액정 분자들을 재배열시켜 투과되는 빛의 양을 조절하여 디스플레이 장치이다.
액정표시장치 중에서도 현재 주로 사용되는 것은 두 장의 기판에 각각 전극이 형성되어 있고 각 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 구비하는 장치이며, 상기 박막 트랜지스터는 두 장의 기판 중 하나에 형성되는 것이 일반적이다.
그런데, 기술의 발달에 따라 액정표시패널의 해상도가 높아짐에 따라 박막 트랜지스터 기판의 데이터 라인을 통하여 인가되는 데이터 전위도 아울러 높아진다.
그러나 종래의 커패시터 구조로는 증가된 데이터 전위를 충분히 저장할 수없다.
따라서, 본 발명은 상기한 문제점을 감안하여 안출된 것으로서, 본 발명의 목적은 증가된 데이터 전위를 충분히 저장할 수 있는 커패시터 구조를 갖는 액정표시소자용 박막트랜지스터를 제공하는데 있다.
본 발명의 다른 목적은 활성층의 연결을 위한 콘택홀 형성동안 활성층이 그의 상부의 절연막과 함께 식각되는 것을 방지하는데 있다.
도 1 내지 도 6은 본 발명의 바람직한 실시예에 따르는 액정표시장치용 박막 트랜지스터의 제조방법을 설명하기 위한 평면도들이다.
도 7은 도 6의 7-7'라인을 따라 절단된 단면도이다.
도 8은 도 6의 8-8'라인을 따라 절단된 단면도이다.
도 9 내지 도 12는 본 발명의 다른 실시예에 따르는 액정표시장치용 박막 트랜지스터의 제조방법을 설명하기 위한 단면도들이다.
상기 목적을 달성하기 위하여 본 발명의 박막 트랜지스터는, 투광성 절연기판의 단위 화소영역의 인접한 두 변을 따라서 형성된 고농도의 불순물이 도핑된 다결정 실리콘 층 패턴; 상기 다결정 실리콘 층 패턴을 포함하는 결과적인 기판의 전면에 형성된 제 1 절연층; 상기 제 1 절연층 위에 형성된 블랙 매트릭스 층; 상기 블랙 매트릭스 층을 포함하는 결과적인 기판의 전면에 형성된 제 2 절연층; 상기 제 2 절연층의 활성영역에 형성된 활성층; 상기 활성층을 포함하는 결과적인 기판의 전면에 형성된 제 3 절연층; 상기 활성층과 부분적으로 오버랩되고, 상기 제 3 절연층 위에서 일측 방향을 따라서 배열된 게이트 라인과, 상기 게이트 라인과 이격되고 상기 활성층과 부분적으로 오버랩되는 스토리지 섬을 포함하는 게이트 배선; 상기 활성층의 상부에 형성되며, 상기 게이트 배선과 동일 재질을 갖는 보조 활성층; 상기 게이트 배선을 포함하는 결과적인 기판의 전면에 형성된 제 4 절연층; 상기 제 4 절연층의 표면에 형성되고, 상기 게이트 라인과 직교하도록 배치된 데이터 라인, 상기 데이터 라인과 이격되고 상기 활성층과 상기 다결정 실리콘 층을 전기적으로 연결하는 제 1 전도성 섬 패턴부와, 상기 데이터 라인 및 상기 제 1 전도성 섬 패턴부와 이격되고, 상기 블랙 매트릭스 패턴과 상기 스토리지 섬을 상호연결하는 제 2 전도성 섬 패턴부를 포함하는 데이터 배선; 상기 데이터 배선을 포함하는 결과적인 기판의 전면에 형성된 제 5 절연층; 및 상기 제 5 절연층의 상부의 상기 게이트 라인과 상기 데이터 라인에 의하여 정의되는 화소영역에 형성되어 상기 데이터 배선의 제 1 전도성 섬 패턴부와 콘택되는 화소전극을 포함한다.
바람직하게는, 제 1 전도성 섬 패턴부는 제 4 절연층과 그 하부의 제 3 절연층에 형성된 제 2 콘택홀을통하여 상기 활성층과 콘택되고, 제 4 절연층과 그 하부의 제 3 절연층, 제 2 절연층 및 제 1 절연층에 형성된 제 3 콘택홀을 통하여 상기 고농도 불순물이 도핑된 다결정 실리콘 패턴(102)과 콘택되어, 상기 활성층과 상기 고농도 불순물이 도핑된 다결정 실리콘 패턴을 상호 연결한다.
바람직하게는, 제 2 전도성 섬 패턴부는 제 4 절연층과 그 하부의 제 3 절연층 및 제 2 절연층에 형성된 제 4 콘택홀을 통하여 하부의 상기 블랙 매트릭스 패턴과 콘택되고, 상기 제 4 절연층에 형성된 제 5 콘택홀을 통하여 스토리지 섬과 콘택되어, 상기 블랙 매트릭스 패턴과 스토리지 섬을 상호 연결한다.
본 발명의 또 다른 측면에 따르면, 액정표시장치용 박막 트랜지스터의 제조방법은, 투광성 절연기판의 단위 화소영역의 인접한 두 변을 따라서 고농도의 불순물이 도핑된 다결정 실리콘 층 패턴을 형성하는 단계; 상기 다결정 실리콘 층 패턴을 포함하는 결과적인 기판의 전면에 제 1 절연층을 형성하는 단계; 상기 제 1 절연층 위의 소정 영역에 블랙 매트릭스 패턴을 형성하는 단계; 상기 블랙 매트릭스 패턴을 포함하는 결과적인 기판의 전면에 제 2 절연층을 형성하는 단계; 상기 제 2 절연층의 활성영역에 활성층을 형성하는 단계; 상기 활성층을 포함하는 결과적인 기판의 전면에 제 3 절연층을 형성하는 단계; 상기 제 3 절연층에 상기 활성층의 소정 부분을 노출하는 제 1 콘택홀을 형성하는 단계; 상기 활성층과 부분적으로 오버랩되고, 상기 제 3 절연층 위에서 일측 방향을 따라서 배열된 게이트 라인과, 상기 게이트 라인과 이격되고 상기 활성층과 부분적으로 오버랩되는 스토리지 섬을 포함하는 게이트 배선 및 상기 제 1 콘택홀을 통하여 노출된 상기 활성층과 콘택되는 보조 활성층 패턴을 형성하는 단계; 상기 게이트 배선과 상기 보조 활성층 패턴을 포함하는 결과적인 기판의 전면에 제 4 절연층을 형성하는 단계; 상기 제 4 절연층에 상기 보조 활성층의 소정 부분과 상기 블랙 매트릭스 패턴의 소정 부분 및 상기 스토리지 섬의 소정 부분을 노출하는 제 2 콘택홀을 형성하는 단계; 상기 제 4 절연층 위에, 상기 게이트 라인과 직교하도록 배치된 데이터 라인, 상기 데이터 라인과 이격되고 상기 보조 활성층과 상기 다결정 실리콘 층을 상기 제 2 콘택홀을 통하여 전기적으로 연결하는 제 1 전도성 섬 패턴부와, 상기 데이터 라인 및 상기 제 1 전도성 섬 패턴부와 이격되고, 상기 블랙 매트릭스 패턴과 상기 스토리지 섬을 상기 제 2 콘택홀을 통하여 상호연결하는 제 2 전도성 섬 패턴부를 포함하는 데이터 배선을 형성하는 단계; 상기 데이터 배선을 포함하는 결과적인 기판의 전면에 제 5 절연층을 형성하는 단계; 상기 제 5 절연층에 상기 제 1 전도성 섬 패턴부를 노출하는 제 3 콘택홀을 형성하는 단계; 및 상기 제 5 절연층 위의 화소영역에 상기 제 3 콘택홀을 통하여 상기 데이터 배선의 제 1 전도성 섬 패턴부와 콘택되는 화소전극을 형성하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 1 내지 도 6은 본 발명의 바람직한 실시예에 따르는 액정표시장치용 박막 트랜지스터 기판의 제조방법을 설명하기 위한 평면도들이고, 도 7은 도 6이 7-7'라인을 따라서 절단된 단면도이며, 도 8은 도 6의 8-8'라인을 따라 절단된 단면도이다.
도 1을 참조하면, 석영(SiO2) 기판(100) 또는 유리기판과 같은 투광성 절연기판 위에 후술할 게이트 라인과 데이터 라인에 의하여 정의되는 단위 화소영역의 두 변을 따라서 불순물이 고농도로 도핑된 다결정 실리콘(Heavily doped polysilicon) 패턴(102)이 통상의 사진식각공정을 통하여 형성된다.
그런 다음, 다결정 실리콘 층 패턴(102)을 포함하는 결과적인 기판의 전면에 도 7에 도시된 것처럼 제 1 절연층(103)이 형성된다.
다결정 실리콘 패턴(102)은 도 1에 도시된 것처럼, 단위 화소 영역마다 형성되고, 이들은 서로 분리되어 형성된다.
도 2를 참조하면, 제 1 절연층(103) 위의 박막 트랜지스터 영역을 포함하며, 다결정 실리콘 패턴과 오버랩되도록 블랙 매트릭스 패턴(104)이 형성된다. 다결정 실리콘 패턴(102)과는 달리, 블랙 매트릭스 패턴(104)은 단위 화소 영역마다 분리되지 않고 연속적으로 형성된다. 블랙 매트릭스 패턴(104)은 후술할 데이터 배선과의 콘택을 위하여 단위 화소영역의 내측으로 돌출된 제 1 돌출부(104a)를 포함한다.
블랙 매트릭스 패턴(104)을 포함하는 기판의 전면에는 도 7의 단면도에 도시된 것처럼, 제 2 절연층(105)이 형성된다.
도 3을 참조하면, 소오스 영역, 드레인 영역 및 채널층을 포함하는 활성층(106)이 블랙 매트릭스 패턴(104)과 부분적으로 오버랩되도록 제 2 절연층(105) 위에 형성된다.
활성층(106)으로는 실리콘 단결정이나 바람직하게는 실리콘 다결정이 사용되며, 소오스 영역, 드레인 영역 및 채널 영역은 활성층(106)에 이온주입법이나 도핑법에 의하여 5가나 3가의 불순물 이온을 주입하여 형성한다. 이온주입법이 적용되는 경우, 후술할 게이트 전극은 이온주입 마스크로서 기능한다.
선택적으로 상기 활성층(106)은 엘디디(LDD: Lightly Doped Drain) 구조를 가질 수도 있다.
활성층(106)을 포함하는 결과적인 기판의 전면에 도 7에 도시된 것처럼, 제 3 절연층(107)이 형성된다.
도 4를 참조하면, 활성층(106)의 채널 영역과 부분적으로 오버랩되고, 제 3 절연층 위의 일측 방향을 따라서 게이트 라인(108)이 형성된다. 제 3 절연층(107) 위에는 게이트 라인(108)과 이격되고, 하부의 활성층(106), 블랙 매트릭스 패턴(104) 및 고농도로 도핑된 다결정실리콘 패턴(102)과 부분적으로 오버랩되는 스토리지 섬(Storage island)(108a)이 게이트 라인(108)과 함께 형성된다.
게이트 라인(108)과 스토리지 섬(108a)을 포함하는 결과적인 기판의 전면에 도 7에 도시된 것처럼, 제 4 절연층(109)이 형성된다.
도 5를 참조하면, 제 4 절연층(109)의 표면에 게이트 라인(108)과 직교하는 데이터 라인(110)이 형성된다. 데이터 라인(110)은 제 4 절연층(109)과 그 하부의 제 3 절연층(107)에 형성된 제 1 콘택홀(H1)을 통하여 활성층(106)의 일단, 즉 소오스 영역과 콘택된다.
한편, 제 4 절연층(109) 위에는 데이터 라인(110)과 이격되고, 활성층(106)과 고농도 불순물이 도핑된 다결정 실리콘 패턴(102)을 상호 연결하는 제 1 금속 섬(Metal island)(110-1)이 데이터 라인(110)과 동시에 형성된다.
구체적으로, 제 1 금속 섬(110-1)은, 도 7의 단면도에 도시된 것처럼, 제 4 절연층(109)과 그 하부의 제 3 절연층(107)에 형성된 제 2 콘택홀(H2)를 통하여 활성층(106)과 콘택되고, 제 4 절연층(109)과 그 하부의 제 3 절연층(107), 제 2 절연층(105) 및 제 1 절연층(103)에 형성된 제 3 콘택홀(H3)를 통하여 고농도 불순물이 도핑된 다결정 실리콘 패턴(102)과 콘택되어, 활성층(106)과 고농도 불순물이 도핑된 다결정 실리콘 패턴(102)을 상호 연결한다.
또한, 제 4 절연층(109) 위에는 데이터 라인(110) 및 제 1 금속 섬(110-1)과 이격되고, 블랙 매트릭스 패턴(102)과 스토리지 섬(108a)을 상호 연결하는 제 2 금속 섬(110-2)이 데이터 라인(110)과 동시에 형성된다.
구체적으로, 제 2 금속 섬(110-2)은, 도 8의 단면도에 도시된 것처럼, 제 4 절연층(109)과 그 하부의 제 3 절연층(107) 및 제 2 절연층(105)에 형성된 제 5 콘택홀(H5)을 통하여 하부의 블랙 매트릭스 패턴(104)과 콘택되고, 제 4 절연층(109)에 형성된 제 6 콘택홀(H6)을 통하여 스토리지 섬(108a)과 콘택되어, 블랙 매트릭스 패턴(104)과 스토리지 섬(108a)을 상호 연결한다.
다음으로, 도 7과 도 8에 도시된 것처럼, 데이터 라인(110), 제 1 금속 섬(110-1) 및 제 2 금속 섬(110-2)을 포함하는 제 4 절연층(109)의 전면에 제 5 절연층(111)이 소정 두께로 형성된다.
도 6을 참조하면, 데이터 라인(110)과 활성층(106)의 오버랩 부분을 제외한 단위 화소영역에 투명한 인듐 주석 산화물(Indium Tin Oxide:ITO)로 이루어진 화소전극(112)이 형성된다.
도 7의 단면도에 도시된 것처럼, 화소전극(112)은 제 5 절연층(111)에 형성된 제 7 콘택홀(H7)를 통하여 하부의 제 1 금속 섬(110-1)과 콘택된다. 앞서 언급한 것처럼, 제 1 금속 섬(110-1)은 활성층(106)과 콘택되어 있으므로, 결과적으로 화소전극(112)은 활성층(106)과 전기적으로 연결된다.
도 7과 도 8의 단면도에 도시된 것처럼, 고농도로 도핑된 다결정실리콘 패턴(102), 활성층(106) 및 화소전극(112)은 데이터 라인(110)을 통하여 입력되는데이터 전위를 갖게 되며, 블랙 매트릭스 패턴(104), 스토리지 섬(108a)은 모두 공통전위를 갖게 되므로, 각 층 사이의 모든 절연층을 캐패시터의 유전층으로 사용할 수 있으며, 그 결과 데이터 전위를 저장할 수 있을 정도의 충분한 저장 용량을 확보할 수 있다.
한편, 상기한 실시예에 있어서, 활성층(106)으로 사용되는 다결정실리콘 층의 두께가 너무 얇으면, 콘택홀의 형성을 위한 식각 공정시 활성층(106)이 함께 식각될 위험이 존재한다.
이러한 위험을 방지하기 위하여, 게이트 라인(108)과 스토리지 섬(108a)을 포함하는 게이트 패턴의 형성동안 활성층을 지지하기 위한 보조 활성층을 함께 형성한다.
이하, 보조 활성층을 형성하기 위한 방법이 첨부한 도면을 참조하여 설명된다.
도 3의 평면도에 도시된 것처럼, 투광성 절연기판 위에 고농도로 도핑된 다결정 실리콘 패턴(102), 블랙 매트릭스(104) 및 활성층(106)의 형성이 완료된 기판이 준비된다.
도 9와 도 10을 참조하면, 결과적인 기판의 전면에 제 3 절연층(107)이 형성되고, 활성층(106)의 표면을 노출하는 제 8 내지 제 10 콘택홀(H8-H10)이 제 3 절연층(107)에 형성된다.
다음으로, 도 11과 도 12에 도시한 것처럼, 게이트 라인(108)과 스토리지 섬(108a)과 보조 활성층(108b, 108c, 108d)이 형성된다. 보조 활성층(108b, 108c)은 제 8 콘택홀(H8), 제 9 콘택홀(H9) 및 제 10 콘택홀(H10)을 포함하는 제 3 절연층(107)의 전면에 전도성 물질을 증착하고 패터닝하는 것에 의하여 형성된다. 이 때, 도 4에 도시된 게이트 라인(108)과 게이트 스토리지 섬(108a) 패턴도 보조 활성층(108b, 108c, 108d)과 함께 형성된다.
보조 활성층(108b, 108c, 108d), 게이트 라인(108) 및 스토리지 섬(108a)을 포함하는 제 3 절연층(107)의 전면에는 제 4 절연층(109)이 형성된다.
제 4 절연층(109)의 표면에 게이트 라인(108)과 직교하는 데이터 라인(110)이 형성된다. 데이터 라인(110)은 제 4 절연층(109)과 그 하부의 제 3 절연층(107)에 형성된 제 1 콘택홀(H1)을 통하여 보조 활성층(108b)과 콘택되고, 그것에 의하여 소오스 영역과 콘택된다.
한편, 제 4 절연층(109) 위에는 데이터 라인(110)과 이격되고, 활성층(106)과 고농도 불순물이 도핑된 다결정 실리콘 패턴(102)을 상호 연결하는 제 1 금속 섬(Metal island)(110-1)이 데이터 라인(110)과 동시에 형성된다.
구체적으로, 제 1 금속 섬(110-1)은, 도 11의 단면도에 도시된 것처럼, 제 4 절연층(109)과 그 하부의 제 3 절연층(107)에 형성된 제 2 콘택홀(H2)를 통하여 보조 활성층(108c)과 콘택되고, 제 4 절연층(109)과 그 하부의 제 3 절연층(107), 제 2 절연층(105) 및 제 1 절연층(103)에 형성된 제 3 콘택홀(H3)를 통하여 고농도 불순물이 도핑된 다결정 실리콘 패턴(102)과 콘택되어, 활성층(106)과 고농도 불순물이 도핑된 다결정 실리콘 패턴(102)을 상호 연결한다.
또한, 제 4 절연층(109) 위에는 데이터 라인(110) 및 제 1 금속 섬(110-1)과이격되고, 블랙 매트릭스 패턴(102)과 스토리지 섬(108a)을 상호 연결하는 제 2 금속 섬(110-2)이 데이터 라인(110)과 동시에 형성된다.
구체적으로, 제 2 금속 섬(110-2)은, 도 12의 단면도에 도시된 것처럼, 제 4 절연층(109)과 그 하부의 제 3 절연층(107) 및 제 2 절연층(105)에 형성된 제 4 콘택홀(H4)을 통하여 하부의 블랙 매트릭스 패턴(102)과 콘택되고, 제 4 절연층(109)에 형성된 제 5 콘택홀(H5)을 통하여 스토리지 섬(108a)과 콘택되어, 블랙 매트릭스 패턴(102)과 스토리지 섬(108a)을 상호 연결한다.
이하, 후속공정은 앞선 실시예와 동일하므로 여기서는 그 설명을 생략한다.
상술한 바와 같이 본 발명에 의하면, 박막 트랜지스터 기판의 활성층 하부에 블랙매트릭스 패턴을 형성하고, 블랙 매트릭스 패턴의 하부에는 절연층을 개재하여 고농도로 도핑된 다결정 실리콘 패턴을 형성하고, 이들을 캐패시터로 이용하므로써, 데이터 전위의 증가에 대응할 수 있는 충분한 저장 용량을 확보할 수 있다.
아울러, 활성층 패턴의 상부에 보조 활성층을 형성하므로써, 활성층 패턴을 연결하기 위하여 활성층 상부의 절연막에 콘택홀을 형성하는 동안 활성층이 절연막과 함께 제거되는 위험을 방지할 수 있다.
상술한 바와 같이, 본 발명은 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (10)
- 투광성 절연기판의 단위 화소영역의 인접한 두 변을 따라서 형성된 고농도의 불순물이 도핑된 다결정 실리콘 층 패턴;상기 다결정 실리콘 층 패턴을 포함하는 결과적인 기판의 전면에 형성된 제 1 절연층;상기 제 1 절연층 위에 형성된 블랙 매트릭스 층;상기 블랙 매트릭스 층을 포함하는 결과적인 기판의 전면에 형성된 제 2 절연층;상기 제 2 절연층의 활성영역에 형성된 활성층;상기 활성층을 포함하는 결과적인 기판의 전면에 형성된 제 3 절연층;상기 활성층과 부분적으로 오버랩되고, 상기 제 3 절연층 위에서 일측 방향을 따라서 배열된 게이트 라인과, 상기 게이트 라인과 이격되고 상기 활성층과 부분적으로 오버랩되는 스토리지 섬을 포함하는 게이트 배선;상기 활성층의 상부에 형성되며, 상기 게이트 배선과 동일 재질을 갖는 보조 활성층;상기 게이트 배선을 포함하는 결과적인 기판의 전면에 형성된 제 4 절연층;상기 제 4 절연층의 표면에 형성되고, 상기 게이트 라인과 직교하도록 배치된 데이터 라인, 상기 데이터 라인과 이격되고 상기 활성층과 상기 다결정 실리콘 층을 전기적으로 연결하는 제 1 전도성 섬 패턴부와, 상기 데이터 라인 및 상기 제 1 전도성 섬 패턴부와 이격되고, 상기 블랙 매트릭스 패턴과 상기 스토리지 섬을 상호연결하는 제 2 전도성 섬 패턴부를 포함하는 데이터 배선;상기 데이터 배선을 포함하는 결과적인 기판의 전면에 형성된 제 5 절연층; 및상기 제 5 절연층의 상부의 상기 게이트 라인과 상기 데이터 라인에 의하여 정의되는 화소영역에 형성되어 상기 데이터 배선의 제 1 전도성 섬 패턴부와 콘택되는 화소전극을 포함하는 액정표시장치용 박막 트랜지스터.
- 제 1 항에 있어서, 상기 활성층은 소오스 영역과 드레인 영역 및 채널 영역을 포함하는 다결정 실리콘으로 만들어진 것을 특징으로 하는 액정표시장치용 박막트랜지스터.
- 제 1 항에 있어서, 상기 제 1 전도성 섬 패턴부는 제 4 절연층과 그 하부의 제 3 절연층에 형성된 제 2 콘택홀를 통하여 상기 활성층과 콘택되고, 제 4 절연층과 그 하부의 제 3 절연층, 제 2 절연층 및 제 1 절연층에 형성된 제 3 콘택홀을 통하여 상기 고농도 불순물이 도핑된 다결정 실리콘 패턴(102)과 콘택되어, 상기 활성층과 상기 고농도 불순물이 도핑된 다결정 실리콘 패턴을 상호 연결하는 것을 특징으로 하는 액정표시장치용 박막 트랜지스터.
- 제 1 항에 있어서, 상기 제 2 전도성 섬 패턴부는 제 4 절연층과 그 하부의 제 3 절연층 및 제 2 절연층에 형성된 제 4 콘택홀을 통하여 하부의 상기 블랙 매트릭스 패턴과 콘택되고, 상기 제 4 절연층에 형성된 제 5 콘택홀을 통하여 상기스토리지 섬과 콘택되어, 상기 블랙 매트릭스 패턴과 상기 스토리지 섬을 상호 연결하는 것을 특징으로 하는 액정표시장치용 박막 트랜지스터.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 투광성 절연기판의 단위 화소영역의 인접한 두 변을 따라서 고농도의 불순물이 도핑된 다결정 실리콘 층 패턴을 형성하는 단계;상기 다결정 실리콘 층 패턴을 포함하는 결과적인 기판의 전면에 제 1 절연층을 형성하는 단계;상기 제 1 절연층 위의 소정 영역에 블랙 매트릭스 패턴을 형성하는 단계;상기 블랙 매트릭스 패턴을 포함하는 결과적인 기판의 전면에 제 2 절연층을 형성하는 단계;상기 제 2 절연층의 활성영역에 활성층을 형성하는 단계;상기 활성층을 포함하는 결과적인 기판의 전면에 제 3 절연층을 형성하는 단계;상기 제 3 절연층에 상기 활성층의 소정 부분을 노출하는 제 1 콘택홀을 형성하는 단계;상기 활성층과 부분적으로 오버랩되고, 상기 제 3 절연층 위에서 일측 방향을 따라서 배열된 게이트 라인과, 상기 게이트 라인과 이격되고 상기 활성층과 부분적으로 오버랩되는 스토리지 섬을 포함하는 게이트 배선 및 상기 제 1 콘택홀을 통하여 노출된 상기 활성층과 콘택되는 보조 활성층 패턴을 형성하는 단계;상기 게이트 배선과 상기 보조 활성층 패턴을 포함하는 결과적인 기판의 전면에 제 4 절연층을 형성하는 단계;상기 제 4 절연층에 상기 보조 활성층의 소정 부분과 상기 블랙 매트릭스 패턴의 소정 부분 및 상기 스토리지 섬의 소정 부분을 노출하는 제 2 콘택홀을 형성하는 단계;상기 제 4 절연층 위에, 상기 게이트 라인과 직교하도록 배치된 데이터 라인, 상기 데이터 라인과 이격되고 상기 보조 활성층과 상기 다결정 실리콘 층을 상기 제 2 콘택홀을 통하여 전기적으로 연결하는 제 1 전도성 섬 패턴부와, 상기 데이터 라인 및 상기 제 1 전도성 섬 패턴부와 이격되고, 상기 블랙 매트릭스 패턴과 상기 스토리지 섬을 상기 제 2 콘택홀을 통하여 상호연결하는 제 2 전도성 섬 패턴부를 포함하는 데이터 배선을 형성하는 단계;상기 데이터 배선을 포함하는 결과적인 기판의 전면에 제 5 절연층을 형성하는 단계;상기 제 5 절연층에 상기 제 1 전도성 섬 패턴부를 노출하는 제 3 콘택홀을 형성하는 단계; 및상기 제 5 절연층 위의 화소영역에 상기 제 3 콘택홀을 통하여 상기 데이터 배선의 제 1 전도성 섬 패턴부와 콘택되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치용 박막 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0052375A KR100446940B1 (ko) | 2001-08-29 | 2001-08-29 | 액정표시장치용 박막 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0052375A KR100446940B1 (ko) | 2001-08-29 | 2001-08-29 | 액정표시장치용 박막 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030020463A KR20030020463A (ko) | 2003-03-10 |
| KR100446940B1 true KR100446940B1 (ko) | 2004-09-01 |
Family
ID=27721351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0052375A KR100446940B1 (ko) | 2001-08-29 | 2001-08-29 | 액정표시장치용 박막 트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100446940B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7612377B2 (en) | 2005-01-31 | 2009-11-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel with enhanced storage capacitors |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102296945B1 (ko) * | 2014-07-04 | 2021-09-01 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10142636A (ja) * | 1996-11-06 | 1998-05-29 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示回路 |
| KR19990042252A (ko) * | 1997-11-26 | 1999-06-15 | 구자홍 | 액정표시장치의 제조방법 |
| KR19990056727A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 액정표시소자 및 그의 제조방법 |
| JPH11249171A (ja) * | 1998-02-26 | 1999-09-17 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置およびその作製方法 |
-
2001
- 2001-08-29 KR KR10-2001-0052375A patent/KR100446940B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10142636A (ja) * | 1996-11-06 | 1998-05-29 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示回路 |
| KR19990042252A (ko) * | 1997-11-26 | 1999-06-15 | 구자홍 | 액정표시장치의 제조방법 |
| KR19990056727A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 액정표시소자 및 그의 제조방법 |
| JPH11249171A (ja) * | 1998-02-26 | 1999-09-17 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置およびその作製方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7612377B2 (en) | 2005-01-31 | 2009-11-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel with enhanced storage capacitors |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030020463A (ko) | 2003-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10338443B2 (en) | Amorphous silicon thin film transistor-liquid crystal display device and method of manufacturing the same | |
| US7855767B2 (en) | Transflective liquid crystal display | |
| US7371624B2 (en) | Method of manufacturing thin film semiconductor device, thin film semiconductor device, electro-optical device, and electronic apparatus | |
| US7671931B2 (en) | Liquid crystal display device and method of fabricating the same | |
| KR20030069668A (ko) | 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법 | |
| US20050185107A1 (en) | Thin film transistor array panel and liquid crystal display including the panel | |
| US7852438B2 (en) | Transflective type liquid crystal display device and method for fabricating the same | |
| KR100446940B1 (ko) | 액정표시장치용 박막 트랜지스터 및 그 제조방법 | |
| KR100803165B1 (ko) | 반사-투과형 액정표시장치 및 그 제조방법 | |
| US20030122984A1 (en) | Liquid crystal display device and method for manufacturing the same | |
| KR100757786B1 (ko) | 반사-투과형 액정표시장치 및 그 제조방법 | |
| KR20030062592A (ko) | 액정표시장치용 박막 트랜지스터 기판 및 그 제조방법 | |
| KR100803168B1 (ko) | 반사-투과형 액정표시장치 및 그 제조방법 | |
| KR100517594B1 (ko) | 액정표시장치용 박막 트랜지스터 기판 및 그 제조방법 | |
| KR100852171B1 (ko) | 액정표시장치 | |
| KR100381053B1 (ko) | 액정표시장치 | |
| KR100426688B1 (ko) | 액정표시장치용 박막 트랜지스터 기판 및 그 제조방법 | |
| KR100284810B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100928488B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| US6940568B2 (en) | Thin film transistor substrate for liquid crystal display (LCD) and method of manufacturing the same | |
| US20050083477A1 (en) | Thin film transistor array panel and liquid crystal display including the panel | |
| KR101087380B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20030021036A (ko) | 박막트랜지스터 액정표시장치 | |
| JP2000267134A (ja) | アクティブマトリックス型液晶表示装置 | |
| KR20080035044A (ko) | 액정표시장치용 어레이 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070824 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |